JP4566793B2

JP4566793B2 - 撮像素子

Info

Publication number: JP4566793B2
Application number: JP2005081588A
Authority: JP
Inventors: 英則谷口
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2005-03-22
Filing date: 2005-03-22
Publication date: 2010-10-20
Anticipated expiration: 2025-03-22
Also published as: JP2006270182A

Description

本発明は、カメラなどの撮像装置に関するものである。

従来の焦点検出用固体撮像素子においては、複数の受光素子からなる一対の受光素子アレイの出力を選択して、その選択された領域の最大値をモニターすることにより、蓄積制御をおこなうものが提案されている（特許文献１参照）。

図６は、特許文献１に記載の従来例の固体撮像素子を示した図であり、同図において、１１〜１ｎは、アレイ状またはエリア状に配置された複数のフォトダイオード、２１〜２ｎは、前記１１〜１ｎのフォトダイオードの光電流を電圧変換するためのオペアンプ、３１〜３ｎは、前記１１〜１ｎのフォトダイオードの光電流を、前記２１〜２ｎのオペアンプを用いて、積分するための積分容量、４１〜４ｎの第一のスイッチは、リセットするためのスイッチ、５１〜５ｎは、ドレインをＧＮＤに接続されたＰｃｈトランジスタ、６１〜６ｎは、定電流源である。そして、６１〜６ｎは、５１〜５ｎのＰｃｈトランジスタのソースに各々接続されてソースフォロワ回路を形成している。７１〜７ｎは、第２スイッチであり、一端が、前記の５１〜５ｎのｐ型トランジスタおよび６１〜６ｎの定電流源により構成されるソースフォロワ回路にそれぞれ接続され、もう一端が、９の共通出力線に接続されている。９の共通出力線は、最大値のモニター出力Ｍｏｕｔになっている。

図６の回路の動作を説明する。動作の初期として、第２のスイッチ７１〜７ｎのうちから、焦点検出に使用する光センサ回路に接続される第２のスイッチをＯＮさせる。次に、第１のスイッチ４１〜４ｎをＯＮさせ、３１〜３ｎの積分容量の電荷を放電する。前記３１〜３ｎの積分容量を放電すると、光センサ回路のオペアンプ２１〜２ｎの出力はＶＲＥＦと同一電位にリセットされる。また、モニター出力ＭＯＵＴは、ＶＲＥＦにＰｃｈトランジスタのＶｔｈ値を加えた電位にほぼ近い値となる。その後、第１のスイッチ４１〜４ｎを一斉にＯＦＦさせると、フォトダイオード１１〜１ｎで発生した光電荷はそれぞれ積分容量３１〜３ｎに積分されオペアンプ２１〜２ｎの出力はそれぞれそのフォトダイオード１１〜１ｎが受光した光量に応じて下降する。すると、モニター出力ＭＯＵＴはオペアンプ２１〜２ｎの出力のなかで、第２のスイッチによって選択されているもの、すなわち、第２のスイッチのＯＮしているオペアンプの出力の最大値（この場合最も下隆している出力）に追従して下降する。これにより、任意の光センサ回路を指定してその中の最大値出力をリアルタイムにモニターすることが可能となる。この最大値出力に基づいて、積分制御を行うことにより、測距に使用したい領域のダイナミックレンジを十分なものに設定することが可能になることが記載されている。

また、特許文献１に記載の発明には、前記第２のスイッチ７１〜７ｎに複数の光センサ回路を接続して、ブロック化して、前記第２のスイッチ７１〜７ｎの数の削減、および第２のスイッチを制御する制御回路の削減することが可能なことも記載されている。
特開平１０−３１８８３５号公報

以上、説明したように、特許文献１に記載の発明は、アレイ状またはエリア状に配置された複数のフォトダイオードの出力をオペアンプにより、電圧に変換して、その出力をドレインをＧＮＤに接続されたＰｃｈトランジスタのソースフォロアで出力し、そのソースフォロワ出力を、スイッチを介して、共通出力線に出力することにより、共通接続されたフォトダイオードの最大値を検出して、固体撮像素子の積分制御を行なっている。また、スイッチの組み合わせを自由に選択することで、フォトダイオードの領域を選択して、測距検出領域を自由に可変可能なことが記載されている。

また、複数のフォトダイオードを１つのスイッチに接続して、フォトダイオードの選択をブロック化して、前記スイッチの数の削減および制御回路の規模削減などが記載されている。

しがしながら、スイッチの選択のための制御および選択手段に関しては、記載がない。本発明は、アレイ状またはエリア状に配置されたフォトダイオード出力の最大値を、前記のようにブロック化することなく、検出する領域を任意に選択可能な選択手段およびその制御回路を、回路規模を増大させることなく選択可能にする固体撮像素子に関するものである。

前記課題を解決する為に、本発明の課題解決の手段は、被写体からの反射光を受光して信号を出力する複数の光電変換手段と、前記光電変換手段の選択を設定する選択データをクロックにより逐次シフトさせて最大値を検出する光電変換手段を選択し、かつ、クロックにより選択する光電変換手段を逐次シフトすることにより信号を読み出す光電変換手段を逐次選択する選択手段と、前記選択手段により選択された光電変換手段からの信号を読み出す共通出力手段と、を有することを特徴とする。
また、本発明の別の課題解決の手段は、位相差パッシブ方式の焦点検出装置であって、一対の受光光学系を介して被写体からの反射光を受光して一対の像信号を出力する複数の光電変換手段と、前記一対の像信号に基づいて像ずれ量を検出する焦点検出手段と、前記光電変換手段の選択を設定する選択データをクロックにより逐次シフトさせて最大値を検出する光電変換手段を選択し、かつ、クロックにより選択する光電変換手段を逐次シフトすることにより像信号を読み出す光電変換手段を逐次選択する選択手段と、前記選択手段により選択された光電変換手段からの信号を読み出す共通出力手段と、を有することを特徴とする。

上記の課題解決の手段を実施することにより、回路規模を増大させることなく、複数の光電変換手段を任意に選択して、その選択された光電変換手段の最大値を検出することが可能になる。回路規模が大きくならないため、チップサイズが大きくならず、コストアップしない。また、撮影条件に応じて任意に測距領域を設定することが可能なため、測距領域の設定の自由度が大きく、撮影倍率が変わっても、最適な測距領域を最小画素単位で任意に設定することにより、遠近競合などの影響による誤測距することがなくなり、精度のよい測距が可能になる。また、マクロ撮影などのような場合でも、２つの視野ごとに任意に選択可能なため、用意に測距範囲を可変でき、測距可能な範囲を拡大することが可能である。

以下、本発明の実施の形態について図面を用いて詳細に説明する。

図１に固体撮像素子の全体ブロック図を示す。図１において、１０１は、ＡＦリニア回路ブロックであり、フォトダイオードアレイと信号処理回路により構成され、図中のＡ像部、Ｂ像部は、一対のフォトダイオードアレイと光電変換回路により構成される、公知の位相差パッシブオートフォーカスに用いられる構成であり、Ａ像部、Ｂ像部は、それぞれ、物体からの反射光を受光するフォトダイオード、フォトダイオードの蓄積電荷を電圧に変換するアンプなどから構成される。位相差パッシブ方式の測距装置においては、被写体からの反射光が、視差を有する１対の受光光学系（図示しない）により、それぞれフォトダイオード上に結像され、その像のずれ量から、被写体までの距離あるいは撮影レンズのデフォーカス量が検出可能である。１０２は、アナログ回路ブロックであり、前記の１０１からの像信号を使って、フォトダイオードの蓄積時間を制御するＡＧＣ（オートゲインコントロール）回路、および所定の増幅率により、１０１からの像信号を増幅して、外部に出力する信号増幅回路、ＡＦリニア回路の信号処理回路などのバイアス電圧や各種のクランプ電圧をあたえるための、基準電圧発生回路、中間電圧発生回路などが含まれる。１０３はデジタル回路ブロックであり、固体撮像素子を制御するマイクロコンピュータ接続とするためのＩ／Ｏ回路、ＡＦリニア回路の駆動タイミングを発生するＴＧ（タイミングジェネレータ）回路などが含まれる。

図２は、図１の、１０１のＡＦリニア回路ブロックの詳細ブロック図であり、同図のＡ像が、図１のＡ像部（基準部）、Ｂ像（参照部）が、図１のＢ像部にそれぞれ対応している。ＡＦリニア回路ブロックは、Ａ像／Ｂ像ともに、被写体からの反射光を受光するための、フォトダイオードアレイ２０１と、フォトダイオードの蓄積電荷をうける光電変換アンプアレイ２０２、光電変換アンプアレイの出力をうけて、光電変換アンプアレイの出力に含まれる固定パターンノイズ（ＦＰＮ）を除去するノイズ除去アレイ２０３、像信号の最大値を検出して、その最大値出力をＡＧＣ回路に出力する最大値検出回路アレイおよび像信号出力を信号増幅回路に出力する信号出力回路アレイ２０４、および信号出力回路アレイの出力を順次、信号増幅回路に出力するためのシフトレジスタ２０５によって構成されている。

図３は、図２のＡＦリニア回路ブロック図の詳細回路図を示している。同図において、図２と同一の番号が、振られた破線で囲まれた部分のブロックは、図２にそれぞれ対応している。３０１１〜３０１ｎは、後述のフォトダイオードのアノードの電位を、固定の電位ＶＲＥＳにリセットするためのリセットスイッチであり、φＲＥＳ信号により制御される。３０２１〜３０２ｎは、フォトダイオードであり、カソードは、電源電圧に、アノードは、前記のリセットスイッチに接続されている。３０３１〜３０３ｎは、前記３０２１〜３０２ｎのフォトダイオードにそれぞれ接続されている、フォトダイオードの蓄積電荷を電圧に変換するためのアンプである。３０４１〜３０４ｎ、３０５１〜３０５ｎ、３０６１〜３０６ｎ、３０８１〜３０８ｎ、３０９１〜３０９ｎはアナログスイッチであり、各アナログスイッチを操作することにより、３０７１〜３０７ｎのコンデンサとあわせて、３０３１〜３０３ｎから出力される各アンプの固定パターンノイズを記憶してノイズキャンセルを行う公知のノイズ除去回路を構成している。３１０１〜３１０ｎは、ノイズ除去回路から出力される像信号をバッファするバッファアンプであり、このアンプの出力を使って、像信号の最大値、および像信号出力が、共通信号出力線から出力される。３１１１〜３１１ｎは、前記３１０１〜３１０ｎのアンプ出力と共通出力線を接続するアナログスイッチである。３１２１〜３１２ｎは、論理回路ブロックであり、後述の３１４のシフトレジスタの出力、最大値検出時に出力される、ＰＥＡＫ信号、および像信号読み出し時に出力されるＲＥＡＤ＿Ｓ信号が入力され、前記３１１１〜３１１ｎのアナログスイッチを制御する。３１３は、最大値検出時にＯＮされる、負荷抵抗であり、最大値検出時に、ゲート電圧が、ＶＲＥＦ＿Ｐに設定され、共通出力線に接続される。３１４は、公知のシフトレジスタであり、図示しないデータ入力端子ＰＨＳ、クロック入力端子ＰＨおよびリセット端子Ｈ＿ＲＥＳにより制御され、ｐｈ０からｐｈｎまでの出力端子を有している。

図４は、固体撮像素子の最大値検出の画素選択および最大値検出時の駆動タイミングを示した図であり、同図に基づいて、最大値検出の画素選択および最大値検出の動作説明を行う。同図において、区間０では、前記３１４のシフトレジスタのリセット端子Ｈ＿ＲＥＳ端子をＨレベルにして、いったんシフトレジスタの全ｂｉｔ、ｐｈ０〜ｐｈｎのデータをクリアして、Ｌレベルに設定する。区間１では、３１４のシフトレジスタのクロック端子ＰＨにクロックを入力する。この時、データ入力端子ＰＨＳに画素選択情報Ｄ０を送る。このデータＤ０は、シフトレジスタの出力端子ｐｈ０に出力される。区間２では、再びＰＨ端子にクロックを入力して、ＰＨＳ端子に画素選択情報Ｄ１を送る。このとき最初に送ったＤ０は、ｐｈ１に送られ、同時に、ｐｈ０にデータＤ１がセットされる。区間３および４では、同様の動作が繰り返しおこなわれ、最終的に、Ｄ０は、ｐｈｎ出力に、Ｄ１は、ｐｈｎ−１出力に・・・・・Ｄｎ−１は、ｐｈ１出力に、Ｄｎは、ｐｈ０出力に、それぞれデータが設定される。以上からわかるように、最大値検出を行いたい画素に対応するｐｈ０〜ｎに選択データＤ０〜ｎ＝Ｈを送れば、Ｈを送った画素が選択可能なことがわかる。区間５は、ウエイト時間である。区間６では、ＰＥＡＫ信号をＨ出力して、実際に最大値検出をおこなう。このとき、３１００〜ｎのアンプ出力と共通出力線を接続するスイッチ３１１０〜ｎを制御する制御信号は、
ｐｈ×（ＰＥＡＫ＋ＲＥＡＤ＿Ｓ）・・・（１）
のように出力され、Ｄ０〜ｎにより選択された３１００〜ｎのアンプの出力が、共通出力線に同時に接続され、共通出力線に接続された、３１３の負荷抵抗にワイアードに接続され、選択画素の最大出力に応じた出力が共通出力線から出力される。最大値出力の原理については、公知のため詳述しない。

図５は、画素の像信号読出しタイミングを示した図である。同図に基づいて、像信号読み出しの動作説明を行う。同図において、区間０では、前記３１４のシフトレジスタのリセット端子Ｈ＿ＲＥＳ端子をＨレベルにして、いったんシフトレジスタの全ｂｉｔ、ｐｈ０〜ｐｈｎのデータをクリアして、Ｌレベルに設定する。区間１では、３１４のシフトレジスタのクロック端子ＰＨにクロックを入力する。この時、データ入力端子ＰＨＳにシフトスタートパルスとしてＨデータを送る。このスタートパルスは、シフトレジスタの出力端子ｐｈ０に出力される。区間２では、再びＰＨ端子にクロックを入力して、ＰＨＳ端子はＬレベルに固定する、このとき最初に送ったスタートパルスは、ｐｈ１に送られ、同時に、ｐｈ０はＬレベルにセットされる。区間３および４では、同様の動作が繰り返しおこなわれ、最初に送られたスタートパルスは、順次ｐｈ２、ｐｈ３、・・・ｐｈｎ−１、ｐｈｎ出力に送られる。以上からわかるように、スタートパルスＰＨＳをＰＨ端子に入力するクロックにより、順次シフトさせることでｐｈ０〜ｐｈｎ端子を順次Ｈにすることができる。また、区間１〜４の像信号読み出し区間では、ＲＥＡＤ＿Ｓ信号をＨに設定する。このとき、３１００〜ｎのアンプ出力と共通出力線を接続するスイッチ３１１０〜ｎを制御する制御信号は、（１）式より、明らかなように、ＰＨ端子のクロックに同期して、３１００〜ｎのアンプの出力が、共通出力線に順次接続され、画素の像信号が、順次読み出される。

以上の説明から明らかなように、最大値検出時の画素選択は、検出したい画素に対応したシフトシフトレジスタに、シフトクロックを使って、データＤ０〜Ｄ１を設定して、ｐｈ０からｐｈｎの出力を選択したのち、ＰＥＡＫ信号を使って、同時に３１００〜ｎの出力を共通出力線に出力すればよい。また、像信号出力時は、スタートパルス、すなわち、前記のデータＤ０のみＨデータを送り、また、データＤ０のシフト動作中に、ＲＥＡＤ＿Ｓ信号を使って、順次ｐｈ０からｐｈｎの出力を行い、３１００〜ｎの出力を順次共通出力線に出力するように構成することにより、最大値検出の画素選択、および像信号の読み出しが可能になる。

本発明の実施例の光電変換手段の全体ブロック回路図である。本発明の実施例の光電変換手段の画素部のブロック回路図である。本発明の実施例の光電変換手段のアナログ部の詳細回路図である。本発明の光電変換手段の画素選択時および最大値検出時の駆動タイミングである。本発明の実施例の光電変換手段の像信号読出しタイミングである。従来例の光電変換手段の回路図である。

符号の説明

１０１ＡＦリニア回路ブロック
１０２アナログ回路ブロック
１０３デジタル回路ブロック
２０１フォトダイオードアレイ
２０２光電変換アンプアレイ
２０３最大値検出回路アレイ
２０４信号出力回路アレイ
２０５シフトレジスタ
３０１１〜３０１ｎリセットスイッチ
３０２１〜３０２ｎフォトダイオード
３０３１〜３０３ｎ光電変換アンプ
３０４１〜３０４ｎアナログスイッチ
３０５１〜３０５ｎアナログスイッチ
３０６１〜３０６ｎアナログスイッチ
３０７１〜３０７ｎコンデンサ
３０８１〜３０８ｎアナログスイッチ
３０９１〜３０９ｎアナログスイッチ
３１０１〜３１０ｎバッファアンプ
３１１１〜３１１ｎアナログスイッチ
３１２１〜３１２ｎ論理回路ブロック
３１３負荷抵抗
３１４シフトレジスタ
１１〜１ｎフォトダイオード
２１〜２ｎオペアンプ
３１〜３ｎ積分容量
４１〜４ｎ第１のスイッチ
５１〜５ｎＰｃｈトランジスタ
６１〜６ｎ定電流源
７１〜７ｎ第２のスイッチ
９共通モニター出力線

Claims

被写体からの反射光を受光して信号を出力する複数の光電変換手段と、
前記光電変換手段の選択を設定する選択データをクロックにより逐次シフトさせて最大値を検出する光電変換手段を選択し、かつ、クロックにより選択する光電変換手段を逐次シフトすることにより信号を読み出す光電変換手段を逐次選択する選択手段と、
前記選択手段により選択された光電変換手段からの信号を読み出す共通出力手段と、を有することを特徴とする撮像素子。
前記選択手段は、選択する光電変換手段を順次シフトすることが可能なシフトレジスタであることを特徴とする請求項１に記載の撮像素子。
前記選択データは、測距範囲に応じて可変設定されることを特徴とする請求項１又は請求項２に記載の撮像素子。
請求項１乃至請求項３のいずれか１項に記載の撮像素子と、
前記共通出力手段からの出力を増幅して像信号を得る増幅手段と、
前記増幅手段からの出力に基づいて像ずれ量を検出する焦点検出手段と、を有することを特徴とする焦点検出装置。
位相差パッシブ方式の焦点検出装置であって、
一対の受光光学系を介して被写体からの反射光を受光して一対の像信号を出力する複数の光電変換手段と、
前記一対の像信号に基づいて像ずれ量を検出する焦点検出手段と、
前記光電変換手段の選択を設定する選択データをクロックにより逐次シフトさせて最大値を検出する光電変換手段を選択し、かつ、クロックにより選択する光電変換手段を逐次シフトすることにより像信号を読み出す光電変換手段を逐次選択する選択手段と、
前記選択手段により選択された光電変換手段からの信号を読み出す共通出力手段と、を有することを特徴とする焦点検出装置。