JP3728113B2 - 光電変換装置及びそれを用いたオートフォーカスカメラ - Google Patents
光電変換装置及びそれを用いたオートフォーカスカメラ Download PDFInfo
- Publication number
- JP3728113B2 JP3728113B2 JP27364698A JP27364698A JP3728113B2 JP 3728113 B2 JP3728113 B2 JP 3728113B2 JP 27364698 A JP27364698 A JP 27364698A JP 27364698 A JP27364698 A JP 27364698A JP 3728113 B2 JP3728113 B2 JP 3728113B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- photoelectric conversion
- signal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Optical Distance (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Focusing (AREA)
- Viewfinders (AREA)
- Automatic Focus Adjustment (AREA)
- Length Measuring Devices By Optical Means (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光電変換装置に関し、例えば、一眼レフカメラ、レンズシャッターカメラ等の測距機能と測光機能を兼ね備えた１次元及び２次元の光電変換装置に関し、さらには、カムコーダ、ＳＶカメラ用の光電変換装置及びそれを用いたオートフォーカスカメラに関するものである。
【０００２】
【従来の技術】
従来技術の、測距機能（ＡＦ）と測光機能（ＡＥ）を兼ね備えた光電変換装置は図８に示す構成となっている。
【０００３】
同図は、いわゆる縦線成分と横線成分を検出するクロスタイプの１次元センサを示している。図において、８１は測距用の一次元に配列された画素列、８２は測光用のフォトダイオードである。測距用画素列８１の各光電変換画素８５からの電荷は、ノイズ除去回路及びＡＧＣ回路、メモリ回路等の信号処理回路８３を介して出力アンプ８４に送られ、測距用出力として出力され、ＣＰＵに取り込まれ合焦点の測距位置となるようにレンズ位置を制御する。
【０００４】
一方、測光用フォトダイオード８２において変換された電荷は、調光回路８６を介して測光用出力として出力され、測距動作を同様にＣＰＵに取り込まれ対象画像の光量を最適化するようにシャッターは開を増減したり、絞り度合いを調節する。
【０００５】
このように、測距用の画素列と測光用の画素（フォトダイオード）列とは別々に形成されており、また、それぞれ独立に駆動されている。
【０００６】
さらに、ラインセンサを用いた光電変換装置においては、測光用の画素は、測距用画素に隣接させ、１チップ化させて組み込まれることもあったが、それぞれ独立に駆動されていた。
【０００７】
【発明が解決しようとする課題】
しかしながら上記従来例では、上述のように測距用画素８１と測光用画素８２が独立に設けられているため、以下の様な欠点がある。
【０００８】
まず、対象画像のフォーカスのためのの測距を実現するため測距用画素８１を２次元配列にすると、測光用画素８２を１チップ化させて組み込むことができなくなるという欠点がある。これは、カメラに搭載されているＣＰＵの処理能力、センサ自体の能力低下（Ｓ／Ｎの悪化、センサの速度遅延等）によるものであり、したがって、上記に示す従来技術における光電変換装置においては、測距機能と測光機能を兼ね備えた光電変換装置は、ラインセンサを用いたものにしか用いることができなかった。
【０００９】
また、１次元センサとして用いても、測距用画素８１と測光用画素８２が独立して配置されているため、各々の画素についてチップ配置用領域を確保しなければならないため、チップ面積が増大するという欠点がある。
【００１０】
さらに、上述のように、カメラに搭載されているＣＰＵの処理能力、センサ自体の能力低下を防止すべく、それぞれ最適な測距動作及び測光動作をするために、測距用画素８１と測光用画素８２という２種類の画素を各々設ける必要があり、光電変換装置の制作コストも高かった。
【００１１】
上記のように、従来技術の光電変換装置に２以上の機能を備えることは困難であった。
【００１２】
（発明の目的）
本発明の目的は、上記の課題を解決すべく、測光機能を兼ね備えた光電変換装置を２次元センサに用いた場合にも測距動作及び測光動作、光電流の積分測光を可能とするものであり、あわせて、チップ面積を縮小させ、光電変換装置のコストを押さえることにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の光電変換装置は、各々が光電変換部と、前記光電変換部からの信号を増幅して出力する増幅用トランジスタと、前記光電変換部の信号を出力されるためのスイッチ用トランジスタとを含む、水平方向及び垂直方向に２次元状に配列された画素と、
垂直方向の複数の画素毎に二つずつ設けられた複数の垂直出力線と、
水平方向の複数の画素毎に順次前記複数の垂直出力線に信号を出力させる垂直走査回路と、
前記複数の垂直出力線からの信号が入力され、測距信号を得る出力回路と、
前記複数の垂直出力線からの信号を前記出力回路へ順次読み出すための水平走査回路と、
前記複数の垂直出力線からの信号が入力され、測光信号を得る測光回路とを有し、
前記垂直走査回路及び前記水平走査回路によって、前記出力回路へ画素毎の前記増幅用トランジスタからの信号を順次出力し、一方、前記２次元状に配列された画素の前記スイッチ用トランジスタに一括してパルスを印加することにより、前記２次元状に配列された画素から一括して前記複数の垂直出力線に電流出力を行い、混合された信号を前記測光回路へ出力し、
更に、画素毎に設けられたリセット用トランジスタは、測光動作時の電流出力を行う前記スイッチ用トランジスタを兼ね、測距動作時と測光動作時の電荷蓄積期間中のゲート電位を変化させたことを特徴とする。
【００１６】
さらに、上記の光電変換装置において、前記測光回路は、対数圧縮回路、積分回路を含むことを特徴とする。
【００１７】
（作用）
上記本発明の構成において、測距動作を行う場合には、各画素に蓄積された電荷を増幅して各画素独立に出力させる。また、測光動作の場合には、各画素に発生した電荷を加算して光電流として出力させる。
【００１８】
したがって、測距及び、通常の出力である画像信号を画像出力した場合にも電荷増幅した信号を用いて、また、測光の場合には光電流を用いる。
【００１９】
【発明の実施の形態】
（参考形態）
図１は本発明の参考形態を表す図面であり、本参考形態の光電変換装置である、ＣＭＯＳプロセスを用いた反転増幅読み出し型２次元センサを表している。なお、ここでは簡単のため、２×２画素の２次元センサとして説明する。
【００２０】
本発明の参考形態における光電変換装置は、光電変換を行うｐｎフォトダイオード１と、フォトダイオード１で光電変換された光電荷を増幅する増幅用ＭＯＳトランジスタ２と、光電荷を測光回路１３または、出力回路１１のいずれに出力するかを選択する選択スイッチのＭＯＳトランジスタ３と、フォトダイオード１のリセット及び光電流を読み出すためのＭＯＳトランジスタ４と、光電荷が出力される垂直出力線５と、増幅用ＭＯＳトランジスタ２とソースフォロアを構成する負荷ＭＯＳトランジスタ６と、フォトダイオード１及び垂直出力線５をリセットするリセット用ＭＯＳトランジスタ７と、センサの読み出し用の選択タイミング信号を出力する垂直走査回路８と、垂直出力線５の出力信号を時系列信号に変換する信号転送回路９と、信号転送回路９を制御する水平走査回路１０と、信号転送回路９からの測距信号を出力する出力回路１１と、光電流を測光回路に出力する光電流読み出し用ＭＯＳトランジスタ１２と、測光信号を出力する測光回路１３と、リセットＭＯＳ４等を制御するパルスを変換するインバータ１５から構成されている。
【００２１】
次に、本参考形態の動作を図２のタイミングチャートを用いつつ説明する。
【００２２】
まず、測距動作時の信号読み出しについて説明する。時刻ＴO においてφＲＳをＨｉｇｈにすることにより、リセットＭＯＳトランジスタ７をＯＮする。同時に、φＰＳをＨｉｇｈにすることによりインバータ１５で反転された信号でトランスファゲートＡを駆動させ、リセットＭＯＳトランジスタ４をＯＮにして、垂直出力線５とセンサのフォトダイオード１を電位ＶRSにリセットする。このリセット動作は垂直走査回路８を走査させてスイッチＡをＯＮ、スイッチＢをＯＦＦして全行行って、リセットを終了させる。
【００２３】
時刻Ｔ1 から、フォトダイオード１及び増幅用ＭＯＳトランジスタ２のゲートに、光電変換により生じた正孔を蓄積する蓄積期間に入り、この後、一定の時間の経過後に、光電変換により生じた電荷の読み出し動作に入る。なお、この一定期間には被写体の明るさや、コントラストで変化させることも可能であるが、具体的には数１０μｓから数１００ｍｓである。
【００２４】
つぎに、時刻Ｔ2 からＴ3までの時間φＬをＨｉｇｈにし、時刻Ｔ8からＴ9までの時間φＳＬをＨｉｇｈにし、インバータ１５により反転された信号により、負荷ＭＯＳトランジスタ６及びスイッチＭＯＳトランジスタ３をＯＮにして、垂直走査回路８により選択された行のフォトダイオード１の光電変換により生じた電荷の読み出しが行われる。
【００２５】
具体的には、測距用信号は、スイッチＭＯＳトランジスタ３を介して、垂直出力線５に出力され、その後、水平走査回路１０の走査により、信号転送回路９で時系列化して出力回路１１へシリアルに出力される。出力回路１１からは測距用信号が出力され、Ａ／Ｄ変換された後にＣＰＵに取り込まれる。
【００２６】
次に測光動作のタイミングについて説明する。
【００２７】
先ず時刻Ｔ4 において測距動作と同様にフォトダイオード１及び垂直出力線５を電位ＶRSにリセットする。全画素リセットの後、時刻Ｔ6 においてφＡＥ及びφＳＬをＨｉｇｈにして、各々のインバータ１５により反転された信号によって、光電流がフォトダイオード１から増幅用ＭＯＳトランジスタ２、ＭＯＳスイッチ３、垂直出力線５、光電流出力ＭＯＳ１２を介して測光回路１３へ全画素一括して流れ込む。この光電流により測光動作又は積分測光が可能となる。測光回路１３からは測光用信号が出力され、ＣＰＵに取り込まれる。
【００２８】
すなわち、本発明は、同一の画素で測距動作、測光動作を可能としたことを特徴とするため、本参考形態において、同一の画素であるフォトダイオード１を用いて、測距動作時には電荷増幅により非破壊読み出し、測光動作時には電流読み出しを行う方法により、従来困難であった測距用２次元センサの測光動作が可能となった。
【００２９】
（実施形態１）
図３に本発明の実施形態１を示す。上記参考形態では、反転増幅読み出し型のＣＭＯＳ２次元センサの例を示したが、本実施形態１ではソースフォロワ出力型のＣＭＯＳ２次元センサであることを特徴とする。
【００３０】
本発明の実施形態における光電変換装置は、光電変換を行うｐｎフォトダイオード１と、フォトダイオード１で光電変換された光電荷を増幅するソースフォロアＭＯＳトランジスタ２と、画素選択する選択スイッチＭＯＳトランジスタ３と、フォトダイオード１のリセット兼光電流読み出し用ＭＯＳトランジスタ４と、光電荷が出力される垂直出力線５と、フォトダイオード１のアノード及び垂直出力線５をリセットするリセット用ＭＯＳトランジスタ７と、センサの読み出し用の垂直走査回路８と、垂直出力線５に出力信号を時系列信号に変換する信号転送回路９と、信号転送回路９を制御する水平走査回路１０と、信号転送回路９からの測距信号を時系列に出力する出力回路１１と、前記光電流を出力される垂直出力線５’と、測光回路１３に出力する光電流読み出し用ＭＯＳトランジスタ１２と、測光信号を出力する測光回路１３と、から構成されている。
【００３１】
さらに、本実施形態は、上記参考形態と異なり、負荷ＭＯＳトランジスタ６に換え、定電流用ＭＯＳトランジスタ１４を設けており、画素の増幅用ＭＯＳトランジスタ２との組み合わせで、ソースフォロワ回路を形成している。
【００３２】
次に、本実施形態の動作について図９のタイミングチャートを用いつつ説明する。
【００３３】
まず、測距動作については、時刻ＴO においてφＲＳをＨｉｇｈにすることによりリセットＭＯＳトランジスタ７をＯＮにする。同時に、φＰＳをＨｉｇｈにし、インバータ１５によりリセットＭＯＳトランジスタ４をＯＮにして、センサのフォトダイオード１を電位ＶRSにリセットする。このリセット動作は垂直走査回路８を走査させてスイッチＡをＯＮ、スイッチＢをＯＦＦして全行行って、セットを終了させる。
【００３４】
その後に、時刻Ｔ1 から、フォトダイオード１及び増幅用ＭＯＳトランジスタ２のゲートに、光電変換により生じた正孔を蓄積する蓄積期間に入り、この後、一定の時間の経過後に、光電変換により生じた電荷の読み出し動作に入る。なお、この一定期間には被写体の明るさや、コントラストで変化させることも可能であるが、具体的には数１０μｓから数１００ｍｓである。
【００３５】
つぎに、垂直出力線５に電荷を取り出すため、時刻Ｔ2 からＴ3までの時間を定電流ＭＯＳ１４をＯＮして、時刻Ｔ8からＴ9までの時間φＳＬをＨｉｇｈにし、インバータ１５により反転された信号でスイッチＭＯＳトランジスタ３をＯＮにして、垂直走査回路８により選択された行のフォトダイオード１の光電変換により生じた電荷が垂直出力線５に出力される。具体的には、測距用信号は、スイッチＭＯＳトランジスタ３を介して、垂直出力線５に出力され、その後、水平走査回路１０の走査により、信号転送回路９で時系列化して出力回路１１へシリアルに出力される。なお、上記実施形態１と同様に、出力回路１１からは測距用信号が出力され、Ａ／Ｄ変換された後にＣＰＵに取り込まれる。
【００３６】
すなわち、上記参考形態では、光電変換により生じた電荷の増幅信号の読み出しが、負荷ＭＯＳトランジスタ６により反転増幅させて出力する動作で行ったが、本実施形態では、定電流用ＭＯＳトランジスタ１４と増幅用ＭＯＳトランジスタ２の組み合わせであるソースフォロワ動作で行われる。
【００３７】
一方、測光動作においては、上記参考形態と同様に、先ず時刻Ｔ4においてφＲＳ及びφＰＳによりフォトダイオード１及び垂直出力線５'を電位ＶRSにリセットする。全画素リセットの後、時刻Ｔ6においてφＡＥをＨｉｇｈにすること及びφＳＬをＨｉｇｈにして、各々のインバータ１５により反転された信号によって、光電流がフォトダイオード１及び増幅用ＭＯＳトランジスタ２から、φＰＳによってリセットＭＯＳ４をＯＮし、φＡＥによって転送ＭＯＳ１２をＯＮして、測光回路１３へ全画素一括して流れ込む。この光電流により測光動作又は積分測光が可能となる。なお、測光回路１３からは測光用信号が出力され、ＣＰＵに取り込まれる。
【００３８】
本実施形態において、ソースフォロワ読み出し型ＣＭＯＳ２次元センサにおいても、同一の光電変換素子を用いて、測距動作、測光動作を行うことができた。
【００３９】
又、フォトダイオード１で光電変換され生じた電荷は、ソースフォロアにおいて電圧に変換されるため、通常の出力は、測距信号に限らず、映像信号にもなるので、測距用センサのみでなく、カムコーダ、ＳＶカメラ用等の光電変換装置にも当然対応できる。
【００４０】
（実施形態２）
図４に本発明の実施形態２を示す。
【００４１】
本実施形態において撮像エリアの任意に限られた領域のみを測光するスポット測光を行う場合の回路図である。
【００４２】
ここでは、センサアレイの中央２×２画素の測光を行う場合を示している。
【００４３】
該回路は、参考形態または実施形態１の回路とほぼ同様であり、上記参考形態等において、ＰＭＯＳスイッチ７と垂直走査回路８に接続されているＯＲゲートは、同一のパルスで駆動している。
【００４４】
しかしながら、本実施形態でのφＡＥは、スポット部分のＯＲゲート１６及び光電流出力ＭＯＳ１２のみを駆動するものであり、他のＯＲゲート１６及び光電流出力ＭＯＳ１２は、ＶDD又はＧＮＤにしてオフさせていることによりスポット測光を行っている。
【００４５】
したがって、垂直走査回路８との関連においてのみ駆動する部分と、転送スイッチＭＯＳトランジスタ１２との関連においてのみ駆動する部分があるため、スポット測光を実現し、細部を詳細に観察できるため、カメラシステムとして高機能を有することが可能となった。
【００４６】
なお、測距動作については、上記と同様にスポット測距が実現できるため、駆動しているスポットにおいては、細部を詳細に観察できるためカメラシステムとして高機能を有することが可能となった。
【００４７】
（実施形態３）
図５に本発明の実施形態３のタイミングチャートを示す。
【００４８】
本実施形態において、参考形態または実施形態１で説明した図１および図３に示す回路に対して、測距動作時と測光動作時の電荷蓄積期間中のリセットＭＯＳ４のゲート電位を変化させたことを特徴とする。従って、本実施形態の構成は、参考形態または実施形態１に掲げる回路と同様である。なお、ゲート電位は電位ＶBにより変化させることができる。
【００４９】
次に、参考形態の回路を用いて本実施形態の動作について説明する。
【００５０】
測距動作、測光動作を行うにあたり、φＲＳとφＰＳによりフォトダイオード１等にリセットを加え、φＬとφＳＬにより光電変換された電荷を読み出す点は何ら上記参考形態と変わりはないため説明は省略するが、この測距動作時において、画素のブルーミング防止のため電位ＶBを変化させ、リセットＭＯＳ４のゲート電位を約ＶDD−１Ｖ程度に下げて、過剰キャリアを周辺画素へ漏れ込む前に垂直出力線５へ放出させる。このため、他の画素の漏れ込み動作させることなく測距動作を行えるため、ブルーミング防止をすることができる。
【００５１】
一方、φＲＳとφＰＳによりフォトダイオード１等にリセットをかけ、φＰＳとφＡＥによって光電流の読み出しを行うことも、上記参考形態と何ら変わらないため説明は省略するが、測光動作時において、特にスポット測光動作時には、リセットＭＯＳ４のゲート電位をＶDDに固定させるため、非選択画素からの不要電荷が垂直出力線５へ漏れない様にする事ができ、高ダイナミックレンジ化することができる。
【００５２】
したがって、本実施形態により、周辺画素を作動させないため、画質上の破綻が生ずることを防止でき、このことにより測距ブルーミング防止、測光動作の高ダイナミックレンジ化が実現できるとともに、１つの光電変換素子で測距動作及び測光動作が行うことができる。
【００５３】
（実施形態４）
図６に本発明の実施形態４の測光用読み出しブロック図を示す。
【００５４】
本実施形態は、測光信号を出力する測光回路１３においてオペアンプと組み合わせた対数変化回路に、ダイオードでなく、ＣＭＯＳトランジスタを用いたものである。
【００５５】
同図において、本実施形態の測光回路は、ＣＭＯＳトランジスタで構成されたオペアンプ３１、該オペアンプ３１に接続された光電流の対数圧縮を行うためのｎＭＯＳトランジスタ３２、積分動作時に対数圧縮された信号を伸長するためのｎＭＯＳトランジスタ３３、φＩＮＴで制御され、積分するために信号をＯＮ、ＯＦＦするｎＭＯＳスイッチ３４、前記積分した信号を蓄積するための容量３５、容量をリセットするためのｎＭＯＳスイッチ３６、φＳＰＩＮＴの位相を反転させるインバータ３７、通常測光出力と積分測光出力を切り替えるための転送ゲート３８と３９、前記通常測光出力と積分測光出力のいずれかを増幅するＣＭＯＳトランジスタで構成されたオペアンプ４０で構成されている。
【００５６】
次に図７のタイミングチャートを用いて、本実施形態の動作説明を行う。
【００５７】
時刻Ｔ30において、容量３５をリセットするためのｎＭＯＳスイッチ３６をＯＮすることにより、容量３５を基準電圧ＶCRにリセットする。次の時刻Ｔ31において、測光回路における入力信号である光電流ＩPの積分動作に入る。すなわち、スイッチＭＯＳ３４をＯＮすることにより、対数圧縮ＭＯＳ３２によって対数圧縮され、さらに積分用ＭＯＳ３３で伸長された光電流の積分信号を容量３５に蓄積する。
【００５８】
また、任意の積分時間の経過後であるＴ32において、φＳＰＩＮＴをＨｉｇｈにして転送ゲート３９を導通させ、電圧をオペアンプ４０を介して外部へ出力させる。ここで、φＳＰＩＮＴはＨｉｇｈまたはＬｏｗにより積分測光出力と通常測光出力を切り換えており、通常測光の場合は、φＳＰＩＮＴをＬｏｗ状態にすることにより、転送ゲート３８を導通させることができる。
【００５９】
本実施形態で特徴的なことは、対数圧縮のための能動素子３２をダイオードではなく、ＭＯＳトランジスタ３２を用いていることであり、ＭＯＳトランジスタ３２は、参考形態等に用いられているＣＭＯＳ製造プロセスで形成できるため、能動素子３２には互換性があり、低コストで光電変換装置の制作が実現できる。
【００６０】
【発明の効果】
以上説明したように本発明により、光電変換部と、前記光電変換部からの信号を増幅して出力する増幅用トランジスタとを含む、水平方向及び垂直方向に２次元状に配列された画素を有する光電変換装置において、同一画素を用いた測距と測光を可能にし、チップサイズの増大も防ぐことができ、光電変換装置の制作時に低コスト化が図れることとなった。また、測距ブルーミング防止、測光動作の高ダイナミックレンジ化が実現できる。
【００６１】
さらに、測光動作において、信号の対数圧縮、積分を行うことができる。
【００６３】
したがって、本発明は、上記光電変換装置を用いた高機能かつ低コストの固体撮像装置やＡＦカメラを実現できる。
【図面の簡単な説明】
【図１】 本発明の参考形態に係る回路構成図である。
【図２】 本発明の参考形態に係る駆動のためのタイミングチャートである。
【図３】 本発明の実施形態１に係る回路構成図である。
【図４】 本発明の実施形態２に係る回路構成図である。
【図５】 本発明の実施形態３に係る駆動のためのタイミングチャートである。
【図６】 本発明の実施形態４に係る回路構成図である。
【図７】 本発明の実施形態４に係る駆動のためのタイミングチャートである。
【図８】 従来技術の実施形態に係る回路構成図である。
【図９】 本発明の実施形態１に係る駆動のためのタイミングチャートである。
【符号の説明】
１ フォトダイオード
２ 増幅用ＭＯＳトランジスタ
３ スイッチＭＯＳトランジスタ
４ リセットＭＯＳトランジスタ
５、５’ 垂直出力線
６ 負荷ＭＯＳトランジスタ
７ リセットＭＯＳトランジスタ
８ 垂直走査回路
９ 信号転送回路
１０ 水平走査回路
１１ 出力回路
１２ 光電流出力ＭＯＳトランジスタ
１３ 測光回路
１４ 定電流ＭＯＳトランジスタ
１５ インバータ
１６ ＯＲゲート
１７ 水平出力線
３１，４０ オペアンプ
３２ 対数圧縮ＭＯＳトランジスタ
３３ 積分用ＭＯＳトランジスタ
３４ スイッチＭＯＳトランジスタ
３５ 電流積分用容量
３６ リセットＭＯＳトランジスタ
３７ インバータ
３８，３９ トランスファゲート
８１ 測距用画素列
８２ 測光用フォトダイオード
８３ 信号処理回路
８４ 出力アンプ
８５ 各光電変換画素
【発明の属する技術分野】
本発明は、光電変換装置に関し、例えば、一眼レフカメラ、レンズシャッターカメラ等の測距機能と測光機能を兼ね備えた１次元及び２次元の光電変換装置に関し、さらには、カムコーダ、ＳＶカメラ用の光電変換装置及びそれを用いたオートフォーカスカメラに関するものである。
【０００２】
【従来の技術】
従来技術の、測距機能（ＡＦ）と測光機能（ＡＥ）を兼ね備えた光電変換装置は図８に示す構成となっている。
【０００３】
同図は、いわゆる縦線成分と横線成分を検出するクロスタイプの１次元センサを示している。図において、８１は測距用の一次元に配列された画素列、８２は測光用のフォトダイオードである。測距用画素列８１の各光電変換画素８５からの電荷は、ノイズ除去回路及びＡＧＣ回路、メモリ回路等の信号処理回路８３を介して出力アンプ８４に送られ、測距用出力として出力され、ＣＰＵに取り込まれ合焦点の測距位置となるようにレンズ位置を制御する。
【０００４】
一方、測光用フォトダイオード８２において変換された電荷は、調光回路８６を介して測光用出力として出力され、測距動作を同様にＣＰＵに取り込まれ対象画像の光量を最適化するようにシャッターは開を増減したり、絞り度合いを調節する。
【０００５】
このように、測距用の画素列と測光用の画素（フォトダイオード）列とは別々に形成されており、また、それぞれ独立に駆動されている。
【０００６】
さらに、ラインセンサを用いた光電変換装置においては、測光用の画素は、測距用画素に隣接させ、１チップ化させて組み込まれることもあったが、それぞれ独立に駆動されていた。
【０００７】
【発明が解決しようとする課題】
しかしながら上記従来例では、上述のように測距用画素８１と測光用画素８２が独立に設けられているため、以下の様な欠点がある。
【０００８】
まず、対象画像のフォーカスのためのの測距を実現するため測距用画素８１を２次元配列にすると、測光用画素８２を１チップ化させて組み込むことができなくなるという欠点がある。これは、カメラに搭載されているＣＰＵの処理能力、センサ自体の能力低下（Ｓ／Ｎの悪化、センサの速度遅延等）によるものであり、したがって、上記に示す従来技術における光電変換装置においては、測距機能と測光機能を兼ね備えた光電変換装置は、ラインセンサを用いたものにしか用いることができなかった。
【０００９】
また、１次元センサとして用いても、測距用画素８１と測光用画素８２が独立して配置されているため、各々の画素についてチップ配置用領域を確保しなければならないため、チップ面積が増大するという欠点がある。
【００１０】
さらに、上述のように、カメラに搭載されているＣＰＵの処理能力、センサ自体の能力低下を防止すべく、それぞれ最適な測距動作及び測光動作をするために、測距用画素８１と測光用画素８２という２種類の画素を各々設ける必要があり、光電変換装置の制作コストも高かった。
【００１１】
上記のように、従来技術の光電変換装置に２以上の機能を備えることは困難であった。
【００１２】
（発明の目的）
本発明の目的は、上記の課題を解決すべく、測光機能を兼ね備えた光電変換装置を２次元センサに用いた場合にも測距動作及び測光動作、光電流の積分測光を可能とするものであり、あわせて、チップ面積を縮小させ、光電変換装置のコストを押さえることにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の光電変換装置は、各々が光電変換部と、前記光電変換部からの信号を増幅して出力する増幅用トランジスタと、前記光電変換部の信号を出力されるためのスイッチ用トランジスタとを含む、水平方向及び垂直方向に２次元状に配列された画素と、
垂直方向の複数の画素毎に二つずつ設けられた複数の垂直出力線と、
水平方向の複数の画素毎に順次前記複数の垂直出力線に信号を出力させる垂直走査回路と、
前記複数の垂直出力線からの信号が入力され、測距信号を得る出力回路と、
前記複数の垂直出力線からの信号を前記出力回路へ順次読み出すための水平走査回路と、
前記複数の垂直出力線からの信号が入力され、測光信号を得る測光回路とを有し、
前記垂直走査回路及び前記水平走査回路によって、前記出力回路へ画素毎の前記増幅用トランジスタからの信号を順次出力し、一方、前記２次元状に配列された画素の前記スイッチ用トランジスタに一括してパルスを印加することにより、前記２次元状に配列された画素から一括して前記複数の垂直出力線に電流出力を行い、混合された信号を前記測光回路へ出力し、
更に、画素毎に設けられたリセット用トランジスタは、測光動作時の電流出力を行う前記スイッチ用トランジスタを兼ね、測距動作時と測光動作時の電荷蓄積期間中のゲート電位を変化させたことを特徴とする。
【００１６】
さらに、上記の光電変換装置において、前記測光回路は、対数圧縮回路、積分回路を含むことを特徴とする。
【００１７】
（作用）
上記本発明の構成において、測距動作を行う場合には、各画素に蓄積された電荷を増幅して各画素独立に出力させる。また、測光動作の場合には、各画素に発生した電荷を加算して光電流として出力させる。
【００１８】
したがって、測距及び、通常の出力である画像信号を画像出力した場合にも電荷増幅した信号を用いて、また、測光の場合には光電流を用いる。
【００１９】
【発明の実施の形態】
（参考形態）
図１は本発明の参考形態を表す図面であり、本参考形態の光電変換装置である、ＣＭＯＳプロセスを用いた反転増幅読み出し型２次元センサを表している。なお、ここでは簡単のため、２×２画素の２次元センサとして説明する。
【００２０】
本発明の参考形態における光電変換装置は、光電変換を行うｐｎフォトダイオード１と、フォトダイオード１で光電変換された光電荷を増幅する増幅用ＭＯＳトランジスタ２と、光電荷を測光回路１３または、出力回路１１のいずれに出力するかを選択する選択スイッチのＭＯＳトランジスタ３と、フォトダイオード１のリセット及び光電流を読み出すためのＭＯＳトランジスタ４と、光電荷が出力される垂直出力線５と、増幅用ＭＯＳトランジスタ２とソースフォロアを構成する負荷ＭＯＳトランジスタ６と、フォトダイオード１及び垂直出力線５をリセットするリセット用ＭＯＳトランジスタ７と、センサの読み出し用の選択タイミング信号を出力する垂直走査回路８と、垂直出力線５の出力信号を時系列信号に変換する信号転送回路９と、信号転送回路９を制御する水平走査回路１０と、信号転送回路９からの測距信号を出力する出力回路１１と、光電流を測光回路に出力する光電流読み出し用ＭＯＳトランジスタ１２と、測光信号を出力する測光回路１３と、リセットＭＯＳ４等を制御するパルスを変換するインバータ１５から構成されている。
【００２１】
次に、本参考形態の動作を図２のタイミングチャートを用いつつ説明する。
【００２２】
まず、測距動作時の信号読み出しについて説明する。時刻ＴO においてφＲＳをＨｉｇｈにすることにより、リセットＭＯＳトランジスタ７をＯＮする。同時に、φＰＳをＨｉｇｈにすることによりインバータ１５で反転された信号でトランスファゲートＡを駆動させ、リセットＭＯＳトランジスタ４をＯＮにして、垂直出力線５とセンサのフォトダイオード１を電位ＶRSにリセットする。このリセット動作は垂直走査回路８を走査させてスイッチＡをＯＮ、スイッチＢをＯＦＦして全行行って、リセットを終了させる。
【００２３】
時刻Ｔ1 から、フォトダイオード１及び増幅用ＭＯＳトランジスタ２のゲートに、光電変換により生じた正孔を蓄積する蓄積期間に入り、この後、一定の時間の経過後に、光電変換により生じた電荷の読み出し動作に入る。なお、この一定期間には被写体の明るさや、コントラストで変化させることも可能であるが、具体的には数１０μｓから数１００ｍｓである。
【００２４】
つぎに、時刻Ｔ2 からＴ3までの時間φＬをＨｉｇｈにし、時刻Ｔ8からＴ9までの時間φＳＬをＨｉｇｈにし、インバータ１５により反転された信号により、負荷ＭＯＳトランジスタ６及びスイッチＭＯＳトランジスタ３をＯＮにして、垂直走査回路８により選択された行のフォトダイオード１の光電変換により生じた電荷の読み出しが行われる。
【００２５】
具体的には、測距用信号は、スイッチＭＯＳトランジスタ３を介して、垂直出力線５に出力され、その後、水平走査回路１０の走査により、信号転送回路９で時系列化して出力回路１１へシリアルに出力される。出力回路１１からは測距用信号が出力され、Ａ／Ｄ変換された後にＣＰＵに取り込まれる。
【００２６】
次に測光動作のタイミングについて説明する。
【００２７】
先ず時刻Ｔ4 において測距動作と同様にフォトダイオード１及び垂直出力線５を電位ＶRSにリセットする。全画素リセットの後、時刻Ｔ6 においてφＡＥ及びφＳＬをＨｉｇｈにして、各々のインバータ１５により反転された信号によって、光電流がフォトダイオード１から増幅用ＭＯＳトランジスタ２、ＭＯＳスイッチ３、垂直出力線５、光電流出力ＭＯＳ１２を介して測光回路１３へ全画素一括して流れ込む。この光電流により測光動作又は積分測光が可能となる。測光回路１３からは測光用信号が出力され、ＣＰＵに取り込まれる。
【００２８】
すなわち、本発明は、同一の画素で測距動作、測光動作を可能としたことを特徴とするため、本参考形態において、同一の画素であるフォトダイオード１を用いて、測距動作時には電荷増幅により非破壊読み出し、測光動作時には電流読み出しを行う方法により、従来困難であった測距用２次元センサの測光動作が可能となった。
【００２９】
（実施形態１）
図３に本発明の実施形態１を示す。上記参考形態では、反転増幅読み出し型のＣＭＯＳ２次元センサの例を示したが、本実施形態１ではソースフォロワ出力型のＣＭＯＳ２次元センサであることを特徴とする。
【００３０】
本発明の実施形態における光電変換装置は、光電変換を行うｐｎフォトダイオード１と、フォトダイオード１で光電変換された光電荷を増幅するソースフォロアＭＯＳトランジスタ２と、画素選択する選択スイッチＭＯＳトランジスタ３と、フォトダイオード１のリセット兼光電流読み出し用ＭＯＳトランジスタ４と、光電荷が出力される垂直出力線５と、フォトダイオード１のアノード及び垂直出力線５をリセットするリセット用ＭＯＳトランジスタ７と、センサの読み出し用の垂直走査回路８と、垂直出力線５に出力信号を時系列信号に変換する信号転送回路９と、信号転送回路９を制御する水平走査回路１０と、信号転送回路９からの測距信号を時系列に出力する出力回路１１と、前記光電流を出力される垂直出力線５’と、測光回路１３に出力する光電流読み出し用ＭＯＳトランジスタ１２と、測光信号を出力する測光回路１３と、から構成されている。
【００３１】
さらに、本実施形態は、上記参考形態と異なり、負荷ＭＯＳトランジスタ６に換え、定電流用ＭＯＳトランジスタ１４を設けており、画素の増幅用ＭＯＳトランジスタ２との組み合わせで、ソースフォロワ回路を形成している。
【００３２】
次に、本実施形態の動作について図９のタイミングチャートを用いつつ説明する。
【００３３】
まず、測距動作については、時刻ＴO においてφＲＳをＨｉｇｈにすることによりリセットＭＯＳトランジスタ７をＯＮにする。同時に、φＰＳをＨｉｇｈにし、インバータ１５によりリセットＭＯＳトランジスタ４をＯＮにして、センサのフォトダイオード１を電位ＶRSにリセットする。このリセット動作は垂直走査回路８を走査させてスイッチＡをＯＮ、スイッチＢをＯＦＦして全行行って、セットを終了させる。
【００３４】
その後に、時刻Ｔ1 から、フォトダイオード１及び増幅用ＭＯＳトランジスタ２のゲートに、光電変換により生じた正孔を蓄積する蓄積期間に入り、この後、一定の時間の経過後に、光電変換により生じた電荷の読み出し動作に入る。なお、この一定期間には被写体の明るさや、コントラストで変化させることも可能であるが、具体的には数１０μｓから数１００ｍｓである。
【００３５】
つぎに、垂直出力線５に電荷を取り出すため、時刻Ｔ2 からＴ3までの時間を定電流ＭＯＳ１４をＯＮして、時刻Ｔ8からＴ9までの時間φＳＬをＨｉｇｈにし、インバータ１５により反転された信号でスイッチＭＯＳトランジスタ３をＯＮにして、垂直走査回路８により選択された行のフォトダイオード１の光電変換により生じた電荷が垂直出力線５に出力される。具体的には、測距用信号は、スイッチＭＯＳトランジスタ３を介して、垂直出力線５に出力され、その後、水平走査回路１０の走査により、信号転送回路９で時系列化して出力回路１１へシリアルに出力される。なお、上記実施形態１と同様に、出力回路１１からは測距用信号が出力され、Ａ／Ｄ変換された後にＣＰＵに取り込まれる。
【００３６】
すなわち、上記参考形態では、光電変換により生じた電荷の増幅信号の読み出しが、負荷ＭＯＳトランジスタ６により反転増幅させて出力する動作で行ったが、本実施形態では、定電流用ＭＯＳトランジスタ１４と増幅用ＭＯＳトランジスタ２の組み合わせであるソースフォロワ動作で行われる。
【００３７】
一方、測光動作においては、上記参考形態と同様に、先ず時刻Ｔ4においてφＲＳ及びφＰＳによりフォトダイオード１及び垂直出力線５'を電位ＶRSにリセットする。全画素リセットの後、時刻Ｔ6においてφＡＥをＨｉｇｈにすること及びφＳＬをＨｉｇｈにして、各々のインバータ１５により反転された信号によって、光電流がフォトダイオード１及び増幅用ＭＯＳトランジスタ２から、φＰＳによってリセットＭＯＳ４をＯＮし、φＡＥによって転送ＭＯＳ１２をＯＮして、測光回路１３へ全画素一括して流れ込む。この光電流により測光動作又は積分測光が可能となる。なお、測光回路１３からは測光用信号が出力され、ＣＰＵに取り込まれる。
【００３８】
本実施形態において、ソースフォロワ読み出し型ＣＭＯＳ２次元センサにおいても、同一の光電変換素子を用いて、測距動作、測光動作を行うことができた。
【００３９】
又、フォトダイオード１で光電変換され生じた電荷は、ソースフォロアにおいて電圧に変換されるため、通常の出力は、測距信号に限らず、映像信号にもなるので、測距用センサのみでなく、カムコーダ、ＳＶカメラ用等の光電変換装置にも当然対応できる。
【００４０】
（実施形態２）
図４に本発明の実施形態２を示す。
【００４１】
本実施形態において撮像エリアの任意に限られた領域のみを測光するスポット測光を行う場合の回路図である。
【００４２】
ここでは、センサアレイの中央２×２画素の測光を行う場合を示している。
【００４３】
該回路は、参考形態または実施形態１の回路とほぼ同様であり、上記参考形態等において、ＰＭＯＳスイッチ７と垂直走査回路８に接続されているＯＲゲートは、同一のパルスで駆動している。
【００４４】
しかしながら、本実施形態でのφＡＥは、スポット部分のＯＲゲート１６及び光電流出力ＭＯＳ１２のみを駆動するものであり、他のＯＲゲート１６及び光電流出力ＭＯＳ１２は、ＶDD又はＧＮＤにしてオフさせていることによりスポット測光を行っている。
【００４５】
したがって、垂直走査回路８との関連においてのみ駆動する部分と、転送スイッチＭＯＳトランジスタ１２との関連においてのみ駆動する部分があるため、スポット測光を実現し、細部を詳細に観察できるため、カメラシステムとして高機能を有することが可能となった。
【００４６】
なお、測距動作については、上記と同様にスポット測距が実現できるため、駆動しているスポットにおいては、細部を詳細に観察できるためカメラシステムとして高機能を有することが可能となった。
【００４７】
（実施形態３）
図５に本発明の実施形態３のタイミングチャートを示す。
【００４８】
本実施形態において、参考形態または実施形態１で説明した図１および図３に示す回路に対して、測距動作時と測光動作時の電荷蓄積期間中のリセットＭＯＳ４のゲート電位を変化させたことを特徴とする。従って、本実施形態の構成は、参考形態または実施形態１に掲げる回路と同様である。なお、ゲート電位は電位ＶBにより変化させることができる。
【００４９】
次に、参考形態の回路を用いて本実施形態の動作について説明する。
【００５０】
測距動作、測光動作を行うにあたり、φＲＳとφＰＳによりフォトダイオード１等にリセットを加え、φＬとφＳＬにより光電変換された電荷を読み出す点は何ら上記参考形態と変わりはないため説明は省略するが、この測距動作時において、画素のブルーミング防止のため電位ＶBを変化させ、リセットＭＯＳ４のゲート電位を約ＶDD−１Ｖ程度に下げて、過剰キャリアを周辺画素へ漏れ込む前に垂直出力線５へ放出させる。このため、他の画素の漏れ込み動作させることなく測距動作を行えるため、ブルーミング防止をすることができる。
【００５１】
一方、φＲＳとφＰＳによりフォトダイオード１等にリセットをかけ、φＰＳとφＡＥによって光電流の読み出しを行うことも、上記参考形態と何ら変わらないため説明は省略するが、測光動作時において、特にスポット測光動作時には、リセットＭＯＳ４のゲート電位をＶDDに固定させるため、非選択画素からの不要電荷が垂直出力線５へ漏れない様にする事ができ、高ダイナミックレンジ化することができる。
【００５２】
したがって、本実施形態により、周辺画素を作動させないため、画質上の破綻が生ずることを防止でき、このことにより測距ブルーミング防止、測光動作の高ダイナミックレンジ化が実現できるとともに、１つの光電変換素子で測距動作及び測光動作が行うことができる。
【００５３】
（実施形態４）
図６に本発明の実施形態４の測光用読み出しブロック図を示す。
【００５４】
本実施形態は、測光信号を出力する測光回路１３においてオペアンプと組み合わせた対数変化回路に、ダイオードでなく、ＣＭＯＳトランジスタを用いたものである。
【００５５】
同図において、本実施形態の測光回路は、ＣＭＯＳトランジスタで構成されたオペアンプ３１、該オペアンプ３１に接続された光電流の対数圧縮を行うためのｎＭＯＳトランジスタ３２、積分動作時に対数圧縮された信号を伸長するためのｎＭＯＳトランジスタ３３、φＩＮＴで制御され、積分するために信号をＯＮ、ＯＦＦするｎＭＯＳスイッチ３４、前記積分した信号を蓄積するための容量３５、容量をリセットするためのｎＭＯＳスイッチ３６、φＳＰＩＮＴの位相を反転させるインバータ３７、通常測光出力と積分測光出力を切り替えるための転送ゲート３８と３９、前記通常測光出力と積分測光出力のいずれかを増幅するＣＭＯＳトランジスタで構成されたオペアンプ４０で構成されている。
【００５６】
次に図７のタイミングチャートを用いて、本実施形態の動作説明を行う。
【００５７】
時刻Ｔ30において、容量３５をリセットするためのｎＭＯＳスイッチ３６をＯＮすることにより、容量３５を基準電圧ＶCRにリセットする。次の時刻Ｔ31において、測光回路における入力信号である光電流ＩPの積分動作に入る。すなわち、スイッチＭＯＳ３４をＯＮすることにより、対数圧縮ＭＯＳ３２によって対数圧縮され、さらに積分用ＭＯＳ３３で伸長された光電流の積分信号を容量３５に蓄積する。
【００５８】
また、任意の積分時間の経過後であるＴ32において、φＳＰＩＮＴをＨｉｇｈにして転送ゲート３９を導通させ、電圧をオペアンプ４０を介して外部へ出力させる。ここで、φＳＰＩＮＴはＨｉｇｈまたはＬｏｗにより積分測光出力と通常測光出力を切り換えており、通常測光の場合は、φＳＰＩＮＴをＬｏｗ状態にすることにより、転送ゲート３８を導通させることができる。
【００５９】
本実施形態で特徴的なことは、対数圧縮のための能動素子３２をダイオードではなく、ＭＯＳトランジスタ３２を用いていることであり、ＭＯＳトランジスタ３２は、参考形態等に用いられているＣＭＯＳ製造プロセスで形成できるため、能動素子３２には互換性があり、低コストで光電変換装置の制作が実現できる。
【００６０】
【発明の効果】
以上説明したように本発明により、光電変換部と、前記光電変換部からの信号を増幅して出力する増幅用トランジスタとを含む、水平方向及び垂直方向に２次元状に配列された画素を有する光電変換装置において、同一画素を用いた測距と測光を可能にし、チップサイズの増大も防ぐことができ、光電変換装置の制作時に低コスト化が図れることとなった。また、測距ブルーミング防止、測光動作の高ダイナミックレンジ化が実現できる。
【００６１】
さらに、測光動作において、信号の対数圧縮、積分を行うことができる。
【００６３】
したがって、本発明は、上記光電変換装置を用いた高機能かつ低コストの固体撮像装置やＡＦカメラを実現できる。
【図面の簡単な説明】
【図１】 本発明の参考形態に係る回路構成図である。
【図２】 本発明の参考形態に係る駆動のためのタイミングチャートである。
【図３】 本発明の実施形態１に係る回路構成図である。
【図４】 本発明の実施形態２に係る回路構成図である。
【図５】 本発明の実施形態３に係る駆動のためのタイミングチャートである。
【図６】 本発明の実施形態４に係る回路構成図である。
【図７】 本発明の実施形態４に係る駆動のためのタイミングチャートである。
【図８】 従来技術の実施形態に係る回路構成図である。
【図９】 本発明の実施形態１に係る駆動のためのタイミングチャートである。
【符号の説明】
１ フォトダイオード
２ 増幅用ＭＯＳトランジスタ
３ スイッチＭＯＳトランジスタ
４ リセットＭＯＳトランジスタ
５、５’ 垂直出力線
６ 負荷ＭＯＳトランジスタ
７ リセットＭＯＳトランジスタ
８ 垂直走査回路
９ 信号転送回路
１０ 水平走査回路
１１ 出力回路
１２ 光電流出力ＭＯＳトランジスタ
１３ 測光回路
１４ 定電流ＭＯＳトランジスタ
１５ インバータ
１６ ＯＲゲート
１７ 水平出力線
３１，４０ オペアンプ
３２ 対数圧縮ＭＯＳトランジスタ
３３ 積分用ＭＯＳトランジスタ
３４ スイッチＭＯＳトランジスタ
３５ 電流積分用容量
３６ リセットＭＯＳトランジスタ
３７ インバータ
３８，３９ トランスファゲート
８１ 測距用画素列
８２ 測光用フォトダイオード
８３ 信号処理回路
８４ 出力アンプ
８５ 各光電変換画素
Claims (3)
- 各々が光電変換部と、前記光電変換部からの信号を増幅して出力する増幅用トランジスタと、前記光電変換部の信号を出力されるためのスイッチ用トランジスタとを含む、水平方向及び垂直方向に２次元状に配列された画素と、
垂直方向の複数の画素毎に二つずつ設けられた複数の垂直出力線と、
水平方向の複数の画素毎に順次前記複数の垂直出力線に信号を出力させる垂直走査回路と、
前記複数の垂直出力線からの信号が入力され、測距信号を得る出力回路と、
前記複数の垂直出力線からの信号を前記出力回路へ順次読み出すための水平走査回路と、
前記複数の垂直出力線からの信号が入力され、測光信号を得る測光回路とを有し、
前記垂直走査回路及び前記水平走査回路によって、前記出力回路へ画素毎の前記増幅用トランジスタからの信号を順次出力し、一方、前記２次元状に配列された画素の前記スイッチ用トランジスタに一括してパルスを印加することにより、前記２次元状に配列された画素から一括して前記複数の垂直出力線に電流出力を行い、混合された信号を前記測光回路へ出力し、
更に、画素毎に設けられたリセット用トランジスタは、測光動作時の電流出力を行う前記スイッチ用トランジスタを兼ね、測距動作時と測光動作時の電荷蓄積期間中のゲート電位を変化させたことを特徴とする光電変換装置。 - 請求項１に記載の光電変換装置において、前記測光回路は、対数圧縮回路、積分回路を含むことを特徴とする光電変換装置。
- 請求項１又は２に記載の光電変換装置を用いたことを特徴とするオートフォーカスカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27364698A JP3728113B2 (ja) | 1998-09-28 | 1998-09-28 | 光電変換装置及びそれを用いたオートフォーカスカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27364698A JP3728113B2 (ja) | 1998-09-28 | 1998-09-28 | 光電変換装置及びそれを用いたオートフォーカスカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000098215A JP2000098215A (ja) | 2000-04-07 |
| JP3728113B2 true JP3728113B2 (ja) | 2005-12-21 |
Family
ID=17530597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27364698A Expired - Fee Related JP3728113B2 (ja) | 1998-09-28 | 1998-09-28 | 光電変換装置及びそれを用いたオートフォーカスカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3728113B2 (ja) |
-
1998
- 1998-09-28 JP JP27364698A patent/JP3728113B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000098215A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10044947B2 (en) | Electronic apparatus and driving method therefor | |
| US7561199B2 (en) | Solid-state image pickup device | |
| US7466003B2 (en) | Solid state image pickup device, camera, and driving method of solid state image pickup device | |
| US8222709B2 (en) | Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus | |
| KR101945052B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기 | |
| KR100915911B1 (ko) | 증폭형 고체 촬상 장치 및 전자 정보 기기 | |
| US7135665B2 (en) | Solid-state image sensing apparatus including a noise suppressing circuit | |
| US7675559B2 (en) | Image sensing apparatus having a two step transfer operation and method of controlling same | |
| US9794497B2 (en) | Solid-state imaging device controlling read-out of signals from pixels in first and second areas | |
| US20050253946A1 (en) | Solid-state image pickup device and camera utilizing the same | |
| JP2003198948A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2004214772A (ja) | 固体撮像装置 | |
| US8149308B2 (en) | Solid-state image pickup device | |
| US11936987B2 (en) | Image capturing apparatus | |
| US9007505B2 (en) | Image sensor with transfer transistors whose on periods are controlled by timing signals based on transistor transfer efficiencies | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| US20080297637A1 (en) | Solid-state imaging apparatus and imaging system using the same | |
| JPH02101878A (ja) | 固体撮像装置 | |
| JP2007013362A (ja) | 撮像装置及び撮像方法 | |
| JP3728113B2 (ja) | 光電変換装置及びそれを用いたオートフォーカスカメラ | |
| JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
| Abdallah et al. | A general overview of solid state imaging sensors types | |
| JPH04207581A (ja) | 撮像装置 | |
| JP4072450B2 (ja) | Ａｅａｆ用固体撮像装置 | |
| WO2021185190A1 (en) | Pixel circuit, image sensor, and image pickup device and method for using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040927 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041015 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050930 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |