KR100915911B1 - 증폭형 고체 촬상 장치 및 전자 정보 기기 - Google Patents

증폭형 고체 촬상 장치 및 전자 정보 기기 Download PDF

Info

Publication number
KR100915911B1
KR100915911B1 KR1020080005058A KR20080005058A KR100915911B1 KR 100915911 B1 KR100915911 B1 KR 100915911B1 KR 1020080005058 A KR1020080005058 A KR 1020080005058A KR 20080005058 A KR20080005058 A KR 20080005058A KR 100915911 B1 KR100915911 B1 KR 100915911B1
Authority
KR
South Korea
Prior art keywords
pixel
charge detection
circuit
pixel portions
shutter
Prior art date
Application number
KR1020080005058A
Other languages
English (en)
Other versions
KR20080067593A (ko
Inventor
타카시 와타나베
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20080067593A publication Critical patent/KR20080067593A/ko
Application granted granted Critical
Publication of KR100915911B1 publication Critical patent/KR100915911B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/53Control of the integration time
    • H04N25/533Control of the integration time by using differing integration times for different sensor regions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/53Control of the integration time
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/58Control of the dynamic range involving two or more exposures
    • H04N25/587Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명에 의한 증폭형 고체 촬상 장치는 피사체의 광을 수광하여 상기 피사체의 광에 광전 변환을 행하는 광전 변환 소자 및 상기 광전 변환 소자로부터의 신호 전하를 전하 검출부로 전송할 수 있는 전송부를 각각 포함하는 복수의 화소부를 가지며, 상기 복수의 화소부가 각 전하 검출부에 접속되고, 각 화소부의 신호 데이터로서 전하 검출부의 전위를 증폭하여 판독하고, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때, 상기 1개의 화소부와 상기 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하는 셔터 제어부를 포함한다.
증폭형 고체 촬상 장치, 광전 변환 소자, 전하 검출부, 전송부, 화소부

Description

증폭형 고체 촬상 장치 및 전자 정보 기기{AMPLIFICATION-TYPE SOLID-STATE IMAGE CAPTURING APPARATUS AND ELECTRONIC INFORMATION DEVICE}
이 출원은 2007년 1월 16일에 일본에서 출원된 특허 출원 제2007-007489호에 대한 35 U.S.C. §119(a) 하의 우선권을 주장하며, 그 전체 내용은 여기에 참조문헌으로 포함되어 있다.
본 발명은 피사체 광이 광전 변환 소자에 의해 광전 변환된 신호 전하를 증폭하여 판독하는 증폭 기능을 가진 증폭형 고체 촬상 장치; 및 촬상부에 증폭형 고체 촬상 장치를 사용하는 전자 정보 기기에 관한 것이고, 특히, 전하 검출부가 복수의 화소부에 의해 공유되어 있는 증폭형 고체 촬상 장치; 및 고체 촬상 장치를 화상 입력 디바이스로서 촬상부에 사용하는 전자 정보 기기[예컨대, 디지털 카메라(디지털 비디오 카메라 및 디지털 스틸 카메라), 화상 입력 카메라, 스캐너, 팩시밀리, 카메라가 구비된 휴대 전화 장치 등)에 관한 것이다.
일반적으로, 종래의 증폭형 고체 촬상 장치로서는 신호 전하를 증폭하는 기능을 갖는 화소부와 화소부의 주변에 배치된 주사 회로를 포함하고, 이 주사 회로에 의해 화소부로부터 화소 데이터를 판독하도록 구성된 증폭형 고체 촬상 장치가 널리 사용되고 있다.
이러한 증폭형 고체 촬상 장치의 예로서, CMOS(컴플리멘터리 메탈 옥사이드 반도체)로 구성된 APS(액티브 픽셀 센서) 이미지 센서가 공지되어 있다. 커먼 CMOS APS 이미지 센서로서, 화소부에서 소정수의 트랜지스터를 갖는 3-트랜지스터형 및 4-트랜지스터형 CMOS APS 이미지 센서가 공지되어 있다. 그 중, 고화질을 얻을 수 있는 4-트랜지스터형 CMOS APS 이미지 센서가 최근에 주류가 되고 있다.
이하, 종래의 4-트랜지스터형의 APS 이미지 센서에서 화소부의 구성예가 도 7을 참조하여 상세하게 설명될 것이다.
도 7은 화소부에 4개의 MOS 트랜지스터를 포함하는 4-트랜지스터형 APS 이미지 센서에서 화소부의 구성예를 도시하는 회로도이다.
도 7에서, 종래의 APS 이미지 센서에서의 각 화소부는 광전 변환 소자(PD); 이 광전 변환 소자(PD)로부터 신호 전하를 전하 검출부(FD)에 전송하는 전송 트랜지스터(T1); 이 전하 검출부(FD)의 전위를 증폭하여 판독하는 증폭 트랜지스터(T2); 전하 검출부(FD)의 전위를 전원 공급 전압(Vdd)으로 리셋하는 리셋 트랜지스터(T3); 및 이 증폭 트랜지스터(T2)로부터의 출력을 판독 제어 신호선(SIG)에 대해 선택적으로 판독하는 선택 트랜지스터(T4)를 포함한다.
전송 트랜지스터(T1)는 광전 변환 소자(PD)와 전하 검출부(FD) 사이에 접속되어 있다. 전송 트랜지스터(T1)의 게이트는 전송 트랜지스터 구동선(TX)에 접속되어 있다.
증폭 트랜지스터(T2)는 전원 공급 전압(Vdd)과 선택 트랜지스터(T4) 사이에 접속되어 있다. 증폭 트랜지스터(T2)의 게이트는 전하 검출부(FD)에 접속되어 있다.
리셋 트랜지스터(T3)는 전원 공급 전압(Vdd)과 전하 검출부(FD) 사이에 접속되어 있다. 리셋 트랜지스터(T3)의 게이트는 리셋 트랜지스터 구동선(RST)에 접속되어 있다.
선택 트랜지스터(T4)는 증폭 트랜지스터(T2)와 판독 제어 신호선(SIG) 사이에 접속되어 있다. 선택 트랜지스터(T4)의 게이트는 선택 트랜지스터 구동선(SEL)에 접속되어 있다.
판독 제어 신호선(SIG)은 부하 트랜지스터(T5)를 거쳐 접지 전압 단부에 접속되어 있다. 복수의 화소부가 매트릭스로 배열되고, 복수의 신호선(SIG)은 하나의 방향으로 제공된다.
광전 변환 소자(PD)는 수광부이며, 통상 내장된 포토다이오드로 구성되고, 외부 피사체로부터 입사 광량에 따라 신호 전하를 생성한다.
상기 구성에 의해, 광전 변환 소자(PD)에 의해 광전 변환된 신호 전하는 전송 트랜지스터(T1)에 의해 광전 변환 소자(PD)로부터 전하 검출부(FD)로 전송된다.
전하 검출부(FD)에서 광전 변환 소자(PD)로부터 전하 검출부(FD)로 신호 전하가 전송되기 전에 리셋 트랜지스터(T3)에 의해 전하 검출부(FD)의 전위가 전원 공급 전압(Vdd)에 리셋된다. 그 후, 전송 트랜지스터(T1)는 온 상태가 되고, 신호 전하가 광전 변환 소자(PD)로부터 전하 검출부(FD)로 전송된다.
리셋 후의 신호 전하 전송 후에, 전하 검출부(FD)의 전위는 증폭 트랜지스 터(T2)에 의해 증폭된다. 증폭된 전위가 신호로서 선택 트랜지스터(T4)를 거쳐 판독 제어 신호선(SIG)에 판독된다. 판독된 증폭 전위는 판독 제어 신호선(SIG)의 단부에 접속된 부하 트랜지스터(T5)에 의해 수신되어 신호(Vout)를 출력한다.
도 7에 도시된 종래의 증폭형 고체 촬상 장치의 일화소부의 구성은 일화소부에 복수 개의 트랜지스터가 필요하다. 그러므로, 화소의 크기를 축소하는 것이 어렵다. 이 때문에, 일화소부의 트랜지스터의 평균 수가 일화소부의 트랜지스터를 복수의 광전 변환 소자에 의해 공유함으로써 감소되는 방법이 제안되어 있다.
예로서, 특허문헌1은 전하 검출부(FD)가 수직 방향으로 서로 인접하는 4개의 광전 변환 소자(PD)에 의해 공유된 증폭형 고체 촬상 장치를 제안한다.
이하, 특허문헌1에 개시되어 있는 종래의 4-트랜지스터형 APS 이미지 센서의 화소부의 구성예가 도 8을 참조하여 상세하게 설명될 것이다.
도 8은 특허문헌1에 시작되어 있는 종래의 4-트랜지스터형 APS 이미지 센서의 화소부의 구성예를 도시하는 회로도이다.
도 8의 종래의 APS 이미지 센서에서, 4화소부가 1단위로서 사용되고, 각 4화소부는: 수직 방향으로 서로 인접하는 4개의 광전 변환 소자(PD-1 내지 PD-4); 광전 변환 소자(PD-1 내지 PD-4) 중 대응하는 하나와 각각의 쌍을 이루는 전송 트랜지스터(Tl-1 내지 T1-4); 각 광전 변환 소자(PD-1 내지 PD-4)에 접속되지 않은 각 전송 트랜지스터(T1-1 내지 T1-4)의 단부에 접속된 전하 검출부(FD); 이 전하 검출부(FD)의 전위를 전원 공급 전압(Vdd)에 리셋하는 리셋 트랜지스터(T3); 이 전하 검출부(FD)의 전위를 증폭하는 증폭 트랜지스터(T2); 및 그 증폭 트랜지스터(T2)로 부터의 출력을 판독 제어 신호선(SIG)에 대해 선택적으로 판독하는 선택 트랜지스터(T4)를 포함하고 있다.
상기 구성에 의해, 우선, 리셋 트랜지스터(T3)는 온 상태가 되고, 전하 검출부(FD)의 전위는 전원 공급 전압(Vdd)으로 리셋된다.
그 후, 상부에 위치된 전송 트랜지스터(T1-1)는 온 상태가 되고, 신호 전하는 광전 변환 소자(PD-1)로부터 전하 검출부(FD)로 전송된다. 신호 전하를 전송하는 동작 전후에 차이를 갖는 전하 검출부(FD)의 전위는 증폭 트랜지스터(T2)에 의해 증폭된다. 그 후, 증폭된 전위는 선택 트랜지스터(T4)를 거쳐 판독 제어 신호선(SIG)에 판독된다.
마찬가지로, 신호 전하를 전하 검출부(FD)로 전송하는 동작, 신호 전하를 전송하는 동작 전후의 다른 결과를 갖는 전하 검출부(FD)의 전위를 증폭하는 동작, 및 증폭된 전위(신호)를 판독 제어 신호선(SIG)에 판독하는 동작은 각 상부로부터 2번째로 빠른 시기에 위치된 광전 변환 소자(PD-2), 상부로부터 세번째 위치된 광전 변환 소자(PD-3), 및 상부로부터 네번째 위치된 광전 변환 소자(PD-4)에 대해 순차적으로 행해진다.
다음, 판독 제어 신호선(SIG)에 판독된 신호 전하는 판독 제어 신호선(SIG)의 단부에 접속된 부하 트랜지스터(T5)에 의해 수신되어 신호(Vout)를 출력한다.
[특허문헌1] 일본 특허 공개 2006-222427호 공보
상술한 바와 같이, 화소의 크기를 축소하기 위해, 복수의 광전 변환 소자(PD)를 각 전송 트랜지스터(T1)를 거쳐 공유된 전하 검출부(FD)에 접속하고, 전하 검출부(FD), 증폭 트랜지스터(T2), 리셋 트랜지스터(T3), 선택 트랜지스터(T4) 등을 복수의 화소부에 의해 공유화하는 것이 효율적이다.
그러나, 복수의 화소부에 의해 싱글 전하 검출부(FD)와 공유하는 그러한 구성에는 이하의 문제가 있다.
도 8에 강한 입사광이 광전 변환 소자(PD)에 수광될 때 고체 촬상 장치의 응답이 고려될 것이다. 도 9(a)에 도시된 바와 같이, 강한 입사광이 광전 변환 소자(PD)에 수광될 때 셔터 기간(강한 입사광의 경우에 셔터 동작에 의해 단축된 광전하 축적 기간)가 광전 변환 소자(PD)에 광전하를 축적시키는 셔터 동작에 의해 기간을 단축시키는 방법으로서 일 수평 주사 기간(1H)인 촬상 화상이 설명될 것이다.
도 9(a)는 셔터 기간(강한 입사광의 경우에 셔터 동작에 의해 단축된 광전하 축적 기간)가 일수평 주사 기간(1H)인 증폭형 고체 촬상 장치의 동작을 설명하는 타이밍도이다. 도 9(a)에서, S는 셔터 동작을 나타내며, R은 판독 동작을 나타내고, 흑색부는 오버플로된 전하를 갖는 화소부를 나타낸다.
입사광이 충분히 강해지면 신호 전하는 광전 변환 소자(PD)에 축적되는 허용 한계를 초과한다. 그러므로, 신호 전하는 광전 변환 소자(PD)로부터 각 전송 트랜지스터(T1)를 거쳐 전하 검출부(FD)측으로 오버플로되어, 오버플로 현상이 발생한 다. 이와 같이, 일반적 판독 화소부의 리셋 레벨 판독 기간과 신호 레벨 판독 기간 사이에 오버플로 전하가 비일반적 판독 화소부로부터 전하 검출부(FD)로 유입되고, 본래 화상 정보를 혼란시킨다.
도 8에 도시된 종래의 증폭형 고체 촬상 장치의 구성에서, 싱글 전하 검출부(FD)는 4개의 광전 변환 소자(PD-1 내지 PD-4)에 의해 공유되어 있다. 판독 동작(R)이 제 1 행의 화소부에 행해지는 제 1H 기간에서, 광전 변환 소자(PD-1)는 셔터 동작(S) 다음의 1H 기간(제 0H 기간) 동안 축적된 신호 전하가 있고, 광전 변환 소자(PD-2)는 셔터 동작(S) 직후이므로 오버플로되지 않지만, 나머지 2개의 광전 변환 소자(PD-3 및 PD-4) 각각은 1H 기간(제 0H 기간) 동안 축적된 신호 전하가 있게 되어 오버플로가 발생하여 제 1 행의 화소부의 판독 동작(R)에 영향을 준다. 더 구체적으로, 신호 전하 전송 전의 리셋 레벨의 판독과 신호 전하 전송 후의 신호 레벨의 판독 사이에, 상기 오버플로 전하(오버플로 정도가 "큰")는 본래 신호에 가해진다. 그 결과, 촬상 화상의 디스플레이는 희어지게 된다.
다음, 판독 동작(R)이 제 2 행의 화소부에 행해지는 제 2H 기간에서, 광전 변환 소자(PD-1)는 1H 먼저 판독 동작(R)을 행하며, 광전 변환 소자(PD-2)는 셔터 동작(S) 다음의 1H 기간(제 1H 기간) 동안 축적된 신호 전하를 가지며, 광전 변환 소자(PD-3)는 셔터 동작(S) 직후이므로 오버플로되지 않지만, 나머지 광전 변환 소자(PD-4)는 1H 기간(제 1H 기간) 동안 축적된 신호 전하를 가져 그것이 오버플로된다. 그러므로, 판독 동작(R)이 제 2 행의 화소부에 행해질 때 오버플로 전하(오버플로 정도가 "알맞은")는 신호 전하 전송 전의 리셋 레벨의 판독과 신호 전하 전송 후의 신호 레벨의 판독 사이에서 본래 신호에 가해진다. 그 결과, 촬상 화상의 디스플레이가 희어지게 된다. 그러나, 판독 동작(R)이 제 2 행의 화소부에 행해질 때 백색량은 판독 동작(R)이 제 1 행의 화소부에 행해질 경우와 비교하여 절반이다.
또한, 판독 동작(R)이 제 3 행의 화소부에 행해지는 제 3H 기간에서, 광전 변환 소자(PD-1)는 2H 먼저 판독 동작(R)을 행하며, 광전 변환 소자(PD-2)는 1H 먼저 판독 동작(R)을 행하며, 광전 변환 소자(PD-3)는 셔터 동작(S) 다음의 1H 기간(제 2H 기간) 동안 축적된 신호 전하를 가지고, 광전 변환 소자(PD-4)는 셔터 동작(S) 직후이므로 오버플로되지 않는다. 그러므로, 판독 동작(R)이 제 3 행의 화소부에 행해질 때 신호 전하 전송 전의 리셋 레벨의 판독과 신호 전하 전송 후의 신호 레벨의 판독 사이에서 오버플로 정도는 "작다". 그 결과, 디스플레이는 본래 신호로에서 희어진 양상을 가지지 않는다.
또한, 판독 동작(R)이 제 4 행의 화소부에 행해지는 제 4H 기간에서, 광전 변환 소자(PD-1)는 3H 먼저 판독 동작(R)을 행하며, 광전 변환 소자(PD-2)는 2H 먼저 판독 동작(R)을 행하며, 광전 변환 소자(PD-3)는 1H 먼저 판독 동작(R)을 행하고, 광전 변환 소자(PD-4)는 셔터 동작(S) 다음의 1H 기간(제 3H 기간) 동안 축적된 신호 전하를 가진다. 그러므로, 입사 광량이 대단히 큰 경우를 제외하고, 판독 동작(R)이 제 4 행의 화소부에 행해질 때 신호 전하 전송 전의 리셋 레벨의 판독과 신호 전하 전송 후의 신호 레벨의 판독 사이에서 오버플로 정도는 "작다". 그 결과, 디스플레이는 본래 신호에 희어진 양상을 가지지 않는다. 그러나, 입사 광량이 대단히 큰 경우에는, 광전 변환 소자(PD-1)가 3H 먼저 판독 동작(R)을 행하므로 광 전 변환 소자(PD-1)는 오버플로된다. 그래서, 오버플로 정도는 "알맞게" 되고, 디스플레이는 본래 신호에 약간 희어진 양상을 가진다.
상기 동작은 4행 기간으로 되풀이된다. 그러므로, 고휘도의 피사체가 촬상될 때 도 l0에 도시된 바와 같이, 4행 기간에 가로 줄무늬 패턴이 발생되고, 화질이 현저하게 손상된다.
다음, 다른 예로서, 도 9(b)에 도시된 바와 같이, 셔터 기간(강한 입사광의 경우에 셔터 동작에 의해 단축된 광전하 축적 기간)가 2수평 주사 기간(2H)인 촬상 화상이 설명될 것이다.
도 9(b)는 셔터 기간(셔터 동작에 의해 단축된 광전하 축적 기간)가 2수평 주사 기간(2H)인 증폭형 고체 촬상 장치의 동작을 설명하는 타이밍도이다.
도 8에 도시된 종래의 증폭형 고체 촬상 장치의 구성에서, 싱글 전하 검출부(FD)는 4개의 광전 변환 소자(PD-1 내지 PD-4)에 의해 공유된다. 판독 동작(R)이 제 1 행의 화소부에 행해지는 제 2H 기간에서, 광전 변환 소자(PD-1)는 셔터 동작(S) 다음의 2H 기간(제 0H 기간와 제 1H 기간) 동안 축적된 신호 전하를 가지며, 나머지 2개의 광전 변환 소자(PD-3 및 PD-4) 각각은 2H 기간(제 0H 기간와 제 1H 기간) 동안 축적된 신호 전하를 가져서 오버플로가 발생된다. 그러므로, 판독 동작(R)이 제 1 행의 화소부에 행해질 때 오버플로 전하(오버플로 정도가 "알맞은")는 신호 전하 전송 전의 리셋 레벨의 판독과 신호 전하 전송 후의 신호 레벨의 판독 사이에서 본래 신호에 가해진다. 그 결과, 촬상 화상의 디스플레이가 희어지게 된다.
다음, 판독 동작(R)이 제 2 행의 화소부에 행해지는 제 3H 기간에서, 광전 변환 소자(PD-1)는 1H 먼저 신호 판독 동작(R)을 행하며, 광전 변환 소자(PD-2)는 셔터 동작(S) 다음의 2H 기간(제 1H 기간와 제 2H 기간) 동안 축적된 신호 전하를 갖고, 광전 변환 소자(PD-4)는 셔터 동작(S) 직후이므로 오버플로되지 않는다(오버플로 정도가 "작다"). 그러므로, 판독 동작(R)이 제 2 행의 화소부에 행해질 때 심호 전하 전송 전의 리셋 레벨의 판독과 신호 전하 전송 후의 신호 레벨의 판독 사이에, 오버플로 정도는 "작다". 그 결과, 디스플레이가 본래 신호에 희어진 양상을 가지지 않는다.
또한, 판독 동작(R)이 제 3 행의 화소부에 행해지는 제 4H 기간에서, 광전 변환 소자(PD-1)는 2H 먼저 판독 동작(R)을 행하며, 광전 변환 소자(PD-2)는 1H 먼저 판독 동작(R)을 행하며, 광전 변환 소자(PD-3)는 셔터 동작(S) 다음의 2H 기간(제 2H 기간와 제 3H 기간) 동안 축적된 신호 전하를 가진다. 그러므로, 판독 동작(R)이 제 3 행의 화소부에 행해질 때 신호 전하 전송 전의 리셋 레벨의 판독과 신호 전하 전송 후의 신호 레벨의 판독 사이에 오버플로 정도는 "작다". 그 결과, 디스플레이는 본래 신호에 희어진 양상을 가지지 않는다.
또한, 판독 동작(R)이 제 4 행의 화소부에 행해지는 제 5H 기간에서, 광전 변환 소자(PD-1)는 3H 먼저 판독 동작(R)을 행하며, 광전 변환 소자(PD-2)는 2H 먼저 판독 동작(R)을 행하며, 광전 변환 소자(PD-3)는 1H 먼저 판독 동작(R)을 행하고, 광전 변환 소자(PD-4)는 셔터 동작(S) 다음의 2H 기간(제 3H 기간와 제 4H 기간) 동안 축적된 신호 전하를 가진다. 그러므로, 입사 광량이 대단히 큰 경우를 제 외하고, 판독 동작(R)이 제 4 행의 화소부에 행해질 때 신호 전하의 전송 전의 리셋 레벨의 판독과 신호 전하의 전송 후의 신호 레벨의 판독 사이에 오버플로 정도는 "작다". 그 결과, 디스플레이는 본래 신호가 희어진 양상을 가지지 않는다. 그러나, 입사 광량이 대단히 커지면 광전 변환 소자(PD-1)가 3H 먼저 판독 동작(R)을 행하므로 광전 변환 소자(PD-1)는 오버플로된다. 그래서, 오버플로 정보는 "알맞게" 되고, 디스플레이가 본래 신호에 약간 희어진 양상을 가진다.
상술한 바와 같이, 도 9(b)에 도시된 바와 같이, 셔터 기간(강한 입사광의 경우에 셔터 동작에 의해 단축된 광전하 축적 기간)이 2수평 주사 기간(2H)일 경우에도 도 9(a)에 도시된 바와 같이, 오버플로 정도는 셔터 기간이 1수평 주사 기간(1H)일 경우와 비교하여 다소 축소되더라도 유사한 오버플로 현상이 발생한다.
상기 오버플로 전하에 의한 화상 정보의 혼란 정도(오버플로량)는 판독 동작(R)이 전하 검출부(FD)와 공유하는 복수의 화소부의 제 1 화소부에 행해질 때 최대가 된다. 이는 잔여의 화소부가 오버플로되기 때문이다. 판독 동작(R)이 행해지면 오버플로량은 화소부의 신호 전하가 판독 동작(R)에 의해 리셋되므로 순차적으로 감소된다. 그러므로, 화상은 공유 화소부의 수의 기간에 가로 줄무늬 패턴을 가지고, 이는 화질을 상당히 손상시킨다. 또한, 입사 광량이 크면 판독 동작(R)을 행한 화소부의 전하 검출부(FD)는 시간 경과와 함께 다시 신호 전하를 축적하고 전송 트랜지스터(T1)를 거쳐 오버플로를 시작한다. 가로 줄무늬 패턴은 광량에 의존하고, 그러한 문제를 해결하는 것은 어렵다.
본 발명은 상기 종래의 문제를 해결하기 위해 고안되어 있다. 본 발명의 목 적은 복수의 광전 변환 소자로부터의 신호 전하가 공유된 전하 검출부로 전송되며, 고휘도의 피사체가 촬상될 때 일반적 판독 화소부 외의 화소부에 의한 블루밍(blooming)으로 인해 가로 줄무늬 패턴의 발생을 억제할 수 있는 증폭형 고체 촬상 장치; 및 증폭형 고체 촬상 장치를 화상 촬상부에 사용한 전자 정보 기기를 제공하는 것이다.
본 발명에 의한 증폭형 고체 촬상 장치는 피사체 광을 수광하여 피사체의 광에 광전 변환을 행하는 광전 변환 소자와 광전 변환 소자로부터의 신호 전하를 전하 검출부에 전송 가능하게 하는 전송부를 각각 포함하는 복수의 화소부를 가지며, 상기 복수의 화소부가 전하 검출부에 접속되고, 전하 검출부의 전위를 각 화소부의 신호 데이터로서 증폭하여 판독하고, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때, 1개의 화소부와 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하는 셔터 제어부를 포함하여, 상기 목적이 달성된다.
바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 셔터 제어부는 1개의 화소부와 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행한다.
본 발명에 의한 증폭형 고체 촬상 장치는 피사체 광을 수광하여 피사체의 광에 광전 변환을 행하는 광전 변환 소자와 광전 변환 소자로부터의 신호 전하를 전하 검출부에 전송 가능하게 하는 전송부를 각각 포함하는 복수의 화소부를 가지며, 상기 복수의 화소부가 전하 검출부에 접속되고, 전하 검출부의 전위를 각 화소부의 신호 데이터로서 증폭하여 판독하고, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 1개의 화소부와 전하 검출부를 공유하고 이미 행해진 판독 동작을 갖는 잔여의 화소부에 대하여 추가의 셔터 동작을 행하는 셔터 제어부를 포함하며, 추가의 셔터 동작은 광전 변환 소자의 광전하 축적 기간의 개시를 지시하는 본래의 셔터 동작과 달라서, 상기 목적이 달성된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 본래의 셔터 동작에 의해 각 화소부의 광전하 축적 기간의 개시가 설정되고, 판독 동작에 의해 각 화소부의 광전하 축적 기간의 종료가 설정된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전하 검출부를 공유하는 복수의 화소부 수가 N(N은 2이상의 정수)이고, 광전하 축적 기간이 수평 주사 기간의 (N-1)배 이하이다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 신호 데이터가 판독될 때 전하 검출부의 전위를 리셋하는 리셋부와 전하 검출부의 전위를 증폭시키는 증폭부가 전하 검출부마다 제공된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 리셋부는 디프레션(depression)형 트랜지스터이다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전송부 및 증폭부는 인핸스먼트(enhancement)형 트랜지스터이다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 광전 변환 소자 는 내장형 포토다이오드이다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 증폭부로부터의 출력을 신호 데이터로서 판독 신호선에 대해 선택적으로 판독하는 선택부는 증폭부와 판독 신호선 사이에 제공되고, 또한 증폭부와 전력 공급 사이에 제공된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전하 검출부는 수직 방향으로 서로 인접하는 2개 내지 4개의 화소부에 공유 접속된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전하 검출부를 공유하는 복수의 화소부의 수가 M(M은 2이상의 정수)이고, 셔터 제어부는, (M-1)개의 OR 회로[전하 검출부를 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 1 OR 회로(A); 전하 검출부를 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부의 본래의 셔터 동작이 빠른 시기에 행해지는 제 2 OR 회로(A); … 전하 검출부를 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, (M-1)개 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 (M-2) OR 회로(A); 및 전하 검출부를 공유하는 복수의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 각각 입력되는 제 (M-1) OR 회로(A)임]를 포함하며, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 1개의 화소부와 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 본래의 셔터 동작을 가장 빠른 시기에 행하는 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부에는 화소부의 셔터 기간을 제어하는 각 셔터 제어 신호가 공급되며, 전하 검출부를 공유하는 복수의 화소부 중 본래의 셔터 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 1 OR 회로(A)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 복수의 화소부 중 본래의 셔터 동작을 3번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(A)로부터의 출력 신호가 공급되며, … 전하 검출부를 공유하는 복수의 화소부 중 본래의 셔터 동작을 (M-1)번째로 빠른 시기에 행하는 화소부에는 제 (M-2) OR 회로(A)로부터의 출력 신호가 공급되고, 전하 검출부를 공유하는 복수의 화소부 중 본래의 셔터 동작을 가장 늦은 시기에 행하는 화소부에는 제 (M-l) OR 회로(A)로부터의 출력 신호가 공급된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전하 검출부를 공유하는 복수의 화소부의 수가 M(M은 2이상의 정수)이고, 셔터 제어부는, (M-1)개의 OR 회로(A)[전하 검출부를 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 1 OR 회로(A); 전하 검출부를 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 2 OR 회로(A); … 전하 검출부를 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, (M-1)개 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 (M-2) OR 회로(A); 및 전하 검출부를 공유하는 복수의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 각각 입력되는 제 (M-1) OR 회로(A)임]를 포함하며, (M-2)개의 OR 회로(B)[전하 검출부를 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-1)개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 1 OR 회로(B); 전하 검출부를 공유하는 복수의 화소부 중에서 (M-2)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-2)개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 2 OR 회로(B); … 전하 검출부를 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 (M-3) OR 회로(B); 전하 검출부를 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 (M-2) OR 회로(B)임]를 포함하고, (M-1)개의 OR 회로(C)[ 셔터 제어 신호는 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부의 본래의 셔터 동작을 제어하는 각 셔터 제어 신호와 제 1 OR 회로(B)로부터의 출력 신호가 입력되고, 상기 화소부의 본래의 셔터 동작이 가장 빠른 시기에 행해지는 제 1 OR 회로(C); 제 1 OR 회로(A)로부터의 출력 신호와 제 2 OR 회로(B)로부터의 출력 신호가 입력되는 제 2 OR 회로(C); … 제 (M-3) OR 회로(A)로부터의 출력 신호와 제 (M-2) OR 회로(B)로부터의 출력 신호가 입력되는 제 (M-2) OR 회로(C); 및 (M-2) OR 회로(A)로부터의 출력 신호와 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부의 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 상기 화소부의 판독 동작이 가장 늦은 시기에 행해지는 (M-1) OR 회로(C)임]를 포함하며, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 1개의 화소부와 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 그리고 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 1개의 화소부와 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 제 1 OR 회로(C)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(C)로부터의 출력 신호가 공급되며, … 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-2)번째로 빠른 시기에 빠른 시기에 행하는 화소부에는 제 (M-2) OR 회로(C)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-1)번째로 빠른 시기에 행하는 화소부에는 제 (M-1) OR 회로(C)로부터의 출력 신호가 공급되고, 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 가장 늦은 시기에 행하는 화소부에는 제 (M-1) OR 회로(A)로부터의 출력 신호가 공급된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전하 검출부를 공유하는 복수의 화소부의 수가 M(M은 2이상의 정수)이고, 셔터 제어부는, (M-2)개의 OR 회로(B)[전하 검출부를 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-1)개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 1 OR 회로(B); 전하 검출부를 공유하는 복수의 화소부 중에서 (M-2)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-2)개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 2 OR 회로(B); … 전하 검출부를 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 (M-1) OR 회로(B); 및 전하 검출부를 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 (M-2) OR 회로(B)임]를 포함하며, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 1개의 화소부와 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 제 1 OR 회로(B)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(B)로부터의 출력 신호가 공급되며, … 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-3)번째로 빠른 시기에 행하는 화소부에는 제 (M-3) OR 회로(C)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-2)번째로 빠른 시기에 행하는 화소부에는 제 (M-2) OR 회로(C)로부터의 출력 신호가 공급되고, 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-1)번째로 빠른 시기에 행하는 화소부에는 판독 동작을 가장 늦은 시기에 행한 화소부를 제어하는 각 판독 제어 신호가 공급된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전하 검출부를 공유하는 복수의 화소부의 수가 4이고, 셔터 제어부는, 3개의 OR 회로(A)[전하 검출부를 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 1 OR 회로(A); 전하 검출부를 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 2 OR 회로(A); 및 전하 검출부를 공유하는 4개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 제 3 OR 회로(A)임]를 포함하며, 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 1개의 화소부와 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부를 공유하는 4개의 화소부 중 본래의 셔터 동작을 가장 빠른 시기에 행하는 화소부에는 상기 화소부의 셔터 기간을 제어하는 각 셔터 제어 신호가 공급되며, 전하 검출부를 공유하는 4개의 화소부 중 본래의 셔터 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 1 OR 회로(A)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 4개의 화소부 중 본래의 셔터 동작을 3번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(A)로부터의 출력 신호가 공급되고, 전하 검출부를 공유하는 4개의 화소부 중 본래의 셔터 동작을 가장 늦은 시기에 행하는 화소부에는 제 3 OR 회로(A)로부터의 출력 신호가 공급된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전하 검출부를 공유하는 복수의 화소부의 수가 4이고, 셔터 제어부는, 3개의 OR 회로(A)[전하 검출부를 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 1 OR 회로(A); 전하 검출부를 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 2 OR 회로(A); 전하 검출부를 공유하는 4개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 제 3 OR 회로(A)임]를 포함하며, 2개의 OR 회로(B)[전하 검출부를 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 1 OR 회로(B); 전하 검출부를 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 2 OR 회로(B)임]를 포함하고, 3개의 OR 회로(C)[전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부의 본래의 셔터 동작을 제어하는 각 셔터 제어 신호와 제 1 OR 회로(B)로부터의 출력 신호가 입력되고, 상기 화소부의 본래의 셔터 동작이 가장 빠른 시기에 행해지는 제 1 OR 회로(C); 제 1 OR 회로(A)로부터의 출력 신호와 제 2 OR 회로(B)로부터의 출력 신호가 입력되는 제 2 OR 회로(C); 및 제 2 OR 회로(A)로부터의 출력 신호와 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부의 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 상기 화소부의 판독 동작이 가장 늦은 시기에 행해지는 제 3 OR 회로(C)임]를 제공하며, 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 1개의 화소부와 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 그리고 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부가 판독 동작을 행할 때 1개의 화소부와 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 제 1 OR 회로(C)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(C)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 3번째로 빠른 시기에 행하는 화소부에는 제 3 OR 회로(C)로부터의 출력 신호가 공급되고, 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 가장 늦은 시기에 행하는 화소부에는 제 3 OR 회로(C)로부터의 출력 신호가 공급된다.
더 바람직하게, 본 발명에 의한 증폭형 고체 촬상 장치에서, 전하 검출부를 공유하는 복수의 화소부의 수가 4이고, 셔터 제어부는, 2개의 OR 회로(B)[전하 검출부를 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 1 OR 회로(B); 및 전하 검출부를 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 2 OR 회로(B)임]를 포함하며, 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부가 판독 동작을 행할 때 1개의 화소부와 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 제 1 OR 회로(B)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(B)로부터의 출력 신호가 공급되며, 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 3번째로 빠른 시기에 행하는 화소부에는 판독 동작을 가장 늦은 시기에 행한 화소부를 제어하는 각 판독 제어 신호가 공급된다.
본 발명에 의한 전자 정보 기기는 상술한 본 발명에 의한 증폭형 고체 촬상 장치를 촬상부에 사용하여 상기 목적이 달성된다.
이하, 상기 구성을 갖는 본 발명의 기능이 설명될 것이다.
본 발명에 의하면, 싱글 전하 검출부가 복수의 화소부에 의해 공유되는 증폭형 고체 촬상 장치에서, 강한 입사광이 광전 변환 소자에 수광되는 공유 화소부의 수의 기간로 가로 줄무늬의 패턴을 갖는 현상은 본래의 셔터 동작 전과 판독 동작 후에 추가의 셔터 동작을 추가함으로써 억제된다.
전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때, 추가의 셔터 동작은 1개의 화소부와 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 행해진다. 이에 의해, 고휘도의 피사체가 촬상되었을 경우에 광전 변환 소자에 포화 레벨까지 축적된 신호 전하가 셔터 동작 및 추가의 셔터 동작에 의해 셔터 동작이 행해지는 화소부뿐만아니라 본래의 셔터 동작을 아직 행하지 않은 화소부로부터도 방출된다. 그래서, 광전 변환 소자로부터 전하 검출부로 신호 전하의 오버플로가 억제된다. 그러므로, 현재 판독 화소부로부터 본래 신호를 정확하게 판독하는 것이 가능하다. 또한, 추가의 셔터 동작이 본래의 셔터 동작 전에 행해지므로 이는 본래의 셔터 동작과 판독 동작에 의해 설정되는 광전하 축적 기간에 영향을 주지 않는다.
또한, 상술한 동작에 더하여 또는 상술한 동작과 다르게, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 추가의 셔터 동작이 1개의 화소부와 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 행해진다. 이와 같이, 고휘도의 피사체가 촬상될 때 광전 변환 소자에 포화 레벨까지 다시 축적된 신호 전하가 판독 동작을 미리 행한 화소부로부터 추가의 셔터 동작에 의해 방출된다. 그래서, 광전 변환 소자로부터 전하 검출부로 오버플로가 억제된다. 그러므로, 현재 판독 화소부로부터 본래의 신호를 정확하게 판독하는 것이 가능하다. 또는, 추가의 셔터 동작이 판독 동작 후에 행해지므로 이는 본래의 셔터 동작과 판독 동작에 의해 설정되는 광전하 축적 기간에 영향을 주지 않는다.
또한, 전하 검출부를 공유하는 복수의 화소부의 수가 N(N은 2이상의 정수)이고, 광전하 축적 기간이 수평 주사 기간의 (N-1)배 이하일 경우에 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 추가의 셔터 동작은 1개의 화소부와 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 행해질 수 있다. 이 경우에, 전하 검출부를 공유하는 복수의 화소부 중 하나의 판독 동작은 본래 동작이 잔여의 화소부에 대하여 행해진 후에 행해진다. 이와 같이, 잔여의 화소부로부터 전하 검출부로 신호 전하의 오버플로가 억제된다.
또한, 광전하 축적 기간이 수평 주사 기간의 (N-l)배 이하일 경우에, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작이 행하는 경우에 추가의 셔터 동작은 1개의 화소부와 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 행해질 수 있다. 이 경우에, 판독 동작이 전하 검출부를 공유하는 복수의 화소부 중 하나에 행해질 때 판독 동작 후의 판독 동작을 미리 행한 잔여의 화소부의 광전 변환 소자에 축적된 신호 전하는 추가의 셔터 동작에 의해 방출된다. 이에 의해, 잔여의 화소부로부터 전하 검출부로 신호 전하의 오버플로가 억제된다.
상술한 리셋 트랜지스터는 디프레션형 트랜지스터인 것이 바람직하다. 이는 고휘도의 피사체가 촬상될 경우에 싱글 전하 검출부를 공유하는 복수의 화소부 중 어느 하나에 판독 동작이나 셔터 동작도 행해지지 않을 때 광전 변환 소자에 포화 레벨까지 축적된 신호 전하가 전하 검출부로 오버플로되더라도 광전 변환 소자에 포화 레벨까지 축적된 신호 전하는 감소형 리셋 트랜지스터의 오프 리크(off-leak) 전류에 의해 전원 공급측으로 방출된다. 이에 의해, 오버플로된 전하가 광전 변환 소자로 역류하여 기판에 주입되고 기판의 주변에 새는 현상을 방지할 수 있다.
상술한 바와 같이, 본 발명에 의하면, 싱글 전하 검출부가 복수의 화소부에 의해 공유되는 증폭형 고체 촬상 장치에서, 강한 입사광이 광전 변환 소자에 수광될 때 종래 발생하는 공유 화소부 수의 기간로 가로 줄무늬의 패턴을 갖는 현상이 본래의 셔터 동작 전이나 판독 동작 후 중 적어도 하나에 추가의 셔터 동작을 추가함으로써 억제된다. 그러므로, 현재 판독 화소부로부터 본래 신호를 정확하게 판독하는 것이 가능하다.
예를 들면, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 추가의 셔터 동작은 1개의 화소부와 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 행해진다. 이에 의해, 고휘도의 피사체가 촬상될 때 광전 변환 소자에 포화 레벨까지 축적된 신호 전하가 셔터 동작 및 추가의 셔터 동작에 의해 본래의 셔터 동작이 행해지는 화소부뿐만아니라 본래의 셔터 동작이 아직 행해지지 않은 화소부로부터도 방출된다. 이와 같이, 광전 변환 소자로부터 전하 검출부로 신호 전하의 오버플로는 억제될 수 있다. 이 경우에, 추가의 셔터 동작이 본래의 셔터 동작 전에 행해지므로 이는 본래의 셔터 동작과 판독 동작에 의해 설정되는 광전하 축적 기간에 영향을 주지 않는다.
또한, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 추가의 셔터 동작은 1개의 화소부와 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 행해진다. 이와 같이, 고휘도의 피사체가 촬상될 때 광전 변환 소자에 포화 레벨까지 다시 축적된 신호 전하가 추가의 셔터 동작에 의해 판독 동작을 미리 행한 화소부로부터 방출된다. 이와 같이, 광전 변환 소자로부터 전가 검출부로 신호 전하의 오버플로가 억제될 수 있다. 이 경우에, 추가의 셔터 동작이 판독 동작 후에 행해지므로 이는 본래의 셔터 동작과 판독 동작에 의해 설정되는 광전하 축적 기간에 영향을 주지 않는다.
본 발명의 장점들이 첨부 도면을 참조하여 이하 상세한 설명을 판독하고 이해하는 당업자에게 분명해질 것이다.
이하, 본 발명에 의한 증폭형 고체 촬상 장치를 4-트랜지스터형 APS 이미지 센서에 적용한 실시형태가 첨부 도면을 참조하면서 상세하게 설명될 것이다.
도 1은 본 발명의 실시형태에 의한 4-트랜지스터형 APS 이미지 센서에 있어서의 4화소부의 필수 구성예를 도시하는 회로도이다.
도 1에서, 본 실시형태에 의한 4-트랜지스터형 APS 이미지 센서에 있어서, 4화소부(복수의 화소부; 여기서 화소부)는 1단위로 사용되고, 각 4화소부(10)는: 수직 방향으로 서로 인접하고 각 4화소부에 대응하는 4개의 광전 변환 소자(PD-1 내지 PD-4); 및 광전 변환 소자(PD-1 내지 PD-4)로부터의 신호 전하를 전하 검출부(FD)로 순차 전송가능한 전송부로서 기능하는 전송 트랜지스터(T1-1 내지 T1-4)을 포함한다. 각 광전 변환 소자(PD)에 접속되지 않은 각 전송 트랜지스터(T1-1 내 지 T1-4)의 단부는 전하 검출부(FD)에 공통 접속되어 있다. 또한, 4화소부(10)는: 전하 검출부(FD)의 전위를 전원 공급 전압(Vdd)으로 리셋하는 리셋부로서 기능하는 리셋 트랜지스터(T30); 전하 검출부(FD)로부터의 전위(신호)를 증폭하는 증폭부로서 기능하는 증폭 트랜지스터(T2); 및 상기 증폭 트랜지스터의 출력을 판독 제어 신호선(SIG)에 대해 선택적으로 판독하는 선택부로서 기능하는 선택 트랜지스터(T4)를 더 포함한다. 복수의 4화소부(10)는 본 실시형태에 의한 4-트랜지스터형 APS 이미지 센서에 있어서, 매트릭스로 배열되어 화상 촬상 영역을 형성한다.
전송 트랜지스터(T1-1 내지 T1-4)의 게이트는 전송 트랜지스터 구동선(TX1 내지 TX4)에 각각 접속되어 있다.
증폭 트랜지스터(T2)는 전원 공급 전압(Vdd)과 선택 트랜지스터(T4) 사이에 접속되어 있다. 전송 트랜지스터(T2)의 게이트는 전하 검출부(FD)에 접속되어 있다.
리셋 트랜지스터(T30)는 전원 공급 전압(Vdd)과 전하 검출부(FD) 사이에 접속되어 있다. 리셋 트랜지스터(T30)의 게이트는 리셋 트랜지스터 구동선(RST)에 접속되어 있다.
선택 트랜지스터(T4)는 증폭 트랜지스터(T2)와 판독 제어 신호선(SIG) 사이에 접속되어 있다. 선택 트랜지스터(T4)의 게이트는 선택 트랜지스터 구동선(SEL)에 접속되어 있다.
판독 제어 신호선(SIG)은 부하 트랜지스터(T5)를 거쳐 접지 전압 단부에 접속되어 있다. 복수의 4화소부(10)는 매트릭스로 배열되어 있고, 복수의 판독 제어 신호선(SIG)은 하나의 방향(수평 방향)으로 제공된다.
상기 구성에 있어서, 우선, 리셋 트랜지스터(T30)는 온 상태에 위치되고, 전하 검출부(FD)의 전위는 전원 공급 전압(Vdd)으로 리셋된다.
그리고, 상부에 위치된 전송 트랜지스터(T1-1)는 온 상태에 위치되고, 신호 전하는 광전 변환 소자(PD-1)로부터 전하 검출부(FD)로 전송된다.
신호 전하를 전송하는 동작 전후 사이의 차이에 의해 결과된 전하 검출부(FD)의 전위는 증폭 트랜지스터(T2)에 의해 증폭된다. 그 후, 증폭된 전위는 선택 트랜지스터(T4)를 거쳐 판독 제어 신호선(SIG)에서 판독된다.
마찬가지로, 신호 전하를 전하 검출부(FD)로 전송하는 동작, 신호 전하를 전송하는 동작 전후 사이의 차이에 의해 결과된 전하 검출부(FD)의 전위를 증폭하는 동작, 및 증폭된 전위(신호)를 판독 제어 신호선(SIG)에서 판독하는 동작은 각 상부로부터 2번째 위치된 광전 변환 소자(PD-2), 상부로부터 3번째 위치된 광전 변환 소자(PD-3), 및 상부로부터 4번째 위치된 광전 변환 소자(PD-4)에 순차적으로 행해진다.
다음, 판독 제어 신호선(SIG)에서 판독된 신호 전하는 판독 제어 신호선(SIG)의 단부에 접속된 부하 트랜지스터(T5)에 의해 수신되어 신호(Vout)를 출력한다.
본 실시형태의 4-트랜지스터형 APS 이미지 센서에 있어서, 화소의 광전하 축적 기간의 시작이 셔터 동작(S)(본래의 셔터 동작)에 의해 설정되고, 화소의 광전하 축적 기간의 단부가 판독 동작(R)에 의해 설정된다. 그러한 동작에서, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 셔터 동작(S)을 행할 때 본 발명에 의한 4-트랜지스터형 APS 이미지 센서는 1개의 화소부와 전하 검출부를 공유하고 셔터 동작(S)을 아직 행하지 않은 잔여의 화소부[현재 기간 동안 본래의 셔터 동작(S)을 각각 행하지 않은 화소부]에 대하여 추가의 셔터 동작(S')을 행하는 셔터 제어부를 포함한다. 또한, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작(R)을 행할 때 셔터 제어부는 1개의 화소부와 전하 검출부를 공유하고 판독 동작(R)을 미리 행한 잔여의 화소부[현재 기간 동안 판독 동작(R)을 각각 미리 행한 화소부]에 대하여 추가의 셔터 동작(S')을 행한다. 본 실시형태는 현재 판독 화소부 외에 화소부에 의한 블루밍으로 인한 가로 줄무늬의 패턴의 발생을 억제하기 위해 추가의 셔터 동작(S')의 특징을 가진다.
이하, 추가의 셔터 동작(S')이 상세하게 설명될 것이다.
도 2(a)는 셔터 기간(셔터 동작에 의해 단축된 광전자 축적 기간)이 수평 주사 기간(1H)일 경우에 본 실시형태에 의한 4-트랜지스터형 APS 이미지 센서의 동작을 설명하는 타이밍도이다. 도 2는 판독 동작이 각 행에 대해 순차적으로 행해지는 경우를 도시한다. 도 2에서, S는 셔터 동작을 나타내며, R은 판독 동작을 나타내고, S'는 본 실시형태의 특징인 추가의 셔터 동작을 나타낸다.
도 2(a)에서, 도 9(a)에 도시된 종래 기술의 경우와 다르게, 추가의 셔터 동작(S')은 본래의 동작(S) 전에(시간적으로 전에) 추가되고 추가의 셔터 동작(S')은 판독 동작(R) 후에(시간적으로 후에)도 추가된다.
이에 의해, 판독 동작(R)이 전하 검출부(FD)와 공유하는 제 1 행 내지 제 4 행 각각의 광전 변환 소자(PD)에 행해질 때 나머지 행의 광전 변환 소자(PD)에 셔터 동작(S) 전에 축적된 신호 전하와 판독 동작(R) 후에 축적된 신호 전하가 셔터 동작(S 또는 S')에 의해 방출된다. 이에 의해, 전하 검출부(FD)로 신호 전하의 오버플로는 방지된다. 따라서, 신호 전하의 판독이 제 1 행 내지 제 4 행의 어느 하나에 행해질 때 광전 변환 소자에 축적된 신호 전하를 정확하게 판독하는 것이 가능하고, 종래 발생한 4행 기간의 가로 줄무늬 패턴은 발생하지 않는다. 4행 기간의 가로 줄무늬 패턴이 발생되지 않은 촬상 화상의 디스플레이가 도 3에 도시된다.
도 2(b)는 셔터 기간(셔터 동작에 의해 단축된 광전하 축적 기간)이 2수평 주사 기간(2H)인 경우에 있어서의 본 실시형태에 의한 4-트랜지스터형 APS 이미지 센서의 동작을 설명하는 타이밍도이다. 도 2(c)는 셔터 기간(셔터 동작에 의해 단축된 광전하 축적 기간)이 3수평 주사 기간(3H)일 경우에 있어서의 본 실시형태에 의한 4-트랜지스터형 APS 이미지 센서의 동작을 설명하는 타이밍도이다.
또한, 도 2(b) 및 도 2(c)에 도시된 경우에, 도 2(a)의 경우와 같은 동작에 의해, 판독 동작(R)이 전하 검출부(FD)와 공유하는 제 1 행 내지 제 4 행 각각의 광전 변환 소자(PD)에 행해질 때 나머지 행의 광전 변환 소자(PD)에 셔터 동작(S) 전에 축적된 신호 전하 및 판독 동작(R) 후에 축적된 신호 전하는 셔터 동작(S 또는 S')에 의해 방출된다. 이에 의해, 전하 검출부(FD)에 신호 전하의 오버플로가 방지된다. 그러므로, 신호 전하의 판독이 제 1 행 내지 제 4 행의 어느 하나에 행해질 때 광전 변환 소자에 축적된 신호 전하를 정확하게 판독하는 것이 가능하고, 종래 발생한 4행 기간의 가로 줄무늬 패턴은 발생하지 않는다.
상술한 바와 같이, 본 실시형태의 4-트랜지스터형 APS 이미지 센서에서, 화소의 광전하 축적 기간의 시작은 셔터 동작(S)에 의해 설정되고 화소의 광전하 축적 기간의 종료는 판독 동작(R)에 의해 설정된다. 그러한 동작에서, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 셔터 동작(S)을 행할 때 추가의 셔터 동작(S')은 1개의 화소부와 전하 검출부(FD)를 공유하고 셔터 동작(S)을 아직 행하지 않은 잔여의 화소부에 행해진다. 또한, 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작(R)을 행할 때 추가의 전하 셔터 동작(S')은 1개의 화소부와 전하 검출부(FD)를 공유하고 판독 동작(R)을 미리 행한 잔여의 화소부에 행해진다.
이하, 셔터 동작(S 및 S')을 제어하는 각 셔터 제어부로서 기능하는 셔터 제어 회로(11)가 상세하게 설명될 것이다.
도 4는 본 실시형태에 의한 APS 이미지 센서에 있어서의 셔터 제어 회로의 필수 구성예(일례)를 도시하는 회로도이며, 도 4(a)는 추가의 셔터 동작이 "본래의 셔터 동작을 아직 행하지 않거나", "판독 동작을 미리 행한" 화소부에 행해질 때의 회로도이다. 도 4(b)는 추가의 셔터 동작이 "본래의 셔터 동작을 아직 행하지 않은" 화소부에만 행해질 때의 회로도이다. 도 4(c)는 추가의 셔터 동작이 "판독 동작을 미리 행한" 화소부에만 행해질 때의 회로도이다. 도 4(a) 내지 도 4 (b)는 판독 동작이 각 행에 대해 순차적으로 행해지는 경우를 각각 도시한다.
도 4(a)에 도시된 셔터 제어 회로(11)는 단지 예이다. 이 경우에, 싱글 전하 검출부(FD)와 공유하는 복수의 화소부의 수가 M(M은 2이상의 정수; 이 경우에, 예 컨대, M=4)이고, 셔터 제어 회로(11)는, 3개의 OR 회로(1A 내지 3A)[전하 검출부(FD)와 공유하는 4개의 화소부 중에서 2개의 화소부(제 1 행 및 제 2 행) 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호(sh_i1 및 sh_i2)가 입력되고, 2개의 화소부의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(1A)[제 1 OR 회로(A)]; 전하 검출부(FD)와 공유하는 4개의 화소부 중에서 3개의 화소부(제 1 행 내지 제 3 행) 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호(sh_i1 및 sh_i3)가 입력되고, 3개의 화소부의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(2A)[제 2 OR 회로(A)]; 및 전하 검출부(FD)와 공유하는 4개의 화소부(제 1 행 내지 제 4 행) 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호(sh_i1 및 sh_i4)가 각각 입력되는 OR 회로(3A)[제 3 OR 회로(A)]임]를 포함하며, 2개의 OR 회로(1B 및 2B)[전하 검출부(FD)와 공유하는 4개의 화소부 중에서 3개의 화소부(제 2 행 내지 제 4 행) 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호(rd_i2 및 rd_i4)가 입력되고, 3개의 화소부의 판독 동작이 늦은 시기에 행해지는 OR 회로(1B)[제 1 OR 회로(B)]; 및 전하 검출부(FD)와 공유하는 4개의 화소부 중에서 2개의 화소부(제 3 행 내지 제 4 행)의 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호(rd_i3 및 rd_i4)가 입력되고, 2개의 화소부의 판독 동작이 늦은 시기에 행해지는 OR 회로(2B)[제 2 OR 회로(B)]임]를 포함하고, 3개의 OR 회로(1C 내지 3C)[전하 검출부(FD)와 공유하는 4개의 화소부 중 화소부(제 1 행)의 셔터 동작을 제어하는 각 셔터 제어 신호(sh_i1) 및 OR 회로(1B)로부터의 출력 신호가 입력되고, 상기 화소부의 본래의 셔터 동작이 가장 빠른 시기에 행해지는 OR 회로(1C)[제 1 OR 회로(C)]; OR 회로(1A)로부터의 출력 신호와 OR 회로(2B)로부터의 출력 신호가 입력되는 OR 회로(2C)[제 2 OR 회로(C)]; 및 OR 회로(2A)로부터의 출력 신호와 전하 검출부(FD)와 공유하는 4개의 화소부 중 화소부(제 4 행)의 판독 동작을 제어하는 각 판독 제어 신호(rd_i4)가 입력되고, 화소부의 판독 동작이 가장 늦은 시기에 행해지는 OR 회로(3C)[제 3 OR 회로(C)]임]를 포함한다.
셔터 제어 회로(11)에서, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부(제 1 행)에는 OR 회로(1C)로부터의 출력 신호(sh_i1C)가 공급되며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부(제 2 행)에는 OR 회로(2C)로부터의 출력 신호(sh_i2C)가 공급되며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 3번째로 빠른 시기에 행하는 화소부(제 3 행)에는 OR 회로(3C)로부터의 출력 신호(sh_i3C)가 공급되고, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 가장 늦은 시기에 행하는 화소부(제 4 행)에는 OR 회로(3A)로부터의 출력 신호(sh_i4C)가 공급된다.
이에 의해, 전하 검출부(FD)와 공유하는 4개의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 추가의 셔터 동작은 1개의 화소부와 전하 검출부(FD)를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 행해진다. 또한, 전하 검출부(FD)와 공유하는 4개의 화소부 중 1개의 화소부가 판독 동작을 행할 때 추가의 셔터 동작은 1개의 화소부와 전하 검출부(FD)를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 행해진다.
상술한 바와 같이, 본 실시형태의 증폭형 고체 촬상 장치에 의하면, 화소부(제 1 행 내지 제 4 행)는, 광전 변환 소자(PD1 내지 PD4); 광전 변환 소자(PD1 내지 PD4)로부터의 신호 전하를 싱글 전하 검출부(FD)로 각각 전송하며, 화소부(제 1 행 내지 제 4 행)가 전하 검출부(FD)에 공통 접속된 전송 트랜지스터(T1-1 내지 T1-4); 전하 검출부(FD)의 전위를 전원 공급 전압(Vdd)으로 리셋하는 리셋 트랜지스터(T3); 및 전하 검출부(FD)의 전위를 증폭하여 판독하는 증폭 트랜지스터(T2)를 포함한다. 화소부의 광전하 축전 기간의 시작이 셔터 동작에 의해 설정되고 화소부의 광전하 축전 기간의 종료가 판독 동작에 의해 설정된다. 그러한 동작에 있어서, 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 추가의 셔터 동작은 1개의 화소부와 전하 검출부(FD)를 공유하고 셔터 동작을 아직 행하지 않은 잔여의 화소부에 행해진다. 그러므로, 증폭형 고체 촬상 장치의 전하 검출부가 복수의 광전 변환 소자에 의해 공유될 때 강한 입사광에 의해 발생된 공유하는 광전 변환 소자 수의 기간로 가로 줄무늬 패턴을 갖는 현상을 방지하는 것이 가능하다.
상기 실시형태에서, 전하 검출부(FD)와 공유하는 화소부(PD+T1)의 수가 N=4이다. 그러나, 전하 검출부를 공유하는 화소부의 수(N)가 2이상의 정수인 한, 본 발명에 의한 증폭형 고체 촬상 장치가 적용될 수 있다. 상기 실시형태는 본 발명에 의한 증폭형 고체 촬상 장치가 4-트랜지스터형 APS 이미지 센서에 적용되는 경우를 설명했다. 대안으로, 본 발명에 의한 증폭형 고체 촬상 장치는 2-트랜지스터형 또 는 3-트랜지스터형 APS 이미지 센서나 5-트랜지스터형 APS 이미지 센서에 적용될 수 있다.
또한, 싱글 전하 검출부(FD)와 공유하는 화소부의 수는 N(N은 2이상의 정수)이고, 광전하 축적 기간[셔터 동작(S)과 판독 동작(R)에 의해 설정된 기간]이 수평 주사 기간의 (N-1)배 이하일 때 상술한 추가의 셔터 동작을 행하는 것이 바람직하다. 광전하 축적 기간이 N수평 주사 기간(N×H) 이상일 경우에, 판독 동작(R)이 화소부에 행해질 때 N행 기간의 가로 줄무늬 패턴이 판독 동작(R)에 영향을 주지 않고, 잔여의 화소부 각각이 서로 동일한 상태를 가진다.
상기 실시형태에서, 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 셔터 제어 회로(11)는 1개의 화소부와 전하 검출부(FD)를 공유하고 본래의 셔터 동작(R)을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하고, 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 셔터 제어 회로(11)는 1개의 화소부와 전하 검출부(FD)를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행한다. 그러나, 본 발명은 이에 제한되지 않는다. 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 셔터 제어 회로(11)는 1개의 화소부와 전하 검출부(FD)를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행할 수 있다. 대안으로, 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 셔터 제어 회로(11)는 1개의 화소부와 전하 검출부(FD)를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행할 수 있다.
상기 실시형태에서, 본래의 셔터 동작이 전하 검출부(FD)와 공유하는 복수의 화소부 중 하나에 행해질 때 1개의 화소부와 전하 검출부(FD)를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 도 4(b)에 도시된 바와 같이, OR 회로(1A 내지 3A)가 제공될 수 있다. 또한, 상기 실시형태에서, 판독 동작이 전하 검출부(FD)와 공유하는 복수의 화소부 중 하나에 행해질 때 1개의 화소부와 전하 검출부(FD)를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 도 4(c)에 도시된 바와 같이, OR 회로(1B 및 2B)가 제공될 수 있다.
더 구체적으로, 도 4(a)에 도시된 바와 같이, 추가의 셔터 동작이 "본래의 셔터 동작을 아직 행하지 않거나", "판독 동작을 미리 행한" 화소부에 행해질 때 전하 검출부(FD)와 공유하는 복수의 화소부의 수가 4이고, 셔터 제어부는, 3개의 OR 회로(A)[전하 검출부(FD)와 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(1A); 전하 검출부(FD)와 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(2A); 전하 검출부(FD)와 공유하는 4개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 OR 회로(3A)임]를 포함하며, 2개의 OR 회로(B)[전하 검출부(FD)와 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 OR 회로(1B); 및 전하 검출부(FD)와 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 OR 회로(2B)임]를 포함하고, 3개의 OR 회로(C)[전하 검출부(FD)와 공유하는 4개의 화소부 중 1개의 화소부의 본래의 셔터 동작을 제어하는 각 셔터 제어 신호와 OR 회로(1B)로부터의 출력 신호가 입력되고, 상기 화소부의 본래의 셔터 동작이 가장 빠른 시기에 행해지는 OR 회로(1C); OR 회로(1A)로부터의 출력 신호와 OR 회로(2B)로부터의 출력 신호가 입력되는 OR 회로(2C); OR 회로(2A)로부터의 출력 신호와 전하 검출부(FD)와 공유하는 4개의 화소부 중 1개의 화소부의 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 상기 화소부의 판독 동작이 가장 늦은 시기에 행해지는 OR 회로(3C)임]를 포함하며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 1개의 화소부와 전하 검출부(FD)를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 그리고 전하 검출부(FD)와 공유하는 4개의 화소부 중 1개의 화소부가 판독 동작을 행할 때 1개의 화소부와 전하 검출부(FD)를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 OR 회로(1C)로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 OR 회로(2C)로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 3번째로 빠른 시기에 행하는 화소부가 OR 회로(3C)로부터의 출력 신호가 공급되고, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 가장 늦은 시기에 행하는 화소부에는 OR 회로(3A)로부터의 출력 신호가 공급된다.
또한, 도 4(b)에 도시된 바와 같이, 추가의 셔터 동작이 "본래의 셔터 동작을 아직 행하지 않은" 화소부에 대해서만 행해질 때 전하 검출부(FD)와 공유하는 복수의 화소부의 수는 4이고, 셔터 제어부는, 3개의 OR 회로(A)[전하 검출부(FD)와 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(1A); 전하 검출부(FD)와 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(1A); 및 전하 검출부(FD)와 공유하는 4개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 OR 회로(3A)임]를 포함하며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 1개의 화소부가 본래의 셔터 동작에 행해질 때 1개의 화소부와 전하 검출부(FD)를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부(FD)와 공유하는 4개의 화소부 중 본래의 셔터 동작을 가장 빠른 시기에 행하는 화소부에는 화소부의 셔터 기간을 제어하는 각 셔터 제어 신호가 공급되고, 전하 검출부(FD)와 공유하는 4개의 화소부 중 본래의 셔터 동작을 2번째로 빠른 시기에 행하는 화소부에는 OR 회로(1A)로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 본래의 셔터 동작을 3번째로 빠른 시기에 행하는 화소부에는 OR 회로(2A)로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 본래의 셔터 동작을 가장 늦은 시기에 행하는 화소부에는 OR 회로(3A)로부터의 출력 신호가 공급된다.
또한, 도 4(c)에 도시된 바와 같이, 추가의 셔터 동작이 "판독 동작을 미리 행한 화소부에만 행해질 때 전하 검출부(FD)와 공유하는 복수의 화소부의 수는 4이고, 셔터 제어부는, 2개의 OR 회로(B)[전하 검출부(FD)와 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작은 늦은 시기에 행해지는 OR 회로(1B); 및 전하 검출부(FD)와 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 OR 회로(2B)임]를 포함하며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 1개의 화소부가 판독 동작을 행할 때 1개의 화소부와 전하 검출부(FD)를 공유하고 판독 동작을 미리 행하는 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 OR 회로(1B)로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 OR 회로(2B)로부터의 출력 신호가 공급되고, 전하 검출부(FD)와 공유하는 4개의 화소부 중 판독 동작을 3번째로 빠른 시기에 행하는 화소부에는 판독 동작을 가장 늦은 시기에 행하는 화소부를 제어하는 각 판독 제어 신호가 공급된다.
여기서, 전하 검출부(FD)와 공유하는 M(M은 2이상의 정수)개인 복수의 화소부의 수에 대하여 설명이 이루어질 것이다. 이 경우에, 셔터 제어 회로는, (M-1) 개의 OR 회로(A)[전하 검출부(FD)와 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(1A); 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(2A); … 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, (M-1)개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로[(M-2)A]; 및 전하 검출부(FD)와 공유하는 복수의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 OR 회로[(M-1)A]임]를 포함하며, (M-2)개의 OR 회로(B)[전하 검출부(FD)와 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-1)개의 화소부 각각의 판독 동작은 늦은 시기에 행해지는 OR 회로(1B); 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 (M-2)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 각 (M-2)개의 화소부의 판독 동작은 늦은 시기에 행해지는 OR 회로(2B); … 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작은 늦은 시기에 행해지는 OR 회로[(M-3)B]; 및 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작은 늦은 시기에 행해지는 OR 회로[(M-2)B]임]; 및 (M-1)개의 OR 회로(C)[전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부의 본래의 셔터 동작을 제어하는 각 셔터 제어 신호와 OR 회로(1B)로부터의 출력 신호가 입력되고, 상기 화소부의 본래의 셔터 제어 동작은 가장 빠른 시기에 행해지는 OR 회로(1C); OR 회로(1A)로부터의 출력 신호와 OR 회로(2B)로부터의 출력 신호가 입력되는 OR 회로(2C); … OR 회로[(M-3)A]로부터의 출력 신호와 OR 회로[(M-2)B]로부터의 출력 신호가 입력되는 OR 회로[(M-2)C]; 및 OR 회로[(M-2)A]로부터의 출력 신호와 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부의 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 상기 화소부의 판독 동작은 늦은 시기에 행해지는 OR 회로[(M-1)C]임]를 포함하며, 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 1개의 화소부와 전하 검출부(FD)를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서와, 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 1개의 화소부와 전하 검출부(FD)를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 OR 회로(1C)로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 OR 회로(2C)로부터의 출력 신호가 공급되며, … 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 (M-2)번째로 빠른 시기에 행하는 화소부에는 OR 회로[(M-2)C]로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 (M-1)번째로 빠른 시기에 행하는 화소부에는 OR 회로[(M-1)C]로부터의 출력 신호가 공급되고, 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 가장 늦은 시기에 행하는 화소부에는 OR 회로[(M-1)A]로부터의 출력 신호가 공급된다.
대안으로, 전하 검출부(FD)와 공유하는 복수의 화소부의 수가 M(M은 2이상의 정수)이고, 셔터 제어부는, (M-1)개의 OR 회로(A)[전하 검출부(FD)와 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(1A); 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로(2A); … 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, (M-1)개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 OR 회로[(M-2)A]; 및 전하 검출부(FD)와 공유하는 복수의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 OR 회로[(M-1)A]임]를 포함하며, 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 1개의 화소부와 전하 검출부(FD)를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부(FD)와 공유하는 복수의 화소부 중 본래의 셔터 동작을 가장 빠른 시기에 행하는 화소부에는 상기 화소부의 셔터 기간을 제어하는 각 셔터 제어 신호가 공급되며, 전하 검출부(FD)와 공유하는 복수의 화소부 중 본래의 셔터 동작을 2번째로 빠른 시기에 행하는 화소부에는 OR 회로(1A)로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 복수의 화소부 중 본래의 셔터 동작을 3번째로 빠른 시기에 행하는 화소부에는 OR 회로(2A)로부터의 출력 신호가 공급되며, … 전하 검출부(FD)와 공유하는 복수의 화소부 중 본래의 셔터 동작을 (M-1)번째로 빠른 시기에 행하는 화소부에는 OR 회로[(M-2)A]로부터의 출력 신호가 공급되고, 전하 검출부(FD)와 공유하는 복수의 화소부 중 본래의 셔터 동작을 가장 늦은 시기에 행하는 화소부에는 OR 회로[(M-1)A]로부터의 출력 신호가 공급된다.
대안으로, 전하 검출부(FD)와 공유하는 복수의 화소부의 수는 M(M은 2이상의 정수)이고, 셔터 제어부는, (M-2)개의 OR 회로(B)[전하 검출부(FD)와 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-1)개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 OR 회로(1B); 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 (M-2)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 각 (M-2)개의 화소부의 판독 동작이 늦은 시기에 행해지는 OR 회로(2B); … 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 OR 회로[(M-3)B]; 및 전하 검출부(FD)와 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 OR 회로[(M-2)B]임]; 전하 검출부(FD)와 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 1개의 화소부와 전하 검출부(FD)를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 OR 회로(1B)로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 OR 회로(2B)로부터의 출력 신호가 공급되며, … 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 (M-3)번째로 빠른 시기에 행하는 화소부에는 OR 회로[(M-3)B]로부터의 출력 신호가 공급되며, 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 (M-2)번째로 빠른 시기에 행하는 화소부에는 OR 회로[(M-2)B]로부터의 출력 신호가 공급되고, 전하 검출부(FD)와 공유하는 복수의 화소부 중 판독 동작을 (M-1)번째로 빠른 시기에 행하는 화소부에는 판독 동작을 가장 늦은 시기에 행한 화소부를 제어하는 각 판독 제어 신호가 공급된다.
도 1에서, 리셋 트랜지스터(T30)는 디프레션형 트랜지스터인 것이 바람직하다. 이는 고휘도의 피사체가 촬상될 경우에, 전하 검출부(FD)와 공유하는 화소부 중 어느 하나에 판독 동작이나 셔터 동작도 행해지지 않을 때 포화 레벨까지 축적된 신호 전하가 전하 검출부(FD)에 오버플로되더라도 광전 변환 소자(PD)에 포화 레벨까지 축적된 신호 전하가 디프레션형 리셋 트랜지스터(T30)의 오프 리크(off-leak) 전류에 의해 전원 공급측으로 방출된다. 이에 의해, 오버플로된 전하가 광전 변환 소자(PD)로 역류되어 기판에 주입되고 기판 주변에 새는 현상을 방지할 수 있다. 인핸스먼트(enhancement)형 트랜지스터(T1)는 전송 트랜지스터(T1), 증폭 트랜지스터(T2), 및 선택 트랜지스터(T4) 각각에 사용될 수 있다. 또한, 매립형 포토다이오드는 광전 변환 소자(PD)에 사용될 수 있다.
도 2는 전하 검출부(FD)와 공유하는 각 화소부로부터의 신호 전하가 한 방향으로 순차 판독되는 경우를 도시한다. 그러나, 본 발명은 이에 한정되지 않는다. 대안으로, 본 발명은 전하 검출부(FD)와 공유하는 각 화소부로부터의 신호 전하가 비순차적으로 판독되는 경우에 적용될 수 있다.
예컨대, 판독 동작이 비순차적으로 행해질 경우에, 도 5(a)는 본 발명의 적용으로 판독 동작이 제 1 행 → 제 3 행 → 제 2 행 → 제 4 행의 순서로 행해질 때의 타이밍도이고, 도 5(b)는 본 발명의 적용으로 판독 동작이 제 1 행 → 제 3 행 → (제 X 행) → 제 2 행 → 제 4 행의 순서로 행해질 때의 타이밍도이다. 여기에서 제 X 행은 제 1 행 내지 제 4 행의 전하 검출부(FD)와 광전 변환 소자(PD)와 공유하지 않는 행을 나타낸다. 도 5에서 어느 쪽의 경우도, 판독 동작(R)이 전하 검출부(FD)와 공유하는 각 제 1 행 내지 제 4 행의 광전 변환 소자(PD)에 행해질 때 셔터 동작(S) 전에 축적된 신호 전하 및 판독 동작(R) 후에 축적된 신호 전하는 셔터 동작(S 및 S')에 의해 방출된다. 따라서, 전하 검출부(FD)로부터 신호 전하의 오버플로가 도 2의 경우와 같이, 방지될 수 있다.
신호 전하가 비순차적으로 판독될 때 셔터 제어 회로(11)에서 논리 회로의 구성은 복잡하다. 따라서, 그 설명은 여기 생략될 것이다.
상기 실시형태는 도 1에 도시된 바와 같이, 증폭 트랜지스터(T2)로부터의 출력을 신호 데이터로서 판독 제어 신호선(SIG)에 대해 선택적으로 판독하는 선택 트랜지스터(T4)가 증폭 트랜지스터(T2) 및 판독 제어 신호선(SIG) 사이에 제공되는 경우를 설명했다. 그러나, 본 발명은 이에 한정되지 않는다. 대안으로, 도 6에 도시된 바와 같이, 증폭 트랜지스터(T2)로부터의 출력을 신호 데이터로서 판독 제어 신호선(SIG)에 대해 선택적으로 판독하는 선택 트랜지스터(T4)가 증폭 트랜지스터(T2) 및 전원 공급(Vdd)의 전압 출력 단부 사이에 제공될 수 있다. 도 1의 및 도 6의 경우 각각에서, 선택 트랜지스터(T4)의 위치는 도 1에서 선택 트랜지스터(T4)가 증폭 트랜지스터(T2) 및 판독 제어 신호선(SIG) 사이에 제공되고 선택 트랜지스터(T4)가 증폭 트랜지스터(T2) 및 전원 공급(Vdd)의 전압 출력 단부 사이에 제공되는 것과 서로 다르다. 그러나, 어느 경우에도, 선택 트랜지스터(T4)는 동일한 방법으로 선택을 행할 수 있고, 증폭 트랜지스터(T2)로부터의 출력을 판독 제어 신호선(SIG)에 대해 선택적으로 판독할 수 있다.
상술한 바와 같이, 본 발명은 바람직한 실시형태를 채용해서 예시되었다. 그 러나, 본 발명은 상술한 실시형태에 한정해서 해석되지만은 않는다. 본 발명의 범위는 청구항에 한정해서만 해석되어야만 하는 것이 이해된다. 또한, 당업자는 본 발명의 구체적인 바람직한 실시형태의 설명으로부터 본 발명의 설명 및 일반 상식에 의거하여 기술의 등가 범위를 이행할 수 있음이 이해된다. 또한, 본 명세서에서 인용한 특허, 특허 출원, 및 문헌은 내용이 구체적으로 본 명세서에 설명된 바와 같이, 동일한 방법으로 본 명세서에 참고로서 인용되어야만 하는 것이 이해된다.
본 발명에 의하면, 피사체 광이 광전 변환 소자에 의해 광전 변환된 신호 전하를 증폭하여 판독하는 증폭 기능을 갖는 증폭형 고체 촬상 장치; 및 증폭형 고체 촬상 장치를 촬상부에 대해 사용하는 전자 정보 기기의 분야에서, 특히, 전하 검출부가 복수의 화소부에 의해 공유된 증폭형 고체 촬상 장치; 및 증폭형 고체 촬상 장치를 화상 입력 디바이스로서 촬상부에 대해 사용하는 전자 정보 기기[예컨대, 디지털 카메라(디지털 비디오 카메라, 디지털 스틸 카메라), 화상 입력 카메라, 스캐너, 팩시밀리, 카메라 등이 구비된 휴대 전화 장치)에 관한 것이며, 강한 입사광이 광전 변환 소자에 수광될 때 종래 발생한 공유 화소부 수의 기간로 가로 줄무늬 패턴을 갖는 현상은 본래의 셔터 동작 전이나 판독 동작 후 적어도 하나에 추가의 셔터 동작을 추가함으로써 억제된다. 그러므로, 현재 판독 화소부로부터의 본래의 신호를 정확하게 판독하는 것이 가능하다.
예컨대, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때 추가의 셔터 동작은 1개의 화소부와 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 행해진다. 이와 같이, 고휘도의 피사체가 촬상될 때 광전 변환 소자에 포화 레벨까지 축적된 신호 전하는 셔터 동작과 추가의 셔터 동작에 의해서 본래의 셔터 동작이 행해지는 화소부뿐만아니라 본래의 셔터 동작을 아직 행하지 않은 화소부로부터도 방출된다. 이와 같이, 광전 변환 소자로부터의 신호 전하의 오버플로가 억제될 수 있다. 이 경우에, 추가의 셔터 동작이 본래의 셔터 동작 전에 행해지므로 이는 본래의 셔터 동작과 판독 동작에 의해 설정되는 광전하 축적 기간에 영향을 주지 않는다.
또한, 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 추가의 셔터 동작은 1개의 화소부와 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 행해진다. 이에 의해, 고휘도의 피사체가 촬상될 때 광전 변환 소자에 포화 레벨까지 축적된 신호 전하는 추가의 셔터 동작에 의해 판독 동작을 미래 행한 화소부로부터 방출된다. 그러므로, 광전 변환 소자로부터 전하 검출부로 신호 전하의 오버플로가 억제될 수 있다. 이 경우에, 추가의 셔터 동작이 판독 동작 후에 행해지므로 이는 본래의 셔터 동작과 판독 동작에 의해 설정되는 광전하 축적 기간에 영향을 주지 않는다.
각종 다른 변경이 본 발명의 범위와 의도에 벗어나지 않고 당업자에게 명백해질 것이고 당업자에 의해 이루어질 수 있다. 따라서, 첨부 청구항의 범위가 여기에 진술된 바와 같은 설명에 제한되도록 의도하지 않지만, 청구항을 다소 넓게 해석할 수 있다.
도 1은 본 발명의 실시형태에 의한 4-트랜지스터형 APS 이미지 센서에 있어서의 4화소부의 필수 구성예를 도시하는 회로도이다.
도 2(a) 내지 2(c)는 도 1에 도시된 APS 이미지 센서의 동작예를 설명하는 각 타이밍도이다.
도 3은 도 1에 도시된 APS 이미지 센서에 의해 얻어진 촬상 화상을 도시하는 개략도이다.
도 4는 본 실시형태에 의한 APS 이미지 센서에 있어서의 셔터 제어 회로의 필수 구성예를 도시하는 회로도이며, 도 4(a)는 추가의 셔터 동작이 "본래의 셔터 동작을 아직 행하지 않거나", "판독 동작을 미리 행한" 화소부에 대하여 행해질 때의 회로도이며; 도 4(b)는 추가의 셔터 동작이 "본래의 셔터 동작을 아직 행하지 않은" 화소부에 대해서만 행해질 때의 회로도이고; 도 4(c)는 추가의 셔터 동작이 "판독 동작을 미리 행한" 화소부에 대해서만 행해질 때의 회로도이다.
도 5(a) 및 5(b)는 도 1에 도시된 APS 이미지 센서의 다른 동작예를 설명하는 각 타이밍도이다.
도 6은 본 발명의 다른 실시형태에 의한 4-트랜지스터형 APS 이미지 센서에 있어서의 4화소부의 필수 구성예를 도시하는 회로도이다.
도 7은 종래의 증폭형 고체 촬상 장치에 있어서의 화소부의 구성예를 도시하는 회로도이다.
도 8은 특허문헌1에 개시되어 있는 종래의 증폭형 고체 촬상 장치에 있어서 의 화소부의 구성예를 도시하는 회로도이다.
도 9(a) 및 9(b)는 도 8에 도시된 증폭형 고체 촬상 장치의 동작예를 설명하는 각 타이밍도이다.
도 10은 도 8에 도시된 종래의 증폭형 고체 촬상 장치에 의해 얻어지는 촬상 화상을 도시하는 개략도이다.
[부호의 설명]
10: 4화소부 11: 셔터 제어 회로
PD-1 내지 PD-4: 광전 변환 소자
T1-1 내지 T1-4: 전송 트랜지스터(전송부)
FD: 전하 검출부 T2: 증폭 트랜지스터(증폭부)
T30: 리셋 트랜지스터(리셋부) T4: 선택 트랜지스터(선택부)
T5: 부하 트랜지스터(부하부) TX1 내지 TX4: 전송 트랜지스터 구동선
RST: 리셋 트랜지스터 구동선 SEL: 선택 트랜지스터 구동선
1A 내지 3A, 1B, 2B, 1C 내지 3C: OR 회로

Claims (18)

  1. 피사체의 광을 수광하여 상기 피사체의 광에 광전 변환을 행하고, 광전하 축적 기간에 걸쳐 상기 피사체의 광으로부터 변환된 광전하를 축적하는 광전 변환 소자; 및 상기 광전 변환 소자로부터의 신호 전하를 전하 검출부로 전송할 수 있는 전송부를 각각 포함하는 복수의 화소부를 가지며; 상기 복수의 화소부가 각 전하 검출부에 접속되고; 각 화소부의 신호 데이터로서 전하 검출부의 전위를 증폭하여 판독하는 증폭형 고체 촬상 장치에 있어서:
    상기 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 상기 복수의 화소부 중 1개의 화소부로부터 상기 전하 검출부로의 상기 신호전하를 판독하기 위해 본래의 셔터 동작을 행할 때, 상기 1개의 화소부와 상기 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하는 셔터 제어부를 포함하고, 상기 추가의 셔터 동작은 상기 잔여의 화소부로부터 상기 전하 검출부로의 신호전하의 오버플로를 억제하기 위해 행해지는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  2. 제 1 항에 있어서,
    상기 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 상기 셔터 제어부는 상기 1개의 화소부와 상기 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  3. 피사체의 광을 수광하여 상기 피사체의 광에 광전 변환을 행하는 광전 변환 소자; 및 상기 광전 변환 소자로부터의 신호 전하를 전하 검출부로 전송할 수 있는 전송부를 각각 포함하는 복수의 화소부를 가지며; 상기 복수의 화소부가 각 전하 검출부에 접속되고; 각 화소부의 신호 데이터로서 전하 검출부의 전위를 증폭하여 판독하는 증폭형 고체 촬상 장치에 있어서:
    상기 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때 상기 1개의 화소부와 상기 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하는 셔터 제어부를 포함하고;
    상기 추가의 셔터 동작은 광전 변환 소자의 광전하 축적 기간의 개시를 지시하는 본래의 셔터 동작과 다른 것을 특징으로 하는 증폭형 고체 촬상 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    각 화소부의 광전하 축적 기간의 개시는 상기 본래의 셔터 동작에 의해 설정되고, 각 화소부의 광전하 축적 기간의 종료는 상기 판독 동작에 의해 설정되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  5. 제 4 항에 있어서,
    상기 전하 검출부를 공유하는 복수의 화소부의 수는 N(N은 2이상의 정수)이고, 상기 광전하 축적 기간은 수평 주사 기간의 (N-1)배 이하인 것을 특징으로 하는 증폭형 고체 촬상 장치.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 신호 데이터가 판독될 때 상기 전하 검출부의 전위를 리셋하는 리셋부, 및 상기 전하 검출부의 전위를 증폭하는 증폭부는 각 전하 검출부에 제공되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  7. 제 6 항에 있어서,
    상기 리셋부는 디프레션형 트랜지스터인 것을 특징으로 하는 증폭형 고체 촬상 장치.
  8. 제 6 항에 있어서,
    상기 전송부 및 상기 증폭부는 각 인핸스먼트형 트랜지스터인 것을 특징으로 하는 증폭형 고체 촬상 장치.
  9. 제 1 항 또는 제 3 항에 있어서,
    상기 광전 변환 소자는 매립형 포토다이오드인 것을 특징으로 하는 증폭형 고체 촬상 장치.
  10. 제 6 항에 있어서,
    상기 증폭부로부터의 출력을 상기 신호 데이터로서 판독 신호선에 대해 선택적으로 판독하는 선택부는 상기 증폭부와 판독 신호선 사이에 제공되거나 상기 증폭부와 전원 사이에 제공되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  11. 제 1 항 또는 제 3 항에 있어서,
    상기 전하 검출부는 수직 방향으로 서로 인접하여 배열된 2 내지 4개의 화소부에 공통 접속되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  12. 제 1 항에 있어서,
    상기 전하 검출부를 공유하는 복수의 화소부의 수는 M(M은 2이상의 정수)이고, 상기 셔터 제어부는,
    (M-1)개의 OR 회로[상기 전하 검출부를 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 1 OR 회로(A); 상기 전하 검출부를 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부의 본래의 셔터 동작이 빠른 시기에 행해지는 제 2 OR 회로(A); … 상기 전하 검출부를 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, (M-1)개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 (M-2) OR 회로(A); 및 상기 전하 검출부를 공유하는 복수의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 제 (M-1) OR 회로(A)임]를 포함하며,
    상기 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때,
    상기 1개의 화소부와 상기 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서,
    상기 전하 검출부를 공유하는 복수의 화소부 중 본래의 셔터 동작을 가장 빠른 시기에 행하는 화소부에는 상기 화소부의 셔터 기간을 제어하는 각 셔터 제어 신호가 공급되며, 상기 전하 검출부를 공유하는 복수의 화소부 중 본래의 셔터 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 1 OR 회로(A)로부터의 출력 신호가 공급되며, 상기 전하 검출부를 공유하는 복수의 화소부 중 본래의 셔터 동작을 3번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(A)로부터의 출력 신호가 공급되며, … 상기 전하 검출부를 공유하는 복수의 화소부 중 본래의 셔터 동작을 (M-1)번째로 빠른 시기에 행하는 화소부에는 제 (M-2) OR 회로(A)로부터의 출력 신호가 공급되고, 상기 전하 검출부를 공유하는 복수의 화소부 중 본래의 셔터 동작을 가장 늦은 시기에 행하는 화소부에는 제 (M-1) OR 회로(A)로부터의 출력 신호가 공급되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  13. 제 2 항에 있어서,
    상기 전하 검출부를 공유하는 복수의 화소부의 수는 M(M은 2이상의 정수)이고, 상기 셔터 제어부는,
    (M-1)개의 OR 회로(A)[상기 전하 검출부를 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 1 OR 회로(A); 상기 전하 검출부를 공유하는 복수의 화소부 중에서 3개의 화소부 각각의 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 2 OR 회로(A); … 상기 전하 검출부를 공유하는 복수의 화소부 중에서 (M-1) 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, (M-1) 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 (M-2) OR 회로(A); 및 상기 전하 검출부를 공유하는 복수의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 제 (M-1) OR 회로(A)임],
    (M-2)개의 OR 회로(B)[상기 전하 검출부를 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-1)개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 1 OR 회로(B); 상기 전하 검출부를 공유하는 복수의 화소부 중에서 (M-2)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-2)개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 2 OR 회로(B); … 상기 전하 검출부를 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 (M-3) OR 회로(A); 및 상기 전하 검출부를 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 (M-2) OR 회로(B)임], 및
    (M-1)개의 OR 회로(C)[상기 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부의 본래의 셔터 동작을 제어하는 각 셔터 제어 신호와 상기 제 1 OR 회로(B)로부터의 출력 신호가 입력되고, 상기 화소부의 본래의 셔터 동작이 가장 빠른 시기에 행해지는 제 1 OR 회로(C); 상기 제 1 OR 회로(A)로부터의 출력 신호와 상기 제 2 OR 회로(B)로부터의 출력 신호가 입력되는 제 2 OR 회로(C); … 상기 제 (M-3) OR 회로(A)로부터의 출력 신호와 상기 제 (M-2) OR 회로(B)로부터의 출력 신호가 입력되는 제 (M-2) OR 회로(C); 및 상기 제 (M-2) OR 회로(A)로부터의 출력 신호와 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부의 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 상기 화소부의 판독 동작이 가장 늦은 시기에 행해지는 제 (M-1) OR 회로(C)임]를 포함하며,
    상기 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때,
    상기 1개의 화소부와 상기 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 그리고
    상기 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때,
    상기 1개의 화소부와 상기 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서,
    상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 제 1 OR 회로(C)로부터의 출력 신호가 공급되며, 상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(C)로부터의 출력 신호가 공급되며, … 상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-2)번째로 빠른 시기에 행하는 화소부에는 제 (M-2) OR 회로(C)로부터의 출력 신호가 공급되며, 상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-1)번째로 빠른 시기에 행하는 화소부에는 제 (M-1) OR 회로(C)로부터의 출력 신호가 공급되고, 상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 가장 늦은 시기에 행하는 화소부에는 제 (M-1) OR 회로(A)로부터의 출력 신호가 공급되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  14. 제 3 항에 있어서,
    상기 전하 검출부를 공유하는 복수의 화소부의 수는 M(M은 2이상의 정수)이고, 상기 셔터 제어부는,
    (M-2)개의 OR 회로(B)[상기 전하 검출부를 공유하는 복수의 화소부 중에서 (M-1)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-1)개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 1 OR 회로(B); 상기 전하 검출부를 공유하는 복수의 화소부 중에서 (M-2)개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, (M-2)개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 2 OR 회로(B); … 상기 전하 검출부를 공유하는 복수의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 (M-3) OR 회로(B); 및 상기 전하 검출부를 공유하는 복수의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 (M-2) OR 회로(B)임]를 포함하며,
    상기 전하 검출부를 공유하는 복수의 화소부 중 1개의 화소부가 판독 동작을 행할 때,
    상기 1개의 화소부와 상기 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서,
    상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 제 1 OR 회로(B)로부터의 출력 신호가 공급되며, 상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(B)로부터의 출력 신호가 공급되며, … 상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-3)번째로 빠른 시기에 행하는 화소부에는 제 (M-3) OR 회로(B)로부터의 출력 신호가 공급되며, 상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-2)번째로 빠른 시기에 행하는 화소부에는 제 (M-2) OR 회로(B)로부터의 출력 신호가 공급되고, 상기 전하 검출부를 공유하는 복수의 화소부 중 판독 동작을 (M-1)번째로 빠른 시기에 행하는 화소부에는 판독 동작을 가장 늦은 시기에 행하는 화소부를 제어하는 각 판독 제어 신호가 공급되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  15. 제 12 항에 있어서,
    상기 전하 검출부를 공유하는 복수의 화소부의 수는 4이고, 상기 셔터 제어부는,
    3개의 OR 회로(A)[상기 전하 검출부를 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 1 OR 회로(A); 상기 전하 검출부를 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 2 OR 회로(A); 및 상기 전하 검출부를 공유하는 4개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 제 3 OR 회로(A)임]를 포함하며,
    상기 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때,
    상기 1개의 화소부와 상기 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서,
    상기 전하 검출부를 공유하는 4개의 화소부 중 본래의 셔터 동작을 가장 빠른 시기에 행하는 화소부에는 상기 화소부의 셔터 기간을 제어하는 각 셔터 제어 신호가 공급되며, 상기 전하 검출부를 공유하는 4개의 화소부 중 본래의 셔터 동작을 2번째로 빠른 시기에 행하는 화소부에는 상기 제 1 OR 회로(A)로부터의 출력 신호가 공급되며, 상기 전하 검출부를 공유하는 4개의 화소부 중 본래의 셔터 동작을 3번째로 빠른 시기에 행하는 화소부에는 상기 제 2 OR 회로(A)로부터의 출력 신호가 공급되고, 상기 전하 검출부를 공유하는 4개의 화소부 중 본래의 셔터 동작을 가장 늦은 시기에 행하는 화소부에는 상기 제 3 OR 회로(A)로부터의 출력 신호가 공급되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  16. 제 13 항에 있어서,
    상기 전하 검출부를 공유하는 복수의 화소부의 수는 4이고, 상기 셔터 제어부는,
    3개의 OR 회로(A)[상기 전하 검출부를 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 2개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 1 OR 회로(A); 상기 전하 검출부를 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되고, 3개의 화소부 각각의 본래의 셔터 동작이 빠른 시기에 행해지는 제 2 OR 회로(A); 및 상기 전하 검출부를 공유하는 4개의 화소부 중 하나에 대응하는 본래의 셔터 동작을 제어하는 각 셔터 제어 신호가 입력되는 제 3 OR 회로(A)임],
    2개의 OR 회로(B)[상기 전하 검출부를 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 1 OR 회로(B); 및 상기 전하 검출부를 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 2 OR 회로(B)임], 및
    3개의 OR 회로(C)[상기 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부의 본래의 셔터 동작을 제어하는 각 셔터 제어 신호와 상기 제 1 OR 회로(B)로부터의 출력 신호가 입력되고, 상기 화소부의 본래의 셔터 동작이 가장 빠른 시기에 행해지는 제 1 OR 회로(C); 상기 제 1 OR 회로(A)로부터의 출력 신호와 상기 제 2 OR 회로(B)로부터의 출력 신호가 입력되는 제 2 OR 회로(C); 및 상기 제 2 OR 회로(A)로부터의 출력 신호와 상기 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부의 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 상기 화소부의 판독 동작이 가장 늦은 시기에 행해지는 제 3 OR 회로(C)임]를 포함하며,
    상기 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부가 본래의 셔터 동작을 행할 때,
    상기 1개의 화소부와 상기 전하 검출부를 공유하고 본래의 셔터 동작을 아직 행하지 않은 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서, 그리고
    상기 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부가 판독 동작을 행할 때,
    상기 1개의 화소부와 상기 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서,
    상기 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 상기 제 1 OR 회로(C)로부터의 출력 신호가 공급되며, 상기 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 상기 제 2 OR 회로(C)로부터의 출력 신호가 공급되며, 상기 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 3번째로 빠른 시기에 행하는 화소부에는 상기 제 3 OR 회로(C)로부터의 출력 신호가 공급되고, 상기 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 가장 늦은 시기에 행하는 화소부에는 상기 제 3 OR 회로(A)로부터의 출력 신호가 공급되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  17. 제 14 항에 있어서,
    상기 전하 검출부를 공유하는 복수의 화소부의 수는 4이고, 상기 셔터 제어부는,
    2개의 OR 회로(B)[상기 전하 검출부를 공유하는 4개의 화소부 중에서 3개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 3개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 1 OR 회로(B); 및 상기 전하 검출부를 공유하는 4개의 화소부 중에서 2개의 화소부 중 하나에 대응하는 판독 동작을 제어하는 각 판독 제어 신호가 입력되고, 2개의 화소부 각각의 판독 동작이 늦은 시기에 행해지는 제 2 OR 회로(B)임]를 포함하고,
    상기 전하 검출부를 공유하는 4개의 화소부 중 1개의 화소부가 판독 동작을 행할 때,
    상기 1개의 화소부와 상기 전하 검출부를 공유하고 판독 동작을 미리 행한 잔여의 화소부에 대하여 추가의 셔터 동작을 행하기 위해서,
    상기 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 가장 빠른 시기에 행하는 화소부에는 제 1 OR 회로(B)로부터의 출력 신호가 공급되며, 상기 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 2번째로 빠른 시기에 행하는 화소부에는 제 2 OR 회로(B)로부터의 출력 신호가 공급되고, 상기 전하 검출부를 공유하는 4개의 화소부 중 판독 동작을 3번째로 빠른 시기에 행하는 화소부에는 판독 동작을 가장 늦은 시기에 행하는 화소부를 제어하는 각 판독 제어 신호가 공급되는 것을 특징으로 하는 증폭형 고체 촬상 장치.
  18. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 증폭형 고체 촬상 장치를 촬상부에 사용한 것을 특징으로 하는 전자 정보 기기.
KR1020080005058A 2007-01-16 2008-01-16 증폭형 고체 촬상 장치 및 전자 정보 기기 KR100915911B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007007489A JP4215167B2 (ja) 2007-01-16 2007-01-16 増幅型固体撮像装置および電子情報機器
JPJP-P-2007-00007489 2007-01-16

Publications (2)

Publication Number Publication Date
KR20080067593A KR20080067593A (ko) 2008-07-21
KR100915911B1 true KR100915911B1 (ko) 2009-09-07

Family

ID=39667497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005058A KR100915911B1 (ko) 2007-01-16 2008-01-16 증폭형 고체 촬상 장치 및 전자 정보 기기

Country Status (4)

Country Link
US (1) US8199232B2 (ko)
JP (1) JP4215167B2 (ko)
KR (1) KR100915911B1 (ko)
CN (1) CN101247467B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306906B2 (ja) * 2009-05-29 2013-10-02 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP5369779B2 (ja) * 2009-03-12 2013-12-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP5763474B2 (ja) 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
US8742309B2 (en) 2011-01-28 2014-06-03 Aptina Imaging Corporation Imagers with depth sensing capabilities
JP5402993B2 (ja) * 2011-06-13 2014-01-29 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
US10015471B2 (en) 2011-08-12 2018-07-03 Semiconductor Components Industries, Llc Asymmetric angular response pixels for single sensor stereo
US9554115B2 (en) * 2012-02-27 2017-01-24 Semiconductor Components Industries, Llc Imaging pixels with depth sensing capabilities
US9019415B2 (en) * 2012-07-26 2015-04-28 Qualcomm Incorporated Method and apparatus for dual camera shutter
KR101536323B1 (ko) * 2013-09-30 2015-07-14 클레어픽셀 주식회사 플리커 노이즈 방지를 위한 씨모스 이미지 센서
KR102356706B1 (ko) 2015-07-07 2022-01-27 삼성전자주식회사 넓은 다이나믹 레인지를 갖는 이미지 센서, 이미지 센서의 픽셀 회로 및 이미지 센서의 동작방법
KR102407036B1 (ko) 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
CN115298579A (zh) * 2020-03-31 2022-11-04 株式会社巴川制纸所 光学滤波器及其制造方法
US20230239595A1 (en) * 2022-01-21 2023-07-27 Samsung Electronics Co., Ltd. Image sensor and electronic device comprising the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122540A (ja) 1997-10-17 1999-04-30 Hamamatsu Photonics Kk Ccdカメラ及びccdカメラ制御装置並びにccdカメラの感度調整方法
JPH11261902A (ja) 1998-03-10 1999-09-24 Samsung Japan Corp Ccdのシャッタ制御方式
JP2003143485A (ja) 2001-11-02 2003-05-16 Sony Corp 固体撮像素子
JP2006050024A (ja) 2004-07-30 2006-02-16 Sharp Corp 固体撮像装置および電子情報機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084229A (en) * 1998-03-16 2000-07-04 Photon Vision Systems, Llc Complimentary metal oxide semiconductor imaging device
US6888571B1 (en) * 1999-09-27 2005-05-03 Casio Computer Co., Ltd. Photosensor system and drive control method thereof
US7092021B2 (en) * 2000-02-22 2006-08-15 Micron Technology, Inc. Frame shuttering scheme for increased frame rate
JP3658278B2 (ja) * 2000-05-16 2005-06-08 キヤノン株式会社 固体撮像装置およびそれを用いた固体撮像システム
EP1293090A1 (en) * 2000-06-01 2003-03-19 Atmel Corporation Dual-mode cmos integrated imager
JP4120453B2 (ja) * 2003-04-18 2008-07-16 ソニー株式会社 固体撮像装置とその駆動制御方法
US7443437B2 (en) * 2003-11-26 2008-10-28 Micron Technology, Inc. Image sensor with a gated storage node linked to transfer gate
JP2006073885A (ja) * 2004-09-03 2006-03-16 Canon Inc 固体撮像装置、その製造方法、およびデジタルカメラ
KR100598015B1 (ko) * 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122540A (ja) 1997-10-17 1999-04-30 Hamamatsu Photonics Kk Ccdカメラ及びccdカメラ制御装置並びにccdカメラの感度調整方法
JPH11261902A (ja) 1998-03-10 1999-09-24 Samsung Japan Corp Ccdのシャッタ制御方式
JP2003143485A (ja) 2001-11-02 2003-05-16 Sony Corp 固体撮像素子
JP2006050024A (ja) 2004-07-30 2006-02-16 Sharp Corp 固体撮像装置および電子情報機器

Also Published As

Publication number Publication date
US20080180558A1 (en) 2008-07-31
CN101247467A (zh) 2008-08-20
CN101247467B (zh) 2010-09-01
JP2008177706A (ja) 2008-07-31
KR20080067593A (ko) 2008-07-21
JP4215167B2 (ja) 2009-01-28
US8199232B2 (en) 2012-06-12

Similar Documents

Publication Publication Date Title
KR100915911B1 (ko) 증폭형 고체 촬상 장치 및 전자 정보 기기
US10171760B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus using an amplifier and signal lines for low and high gain
US8218042B2 (en) Solid-state image-sensing device and camera provided therewith
US8222709B2 (en) Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus
JP6126666B2 (ja) 固体撮像装置及び電子機器
US20180198997A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR102015900B1 (ko) 고체 촬상 소자 및 촬상 장치
US20060208161A1 (en) Solid state image pickup device and camera
US9794497B2 (en) Solid-state imaging device controlling read-out of signals from pixels in first and second areas
US11070761B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus having an amplifier with an inverting input terminal having at least a first inverting input channel and a second inverting input channel
KR20120140608A (ko) 전자 기기 및 전자 기기의 구동 방법
KR20120140609A (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기
KR20160127730A (ko) 촬상 장치 및 전자 기기
JP2007150008A (ja) 固体撮像装置
US20090237538A1 (en) Solid-state image pickup device
US11849235B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR101465667B1 (ko) Cmos 영상 센서 및 그 동작 방법
JP4263005B2 (ja) 固体撮像装置
US11671730B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
Takayanagi CMOS image sensors
Miyatake et al. Transversal-readout architecture for CMOS active pixel image sensors
JP6863355B2 (ja) 撮像素子および撮像装置
JP2007214791A (ja) 撮像素子、撮像装置、及び撮像素子の駆動方法
JP3728113B2 (ja) 光電変換装置及びそれを用いたオートフォーカスカメラ
CN117378213A (zh) 摄像元件及摄像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160819

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 9