JP3658278B2 - 固体撮像装置およびそれを用いた固体撮像システム - Google Patents
固体撮像装置およびそれを用いた固体撮像システム Download PDFInfo
- Publication number
- JP3658278B2 JP3658278B2 JP2000143674A JP2000143674A JP3658278B2 JP 3658278 B2 JP3658278 B2 JP 3658278B2 JP 2000143674 A JP2000143674 A JP 2000143674A JP 2000143674 A JP2000143674 A JP 2000143674A JP 3658278 B2 JP3658278 B2 JP 3658278B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- transfer
- gate
- vertical scanning
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000009825 accumulation Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/74—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
- H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Studio Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像信号を得る固体撮像装置およびそれを用いた固体撮像システムに関し、特にＣＭＯＳコンパチブルＸＹアドレス型増幅型固体撮像装置およびそれを用いた固体撮像システムに関するものである。
【０００２】
【従来の技術】
従来、固体撮像装置としては光電変換を可能とする金属等の導電体と酸化物等の絶縁体と半導体からなるＭＯＳ構造を有し、光キャリヤの移動方式でＦＥＴ型とＣＣＤ型とに分けられる。この固体撮像装置は太陽電池、イメージカメラ、複写機、ファクシミリなどの種々の方面に使用され、技術的にも変換効率や集積密度の改良改善が図られている。このような固体撮像装置の一つに、ＣＭＯＳプロセスコンパチブルのセンサ（以後、ＣＭＯＳセンサという。）がある。このタイプのセンサはセンサはIEEE Transactions on Electron Device Vol.41 pp452〜453 1994などの文献で発表されている。また、ＣＭＯＳセンサの別の例として、特開平９−４６５９６号公報で画素の縮小化に好適でかつ画素信号の加算、非加算の切り替えが任意に行なえる例が開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来例において、画素の縮小にともなって垂直走査回路のピッチも狭ピッチ化を図っていかなければ縮小化の十分な効果が得られない。
【０００４】
また、加算非加算の切り替え動作を効率よく行なう走査回路についても十分な検討がなされていなかった。
【０００５】
本発明は、上述した従来技術のＣＭＯＳセンサに好適な走査手段を提供し、より一層の縮小化および効率的な加算非加算動作を行なうことを目的とする。
【０００６】
【課題を解決するための手段及び作用】
本発明の固体撮像装置は、複数の光電変換素子と、それぞれの光電変換素子に一端が接続された複数の転送スイッチと、該複数の転送スイッチのもう一端に共通接続された信号入力部と、該信号入力部に接続された増幅部と、前記光電変換素子における蓄積期間中に前記信号入力部をリセットするリセットスイッチとを有する画素ブロックを水平方向及び垂直方向に２次元状に配置してなる固体撮像装置において、
水平方向に配列された一ラインの複数の画素ブロックの各々に含まれる前記複数の転送スイッチは複数の転送制御線にそれぞれ共通接続され、
水平方向に配列された一ラインの複数の画素ブロックの各々に含まれる前記リセットスイッチはリセット制御線に接続され、
水平方向に配列された複数の画素ブロックからなる画素ブロックラインを垂直方向に順次選択するための垂直走査クロックを前記画素ブロックラインごとに順次出力する垂直走査手段と、
各画素ブロックラインの前記複数の転送制御線のうちの一つの転送制御線を選択する転送クロックと、前記垂直走査クロックとの入力によって、前記垂直走査クロックにより選択される画素ブロックラインにおける、前記転送クロックにより選択される転送制御線に、該転送制御線に接続される前記転送スイッチをオンにするパルスを出力するとともに、各画素ブロックラインの前記リセット制御線を選択するリセットクロックと、前記垂直走査クロックとの入力によって、前記垂直走査クロックにより選択される画素ブロックラインにおける、前記リセット制御線に接続される前記リセットスイッチをオンにするパルスを出力する演算処理手段と、
を有し、
前記転送スイッチ、前記リセットスイッチは、ハイレベルのクロックによりオンになり、
前記演算処理手段は、
前記転送クロックと前記垂直走査クロックとが第１ＮＡＮＤゲートに入力され、前記第１ＮＡＮＤゲートの出力がＮＯＴゲートに入力され、前記ＮＯＴゲートの出力が前記転送制御線に接続されるように構成され、前記リセットクロックと前記垂直走査クロックとが第２ＮＡＮＤゲートに入力され、前記第２ＮＡＮＤゲートの出力が前記リセット制御線に接続されるように構成されている、若しくは、
前記転送クロックと前記垂直走査クロックとが第１ＮＯＲゲートに入力され、前記第１ＮＯＲゲートの出力が前記転送制御線に接続されるように構成され、前記リセットクロックと前記垂直走査クロックとが第２ＮＯＲゲートに入力され、前記第２ＮＯＲゲートの出力がＮＯＴゲートに入力され、前記ＮＯＴゲートの出力が前記リセット制御線に接続されるように構成されている、
ことを特徴とする。
【０００７】
上記構成においては、走査手段の回路規模を簡略化し、面積も縮小できる。
【０００８】
また本発明の固体撮像システムは上記本発明の固体撮像装置を用いたものである。
【０００９】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１０】
［第一の実施例］
図１は本発明の第一の実施例を示したものである。同図において、１−１，１−２はフォトダイオードなどの光電変換素子、５−１，５−２は転送スイッチＭＯＳトランジスタ、４はリセット用ＭＯＳトランジスタ、２はソースフォロワアンプの入力ＭＯＳトランジスタ、３は垂直選択ＭＯＳトランジスタ、７はソースフォロワ負荷トランジスタ、８は暗出力転送ＭＯＳトランジスタ、９は明出力転送トランジスタ、１０は暗出力蓄積容量、１１は明出力蓄積容量、１２−１，１２−２はそれぞれ暗出力，明出力を転送するための水平転送ＭＯＳトランジスタ、１３−１，１３−２は水平出力線リセットＭＯＳトランジスタ、１４は差動出力アンプ、１５は水平走査回路である。１６は画素ブロックごとに１段ずつ配置された垂直走査手段、１７は演算処理部であり本実施例ではＡＮＤゲートおよびＮＡＮＤゲートで構成している。垂直走査手段１６，演算処理部１７を合わせて垂直走査回路を構成する。
【００１１】
図２に画素部の断面図を示す。同図において、２０１はＰ型ウエル、２０２はゲート酸化膜、２０３−１，２０３−２はポリＳｉなどで形成された転送ＭＯＳトランジスタのゲート電極、２０４は信号入力部となるｎ+ フローティングディフュージョン（ＦＤ）部、２０５−１，２０５−２は光電変換部である。ＦＤ部２０４はそれぞれの転送ＭＯＳトランジスタ２０３−１，２０３−２を介して二つの光電変換部２０５−１，２０５−２と接続される。同図において、二つの転送ＭＯＳトランジスタ５−１，５−２のドレインとＦＤ部２０４を共通化して微細化とＦＤ部２０４の容量低減による感度向上を図っているが、２つの転送ＭＯＳトランジスタ５−１，５−２に対してそれぞれにドレインを設け、その間を金属配線で接続してＦＤ部としてもよい。
【００１２】
次に図３のタイミングチャートを用いて動作を簡単に述べる。同図において、Ｖ１，Ｖ２は垂直走査手段１６から順次出力される垂直走査タイミングクロック、φRESは演算処理部１７に入力される外部リセットクロック、φSELは演算処理部１７に入力される外部垂直選択クロック、φTX1，φTX2は同じく演算処理部１７に入力される第一、第二の外部転送クロックである。
【００１３】
先ず、転送スイッチ５、リセットスイッチ４をオンすることにより光電変換素子１をリセットする。次に転送スイッチ５をオフした後、蓄積動作にはいる。蓄積時間終了時、垂直走査回路１６からのタイミングクロックＶ1とφSELのＡＮＤ演算によって、時刻Ｔ0において垂直選択クロックφsel1をハイとし、垂直選択ＭＯＳトランジスタ３をオンさせ、第一、第二ラインの画素に対応するソースフォロワアンプを動作させる。次に同様に垂直走査回路１６からのタイミングクロックＶ1とφRESのＮＡＮＤ演算によって、リセットクロックφres1をロウとし、ＦＤ部２０４のリセットを止め、ＦＤ部２０４をフローティング状態とした後、時刻Ｔ1においてクロックφTNをハイとしＦＤ部２０４の暗電圧をソースフォロワ動作で蓄積容量ＣTN１０に出力する。
【００１４】
次に第一ラインの画素の光電変換出力を行なうために時刻Ｔ2において垂直走査回路１６からのタイミングクロックＶ1とφTX1のＡＮＤ演算によって、転送クロックφtx11をハイとして転送ＭＯＳトランジスタ５を導通し、信号電荷をＦＤ部２０４へ転送する。電荷が転送されることによりＦＤ部２０４の電位が光に応じて変化することになる。時刻Ｔ3においてクロックφTSをハイとしこのＦＤ部２０４の電圧をソースフォロワ動作で蓄積容量ＣTS11に出力する。この時点で第一ラインの画素の暗出力、光出力はそれぞれ蓄積容量ＣTN10、ＣTS11に蓄積されており、時刻Ｔ4に水平出力線リセットクロックφHCを一時ハイとして水平出力線をリセットし、水平転送期間において水平走査回路１５の走査タイミング信号により水平出力線に画素の暗出力と光出力が出力される。この時、差動増幅器１４によって二つの出力の差動出力Ｖoutを取れば、画素のランダムノイズ、固定パターンノイズを除去したＳ／Ｎ比の良い信号が得られる。
【００１５】
第二ラインの信号読出しへの切り替えは、上記で説明した読み出しのシークエンスのうち外部転送クロックφTX1の代わりに同じタイミングで転送クロックφTX2をクロック動作させることで容易に切り替えを行ない出力することができる。
【００１６】
本実施例においては、第一、第二の二つのラインの画素列を制御する間に一度だけ垂直の走査タイミング信号を発生させることでセンサの読み出し動作を行なうことができる。従って、垂直走査手段の回路構成を簡略化できるので、画素の縮小に連動して走査手段の縮小ができ、小型の固体撮像装置を実現できるものである。
【００１７】
また本実施例では第一、第二ラインのどちらを読み出す際にも必要な、リセットクロックφres、垂直選択クロックφselを発生する回路は、第一、第二の二つのラインで一組の回路を設けそれを共用しているので、やはり回路規模を縮小し小型化に貢献している。
【００１８】
二画素の信号をＦＤ部２０４上で加算して読み出す際も本実施例の回路構成を全く変えずに印加パルスのタイミングのみの変更で実現できる。上下２画素の加算の場合のタイミングチャートを図４に示す。非加算モードの図３では転送クロックφtx11とφtx21のタイミングを１ライン分ずらしていたが、加算の場合は同じタイミングになる。すなわち光電変換素子１−１，１−２から同時に読み出すために、まずクロックφTNをハイとして垂直出力線からノイズ成分を読み出し次に転送クロックφtx11とφtx21をそれぞれ同時にハイ、ロウとしてＦＤ部２０４に転送する。これにより同時刻に上下二つの光電変換素子１の信号をＦＤ部２０４で加算することが可能となる。
【００１９】
本実施例では外部転送クロックφTX1、φTX2のタイミングを変更するだけで容易にこの機能を実現できるものである。
【００２０】
本実施例中の演算処理部１７はＡＮＤゲートとＮＡＮＤゲートで構成した場合を例にとって説明したがこれに限るものではない。
【００２１】
図１１に演算処理部をＯＲゲートおよびＮＯＲゲートで構成した場合の本実施例の構成例を示す。図１２は本構成例の場合の動作タイミングチャートである。本構成例でも、垂直走査タイミングクロックとクロックφRES、φSEL、φTX1、φTX2を演算処理部で演算処理することで所望のクロックを発生させることができる。また本構成例で示した画素部構成の場合は、ＡＮＤゲートおよびＮＡＮＤゲートで構成したときよりＯＲゲートおよびＮＯＲゲートで構成した方がさらにゲートを構成するトランジスタ数を削減でき、さらに回路規模を簡略化できるものである。
【００２２】
［第二の実施例］
図５に本発明による第二実施例の模式説明図を示す。本実施例はＹ方向４画素を１画素ブロックにした例で、４画素に対し一段の垂直走査手段１６を設けたことを特徴とする。
【００２３】
本実施例においては、第一〜第四の四つのラインの画素列を制御する間に一度だけ垂直の走査タイミング信号を発生させることでセンサの読み出し動作を行なうことができるので、前記実施例にくらべ垂直走査手段の回路構成をさらに簡略化できるので、画素の縮小に連動して走査手段の縮小ができ、より小型の固体撮像装置を実現できるものである。
【００２４】
また同様にリセットクロックφres、垂直選択クロックφselを発生する回路は、第一〜第四の四つのラインで一組の回路を設けそれを共用しているので、やはり回路規模を縮小することができる。
【００２５】
勿論、Ｙ方向４画素の信号をＦＤ部２０４上で任意の組み合わせで加算して読み出す際も本実施例の回路構成を全く変えずに印加パルスのタイミングのみの変更で容易に実現できる。
【００２６】
［第三の実施例］
図６に本発明による第三実施例の模式説明図を示す。本実施例は演算処理部１７をトランスファーゲート６０１とスイッチＭＯＳトランジスタ６０２で構成した実施例である。６０３はインバータであり、垂直走査タイミングクロックの反転信号を生成する。
【００２７】
本実施例の動作を図３のタイミングチャートを用いて説明する。まず上記第一の実施例と同様に光電変換素子をリセットした後蓄積動作に入る。蓄積時間終了時、垂直走査手段１６からのタイミング出力Ｖ１をハイにすることによってトランスファーゲート６０１−１〜６０１−４をオンする。外部クロックφSEL，φRES，φTX1，φTX2はトランスファーゲート６０１−１〜６０１−４を介して画素部に伝えられ、実施例１で説明したのと同様のタイミングで各画素を動作させるクロックとして働く。第一、第二ラインの信号を読み出した後、垂直走査タイミングクロックＶ１はロウになるのでスイッチＭＯＳトランジスタ６０２がオンして第一、第二ラインに対応する垂直選択ＭＯＳトランジスタ３のゲートおよび転送ＭＯＳトランジスタ５のゲートはオフする電位に固定される。またリセットＭＯＳトランジスタ４のゲートはオンする電位に固定される。
【００２８】
本実施例においても上記第一、第二の実施例と同様の効果が得られることはいうまでもない。またさらに、本実施例では演算処理部１７の回路規模を実施例１，２よりさらに縮小することができるものである。また、本実施例では、外部クロックがトランスファーゲート６０１を介して直接画素部トランジスタのゲートに伝えられるので、クロックの振幅が実施例１，２ではロジックゲートの電源電圧で一意に決定されてしまっていたのに対し、入力する外部クロックの振幅を変えることで自由にクロックの振幅を変化させることができる。たとえば、転送ＭＯＳトランジスタのオフ時のゲート電圧を蓄積期間中にＭＯＳの閾値電圧よりやや高めに設定しておくことで、強い光が光電変換素子１に入射した時に発生した過剰電荷を転送ＭＯＳトランジスタおよびリセットＭＯＳトランジスタを通して電源ＶDDに捨てる、横型オーバーフロードレイン動作を行なうこともできる。
【００２９】
［第四の実施例］
図７に本発明による第四実施例の模式説明図を示す。本実施例は外部クロックの入力部と演算処理部の間にデコーダ回路７０１を設け、外部より入力するクロック数の削減を図ったものである。
【００３０】
図８にデコーダ回路を、図９にその動作タイミングチャートを示す。同図に示すように外部クロックφTXはデコーダクロックφDEC1，φDEC2がハイかロウかに応じてφTX1〜φTX4のいずれかに振り分けられ出力される。出力されたφTX1〜φTX4と垂直走査タイミングクロックとのＡＮＤ演算によって転送クロックを生成する。
【００３１】
本実施例では、デコーダ回路７０１を設けたことで外部クロックの数を実施例２と比較して一つ減らすことができる。本実施例はＹ方向４画素を１画素ブロックにした例であるが、たとえば８画素を１画素ブロックにした場合、実施例２では外部転送クロックは８クロック必要だが、本実施例では一つの外部転送クロックと三つのデコーダクロックの計四つで同様の動作を実現することができるものである。
【００３２】
そのため、外部クロックを削減することができ、本固体撮像装置の制御が容易になる、クロック配線を敷設する面積を縮小することができるといった新たな効果を得ることができる。
【００３３】
上記第一〜第四の実施例の走査手段はシフトレジスタ回路を用いても良いし、デコーダ回路を用いても良い。シフトレジスタ回路はデコーダ回路に比べ回路規模をより縮小することができる。また、デコーダ回路はシフトレジスタ回路に比べ、画素列を選択する順序を自由に選ぶことができ、さまざまな信号読み出し順を実現することができる。
【００３４】
図１０に撮像システム概略図を示す。同図に示すように、光学系７１、絞り８０を通って入射した画像光はＣＭＯＳセンサ７２上に結像する。ＣＭＯＳセンサ７２上に配置されている画素アレーによって光情報は電気信号へと変換され、ノイズ除去されて出力される。その出力信号は信号処理回路７３によって予め決められた方法によって信号変換処理され、出力される。信号処理された信号は、記録系、通信系７４により情報記録装置により記録、あるいは情報転送される。記録、あるいは転送された信号は再生系７７により再生される。絞り８０、ＣＭＯＳセンサ７２、信号処理回路７３はタイミング制御回路７５により制御され、光学系７１、タイミング制御回路７５、記録系・通信系７４、再生系７７はシステムコントロール回路７６により制御される。
【００３５】
【発明の効果】
以上説明したように、本発明によれば周辺回路を縮小した固体撮像装置を実現できるため、小型化、収量アップによる低コスト化、パッケージの小型化、光学系の小型化、外部制御回路の簡略化といった効果が得られる。
【図面の簡単な説明】
【図１】本発明の第一の実施例の模式説明図である。
【図２】本発明の第一の実施例の画素部断面図である。
【図３】本発明の第一の実施例の第一のタイミングチャートである。
【図４】本発明の第一の実施例の第二のタイミングチャートである。
【図５】本発明の第二の実施例の模式説明図である。
【図６】本発明の第三の実施例の模式説明図である。
【図７】本発明の第四の実施例の模式説明図である。
【図８】デコーダ回路の回路構成図である。
【図９】デコーダ回路の動作タイミングチャートである。
【図１０】本発明による撮像システム概略を示す図である。
【図１１】演算処理部をＯＲゲートおよびＮＯＲゲートで構成した場合の構成例を示す図である。
【図１２】図１１の構成例の動作タイミングチャートである。
【符号の説明】
１ 光電変換素子
２ ソースフォロワ入力ＭＯＳトランジスタ
３ 垂直選択ＭＯＳトランジスタ
４ リセット用ＭＯＳトランジスタ
５ 転送スイッチＭＯＳトランジスタ
７ ソースフォロア負荷トランジスタ
８ 暗出力転送ＭＯＳトランジスタ
９ 明出力転送トランジスタ
１０ 暗出力蓄積容量
１１ 明出力蓄積容量
１２ 水平転送ＭＯＳトランジスタ
１３ 水平出力線リセットＭＯＳトランジスタ
１４ 差動出力アンプ
１５ 水平走査回路
１６ 垂直走査手段
１７ 演算処理部
【発明の属する技術分野】
本発明は、画像信号を得る固体撮像装置およびそれを用いた固体撮像システムに関し、特にＣＭＯＳコンパチブルＸＹアドレス型増幅型固体撮像装置およびそれを用いた固体撮像システムに関するものである。
【０００２】
【従来の技術】
従来、固体撮像装置としては光電変換を可能とする金属等の導電体と酸化物等の絶縁体と半導体からなるＭＯＳ構造を有し、光キャリヤの移動方式でＦＥＴ型とＣＣＤ型とに分けられる。この固体撮像装置は太陽電池、イメージカメラ、複写機、ファクシミリなどの種々の方面に使用され、技術的にも変換効率や集積密度の改良改善が図られている。このような固体撮像装置の一つに、ＣＭＯＳプロセスコンパチブルのセンサ（以後、ＣＭＯＳセンサという。）がある。このタイプのセンサはセンサはIEEE Transactions on Electron Device Vol.41 pp452〜453 1994などの文献で発表されている。また、ＣＭＯＳセンサの別の例として、特開平９−４６５９６号公報で画素の縮小化に好適でかつ画素信号の加算、非加算の切り替えが任意に行なえる例が開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来例において、画素の縮小にともなって垂直走査回路のピッチも狭ピッチ化を図っていかなければ縮小化の十分な効果が得られない。
【０００４】
また、加算非加算の切り替え動作を効率よく行なう走査回路についても十分な検討がなされていなかった。
【０００５】
本発明は、上述した従来技術のＣＭＯＳセンサに好適な走査手段を提供し、より一層の縮小化および効率的な加算非加算動作を行なうことを目的とする。
【０００６】
【課題を解決するための手段及び作用】
本発明の固体撮像装置は、複数の光電変換素子と、それぞれの光電変換素子に一端が接続された複数の転送スイッチと、該複数の転送スイッチのもう一端に共通接続された信号入力部と、該信号入力部に接続された増幅部と、前記光電変換素子における蓄積期間中に前記信号入力部をリセットするリセットスイッチとを有する画素ブロックを水平方向及び垂直方向に２次元状に配置してなる固体撮像装置において、
水平方向に配列された一ラインの複数の画素ブロックの各々に含まれる前記複数の転送スイッチは複数の転送制御線にそれぞれ共通接続され、
水平方向に配列された一ラインの複数の画素ブロックの各々に含まれる前記リセットスイッチはリセット制御線に接続され、
水平方向に配列された複数の画素ブロックからなる画素ブロックラインを垂直方向に順次選択するための垂直走査クロックを前記画素ブロックラインごとに順次出力する垂直走査手段と、
各画素ブロックラインの前記複数の転送制御線のうちの一つの転送制御線を選択する転送クロックと、前記垂直走査クロックとの入力によって、前記垂直走査クロックにより選択される画素ブロックラインにおける、前記転送クロックにより選択される転送制御線に、該転送制御線に接続される前記転送スイッチをオンにするパルスを出力するとともに、各画素ブロックラインの前記リセット制御線を選択するリセットクロックと、前記垂直走査クロックとの入力によって、前記垂直走査クロックにより選択される画素ブロックラインにおける、前記リセット制御線に接続される前記リセットスイッチをオンにするパルスを出力する演算処理手段と、
を有し、
前記転送スイッチ、前記リセットスイッチは、ハイレベルのクロックによりオンになり、
前記演算処理手段は、
前記転送クロックと前記垂直走査クロックとが第１ＮＡＮＤゲートに入力され、前記第１ＮＡＮＤゲートの出力がＮＯＴゲートに入力され、前記ＮＯＴゲートの出力が前記転送制御線に接続されるように構成され、前記リセットクロックと前記垂直走査クロックとが第２ＮＡＮＤゲートに入力され、前記第２ＮＡＮＤゲートの出力が前記リセット制御線に接続されるように構成されている、若しくは、
前記転送クロックと前記垂直走査クロックとが第１ＮＯＲゲートに入力され、前記第１ＮＯＲゲートの出力が前記転送制御線に接続されるように構成され、前記リセットクロックと前記垂直走査クロックとが第２ＮＯＲゲートに入力され、前記第２ＮＯＲゲートの出力がＮＯＴゲートに入力され、前記ＮＯＴゲートの出力が前記リセット制御線に接続されるように構成されている、
ことを特徴とする。
【０００７】
上記構成においては、走査手段の回路規模を簡略化し、面積も縮小できる。
【０００８】
また本発明の固体撮像システムは上記本発明の固体撮像装置を用いたものである。
【０００９】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１０】
［第一の実施例］
図１は本発明の第一の実施例を示したものである。同図において、１−１，１−２はフォトダイオードなどの光電変換素子、５−１，５−２は転送スイッチＭＯＳトランジスタ、４はリセット用ＭＯＳトランジスタ、２はソースフォロワアンプの入力ＭＯＳトランジスタ、３は垂直選択ＭＯＳトランジスタ、７はソースフォロワ負荷トランジスタ、８は暗出力転送ＭＯＳトランジスタ、９は明出力転送トランジスタ、１０は暗出力蓄積容量、１１は明出力蓄積容量、１２−１，１２−２はそれぞれ暗出力，明出力を転送するための水平転送ＭＯＳトランジスタ、１３−１，１３−２は水平出力線リセットＭＯＳトランジスタ、１４は差動出力アンプ、１５は水平走査回路である。１６は画素ブロックごとに１段ずつ配置された垂直走査手段、１７は演算処理部であり本実施例ではＡＮＤゲートおよびＮＡＮＤゲートで構成している。垂直走査手段１６，演算処理部１７を合わせて垂直走査回路を構成する。
【００１１】
図２に画素部の断面図を示す。同図において、２０１はＰ型ウエル、２０２はゲート酸化膜、２０３−１，２０３−２はポリＳｉなどで形成された転送ＭＯＳトランジスタのゲート電極、２０４は信号入力部となるｎ+ フローティングディフュージョン（ＦＤ）部、２０５−１，２０５−２は光電変換部である。ＦＤ部２０４はそれぞれの転送ＭＯＳトランジスタ２０３−１，２０３−２を介して二つの光電変換部２０５−１，２０５−２と接続される。同図において、二つの転送ＭＯＳトランジスタ５−１，５−２のドレインとＦＤ部２０４を共通化して微細化とＦＤ部２０４の容量低減による感度向上を図っているが、２つの転送ＭＯＳトランジスタ５−１，５−２に対してそれぞれにドレインを設け、その間を金属配線で接続してＦＤ部としてもよい。
【００１２】
次に図３のタイミングチャートを用いて動作を簡単に述べる。同図において、Ｖ１，Ｖ２は垂直走査手段１６から順次出力される垂直走査タイミングクロック、φRESは演算処理部１７に入力される外部リセットクロック、φSELは演算処理部１７に入力される外部垂直選択クロック、φTX1，φTX2は同じく演算処理部１７に入力される第一、第二の外部転送クロックである。
【００１３】
先ず、転送スイッチ５、リセットスイッチ４をオンすることにより光電変換素子１をリセットする。次に転送スイッチ５をオフした後、蓄積動作にはいる。蓄積時間終了時、垂直走査回路１６からのタイミングクロックＶ1とφSELのＡＮＤ演算によって、時刻Ｔ0において垂直選択クロックφsel1をハイとし、垂直選択ＭＯＳトランジスタ３をオンさせ、第一、第二ラインの画素に対応するソースフォロワアンプを動作させる。次に同様に垂直走査回路１６からのタイミングクロックＶ1とφRESのＮＡＮＤ演算によって、リセットクロックφres1をロウとし、ＦＤ部２０４のリセットを止め、ＦＤ部２０４をフローティング状態とした後、時刻Ｔ1においてクロックφTNをハイとしＦＤ部２０４の暗電圧をソースフォロワ動作で蓄積容量ＣTN１０に出力する。
【００１４】
次に第一ラインの画素の光電変換出力を行なうために時刻Ｔ2において垂直走査回路１６からのタイミングクロックＶ1とφTX1のＡＮＤ演算によって、転送クロックφtx11をハイとして転送ＭＯＳトランジスタ５を導通し、信号電荷をＦＤ部２０４へ転送する。電荷が転送されることによりＦＤ部２０４の電位が光に応じて変化することになる。時刻Ｔ3においてクロックφTSをハイとしこのＦＤ部２０４の電圧をソースフォロワ動作で蓄積容量ＣTS11に出力する。この時点で第一ラインの画素の暗出力、光出力はそれぞれ蓄積容量ＣTN10、ＣTS11に蓄積されており、時刻Ｔ4に水平出力線リセットクロックφHCを一時ハイとして水平出力線をリセットし、水平転送期間において水平走査回路１５の走査タイミング信号により水平出力線に画素の暗出力と光出力が出力される。この時、差動増幅器１４によって二つの出力の差動出力Ｖoutを取れば、画素のランダムノイズ、固定パターンノイズを除去したＳ／Ｎ比の良い信号が得られる。
【００１５】
第二ラインの信号読出しへの切り替えは、上記で説明した読み出しのシークエンスのうち外部転送クロックφTX1の代わりに同じタイミングで転送クロックφTX2をクロック動作させることで容易に切り替えを行ない出力することができる。
【００１６】
本実施例においては、第一、第二の二つのラインの画素列を制御する間に一度だけ垂直の走査タイミング信号を発生させることでセンサの読み出し動作を行なうことができる。従って、垂直走査手段の回路構成を簡略化できるので、画素の縮小に連動して走査手段の縮小ができ、小型の固体撮像装置を実現できるものである。
【００１７】
また本実施例では第一、第二ラインのどちらを読み出す際にも必要な、リセットクロックφres、垂直選択クロックφselを発生する回路は、第一、第二の二つのラインで一組の回路を設けそれを共用しているので、やはり回路規模を縮小し小型化に貢献している。
【００１８】
二画素の信号をＦＤ部２０４上で加算して読み出す際も本実施例の回路構成を全く変えずに印加パルスのタイミングのみの変更で実現できる。上下２画素の加算の場合のタイミングチャートを図４に示す。非加算モードの図３では転送クロックφtx11とφtx21のタイミングを１ライン分ずらしていたが、加算の場合は同じタイミングになる。すなわち光電変換素子１−１，１−２から同時に読み出すために、まずクロックφTNをハイとして垂直出力線からノイズ成分を読み出し次に転送クロックφtx11とφtx21をそれぞれ同時にハイ、ロウとしてＦＤ部２０４に転送する。これにより同時刻に上下二つの光電変換素子１の信号をＦＤ部２０４で加算することが可能となる。
【００１９】
本実施例では外部転送クロックφTX1、φTX2のタイミングを変更するだけで容易にこの機能を実現できるものである。
【００２０】
本実施例中の演算処理部１７はＡＮＤゲートとＮＡＮＤゲートで構成した場合を例にとって説明したがこれに限るものではない。
【００２１】
図１１に演算処理部をＯＲゲートおよびＮＯＲゲートで構成した場合の本実施例の構成例を示す。図１２は本構成例の場合の動作タイミングチャートである。本構成例でも、垂直走査タイミングクロックとクロックφRES、φSEL、φTX1、φTX2を演算処理部で演算処理することで所望のクロックを発生させることができる。また本構成例で示した画素部構成の場合は、ＡＮＤゲートおよびＮＡＮＤゲートで構成したときよりＯＲゲートおよびＮＯＲゲートで構成した方がさらにゲートを構成するトランジスタ数を削減でき、さらに回路規模を簡略化できるものである。
【００２２】
［第二の実施例］
図５に本発明による第二実施例の模式説明図を示す。本実施例はＹ方向４画素を１画素ブロックにした例で、４画素に対し一段の垂直走査手段１６を設けたことを特徴とする。
【００２３】
本実施例においては、第一〜第四の四つのラインの画素列を制御する間に一度だけ垂直の走査タイミング信号を発生させることでセンサの読み出し動作を行なうことができるので、前記実施例にくらべ垂直走査手段の回路構成をさらに簡略化できるので、画素の縮小に連動して走査手段の縮小ができ、より小型の固体撮像装置を実現できるものである。
【００２４】
また同様にリセットクロックφres、垂直選択クロックφselを発生する回路は、第一〜第四の四つのラインで一組の回路を設けそれを共用しているので、やはり回路規模を縮小することができる。
【００２５】
勿論、Ｙ方向４画素の信号をＦＤ部２０４上で任意の組み合わせで加算して読み出す際も本実施例の回路構成を全く変えずに印加パルスのタイミングのみの変更で容易に実現できる。
【００２６】
［第三の実施例］
図６に本発明による第三実施例の模式説明図を示す。本実施例は演算処理部１７をトランスファーゲート６０１とスイッチＭＯＳトランジスタ６０２で構成した実施例である。６０３はインバータであり、垂直走査タイミングクロックの反転信号を生成する。
【００２７】
本実施例の動作を図３のタイミングチャートを用いて説明する。まず上記第一の実施例と同様に光電変換素子をリセットした後蓄積動作に入る。蓄積時間終了時、垂直走査手段１６からのタイミング出力Ｖ１をハイにすることによってトランスファーゲート６０１−１〜６０１−４をオンする。外部クロックφSEL，φRES，φTX1，φTX2はトランスファーゲート６０１−１〜６０１−４を介して画素部に伝えられ、実施例１で説明したのと同様のタイミングで各画素を動作させるクロックとして働く。第一、第二ラインの信号を読み出した後、垂直走査タイミングクロックＶ１はロウになるのでスイッチＭＯＳトランジスタ６０２がオンして第一、第二ラインに対応する垂直選択ＭＯＳトランジスタ３のゲートおよび転送ＭＯＳトランジスタ５のゲートはオフする電位に固定される。またリセットＭＯＳトランジスタ４のゲートはオンする電位に固定される。
【００２８】
本実施例においても上記第一、第二の実施例と同様の効果が得られることはいうまでもない。またさらに、本実施例では演算処理部１７の回路規模を実施例１，２よりさらに縮小することができるものである。また、本実施例では、外部クロックがトランスファーゲート６０１を介して直接画素部トランジスタのゲートに伝えられるので、クロックの振幅が実施例１，２ではロジックゲートの電源電圧で一意に決定されてしまっていたのに対し、入力する外部クロックの振幅を変えることで自由にクロックの振幅を変化させることができる。たとえば、転送ＭＯＳトランジスタのオフ時のゲート電圧を蓄積期間中にＭＯＳの閾値電圧よりやや高めに設定しておくことで、強い光が光電変換素子１に入射した時に発生した過剰電荷を転送ＭＯＳトランジスタおよびリセットＭＯＳトランジスタを通して電源ＶDDに捨てる、横型オーバーフロードレイン動作を行なうこともできる。
【００２９】
［第四の実施例］
図７に本発明による第四実施例の模式説明図を示す。本実施例は外部クロックの入力部と演算処理部の間にデコーダ回路７０１を設け、外部より入力するクロック数の削減を図ったものである。
【００３０】
図８にデコーダ回路を、図９にその動作タイミングチャートを示す。同図に示すように外部クロックφTXはデコーダクロックφDEC1，φDEC2がハイかロウかに応じてφTX1〜φTX4のいずれかに振り分けられ出力される。出力されたφTX1〜φTX4と垂直走査タイミングクロックとのＡＮＤ演算によって転送クロックを生成する。
【００３１】
本実施例では、デコーダ回路７０１を設けたことで外部クロックの数を実施例２と比較して一つ減らすことができる。本実施例はＹ方向４画素を１画素ブロックにした例であるが、たとえば８画素を１画素ブロックにした場合、実施例２では外部転送クロックは８クロック必要だが、本実施例では一つの外部転送クロックと三つのデコーダクロックの計四つで同様の動作を実現することができるものである。
【００３２】
そのため、外部クロックを削減することができ、本固体撮像装置の制御が容易になる、クロック配線を敷設する面積を縮小することができるといった新たな効果を得ることができる。
【００３３】
上記第一〜第四の実施例の走査手段はシフトレジスタ回路を用いても良いし、デコーダ回路を用いても良い。シフトレジスタ回路はデコーダ回路に比べ回路規模をより縮小することができる。また、デコーダ回路はシフトレジスタ回路に比べ、画素列を選択する順序を自由に選ぶことができ、さまざまな信号読み出し順を実現することができる。
【００３４】
図１０に撮像システム概略図を示す。同図に示すように、光学系７１、絞り８０を通って入射した画像光はＣＭＯＳセンサ７２上に結像する。ＣＭＯＳセンサ７２上に配置されている画素アレーによって光情報は電気信号へと変換され、ノイズ除去されて出力される。その出力信号は信号処理回路７３によって予め決められた方法によって信号変換処理され、出力される。信号処理された信号は、記録系、通信系７４により情報記録装置により記録、あるいは情報転送される。記録、あるいは転送された信号は再生系７７により再生される。絞り８０、ＣＭＯＳセンサ７２、信号処理回路７３はタイミング制御回路７５により制御され、光学系７１、タイミング制御回路７５、記録系・通信系７４、再生系７７はシステムコントロール回路７６により制御される。
【００３５】
【発明の効果】
以上説明したように、本発明によれば周辺回路を縮小した固体撮像装置を実現できるため、小型化、収量アップによる低コスト化、パッケージの小型化、光学系の小型化、外部制御回路の簡略化といった効果が得られる。
【図面の簡単な説明】
【図１】本発明の第一の実施例の模式説明図である。
【図２】本発明の第一の実施例の画素部断面図である。
【図３】本発明の第一の実施例の第一のタイミングチャートである。
【図４】本発明の第一の実施例の第二のタイミングチャートである。
【図５】本発明の第二の実施例の模式説明図である。
【図６】本発明の第三の実施例の模式説明図である。
【図７】本発明の第四の実施例の模式説明図である。
【図８】デコーダ回路の回路構成図である。
【図９】デコーダ回路の動作タイミングチャートである。
【図１０】本発明による撮像システム概略を示す図である。
【図１１】演算処理部をＯＲゲートおよびＮＯＲゲートで構成した場合の構成例を示す図である。
【図１２】図１１の構成例の動作タイミングチャートである。
【符号の説明】
１ 光電変換素子
２ ソースフォロワ入力ＭＯＳトランジスタ
３ 垂直選択ＭＯＳトランジスタ
４ リセット用ＭＯＳトランジスタ
５ 転送スイッチＭＯＳトランジスタ
７ ソースフォロア負荷トランジスタ
８ 暗出力転送ＭＯＳトランジスタ
９ 明出力転送トランジスタ
１０ 暗出力蓄積容量
１１ 明出力蓄積容量
１２ 水平転送ＭＯＳトランジスタ
１３ 水平出力線リセットＭＯＳトランジスタ
１４ 差動出力アンプ
１５ 水平走査回路
１６ 垂直走査手段
１７ 演算処理部
Claims (2)
- 複数の光電変換素子と、それぞれの光電変換素子に一端が接続された複数の転送スイッチと、該複数の転送スイッチのもう一端に共通接続された信号入力部と、該信号入力部に接続された増幅部と、前記光電変換素子における蓄積期間中に前記信号入力部をリセットするリセットスイッチとを有する画素ブロックを水平方向及び垂直方向に２次元状に配置してなる固体撮像装置において、
水平方向に配列された一ラインの複数の画素ブロックの各々に含まれる前記複数の転送スイッチは複数の転送制御線にそれぞれ共通接続され、
水平方向に配列された一ラインの複数の画素ブロックの各々に含まれる前記リセットスイッチはリセット制御線に接続され、
水平方向に配列された複数の画素ブロックからなる画素ブロックラインを垂直方向に順次選択するための垂直走査クロックを前記画素ブロックラインごとに順次出力する垂直走査手段と、
各画素ブロックラインの前記複数の転送制御線のうちの一つの転送制御線を選択する転送クロックと、前記垂直走査クロックとの入力によって、前記垂直走査クロックにより選択される画素ブロックラインにおける、前記転送クロックにより選択される転送制御線に、該転送制御線に接続される前記転送スイッチをオンにするパルスを出力するとともに、各画素ブロックラインの前記リセット制御線を選択するリセットクロックと、前記垂直走査クロックとの入力によって、前記垂直走査クロックにより選択される画素ブロックラインにおける、前記リセット制御線に接続される前記リセットスイッチをオンにするパルスを出力する演算処理手段と、
を有し、
前記転送スイッチ、前記リセットスイッチは、ハイレベルのクロックによりオンになり、
前記演算処理手段は、
前記転送クロックと前記垂直走査クロックとが第１ＮＡＮＤゲートに入力され、前記第１ＮＡＮＤゲートの出力がＮＯＴゲートに入力され、前記ＮＯＴゲートの出力が前記転送制御線に接続されるように構成され、前記リセットクロックと前記垂直走査クロックとが第２ＮＡＮＤゲートに入力され、前記第２ＮＡＮＤゲートの出力が前記リセット制御線に接続されるように構成されている、若しくは、
前記転送クロックと前記垂直走査クロックとが第１ＮＯＲゲートに入力され、前記第１ＮＯＲゲートの出力が前記転送制御線に接続されるように構成され、前記リセットクロックと前記垂直走査クロックとが第２ＮＯＲゲートに入力され、前記第２ＮＯＲゲートの出力がＮＯＴゲートに入力され、前記ＮＯＴゲートの出力が前記リセット制御線に接続されるように構成されている、
ことを特徴とする固体撮像装置。 - 請求項１に記載の固体撮像装置と、前記固体撮像装置へ光を結像する光学系と、前記固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする固体撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000143674A JP3658278B2 (ja) | 2000-05-16 | 2000-05-16 | 固体撮像装置およびそれを用いた固体撮像システム |
| US09/854,563 US6947088B2 (en) | 2000-05-16 | 2001-05-15 | Image pickup apparatus having a common amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000143674A JP3658278B2 (ja) | 2000-05-16 | 2000-05-16 | 固体撮像装置およびそれを用いた固体撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326856A JP2001326856A (ja) | 2001-11-22 |
| JP3658278B2 true JP3658278B2 (ja) | 2005-06-08 |
Family
ID=18650458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000143674A Expired - Fee Related JP3658278B2 (ja) | 2000-05-16 | 2000-05-16 | 固体撮像装置およびそれを用いた固体撮像システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6947088B2 (ja) |
| JP (1) | JP3658278B2 (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW518552B (en) * | 2000-08-18 | 2003-01-21 | Semiconductor Energy Lab | Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device |
| TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
| US7184014B2 (en) * | 2000-10-05 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6747623B2 (en) * | 2001-02-09 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| CN100347859C (zh) * | 2001-03-05 | 2007-11-07 | 松下电器产业株式会社 | 固体摄象装置 |
| US7088860B2 (en) * | 2001-03-28 | 2006-08-08 | Canon Kabushiki Kaisha | Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus |
| TWI273539B (en) * | 2001-11-29 | 2007-02-11 | Semiconductor Energy Lab | Display device and display system using the same |
| JP3913534B2 (ja) * | 2001-11-30 | 2007-05-09 | 株式会社半導体エネルギー研究所 | 表示装置及びこれを用いた表示システム |
| EP1594312A4 (en) | 2003-02-13 | 2006-10-04 | Matsushita Electric Ind Co Ltd | SOLID STATE VIEWING DEVICE, ASSOCIATED CONTROL METHOD, AND CAMERA USING THE DEVICE |
| JP2004320106A (ja) * | 2003-04-11 | 2004-11-11 | Olympus Corp | 固体撮像装置 |
| CN1574370A (zh) * | 2003-05-30 | 2005-02-02 | 松下电器产业株式会社 | 固体摄像器件 |
| US7105793B2 (en) * | 2003-07-02 | 2006-09-12 | Micron Technology, Inc. | CMOS pixels for ALC and CDS and methods of forming the same |
| US7859581B2 (en) * | 2003-07-15 | 2010-12-28 | Eastman Kodak Company | Image sensor with charge binning and dual channel readout |
| US7408195B2 (en) * | 2003-09-04 | 2008-08-05 | Cypress Semiconductor Corporation (Belgium) Bvba | Semiconductor pixel arrays with reduced sensitivity to defects |
| US7227692B2 (en) | 2003-10-09 | 2007-06-05 | Micron Technology, Inc | Method and apparatus for balancing color response of imagers |
| US7476562B2 (en) * | 2003-10-09 | 2009-01-13 | Aptina Imaging Corporation | Gapless microlens array and method of fabrication |
| US20050083421A1 (en) * | 2003-10-16 | 2005-04-21 | Vladimir Berezin | Dynamic range enlargement in CMOS image sensors |
| US11282891B2 (en) | 2003-11-26 | 2022-03-22 | Samsung Electronics Co., Ltd. | Image sensor with a gated storage node linked to transfer gate |
| US7443437B2 (en) | 2003-11-26 | 2008-10-28 | Micron Technology, Inc. | Image sensor with a gated storage node linked to transfer gate |
| US7332786B2 (en) * | 2003-11-26 | 2008-02-19 | Micron Technology, Inc. | Anti-blooming storage pixel |
| JP4373801B2 (ja) * | 2004-01-26 | 2009-11-25 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP4051034B2 (ja) * | 2004-01-28 | 2008-02-20 | シャープ株式会社 | 増幅型固体撮像装置およびその駆動方法 |
| KR100871688B1 (ko) * | 2004-02-27 | 2008-12-08 | 삼성전자주식회사 | 고체 촬상 장치 및 그 구동 방법 |
| US7332703B2 (en) * | 2004-03-22 | 2008-02-19 | Micron Technology, Inc. | Imaging structure including a pixel with multiple signal readout circuits and methods of operation for imaging structure |
| JP4074599B2 (ja) * | 2004-03-26 | 2008-04-09 | シャープ株式会社 | 増幅型固体撮像装置 |
| JP2005286115A (ja) * | 2004-03-30 | 2005-10-13 | Fuji Film Microdevices Co Ltd | 光電変換膜積層型固体撮像装置及びその駆動方法並びにデジタルカメラ |
| JP2006042121A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 増幅型固体撮像装置 |
| JP4340640B2 (ja) * | 2005-04-20 | 2009-10-07 | シャープ株式会社 | 増幅型固体撮像装置 |
| US7446357B2 (en) * | 2005-05-11 | 2008-11-04 | Micron Technology, Inc. | Split trunk pixel layout |
| US7830437B2 (en) * | 2005-05-11 | 2010-11-09 | Aptina Imaging Corp. | High fill factor multi-way shared pixel |
| KR100682829B1 (ko) * | 2005-05-18 | 2007-02-15 | 삼성전자주식회사 | 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서 |
| US7468532B2 (en) * | 2005-07-12 | 2008-12-23 | Aptina Imaging Corporation | Method and apparatus providing capacitor on an electrode of an imager photosensor |
| US7728896B2 (en) * | 2005-07-12 | 2010-06-01 | Micron Technology, Inc. | Dual conversion gain gate and capacitor and HDR combination |
| US7432540B2 (en) | 2005-08-01 | 2008-10-07 | Micron Technology, Inc. | Dual conversion gain gate and capacitor combination |
| US20070035649A1 (en) * | 2005-08-10 | 2007-02-15 | Micron Technology, Inc. | Image pixel reset through dual conversion gain gate |
| US7511323B2 (en) * | 2005-08-11 | 2009-03-31 | Aptina Imaging Corporation | Pixel cells in a honeycomb arrangement |
| US20070040922A1 (en) * | 2005-08-22 | 2007-02-22 | Micron Technology, Inc. | HDR/AB on multi-way shared pixels |
| US7804117B2 (en) * | 2005-08-24 | 2010-09-28 | Aptina Imaging Corporation | Capacitor over red pixel |
| US7800146B2 (en) * | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| US7714917B2 (en) * | 2005-08-30 | 2010-05-11 | Aptina Imaging Corporation | Method and apparatus providing a two-way shared storage gate on a four-way shared pixel |
| US7492325B1 (en) | 2005-10-03 | 2009-02-17 | Ball Aerospace & Technologies Corp. | Modular electronic architecture |
| JP2007228460A (ja) * | 2006-02-27 | 2007-09-06 | Mitsumasa Koyanagi | 集積センサを搭載した積層型半導体装置 |
| US8026966B2 (en) | 2006-08-29 | 2011-09-27 | Micron Technology, Inc. | Method, apparatus and system providing a storage gate pixel with high dynamic range |
| JP4215167B2 (ja) * | 2007-01-16 | 2009-01-28 | シャープ株式会社 | 増幅型固体撮像装置および電子情報機器 |
| JP4054839B1 (ja) * | 2007-03-02 | 2008-03-05 | キヤノン株式会社 | 光電変換装置およびそれを用いた撮像システム |
| US7602430B1 (en) * | 2007-04-18 | 2009-10-13 | Foveon, Inc. | High-gain multicolor pixel sensor with reset noise cancellation |
| KR100904716B1 (ko) * | 2007-06-13 | 2009-06-29 | 삼성전자주식회사 | 수광 효율이 향상된 이미지 센서 |
| US8436288B2 (en) * | 2009-04-24 | 2013-05-07 | Quantum Semiconductor Llc | Image sensors with photo-current mode and solar cell operation |
| US8488025B2 (en) * | 2009-10-20 | 2013-07-16 | AltaSens, Inc | Sub-frame tapered reset |
| JP5475482B2 (ja) * | 2010-01-26 | 2014-04-16 | キヤノン株式会社 | 撮像素子及び撮像装置 |
| US8513585B2 (en) * | 2010-07-19 | 2013-08-20 | National Chiao Tung University | Optical three-dimensional coordinate sensor system and method thereof |
| US8678384B2 (en) * | 2010-10-04 | 2014-03-25 | Kabushiki Kaisha Toshiba | Medium transport unit, sensor unit, and method of controlling reading of medium transport unit |
| JP5794686B2 (ja) * | 2011-08-10 | 2015-10-14 | キヤノン株式会社 | 撮像装置及びその駆動方法 |
| JP2013157883A (ja) | 2012-01-31 | 2013-08-15 | Sony Corp | 固体撮像素子およびカメラシステム |
| KR101917224B1 (ko) * | 2012-09-18 | 2018-11-13 | 엘지이노텍 주식회사 | 영상데이터 전송장치 |
| EP3323003B1 (en) * | 2015-07-13 | 2020-09-09 | Koninklijke Philips N.V. | High energy resolution / high x-ray flux photon counting detector |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959723A (en) * | 1987-11-06 | 1990-09-25 | Canon Kabushiki Kaisha | Solid state image pickup apparatus having multi-phase scanning pulse to read out accumulated signal |
| JPH08149376A (ja) * | 1994-11-18 | 1996-06-07 | Olympus Optical Co Ltd | 固体撮像装置 |
| EP0725535B1 (en) * | 1995-02-01 | 2003-04-23 | Canon Kabushiki Kaisha | Solid-state image pickup device and method of operating the same |
| JP3031606B2 (ja) | 1995-08-02 | 2000-04-10 | キヤノン株式会社 | 固体撮像装置と画像撮像装置 |
| JP3854639B2 (ja) | 1995-08-11 | 2006-12-06 | 株式会社 東芝 | Ｍｏｓ型固体撮像装置 |
| JP3845449B2 (ja) * | 1995-08-11 | 2006-11-15 | 株式会社東芝 | Ｍｏｓ型固体撮像装置 |
| JP3838665B2 (ja) | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | Ｍｏｓ型固体撮像装置 |
| DE69624714T2 (de) * | 1995-08-11 | 2003-08-07 | Toshiba Kawasaki Kk | Bildaufnahmesystem, integrierte festkörperbildaufnahmehalbleiterschaltung |
| JP3957803B2 (ja) * | 1996-02-22 | 2007-08-15 | キヤノン株式会社 | 光電変換装置 |
| JP3897389B2 (ja) * | 1996-02-22 | 2007-03-22 | キヤノン株式会社 | 光電変換装置の駆動方法及び光電変換装置 |
| JP3880117B2 (ja) * | 1997-01-27 | 2007-02-14 | キヤノン株式会社 | 画像読取方法及び装置 |
| US6665012B1 (en) * | 1998-09-22 | 2003-12-16 | Pixim, Inc. | Process-scalable high spatial resolution and low bit resolution CMOS area image sensor |
| US6146830A (en) * | 1998-09-23 | 2000-11-14 | Rosetta Inpharmatics, Inc. | Method for determining the presence of a number of primary targets of a drug |
| US6759641B1 (en) * | 2000-09-27 | 2004-07-06 | Rockwell Scientific Licensing, Llc | Imager with adjustable resolution |
-
2000
- 2000-05-16 JP JP2000143674A patent/JP3658278B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-15 US US09/854,563 patent/US6947088B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326856A (ja) | 2001-11-22 |
| US20020018131A1 (en) | 2002-02-14 |
| US6947088B2 (en) | 2005-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3658278B2 (ja) | 固体撮像装置およびそれを用いた固体撮像システム | |
| US5955753A (en) | Solid-state image pickup apparatus and image pickup apparatus | |
| JP3728260B2 (ja) | 光電変換装置及び撮像装置 | |
| JP4558216B2 (ja) | Ｃｍｏｓイメージセンサーのアクティブピクセル回路 | |
| JP6413401B2 (ja) | 固体撮像素子 | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| KR20190103455A (ko) | 고체 촬상 소자 및 촬상 장치 | |
| US20100110253A1 (en) | Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus | |
| US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
| JP2003333431A (ja) | 固体撮像装置とその駆動方法 | |
| JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
| JP6217338B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP6702371B2 (ja) | 撮像素子及び撮像装置 | |
| JP2006019343A (ja) | 固体撮像素子 | |
| JP4241692B2 (ja) | 光電変換装置用の走査回路 | |
| JP6375613B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP2004104116A (ja) | 撮像装置 | |
| JP7468594B2 (ja) | 撮像素子及び撮像装置 | |
| JP7160129B2 (ja) | 撮像素子および撮像装置 | |
| JP6760907B2 (ja) | 撮像素子及び撮像装置 | |
| JP2021073772A (ja) | 固体撮像素子及び撮像装置 | |
| JP2003324191A (ja) | 光電変換装置及び撮像装置 | |
| JP6375614B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP2021016201A (ja) | 固体撮像素子及び撮像装置 | |
| JP2018164313A (ja) | 固体撮像素子及び撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3658278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |