JP4558216B2 - Ｃｍｏｓイメージセンサーのアクティブピクセル回路 - Google Patents
Ｃｍｏｓイメージセンサーのアクティブピクセル回路 Download PDFInfo
- Publication number
- JP4558216B2 JP4558216B2 JP2001004493A JP2001004493A JP4558216B2 JP 4558216 B2 JP4558216 B2 JP 4558216B2 JP 2001004493 A JP2001004493 A JP 2001004493A JP 2001004493 A JP2001004493 A JP 2001004493A JP 4558216 B2 JP4558216 B2 JP 4558216B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cmos image
- transistor
- image sensor
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＣＭＯＳイメージセンサーに関するもので、特に、ピクセル構造を改良してＣＣＤ出力特性と同一の出力が得られるようにしたＣＭＯＳイメージセンサーのアクティブピクセル回路に関する。
【０００２】
【従来の技術】
最近は多くの機能を備えた電子製品が続々と製品化されている。例えば、個人用コンピュータには、ＣＤ−ＲＯＭ（compact disk-read only memory）ドライバやデジタル多機能ディスク(Digital Versatile Disk)プレーヤを備えたり、画像会議のためのカメラを装着したりしているものがある。
また、写真を撮り、コンピュータで編集が可能なデジタルカメラも登場しており、ノートブック型コンピュータや携帯電話なども小型のカメラ付きのものが製品化を目前にしている。
【０００３】
しかし、個人用コンピュータのようにサイズの大きい製品の場合は、カメラが装着されてもそれ程大きな影響を及ぼすわけではないが、ノートブック型コンピュータや携帯電話のような携帯用製品である場合には、カメラの大きさ及び消費電力などが深刻な問題になり得る。特に、映像を撮影して出力できる撮像素子を用いた代表的な製品のビデオカメラの場合に、このような問題がよく生じる。一般的なビデオカメラの場合は、大体、本体以外に大型の電子部品の取り付けが必要とされ、これはビデオカメラで使用される映像撮像素子である電荷結合素子（ＣＣＤ）が多くの電力を消費するからである。
【０００４】
また、従来、ＣＣＤの殆どは、ＣＭＯＳ回路に比べて高電圧（＋１５Ｖ、−９Ｖ）を用いて駆動され、その製造工程は、基本的に、バイポーラトランジスタの製造工程と同様であるが、ＣＭＯＳ工程に比べて工程単価が高いという問題がある。
【０００５】
このような問題により、低電圧動作が可能であり、且つ、消費電力が少なく、工程単価が低廉であるＣＭＯＳ工程で撮像素子を実現するためにＣＭＯＳイメージセンサーに対する研究及び生産が行われている。
【０００６】
以下、添付の図面を参照して、従来技術のＣＭＯＳイメージセンサーについて説明する。
【０００７】
図３は、従来のＣＭＯＳイメージセンサーの３ＴＲピクセル構造の回路構成図であり、図４は、従来のＣＭＯＳイメージセンサーの４ＴＲピクセル構造の回路構成図である。
図３は、３ＴＲピクセル構造の回路構成を示すもので、ゲートにリセット信号入力端子２を介してリセット信号が印加され、一方の電極はフローティングノード５に接続され、他方の電極はＶＤＤ端子３に接続されるリセットトランジスタ１と、ゲートがフローティングノード５に接続され、一方の電極はＶＤＤ端子３に接続されるセレクトトランジスタ４と、ゲートにはロー選択信号入力端子８を介してロー選択信号が入力され、一方の電極が前記セレクトトランジスタ４に直列接続され、他方の電極がカラム選択ライン９に接続されるアクセストランジスタ７と、前記フローティングノード５と接地端子１０との間に構成されるフォトダイオード６とから構成されている。
【０００８】
このような３ＴＲピクセル構造のＣＭＯＳイメージセンサーのセンシング動作は次の通りである。
【０００９】
まず、外部からの入射光によってフォトダイオード６に電荷が蓄積される。
蓄積した信号電荷は、リセットトランジスタ１のソース端であるフローティングノード５の電位を変化させ、これにより、ピクセルレベルソースフォロアのドライバであるセレクトトランジスタ４のゲート電位が変化される。前記セレクトトランジスタ４のゲート電位の変化は、セレクトトランジスタ４のソース端又はアクセストランジスタ７のドレインノードのバイアスを変化させる。
【００１０】
このように信号電荷が蓄積される間、リセットトランジスタ１のソース端とセレクトトランジスタ４のソース端の電位が変化し、この際、アクセストランジスタ７のゲートにロー選択信号入力端子８を介してロー選択信号が入力されると、フォトダイオード６で生成された信号電荷による電位差をカラム選択ライン９の方に出力する。
【００１１】
このように、フォトダイオード６の電荷生成による信号レベルを検出した後、リセット信号入力端子２を介したリセット信号によってリセットトランジスタ１がオン状態に変わり、フォトダイオード６に蓄積された信号電荷は全部リセットされる。
【００１２】
このような３ＴＲピクセル構造のＣＭＯＳイメージセンサーのノイズ問題を解決するために構成された４ＴＲピクセル構造のＣＭＯＳイメージセンサーの構造は次の通りである。
【００１３】
図４に示すように、ゲートにリセット信号入力端子２２を介してリセット信号が印加され、一方の電極はフローティングノード２５に接続され、他方の電極はＶＤＤ端子２３に接続されるリセットトランジスタ２１と、ゲートがフローティングノード２５に接続され、一方の電極はＶＤＤ端子２３に接続されるセレクトトランジスタ２４と、ゲートにはロー選択信号入力端子３１を介してロー選択信号が入力され、一方の電極は前記セレクトトランジスタ２４に直列接続され、他方の電極がカラム選択ライン３２に接続されるアクセストランジスタ３０と、前記フローティングノード２５に一方の電極が接続され、ゲートがトランスファ信号入力端子２８に接続されて蓄積電荷の読み出し時に電荷を移送させるトランスファトランジスタ２９と、電荷移送時に蓄積電荷を表面の方に集中させるフォトゲート２６を含み、前記トランスファトランジスタ２９と接地端子３３との間に構成されるフォトダイオード２７とから構成されている。
【００１４】
このような４ＴＲピクセル構造のＣＭＯＳイメージセンサーのセンシング動作を以下に説明する。
【００１５】
まず、外部からの入射光によってフォトダイオード２７に電荷が蓄積される。
蓄積した信号電荷は、フォトゲート２６のバイアスがハイレベルに変わる間に、フォトダイオード２７の表面の方へ集中し、このとき、トランスファトランジスタ２９のゲートにトランスファ信号が入力されてトランスファトランジスタ２９がターンオンされると、フローティングノード２５へ信号レベルが伝達される。この状態で、もし、リセットトランジスタ２１がオフ状態を維持していれば、フローティングノード２５に蓄積された信号電荷によってリセットトランジスタ２１のソース端であるフローティングノード２５の電位が変化され、これにより、セレクトトランジスタ２４のゲート電位が変化される。
【００１６】
セレクトトランジスタ２４のゲート電位の変化は、セレクトトランジスタ２４のソース端又はアクセストランジスタ３０のドレインノードのバイアスを変化させる。このとき、アクセストランジスタ３０のゲートにロー選択信号入力端子３１を介してロー選択信号が入力されると、フォトダイオード２７で生成された信号電荷による電位差をカラム選択ライン３２の方に出力するようになる。
【００１７】
このようにフォトダイオード２７の電荷生成による信号レベルを検出した後、リセット信号入力端子２２を介したリセット信号によってリセットトランジスタ２１がオン状態に変わり、信号電荷は全部リセットされる。
上記過程を繰り返して各々の信号レベルの読み出し及びリセットを行うことで、電位の読み出しをも行う。
【００１８】
【発明が解決しようとする課題】
しかし、このような従来のＣＭＯＳイメージセンサーには次のような問題があった。
【００１９】
３ＴＲピクセル構造のＣＭＯＳイメージセンサーは、フォトダイオード、つまり、受光領域を大きくできるので、開口率を高くすることができるが、ピクセルレベルから発生するノイズを除去するために別の回路を必要とするので、結果的にピクセルサイズが大きくなる。
また、フォトダイオードのキャパシタンスが直接的に入力キャパシタンスとして作用するので、感度が落ちるという問題がある。
【００２０】
また、このような３ＴＲピクセル構造の問題を解決するために構成された４ＴＲピクセル構造のＣＭＯＳイメージセンサーは、ノイズをコントロールするためにＣＣＤの技術を利用して電荷移送の効率を高めるので、画質を向上させ、且つ、入力キャパシタンスの小さいフローティングディフュージョンノードを用いて感度を増大させることはできるが、フォトゲートの使用によってブルーレスポンス特性及び開口率が良くない問題がある。
【００２１】
また、フローティングノードによるイメージラグが発生するおそれがある。さらに、フォトゲートを使用することで工程は複雑となる。
【００２２】
本発明は、上記した従来のＣＭＯＳイメージセンサーの問題を解決するためのもので、ピクセル構造を改良して、ＣＣＤの出力特性と同一の出力が得られるようにしたＣＭＯＳイメージセンサーのアクティブピクセル回路を提供することに目的がある。
【００２３】
【課題を解決するための手段】
上記目的を達成するための本発明のＣＭＯＳイメージセンサーのアクティブピクセル回路は、入射光によって信号電荷を生成するフォトダイオードと、カラム選択信号によって前記信号電荷のトランスファ信号をスイッチングする第１トランスファトランジスタと、前記スイッチングされたトランスファ信号によりターンオンされ、前記信号電荷を第１フローティングノードへ移す第２トランスファトランジスタと、前記第１フローティングノードに蓄積された信号電荷によって第２フローティングノードの電位を変化させるソースフォロアドライバトランジスタと、ライン選択信号によって前記第２フローティングノードの電位レベルを読み取るラインセレクトトランジスタと、前記読み取り動作が完了すると、前記第１フローティングノードに蓄積された電荷をリセットするリセットトランジスタとを含んで単位ピクセルが構成されている。
また、前記ラインセレクトトランジスタによって読み取られた信号を、ゲートに印加されるカラム選択信号によってスイッチングされてセンスアンプに出力するカラムセレクトトランジスタを更に備える。
ここで、カラム選択信号は、前記第１トランスファトランジスタのゲートと前記カラムセレクトトランジスタのゲートとに同時に印加され、信号電荷の移送時間とカラム選択時間とが一致する。
また、各カラム選択信号の出力区間で、リセット信号とトランスファ信号とが順次にハイ状態を維持する。
そして、リセット信号がハイ状態である場合は、前記第１フローティングノードに蓄積された信号電荷がリセットされ、トランスファ信号がハイ状態である場合は、前記フォトダイオードに蓄積された信号電荷が前記第１フローティングノードへ移送される。
これにより、トランスファ信号がハイ状態を維持する時点から、その次のリセット信号がハイ状態を維持するまでの区間中に信号検出が行われる。
【００２４】
【発明の実施の形態】
以下、添付の図面を参照して、本発明のＣＭＯＳイメージセンサーのアクティブピクセル回路の実施形態について詳細に説明する。
【００２５】
図１は、本発明によるＣＭＯＳイメージセンサーのアクティブピクセル回路の構成図であり、図２は、図１に示すＣＭＯＳイメージセンサーのアクティブピクセル回路のピクセル駆動のための動作タイミング図である。
【００２６】
図１は、ＣＭＯＳイメージセンサーの単位ピクセルの構造を示しており、このように単位ピクセルを構成して、ＣＣＤのチップセットをそのまま使用できるように、ＣＣＤと同一特性の出力を有するようにしたものである。
【００２７】
まず、単位ピクセル４１は、ゲートにリセット信号入力端子４２を介してリセット信号が印加され、一方の電極はフローティングノード４６に接続され、他方の電極はＶＤＤ端子４４に接続されるリセットトランジスタ４３と、ゲートがフローティングノード４６に接続され、一方の電極はＶＤＤ端子４４に接続され、他方の電極は第２フローティングノード４７に接続されるソースフォロアドライバ（ＳＦＤ）トランジスタ（以下「ＳＦＤトランジスタ」という）４５と、カラム選択信号を供給するカラム選択信号供給ライン５４にゲートが接続され、トランスファ信号をスイッチングする第１トランスファトランジスタ４８と、前記第１トランスファトランジスタ４８の一方の電極にゲートが接続され、蓄積電荷の読み出し時に電荷を移送させる第２トランスファトランジスタ４９と、前記第２トランスファトランジスタ４９と接地端子５２との間に構成され、入射光によって信号電荷を蓄積するフォトダイオード５１と、前記第２フローティングノード４７に一方の電極が接続され、ゲートにライン選択信号が印加されてラインを選択するラインセレクトトランジスタ５０とから構成される。また、ＣＭＯＳイメージセンサーのアクティブピクセル回路は、同一カラム上に構成される単位ピクセル４１に対応して、ゲートにカラム選択信号が印加され、一方の電極が前記ラインセレクトトランジスタ５０の他方の電極とソースフォロアノードとに共通に接続され、他方の電極がセンスアンプ（図示せず）に接続されるカラムセレクトトランジスタ５３を含む。
【００２８】
このように構成されたＣＭＯＳイメージセンサーのアクティブピクセル回路によるイメージセンシング及び信号出力動作は次の通りである。
【００２９】
まず、外部からの入射光によってフォトダイオード５１に電荷が蓄積される。
蓄積した信号電荷は、カラム選択信号によって第１トランスファトランジスタ４８がターンオンすると、トランスファ信号がスイッチングされて第２トランスファトランジスタ４９のゲートに印加され、第１フローティングノード４６に蓄積された電荷による信号レベルが伝達される。この状態で、もし、リセットトランジスタ４３がオフ状態を維持していれば、第１フローティングノード４６に蓄積された信号電荷によって、リセットトランジスタ４３のソース端である第１フローティングノード４６の電位が変化されて、これにより、ＳＦＤトランジスタ４５のゲート電位が変化される。
【００３０】
ＳＦＤトランジスタ４５のゲート電位の変化は、ＳＦＤトランジスタ４５のソース端又はラインセレクトトランジスタ５０のドレインノードのバイアスを変化させる。このとき、ラインセレクトトランジスタ５０のゲートにライン選択信号が入力されると、フォトダイオード５１で生成された信号電荷による電位差をカラムセレクトトランジスタ５３の一方の電極に出力し、カラムセレクトトランジスタ５３のゲートにカラム選択信号が印加されると、この電位差による信号をセンスアンプの方に出力するようになる。
【００３１】
このようにフォトダイオード５１の電荷生成による信号レベルを検出した後、リセット信号入力端子４２を介したリセット信号によってリセットトランジスタ４３がオン状態に変わり、信号電荷は全部リセットされる。
【００３２】
このようなＣＭＯＳイメージセンサーのアクティブピクセル回路によるイメージセンシング及び信号出力動作を、図２に基づいて詳細に説明する。
【００３３】
ＣＣＤと同一の信号を出力するために、カラム選択区間ごとに各々のピクセルは、リセットのためのリセット信号ＲＳと、信号電荷の移送のためのトランスファ信号ＴＸとの組合せで、信号電荷の出力動作を行う。
図２に示すように、単位ピクセル４１によるアレイがｎ×ｍから構成される場合には、１本のライン選択信号ＬＳの周期は、ｍ×ＣＳになる。これは、ライン毎にデータを読み取る場合である。ここで、ＣＳはカラム選択信号である。
【００３４】
カラム選択信号ＣＳは、第１トランスファトランジスタ４８のゲートとカラムセレクトトランジスタ５３のゲートとに同時に印加され、信号電荷の移送時間はカラム選択時間と同一である。
【００３５】
このような本実施形態によるＣＭＯＳイメージセンサーのアクティブピクセル回路は、ピクセル単位で、リセット動作と信号電荷の移送が、カラム選択信号ＣＳの出力区間で順次行われる。また、ＣＣＤと同一の出力特性を得るために、各カラム選択信号ＣＳの出力区間で、リセット信号ＲＳとトランスファ信号ＴＸは、ハイ状態を維持すべきである。
【００３６】
リセット信号ＲＳがハイを維持するときは、第１フローティングノード４６に蓄積された信号電荷がリセットされるときを意味し、トランスファ信号ＴＸがハイを維持するときは、フォトダイオード５１に蓄積された信号電荷が第１フローティングノード４６へ移送されるときを意味する。従って、トランスファ信号ＴＸがハイを維持する時点から、その次のリセット信号ＲＳがハイを維持するまでの区間中に信号検出が行われる。図２のＢ部分は、これを示すものである。
【００３７】
第１フローティングノード４６の電位は、リセット信号ＲＳがハイからローに遷移した後からトランスファ信号ＴＸがハイを維持する前までの電位であって、図２のＡ部分である。
前記Ａ部分とＢ部分との電位差を除去することで、ピクセルレベルノイズを除去するＣＤＳ（Correlated Double Sampling）の実現が可能となる。
このように、本実施形態のＣＭＯＳイメージセンサーのアクティブピクセル回路では、第１、２トランスファトランジスタ４８、４９を用いることで、ピクセル単位のフォトダイオード５１から第１フローティングノード４６への電荷の移送が可能である。
【００３８】
【発明の効果】
以上のような本発明のＣＭＯＳイメージセンサーのアクティブピクセル回路には、次のような効果がある。
【００３９】
請求項１、２によれば、ＣＣＤと同一の出力特性を有しているので、従来の３ＴＲ又は４ＴＲのＣＭＯＳイメージセンサーに比べて画質を向上させる効果がある。
また、第１トランスファトランジスタに印加されるカラム選択信号によって選択的にトランスファ信号がスイッチングされることでピクセルが選択され、各ピクセル単位でフォトダイオードから第１フローティングノードへ電荷の移送が行われるようにする効果がある。
請求項３、４、５、６によれば、ＣＣＤと同一の信号を出力することができ、既存のＣＣＤチップセットをそのまま利用できるので、システム適用性が高い。
また他の効果として、低電圧動作を行うＣＭＯＳを使用することで、画質はＣＣＤ水準まで実現されるので、機器の高品質化、小型化及び低電力化に有利である。
【図面の簡単な説明】
【図１】 本発明によるＣＭＯＳイメージセンサーのアクティブピクセル回路の一実施形態の構成図。
【図２】 図１のＣＭＯＳイメージセンサーのアクティブピクセル回路のピクセル駆動のための動作タイミング図。
【図３】 従来のＣＭＯＳイメージセンサーの３ＴＲピクセル回路の構成図。
【図４】 従来のＣＭＯＳイメージセンサーの４ＴＲピクセル回路の構成図。
【符号の説明】
４１：単位ピクセル
４２：リセット信号入力端子
４３：リセットトランジスタ
４４：ＶＤＤ端子
４５：ＳＦＤトランジスタ
４６：第１フローティングノード
４７：第２フローティングノード
４８：第１トランスファトランジスタ
４９：第２トランスファトランジスタ
５０：ラインセレクトトランジスタ
５１：フォトダイオード
５２：接地端子
５３：カラムセレクトトランジスタ
５４：カラム選択信号供給ライン
【発明の属する技術分野】
本発明はＣＭＯＳイメージセンサーに関するもので、特に、ピクセル構造を改良してＣＣＤ出力特性と同一の出力が得られるようにしたＣＭＯＳイメージセンサーのアクティブピクセル回路に関する。
【０００２】
【従来の技術】
最近は多くの機能を備えた電子製品が続々と製品化されている。例えば、個人用コンピュータには、ＣＤ−ＲＯＭ（compact disk-read only memory）ドライバやデジタル多機能ディスク(Digital Versatile Disk)プレーヤを備えたり、画像会議のためのカメラを装着したりしているものがある。
また、写真を撮り、コンピュータで編集が可能なデジタルカメラも登場しており、ノートブック型コンピュータや携帯電話なども小型のカメラ付きのものが製品化を目前にしている。
【０００３】
しかし、個人用コンピュータのようにサイズの大きい製品の場合は、カメラが装着されてもそれ程大きな影響を及ぼすわけではないが、ノートブック型コンピュータや携帯電話のような携帯用製品である場合には、カメラの大きさ及び消費電力などが深刻な問題になり得る。特に、映像を撮影して出力できる撮像素子を用いた代表的な製品のビデオカメラの場合に、このような問題がよく生じる。一般的なビデオカメラの場合は、大体、本体以外に大型の電子部品の取り付けが必要とされ、これはビデオカメラで使用される映像撮像素子である電荷結合素子（ＣＣＤ）が多くの電力を消費するからである。
【０００４】
また、従来、ＣＣＤの殆どは、ＣＭＯＳ回路に比べて高電圧（＋１５Ｖ、−９Ｖ）を用いて駆動され、その製造工程は、基本的に、バイポーラトランジスタの製造工程と同様であるが、ＣＭＯＳ工程に比べて工程単価が高いという問題がある。
【０００５】
このような問題により、低電圧動作が可能であり、且つ、消費電力が少なく、工程単価が低廉であるＣＭＯＳ工程で撮像素子を実現するためにＣＭＯＳイメージセンサーに対する研究及び生産が行われている。
【０００６】
以下、添付の図面を参照して、従来技術のＣＭＯＳイメージセンサーについて説明する。
【０００７】
図３は、従来のＣＭＯＳイメージセンサーの３ＴＲピクセル構造の回路構成図であり、図４は、従来のＣＭＯＳイメージセンサーの４ＴＲピクセル構造の回路構成図である。
図３は、３ＴＲピクセル構造の回路構成を示すもので、ゲートにリセット信号入力端子２を介してリセット信号が印加され、一方の電極はフローティングノード５に接続され、他方の電極はＶＤＤ端子３に接続されるリセットトランジスタ１と、ゲートがフローティングノード５に接続され、一方の電極はＶＤＤ端子３に接続されるセレクトトランジスタ４と、ゲートにはロー選択信号入力端子８を介してロー選択信号が入力され、一方の電極が前記セレクトトランジスタ４に直列接続され、他方の電極がカラム選択ライン９に接続されるアクセストランジスタ７と、前記フローティングノード５と接地端子１０との間に構成されるフォトダイオード６とから構成されている。
【０００８】
このような３ＴＲピクセル構造のＣＭＯＳイメージセンサーのセンシング動作は次の通りである。
【０００９】
まず、外部からの入射光によってフォトダイオード６に電荷が蓄積される。
蓄積した信号電荷は、リセットトランジスタ１のソース端であるフローティングノード５の電位を変化させ、これにより、ピクセルレベルソースフォロアのドライバであるセレクトトランジスタ４のゲート電位が変化される。前記セレクトトランジスタ４のゲート電位の変化は、セレクトトランジスタ４のソース端又はアクセストランジスタ７のドレインノードのバイアスを変化させる。
【００１０】
このように信号電荷が蓄積される間、リセットトランジスタ１のソース端とセレクトトランジスタ４のソース端の電位が変化し、この際、アクセストランジスタ７のゲートにロー選択信号入力端子８を介してロー選択信号が入力されると、フォトダイオード６で生成された信号電荷による電位差をカラム選択ライン９の方に出力する。
【００１１】
このように、フォトダイオード６の電荷生成による信号レベルを検出した後、リセット信号入力端子２を介したリセット信号によってリセットトランジスタ１がオン状態に変わり、フォトダイオード６に蓄積された信号電荷は全部リセットされる。
【００１２】
このような３ＴＲピクセル構造のＣＭＯＳイメージセンサーのノイズ問題を解決するために構成された４ＴＲピクセル構造のＣＭＯＳイメージセンサーの構造は次の通りである。
【００１３】
図４に示すように、ゲートにリセット信号入力端子２２を介してリセット信号が印加され、一方の電極はフローティングノード２５に接続され、他方の電極はＶＤＤ端子２３に接続されるリセットトランジスタ２１と、ゲートがフローティングノード２５に接続され、一方の電極はＶＤＤ端子２３に接続されるセレクトトランジスタ２４と、ゲートにはロー選択信号入力端子３１を介してロー選択信号が入力され、一方の電極は前記セレクトトランジスタ２４に直列接続され、他方の電極がカラム選択ライン３２に接続されるアクセストランジスタ３０と、前記フローティングノード２５に一方の電極が接続され、ゲートがトランスファ信号入力端子２８に接続されて蓄積電荷の読み出し時に電荷を移送させるトランスファトランジスタ２９と、電荷移送時に蓄積電荷を表面の方に集中させるフォトゲート２６を含み、前記トランスファトランジスタ２９と接地端子３３との間に構成されるフォトダイオード２７とから構成されている。
【００１４】
このような４ＴＲピクセル構造のＣＭＯＳイメージセンサーのセンシング動作を以下に説明する。
【００１５】
まず、外部からの入射光によってフォトダイオード２７に電荷が蓄積される。
蓄積した信号電荷は、フォトゲート２６のバイアスがハイレベルに変わる間に、フォトダイオード２７の表面の方へ集中し、このとき、トランスファトランジスタ２９のゲートにトランスファ信号が入力されてトランスファトランジスタ２９がターンオンされると、フローティングノード２５へ信号レベルが伝達される。この状態で、もし、リセットトランジスタ２１がオフ状態を維持していれば、フローティングノード２５に蓄積された信号電荷によってリセットトランジスタ２１のソース端であるフローティングノード２５の電位が変化され、これにより、セレクトトランジスタ２４のゲート電位が変化される。
【００１６】
セレクトトランジスタ２４のゲート電位の変化は、セレクトトランジスタ２４のソース端又はアクセストランジスタ３０のドレインノードのバイアスを変化させる。このとき、アクセストランジスタ３０のゲートにロー選択信号入力端子３１を介してロー選択信号が入力されると、フォトダイオード２７で生成された信号電荷による電位差をカラム選択ライン３２の方に出力するようになる。
【００１７】
このようにフォトダイオード２７の電荷生成による信号レベルを検出した後、リセット信号入力端子２２を介したリセット信号によってリセットトランジスタ２１がオン状態に変わり、信号電荷は全部リセットされる。
上記過程を繰り返して各々の信号レベルの読み出し及びリセットを行うことで、電位の読み出しをも行う。
【００１８】
【発明が解決しようとする課題】
しかし、このような従来のＣＭＯＳイメージセンサーには次のような問題があった。
【００１９】
３ＴＲピクセル構造のＣＭＯＳイメージセンサーは、フォトダイオード、つまり、受光領域を大きくできるので、開口率を高くすることができるが、ピクセルレベルから発生するノイズを除去するために別の回路を必要とするので、結果的にピクセルサイズが大きくなる。
また、フォトダイオードのキャパシタンスが直接的に入力キャパシタンスとして作用するので、感度が落ちるという問題がある。
【００２０】
また、このような３ＴＲピクセル構造の問題を解決するために構成された４ＴＲピクセル構造のＣＭＯＳイメージセンサーは、ノイズをコントロールするためにＣＣＤの技術を利用して電荷移送の効率を高めるので、画質を向上させ、且つ、入力キャパシタンスの小さいフローティングディフュージョンノードを用いて感度を増大させることはできるが、フォトゲートの使用によってブルーレスポンス特性及び開口率が良くない問題がある。
【００２１】
また、フローティングノードによるイメージラグが発生するおそれがある。さらに、フォトゲートを使用することで工程は複雑となる。
【００２２】
本発明は、上記した従来のＣＭＯＳイメージセンサーの問題を解決するためのもので、ピクセル構造を改良して、ＣＣＤの出力特性と同一の出力が得られるようにしたＣＭＯＳイメージセンサーのアクティブピクセル回路を提供することに目的がある。
【００２３】
【課題を解決するための手段】
上記目的を達成するための本発明のＣＭＯＳイメージセンサーのアクティブピクセル回路は、入射光によって信号電荷を生成するフォトダイオードと、カラム選択信号によって前記信号電荷のトランスファ信号をスイッチングする第１トランスファトランジスタと、前記スイッチングされたトランスファ信号によりターンオンされ、前記信号電荷を第１フローティングノードへ移す第２トランスファトランジスタと、前記第１フローティングノードに蓄積された信号電荷によって第２フローティングノードの電位を変化させるソースフォロアドライバトランジスタと、ライン選択信号によって前記第２フローティングノードの電位レベルを読み取るラインセレクトトランジスタと、前記読み取り動作が完了すると、前記第１フローティングノードに蓄積された電荷をリセットするリセットトランジスタとを含んで単位ピクセルが構成されている。
また、前記ラインセレクトトランジスタによって読み取られた信号を、ゲートに印加されるカラム選択信号によってスイッチングされてセンスアンプに出力するカラムセレクトトランジスタを更に備える。
ここで、カラム選択信号は、前記第１トランスファトランジスタのゲートと前記カラムセレクトトランジスタのゲートとに同時に印加され、信号電荷の移送時間とカラム選択時間とが一致する。
また、各カラム選択信号の出力区間で、リセット信号とトランスファ信号とが順次にハイ状態を維持する。
そして、リセット信号がハイ状態である場合は、前記第１フローティングノードに蓄積された信号電荷がリセットされ、トランスファ信号がハイ状態である場合は、前記フォトダイオードに蓄積された信号電荷が前記第１フローティングノードへ移送される。
これにより、トランスファ信号がハイ状態を維持する時点から、その次のリセット信号がハイ状態を維持するまでの区間中に信号検出が行われる。
【００２４】
【発明の実施の形態】
以下、添付の図面を参照して、本発明のＣＭＯＳイメージセンサーのアクティブピクセル回路の実施形態について詳細に説明する。
【００２５】
図１は、本発明によるＣＭＯＳイメージセンサーのアクティブピクセル回路の構成図であり、図２は、図１に示すＣＭＯＳイメージセンサーのアクティブピクセル回路のピクセル駆動のための動作タイミング図である。
【００２６】
図１は、ＣＭＯＳイメージセンサーの単位ピクセルの構造を示しており、このように単位ピクセルを構成して、ＣＣＤのチップセットをそのまま使用できるように、ＣＣＤと同一特性の出力を有するようにしたものである。
【００２７】
まず、単位ピクセル４１は、ゲートにリセット信号入力端子４２を介してリセット信号が印加され、一方の電極はフローティングノード４６に接続され、他方の電極はＶＤＤ端子４４に接続されるリセットトランジスタ４３と、ゲートがフローティングノード４６に接続され、一方の電極はＶＤＤ端子４４に接続され、他方の電極は第２フローティングノード４７に接続されるソースフォロアドライバ（ＳＦＤ）トランジスタ（以下「ＳＦＤトランジスタ」という）４５と、カラム選択信号を供給するカラム選択信号供給ライン５４にゲートが接続され、トランスファ信号をスイッチングする第１トランスファトランジスタ４８と、前記第１トランスファトランジスタ４８の一方の電極にゲートが接続され、蓄積電荷の読み出し時に電荷を移送させる第２トランスファトランジスタ４９と、前記第２トランスファトランジスタ４９と接地端子５２との間に構成され、入射光によって信号電荷を蓄積するフォトダイオード５１と、前記第２フローティングノード４７に一方の電極が接続され、ゲートにライン選択信号が印加されてラインを選択するラインセレクトトランジスタ５０とから構成される。また、ＣＭＯＳイメージセンサーのアクティブピクセル回路は、同一カラム上に構成される単位ピクセル４１に対応して、ゲートにカラム選択信号が印加され、一方の電極が前記ラインセレクトトランジスタ５０の他方の電極とソースフォロアノードとに共通に接続され、他方の電極がセンスアンプ（図示せず）に接続されるカラムセレクトトランジスタ５３を含む。
【００２８】
このように構成されたＣＭＯＳイメージセンサーのアクティブピクセル回路によるイメージセンシング及び信号出力動作は次の通りである。
【００２９】
まず、外部からの入射光によってフォトダイオード５１に電荷が蓄積される。
蓄積した信号電荷は、カラム選択信号によって第１トランスファトランジスタ４８がターンオンすると、トランスファ信号がスイッチングされて第２トランスファトランジスタ４９のゲートに印加され、第１フローティングノード４６に蓄積された電荷による信号レベルが伝達される。この状態で、もし、リセットトランジスタ４３がオフ状態を維持していれば、第１フローティングノード４６に蓄積された信号電荷によって、リセットトランジスタ４３のソース端である第１フローティングノード４６の電位が変化されて、これにより、ＳＦＤトランジスタ４５のゲート電位が変化される。
【００３０】
ＳＦＤトランジスタ４５のゲート電位の変化は、ＳＦＤトランジスタ４５のソース端又はラインセレクトトランジスタ５０のドレインノードのバイアスを変化させる。このとき、ラインセレクトトランジスタ５０のゲートにライン選択信号が入力されると、フォトダイオード５１で生成された信号電荷による電位差をカラムセレクトトランジスタ５３の一方の電極に出力し、カラムセレクトトランジスタ５３のゲートにカラム選択信号が印加されると、この電位差による信号をセンスアンプの方に出力するようになる。
【００３１】
このようにフォトダイオード５１の電荷生成による信号レベルを検出した後、リセット信号入力端子４２を介したリセット信号によってリセットトランジスタ４３がオン状態に変わり、信号電荷は全部リセットされる。
【００３２】
このようなＣＭＯＳイメージセンサーのアクティブピクセル回路によるイメージセンシング及び信号出力動作を、図２に基づいて詳細に説明する。
【００３３】
ＣＣＤと同一の信号を出力するために、カラム選択区間ごとに各々のピクセルは、リセットのためのリセット信号ＲＳと、信号電荷の移送のためのトランスファ信号ＴＸとの組合せで、信号電荷の出力動作を行う。
図２に示すように、単位ピクセル４１によるアレイがｎ×ｍから構成される場合には、１本のライン選択信号ＬＳの周期は、ｍ×ＣＳになる。これは、ライン毎にデータを読み取る場合である。ここで、ＣＳはカラム選択信号である。
【００３４】
カラム選択信号ＣＳは、第１トランスファトランジスタ４８のゲートとカラムセレクトトランジスタ５３のゲートとに同時に印加され、信号電荷の移送時間はカラム選択時間と同一である。
【００３５】
このような本実施形態によるＣＭＯＳイメージセンサーのアクティブピクセル回路は、ピクセル単位で、リセット動作と信号電荷の移送が、カラム選択信号ＣＳの出力区間で順次行われる。また、ＣＣＤと同一の出力特性を得るために、各カラム選択信号ＣＳの出力区間で、リセット信号ＲＳとトランスファ信号ＴＸは、ハイ状態を維持すべきである。
【００３６】
リセット信号ＲＳがハイを維持するときは、第１フローティングノード４６に蓄積された信号電荷がリセットされるときを意味し、トランスファ信号ＴＸがハイを維持するときは、フォトダイオード５１に蓄積された信号電荷が第１フローティングノード４６へ移送されるときを意味する。従って、トランスファ信号ＴＸがハイを維持する時点から、その次のリセット信号ＲＳがハイを維持するまでの区間中に信号検出が行われる。図２のＢ部分は、これを示すものである。
【００３７】
第１フローティングノード４６の電位は、リセット信号ＲＳがハイからローに遷移した後からトランスファ信号ＴＸがハイを維持する前までの電位であって、図２のＡ部分である。
前記Ａ部分とＢ部分との電位差を除去することで、ピクセルレベルノイズを除去するＣＤＳ（Correlated Double Sampling）の実現が可能となる。
このように、本実施形態のＣＭＯＳイメージセンサーのアクティブピクセル回路では、第１、２トランスファトランジスタ４８、４９を用いることで、ピクセル単位のフォトダイオード５１から第１フローティングノード４６への電荷の移送が可能である。
【００３８】
【発明の効果】
以上のような本発明のＣＭＯＳイメージセンサーのアクティブピクセル回路には、次のような効果がある。
【００３９】
請求項１、２によれば、ＣＣＤと同一の出力特性を有しているので、従来の３ＴＲ又は４ＴＲのＣＭＯＳイメージセンサーに比べて画質を向上させる効果がある。
また、第１トランスファトランジスタに印加されるカラム選択信号によって選択的にトランスファ信号がスイッチングされることでピクセルが選択され、各ピクセル単位でフォトダイオードから第１フローティングノードへ電荷の移送が行われるようにする効果がある。
請求項３、４、５、６によれば、ＣＣＤと同一の信号を出力することができ、既存のＣＣＤチップセットをそのまま利用できるので、システム適用性が高い。
また他の効果として、低電圧動作を行うＣＭＯＳを使用することで、画質はＣＣＤ水準まで実現されるので、機器の高品質化、小型化及び低電力化に有利である。
【図面の簡単な説明】
【図１】 本発明によるＣＭＯＳイメージセンサーのアクティブピクセル回路の一実施形態の構成図。
【図２】 図１のＣＭＯＳイメージセンサーのアクティブピクセル回路のピクセル駆動のための動作タイミング図。
【図３】 従来のＣＭＯＳイメージセンサーの３ＴＲピクセル回路の構成図。
【図４】 従来のＣＭＯＳイメージセンサーの４ＴＲピクセル回路の構成図。
【符号の説明】
４１：単位ピクセル
４２：リセット信号入力端子
４３：リセットトランジスタ
４４：ＶＤＤ端子
４５：ＳＦＤトランジスタ
４６：第１フローティングノード
４７：第２フローティングノード
４８：第１トランスファトランジスタ
４９：第２トランスファトランジスタ
５０：ラインセレクトトランジスタ
５１：フォトダイオード
５２：接地端子
５３：カラムセレクトトランジスタ
５４：カラム選択信号供給ライン
Claims (6)
- 入射光によって信号電荷を生成するフォトダイオードと、
カラム選択信号によって前記信号電荷のトランスファ信号をスイッチングする第１トランスファトランジスタと、
前記スイッチングされたトランスファ信号によりターンオンされ、前記信号電荷を第１フローティングノードへ移す第２トランスファトランジスタと、
前記第１フローティングノードに蓄積された信号電荷によって第２フローティングノードの電位を変化させるソースフォロアドライバトランジスタと、
ライン選択信号によって前記第２フローティングノードの電位レベルを読み取るラインセレクトトランジスタと、
前記読み取り動作が完了すると、前記第１フローティングノードに蓄積された電荷をリセットするリセットトランジスタと、
を含んで単位ピクセルが構成されることを特徴とするＣＭＯＳイメージセンサーのアクティブピクセル回路。 - 前記ラインセレクトトランジスタによって読み取られた信号を、ゲートに印加されるカラム選択信号によってスイッチングされてセンスアンプに出力するカラムセレクトトランジスタを更に備えることを特徴とする請求項１記載のＣＭＯＳイメージセンサーのアクティブピクセル回路。
- カラム選択信号は、前記第１トランスファトランジスタのゲートと前記カラムセレクトトランジスタのゲートとに同時に印加され、信号電荷の移送時間とカラム選択時間とが一致することを特徴とする請求項１記載のＣＭＯＳイメージセンサーのアクティブピクセル回路。
- 各カラム選択信号の出力区間で、リセット信号とトランスファ信号とが順次にハイ状態を維持することを特徴とする請求項３記載のＣＭＯＳイメージセンサーのアクティブピクセル回路。
- リセット信号がハイ状態である場合は、前記第１フローティングノードに蓄積された信号電荷がリセットされ、トランスファ信号がハイ状態である場合は、前記フォトダイオードに蓄積された信号電荷が前記第１フローティングノードへ移送されることを特徴とする請求項４記載のＣＭＯＳイメージセンサーのアクティブピクセル回路。
- トランスファ信号がハイ状態を維持する時点から、その次のリセット信号がハイ状態を維持するまでの区間中に信号検出が行われることを特徴とする請求項５記載のＣＭＯＳイメージセンサーのアクティブピクセル回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10435/2000 | 2000-03-02 | ||
| KR1020000010435A KR100359770B1 (ko) | 2000-03-02 | 2000-03-02 | 씨모스 이미지 센서의 액티브 픽셀 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001268443A JP2001268443A (ja) | 2001-09-28 |
| JP4558216B2 true JP4558216B2 (ja) | 2010-10-06 |
Family
ID=19651600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001004493A Expired - Lifetime JP4558216B2 (ja) | 2000-03-02 | 2001-01-12 | Ｃｍｏｓイメージセンサーのアクティブピクセル回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6570144B1 (ja) |
| JP (1) | JP4558216B2 (ja) |
| KR (1) | KR100359770B1 (ja) |
| DE (1) | DE10063094B4 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8432414B2 (en) * | 1997-09-05 | 2013-04-30 | Ecole Polytechnique Federale De Lausanne | Automated annotation of a view |
| KR100542691B1 (ko) * | 2001-07-27 | 2006-01-16 | 매그나칩 반도체 유한회사 | 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법 |
| JP4132850B2 (ja) * | 2002-02-06 | 2008-08-13 | 富士通株式会社 | Ｃｍｏｓイメージセンサおよびその制御方法 |
| JP2003234961A (ja) * | 2002-02-06 | 2003-08-22 | Sharp Corp | 固体撮像素子 |
| US20040113151A1 (en) * | 2002-10-11 | 2004-06-17 | Kabushiki Kaisha Toshiba | CMOS image sensor |
| KR101028137B1 (ko) * | 2003-04-30 | 2011-04-08 | 크로스텍 캐피탈, 엘엘씨 | 씨모스 이미지 센서의 단위화소 |
| US7634376B2 (en) * | 2003-06-16 | 2009-12-15 | Aptina Imaging Corporation | Internal bias measure with onboard ADC for electronic devices |
| US20050128327A1 (en) * | 2003-12-10 | 2005-06-16 | Bencuya Selim S. | Device and method for image sensing |
| JP4128947B2 (ja) * | 2003-12-19 | 2008-07-30 | 株式会社東芝 | 固体撮像装置 |
| KR100755970B1 (ko) | 2004-11-25 | 2007-09-06 | 삼성전자주식회사 | 씨모스 이미지 센서 |
| KR100790586B1 (ko) * | 2006-05-25 | 2008-01-02 | (주) 픽셀플러스 | Ｃｍｏｓ 이미지 센서 액티브 픽셀 및 그 신호 감지 방법 |
| KR100835381B1 (ko) * | 2006-10-20 | 2008-06-04 | 한국전자통신연구원 | 저전압용 이미지 센서 및 이미지 센서의 트랜스퍼트랜지스터 구동 방법 |
| US7829834B2 (en) | 2006-10-20 | 2010-11-09 | Electronics And Telecommunications Research Institute | Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof |
| US8169010B2 (en) | 2006-11-15 | 2012-05-01 | Electronics And Telecommunications Research Institute | Low-voltage image sensor with sensing control unit formed within |
| KR100977834B1 (ko) * | 2007-12-31 | 2010-08-25 | 인제대학교 산학협력단 | 넓은 동적 범위을 갖는 씨모스 이미지 센서 |
| KR101512737B1 (ko) | 2008-11-06 | 2015-04-22 | 삼성전자주식회사 | 픽셀 센서 어레이 및 이를 이용한 이미지 센서 |
| WO2010056438A2 (en) * | 2008-11-13 | 2010-05-20 | Proteus Biomedical, Inc. | Shielded stimulation and sensing system and method |
| GB201012631D0 (en) * | 2010-07-28 | 2010-09-15 | Isis Innovation | Image sensor and method of sensing |
| KR101681490B1 (ko) * | 2010-11-02 | 2016-12-01 | 에스케이하이닉스 주식회사 | 이미지 센싱장치의 제어방법 |
| JP5721405B2 (ja) * | 2010-11-22 | 2015-05-20 | キヤノン株式会社 | 撮像システム、その制御方法及びプログラム |
| US9412782B2 (en) * | 2013-07-08 | 2016-08-09 | BAE Systems Imaging Solutions Inc. | Imaging array with improved dynamic range utilizing parasitic photodiodes within floating diffusion nodes of pixels |
| JP2016139660A (ja) * | 2015-01-26 | 2016-08-04 | 株式会社東芝 | 固体撮像装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171088A (ja) * | 1988-12-24 | 1990-07-02 | Sony Corp | 固体撮像素子 |
| JPH10248034A (ja) * | 1997-03-03 | 1998-09-14 | Nissan Motor Co Ltd | イメージセンサ |
| JPH11122532A (ja) * | 1997-03-10 | 1999-04-30 | Sony Corp | 固体撮像素子およびその駆動方法 |
| JPH11239299A (ja) * | 1998-02-24 | 1999-08-31 | Sony Corp | 固体撮像装置及びその駆動方法、並びにカメラ |
| JP2001085658A (ja) * | 1999-09-09 | 2001-03-30 | Sony Corp | 固体撮像装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471515A (en) | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| AU1835397A (en) * | 1996-01-22 | 1997-08-22 | California Institute Of Technology | Active pixel sensor array with multiresolution readout |
| JPH09246516A (ja) * | 1996-03-13 | 1997-09-19 | Sharp Corp | 増幅型固体撮像装置 |
| JP3540514B2 (ja) * | 1996-08-07 | 2004-07-07 | 富士写真フイルム株式会社 | Ｃｃｄ電荷検出回路 |
| US6320616B1 (en) * | 1997-06-02 | 2001-11-20 | Sarnoff Corporation | CMOS image sensor with reduced fixed pattern noise |
| US5898168A (en) * | 1997-06-12 | 1999-04-27 | International Business Machines Corporation | Image sensor pixel circuit |
| JP4255527B2 (ja) * | 1997-10-20 | 2009-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3219036B2 (ja) * | 1997-11-11 | 2001-10-15 | 日本電気株式会社 | 固体撮像装置 |
| US5952686A (en) * | 1997-12-03 | 1999-09-14 | Hewlett-Packard Company | Salient integration mode active pixel sensor |
| JP3496918B2 (ja) * | 1997-12-26 | 2004-02-16 | キヤノン株式会社 | 固体撮像装置 |
| JP3529022B2 (ja) * | 1998-01-30 | 2004-05-24 | シャープ株式会社 | 電荷転送素子 |
| KR100278285B1 (ko) * | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
| US6466266B1 (en) * | 1998-07-28 | 2002-10-15 | Eastman Kodak Company | Active pixel sensor with shared row timing signals |
| US6242728B1 (en) * | 1998-08-20 | 2001-06-05 | Foveon, Inc. | CMOS active pixel sensor using native transistors |
-
2000
- 2000-03-02 KR KR1020000010435A patent/KR100359770B1/ko active IP Right Grant
- 2000-11-28 US US09/722,727 patent/US6570144B1/en not_active Expired - Lifetime
- 2000-12-18 DE DE10063094A patent/DE10063094B4/de not_active Expired - Lifetime
-
2001
- 2001-01-12 JP JP2001004493A patent/JP4558216B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171088A (ja) * | 1988-12-24 | 1990-07-02 | Sony Corp | 固体撮像素子 |
| JPH10248034A (ja) * | 1997-03-03 | 1998-09-14 | Nissan Motor Co Ltd | イメージセンサ |
| JPH11122532A (ja) * | 1997-03-10 | 1999-04-30 | Sony Corp | 固体撮像素子およびその駆動方法 |
| JPH11239299A (ja) * | 1998-02-24 | 1999-08-31 | Sony Corp | 固体撮像装置及びその駆動方法、並びにカメラ |
| JP2001085658A (ja) * | 1999-09-09 | 2001-03-30 | Sony Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100359770B1 (ko) | 2002-11-04 |
| DE10063094B4 (de) | 2008-04-24 |
| US6570144B1 (en) | 2003-05-27 |
| DE10063094A1 (de) | 2001-09-06 |
| JP2001268443A (ja) | 2001-09-28 |
| KR20010086511A (ko) | 2001-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4558216B2 (ja) | Ｃｍｏｓイメージセンサーのアクティブピクセル回路 | |
| JP3658278B2 (ja) | 固体撮像装置およびそれを用いた固体撮像システム | |
| US6107655A (en) | Active pixel image sensor with shared amplifier read-out | |
| US8816266B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US8085330B2 (en) | Image pickup apparatus | |
| US6215113B1 (en) | CMOS active pixel sensor | |
| KR100834424B1 (ko) | 이미지 센서 | |
| US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| KR100597651B1 (ko) | 이미지 센서, 실제 이미지를 전기적 신호로 바꾸는 장치 및 그 방법 | |
| KR100542691B1 (ko) | 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법 | |
| JPH11266404A (ja) | Ｃｍｏｓ領域アレイ・センサのための不整合非依存リセット感知 | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JP2006157009A (ja) | Ｃｍｏｓイメージセンサ | |
| JP2013162148A (ja) | 個体撮像装置および駆動方法、並びに電子機器 | |
| JP2007184928A (ja) | Ｃｍｏｓイメージセンサ | |
| KR20070016382A (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
| JPH1084505A (ja) | 能動画素センサおよびその選択信号を生成する方法 | |
| JP2008042827A (ja) | 固体撮像素子 | |
| JPH0698080A (ja) | 固体撮像素子 | |
| KR100307929B1 (ko) | 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 씨모스능동 이미지 센서 | |
| JP2004104116A (ja) | 撮像装置 | |
| KR200171771Y1 (ko) | 두 개의 픽셀 트랜지스터를 이용한 씨엠오에스 능동이미지 센서 | |
| JP2006060294A (ja) | 固体撮像素子 | |
| JP2002247456A (ja) | 走査回路とそれを用いた撮像装置 | |
| KR100381330B1 (ko) | 씨모스 이미지 센서의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061211 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100625 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4558216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |