-
Ursprung der Erfindung
-
Die
hier beschriebene Erfindung wurde bei der Durchführung von Arbeit unter einem
NASA-Vertrag ausgeführt
und ist den Bestimmungen des Public Law 96-517 (35 USC 202) unterworfen,
bei denen sich der Vertragspartner entschieden hat, das Eigentum
vorzubehalten.
-
Gebiet der Erfindung
-
Die
Erfindung bezieht sich auf Halbleiterbildgebungsvorrichtungen. Genauer
gesagt bezieht sich die Erfindung auf eine Siliziumbildgebungsvorrichtung,
die mittels eines CMOS-kompatiblen Verfahrens hergestellt werden
kann, und auf spezifische verbesserte Techniken, die von einem derartigen System
verwendet werden.
-
US-A-5262871
beschreibt einen Bildsensor mit der Fähigkeit für verschiedene Auflösungen,
indem das gleichzeitige Auslesen von Gruppen von Pixeln in einer
ausgewählten
interessierenden Region und das Zusammenfügen der resultierenden Signale in
ein einziges Superpixelsignal ermöglicht wird.
-
Hintergrund und Zusammenfassung
-
Viele
Halbleiter können
zum Erfassen eines Signals verwendet werden, das ein Bild angibt.
Ladungskopplungsvorrichtungen (CCDs = Charge Coupled Devices), Photodiodenarrays,
Ladungsinjektionsvorrichtungen (charge injection devices) und Hybridbrennebenen-Arrays
(hybrid focal plane arrays) sind einige der üblicherweise verwendeten Vorrichtungen.
CCD's werden häufig verwendet,
da sie eine ausgereifte Technologie darstellen, für große Formate
und sehr kleine Pixelgröße geeignet
sind und rauschverringerte Ladungsdomänenverarbeitungstechniken,
wie beispielsweise Binning und zeitverzögerte Integration ermöglichen.
-
CCD-Bildgebungsvorrichtungen
leiden jedoch unter einer Anzahl von Nachteilen. Beispielsweise
verringert sich die Signaltreue einer CCD, da der Ladungstransferwirkungsgrad
auf mit der Anzahl von Stufen potenziert wird. Da CCDs viele Stufen verwenden,
muss die CCD-Fertigungstechnik für
einen sehr effizienten Ladungstransferwirkungsgrad optimiert werden.
CCDs sind ebenfalls gegen Strahlungsschäden empfänglich, erfordern eine gute
Abschirmung, um Unschärfe
zu vermeiden, und weisen eine hohe Verlustleistung für große Arrays
auf.
-
Das
spezialisierte CCD-Halbleiterfertigungsverfahren ist bestimmt, den
Ladungstransferwirkungsgrad der CCD zu maximieren. Dieses spezialisierte
CCD-Verfahren war jedoch mit der komplementären Metalloxidhalbleiter-Verarbeitung ("CMOS"-Verarbeitung) inkompatibel,
die herkömmlicherweise
verwendet wurde. Die für
die Bildgebungsvorrichtung erforderliche Bildsignalverarbeitungselektronik
wird häufig
in CMOS gefertigt. Demgemäß war es
aufgrund der Inkompatibilität
der Verarbeitungstechniken schwierig, chipinterne Signalverarbeitungselektronik
in eine CCD-Bildgebungsvorrichtung
zu integrieren. Wegen dieses Problems wurde die Signalverarbeitungselektronik
häufig
chipextern ausgeführt.
-
Typischerweise
wird jede Spalte von CCD-Pixeln in eine entsprechende Zelle eines
seriellen Ausgangsregisters transferiert, dessen Ausgabe von einem
einzigen chipinternen Verstärker
(z. B. einen Source-Folger-Transistor) verstärkt wird, bevor sie in einer
chipexternen Signalverarbeitungselektronik verarbeitet wird. Diese
Architektur begrenzt die Ausleseframerate, die der chipinterne Verstärker handhaben
kann, proportional zu der Anzahl von Ladungspaketen geteilt durch
die Anzahl von Pixeln in der Bildgebungsvorrichtung.
-
Die
anderen Arten von Bildgebungsvorrichtungen weisen ebenfalls Probleme
auf. Photodiodenarrays zeigen hohes kTC-Rauschen. Dies macht es unpraktisch,
eine Diode oder einen Kondensatorknoten auf die gleiche Anfangsspannung
am Anfang jeder Integrationsperiode zurückzusetzen. Photodiodenarrays
leiden ebenfalls unter Verzögerung.
-
Ladungsinjektionsvorrichtungen
weisen ebenfalls hohes Rauschen auf.
-
Hybridbrennebenen-Arrays
zeigen weniger Rauschen, wobei sie jedoch für viele Anwendungen unerschwinglich
aufwändig
sind und relativ kleine Arraygrößen aufweisen.
-
Angesichts
der obigen, von den Erfindern erkannten Problemen ist es eine Aufgabe
der Erfindung, eine Bildgebungsvorrichtung bereitzustellen, die
den niedrigen kTC-Rauschpegel einer CCD ohne die zugeordnete CMOS-Inkompatibilität und andere oben
beschriebenen Probleme aufweist.
-
Viele
Bildgebungsanwendungen, einschließlich Modellierung von biologischem
Sehen, Stereo-Telemetrie, Mustererkennung, Zielverfolgung und progressive Übertragung
von komprimierten Bildern, haben Bilddaten mit sich ändernder
Auflösung verwendet.
Die Verfügbarkeit
dieser Daten ermöglicht
dem Benutzer eine Einheit, z. B. ein Frame von Daten, mit der niedrigsten
notwendigen Auflösung
für die
aktuelle Aufgabe zu erhalten. Dies kann unnötige Verarbeitungsschritte
eliminieren, die mit dem Erhalten eines detaillierteren Bilds verbunden
sind. In der Vergangenheit wurden derartige Bilddaten mit verschiedenen
Auflösungen
durch eine Bildpyramidenvorgehensweise erzeugt. Die beobachtete
Szene wird mit der höchstmöglichen
Auflösung
für den
Bildgeber, der verwendet wird, abgebildet. Die nächsten Gruppen von Pixelausgaben
werden verarbeitet, um eine kombinierte Ausgabe zu erzeugen, die
ein Frame/Bild mit niedrigerer Auflösung darstellt. Dieses Frame/Bild
mit niedrigerer Auflösung
wird ebenfalls gespeichert. Das Verfahren wird fortgesetzt, bis
eine vorbestimmte Anzahl von unterschiedlichen Auflösungsniveaus
erhalten wird. Das gewünschte
Auflösungsniveau
wird dann ausgelesen.
-
Viele
vorhergehenden Versuche verwendeten Software, um den Bildinhalt
neu anzuordnen. Der Aufbau solcher Multi-Resolution-Pyramide durch Software kann
jedoch ein sehr rechenintensiver und zeitaufwändiger Teil einer Bildverarbeitungsaufgabe sein.
Viele Computer werden in der Größenordnung von
Hunderten von Millisekunden für
ein 512 × 512 Pixelarray
verbrauchen. Dies erfordert, dass jedes Auflösungsniveau einzeln verarbeitet
und getrennt gespeichert wird. Die resultierende Verarbeitungszeit kann
die Implementierung ein Multi-Resolution-Auslesen bei Systemen,
bei denen Daten mit Videoraten erforderlich sind (z. B. 30 Frames
pro Sekunde), schwierig machen. Das Problem wird sogar noch schlimmer
für Bildverarbeitungsaufgaben,
die an Bildern von großem
Format durchgeführt
werden (z. B. 1024 × 1024
Pixelarrays), wobei die Ausgabe von Millionen von Pixeln beteiligt
sein kann.
-
Es
ist eine weitere Aufgabe der Erfindung, ein Auslesesystem mit verschiedenen
Auflösungen bzw.
ein Multi-Resolution-Auslesesystem
bereitzustellen, das Bilddaten mit einer gewünschten Auflösung und
mit Geschwindigkeiten größer als
oder gleich der oben erwähnten
Videoraten bereitstellen kann.
-
In
Anbetracht des obigen wird die Erfindung in den unabhängigen Ansprüchen dargelegt.
Die abhängigen
Ansprüche
beziehen sich auf weitere vorteilhafte Ausführungsformen.
-
Die
Erfindung kann in einer Bildgebungsvorrichtung verkörpert sein,
die als eine monolithische integrierte CMOS-Schaltung in einem CMOS-Halbleiterverfahren
gemäß dem Industriestandard
ausgebildet ist. Die integrierte Schaltung umfasst ein Brennebenen-Array
von Pixelzellen, wobei jede der Zellen ein Photogate umfasst, das
das Substrat zum Akkumulieren von durch Licht erzeugten Ladungen
in einem darunterliegenden Abschnitt des Substrats in einem darunterliegenden
Abschnitt überlagert,
und eine Ladungskopplungsvorrichtung, die auf dem Substrat benachbart
dem Photogate ausgebildet ist, die einen Abtastknoten und mindestens
eine Stufe einer Ladungskopplungsvorrichtung zum Transferieren von
Ladung von dem darunterliegenden Abschnitt des Substrats zu dem
Abtastknoten aufweist.
-
Bei
einer bevorzugten Ausführungsform
umfasst der Abtastknoten des Abschnitts der Ladungskopplungsvorrichtung
eine "Floating-Diffusion" bzw. einen erdfreien
Diffusionsbereich und die Stufe der Ladungskopplungsvorrichtung
ein Transfergate, das das Substrat zwischen der Floating-Diffusion
und dem Photogate überlagert.
Diese bevorzugte Ausführungsform
kann ferner eine Vorrichtung zum periodischen Rücksetzen eines Potentials des
Abtastknotens auf ein vorbestimmtes Potential einschließlich einer
Drain-Vorspannung und ein Rücksetzgate zwischen
der Floating-Diffusion und der Drain-Diffusion umfassen, wobei das
Rücksetzgate
mit einem Rücksetzsteuersignal
verbunden ist.
-
Die
Bildgebungsvorrichtung umfasst ebenfalls eine Ausleseschaltung mit
mindestens einem Ausgangstransistor. Vorzugsweise ist der Ausgangstransistor
ein Source-Folger- Ausgangsfeldeffekttransistor,
der in jeder Pixelzelle ausgebildet ist, wobei die Floating-Diffusion
mit seinem Gate verbunden ist. Die Ausleseschaltung kann ferner
einen mit dem Source-Folger-Ausgangstransistor verbunden Feldeffekt-Last-Transistor und vorzugsweise
eine korrelierte Doppelabtastschaltung mit einem zwischen dem Source-Folger-Ausgangstransistor
und dem Lasttransistor verbundenen Eingangsknoten umfassen. Die
Brennebene der Zellen ist ebenfalls vorzugsweise mit Reihen und
Spalten organisiert, und die Ausleseschaltung weist mehrere Lasttransistoren und
mehrere korrelierte Doppelabtastschaltungen auf. In diesem Fall
ist jede Zelle in jeder Spalte von Zellen mit einem einzigen gemeinsamen
Lasttransistor und einer einzigen gemeinsamen korrelierten Doppelabtastschaltung
verbunden. Diese gemeinsamen Lasttransistoren und korrelierten Doppelabtastschaltungen
sind an dem Boden der jeweiligen Spalten von Zellen angeordnet,
mit denen sie verbunden sind.
-
Bei
der bevorzugten Implementierung wird Ladung zuerst unterhalb des
Bilderfassungselements einer Pixelzelle akkumuliert. Dieses Bilderfassungselement
kann ein Photogate, eine aktive Pixelzelle oder eine aktive Photodiode
sein, wobei jede dieser entweder im Strom- oder Spannungsmodus arbeiten
kann. Zwecks Einfachheit wird das Bilderfassungselement hier als
ein Photogate bezeichnet, und mit Bezug auf ein Photogate. Es ist
ersichtlich, dass die Verwendung einer Photodiode bestimmte Unterschiede
von dem Photogatebetrieb aufweisen wird. Die Photodiode erfordert
ein Transfergate oder ein Photogate. Die Photodiffusion ist somit
dementsprechend größer. Außerdem wird
die Information in umgekehrter Reihenfolge ausgelesen – Ladung
zuerst, dann Rücksetzniveau.
Dieser Doppelabtastvorgang ist somit nicht korreliert und kompensiert
somit kTC-Rauschen nicht.
-
Es
sei nun zu der Beschreibung des bevorzugten Photogatemodus zurückgekehrt,
bei dem die korrelierte Doppelabtastschaltung die Floating-Diffusion,
nachdem sie zurückgesetzt
wurde, an einem Kondensator direkt abtastet. Die akkumulierte Ladung
wird dann an die Floating-Diffusion transferiert, und das Abtastverfahren
wird wiederholt, wobei das Ergebnis bei einem anderen Kondensator
gespeichert wird. Die Differenz zwischen den beiden Kondensatoren
ist die Signalausgabe. In Übereinstimmung
mit einer weiteren Verfeinerung wird dieser Differenz auf festgelegtes
Musterrauschen korrigiert, indem sie von einer anderen Differenz
subtrahiert wird, die zwischen den beiden Kondensatoren abgetastet wird,
während
sie vorübergehend
kurzgeschlossen sind.
-
Die
Bildgebungsvorrichtung kann ebenfalls eine das Substrat übelagernde
Mikrolinsenschicht aufweisen. Diese Mikrolinsenschicht umfasst eine Brechungsschicht
und einzelne in der Schicht ausgebildete Linsen, die mit einzelnen
Zellen in Beziehung stehen. Jede einzelne Zelle weist eine Krümmung auf,
um Licht zu einem photoempfindlichen Abschnitt der jeweiligen Zelle
hin zu fokussieren.
-
Die
oben erwähnte
Pixelzellenstruktur kann ebenfalls vorteilhafterweise modifiziert
werden, um die gleichzeitige Integration des Arrays zu ermöglichen,
wodurch ein "Schnappschuss"-Bild bereitgestellt
wird. Die Modifikation bringt ein Hinzufügen eines Speichergate mit
sich, das das Substrat überlagert
und imstande ist, die akkumulierte durch Licht erzeugte Ladung in
einem benachbarten darunterliegenden Abschnitt des Substrats zu
speichern. Außerdem
umfasst der Abschnitt der Ladungskopplungsvorrichtung eine zusätzliche
Stufe der Ladungskopplungsvorrichtung, die in Kombination mit der
ursprünglichen
Stufe Ladung von dem Abschnitt des unterhalb dem Photogate liegenden
Substrats zu dem Abtastknoten transferiert. Diese zusätzliche
Stufe umfasst ein zwischen dem Photogate und dem Speichergate angeordnetes
Zwischentransfergate. Im Betrieb wird die unterhalb des Photogates
akkumulierte Ladung zu dem Abschnitt des Substrats unterhalb dem
Speichergate mittels der Aktion des Zwischentransfergate transferiert.
Die Ladung wird dann zu der Floating-Diffusion über die Aktion des Transfergates
nur während
des Auslesens transferiert. Auf diese Weise kann das gesamte Array
(oder ein Teil davon) gleichzeitig integriert und die akkumulierte Ladung
gespeichert werden, bis sie auszulesen ist.
-
Jedes
der oben beschriebenen Arrays oder ein Photodiodenarray kann ebenfalls
modifiziert werden, um eine Fähigkeit
zur Bildgebung mit verschiedenen Auflösungen aufzunehmen. Dies wurde
mittels einer Mehrfachauflösungsschaltung
oder Multi-Resolution-Schaltung durchgeführt, die mit jeder der Pixelzellen
verbunden ist. Die Multi-Resolution-Schaltung verarbeitet das von
jeder einer Gruppe von Zellen ausgegebene Bildsignal, wobei ein
angrenzender Block innerhalb des Arrays gebildet wird. Die neuen
Blöcke
innerhalb des Arrays bilden die neuen Pixel des Bilds mit neuer
Auflösung.
-
Genauer
gesagt mittelt die Multi-Resolution-Schaltung vorzugsweise Bildsignale,
die von einen Block bildenden Zellen ausgegeben werden, um eine
Blockmittelwertausgabe zu erzeugen. Diese Blockmittelwertausgabe
stellt ein Bildsignal mit niedrigerer Auflösung dar.
-
Ein
bedeutender Vorteil eines Blockmittelwertbildungsverfahrens, das
ein Bild mit niedrigerer Auflösung
erzeugt, ist verringerte Verarbeitungszeit. Rauschverringerungstechniken
sind ebenfalls möglich.
Ein Blockmittelwertbildungsverfahren kann von der Multi-Resolution-Schaltung
an den von der Pixelzelle gerade nach dem Rücksetzen ausgegebenen Signalen
sowie auch an den Signalen, die ausgegeben werden, nachdem die durch
Licht erzeugte Ladung akkumuliert und transferiert wurde, durchgeführt werden.
Die beiden Blockmittelwerte, d. h. der Blockrücksetz-Mittelwert und der Blocksignalmittelwert
werden dann differenziell verglichen, um ein verringertes Rauschausgangssignal
zu erzeugen. Die Multi-Resolution-Schaltung kann ebenfalls konfiguriert
sein, um die oben erwähnten
Blockmittelwerte in Abhängigkeit
von der Zeit zu mitteln. In diesem Fall verwendet das von den Pixelzellen
ausgegebene Bildsignal eine Folge von diskreten Bildauslesungen, wobei
jede Auslesung die von der Bildvorrichtung zu einer unterschiedlichen
Zeit betrachtete Szene darstellt. Die nach jeder Auslesung erzeugten
Blockmittelwerte werden für
eine vorgeschriebene Anzahl von Iterationen gemittelt, um den zeitlichen
Blockmittelwert zu erzeugen.
-
Die
oben beschriebene Multi-Resolution-Schaltung könnte ebenfalls in einem Array
verwendet werden, bei dem der aktive photoempfindliche Teil jeder
Pixelzelle eine Photodiode ist.
-
Eine
alternative Version der Schaltungsanordnung mit verschiedenen Auflösungen wird
verwendet, um Gruppen der Photodioden untereinander zu verbinden,
die ein Array bilden, um angrenzende Blöcke innerhalb des Arrays zu
bilden und die Blockmittelwerte auszugeben. Wenn ein derartiges
Array verwendet wird, könnte
es außerdem
weiter modifiziert werden, um eine Bildgebung mit niedrigem Licht zu
ermöglichen.
Insbesondere würde
das modifizierte Photodiodenarray Pixelzellen aufweisen, die eine Photodiode,
eine Floating-Diffusion,
ein mit der Floating-Diffusion verbundenes Ausleseschaltungsmittel und
ein Transfergate zwischen der Floating-Diffusion und der Photodiode
umfassen. Die Multi-Resolution-Schaltung
würde noch
immer verwendet werden, um Blöcke
zu bilden. Der Block würde
jedoch über der
Floating-Diffusion
von nur einer der Zellen innerhalb eines Blocks ausgelesen werden.
Dies verbessert das Ausgangssignal und ermöglicht eine Bildgebung bei
schwachen Licht.
-
Zusätzlich zu
den zuvor beschriebenen Vorteilen werden weitere Aufgaben und Vorteile
der Erfindung aus der hier folgenden ausführlichen Beschreibung in Verbindung
mit den Zeichnungsfiguren offensichtlich.
-
Kurzbeschreibung der Zeichnungen
-
Diese
und weitere Aspekte der Erfindung werden nun ausführlich mit
Bezug auf die begleitenden Zeichnungen beschrieben, in denen zeigen:
-
1 ein
Diagramm, das die Architektur einer bevorzugten einzelnen Brennebenenzelle
darstellt;
-
2 eine
Draufsicht einer integrierten Schaltung, die ein Brennebenen-Array
von Zellen der in 1 dargestellten Art aufweist;
-
3A ein
schematisches Diagramm der Zelle von 1;
-
3B eine
Draufsicht einer integrierten Schaltung, die ein Brennebenen-Array
von Zellen einer von 1 ähnlichen Art darstellt, wobei
jedoch der Last-FET und die Abtastschaltung von jeder Zelle entfernt
und als gemeinsame Elemente an dem Boden jeder Arrayspalte aufgenommen
sind;
-
4 eine
graphische Darstellung des Oberflächenpotentials in dem Ladungstransferabschnitt
der Zelle von 3A;
-
5 eine
Querschnittsansicht einer alternativen Ausführungsform des Brennebenen-Arrays von 2 mit
einer Mikrolinsenschicht;
-
5A eine
Polymerfilterausführungsform;
-
5B eine
Leuchtstoffausführungsform;
-
5C eine
Ausführungsform,
die eine Photonenfreisetzung von dem Leuchtstoff zeigt;
-
6A, 6B und 6C Darstellungen verschiedener
Block-Bildungs-Schemata in einem Array, das Multi-Resolution-Bildgebung in Übereinstimmung
mit der Erfindung benutzt;
-
7 ein
Diagramm, das die Architektur einer integrierten Schaltung darstellt,
die ein Brennebenen-Array mit der Fähigkeit zur Bildgebung mit
verschiedenen Auflösungen
bildet und eine spaltenparallele Vorgehungsweise benutzt;
-
8 ein
Diagramm, das das Herunterabtasten des Arrays von 7 um
einen Faktor Drei darstellt;
-
9 ein
schematisches Diagramm einer Ausführungsform der Bildgebungsschaltung
mit verschiedenen Auflösungen,
die der Architektur von 7 zugeordnet ist;
-
10 ein
schematisches Diagramm einer zeitlichen Mittelwertbildungsschaltung,
die in die Schaltung von 9 aufgenommen werden kann;
-
11 ein
schematisches Diagramm einer alternativen Ausführungsform der Bildgebungsschaltung
mit verschiedenen Auflösungen,
die der Architektur von 7 zugeordnet ist;
-
12 ein
schematisches Diagramm einer Modifikation an der alternativen Ausführungsform
der Bildgebungsschaltung mit verschiedenen Auflösungen von 4,
die eine Version einer Differentialausgabe aufnimmt;
-
13 ein
schematisches Diagramm einer Modifikation an der alternativen Ausführungsform
der Bildgebungsschaltung mit verschiedenen Auflösungen von 4,
die eine zweite Version einer Differentialausgabe beinhaltet;
-
14 ein
Diagramm, das die Architektur einer integrierten Schaltung darstellt,
die ein Brennebenen-Array von Photodioden mit der Fähigkeit
zur Bildgebung mit verschiedenen Auflösungen bildet und eine räumlich parallele
Vorgehensweise benutzt; und
-
15 ein
schematisches Diagramm einer alternativen Ausführungsform der Architektur
von 14, die eine Bildgebungsfähigkeit mit niedrigem Licht
beinhaltet.
-
Ausführliche Beschreibung der bevorzugten
Ausführungsformen
-
1 ist
ein vereinfachtes Blockdiagramm einer Pixelzelle 10 eines
Brennebenen-Arrays aus vielen derartigen Zellen, die in einer integrierten Schaltung
ausgebildet sind. Jede Zelle 10 umfasst ein Photogate 12,
einen dem Photogate 12 benachbarten Ladungstransferabschnitt 14 und
eine dem Ladungstransferabschnitt 14 benachbarte Ausleseschaltung 16. 2 zeigt
ein Brennebenen-Array aus vielen Zellen 10, die auf einem
Siliziumsubstrat 20 ausgebildet sind.
-
3A ist
ein vereinfachtes schematisches Diagramm einer Zelle 10 und
ihrer zugeordneten Verarbeitung. Jedes Pixel 10 umfasst
einen Photogatebereich und seine zugeordnete Schaltungsanordnung
(30–50)
und Reihen-Decodiererelemente 55, 60. 3A zeigt
das Photogate 12 mit einer relativ großen Photogateelektrode 30,
die das Substrat überlagert.
Der Ladungstransferabschnitt 14 umfasst eine Transfergateelektrode 35 benachbart
der Photogateelektrode 30, eine Floating-Diffusion 40,
eine Rücksetzelektrode 45 und
eine Drain-Diffusion 50. Die Ausleseschaltung 16 umfasst
einen Source-Folger-Feldeffekttransistor (Source-Folger-FET) 55,
einen Reihenauswahl-FET 60, einen Last-FET 65 und eine
korrelierte Doppelabtastschaltung 70.
-
Das
Oberflächenpotentialdiagramm
von 4 zeigt die Photogateelektrode 30, die
von einem Photogatesignal PG auf einer positiven Spannung gehalten
wird, um eine Potentialmulde 80 in dem Substrat 20 zu
bilden, in der durch Licht erzeugte Ladung während einer Integrationsperiode
akkumuliert wird. Die Transfergateelektrode 35 wird anfangs
auf einer geringeren positiven Spannung durch ein Transfergatesignal
TX gehalten, um einen Potentialberg 85 benachbart der Potentialmulde 80 zu
bilden. Die Floating-Diffusion 40 ist
mit dem Gate des Source-Folger-FET 55 verbunden, dessen
Drain mit einer Drain-Versorgungsspannung VDD verbunden ist. Die Rücksetzelektrode 45 wird
anfangs durch ein Rücksetzsignal
RST auf einer Spannung gehalten, die der Spannung an dem Transfergate 30 entspricht,
um einen Potentialberg 90 darunter zu bilden. Die mit der Drain-Diffusion 50 verbundene
Drain-Versorgungsspannung VDD erzeugt eine konstante Potentialmulde 95 unterhalb
der Drain-Diffusion 50.
-
Während der
Integrationsperiode akkumulieren Elektronen in der Potentialmulde 80 unterhalb
der Photogateelektrode 30 im Verhältnis zu dem auf das Substrat 20 einfallenden
Photonenfluss. Am Ende der Integrationsperiode wird das Oberflächenpotential
unterhalb der Floating-Diffusion 40 schnell auf ein Potentialniveau 100 geringfügig über der
Potentialmulde 95 zurückgesetzt.
Dies wird durch das Rücksetzsignal
RST erreicht, das vorübergehend
auf eine höhere
positive Spannung ansteigt, um den Potentialberg 90 vorübergehend
zu entfernen und eine nach unten gerichtete Potentialtreppe von
dem Transfergatepotentialberg 85 zu der Drain-Diffusionspotentialmulde 95 bereitzustellen,
wie es in der Zeichnung von 4 angegeben
ist. Nachdem das Rücksetzgate 45 zu
seinem Anfangspotential zurückgegeben wird
(wobei der Potentialberg 90 wiederhergestellt wird), tastet
die Ausleseschaltung 70 das Potential der Floating-Diffusion 40 kurz
ab, und dann ist die Zelle 10 bereit, die durch Licht erzeugte
Ladung von unterhalb der Photogateelektrode 30 zu transferieren.
Zu diesem Zweck fällt
das Photogatesignal PG auf eine geringere positive Spannung ab,
um einen Potentialberg 105 unterhalb der Photogateelektrode 30 zu
bilden und dadurch ein nach unten gerichtetes Treppenoberflächenpotential
von der Photogateelektrode 30 zu der Potentialmulde 100 unterhalb
der Floating-Diffusion 40 bereitzustellen. Dieser Vorgang transferiert
die Ladung von unterhalb der Photogateelektrode 30 zu der
Floating-Diffusion 40, wobei das Potential der Floating-Diffusion 40 von
dem Niveau (100), auf das es zuvor zurückgesetzt wurde, auf ein neues
Niveau 107 geändert
wird, das die Menge der während
der Integrationsperiode akkumulierten Ladung angibt. Dieses neue
Potential der Floating-Diffusion 40 wird an der Source
des Source-Folger-FET 55 abgetastet. Bevor jedoch die Ausleseschaltung 70 die
Source des Source-Folger-FET 55 abtastet, kehrt das Photogate-Signal
PG zu seiner anfänglichen
(positiveren) Spannung zurück.
Dieses gesamte Verfahren wird für
die nächste
Integrationsperiode wiederholt.
-
Die
Ausleseschaltung 70 umfasst eine Signalabtast/Halteschaltung
(S/H-Schaltung) einschließlich
eines S/H-FET 200 und eines Signalspeicherkondensators 205,
der durch den S/H-FET 200 und durch den Reihenauswahl-FET 60 mit
der Source des Source-Folger-FET 55 verbunden ist. Die
andere Seite des Kondensators 205 ist mit einer Source-Vorspannung VSS verbunden.
Die eine Seite des Kondensators 205 ist ebenfalls mit dem
Gate eines Ausgangs-FET 210 verbunden. Der Drain des Ausgangs-FET
ist durch einen Spaltenauswahl-FET 220 mit einem Signalabtastausgangsknoten
VOUTS und durch einen Last-FET 215 mit der Drain-Spannung VDD
verbunden. Ein "Signalabtast/Halte" genanntes Signal
(SHS-Signal) schaltet
den S/H-FET 200 kurz an, nachdem die unterhalb der Photogateelektrode 30 akkumulierte
Ladung zu der Floating-Diffusion 40 transferiert wurde,
so dass der Kondensator 205 die Source-Spannung des Source-Folger-FET 55 speichert,
die die Menge der zuvor unterhalb der Photogateelektrode 30 akkumulierten
Ladung angibt.
-
Die
Ausleseschaltung 70 umfasst ebenfalls eine Rücksetz-Abtast/Halteschaltung
(Rücksetz-S/H-Schaltung)
mit einem S/H-FET 225 und
einem Signalspeicherkondensator 230, der durch den S/H-FET 225 und
durch den Reihenauswahl-FET 60 mit der Source des Source-Folger-FET 55 verbunden ist.
Die andere Seite des Kondensators 230 ist mit der Source-Vorspannung
VSS verbunden. Die eine Seite des Kondensators 230 ist
ebenfalls mit dem Gate eines Ausgangs-FET 240 verbunden.
Der Drain des Ausgangs-FET 240 ist durch einen Spaltenauswahl-FET 245 mit
einem Rücksetzabtastausgangsknoten
VOUTR und durch einen Last-FET 235 mit der Drain-Spannung
VDD verbunden. Ein "Rücksetzabtast/Halte" genanntes Signal
(SHR-Signal) schließt
den S/H-FET 225 kurz an, direkt nachdem das Rücksetzsignal
RST das Rücksetzen
des Potentials der Floating-Diffusion 40 veranlasst hat,
so dass der Kondensator 230 die Spannung speichert, auf
die die Floating-Diffusion zurückgesetzt
wurde.
-
Die
Ausleseschaltung liefert eine besondere Form einer korrelierten
Doppelabtastung des Potentials der Floating-Diffusion, wobei die Ladung, die unterhalb
dem Photogate 12 während
jeder Integrationsperiode integriert wird, am Ende jeder Integrationsperiode
aus dem Spannungsunterschied an den Ausgangsknoten VOUTS und VOUTR
der Ausleseschaltung 70 erhalten werden kann. Dies minimiert die
Auswirkungen von kTC-Rauschen, da die Differenz zwischen VOUTS und
VOUTR von jeder Variation in der Rücksetzspannung RST unabhängig ist.
-
5 zeigt
eine transparente brechende Mikrolinsenschicht 110, die über dem
Brennebenen-Array von 2 aufgetragen sein kann. Die
Mikrolinse 110 umfasst sphärische Abschnitte 115,
die über
jeder Zelle 10 zentriert und gesteuert sind, um Licht zu der
Mitte jedes Photogate 12 zu fokussieren. Dies hat den Vorteil,
dass Licht verwendet wird, das ansonsten außerhalb der optisch aktiven
Region des Photogate 12 fallen würde. Beispielsweise würde mindestens
etwas von dem Licht, das gewöhnlicherweise entweder
auf den Ladungstransferabschnitt 14 oder die Ausleseschaltung 15 einfällt (1),
in dem Photogatebereich mit der Hinzufügung der Mikrolinsenschicht 110 abgetastet
werden. Dies hat die Wirkung, die Fläche zu maximieren, nämlich die
Abschnitte des Substrats, die den Nicht-Photogatebereich umfassen,
werden auf einen anderen Punkt fokussiert.
-
5A und 5B zeigen
eine alternative Ausführungsform
der Erfindung, die Farbfilterung verwendet. Farbfilterung ermöglicht eine
räumliche Farbtrennung
in einer Bildgebungsvorrichtung. CCD-Vorrichtungen verwenden gewöhnlicherweise eine
Art der Farbtrennung auf diese Art und Weise.
-
Das
bevorzugte System ermöglicht
einer Mehrzahl von Pixeln, unterschiedliche Farbfilter-Eigenschaften
aufzuweisen, um einen Farbfilterungseffekt bereitzustellen. Typischerweise
wird dies mittels Farbfilter in einer Arrayform durchgeführt: Beispielsweise
abwechselnd grüne
Filter gemischt mit roten und blauen Filtern. Ein beispielhafter
Filtervorgang würde
Grün/Rot/Grün/Blau/Grün/Rot/Grün/Blau verwenden,
wobei dieses Muster für
die Länge
des Arrays fortgeführt
wird.
-
Gemäß dieser
Ausführungsform
der Erfindung werden Farbfilter verwendet, um den Linsenvorgang
von 5 zu ergänzen.
-
Das
bevorzugte System verkörpert
seinen Betrieb in einer der beiden in 5A und 5B gezeigten
Formen. Die erste in 5A gezeigte Form verwendet ein
Polymerfarbfilterarray. Derartige Polymerfarbfilterarrays sind in
der Technik bekannt. Eine Schicht 600 ist vorzugsweise
eine rote Schicht und wird zuerst über den gesamten Chip aufgetragen. Nach
der Auftragung wird eine Ätztechnik
verwendet, um den roten Filterbereich 600 überall mit
Ausnahme der gewünschten
Pixel 10 zu entfernen. Eine Planierungsschicht 602 deckt
die entfernten Bereiche ab, um dadurch die Oberfläche zu planieren,
wodurch die Oberfläche
eben gemacht wird. Ein blaues Filter 604 wird als nächstes über dem
Pixel 10A aufgetragen. Das blaue Filter 604 wird
auf ähnliche
Weise geätzt, so
dass es nur das gewünschte
Pixel 10A abdeckt. Der verbleibende Bereich wird durch
eine zweite Planierungsschicht 606 planiert. Schließlich wird
ein grünes
Filter 610 über
dieser planarisierten Schicht gebildet, das das Pixel 10B abdeckt.
Die Planierungsschicht 602 ebnet den resultierenden Bereich,
so dass das grüne
Filter 610 nur das Pixel 103 abdeckt.
-
Jedes
Pixel einschließlich
der Polymerschicht wird durch Mikrolinsen 115A, 115B und 115C abgedeckt.
Die Mikrolinsen modifizieren das ankommende Licht in Verbindung
mit der Polymerschicht. Das Licht wird somit sowohl durch die Mikrolinsen 115A bis 115C als
auch durch CFA-Teile 612, 606 und 600 geändert. Jedes
Pixel empfängt
somit vorzugsweise Licht, das durch die Linse und durch das Farbfilterarray
geändert
wurde.
-
Dieses
Polymerfarbfilterarray opfert eine bestimmte Betrag der Auflösung der
Szene. Jedes Pixel der Szene wird durch drei Pixel abgebildet, und
somit sind einige der Pixel einer unterschiedlichen Farbe fest zugeordnet.
-
Eine
in 5B gezeigte alternative Ausführungsform verliert keine Auflösung, sondern
erfordert stattdessen mehrere Chips, um ein Bild zu bilden. Diese
würden
eine 3-Chip-Kamera
bilden. Alle Pixel eines Chips 660 werden durch ein rotes
Filter 620 abgedeckt. Somit bildet dieser Chip die rote
Szene – entweder
die roten Komponenten oder das Komplement der roten Komponenten – ab. Analog
umfassen die anderen Chips grüne
Filter und blaue Filter. Die drei Chips bilden zusammen das gesamte
Bild.
-
Noch
eine weitere Ausführungsform
verwendet einen Wellenlängenumwandlungsleuchtstoff 650, wie
in 5C gezeigt. Ein Wellenlängenumwandlungsleuchtstoff
ist typischerweise abgestimmt, um Strahlen einer gewünschten
Wellenlänge,
z. B. UV- oder Röntgenstrahlstrahlung,
anzunehmen. Typischerweise reagiert die Siliziumunterschicht nicht
auf die gleiche Wellenlänge.
Daher emittiert der Leuchtstoff ein Photon der geeigneten Art, um
das darunterliegende Silizium 652 ordnungsgemäß anzuregen, wenn
die Strahlung empfangen wird. Ein bevorzugtes Beispiel ist, dass
der Leuchtstoff 650 gegen Röntgenstrahlen empfindlich ist,
jedoch ein Photon aus grünem
Licht emittiert, das von der Schaltungsanordnung 652 erfasst
wird, die ein Sensor irgendeiner der hier beschriebenen Arten sein
kann.
-
Obwohl
die Ausführungsform
von 5C die Verwendung des Wellenlängenumwandlungsleuchtstoffs über der
gesamte Oberfläche
der Vorrichtung in Betracht zieht, ist es ebenfalls möglich, einen
Pixelationseffekt zu verwenden. Eine Lochmaske wird verwendet, um
den Leuchtstoff zu maskieren. Der Leuchtstoff wird nun aufgetragen,
wo es durch die Lochmaske erlaubt ist.
-
Es
sollte ebenfalls offensichtlich sein, dass diese gleichen Techniken
bei anderen Brennebenen- und Phatodiodenanwendungen aufgenommen
sein können,
und dass das obige Farbfilterarray nicht auf eine einzige Ausleseschaltung
je Pixelsysteme begrenzt ist.
-
Vorzugsweise
ist das 1 bis 4 entsprechende
Brennebenen-Array in MOS-Silizium oder CMOS oder jeder anderen Technologie
implementiert, die mit dem Industriestandard-CMOS-Fertigungsverfahren
kompatibel ist. Vorzugsweise ist jeder FET ein MOSFET, wobei die
FETs 55, 60, 65, 200 und 225 n-Kanalvorrichtungen
und die FETs 210, 220, 225, 230, 240, 245 p-Kanalvorrichtungen
sind. Die n-Kanal-MOSFETs
und der unterhalb den Gateelektroden 30, 35, 45 liegende
CCD-Kanal und die Diffusionen 40 und 50 können in
einer p-Mulde lokalisiert sein, während die verbleibenden (p-Kanal) Vorrichtungen
außerhalb
der p-Mulde lokalisiert sind. Die an die Gates der p-Kanal-Last-FETs 215 und 235 angelegte
Gatespannung VLP ist eine konstante Spannung von der Größenordnung
von +2,5 Volt. Die an den n-Kanal-Last-FET 65 angelegte
Gatespannung VLN ist eine konstante Spannung von der Größenordnung
von +1,5 Volt.
-
Der
Ladungstransferabschnitt 14 verwendet vorzugsweise nur
eine einzige CCD-Stufe zwischen dem Photogate 12 und der
Floating-Diffusion 40 bei der spezifischen Ausführungsform
von 3A. Dies bedeutet, dass es keinen Verlust aufgrund
von Ladungstransferunwirksamkeit und somit keine Notwendigkeit gibt,
die Vorrichtung mit einem besonderen CCD-Verfahren zu fertigen. Als Ergebnis
kann die Ausleseschaltung 70 sowie auch die Ausgangsschaltungsanordnung
der FETs 55, 60 und 65 ohne weiteres
als Standard-CMOS-Schaltungen implementiert werden, was sie relativ
kostengünstig
macht. Jede geeignete Architektur mit einer Ladungskopplungsvorrichtung
kann benutzt werden, um den Ladungstransferabschnitt 14 zu
implementieren, einschließlich
einer CCD mit mehr als einer Stufe. Beispielsweise können zwei
oder drei Stufen zum Puffern von zwei oder drei Integrationsperioden
nützlich
sein.
-
Weitere
Implementierungen des Konzepts der Erfindung können ohne weiteres durch den
Fachmann angesichts der vorhergehenden Offenbarung aufgebaut werden.
Beispielsweise kann die Floating-Diffusion 40 eine Floating-Gateelektrode
sein. Die Signal- und Rücksetzabtast-
und Halteschaltungen der Ausleseschaltung 70 können jede
geeignete Abtast- und Halteschaltung sein. Außerdem kann eine Abschirmung
der Art, die in der Technik bekannt ist, benutzt werden, um eine
das Photogate 12 umgebende Apertur festzulegen. Die Erfindung
kann ebenfalls als eine vergrabene Kanal, n-Kanal-Mulde oder p-Kanal-Vorrichtung
implementiert sein.
-
Ein
weiteres Merkmal der Erfindung, das zum Eliminieren von festem Musterrausch
aufgrund von Variationen in der FET-Schwellenspannung über dem Substrat 20 nützlich ist,
ist ein kurzschließender FET 116 über den
Abtastkondensatoren 205, 235. Nachdem die akkumulierte
Ladung als die Potentialdifferenz zwischen den Ausgangsknoten VOUTS
und VOUTR gemessen wurde, wird ein Kurzschluss-Signal VM vorübergehend
an das Gate des kurzschließenden
FET 116 angelegt, und die VOUTS-VOUTR-Differenz wird erneut
gemessen. Diese letztere Differenz ist ein Maß der Disparität zwischen
den Schwellenspannungen der Ausgangs-FETs 210, 240,
und kann als die feste Musterdifferenz bezeichnet werden. Die feste
Musterdifferenz wird von der Differenz zwischen VOUTS und VOUTR
subtrahiert, die an dem Ende der Integrationsperiode gemessen wird,
um festes Musterrauschen zu entfernen.
-
Wie
hier zuvor erläutert
wurde, kann ein Floating-Gate anstatt der Floating-Diffusion 40 verwendet
werden. Ein derartiges Floating-Gate wird schematisch in 3A durch
eine vereinfachte Strichlinien-Floating-Gate-Elektrode 41 angegeben. Bei
einer bevorzugten Implementierung betrug die Fläche des L-förmigen Photogates 12 (d.
h. der Photogateelektrode 30) ungefähr 100 μm2;
die Transfergateelektrode 35 und die Rücksetzgateelektrode waren jeweils
etwa 1,5 μm
mal etwa 6 μm;
das Photogatesignal PG variierte zwischen etwa +5 Volt (seine positivere
Spannung) und etwa 0 Volt (seine weniger positive Spannung; das
Transfergatesignal TX betrug ungefähr +2,5 Volt, das Rücksetzsignal
RST variierte zwischen ungefähr
+5 Volt (seine positivere Spannung) und etwa +2,5 Volt (seine weniger
positive Spannung); die Drain-Diffusion 50 wurde auf etwa
+5 Volt gehalten.
-
Die
Arraystruktur von 1 bis 4 kann modifiziert
werden, um eine bevorzugte spaltenparallele Vorgehensweise aufzunehmen.
Der Begriff spaltenparallele Vorgehensweise bezieht sich auf einen Abschnitt
der Ausleseschaltung, der mit dem Boden an den Spalten des Arrays
verbunden ist. Dies ermöglicht,
dass eine gesamte Reihe des Arrays auf einmal verarbeitet wird.
Diese Spaltenvorgehensweise ist im Gegensatz zu einer räumlich parallelen
Verarbeitungsvorgehensweise, bei der jedes Pixel seine eigene Verarbeitungsschaltungsanordnung
aufweist (z. B. die Ausführungsform
von 1 bis 4), oder einer seriellen Verarbeitungsvorgehensweise, bei
der die Ausgabe jedes Pixels sequenziell an einem einzigen Prozessor
zur Verarbeitung gespeist wird.
-
3B zeigt
eine spaltenparallele Vorgehensweise, bei der der Last-FET 65 und
die korrelierte Doppelabtastschaltung 70 von den einzelnen
Pixelzellen 10 weggelassen sind. Stattdessen ist jede Zelle 10 in
einer Spalte des Arrays mit einem gemeinsamen Last-FET 65 und
der Abtastschaltung 70 verbunden. Die gemeinsamen Elemente
sind vorzugsweise an dem Boden jeder Spalte des Arrays angeordnet.
Diese parallele Spaltenarraystruktur weist einen bedeutenden Vorteil
auf. Da der Last-FET 65 und die Abtastschaltung 70 aus
den Pixelzellen 10 entfernt wurden, ist ein größerer photoempfindlicherer Zellenbereich
verfügbar.
Somit wird die Auflösung
jeder Zelle 10 verbessert. Die spaltenparallele Arraystruktur
wird durch Auswählen
einer gesamten Reihe mittels einer konventionellen Reihen- und Spalten-Auswahlschaltungsanordnung 18, 19 ausgewählt. Das
Auswählen
einer Reihe führt
unter anderem dazu, dass die akkumulierte Ladung von der Photogatepotentialmulde 80 jeder
Zelle 10 in der Reihe zu ihrer zugeordneten Floating-Diffusion 40 transferiert
wird. Danach "lesen" die Abtastschaltungen 70 am
Boden jeder Spalte die verbundene Pixelzelle 10 auf der
zuvor beschriebenen Art und Weise. Ein Standardmultiplexer 21 wird
dann benutzt, um die "gelesenen" Pixelzellenwerte
entweder parallel oder seriell auszugeben.
-
Eine
bevorzugte Ausführungsform
des aktiven Pixelsensorarrays ermöglicht ein Auslesen mit verschiedenen
Auflösungen
von Bilddaten. Diese Beschreibung beschreibt eine Hardwareimplementierung
eines Systems, das Bilddaten mit einer benutzerdefinierten Auflösung innerhalb
Videoframeraten auslesen kann, die durch Aufbauen und Speichern einer
gesamten Bildpyramide betrieben werden.
-
Die
vorliegende Technik verwendet eine Blockmittelwertbildung-Vorgehensweise,
bei der ein lokaler Mittelwert eines Blocks von Pixeln genommen wird,
um ein Superpixel für
niedrigere Auflösung
zu erzeugen. Die Intensität
der Ausgabe von diesem "Superpixel" ist ein Mittelwert
der Intensitäten
aller Pixel innerhalb eines ausgewählten Blocks. Die Pixelblöcke können im
allgemeinen von beliebiger Größe und Form
und irgendwo innerhalb des Arrays angeordnet sein.
-
Beispielsweise
könnte
ein 36 × 36
= 576 Pixelarray in neun quadratische Superpixel aufgeteilt sein,
die jeweils aus 12 × 12
= 144 Pixelblöcken
aufgebaut sind. Die Ausgabe jedes Pixels innerhalb eines Superpixelblocks
wird gemittelt, um eine einzige Ausgabe für den gesamten Block zu bilden.
Jedes Superpixel umfasst darin das Ergebnis von 144 Pixeln; somit
erzeugt dies ein Bild mit einer Auflösung, die 144-mal geringer
als die Auflösung
von der Auslesung von jedem getrennt verarbeiteten einzelnen Pixel
ist. Außerdem
müssen
nur neun Datenpunkte (d. h. einer von jedem Superpixel) anstatt
der 576 Datenpunkte verarbeitet werden, die erforderlich sind, wenn
die Ausgabe von jedem Pixel verarbeitet werden würde. Dies führt zu gewaltigen Ersparnissen
bei der Verarbeitungszeit. In einigen Fällen kann ein Bild mit niedrigerer
Auflösung,
wie das oben beschriebene, für
den jeweiligen Bedarf ausreichen. Außerdem kann, sogar wenn letztendlich
eine höhere
Auflösung erforderlich
ist, eine Auslesung mit niedrigerer Auflösung ausreichend sein, um die
spezifischen Bereiche in dem Gesamtbild zu identifizieren, die von
Interesse sind. In einem derartigen Fall wird diese Technik verwendet,
um Bilddaten nur aus Pixeln innerhalb des interessierenden Bereichs
zu verarbeiten. Hier muss das Bildsignal von jedem einzelnen Pixel
nicht erneut verarbeitet werden; die gemittelte Ausgabe von Pixelblöcken innerhalb
des Fensters wird stattdessen verwendet. Somit kann, wenn eine Auflösung ausreichend
ist, die geringer als die maximal mögliche von der Bildgebungsvorrichtung
ist, die Verarbeitungszeit einmal mehr verringert werden. Die Bilddaten
mit niedrigerer Auflösung
können
verwendet werden, um einen interessierenden Bereich innerhalb des
abzubildenden Fensters mit einer höheren Auflösung weiter zu identifizieren.
-
6A bis 6C liefern
ein Beispiel dieses Vorgangs. 6A zeigt
ein 36 × 36
Pixelarray 500, das in neun 12 × 12 Superpixel 502 blockweise
gemittelt ist. Ein interessierender Bereich in dem oberen linken
Quadranten wird aus den dadurch erhaltenen Bilddaten mit niedrigerer
Auflösung
identifiziert. Dieser interessierende Bereich kann dann weiter identifiziert
werden. 6B zeigt diesen interessierenden Bereich 504,
der ungefähr
eine 12 × 12
Pixelregion des Arrays 500 abdeckt. Dieser Bereich 504 wurde
in neun Sub-Superpixel 508 blockweise gemittelt, die jeweils
einen 4 × 4
Pixelblock aufweisen. Die von der in 6B dargestellten
Bildgebungsvorrichtung bereitgestellten Bilddaten von dazwischenliegender Auflösung werden
verwendet, um einen weiteren interessierenden Bereich 510 zu
identifizieren. Dieser Bereich 510 wird, wie in 6C gezeigt,
mit der höchsten
Auflösung
mittels des 2 × 2
Arrays von Pixeln 512 abgebildet. Der Begriff "höchste Auflösung" bedeutet hier, dass die Auslesung von
jedem einzelnen Pixel in dem interessierenden Bereich im Gegensatz
zu dem blockweise gemittelten verarbeitet wird.
-
Eine
bevorzugte Architektur für
das oben beschriebene aktive Pixelsensorarray mit Multi-Resolution
wird in 7 gezeigt. Diese Architektur
verwendet die zuvor erläuterte
spaltenparallele Vorgehensweise. Ein 2D-Array 602 von aktiven
Pixelsensoren umfasst eine an dem Abschnitt des Arrays – z. B. dem
Boden des Arrays – angeordnete
Ausleseschaltung 504 mit verschiedenen Auflösungen,
wie in 7 gezeigt. Hier basiert der Begriff spaltenparallele
Vorgehensweise auf der Schaltungsanordnung 604 mit verschiedenen
Auflösungen,
die mit dem Boden an den Spalten des Arrays 602 verbunden
ist. Diese Konfiguration ermöglicht,
dass eine gesamte Reihe des Arrays 602 auf einmal verarbeitet
werden kann, wie es nachstehend erläutert wird.
-
Die
spaltenparallele Vorgehensweise greift auf jedes Pixel in dem Array 602 durch
eine herkömmliche
Reihen- und Spalten-Auswahlschaltungsanordnung 606 zu.
Die Reihen- und Spalten-Auswahlschaltungsanordnung 606 schaltet
die Ausgaben von einer Reihe des Arrays 602 oder eines
Abschnitts davon auf die mit dem Boden jeder Spalte verbundene Schaltungsanordnung 604 mit
verschiedenen Auflösungen
um. Die Schaltungsanordnung 604 mit verschiedenen Auflösungen umfasst
einen Spalten-Mittelwertbildungsabschnitt 608, der mit
dem Array 602 verbunden ist, und einen Reihen- Mittelwertbildungsabschnitt 610,
der mit dem Spalten-Mittelwertbildungsabschnitt 608 verbunden
ist.
-
Die
bevorzugte Struktur, die verwendet wird, um die Ausgaben eines Blocks
von Pixeln in dem Array 602 zu mitteln, wird in 8 gezeigt.
Das folgende nimmt ein Beispiel an, bei dem das Array 602 in eine
Reihe benachbarter 3 × 3
Pixelblöcke 603 aufgeteilt
ist. Eine erste Reihe von Pixeln 606a wird ausgelesen,
und jeweils drei gruppierte Pixel werden zusammen in der Spalten-Mittelwertbildungsschaltung 608 gemittelt.
Diese 3-Pixel-Mittelwerte werden in dem Reihen-Mittelwertbildungsabschnitt 610 gespeichert.
Dieses Verfahren wird von den nächsten
beiden aufeinanderfolgenden Reihen 606b, 606c wiederholt,
um eine Gesamtzahl von drei Reihen von Information zu erhalten,
die nun in der Reihen-Mittelwertbildungsschaltung
gespeichert sind.
-
Der
Reihen-Mittelwertbildungsabschnitt 610 berechnet einen
Mittelwert der drei Eingaben für
jeden Block und gibt diesen aus. Dieser Mittelwert ist somit eine
durchschnittliche Ausgabe für
jeden der 3 × 3
Blöcke
für die
ersten drei Reihen 606a–c. Die Ausgabe des
Reihen-Mittelwertbildungsabschnitts 610 wird
von einem herkömmlichen
Multiplexer 612 aufgenommen, der entweder eine serielle
oder parallele Auslesung bereitstellen kann, wie gewünscht.
-
Das
oben beschriebene Blockmittelwertbildungsverfahren wird dann für die nächsten drei
Reihen des Arrays wiederholt, bis der gesamte Arrayblock gemittelt
wurde. Es sei bemerkt, dass das gesamte Array nicht blockweise gemittelt
werden muss. Wie es in der späteren
Erläuterung
der Schaltungsimplementierung dieser allgemeinen Architektur offensichtlich
wird, kann ein Abschnitt des Arrays exklusiv von dem Rest des Arrays
blockweise gemittelt werden, indem auf die Mittelwertbildung einiger
der Pixel in einer Reihe verzichtet wird. Beispielsweise würde bei
dem obigen Beispiel, wenn die Verarbeitung auf die ersten drei Pixel
der ersten drei Reihen begrenzt wäre, nur der 3 × 3 Block
in der oberen rechten Ecke des Arrays gemittelt und ausgelesen. Dies
liefert eine programmierbare Fensterbildungsfähigkeit.
-
Ein
zeitlicher Mittelwertbildungsabschnitt 611 kann optional
zwischen dem Reihen-Mittelwertbildungsabschnitt 610 und
dem Multiplexer 612 verbunden sein. Im Betrieb wird die
Ausgabe von dem Reihen-Mittelwertbildungsabschnitt 610,
die die oben erwähnten
Blockmittelwerte für
eine bestimmte Iteration der Bildauslesung von dem Pixelarray 602 darstellen,
in dem zeitlichen Mittelwertbildungsabschnitt 611 gespeichert.
Danach werden zusätzliche
Ausgaben, die einer vorbestimmten Anzahl von Iterationen zugeordnet
sind, gespeichert und gemittelt. Schließlich werden die zeitlich gemittelten
Blockwerte an den Multiplexer 612 transferiert. Die Anzahl
von gemittelten Iterationen hängt
von der von der Bildgebungsvorrichtung erwarteten Framerate ab.
-
Es
sei beispielsweise angenommen, dass die Gesamtverarbeitungszeit,
um die blockweise gemittelten Werte von dem Reihen-Mittelwertbildungsabschnitt 610 zu
erhalten, ungefähr
15 ms und die gewünschte
Framerate ungefähr
30 ms beträgt.
Diese beiden aufeinanderfolgenden Frames können durch den zeitlichen Mittelwertbildungsabschnitt 611 vor
der Ausgabe an den Multiplexer 612 gemittelt werden. Obwohl
dies immer noch Bilddaten mit der erwarteten Framerate bereitstellt,
kann die zeitliche Mittelwertbildung der Bilddaten von dem Array 602 vorteilhafterweise
bei einer Ereigniserfassungsanwendung verwendet werden. Wenn die
beobachtete Szene sich sehr langsam ändert, kann es beispielsweise
keine Differenz zwischen der Bildausgabe bei einer Iteration und
der nächsten
geben, die groß genug
ist, um zu bestimmen, dass ein Ereignis aufgetreten ist. Die Mittelwertbildung
einer Mehrzahl von Iterationen ermöglicht jedoch einen genaueren
Vergleich mit einer nachfolgenden, auf ähnliche Weise gemittelten Ausgabe.
-
Die
oben beschriebene Multi-Resolution-Ausleseschaltungsanordnungs-Architektur
kann in einer Vielfalt von Wegen implementiert sein. Zwei bevorzugte
Vorgehensweisen werden nun erläutert. Beide
ordnen vorzugsweise die Schaltungsanordnung mit verschiedenen Auflösungen an
dem Boden der Arrayspalten und greifen auf sie durch einen Satz von
programmierbaren Schaltern zu. Jedes bekannte programmierbare Schaltnetzwerk
kann für
dieses Schalten verwendet werden.
-
Eine
erste Implementierung verwendet eine Vorgehensweise mit passivem
Kondensator, die schematisch in 9 gezeigt
ist. Zwei Kondensatorbänke 702 und 704 sind
durch einen Satz von programmierbaren Schaltern untereinander verbunden, um
Signalmittelwertbildung durchzuführen.
Die erste Bank 702 entspricht dem zuvor beschriebenen Spalten-Mittelwertbildungsabschnitt 608,
während
die zweite Bank 704 dem Reihen-Mittelwertbildungsabschnitt 610 entspricht.
Alle Kondensatoren in beiden Bänken 702, 704 weisen
vorzugsweise den gleichen Kapazitätswert auf. Beispielsweise
wurden Kondensatoren von 3 pf in einer geprüften Umgebung benützt, wobei
jedoch bevorzugterweise der Kapazitätswert in einem Bereich von
1 bis 10 pf liegt. Die dritte Kondensatorbank 704', die in dem
Strichlinien-Kästchen
in 9 gezeigt ist, ist die optionale Kondensatorbank
für die
zeitliche Mittelwertbildungsschaltung 611. Kondensatoren,
wie hier beschrieben, umfassen entweder lineare Doppel-Polykondensatoren
oder lineare MOS-Kondensatoren oder reguläre MOS-Kondensatoren.
-
Der
Betrieb dieser Schaltung wird nun anhand des Verfahrens zur Mittelwertbildung
eines 3 × 3
Blocks erläutert.
Die Schalter der ersten und vierten Spalten- Mittelwertbildungsabschnitte 706a und 706d sind
geöffnet
(d. h. die Auswahl wurde aufgehoben), während die anderen Schalter 706b und 706c geschlossen
sind (d. h. ausgewählt).
Signale, die von drei Pixeln des Arrays ausgegeben werden, die der ersten
Reihe des zu mittelnden Blocks entsprechen, werden auf den Spalten-Mittelwertbildungsabschnitts-Kondensatoren 708a, 708b,
und 708c durch "Gesamt-Pulsen" (globally pulsing,
d.h. kurzzeitiges Schließen
und danach Öffnen)
der Signalauswahlschalter 710a, 710b und 710c abgetastet.
Diese Leitungen wurden zu den Ausgängen der oben erwähnten Pixel
umgeschaltet. Dies veranlasst, dass die drei gezeigten Mittelwertbildungsabschnitts-Kondensatoren 708a, 708b und 708c geladen
werden. Da die Kondensatoren 708a, 708b und 708c zusammen durch
die geschlossenen Spalten-Mittelwertbildungsabschnittschalter 706b und 706c verbunden
sind, verteilt sich die Ladung erneut, so dass die Spannung an jedem
Kondensator 708 im wesentlichen die gleiche ist. Als nächstes wird
der Auswahlschalter der ersten Reihe 712a geschlossen,
wodurch die drei Spalten-Mittelwertbildungskondensatoren 708a, 708b und 708c veranlasst
werden, den Mittelwertbildungskondensator der ersten Reihe 714a zu
laden. Alle anderen Auswahlschalter der ersten Reihe 712b und 712c bleiben
während
dieses Transfers offen. Das Verfahren wird dann für die zweite
Reihe des gemittelten Blocks wiederholt. Dieses Mal ist jedoch der Auswahlschalter
der zweiten Reihe 712b geschlossen, während die anderen offen bleiben.
Dies lädt den
Mittelwertbildungskondensator der zweiten Reihe 714b mit
diesen Werten. Schließlich
wird das Verfahren für
die dritte Reihe des Blocks wiederholt, wobei der Mittelwertbildungskondensator
der dritten Reihe 714c durch Schließen des Auswahlschalters der
dritten Reihen 712c geladen wird. Nachdem alle drei Reihen- Mittelwertbildungskondensatoren 714a, 714b und 714c einzeln
geladen wurden, wird die Ladung durch kurzes Schalten der Reihen-Mittelwertbildungsschalter 716a, 716b, 716c und 716d mit
dem gleichen Muster wie die Spalten-Mittelwertbildungsschalter, d. h. die
ersten 716a und vierten 716d werden offengelassen,
während
die zweiten 716b und dritten 716c hin- und hergeschaltet
werden, neu verteilt. Dies gleicht die Ladung zwischen den Reihen-Mittelwertbildungskondensatoren 714a, 714b und 714c aus,
so dass die Spannung an jedem Kondensator 714 den Mittelwert
der ursprünglich
an den einzelnen Kondensatoren 714 platzierten Spannungen
darstellt. Somit ist der Betrag der Ladung an den Kondensatoren 714 für den Blockmittelwert
repräsentativ.
Der Blockmittelwert wird entweder an einen Multiplexer oder einen
zeitlichen Mittelwertbildungsabschnitt (falls verwendet) durch kurzes
Schalten des Ausgangsschalters 718a, 718b und 718c von
irgendeinem der drei Reihen-Mittelwertbildungsabschnitts-Kondensatoren 714 ausgelesen.
-
Die
Ladung in den Reihen-Mittelwertkondensatoren 714 wird von
der Ausgangsleitung 720 durch Puffer 722 gepuffert,
wie beispielsweise einem Source-Folger-Ausgangsverstärker, um
jedes mögliche Laden
von der Ausgangsleitung 720 zu verhindern. Die Ladungsverteilung
zwischen den Spalten- und Reihen-Mittelwertbildungskondensatoren 708a, 708b und 708c, 714a, 714b und 714c während des Ladungstransferschritts
kann durch Folger vermieden werden, wobei jedoch bevorzugterweise
ein konstanter Faktor von 1/2 auf die Auslesung von dem Reihen-Mittelwertbildungsabschnitt 704 angewendet wird,
um eine wahre Mittelwertspannung für den 3 × 3 Block zu erhalten. Der
gleiche Faktor würde
auf jeden gemittelten Block beliebiger Größe Anwendung finden.
-
Die
Reihen-Mittelwertbildungskondensatoren 714 werden durch
Gesamt-Pulsen (globally pulsing) der Reihen- Mittelwertbildungsrücksetzschalter 724 zurückgesetzt.
Die Spalten- und Reihen-Mittelwertbildungsabschnitte 702, 704 sind
dann bereit, einen weiteren Block oder Blöcke zu mitteln. Es sei bemerkt,
dass es keine Notwendigkeit gibt, die Spalten-Mittelwertbildungskondensatoren 708 ähnlich den
Reihen-Mittelwertbildungskondensatoren 714 zurückzusetzen,
da die Pixel als eine direkte Spannungssteuerung für die Spalten-Mittelwertbildungskondensatoren 708 wirken.
-
Obwohl
das oben beschriebene Verfahren die Mittelwertbildung eines einzigen
3 × 3
Blocks beschrieben hat, kann ein Fachmann erkennen, dass die Schaltung
ebenfalls verwendet werden könnte, um
mehrere Blöcke
in einem beliebigen Muster auf dem Array durch Benutzen der geeigneten
Schaltsequenzen zu mitteln. Die Blöcke sind jedoch vorzugsweise
entweder quadratisch oder rechteckig, wobei die Anzahl von Reihen
geringer als die Anzahl von Spalten ist, um die oben beschriebene
Schaltungsanordnung zu verwenden.
-
Eine
weitere Modifikation liefert eine differentielle Auslesung, wobei
die Notwendigkeit, dass die Ausleseschaltung 70 (von 3)
bei jeder Pixelzelle verwendet wird, vermieden wird. Dies hat den
Vorteil, den photoempfindlichen Bereich der Zelle zu erhöhen. Dies
wird durch Bereitstellen von zwei Bänken von Reihen-Mittelwertbildungs-Kondensatoren 704, 704' in dem Reihen-Mittelwertbildungsabschnitt
erreicht, wie in 9 gezeigt (in den gestrichelten Kästchen dargestellte
zweite Bank). Die Rücksetzbank 704' und eine Signalbank 704 sind
in der Konfiguration identisch. Beide Bänke 704, 704' sind mit dem
Spalten-Mittelwertbildungsabschnitt 702 verbunden.
Die Bank 704' ist
durch getrennte Reihen-Mittelwertbildungsrücksetzauswahlschalter 712' verbunden.
Jeder Rücksetzkondensator 714' in der mit
einer Rücksetzausgangsleitung 720' verbundenen
Rücksetzbank 704' ist durch jeweilige
Folger 722' verbunden,
und die Ausgabe jedes Kondensators 714 in der Signalbank 704 ist
letztendlich mit der Ausgangsleitung 720 verbunden. Diese
Ausgangsleitungen 720, 720' sind ihrerseits jeweils mit den
Eingängen
eines Differentialverstärkers 726 verbunden. Der
Ausgang des Differentialverstärkers 726 ist
mit dem oben erwähnten
zeitlichen Mittelwertbildungsabschnitt oder dem Multiplexer verbunden.
Jeder der Reihen-Mittelwertbildungskondensatorenbänke 704, 704' in diesem modifizierten
Reihen-Mittelwertbildungsabschnitt würde identisch mit der zuvor
beschriebenen Einzelbankversion arbeiten. Die Rücksetzbank 704' wird jedoch
auf den Spalten-Mittelwertabschnitt 702 umgeschaltet,
nur nachdem die Pixelzellen zurückgesetzt
wurden (d. h. wie in Verbindung mit 3A beschrieben)
und bevor irgendeine akkumulierte Ladung an den Floating-Diffusionsknoten 40 transferiert
wurde. Umgekehrt wird die Signalbank 704 auf den Spalten-Mittelwertbildungsabschnitt 702 umgeschaltet,
sobald die akkumulierte Ladung zu der Floating-Diffusion 40 transferiert
wurde. Auf diese Art und Weise stellt die Ladung an jedem Rücksetzkondensator 714' den durchschnittlichen
Rücksetzwert
eines Blocks dar, und die Ladung an jedem Kondensator 714 in
der Signalbank 704 stellt den durchschnittlichen Signalwert
des Blocks dar. Somit würde die
Differenz dieser beiden Durchschnittswerte den Blockmittelwert frei
von irgendwelchem kTC-Rauschen für
die zuvor erläuterten
Gründe
darstellen.
-
Es
sei bemerkt, dass das Eliminieren der Ausleseschaltung 70 (von 3A)
ebenfalls das zuvor beschriebene vorteilhafte Merkmal der Erfindung eliminieren
würde,
das festes Musterrauschen unterdrückt. Bei der Ausleseschaltung 70 war
ein kurzschließender
FET 116 über
die Abtastkondensatoren 205, 235 verbunden, um
das Rauschen zu verringern. Das feste Musterrauschen kann ebenfalls unterdrückt werden,
indem eine ähnliche
Strategie bei der Multi-Resolution-Schaltung von 9 verwendet wird.
Kreuzschienenschalter 728 können bei dieser Schaltung verwendet
werden. Diese Schalter 728 verbinden, wenn geschlossen,
die Signalbank 704 mit der Rücksetzbank 704'. Die Ausgabe
von dem Differentialverstärker 726,
die erhalten wird, wenn die Kreuzschienenschalter 728 geschlossen
sind, wird von der Ausgabe subtrahiert, die an dem Ende der Integrationsperiode
erhalten wird, bevor die Schalter 728 geschlossen sind.
Das Ergebnis ist ein Signal, das nach festem Musterrauschen ausgeglichen
wurde.
-
10 zeigt
Modifikationen des zeitlichen Mittelwertbildungsabschnitts 611.
Zeitliche Mittelwertbildungskondensatoren 732 sind mit
dem Reihen-Mittelwertbildungsabschnitt
verbunden. Obwohl nur eine einzige Bank gezeigt ist, kann eine Einzel- oder
Doppelkondensatorbankstruktur benutzt werden. Eine Einzelbankstruktur
würde man
verwenden, wenn die oben beschriebene Modifikation, um eine Differentialausgabe
bereitzustellen, nicht verwendet würde. Es könnte ebenfalls der Fall sein,
wobei die Differentialausgangsschaltung verwendet wird, wobei jedoch
die Signalausgabe von den Differentialverstärkern in eine einzelne Bank
des zeitlichen Mittelwertbildungskondensators 732 gespeist
wird. Es kann jedoch vorteilhaft sein, zwei unabhängige Bänke von
zeitlichen Mittelwertbildungskondensatoren 732 bereitzustellen,
die jeweils mit der Rücksetzbank und
der Signalbank des oben erwähnten
Differential-Reihen-Mittelwertbildungsabschnitts
verbunden sind. In diesem Fall würden
die Rücksetz-
und Signalausgangssignale von dem Reihen-Mittelwertbildungsabschnitt
nicht mit dem Differentialverstärker verbunden
sein. Stattdessen würden
die Rücksetz- und
Signalausgaben von den beiden zeitlichen Mittelwertbildungsbänken mit
diesem Verstärker
verbunden sein. Die zeitliche Doppelmittelwertbildungs-Kondensatorbankstruktur
weist den Vorteil auf, Signalrauschen zu unterdrücken, das innerhalb einer einzelnen
Kondensatorbank erzeugt werden könnte.
-
Die
folgende Einzelbankbeschreibung ist auf eine Doppelbankstruktur
anwendbar. Mit einer Doppelbankstruktur wird das Verfahren in sowohl
der Rücksetz-Bank
(wenn die Pixel zurückgesetzt
wurden) als auch der Signalbank (nachdem die Ladung in dem Pixel
akkumuliert wurde) durchgeführt,
und dann wird die Ausgabe von jedem differenziell verglichen.
-
10 zeigt
eine Bank von zeitlichen Mittelwertbildungskondensatoren 732,
die zwischen dem Reihen-Mittelwertbildungsabschnitt
und dem Multiplexer verbunden sind. Der zeitliche Mittelwertbildungsabschnitt 730 ist
wie der Reihen-Mittelwertbildungsabschnitt 704 (von 12)
konfiguriert und ist ebenfalls auf eine Weise verbunden, die der
Weise ähnlich
ist, mit der der Spalten-Mittelwertbildungsabschnitt 702 mit
dem Reihen-Mittelwertbildungsabschnitt 704 verbunden
ist. Es sei jedoch bemerkt, dass in dem Reihen-Mittelwertbildungsabschnitt 730 vorzugsweise
keine Puffer 722 verwendet werden, wenn er mit dem zeitlichen
Mittelwertbildungsabschnitt 730 verbunden ist.
-
Die
in 10 gezeigte Schaltung wird nun verwendet, um zu
erläutern,
wie drei getrennte Bildgebungsframes zeitlich gemittelt werden können. Sobald
das zuvor beschriebene Blockmittelwertbildungsverfahren abgeschlossen
ist, wird der erste zeitliche Auswahlschalter 734a geschlossen.
Dies veranlasst die Ausgabe von dem Reihen-Mittelwertbildungsabschnitt den ersten
zeitlichen Mittelwertbildungskondensator 732a zu laden.
Die anderen zeitlichen Auswahlschalter 734b und 734c bleiben
während
dieses Transfers offen. Dieses Verfahren wird wiederholt, sobald
ein Blockmittelwert für
die nächste Bildgeberauslesung
bestimmt wurde, wobei jedoch dieses Mal der zweite zeitliche Auswahlschalter 734b geschlossen
ist, während
die anderen 734a und 734c offen bleiben. Dies
lädt den
zweiten zeitlichen Mittelwertbildungskondensator 732b.
Das Verfahren wird ein drittes Mal für die nächste Iteration wiederholt, wobei
der dritte zeitliche Mittelwertbildungskondensator 732c durch
Schließen
des dritten zeitlichen Auswahlschalters 734c' geladen wird. Nachdem alle drei
der zeitlichen Mittelwertbildungskondensatoren 732a, 732b und 732c einzeln
geladen wurden, wird die Ladung durch kurzes Schalten der zeitlichen
Mittelwertbildungsschalter 736a, 763b, 736c und 736d in
dem gleichen Muster wie die Spalten-Mittelwertbildungsschalter neu verteilt,
d. h. der erste 736a und vierte 736d werden offengelassen,
während
der zweite 736b und dritte 736c hin- und hergeschaltet werden.
Diese Verbindung gleicht die Ladung zwischen den Kondensatoren 732a, 732b und 732c aus, so
dass die Spannung an jedem Kondensator den Mittelwert der Spannungen
darstellt, die ursprünglich in
ihnen einzeln gehalten wurde. Somit weist jeder der zeitlichen Mittelwertbildungskondensatoren 732 eine
Ladung auf, die für
den zeitlichen Mittelwert der drei Bildgebungsausleseiterationen
repräsentativ
ist. Dieser zeitliche Blockmittelwert wird an den Multiplexer (oder
Differentialverstärker)
durch kurzes Schalten des zeitlichen Mittelwertbildungsausgangsschalters 738 von
irgendeinem der drei zeitlichen Mittelwertbildungskondensatoren 732 ausgelesen.
Die zeitlichen Mittelwertbildungskondensatoren 732 werden
von der Ausgangsleitung 740 durch Puffer 742 gepuffert.
Eine Ladungsteilung zwischen den Reihen und zeitliche Mittelwertbildungskondensatoren
zwischen dem Ladungstransferschritt schreibt vor, dass ein zusätzlicher Faktor
von 1/2 vorzugsweise auf die Auslesung von dem zeitlichen Mittelwertbildungsabschnitt 730 angewendet
wird.
-
Die
zeitlichen Mittelwertbildungskondensatoren 732 können durch
globales kurzes Schalten der zeitlichen Mittelwertbildungsrücksetzschalter 744 zurückgesetzt
werden.
-
Die
zweite bevorzugte Implementierung der Ausleseanordnung mit verschieden
Auflösungen
verwendet eine Bank von geschalteten Kondensator-Integratoren, die
durch einen Satz von Schaltern untereinander verbunden sind. Durch
geeignetes Einschalten zusätzlicher
Kapazität
von benachbarten Spalten werden geschaltete Kondensatorladungsintegratoren
mit variabler Integrationsverstärkung
verwirklicht. Diese variablen Verstärkungsintegratoren an dem Boden
jeder Spalte werden für
die lokale Mittelwertbildung verwendet, die in zwei Schritten fortfährt. Zuerst
werden Pixel in einer gegebenen Reihe eines Blocks gemittelt. Dann
werden die jeweiligen Reihen des Blocks zusammengemittelt. Die Integratoren
empfangen vorzugsweise eine Differentialeingabe von dem Pixelsignal
und einem Rücksetzniveau,
und führen
im wesentlichen eine korrelierte Doppelabtastung durch, um Pixel-kTC-Rauschen, 1/f-Rauschen
und festes Musterrauschen aufgrund von Schwellenwertspannungsvariationen
zu unterdrücken.
Die Grundschaltung, die das Eintakt-Signal erzeugt, wird in 11 gezeigt.
-
Wie
zuvor wird nach der Signalintegrationsperiode jede Reihe des Arrays
parallel ausgelesen. Vor diesem Auslesen werden die Operationsverstärker 802 durch
kurzes Schalten der Rücksetzschalter 804 sowie
auch der Paare von Rückkopplungskondensator-Mehrfachschaltern
zurückgesetzt.
In der ersten Hälfte
jedes Betriebszyklus werden die ersten Spalten-Mittelwertbildungskondensatorschalter 808 geschlossen,
um eine Spalten-Mittelwertbildung durchzuführen.
-
Pixelzellenausgangssignale
werden auf den Spalten-Mittelwertbildungskondensatoren 810 durch globales
kurzes Schalten der Signalauswahlschalter 812 abgetastet.
Ladung wird dann auf den Spalten-Mittelwertbildungskondensatoren 810 gemäß der gewünschten
Blockgröße neu verteilt,
indem ausgewählte
Spalten-Mittelwertbildungsschalter 814 freigegeben werden.
Beispielsweise würde
mit Bezug auf 14 eine Konfiguration der Spalten-Mittelwertbildungsschalter 814 zur
Mittelwertbildung eines 3 × 3 Blockmusters
erfordern, dass die ersten und vierten Schalter 819 ebenfalls
offen gelassen werden, während
die zweiten und dritten Schalter 814 geschlossen sind.
-
Anschließend werden
die zweiten Spalten-Mittelwertbildungs-Kondensator-Mehrfachschalter 816 gepulst
bzw. kurz geschaltet, wobei die Ladung an die ersten Rückkopplungskondensatoren 818 transferiert
werden. Die Auswahl des ersten Rückkopplungskondensators 818 wird
durch Schließen
nur des ersten Paars von Mehrfachrückkopplungskondensatorschaltern 805 durchgeführt. Bei
jedem anschließenden
Zyklus (n-Zyklus sind für
einen n × n
Block erforderlich) fährt
das Spalten-Mittelwertbildungs- und
-transferverfahren fort, wie gerade für jede Reihe des Blocks beschrieben.
Am Ende jedes anschließenden
Zyklus werden jedoch ausgewählte Mehrfachpaare
von den Reihen-Mittelwertbildungsschaltern 820 gepulst.
Die ausgewählten
Reihen-Mittelwertbildungsschalterpaare 820 sind davon abhängig, welcher
Zyklus gegenwärtig
verarbeitet wird. Beispielsweise ist in dem zweiten Zyklus das Paar von
Reihen-Mittelwertbildungsschaltern 820 geschlossen,
die zwischen den ersten und zweiten Rückkopplungskondensatoren 820 verbunden
sind. Wohingegen in dem dritten Zyklus diese Schalter 820 sowie
auch die Reihen-Mittelwertbildungsschalter 820 zwischen
den zweiten und dritten Kondensatoren 818 geschlossen sein würden, usw..
Das Ergebnis dieses Verfahrens besteht darin, dass jeder der beteiligten
Rückkopplungskondensatoren
eine Ladung aufweist, die den Blockmittelwert darstellt, nachdem
der letzte Zyklus abgeschlossen ist.
-
Eine
Ausgangsleitung 822 ist mit dem Knoten verbunden, der den
Ausgang des Operationsverstärkers 802 und
den Rückkopplungskondensator 818 durch
einen Ausgangsschalter 823 verbunden. Der Blockmittelwert
wird durch kurzes Schalten des Ausgangsschalters 823 einer
der Integratoren ausgelesen. Es sei bemerkt, dass bei der oben beschriebenen
Implementierung, bei der die Rückkopplungskondensatoren 818 von
benachbarten Spalten zugeschaltet werden, die zu mittelnden Blöcke vorzugsweise
entweder quadratisch oder rechteckig sind, wobei die Anzahl von
Reihen geringer als die Anzahl von Spalten ist.
-
Um
die Rauschleistung zu verbessern, ist eine differentielle anstatt
der Mehrfachpixelausgabe bevorzugt. Eine Differentialausleseschaltung
ist in 12 gezeigt. Die Modifikation
fügt einen
zusätzlichen
Operationsverstärker 802', einen Rückkopplungskondensator 818', einen Rücksetzschalter 804' und einen Rückkopplungskondensatorschalter 806' hinzu, um eine
Rücksetzsubschaltung 824 parallel mit
der existierenden Signal-Subschaltung 824 zu bilden. Die
Subschaltungen 824 (824') sind mit dem Spalten-Mittelwertbildungsabschnitt
durch getrennte zweite Spalten-Mittelwertbildungs-Kondensatorschalter 816, 816' verbunden.
Jede der Rückkopplungs-Kondensatorsubschaltungen 824, 824' arbeitet identisch
mit der Eintaktversion der zuvor beschriebenen Schaltung. Die Rücksetzsubschaltung 824' wird mit dem
Spalten-Mittelwertbildungsabschnitt geschaltet, nur nachdem die
Pixelzellen zurückgesetzt wurden
(d. h. wie in Verbindung mit 3A beschrieben)
und bevor irgendeine akkumulierte Ladung an den Floating-Diffusions-Knoten 40 transferiert
wurde. Umgekehrt müsste
die Signalsubschaltung 824 nur auf den Spalten-Mittelwertbildungsabschnitt
umgeschaltet werden, weil die akkumulierte Ladung zu der Floating-Diffusion 40 transferiert
wurde. Auf diese Weise stellt die Ladung an jedem Rückkopplungskondensator 818' in den Rücksetzsubschaltungen 824' den durchschnittlichen
Rücksetzwert
eines Blockes dar, und die Ladung an jedem Rückkopplungskondensator 818 in
den Signalsubschaltungen 824 stellt den durchschnittlichen
Signalwert des Blocks dar.
-
Die
Ausgabe von dem Operationsverstärker 802' jeder Rücksetzschaltung 824' ist durch einen Ausgangsschalter 821' mit der Rücksetzausgangsleitung 822' verbunden.
Auf ähnliche
Weise ist der Ausgang der Operationsverstärker 802 der Signalsubschaltung 824 durch
einen Signalausgangsschalter 823 mit einer Signalausgangsleitung 822 verbunden. Diese
Ausgangsleitungen 822, 822' sind ihrerseits jeweils mit den
Eingängen
eines Differentialverstärkers 826 verbunden.
Der Ausgang des Differentialverstärkers 826 ist mit
dem oben erwähnten
zeitlichen Mittelwertbildungsabschnitt oder dem Multiplexer verbunden.
Die Differentialausgabe der oben beschriebenen modifizierten Schaltung
korrigiert pixelinduzierte Variation (z. B. kTC-Rauschen) und eliminiert ebenfalls
Offsets in der Bank der integrierenden Operationsverstärker, die
in dem Reihen-Mittelwertbildungsabschnitt
verwendet werden. Außerdem
können
Schalterdurchführungseffekte
ebenfalls mit dieser Technik gelöscht
werden (in der ersten Ordnung).
-
Eine
weitere Differentialauslesemodifikation ist in 13 gezeigt.
Obwohl nur eine der Kondensator-Integratorkonfigurationen
gezeigt ist, wird die gleiche Änderung
an allen Integratoren in der Multi-Resolution-Schaltung durchgeführt. Die modifizierte Kondensator- Integratorkonfiguration
wird im wesentlichen auf die gleiche Art und Weise, wie oben beschrieben,
mit der Ausnahme angewendet, dass das Pixelrücksetzniveau während der
Zeit angelegt wird, wenn die ersten Spalten-Mittelwertbildungs-Kondensator-Mehrfachschalter 808 geschlossen
sind, während
das Pixelsignalniveau während
der Zeit angelegt wird, wenn die zweiten Spalten-Mittelwertbildungs-Kondensator-Mehrfachschalter 816 geschlossen
sind. Die Ergebnisse dieser geänderten
Prozedur bestehen darin, eine Differentialspannung (Vreset – Vsignal) über den
Rückkopplungskondensatoren 818 zu
erzeugen. Somit kann das Differentialsignal zwischen dem Pixelsignal
und den Rücksetzniveaus
direkt von dem Integrator ausgelesen werden. Es gib keinen Bedarf
für die
Rücksetzsubschaltung 824' oder den Differentialverstärker 826 der
vorhergehenden Ausführungsform
(von 15).
-
Wenn
ein zeitlicher Mittelwertbildungsabschnitt gewünscht ist, könnte er
als eine Einzel- oder Doppelbankstruktur aufgenommen sein, wie es
in Verbindung mit der ersten bevorzugten Implementierung der Multi-Resolution-Schaltung beschrieben
ist. Die einzige Differenz würde
darin bestehen, dass der zeitliche Mittelwertbildungsabschnitt vorzugsweise ähnlich dem
Reihen-Mittelwertbildungsabschnitt der zweiten bevorzugten Implementierung
der Multi-Resolution-Schaltung
(d. h. von 14, 15 oder 16) konfiguriert und betrieben werden würde.
-
Die
Ausleseschaltungsanordnungen mit verschiedenen Auflösungen können mit
Videoraten betrieben werden. Dies kann durch die folgende Analyse
gezeigt werden, die die Zeit vergleicht, die benötigt wird, um eine Bildausgabe
(d. h. ein Frame) mit voller Auflösung als Funktion von einer
niedrigen Auflösung
bereitzustellen.
-
Wenn
die Verarbeitung jeder Reihe in dem Array "a" Taktzyklen
benötigt,
würde es
(n × a)
tc benötigen,
um eine Reihe von Blöcken
unter der Annahme von n × n
Blöcken
zu verarbeiten. Mit anderen Worten müssten n Arrayreihen verarbeitet
werden, um Blockmittelwerte für
jeden Block in der horizontalen Richtung in dem Array zu erzeugen.
Als nächstes, wenn
jeder Blockmittelwert in "b" Taktzyklen ausgetastet
wird, dann würde
es m/n Blöcke
in einer Reihe von Blöcken
unter der Annahme eines m × m
Arrays geben. Somit würden
(m/n × b)
tc benötigt
werden, um eine gesamte Reihe von Blöcken auszutasten. Das Verfahren
und die Ausgabe einer Reihe von Blöcken würde (n × a) + (m/n × b) tc
benötigen.
Somit würde
die Gesamtzeit, um ein Bildframe zu verarbeiten und auszugeben,
gleich m/n[(n × a)
+ (m/n × b)] tc
sein, da es m/n Reihen von Blöcken
in dem Array gibt.
-
Man
glaubt, dass bei den oben beschriebenen Schaltungen "a" gleich drei Taktzyklen und "b" gleich einem Taktzyklus sein wird.
Demgemäß würde bei
einem 512 × 512
Array die Zeit, um ein Bildframe mit voller Auflösung zu erzeugen (d. h. n =
1), gleich 512[(3 + 512)] tc = 263680 tc sein. Wenn das Array jedoch
um 4 heruntergetastet wird, so dass 128 × 128 Blöcke gemittelt werden, würde die
Zeit, um das Bildframe mit niedriger Auflösung zu erzeugen, gleich 512/4[(4 × 3) + (512/4)]
tc = 17920 tc sein. Dies bildet eine etwa 15fache Abnahme in der
Zeit, die benötigt wird,
um das Bild zu erzeugen. Unter der Annahme, dass tc = 1 μs ist, ist
ersichtlich, dass der Rahmen von verringerter Auflösung in
17,9 ms ausgelesen werden kann. Unter der Voraussetzung, dass eine
typische Videoframerate ungefähr
30 ms beträgt,
ist ersichtlich, dass dieses Bildframe gut innerhalb von Videoframerahmen
erhalten wird, wie gewünscht.
Es sei ebenfalls bemerkt, dass die Framerate erheblich schneller
als diejenige ist, die mittels Software-angetriebener Multi-Resolution-Systemen
verfügbar
ist.
-
Obwohl
die Modifikation des zuvor offenbarten aktiven Pixelsensorarrays,
um die spalten-parallele Schaltungsanordnung mit verschieden Auflösungen aufzunehmen,
die die bevorzugte Art und Weise zum Implementieren einer Multi-Resolution-Fähigkeit in
einem Sensorarray ist, sollte ersichtlich sein, dass das Konzept
ebenfalls für
andere Arten von Arrays angepasst werden kann. Beispielsweise könnte ein Array
von Photodioden die spaltenparallele Vorgehensweise benutzen, um
eine Multi-Resolution-Auslesung bereitzustellen. In diesem Fall
würden
die Ausgaben der Photodiodenpixelzellen auf die Schaltungsanordnung
mit verschiedenen Auflösungen
umgeschaltet und auf die gleiche Art und Weise verarbeitet werden.
Das Benutzen der spaltenparallelen Vorgehensweise in einem Photodiodenarray
auf diese Art und Weise würde
die gleichen Vorteile vermitteln. Unter diesen sind eine Minimierung
der aktiven Schaltungsanordnung, die in jeder Zelle erforderlich ist,
die ihrerseits den Füllfaktor
maximieren würde.
-
Ein
Photodiodenarray kann ebenfalls mit einer räumlich parallelen Architektur
verwendet werden (im Gegensatz zu einer spaltenparallelen Struktur),
um eine Multi-Resolution-Fähigkeit
bereitzustellen. Diese alternative Architektur kann verwendet werden,
da es möglich
ist, die Photodiodenstrukturen direkt zu verknüpfen. 14 zeigt,
wie die räumlich parallele
Vorgehensweise arbeitet, indem jede Photodiode 900 mit
ihrem nächsten
Nachbarn durch einen Satz programmierbare Schalter 902 verbunden wird.
Schalter sind ebenfalls verbunden, die jeder Photodiode 900 ermöglichen,
zu ihren diagonalen Nachbarn sowie auch zu ihren orthogonalen Nachbarn
geschaltet zu werden. Das Nettoergebnis dieser Schaltungsfähigkeit
besteht darin, die Verbindung von Gruppen von Photodioden zu ermöglichen,
um die oben erwähnten
Blöcke
zu bilden. Es sei bemerkt, dass in dem Fall einer räumlich parallelen
Architektur die Blöcke
jede Konfiguration (z. B. rechtwinklig, L-förmig etc.) annehmen können, und
nicht darauf begrenzt sein würden,
quadratisch zu sein oder weniger Reihen als Spalten aufzuweisen,
wie in dem Fall der spaltenparallelen Vorgehensweise. Außerdem können Blöcke mit
unterschiedlichen Formen und Größen in unterschiedlichen
Bereichen des Arrays für
jedes Frame ausgebildet werden. Beispielsweise könnte ein Teil des Arrays ohne
Blockierung bleiben, so dass ein Bild hoher Auflösung dieses Bereichs erhalten
werden könnte,
während
ein anderer Bereich, bei dem ein Bild niedriger Auflösung annehmbar
ist, blockweise gemittelt sein könnte.
-
Das
Zusammenschalten der Photodiodenstrukturen 900 einer Gruppe
von Pixeln in dem Array, sobald eine durch Licht erzeugte Ladung
akkumuliert wurde, hat die Wirkung, die Signalausgabe durch die Photodioden 900 zu
mitteln. Dies tritt auf, da der aktive photoempfindliche Oberflächenbereich
jeder Photodiode 900 in einem Array typischerweise der gleiche
ist, und die Kapazität
einer Photodiode 900 linear mit ihrem photoempfindlichen
Bereich ansteigt. Somit steigt, wenn mehr Photodioden 900 zusammengeschaltet
werden, die Gesamtkapazität
des "Superpixel" Blocks in einem ähnlichen
Ausmaß an. Beispielsweise
würde bei
einem 3 × 3
Block die gesamte Blockkapazität
das neunfache derjenigen einer einzelnen Photodiode 900 in
dem Array sein. Außerdem
ist die durch eine Photodiode 900 ausgegebene Spannung
gleich der akkumulierten Ladung geteilt durch ihre Kapazität. Wenn
die Photodioden 900 nach der Integrationsperiode untereinander
in einem Block verbunden werden, wird die durch den Block ausgegebene
Spannung gleich der Summe der akkumulierten Ladung jeder Photodiode 900 geteilt durch
die Photodiodenkapazität
(die die gleiche für jede
Photodiode in dem Block sein würde)
mal der Anzahl von Photodioden 900 in dem Block. Somit wird
die Spannung des durch die untereinander verbundenen Photodioden 900 den
Mittelwert der Spannungssignale darstellen, die von der Photodiode
einzeln ausgegeben werden müssten.
-
Eine
weitere Anwendung eines räumlich
parallelen Netzwerks von untereinander verbundenen Photodioden 900 ist
Bildgebung mit niedrigem Lichtniveau. 15 zeigt
ein Transfergate 904, das zwischen der Photodiode 900 und
einer Floating-Diffusion 906 verwendet wird. Die Floating-Diffusion 906 weist
im Vergleich zu der Photodiode 900 einen kleinen Oberflächenbereich
auf. Wenn Bedingungen mit niedrigem Licht angetroffen werden, wird
der Detektorbereich durch Umschalten in benachbarte Photodioden
mittels der programmierbaren Schalter 902 erhöht, um ein
größeres "Superpixel" genau wie zuvor
zu erzeugen. Der Block der untereinander verbundenen Photodioden
wird durch einen einzigen Floating-Diffusions-Ausgangsknoten 908 und nicht direkt
von den verbundenen Photodioden 900 ausgelesen, indem nur
ein Transfergate 904 innerhalb des Blocks gepulst wird.
Das kurze Schalten des Transfergates 904 ändert die
Kapazität
des Blocks im wesentlichen in die Kapazität der Floating-Diffusion 906 und
nicht in die größere kombinierte
Kapazität
der untereinander verbundenen Photodioden 900. Die akkumulierte
Ladung bleibt die gleiche, wobei jedoch die Kapazität erheblich
verringert wird, und die aus der Floating-Diffusion 906 ausgelesenen
Spannung wird beträchtlich
größer als
diejenige sein, die durch direktes Lesen der untereinander verbundenen
Photodioden 900 oder irgendeiner Photodiode 900 erhalten
werde könnte.
Demgemäß wird Empfindlichkeit (d.
h. das verbesserte Spannungssignal von dem Block) auf Kosten der
Auflösung
(d. h. aufgrund der Blockmittelwertbildung, die stattfindet, wenn
die Photodioden 900 untereinander verbunden sind) erreicht.
-
Obwohl
die Erfindung ausführlich
mit Bezug auf die oben beschriebene bevorzugte Ausführungsform
beschrieben wurde, ist ersichtlich, dass Variation und Modifikation
davon ohne Abweichen von dem Schutzumfang der Erfindung durchgeführt werden können. Beispielsweise
könnten
die in Verbindung mit der zweiten bevorzugt Implementierung der
Multi-Resolution-Ausleseschaltung
beschriebenen geschalteten Kondensator-Integratoren durch geschaltete Kondensatorfilter
ersetzt werden. Die geschalteten Kondensatorfilter würden ausgestaltet
sein, um eine Tiefpassfilterung und einen Pixelgewichtungsvorgang
anstatt nur einer einfachen Signalmittelwertbildung durchzuführen. Auf
diese Art und Weise kann eine anspruchsvollere Blockverarbeitungsprozedur verwirklicht
werden.