DE102017200698A1

DE102017200698A1 - Abbildungspixel mit einem vollständig verarmten Ladungsübertragungspfad

Info

Publication number: DE102017200698A1
Application number: DE102017200698.6A
Authority: DE
Inventors: Sergey Velichko; Vladimir Korobov
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2016-03-01
Filing date: 2017-01-18
Publication date: 2017-09-07
Also published as: CN206302500U

Abstract

Ein Abbildungspixel kann einen vollständig verarmten Ladungsübertragungspfad zwischen einer gepinnten Photodiode und einer Floating-Diffusion-Region besitzen. Eine gepinnte Übertragungsdiode kann zwischen der gepinnten Photodiode und der Floating Diffusion-Region gekoppelt sein. Das Abbildungspixel kann in einem oberen und unteren Substrat mit einer das obere Substrat mit dem unteren Substrat koppelnden Verbindungsschicht ausgebildet sein. Das Abbildungspixel kann eine oder mehrere zwischen der Übertragungsdiode und der Floating-Diffusion-Region gekoppelten Speicherdiode einschließen. Das Abbildungspixel kann verwendet werden, um Bilder mit hohem Dynamikbereich mit Flackermilderung aufzunehmen, mit Lichtquellen synchronisierte Bilder aufzunehmen, oder kann für einen Betrieb mit hoher Einzelbildrate verwendet werden

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNG(EN)
Diese Anmeldung beansprucht Priorität der durch Sergey Velichko und Vladmir Korobov erfundenen vorläufigen US-Anmeldung Nr. 62/301969, die am 1. März 2016 eingereicht wurde und den Titel trägt „Imaging Pixels with a Fully Depleted Charge Transfer Path”, und wird durch Bezugnahme hierin aufgenommen, und Priorität davon wird hiermit für den gemeinsamen Gegenstand beansprucht.
HINTERGRUND
Dies betrifft allgemein Abbildungssysteme und genauer Abbildungssysteme, die Abbildungspixel besitzen.
Moderne elektronische Vorrichtungen, wie beispielsweise Mobiltelefone, Kameras und Computer, verwenden häufig digitale Bildsensoren. Bildsensoren (manchmal als Bildwandler bezeichnet) können aus einem zweidimensionalen Array von Bilderfassungspixeln gebildet werden. Jedes Pixel schließt eine lichtempfindliche Schicht ein, die einfallende Photonen (Licht) empfängt und Photonen in elektrische Ladung umwandelt. Bildsensoren sind manchmal konzipiert, um Bilder unter Verwendung eines „Joint Photographic Experts Group”(JPEG)-Formats für elektronische Vorrichtungen bereitzustellen.
Bei herkömmlichen Abbildungssystemen können von bewegten Objekten, durch Bewegungen oder Wackeln einer Kamera, durch flackernde Beleuchtung und durch Objekte mit veränderlicher Beleuchtungsstärke Artefakte in einem Einzelbild (image frame) verursacht werden. Solche Artefakte können zum Beispiel fehlende Teile eines Objekts, Farbsaumartefakte und Objektverzerrung einschließen. Beispiele für Objekte mit veränderlicher Beleuchtungsstärke schließen Leuchtdioden(LED)-Verkehrszeichen (die mehrere Hundert Mal pro Sekunde flackern können) und LED-Bremsleuchten oder Scheinwerfer moderner Autos ein.
Herkömmliche Abbildungssysteme können auch Bilder mit Artefakten aufweisen, die einem niedrigen Dynamikbereich bzw. Kontrast zugeordnet sind. Szenen mit hellen und dunklen Abschnitten können in herkömmlichen Bildsensoren Artefakte produzieren, da Abschnitte des Bildes überbelichtet oder unterbelichtet werden können.
Daher wäre es wünschenswert, verbesserte Abbildungspixel für Bildsensoren bereitzustellen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein schematisches Diagramm einer veranschaulichenden elektronischen Vorrichtung, die einen Bildsensor gemäß einer Ausführungsform der vorliegenden Erfindung einschließen kann.
2 ist ein Diagramm eines veranschaulichenden Pixel-Arrays und einer zugeordneten Ausleseschaltlogik zum Auslesen von Bildsignalen aus dem Pixel-Array gemäß einer Ausführungsform der vorliegenden Erfindung.
3 ist ein Diagramm eines veranschaulichenden Abbildungspixels mit einem vollständig verarmten Ladungsübertragungspfad gemäß einer Ausführungsform der vorliegenden Erfindung.
4 ist ein Zeittaktungsdiagramm, das gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, wie ein veranschaulichendes Abbildungspixel mit einem vollständig verarmten Ladungsübertragungspfad betrieben werden kann.
5 ist ein Diagramm eines veranschaulichenden Abbildungspixels mit einem vollständig verarmten Ladungsübertragungspfad und einer Verbindungsschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
6 ist eine Querschnittsseitenansicht eines veranschaulichenden Abbildungspixels mit einem vollständig verarmten Ladungsübertragungspfad und einer Verbindungsschicht gemäß einer Ausführungsform der vorliegenden Erfindung.
7 ist ein Diagramm eines veranschaulichenden Abbildungspixels mit einem vollständig verarmten Ladungsübertragungspfad, einer Verbindungsschicht und einer gemeinsam genutzten Konfiguration gemäß einer Ausführungsform der vorliegenden Erfindung.
8 ist eine Querschnittsdraufsicht eines veranschaulichenden Abbildungspixels mit mehreren Photodioden, die eine Übertragungsdiode gemeinsam nutzen, gemäß einer Ausführungsform der vorliegenden Erfindung.
9 ist ein Diagramm eines veranschaulichenden Abbildungspixels mit einem vollständig verarmten Ladungsübertragungspfad, einer Verbindungsschicht und einer Speicherdiode gemäß einer Ausführungsform der vorliegenden Erfindung.
10 ist ein Zeittaktungsdiagramm, das gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, wie ein veranschaulichendes Abbildungspixel mit einem vollständig verarmten Ladungsübertragungspfad und einer Speicherdiode betrieben werden kann.
11 ist eine Querschnittsansicht eines veranschaulichenden Abbildungspixels mit einem vollständig verarmten Ladungsübertragungspfad, einer Verbindungsschicht und einer Speicherdiode gemäß einer Ausführungsform der vorliegenden Erfindung.
12 ist ein Diagramm eines veranschaulichenden Abbildungspixels mit einem vollständig verarmten Ladungsübertragungspfad, einer Verbindungsschicht und mehreren Speicherdioden gemäß einer Ausführungsform der vorliegenden Erfindung.
13 ist ein Zeittaktungsdiagramm, das gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, wie ein veranschaulichendes Abbildungspixel mit einem vollständig verarmten Ladungsübertragungspfad und mehreren Speicherdioden in einem Modus mit hohem Dynamikbereich und Flackermilderung betrieben werden kann.
14 ist ein Zeittaktungsdiagramm, das gemäß einer Ausführungsform der vorliegenden Erfindung zeigt, wie ein veranschaulichendes Abbildungspixel mit einem vollständig verarmten Ladungsübertragungspfad und mehreren Speicherdioden in einem Modus mit hoher Einzelbildrate betrieben werden kann.
15 ist eine Querschnittsdraufsicht, die ein veranschaulichendes Abbildungspixel mit mehreren Speicherdioden derselben Größe gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
16 ist eine Querschnittsdraufsicht, die ein veranschaulichendes Abbildungspixel mit mehreren Speicherdioden unterschiedlicher Größen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
17 ist ein Diagramm eines veranschaulichenden Abbildungspixels mit einem vollständig verarmten Ladungsübertragungspfad, einer Verbindungsschicht, mehreren Speicherdioden und einer gemeinsam genutzten Konfiguration gemäß einer Ausführungsform der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG
Ausführungsformen der vorliegenden Erfindung betreffen Bildsensoren mit Pixeln, die einen vollständig verarmten Ladungsübertragungspfad besitzen können. Eine veranschaulichende elektronische Vorrichtung, die Pixel mit einem vollständig verarmten Ladungsübertragungspfad einschließen kann, ist in 1 gezeigt. Bei einer elektronischen Vorrichtung 10 kann es sich um eine Digitalkamera, einen Computer, ein Mobiltelefon, eine medizinische Vorrichtung oder eine andere elektronische Vorrichtung handeln. Ein Kameramodul 12 (manchmal als eine Abbildungsvorrichtung bezeichnet) kann einen Bildsensor 16 und eine oder mehrere Linsen 14 einschließen. Während des Betriebs fokussieren die Linsen 14 Licht auf den Bildsensor 16. Der Bildsensor 16 schließt lichtempfindliche Elemente (z. B. Pixel) ein, die das Licht in digitale Daten umwandeln. Bildsensoren können eine beliebige Anzahl von Pixeln haben (z. B. hunderte, tausende, Millionen oder mehr). Ein typischer Bildsensor kann beispielsweise Millionen von Pixeln haben (z. B. Megapixel). Als Beispiele kann der Bildsensor 16 eine Vorspannungsschaltlogik (z. B. Source-Folger-Lastschaltungen), eine Abtast-Halte-Schaltung, eine Schaltlogik für korreliertes doppeltes Abtasten (correlated double sampling (CDS) circuitry), eine Verstärkerschaltlogik, eine Analog-Digital-(analog-to-digital converter (ADC))-Wandler-Schaltlogik, eine Datenausgabeschaltlogik, einen Speicher (z. B. eine Pufferschaltlogik), eine Adressschaltlogik usw. einschließen.
Stand- und Videobilddaten aus dem Bildsensor 16 können einer Verarbeitungsschaltlogik 18 bereitgestellt werden. Die Verarbeitungsschaltlogik 18 kann verwendet werden, um Bildverarbeitungsfunktionen, wie beispielsweise automatische Fokussierfunktionen, Tiefenerfassen, Datenformatieren, Anpassen von Weißabgleich und Belichtung, Implementieren von Videobildstabilisierung, Gesichtserkennung usw., durchzuführen.
Die Verarbeitungsschaltlogik 18 kann auch verwendet werden, um Kamerarohbilddateien zu komprimieren, falls gewünscht (z. B. in das „Joint Photographic Experts Group”- oder JPEG-Format). In einer typischen Anordnung, die manchmal als „System auf einem Chip”(System-on-a-Chip (SOC))-Anordnung bezeichnet wird, sind der Bildsensor 16 und die Verarbeitungsschaltlogik 18 auf einer gemeinsamen integrierten Schaltung implementiert. Die Verwendung einer einzigen integrierten Schaltung, um den Bildsensor 16 und die Verarbeitungsschaltlogik 18 zu implementieren, kann helfen, Kosten zu verringern. Dies ist jedoch lediglich veranschaulichend. Falls gewünscht, können der Bildsensor 16 und die Verarbeitungsschaltlogik 18 unter Verwendung von separaten integrierten Schaltungen implementiert werden. Die Verarbeitungsschaltlogik 18 kann Mikroprozessoren, Mikrosteuereinheiten (microcontrollers), digitale Signalprozessoren, anwendungsspezifische integrierte Schaltungen (application specific integrated circuits) oder andere Verarbeitungsschaltungen einschließen.
Wie in 2 gezeigt, kann der Bildsensor 16 ein Pixel-Array 20 einschließen, das in Zeilen und Spalten angeordnete Bildsensorpixel 22 (hierin manchmal als Bildpixel oder Pixel bezeichnet) und eine Steuer- und Verarbeitungsschaltlogik 24 (die zum Beispiel eine Bildsignalverarbeitungsschaltlogik einschließen kann) enthalten kann. Das Array 20 kann zum Beispiel hunderte oder tausende von Zeilen und Spalten von Bildsensorpixeln 22 enthalten. Die Steuerschaltlogik 24 kann mit einer Zeilensteuerschaltlogik 26 und einer Bildausleseschaltlogik 28 (manchmal als Spaltensteuerschaltlogik, Ausleseschaltlogik, Verarbeitungsschaltlogik oder Spaltendekoderschaltlogik bezeichnet) gekoppelt sein.
Die Zeilensteuerschaltlogik 26 kann Zeilenadressen aus der Steuerschaltlogik 24 empfangen und den Pixeln 22 über Zeilensteuerpfade 30 entsprechende Zeilensteuersignale, wie beispielsweise Zurücksetzen, Zeilenauswahl, Ladungsübertragung, doppelte Umwandlungsverstärkung, sowie Auslesesteuersignale liefern. Eine oder mehrere leitfähige Leitungen, wie beispielsweise Spaltenleitungen 32, können mit jeder Spalte von Pixeln 22 im Array 20 gekoppelt sein. Die Spaltenleitungen 32 können zum Auslesen von Bildsignalen aus den Pixeln 22 und zum Liefern von Vorspannungssignalen (z. B. Vorspannungsströmen oder Vorspannungsspannungen) an die Pixel 22 verwendet werden. Falls gewünscht, kann während Pixelauslesevorgängen eine Pixelzeile im Array 20 unter Verwendung der Zeilensteuerschaltlogik 26 ausgewählt werden, und Bildsignale, die durch die Bildpixel 22 in dieser Pixelzeile erzeugt werden, können entlang den Spaltenleitungen 32 ausgelesen werden.
Die Bildausleseschaltlogik 28 kann Bildsignale (z. B. durch die Pixel 22 erzeugte analoge Pixelwerte) über die Spaltenleitungen 32 empfangen. Die Bildausleseschaltlogik 28 kann eine Abtast-Halte-Schaltlogik zum Abtasten und temporären Speichern von aus dem Array 20 ausgelesenen Bildsignalen, eine Verstärkerschaltlogik, eine Analog-Digital-Wandlungs(ADC)-Schaltlogik, eine Vorspannungsschaltlogik, einen Spaltenspeicher, eine Flip-Flop-Schaltlogik zum selektiven Aktivieren oder Deaktivieren der Spaltenschaltlogik oder andere Schaltlogik einschließen, die mit einer oder mehreren Spalten von Pixeln im Array 20 zum Betreiben der Pixel 22 und zum Auslesen von Bildsignalen aus den Pixeln 22 gekoppelt sind. Die ADC-Schaltlogik in der Ausleseschaltlogik 28 kann analoge Pixelwerte, die aus dem Array 20 empfangen werden, in entsprechende digitale Pixelwerte umwandeln (manchmal als digitale Bilddaten oder digitale Pixeldaten bezeichnet). Die Bildausleseschaltlogik 28 kann digitale Pixeldaten über einen Pfad 25 für Pixel in einer oder mehreren Pixelspalten an die Steuer- und Verarbeitungsschaltlogik 24 und/oder den Prozessor 18 (1) liefern.
3 ist ein Diagramm eines veranschaulichenden Pixels mit einem vollständig verarmten Ladungsübertragungspfad. Wie in 3 gezeigt, kann das Pixel 22 eine Photodiode 42, eine Übertragungsdiode 44 und eine Floating-Diffusion-Region 46 einschließen. Die Photodiode (PD) 42 kann aus einem dotierten Halbleitermaterial, wie beispielsweise Silicium, ausgebildet sein und eine gepinnte Photodiode sein. Bei der Übertragungsdiode (transfer diode (TD)) 44 kann es sich auch um eine aus einem dotierten Halbleitermaterial ausgebildete gepinnte Photodiode handeln. Die Photodiode 42 und die Übertragungsdiode 44 können zum Beispiel aus einem dotierten Silicium des n-Typs mit einer Pinning Schicht des p-Typs ausgebildet sein. Aufgrund der Konzentration von Dotiermaterial in der Photodiode 42 und der Übertragungsdiode 44 können die PD 42 und die TD 44 mit einem elektrischen Potenzial gepinnt sein. Die Floating-Diffusion(FD)-Region 46 kann unter Verwendung einer Region von dotiertem Halbleiter (z. B. einer dotierten Siliciumregion, die durch Ionenimplantation, Diffusion von Fremdatomen oder anderen Dotiertechniken in einem Siliciumsubstrat ausgebildet wird) implementiert werden.
Das Pixel 22 kann einen Übertragungstransistor 48 zwischen der Photodiode 42 und der Übertragungsdiode 44 und einen zusätzlichen Übertragungstransistor 50 zwischen der Übertragungsdiode 44 und der Floating-Diffusion 46 einschließen. Wenn der Übertragungstransistor 48 (transfer transistor (TX1)) geschaltet ist, kann Ladung von der Photodiode 42 zur Übertragungsdiode 44 fließen. Wenn der Übertragungstransistor 50 (TX2) geschaltet ist, kann Ladung von der Übertragungsdiode 44 zur Floating-Diffusion-Region 46 fließen. Um sicherzustellen, dass Ladung auf diese Weise zur Floating-Diffusion-Region übertragen werden kann, kann es ein Spannungspotenzialprofil im Pixel 22 geben, wobei das Potenzial bei der PD 42 das kleinste ist, das Potenzial bei der FD 46 das größte ist und das Potenzial bei der TD 44 dazwischen liegt (V_PD < V_TD < V_FD). Dieses Profil von Potenzialen wird sicherstellen, dass Ladung geeignet durch den Übertragungspfad fließt.
Während des Betriebs des Pixels 22 kann sich als Reaktion auf einfallendes Licht Ladung in der Photodiode 42 akkumulieren. Wenn es gewünscht ist, die Ladung aus der Photodiode 42 auszulesen, können die Übertragungstransistoren 48 und 50 geschaltet werden, um die Ladung zur Floating-Diffusion-Region 46 zu übertragen. Das der gespeicherten Ladung auf der Floating-Diffusion 46 zugeordnete Signal kann durch einen Source-Folger-Transistor 52 an einen Zeilenauswahltransistor 54 übermittelt werden. Der Source-Folger-Transistor 52 (SF) kann mit der Vorspannung 56 (V_AAPIX) gekoppelt sein. Bei dem Source-Folger-Transistor kann es sich um einen Metalloxidhalbleiter-Feldeffekttransistor des n-Typs oder einen Metalloxidhalbleiter-Feldeffekttransistor des p-Typs handeln.
Wenn es gewünscht wird, den Wert der Ladung in der Floating-Diffusion-Region auszulesen, kann der Zeilenauswahl(row select (RS))-Transistor 54 geschaltet werden. Wenn der RS-Transistor geschaltet ist, wird ein entsprechendes Signal Pix_OUT (58), das die Größe der Ladung in der Floating-Diffusion-Region 46 wiedergibt, produziert. In einer typischen Konfiguration gibt es zahlreiche Zeilen und Spalten von Pixeln, wie beispielsweise dem Pixel 22, im Bildsensorpixel-Array eines gegebenen Bildsensors. Ein vertikaler leitfähiger Pfad kann jeder Spalte von Pixeln zugeordnet sein. Das Pixel 22 kann zudem einen Zurücksetztransistor 60 zum Zurücksetzen der Ladung in der Floating-Diffusion-Region 46 einschließen Der Zurücksetztransistor 60 kann zwischen der Floating-Diffusion-Region und der Vorspannung 56 gekoppelt sein. Wenn der Zurücksetztransistor geschaltet ist, kann Ladung aus der Floating-Diffusion-Region 46 aus dem Pixel entfernt werden. Um die Übertragungsdiode 44 zurückzusetzen, können der Übertragungstransistor 50 und der Zurücksetztransistor 60 geschaltet werden. Um die Photodiode 42 zurückzusetzen, können der Übertragungstransistor 48, der Übertragungstransistor 50 und der Zurücksetztransistor 60 geschaltet werden.
Der Übertragungspfad zwischen der Photodiode 42 und der Floating-Diffusion-Region 46 kann vollständig verarmt sein. Dies bedeutet, dass es keine freie Ladung im Übertragungspfad gibt, bevor die Ladung aus dem einfallenden Licht übertragen wird. Dies stellt sicher, dass die Ladung aus dem einfallenden Licht nicht durch andere Ladung beeinflusst wird, die nicht aus dem einfallenden Licht stammt, was Rauschen verringert. Die Anordnung des Pixels 22 mit einem vollständig verarmten Ladungsübertragungspfad ermöglicht sowohl eine Verwendung eines Rolling Shutter als auch eines Global Shutter. Bei einem Global Shutter kann jedes Pixel im Bildsensor gleichzeitig ein Bild aufnehmen, während bei einem Rolling Shutter jede Zeile von Pixeln sequenziell ein Bild aufnehmen kann. Zusätzlich kann das Pixel 22 eine sehr hohe Pixelumwandlungsverstärkung besitzen, die unabhängig von parasitärer Kapazität zwischen der Photodiode 42 und der Floating-Diffusion 46 ist.
4 ist ein Diagramm eines veranschaulichenden Zeittaktungsschemas zum Schalten verschiedener Transistoren im Pixel 22. Wie gezeigt, können bei t₁ der Übertragungstransistor 48 (TX1), der Übertragungstransistor 50 (TX2) und der Zurücksetztransistor 60 (reset transistor (RST)) geschaltet werden. Dies setzt die Ladung bei der Photodiode 42 während einer Zurücksetzperiode t_RST zurück. Nach t_RST kann sich Ladung während einer Erwerbsperiode t_INT in der Photodiode 42 akkumulieren. Nach t_INT kann die Ladung aus der Photodiode 42 während t_SAMP ausgelesen werden. Der Zeilenauswahltransistor 54 (RS) kann währtend t_SAMP geschaltet sein. Die Ladung aus der Photodiode 42 kann unter Verwendung einer Technik eines korrelierten doppelten Abtastens (correlated double sampling (CDS)) abgetastet werden.
Das korrelierte doppelte Abtasten wird verwendet, um Rauschen in Abbildungspixeln zu korrigieren. Ladung in der Floating-Diffusion-Region kann abgetastet werden, um die Menge von Belichtung durch einfallendes Licht für das Abbildungspixel zu ermitteln. Idealerweise ist die gesamte Ladung in der Floating-Diffusion-Region dem einfallenden Licht zugeordnet. In Wirklichkeit ist dies jedoch nicht der Fall, und ein Teil der Ladung wird aufgrund von Rauschen vorhanden sein. Um die Ladung, die vom einfallenden Licht kommt, zu isolieren, wird beim korrelierten doppelten Abtasten das Zurücksetzladungsniveau in der FD mit dem Abtastladungsniveau in der FD verglichen. Beim Zurücksetzladungsniveau handelt es sich um die Menge von Ladung, die von Rauschen kommt, während das Abtastladeniveau Ladung von Rauschen und einfallendem Licht einschließt. Das Zurücksetzladungsniveau kann vom Abtastladungsniveau subtrahiert werden, um die Menge von Ladung zu isolieren, die dem einfallenden Licht zugeordnet ist.
Um das Zurüchsetzladungsniveau zu erhalten, können bei t₂ der TX2 und der RST geschaltet werden. Dies entfernt jegliche überschüssige Ladung aus der Übertragungsdiode 44 und der Floating-Diffusion-Region 46 und stellt einen vollständig verarmten Ladungsübertragungspfad bereit. Nach Zurücksetzen der Ladung in der TD 44 und in der FD 46 kann die Ladung in der FD 46 abgetastet werden, indem bei t₃ ein Abtast-Warte-Zurücksetzsignal (sample and hold reset signal (SHR)) gesetzt wird. Dies führt dazu, dass das Zurücksetzladungsniveau der FD 46 abgetastet wird. Als Nächstes kann die Ladung aus der Photodiode 42 zur Floating-Diffusion-Region 46 übertragen werden, indem bei t₄ der TX1 und der TX2 geschaltet werden. Nachdem die Ladung zur Floating-Diffusion-Region übertragen wurde, kann die Ladung abgetastet werden, indem bei t₅ ein Abtast-Warte-Signal (sample and hold signal (SHS)) gesetzt wird.
5 zeigt ein veranschaulichendes Bildpixel mit einem vollständig verarmten Ladungsübertragungspfad und einer Verbindungsschicht. Das Pixel 22 in 5 kann dem Pixel 22 in 3 ähneln. Das Pixel 22 in 5 kann jedoch in zwei unterschiedlichen Substratschichten implementiert sein. Wie in 5 gezeigt, kann eine obere Substratschicht 100 im Pixel 22 mit einer unteren Substratschicht 102 verbunden sein. Bei der oberen und der unteren Substratschicht 100 und 102 kann es sich um kristallines Silicium oder irgendein anderes gewünschtes Material handeln. Eine Verbindungsschicht kann verwendet werden, um die obere Substratschicht 100 mit der unteren Substratschicht 102 zu verbinden. Die Verbindungsschicht 104 kann aus einem ladungsverarmten Material ausgebildet sein, um sicherzustellen, dass es einen vollständig verarmten Ladungsübertragungspfad zwischen der PD 42 und der FD 46 gibt. Die Verbindung kann aus irgendeinem gewünschten Material ausgebildet sein (z. B. einem ladungsverarmten Polymer, einem ladungsverarmten Silicium, einem ladungsverarmten Germanium usw.).
Um sicherzustellen, dass Ladung aus der Photodiode 42 vollständig zur Floating-Diffusion-Region 46 übertragen wird, kann eine zusätzliche Übertragungsdiode 45 (TD2) im Pixel 22 eingeschlossen sein. Bei der Übertragungsdiode 45 kann es sich um eine gepinnte Photodiode mit einem höheren Potenzial als die TD1, aber einem niedrigeren Potenzial als die FD 46 handeln (V_PD < V_TD1 < V_TD2 < V_FD). Das Pixel 22 von 5 kann unter Verwendung des in 4 gezeigten Zeittaktungsschemas betrieben werden.
6 ist eine Querschnittsseitenansicht eines veranschaulichenden Bildpixels mit einer Verbindungsschicht, wie beispielsweise des Pixels 22 in 5. Wie in 6 gezeigt, können die Übertragungsdiode 45 (TD2), der Übertragungstransistor 50 (TX2), die Floating-Diffusion-Region 46, der Zurücksetztransistor 60 und die Vorspannung 56 im unteren Substrat 102 ausgebildet sein. Das untere Substrat 102 kann zudem eine Metalllichtabschirmung 202 einschließen. Die Verbindungsschicht 104 kann positioniert sein, um das obere Substrat mit dem unteren Substrat zu koppeln. Die Verbindungsschicht 104 kann in einem Zwischenschichtdielektrikum 105 ausgebildet sein. Die dielektrische Schicht 105 kann nicht-transparent oder opak sein, um zu verhindern, dass Licht die TD2 und die FD im unteren Substrat erreicht.
Das obere Substrat 100 kann die Photodiode 42, die Übertragungsdiode 44 (TD1) und den Übertragungstransistor 48 (TX1) einschließen. Das obere Substrat 100 kann zudem eine Metallschicht 204 einschließen, welche die obere Schicht vor einfallendem Licht abschirmt. Die Metallschicht 204 kann auch einfallendes Licht zurück in die Photodiode 42 reflektieren, was die Menge von durch die Photodiode 42 erfasstem Licht erhöhen wird. Eine Pinning-Schicht des p-Typs 206 kann zusammen mit Pixelisolierungsregionen 208 im oberen Substrat ausgebildet sein. Die Isolierungsregionen 208 können als ein Beispiel aus p-dotiertem Silicium ausgebildet sein. Eine Passivierungsschicht 210, die als eine Antireflexionsbeschichtung agieren kann, kann über der Photodiode 42 ausgebildet sein. Gleichermaßen können über der Photodiode 42 ein Farbfilterelement 212, eine Planarisierungsschicht 214 und eine Mikrolinse 216 ausgebildet sein. Das Pixel 22 kann zudem ein dielektrisches Material mit Metallverbindungsschichten 218 in jedem Substrat einschließen. Falls gewünscht, kann der Übertragungstransistor 48 (TX1) ein kreisförmiges Gate aufweisen, dass die Übertragungsdiode 45 (TD) seitlich umgibt.
7 ist ein Diagramm eines veranschaulichenden Pixels mit einem vollständig verarmten Ladungsübertragungspfad und einer gemeinsam genutzten 4-Wege-Konfiguration. Wie in 7 gezeigt, kann das Pixel 22 in 7 dem Pixel 22 in 5 ähneln. Insbesondere kann das untere Substrat 102 mit dem TD2, dem TX2, dem RST, der FD und dem RS dasselbe sein wie in 5 gezeigt. Das obere Substrat 100 kann jedoch mehrere Photodioden und Übertragungstransistoren einschließen, welche die Übertragungsdiode TD1 gemeinsam nutzen. Wie gezeigt, kann eine Photodiode 42-A (PDA) mit einem Übertragungstransistor 48-A (TX1A) gekoppelt sein, eine Photodiode 42-B (PDB) kann mit einem Übertragungstransistor 48-B (TX1B) gekoppelt sein, eine Photodiode 42-C (PDC) kann mit einem Übertragungstransistor 48-C (TX1C) gekoppelt sein, und eine Photodiode 42-D (PDD) kann mit einem Übertragungstransistor 48-D (TX1D) gekoppelt sein. Die Übertragungstransistoren 48-A, 48-B, 48-C und 48-D können alle mit der Übertragungsdiode 44 (TD1) gekoppelt sein. Mit dieser Konfiguration können vier unterschiedliche Photodioden eine Ausleseschaltlogik gemeinsam nutzen. Dieses Beispiel für ein gemeinsames Nutzen verschiedener Komponenten ist lediglich veranschaulichend, und andere Anordnungen von Pixeln mit gemeinsam genutzten Komponenten können verwendet werden, falls gewünscht.
8 ist eine Querschnittsdraufsicht eines Pixels mit einer gemeinsam genutzten Übertragungsdiode, wie beispielsweise des in 7 gezeigten Pixels. Wie gezeigt, kann die Übertragungsdiode 44 (TD1) zentral zwischen den Übertragungstransistoren 48-A, 48-B, 48-C und 48-D positioniert sein. Der Übertragungstransistor 48-A kann konfiguriert sein, die Übertragungsdiode 44 mit der Photodiode 42-A zu koppeln, der Übertragungstransistor 48-B kann konfiguriert sein, die Übertragungsdiode 44 mit der Photodiode 42-B zu koppeln, der Übertragungstransistor 48-C kann konfiguriert sein, die Übertragungsdiode 44 mit der Photodiode 42-C zu koppeln, und der Übertragungstransistor 48-D kann konfiguriert sein, die Übertragungsdiode 44 mit der Photodiode 42-D zu koppeln.
9 ist ein Diagramm eines veranschaulichenden Pixels mit einem vollständig verarmten Ladungsübertragungspfad, einer Verbindungsschicht und einer Speicherdiode. Das Pixel 22 von 9 kann dem Pixel 22 von 5 ähneln. Zum Beispiel kann das obere Substrat 100 in 9 mit der Photodiode 42, der Übertragungsdiode 44 und dem Übertragungstransistor 48 dasselbe wie das in 5 gezeigte obere Substrat sein. 9 kann jedoch zusätzliche Komponenten im unteren Substrat 102 besitzen.
Als Erstes schließt das unter Substrat 102 des Pixels 22 in 9 eine Speicherdiode 47 (storage dode (SD)) ein. Die Speicherdiode kann zwischen der Übertragungsdiode 45 und der Floating-Diffusion-Region 46 gekoppelt sein. Dementsprechend kann der Übertragungstransistor 50 Ladung aus der Übertragungsdiode 45 in die Speicherdiode 47 übertragen, wenn er geschaltet ist. Ein zusätzlicher Übertragungstransistor 51 (TX3) kann bereitgestellt werden. Der Übertragungstransistor 51 kann Ladung aus der Speicherdiode 47 zur Floating-Diffusion-Region 46 übertragen, wenn er geschaltet ist. Bei der Speicherdiode 47 kann es sich um eine gepinnte Diode mit einem Potenzial handeln, das höher als das Potenzial der TD2 aber niedriger als das Potenzial der FD ist (V_PD < V_TD1 < V_TD2 < V_SD < V_FD). Die Speicherdiode 47 kann verwendet werden, um Ladung während des Global-Shutter-Betriebs zu speichern.
Das Pixel 22 von 9 kann zudem einen Transistor 61 (SG) einschließen, der zwischen der Übertragungsdiode 45 und der Vorspannung 56 gekoppelt ist. Wenn der Transistor 61 geschaltet ist, kann Ladung aus den Übertragungsdioden 44 und 45 vom Pixel entfernt werden. Wenn die Transistoren 48 und 61 gleichzeitig geschaltet sind, kann Ladung aus der Photodiode 42, der Übertragungsdiode 44 und der Übertragungsdiode 45 vom Pixel entfernt werden. Der Transistor 61 kann verwendet werden, um eine Flackermilderung und Global-Shutter-Vorgänge zu implementieren, und kann manchmal als ein Shutter-Gate bezeichnet werden.
In Abbildungssystemen können durch sich bewegende Objekte, flackernde Beleuchtung und Objekte mit veränderlicher Beleuchtungsstärke Artefakte in einem Einzelbild verursacht werden. Solche Artefakte können zum Beispiel fehlende Teile eines Objekts, Farbsaumartefakte und Objektverzerrung einschließen. Beispiele für Objekte mit veränderlicher Beleuchtungsstärke schließen Leuchtdioden(LED)-Verkehrszeichen (die mehrere Hundert Mal pro Sekunde flackern können) und LED-Bremsleuchten oder Scheinwerfer moderner Autos ein. Zonen in einem Einzelbild, die nicht vollständig durch dynamische Szenerie belichtet werden, können zu einer Objektverzerrung, zu Geisterbildeffekten und Farbartefakten führen, wenn die Szenerie sich bewegende oder sich schnell verändernde Objekte einschließt. Ähnliche Effekte können beobachtet werden, wenn sich die Kamera während Bildaufnahmevorgängen bewegt oder wackelt. Um Bilder mit minimierten Artefakten bezüglich flackernder Beleuchtung und Objekten mit veränderlicher Beleuchtungsstärke aufzunehmen, können Techniken zur Flackermilderung (flicker mitigation (FM)) verwendet werden.
10 ist ein Zeittaktungsdiagramm, das veranschaulicht, wie ein dynamischer Shutter-Betrieb zur Flackermilderung im Pixel 22 implementiert sein kann. Wie in 10 gezeigt, kann ein Shutter-Gate mehrere Male während eines Einzelbilds geschaltet werden.
Zuerst können bei t₁ der Übertragungstransistor 48 (TX1), der Übertragungstransistor 51 (TX3), das Shutter-Gate 61 (SG) und der Zurücksetztransistor 60 (RST) geschaltet werden. Dies setzt die Ladung bei der Photodiode 42, den Übertragungsdioden 44 und 45, der Speicherdiode 47 und der Floating-Diffusion 46 während einer Zurücksetzperiode t_RST zurück.
Nach t_RST kann sich Ladung während Erwerbsperioden t_INT in der Photodiode 42 akkumulieren. Wie gezeigt, kann bei t₂ der TX1 geschaltet werden, und bei t₃ kann das SG geschaltet werden. Wenn sowohl der TX1 als auch das SG geschaltet sind, kann sich keine Ladung in der Photodiode 42 akkumulieren. Wenn die Transistoren 48 und 61 gleichzeitig geschaltet sind, werden die Photodiode und die Übertragungsdioden von aller Ladung befreit. Als Nächstes kann bei t₄ der TX1 ausgeschaltet werden, was es erlaubt, dass sich Ladung in der Photodiode 42 akkumuliert. Ladung kann sich während dieser Integrationszeit t_INT bis t₅ akkumulieren. Bei t₅ kann der Übertragungstransistor TX1 geschaltet werden, der Übertragungstransistor TX2 kann geschaltet werden, und das Shutter-Gate SG kann ausgeschaltet werden. Dies kann dazu führen, dass die akkumulierte Ladung aus der Photodiode 42 zur Speicherdiode 47 übertragen wird. Dieses Muster kann wiederholt werden, sodass eine Gesamtintegrationszeit T zwischen kürzeren Integrationszeiten t_INT aufgeteilt wird.
Nachdem die Erwerbsperiode abgeschlossen ist (bei t₆), wird die Ladung aus den verschiedenen Integrationszeiten (t_INT) in der Speicherdiode 47 summiert sein. Eine Auslesung mit korreliertem doppeltem Abtasten kann dann stattfinden, um die Ladung aus der Speicherdiode 47 auszulesen. Der Zeilenauswahltransistor kann bei t₆ geschaltet werden. Um das Zurücksetzladungsniveau zu erhalten, kann bei t₇ RST geschaltet werden. Dies beseitigt jegliche überschüssige Ladung aus der Floating-Diffusion-Region 46. Nach Zurücksetzen der Ladung in der FD 46 kann die Ladung in der FD 46 abgetastet werden, indem bei t₈ ein Abtast-Warte-Zurücksetzsignal (SHR) gesetzt wird. Dies führt dazu, dass das Zurücksetzladungsniveau der FD 46 abgetastet wird. Als Nächstes kann die Ladung aus der Speicherdiode 47 zur Floating-Diffusion-Region 46 übertragen werden, indem bei t₉ der TX3 geschaltet wird. Nachdem die Ladung zur Floating-Diffusion-Region übertragen wurde, kann die Ladung abgetastet werden, indem bei t₁₀ ein Abtast-Warte-Signal (sample and hold signal (SHS)) gesetzt wird.
Da t_INT viel kleiner als die Länge eines Einzelbildes ist, können mehrere Shutter-Zyklen in einen Abschnitt einer Länge eines Einzelbildes oder in die gesamte Einzelbildlänge passen, ohne eine Pixelbelichtungszeittaktung zu kompromittieren (d. h. während die gewünschte Gesamtpixelbelichtungszeit T beibehalten wird).
Indem die Gesamtbelichtungszeit T während eines Einzelbildes in kürzere nichtfortlaufende Integrationsperioden aufgebrochen wird, können Bildartefakte, die durch sich bewegende Objekte, flackernde Beleuchtung und Objekte mit veränderlicher Beleuchtungsstärke verursacht werden, minimiert werden, ohne die Pixelbelichtungszeit zu kompromittieren (d. h. während die gewünschte Gesamtbelichtungszeit T beibehalten wird). Die Zeittaktung von Shutter-Impulsen (und begleitenden Integrationszeiten) können jedes geeignete Muster oder jede geeigneten Langen besitzen.
In 9 wurde das Shutter-Gate (SG) als zwischen der Übertragungsdiode 45 und der Vorspannung 56 gekoppelt gezeigt. Es sollte beachtet werden, dass dieses Beispiel lediglich veranschaulichend ist und das Shutter-Gate anderswo im Pixel positioniert sein kann, falls gewünscht. Zum Beispiel kann das Shutter-Gate direkt mit der Photodiode im oberen Substrat gekoppelt sein. Die Anordnung von 9 kann es jedoch ermöglichen, dass die Photodiodengröße maximiert wird (da das SG keinen Raum im oberen Substrat einnimmt) und einen Dunkelstrom im Pixel verringern.
11 ist eine Querschnittsseitenansicht eines veranschaulichenden Pixels mit einem vollständig verarmten Ladungsübertragungspfad, einer Verbindungsschicht und einer Speicherdiode, wie beispielsweise des Pixels 22 in 9. Wie in 11 gezeigt, kann das untere Substrat 102 eine Vorspannungszufuhrleitung 56, den Transistor 61, die Übertragungsdiode 45 (TD2), den Übertragungstransistor 50 (TX2), die Speicherdiode 47, den Übertragungstransistor 51 (TX3), die Floating-Diffusion-Region 46 und den Zurücksetztransistor 60 einschließen. Das untere Substrat 100 kann zudem eine Metallabschirmungsschicht 202 einschließen. Die Verbindungsschicht 104 kann im Zwischenschichtdielektrikum 105 ausgebildet sein und das untere Substrat mit dem oberen Substrat 100 verbinden. Das obere Substrat 100 kann die Pinning-Schicht des p-Typs 206, die Isolierungsregionen 208, die Übertragungsdiode 44 (TD1), den Übertragungstransistor 48 (TX1) und die Photodiode 42 einschließen. Die Passivierungsschicht 210, das Farbfilter 212, die Planarisierungsschicht 214 und die Mikrolinse 216 können über der Photodiode 42 ausgebildet sein. Das Pixel 22 kann zudem ein dielektrisches Material mit Metallverbindungsschichten 218 in jedem Substrat einschließen.
12 ist ein Diagramm eines veranschaulichenden Pixels mit einem vollständig verarmten Ladungsübertragungspfad, einer Verbindungsschicht und mehreren Speicherdioden. Das Pixel 22 von 12 kann dem Pixel 22 von 9 ähneln. Das Pixel 22 von 12 kann jedoch mehrere Speicherdioden im unteren Substrat 102 besitzen.
Wie in 12 gezeigt, kann eine Speicherdiode 47-A (SDA) zwischen einem Übertragungstransistor 50-A (TX2A) und einem Übertragungstransistor 51-A (TX3A) gekoppelt sein, eine Speicherdiode 47-B (SDB) kann zwischen einem Übertragungstransistor 50-B (TX2B) und einem Übertragungstransistor 51-B (TX3B) gekoppelt sein, und eine Speicherdiode 47-C (SDC) kann zwischen einem Übertragungstransistor 50-C (TX2C) und einem Übertragungstransistor 51-C (TX3C) gekoppelt sein. Die mehreren Speicherdioden können verwendet werden, um einen breiten Bereich von Funktionalität abhängig von der spezifischen Anwendung des Abbildungspixels zu implementieren. Das Beispiel von 12 zeigt drei Speicherdioden im unteren Substrat 102. Dieses Beispiel ist lediglich veranschaulichend, und jede Anzahl von Speicherdioden kann im unteren Substrat eingeschlossen sein (z. B. eine, zwei, drei, vier, mehr als vier usw.).
In einem bestimmten veranschaulichenden Beispiel kann das Pixel 22 von 12 für einen Betrieb von Hochdynamikbereichs(high dynamic range (HDR))-Flackermilderung (FM) verwendet werden. Wie zuvor erläutert, kann Flackermilderung nützlich sein, um Artefakte in bestimmten Umgebungen zu beseitigen. Ein Bildsensor mit einem geringen Dynamikbereich kann auch Artefakte aufweisen, wenn Abschnitte des Bildes überbelichtet oder unterbelichtetet sein können. Ein hoher Dynamikbereich kann diese Artefakte verringern und die Bildqualität verbessern.
13 ist ein Diagramm eines veranschaulichenden Zeittaktungsschemas zum Schalten verschiedener Transistoren im HDR-FM-Betrieb des Pixels 22. Bei t₁. können der Übertragungstransistor 48 (TX1), das Shutter-Gate 61 (SG), der Zurücksetztransistor 60, der Übertragungstransistor 51-A (TX3A), der Übertragungstransistor 51-B (TX3B) und der Übertragungstransistor 51-C (TX3C) geschaltet werden. Dies kann die Photodiode 42, die Übertragungsdioden 44 und 45, die Speicherdioden 47-A, 47-B und 47-C und die Floating-Diffusion-Region 46 von Ladung befreien.
Nach dem Zurücksetzen kann sich Ladung in der Photodiode 42 akkumulieren. Bei t₂ kann das SG geschaltet werden, um sicherzustellen, dass die TD1 und die TD2 frei von jeglicher überschüssiger Ladung sind. Dann können bei t₃ der TX1 und der TX2A gleichzeitig geschaltet werden. Wenn der TX1 und der TX2A geschaltet sind, kann die Ladung aus der Photodiode 42, die während einer Integrationszeit T1 akkumuliert wurde, zur Speicherdiode 47-A übertragen werden. Bei t₄ kann das Shutter-Gate geschaltet werden, um die TD1 und die TD2 zurückzusetzen. Dann können bei t₅ der TX1 und der TX2B geschaltet werden. Wenn der TX1 und der TX2B geschaltet sind, kann die Ladung aus der Photodiode 42, die während einer Integrationszeit T2 akkumuliert wurde, zur Speicherdiode 47-B übertragen werden. Bei t₆ kann das Shutter-Gate geschaltet werden, um die TD1 und die TD2 zurückzusetzen. Dann können bei t₇ der TX1 und der TX2C geschaltet werden. Wenn der TX1 und der TX2C geschaltet sind, kann die Ladung aus der Photodiode 42, die während einer Integrationszeit T3 akkumuliert wurde, zur Speicherdiode 47-C übertragen werden.
Dieses Muster kann für mehrere Zyklen wiederholt werden (wobei jeder Zyklus T1, T2 und T3 einschließt). Während jedes Zyklus wird die Ladung aus T1 zur Speicherdiode 47-A hinzugefügt, die Ladung aus T2 wird zur Speicherdiode 47-B hinzugefügt, und die Ladung aus T3 wird zur Speicherdiode 47-C hinzugefügt. Jede T1 kann länger sein als jede T2, während jede T2 länger sein kann als jede T3. Durch Verwenden der Integrationszeiten T1, T2 und T3 mit verschiedenen Längen kann ein Bild mit hohem Dynamikbereich erhalten werden. Zusätzlich werden die Gesamtintegrationszeiten für jede Speicherdiode auf eine Anzahl von kürzeren Integrationszeiten aufgeteilt, weshalb eine Flackermilderung erreicht wird.
Nach dem Akkumulieren von Ladung in jeder Speicherdiode kann während t-_SAMP eine Auslesung auftreten. Jede Speicherdiode kann unter Verwendung von korreliertem doppeltem Abtasten ausgelesen werden, wie in Verbindung mit 10 gezeigt und beschrieben. Der Ausleseprozess in 13 ist derselbe wie der Ausleseprozess in 10 mit der Ausnahme, dass der Übertragungstransistor TX3A geschaltet wird, um die Speicherdiode SDA auszulesen, der Übertragungstransistor TX3B geschaltet wird, um die Speicherdiode SDB auszulesen, und der Übertragungstransistor TX3C geschaltet wird, um die Speicherdiode SDC auszulesen.
14 ist ein Diagramm eines veranschaulichenden Zeittaktungsschemas zum Schalten verschiedener Transistoren im Pixel 22. Das Zeittaktungsdiagramm für das Pixel 22 in 14 zeigt, wie das Pixel 22 für einen Betrieb mit sehr vielen Einzelbildern pro Sekunde (frames per second (FPS)) verwendet werden kann. Das Pixel 22 kann mit über 100.000 Einzelbildern pro Sekunde, über 1.000.000 Einzelbildern pro Sekunde, über 2.000.000 Einzelbildern pro Sekunde oder jeder anderen gewünschten Einzelbildrate aufnehmen. Da das Pixel 22 einen vollständig verarmten Ladungsübertragungspfad verwendet und Ladung während des Betriebs überträgt, können die Bilder sehr schnell abgetastet und ausgelesen werden, was eine sehr hohe Einzelbildrate ermöglicht.
14 zeigt, das bei t₁ ein Zurücksetzen auftreten kann (ähnlich dem in Verbindung mit 13 beschriebenen Zurücksetzen). Ladung kann dann in der Photodiode akkumuliert werden. Bei t₂ kann das Shutter-Gate (SG) gepulst werden, um die TD1 und die TD2 von überschüssiger Ladung zu befreien. Die Ladung aus der Photodiode 42 kann dann zur Speicherdiode 47-A übertragen werden, indem bei t₃ der Übertragungstransistor 48 und der Übertragungstransistor 50-A geschaltet werden. Ladung kann dann in der Photodiode akkumuliert werden. Bei t₄ kann das Shutter-Gate (SG) gepulst werden, um die TD1 und die TD2 von überschüssiger Ladung zu befreien. Die Ladung aus der Photodiode 42 kann dann zur Speicherdiode 47-B übertragen werden, indem bei t₅ der Übertragungstransistor 48 und der Übertragungstransistor 50-B geschaltet werden. Ladung kann dann in der Photodiode akkumuliert werden. Bei t₆ kann das Shutter-Gate (SG) gepulst werden, um die TD1 und die TD2 von überschüssiger Ladung zu befreien. Die Ladung aus der Photodiode 42 kann dann zur Speicherdiode 47-C übertragen werden, indem bei t₇ der Übertragungstransistor 48 und der Übertragungstransistor 50-C geschaltet werden. Nach dem Akkumulieren von Ladung in jeder Speicherdiode kann während t-_SAMP eine Auslesung auftreten. Jede Speicherdiode kann unter Verwendung von korreliertem doppeltem Abtasten ausgelesen werden, wie in Verbindung mit 10 und 13 gezeigt und beschrieben.
15 und 16 sind Querschnittsdraufsichten von Bildpixeln, wie beispielsweise dem Bildpixel 22 in 12. Die Pixel in 15 und 16 weisen jeweils drei Speicherdioden auf (47-A, 47-B und 47-C). Diese Speicherdioden können jedoch abhängig von den Gestaltungsüberlegungen des Pixels unterschiedliche Größen und Formen besitzen. 15 zeigt ein Beispiel, in dem die Speicherdioden 47-A, 47-B und 47-C jeweils dieselbe Menge der Flache des Pixels einnehmen. Dementsprechend können die Speicherdioden dieselbe Kapazität besitzen. In einer anderen Anordnung können die Speicherdioden jedoch unterschiedliche Größen besitzen. In 16 ist zum Beispiel die Speicherdiode 47-A kleiner als die Speicherdiode 47-B, und die Speicherdiode 47-B ist kleiner als die Speicherdiode 47-C. Eine Anordnung dieser Art kann in einem Szenario hilfreich sein, in dem von der Speicherdiode 47-C erwartet wird, mehr Ladung zu speichern als die anderen Speicherdioden. Im Allgemeinen kann jede Speicherdiode jede gewünschte Größe und Form besitzen.
Ein Pixel des in 12 gezeigten Typs kann verwendet werden, um mehrere Typen von Licht unter Verwendung desselben Pixels abzubilden. Zum Beispiel kann es ein Pixel ähnlich dem in 12 gezeigten Pixel geben, aber mit nur zwei Speicherdioden.
Das Pixel kann ein erstes Bild, das einen Hintergrund enthält, erhalten und die Ladung in der ersten Speicherdiode speichern. Dann kann ein zweites Bild erhalten werden, während ein bekannter Impuls von Infrarot(IR)-Licht emittiert wird. Die Ladung aus dem zweiten Bild, das IR-beleuchtet und den Hintergrund enthält, kann in der zweiten Speicherdiode gespeichert werden. Die ersten Bilddaten können dann während einer Verarbeitung von den zweiten Bilddaten subtrahiert werden, um ein Infrarotbild zu erhalten. Die Pixel 22 können abhängig vom bestimmten Bildsensor für andere Anwendungen dieser Art verwendet werden.
17 ist ein Diagramm eines veranschaulichenden Bildpixels mit einem vollständig verarmten Ladungsübertragungspfad, einer Verbindungsschicht, mehreren Speicherdioden und einer gemeinsam genutzten Konfiguration. Wie in 17 gezeigt, kann das untere Substrat dasselbe sein wie das untere Substrat 102 von 12. Zusätzlich können die Speicherdioden zwischen einer Anzahl von Photodioden im oberen Substrat 100 gemeinsam genutzt werden. Das obere Substrat 100 in 17 kann dasselbe sein wie das obere Substrat 100 in 7. Das in 17 gezeigte Pixel besitzt einen breiteren Funktionalitätsbereich und kann abhängig von der spezifischen Anwendung des Bildsensors in einer Vielfalt von Arten verwendet werden. Ladungen aus unterschiedlichen Photodioden können in jeder möglichen Kombination in den Speicherdioden summiert werden. Zum Beispiel kann die Ladung aus jeder Photodiode in einer einzigen Speicherdiode summiert werden. Alternativ dazu kann die Ladung aus der PDA und der PDB in der SDA gespeichert werden, während die Ladung aus der PDC und der PDD in der SDB gespeichert werden kann.
In verschiedenen Ausführungsformen der Erfindung kann ein Abbildungspixel eine gepinnte Photodiode mit einem ersten Potenzial, eine gepinnte Übertragungsdiode mit einem zweiten Potenzial, eine Floating-Diffusion-Region mit einem dritten Potenzial, einen zwischen der gepinnten Photodiode und der gepinnten Übertragungsdiode gekoppelten ersten Übertragungstransistor und einen zwischen der gepinnten Übertragungsdiode und der Floating-Diffusion-Region gekoppelten zweiten Übertragungstransistor einschließen. Der erste Übertragungstransistor, die gepinnte Übertragungsdiode und der zweite Übertragungstransistor bilden einen vollständig verarmten Ladungsübertragungspfad zwischen der gepinnten Photodiode und der Floating-Diffusion-Region. Das zweite Potenzial kann höher sein als das erste Potenzial, und das dritte Potenzial kann höher sein als das zweite Potenzial.
Die gepinnte Photodiode und die gepinnte Übertragungsdiode können in einem oberen Substrat ausgebildet sein. Die Floating-Diffusion-Region kann in einem unteren Substrat ausgebildet sein. Das Abbildungspixel kann ferner zudem eine Verbindungsschicht einschließen, die das obere Substrat mit dem unteren Substrat koppelt. Die Verbindungsschicht kann in einer opaken dielektrischen Schicht ausgebildet sein. Das Abbildungspixel kann zudem eine zusätzliche gepinnte Übertragungsdiode einschließen, die im unteren Substrat ausgebildet ist, und die Verbindungsschicht kann die gepinnte Übertragungsdiode im oberen Substrat mit der zusätzlichen gepinnten Übertragungsdiode im unteren Substrat koppeln. Die zusätzliche gepinnte Übertragungsdiode kann ein viertes Potenzial besitzen, das höher als das zweite Potenzial und niedriger als das dritte Potenzial ist.
Das Abbildungspixel kann zudem eine Speicherdiode mit einem fünften Potenzial und einen zwischen der Speicherdiode und der Floating-Diffusion-Region gekoppelten dritten Übertragungstransistor einschließen. Das fünfte Potenzial kann höher als das vierte Potenzial und niedriger als das dritte Potenzial sein. Der zweite Übertragungstransistor kann zwischen der zusätzlichen gepinnten Übertragungsdiode und der Speicherdiode gekoppelt sein. Der erste Übertragungstransistor kann konfiguriert sein, Ladung aus der gepinnten Photodiode zur gepinnten Übertragungsdiode zu übertragen, wenn er geschaltet ist, der zweite Übertragungstransistor kann konfiguriert sein, Ladung aus der zusätzlichen gepinnten Übertragungsdiode zur Speicherdiode zu übertragen, wenn er geschaltet ist, und der dritte Übertragungstransistor kann konfiguriert sein, Ladung aus der Speicherdiode zur Floating-Diffusion-Region zu übertragen, wenn er geschaltet ist.
Bei der Speicherdiode kann es sich um eine erste Speicherdiode handeln, und das Abbildungspixel kann zudem eine zweite Speicherdiode, einen zwischen der zusätzlichen gepinnten Übertragungsdiode und der zweiten Speicherdiode gekoppelten vierten Übertragungstransistor und einen zwischen der zweiten Speicherdiode und der Floating-Diffusion-Region gekoppelten fünften Übertragungstransistor einschließen. Das Abbildungspixel kann zudem eine dritte Speicherdiode, einen zwischen der zusätzlichen gepinnten Übertragungsdiode und der dritten Speicherdiode gekoppelten sechsten Übertragungstransistor und einen zwischen der dritten Speicherdiode und der Floating-Diffusion-Region gekoppelten siebten Übertragungstransistor einschließen. Die erste und die zweite Speicherdiode können unterschiedliche Größen besitzen. Das Abbildungspixel kann mindestens eine zusätzliche gepinnte Photodiode einschließen, die konfiguriert ist, die gepinnte Übertragungsdiode mit der gepinnten Photodiode gemeinsam zu nutzen.
Die Verbindungsschicht kann eine Metallschicht einschließen, welche die zusätzliche gepinnte Übertragungsdiode und die Floating-Diffusion-Region vor einfallendem Licht abschirmt, und die Metallschicht kann als ein Reflektor für einfallendes Licht agieren. Der erste Übertragungstransistor kann ein kreisförmiges Gate besitzen, das die gepinnte Übertragungsdiode seitlich umgibt. Das Abbildungspixel kann eine Mehrzahl von zusätzlichen gepinnten Photodioden und eine Mehrzahl von zusätzlichen Übertragungsdioden einschließen. Jede Übertragungsdiode der Mehrzahl von zusätzlichen Übertragungstransistoren kann zwischen einer entsprechenden gepinnten Photodiode der Mehrzahl von zusätzlichen gepinnten Photodioden und der gepinnten Übertragungsdiode gekoppelt sein.
In verschiedenen Ausführungsformen kann ein Verfahren zum Betreiben eines Abbildungspixels bereitgestellt werden. Das Abbildungspixel kann eine gepinnte Photodiode, eine erste gepinnte Übertragungsdiode, eine zweite gepinnte Übertragungsdiode, eine Verbindungsschicht, welche die erste gepinnte Übertragungsdiode mit der zweiten gepinnten Übertragungsdiode koppelt, eine Speicherdiode, eine Floating Diffusion-Region, einen zwischen der gepinnten Photodiode und der ersten gepinnten Übertragungsdiode gekoppelten ersten Übertragungstransistor, einen zwischen der zweiten gepinnten Übertragungsdiode und der Speicherdiode gekoppelten zweiten Übertragungstransistor, einen zwischen der Speicherdiode und der Floating-Diffusion-Region gekoppelten dritten Übertragungstransistor, einen Zurücksetztransistor, der zwischen der Floating-Diffusion-Region und einer Vorspannung gekoppelt ist, und ein Shutter-Gate, das zwischen der zweiten gepinnten Übertragungsdiode und der Vorspannung gekoppelt ist, einschließen. Das Verfahren kann ein Zurücksetzen der gepinnten Photodiode, der ersten gepinnten Übertragungsdiode der zweiten gepinnten Übertragungsdiode, der Speicherdiode und der Floating-Diffusion-Region durch Schalten des ersten Übertragungstransistors, des dritten Übertragungstransistors, des Shutter-Gate und des Zurücksetztransistors einschließen, und wobei die Photodiode Ladung über eine Gesamtbelichtungszeit akkumuliert, die in mehrere Integrationsperioden aufgeteilt ist. Die mehreren Integrationsperioden können nicht-fortlaufend sein und jeweils kleiner sein als die Gesamtbelichtungszeit. Die Ladung, die in jeder Integrationsperiode der mehreren Integrationsperioden akkumuliert wird, kann zur Speicherdiode übertragen werden. Das Verfahren kann zudem ein Entfernen von Ladung aus der gepinnten Photodiode, der ersten gepinnten Übertragungsdiode und der zweiten gepinnten Übertragungsdiode durch Schalten des ersten Übertragungstransistors und des Shutter-Gate nach jeder Integrationsperiode der mehreren Integrationsperioden einschließen.
In verschiedenen Ausführungsformen kann ein Verfahren zum Betreiben eines Abbildungspixels bereitgestellt werden. Das Abbildungspixel kann eine gepinnte Photodiode, eine erste gepinnte Übertragungsdiode, eine zweite gepinnte Übertragungsdiode, eine Verbindungsschicht, welche die erste gepinnte Übertragungsdiode mit der zweiten gepinnten Übertragungsdiode koppelt, eine erste Speicherdiode, eine zweite Speicherdiode und eine dritte Speicherdiode, eine Floating-Diffusion-Region, einen zwischen der gepinnten Photodiode und der ersten gepinnten Übertragungsdiode gekoppelten ersten Übertragungstransistor, einen zwischen der zweiten gepinnten Übertragungsdiode und der ersten Speicherdiode gekoppelten zweiten Übertragungstransistor, einen zwischen der ersten Speicherdiode und der Floating-Diffusion-Region gekoppelten dritten Übertragungstransistor, einen zwischen der zweiten gepinnten Übertragungsdiode und der zweiten Speicherdiode gekoppelten vierten Übertragungstransistor, einen zwischen der zweiten Speicherdiode und der Floating-Diffusion-Region gekoppelten fünften Übertragungstransistor, einen zwischen der zweiten gepinnten Übertragungsdiode und der dritten Speicherdiode gekoppelten sechsten Übertragungstransistor, einen zwischen der dritten Speicherdiode und der Floating-Diffusion-Region gekoppelten siebten Übertragungstransistor, einen Zurücksetztransistor, der zwischen der Floating-Diffusion-Region und einer Vorspannung gekoppelt ist, und ein Shutter-Gate, das zwischen der zweiten gepinnten Übertragungsdiode und der Vorspannung gekoppelt ist, einschließen. Das Verfahren kann ein Zurücksetzen der gepinnten Photodiode, der ersten gepinnten Übertragungsdiode, der zweiten gepinnten Übertragungsdiode, der ersten Speicherdiode, der zweiten Speicherdiode, der dritten Speicherdiode und der Floating-Diffusion-Region durch Schalten des ersten Übertragungstransistors, des dritten Übertragungstransistors, des fünften Übertragungstransistors, des siebten Transistors, des Shutter-Gate und des Zurücksetztransistors, Akkumulieren einer ersten Menge von Ladung in der Photodiode über eine erste Integrationszeit, Übertragen der ersten Menge von Ladung zur ersten Speicherdiode durch Schalten des ersten Übertragungstransistors und des zweiten Übertragungstransistors, Akkumulieren einer zweiten Menge von Ladung in der Photodiode über eine zweite Integrationszeit, Übertragen der zweiten Menge von Ladung zur zweiten Speicherdiode durch Schalten des ersten Übertragungstransistors und des vierten Übertragungstransistors, Akkumulieren einer dritten Menge von Ladung in der Photodiode über eine dritte Integrationszeit und Übertragen der dritten Menge von Ladung zur dritten Speicherdiode durch Schalten des ersten Übertragungstransistors und des sechsten Übertragungstransistors einschließen.
Das Verfahren kann zudem ein Auslesen der Ladung auf der ersten Speicherdiode unter Verwendung von korreliertem doppeltem Abtasten, Auslesen der Ladung auf der zweiten Speicherdiode unter Verwendung von korreliertem doppeltem Abtasten und Auslesen der Ladung auf der dritten Speicherdiode unter Verwendung von korreliertem doppeltem Abtasten einschließen. Das Verfahren kann zudem ein Akkumulieren einer vierten Menge von Ladung in der Photodiode über eine vierte Integrationszeit und Übertragen der vierten Menge von Ladung zur ersten Speicherdiode durch Schalten des ersten Übertragungstransistors und des zweiten Übertragungstransistors nach Übertragen der dritten Menge von Ladung zur dritten Speicherdiode und vor Auslesen der Ladung auf der ersten Speicherdiode einschließen. Die erste Integrationszeit kann länger als die zweite Integrationszeit sein, und die zweite Integrationszeit kann langer als die dritte Integrationszeit sein.
Das Vorhergehende ist lediglich veranschaulichend für die Grundsätze dieser Erfindung, und durch den Fachmann können vielfältige Modifikationen vorgenommen werden, ohne vom Umfang und Geist der Erfindung abzuweichen.

Claims

Abbildungspixel, umfassend: eine gepinnte Photodiode mit einem ersten Potenzial; eine gepinnte Übertragungsdiode mit einem zweiten Potenzial, wobei das zweite Potenzial höher als das erste Potenzial ist; eine Floating-Diffusion-Region mit einem dritten Potenzial, wobei das dritte Potenzial höher als das zweite Potenzial ist; einen zwischen der gepinnten Photodiode und der gepinnten Übertragungsdiode gekoppelten ersten Übertragungstransistor; und einen zwischen der gepinnten Übertragungsdiode und der Floating-Diffusion-Region gekoppelten zweiten Übertragungstransistor, wobei der erste Übertragungstransistor, die gepinnte Übertragungsdiode und der zweite Übertragungstransistor einen vollständig verarmten Ladungsübertragungspfad zwischen der gepinnten Photodiode und der Floating-Diffusion-Region bilden.
Abbildungspixel nach Anspruch 1, wobei die gepinnte Photodiode und die gepinnte Übertragungsdiode in einem oberen Substrat ausgebildet sind, wobei die Floating-Diffusion-Region in einem unteren Substrat ausgebildet ist, und wobei das Abbildungspixel ferner eine Verbindungsschicht umfasst, die das obere Substrat mit dem unteren Substrat koppelt.
Abbildungspixel nach Anspruch 2, wobei die Verbindungsschicht in einer opaken dielektrischen Schicht ausgebildet ist.
Abbildungspixel nach Anspruch 2, ferner umfassend: eine zusätzliche gepinnte Übertragungsdiode, die im unteren Substrat ausgebildet ist, wobei die Verbindungsschicht die gepinnte Übertragungsdiode im oberen Substrat mit der zusätzlichen gepinnten Übertragungsdiode im unteren Substrat koppelt.
Abbildungspixel nach Anspruch 4, wobei die zusätzliche gepinnte Übertragungsdiode ein viertes Potenzial besitzt, das höher als das zweite Potenzial und niedriger als das dritte Potenzial ist.
Abbildungspixel nach Anspruch 5, ferner umfassend: eine Speicherdiode mit einem fünften Potenzial, wobei das fünfte Potenzial höher als das vierte Potenzial und niedriger als das dritte Potenzial ist, wobei der zweite Übertragungstransistor zwischen der zusätzlichen gepinnten Übertragungsdiode und der Speicherdiode gekoppelt ist; und einen zwischen der Speicherdiode und der Floating-Diffusion-Region gekoppelten dritten Übertragungstransistor.
Abbildungspixel nach Anspruch 6, wobei der erste Übertragungstransistor konfiguriert ist, Ladung aus der gepinnten Photodiode zur gepinnten Übertragungsdiode zu übertragen, wenn er geschaltet ist, wobei der zweite Übertragungstransistor konfiguriert ist, Ladung aus der zusätzlichen gepinnten Übertragungsdiode zur Speicherdiode zu übertragen, wenn er geschaltet ist, und wobei der dritte Übertagungstransistor konfiguriert ist, Ladung aus der Speicherdiode zur Floating-Diffusion-Region zu übertragen, wenn er geschaltet ist.
Abbildungspixel nach Anspruch 6, wobei es sich bei der Speicherdiode um eine erste Speicherdiode handelt, wobei das Abbildungspixel ferner umfasst: eine zweite Speicherdiode; einen zwischen der zusätzlichen gepinnten Übertragungsdiode und der zweiten Speicherdiode gekoppelten vierten Übertragungstransistor; und einen zwischen der zweiten Speicherdiode und der Floating-Diffusion-Region gekoppelten fünften Übertragungstransistor.
Abbildungspixel nach Anspruch 8, ferner umfassend: eine dritte Speicherdiode; einen zwischen der zusätzlichen gepinnten Übertragungsdiode und der dritten Speicherdiode gekoppelten sechsten Übertragungstransistor; und einen zwischen der dritten Speicherdiode und der Floating-Diffusion-Region gekoppelten siebten Übertragungstransistor.
Abbildungspixel nach Anspruch 8, wobei die erste und die zweite Speicherdiode unterschiedliche Größen besitzen.
Abbildungspixel nach Anspruch 8, ferner umfassend: mindestens eine zusätzliche gepinnte Photodiode, die konfiguriert ist, die gepinnte Übertragungsdiode mit der gepinnten Photodiode gemeinsam zu nutzen.
Abbildungspixel nach Anspruch 4, wobei die Verbindungsschicht eine Metallschicht umfasst, welche die zusätzliche gepinnte Übertragungsdiode und die Floating-Diffusion-Region vor einfallendem Licht abschirmt, und wobei die Metallschicht als ein Reflektor für einfallendes Licht agiert.
Abbildungspixel nach Anspruch 1, wobei der erste Übertragungstransistor ein kreisförmiges Gate besitzt, das die gepinnte Übertragungsdiode seitlich umgibt.
Abbildungspixel nach Anspruch 1, ferner umfassend: eine Mehrzahl von zusätzlichen gepinnten Photodioden; und eine Mehrzahl von zusätzlichen Übertragungstransistoren, wobei jeder Übertragungstransistor der Mehrzahl von zusätzlichen Übertragungstransistoren zwischen einer entsprechenden gepinnten Photodiode der Mehrzahl von zusätzlichen gepinnten Photodioden und der gepinnten Übertragungsdiode gekoppelt ist.
Verfahren zum Betreiben eines Abbildungspixels, wobei das Abbildungspixel eine gepinnte Photodiode, eine erste gepinnte Übertragungsdiode, eine zweite gepinnte Übertragungsdiode, eine Verbindungsschicht, welche die erste gepinnte Übertragungsdiode mit der zweiten gepinnten Übertragungsdiode koppelt, eine Speicherdiode, eine Floating-Diffusion-Region, einen zwischen der gepinnten Photodiode und der ersten gepinnten Übertragungsdiode gekoppelten ersten Übertragungstransistor, einen zwischen der zweiten gepinnten Übertragungsdiode und der Speicherdiode gekoppelten zweiten Übertragungstransistor, einen zwischen der Speicherdiode und der Floating-Diffusion-Region gekoppelten dritten Übertragungstransistor, einen Zurücksetztransistor, der zwischen der Floating-Diffusion-Region und einer Vorspannung gekoppelt ist, und ein Shutter-Gate, das zwischen der zweiten gepinnten Übertragungsdiode und der Vorspannung gekoppelt ist, einschließt, wobei das Verfahren umfasst: Zurücksetzen der gepinnten Photodiode, der ersten gepinnten Übertragungsdiode, der zweiten gepinnten Übertragungsdiode, der Speicherdiode und der Floating-Diffusion-Region durch Schalten des ersten Übertragungstransistors, des dritten Übertragungstransistors, des Shutter-Gate und des Zurücksetztransistors; und Akkumulieren von Ladung mit der Photodiode über eine Gesamtbelichtungszeit, die in mehrere Integrationsperioden aufgeteilt ist, wobei die mehreren Integrationsperioden nicht-fortlaufend sind und jeweils kürzer als die Gesamtbelichtungszeit sind, wobei die Ladung, die in jeder Integrationsperiode der mehreren Integrationsperioden akkumuliert wird, zur Speicherdiode übertragen wird.
Verfahren nach Anspruch 15, wobei das Verfahren ferner umfasst: nach jeder Integrationsperiode der mehreren Integrationsperioden, Entfernen von Ladung aus der gepinnten Photodiode, der ersten gepinnten Übertragungsdiode und der zweiten gepinnten Übertragungsdiode durch Schalten des ersten Übertragungstransistors und des Shutter-Gate.
Verfahren zum Betreiben eines Abbildungspixels, wobei das Abbildungspixel eine gepinnte Photodiode, eine erste gepinnte Übertragungsdiode, eine zweite gepinnte Übertragungsdiode, eine Verbindungsschicht, welche die erste gepinnte Übertragungsdiode mit der zweiten gepinnten Übertragungsdiode koppelt, eine erste Speicherdiode, eine zweite Speicherdiode und eine dritte Speicherdiode, eine Floating-Diffusion-Region, einen zwischen der gepinnten Photodiode und der ersten gepinnten Übertragungsdiode gekoppelten ersten Übertragungstransistor, einen zwischen der zweiten gepinnten Übertragungsdiode und der ersten Speicherdiode gekoppelten zweiten Übertragungstransistor, einen zwischen der ersten Speicherdiode und der Floating-Diffusion-Region gekoppelten dritten Übertragungstransistor, einen zwischen der zweiten gepinnten Übertragungsdiode und der zweiten Speicherdiode gekoppelten vierten Übertragungstransistor, einen zwischen der zweiten Speicherdiode und der Floating-Diffusion-Region gekoppelten fünften Übertragungstransistor, einen zwischen der zweiten gepinnten Übertragungsdiode und der dritten Speicherdiode gekoppelten sechsten Übertragungstransistor, einen zwischen der dritten Speicherdiode und der Floating-Diffusion-Region gekoppelten siebten Übertragungstransistor, einen Zurücksetztransistor, der zwischen der Floating-Diffusion-Region und einer Vorspannung gekoppelt ist, und ein Shutter-Gate, das zwischen der zweiten gepinnten Übertragungsdiode und der Vorspannung gekoppelt ist, einschließt, wobei das Verfahren umfasst: Zurücksetzen der gepinnten Photodiode, der ersten gepinnten Übertragungsdiode der zweiten gepinnten Übertragungsdiode, der ersten Speicherdiode, der zweiten Speicherdiode, der dritten Speicherdiode und der Floating-Diffusion-Region durch Schalten des ersten Übertragungstransistors, des dritten Übertragungstransistors, des fünften Übertragungstransistors, des siebten Transistors, des Shutter-Gate und des Zurücksetztransistors; Akkumulieren einer ersten Menge von Ladung in der Photodiode über eine erste Integrationszeit; Übertragen der ersten Menge von Ladung zur ersten Speicherdiode durch Schalten des ersten Übertragungstransistors und des zweiten Übertragungstransistors; Akkumulieren einer zweiten Menge von Ladung in der Photodiode über eine zweite Integrationszeit; Übertragen der zweiten Menge von Ladung zur zweiten Speicherdiode durch Schalten des ersten Übertragungstransistors und des vierten Übertragungstransistors; Akkumulieren einer dritten Menge von Ladung in der Photodiode über eine dritte Integrationszeit; und Übertragen der dritten Menge von Ladung zur dritten Speicherdiode durch Schalten des ersten Übertragungstransistors und des sechsten Übertragungstransistors;
Verfahren nach Anspruch 17, ferner umfassend: Auslesen der Ladung auf der ersten Speicherdiode unter Verwendung von korreliertem doppeltem Abtasten; Auslesen der Ladung auf der zweiten Speicherdiode unter Verwendung von korreliertem doppeltem Abtasten; und Auslesen der Ladung auf der dritten Speicherdiode unter Verwendung von korreliertem doppeltem Abtasten.
Verfahren nach Anspruch 18, ferner umfassend: nach Übertragen der dritten Menge von Ladung zur dritten Speicherdiode und vor Auslesen der Ladung auf der ersten Speicherdiode: Akkumulieren einer vierten Menge von Ladung in der Photodiode über eine vierte Integrationszeit; und Übertragen der vierten Menge von Ladung zur ersten Speicherdiode durch Schalten des ersten Übertragungstransistors und des zweiten Übertragungstransistors.
Verfahren nach Anspruch 17, wobei die erste Integrationszeit länger als die zweite Integrationszeit ist, und wobei die zweite Integrationszeit länger als die dritte Integrationszeit ist.