JPH02171088A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各画素がマトリクス状に配列される固体撮像素
子に関し、特に、各画素には受光素子。

増幅手段及びリセット手段が設けられ、光信号電荷が増
幅される内部増幅型の固体撮像素子に関する。

〔発明の概要〕

本発明は、マトリクス状に配列される各画素に受光累子
、増幅手段及びリセット手段が設けられる内部増幅型の
固体撮像素子において、そのリセット手段を行選択と列
ｉ２ｆ沢用の２つのスイッチを直列接続させて構成して
、各画素毎におけるリセットを可能とすることにより、
固定パターン雑音の除去や各種の制御が行なえるように
したものである。

〔従来の技術〕

撮像素子の高解像度化に伴い、各画素毎に増幅Ｊａ能を
有した内部増幅型の固体撮像素子の研究が行われており
、このような技術については、例えば「増幅型固体撮像
素子ＡＭ　Ｉ　（Ａｍｐｌｉｆｉｅｄ　ＭＯ３Ｉｎｔｅ
ｌｌｉｇｅｎｔ　Ｉｍａｌｅｒ）　」＋　　“テレビジ
四ン学会誌”１０７５〜１０８２頁、　Ｖｏｌ　４１．
Ｎｏ、１１．１９８７年にその記載がある。

ここで、簡単に増幅型固体撮像素子の一例（所謂ＡＭＩ
）について説明すると、その素子の回路構成は、ＸＹア
ドレス方式とされ、素子は第７図に一部省略して示ずよ
うにマトリクス状に配列された画素を有し、その各画素
は受光素子１０１、垂直スイッチングトランジスタ１０
２、増幅用トランジスタ１０３及びリセット用のリセッ
トトランジスタ１０４より構成されている。このマトリ
クス状に配列された画素からなるイメージ部の周囲には
、垂直走査のための第１垂直走査回路１０５と、リセッ
ト用の第２垂直走査回路１０６と、水平走査のための水
平走査回路１０７が設けられている。水平走査回路１０
７は水平スイッチングトランジスタ１０８のオン・オフ
を制御する回路であり、その水平スイッチングトランジ
スタ１０日は、ビデオラインＳと各垂直信号線の接続を
制御するように設けられている。第１垂直走査回路１０
５、第２垂直走査回路１０６は、それぞれ各（テの垂直
スイッチングトランジスタ１０２、リセットトランジス
タ１０４を制御し、それぞれ各行の画素で共通の制御が
行われる。

第８図は、この素子の読み出しの際の波形図であり、第
１垂直走査回路１０５によって成る行が選択されている
ものとすると、水平走査回路１０７からの信号Φｔｌに
応じて、水平スイッチングトランジスタ１０Ｂがオン・
オフし、順に信号ΦＳが各ビデオラインＳに現れる。

〔発明が解決しようとする課題〕

ところが、上述の回路構成からなる内部増幅型の固体撮
像素子では、各画素毎の増幅素子のばらつきに起因する
固定パターン雑音（ｆｉｘｅｄ　ｐａＬＬｅｒｎｎｏｉ
ｓｅ）が多く発生し、その解決が求められている。この
固定パターン雑音を除く方法として、外部メモリーによ
る補正も考えられるが、メモリーを付加する分だけコス
ト増となり、その消費電力も増加する。

また、上述の固体撮像素子では、各画素のりセット動作
が成る行にかかる全部の画素に対して行われる。このた
め、例えば高速の電子シャッターとして、ライン毎のリ
セット後に信号電荷のＭＭｉを行う場合には、１水平ラ
インの初め側の画素と終わり側の画素とでは、その？Ｒ
積待時間異なってくる（例えば６３μｓｅｃ　）ことに
なって問題となる。また、垂直方向に隣接する画素の信
号電荷を合わせるようなフィールド読み出し等の制御も
困難となる。

そごで、本発明は、上述の技術的な５題に迄み、固定パ
ターン雑音を除き、各種の制御が行なえるような固体撮
像素子の提供を目的とする。

〔課題を解決するための手段〕

上述の目的を達成するために、本発明の固体撮像素子は
、受光素子とその受光素子からの信号電荷を増幅する増
幅手段とその信号電荷をリセットするリセット手段を各
画素に有し、それら画素はマトリクス状に配列されるも
のであって、上記リセット手段は、直列接続される２つ
のスイッチを有し、一方のスイッチは行ｉ！沢とされ、
且つ他方のスイッチは列選択とされて、各画素毎でのり
セットが行なえることを特徴とする。

なお、上記マトリクス状とは、行１列の数が１以上の整
数であり、従って、その配列から固体撮像素子は、リニ
ア若しくはエリア型となる。

〔作用〕

リセット手段を直列接続される行選択のスイッチと列選
択のスイッチを用いて構成することで、各画素単独のリ
セットが可能となる。その結果、信号出力を行った後に
、同一画素をリセットさせ、そのリセット後のオフセッ
トレベルをもう一度出力させるような制御によって、ノ
イズを抑えることができる。また、各画素単独のリセッ
トによって、各種の走査に応じた柔軟なリセットも可能
となる。

（実施例〕 本発明の好適な実施例を図面を参照しながら説明する。

第１の実施例 本実施例は、その画素の構造がフォトダイオードで発生
した光信号電荷をＭＯＳＦＥＴのゲートに蓄積して電流
増幅を行うタイプの固体撮像素子の例であり、２つの直
列接続されたＭＯＳトランジスタによって、各画素毎の
リセットが行なえる構造を有している。

第１図は、本実施例の固体撮像素子の回路構成を示して
おり、各画素には、受光素子であるフォトダイオード１
１が設けられ、そのフォトダイオード１１の一端子は増
幅機能を有したＭＯＳｌ−ランジスク１２のゲートに接
続されている。このためフォトダイオード１１で発生し
た光信号電荷はＭＯＳ）ランジスタ１２のゲートで蓄積
される。

そのＭＯＳ　）ランジスタ１２には、接地電圧ＧＮＤと
の間で直列に垂直スイッチングトランジスタ１３が接続
され、各垂直スイッチングトランジスタ１３のゲートに
は、第１垂直走査回路１４からの垂直ゲート線Ｖ　Ｇ、
、、　Ｖ　Ｃ，、、、、・・・が各行毎にそれぞれ接続
されている。従って、第１垂直走査回路１４からの返Ｉ
Ｊ（信号に基づき成る行にかかる全画素が選択される。

上記ＭＯ５）ランジスク１２のゲートには、さらにリセ
ット手段を構成するように直列接続された２つのＭＯＳ
）ランジスタｌ。

２がリセット電圧■８との間に設けられている。

ＭＯＳトランジスタ１は、列選択用のスイッチであり、
そのゲートは第２水平走査回路１６からの列毎に設けら
れた列リセット線Ｈｒｌ　１１＋　ＨＩ？いや＋、Ｉｔ
Ｒ□２．・・・によってそれぞれ制御される。ＭＯＳト
ランジスタ２は、行選択用のスイッチであり、そのゲー
トは各行毎に第２垂直走査回路１５からの行リセットｌ
！Ｖ　Ｒ，、Ｖ　Ｒ，１，、、・・・によってそれぞれ
制御される。従って、例えば０行ｍ＋１列の画素をリセ
ットしようする場合には、行リセット線■Ｒｆｉと列リ
セットｔＪＡ　ＩＩ　Ｒ１６４ｒを同時に選択すること
で、０行ｍ＋１列の画素のＭＯＳトランジスタ１２のゲ
ートに蓄積された光信号電荷はリセットされることにな
る。　　　　　　　　　　　　６各画素のＭＯＳトラン
ジスタ１２のドレイン側【よ、列毎に設けられた垂直信
号ｆＩＩＩ　Ｓ−、ＨＳ−、＋。

Ｈ３，、、、・・・に接続する。これら各垂直信号線Ｈ
３、、ＨＳ□Ｉｎ　ＨＳａ＊ｔ＋・・・は、水平スイッ
チングトランジスタ１８を介して水平信号線ＶＬに接続
する。

これら水平スイッチングトランジスタ１８のゲートは、
第１水平走査回路１７からの信号が供給され、その信号
によって水平スイッチングトランジスタ１８が択一的に
選択される。上記水平信号線ＶＬの終端部には増幅器１
９が接続し、その増幅ＪＨ１９から出力が取り出される
。なお、水平信号線ＶＬは１線に限定されず、複数線か
らなるように構成しても良い。

このような構成からなる固体撮像素子は、リセット手段
として、直列接続される２つのＭＯＳトランジスタ１．
２を有しており、この２つのＭＯＳトランジスタ１．２
の両方がオンになった時、リセットが行われる。このた
め、各画素単独のリセット動作が可能となり、高速な電
子シャック−動作やフィールド読み出し等の各種の走査
に対応したリセットを行うことができる。また、読み出
し動作は、通常のＭＯ３Ｉ撮像素子と同様に走査するこ
とで行うことができるが、第２図に示すような制御を行
って、固定バクーン雑音を除去するようにすることもで
きる。

第２図は読み出し時の波形図であり、第ｎ行にかかる画
素の信号を各列毎に読み出す走査を考える。ここで信号
ΦＶＧは、第１垂直走査回路１４からの選択信号であり
、垂直ゲート線ＶＧ、のみが°“ト！゛°レベル（高レ
ベル）であり、他の垂直ゲート線は°“Ｌ”レベル（低
レベル）とされる、信号ΦＨ３は、水平スイッチングト
ランジスタ１８を走査する信号であり、順に垂直信号線
ＨＳ　、、　Ｉ（ｓ、、、、Ｈ３，、！、・・・と選択
されて行く、このように走査することで、第ｎ行のＷｓ
累の信号が列毎順に水平信号線ＶＬに出力されて行（こ
とになる。

そして、本実施例の固体撮像素子では、読み出し方法の
一例として、成る画素に関する読み出しの期間を３分割
し、最初の期間Ｔａで光信号電荷Ｑに閾値電圧■い等の
ばらつきに起因するオフセット分ΔＱが加えら・１．た
信号を出力し、次の期間Ｔｒでリセットをその画素に関
して行い、最後の期間Ｔｂでオフセット分ΔＱのみを出
力する。

このような走査を行うためには、信号ΦＶＲを行リセッ
ト線ＶＲ，のみＩＩ’“レベルにし、他の行リセット線
を°°Ｌルベルにする。これで第１行にかかる画素のＭ
Ｏ３Ｉ−ランジスク２はオンとなる。成る画素に関する
信号ΦＨＳの立ち上がりから期間Ｔａ経過するまでは、
水平信号線ＶＬにＱ＋ΔＱの信号が現れる。そして、期
間Ｔｒでは、信号ΦＨＳの走査に合わせた同一画素に関
する列リセット線ＨＲ、、ＨＲｌｌ”ｌｌ　ＨＲ、、、
、・・・の１つが選択され、ＭＯＳトランジスタ１を時
間Ｔｒだけオンにさせる。その結果、その画素に関して
ＭＯＳトランジスタｌ、２が共にオンになり、期間Ｔｒ
で単独の画素のリセットが行われる。そして、リセット
終了後、光信号電荷の蓄積の無い状態で、勇び信号が読
みだされ、水平信号線ＶＬにオフセット分ΔＱのみの１
３号が現れる。

ごのようにリセット動作を途中に挟みながら、画素に関
する読み出しの期間を３分割して、Ｑ　４−ΔＱとΔＱ
の２つの出力を行って、（Ｑ＋ΔＱ）−ΔＱの差信号を
得ることで、外部メモリーを不要としてオフセットの無
い光信号電荷Ｑの出力信号を得ることができる。また、
この方法によって、画素内の増幅器の低周波ノイズの低
減も差し引くことが可能となる。

第２の実施例 本実施例は第１の実施例と同じ内部増幅型の固体撮像素
子であるが、フォトダイオードからの電荷がフローティ
ングなウェル卸域に蓄積され、そのウェル領域に蓄積さ
れる電荷によってＭＯＳＦＥＴのゲート直下の表面電荷
を変調させて、光信号電荷の増幅を行うタイプの画素を
有している。

そして、そのリセット手段としては、直列接続される２
つのＭＯＳトランジスタを有し、画素単独でのリセット
が行なえるものである。

まず、その回路構成は、第３図に示すような構成とされ
、各画素では、受光素子であるフォトダイオード３１が
増幅機能を有したＭＯＳ　）ランジスタ３２のゲート下
部に形成され、そのフォトダイオード３１に発生する光
信号電荷によって、ＭＯＳ）ランジスク３２の表面電荷
が変調され、その変調に応じた増幅が行われる。そのＭ
ＯＳ　ｌ−ランジスタ３２のドレインには、電源電圧■
。。が供給され、ＭＯＳ）ランジスタ３２のゲートには
、行選択用に第１垂直走査回路３４からの垂直デー１−
線Ｖ　Ｇ、、　Ｖ　Ｃ，、、、・・・が各行毎にそれぞ
れ接続されている。さらにＭＯＳトランジスタ３２のソ
ースは列毎に設けられた垂直信潟線ＨＳ　１１＋　ｎ　
Ｓ　、、、。

ＨＳ−−ｚ、・・・に接続する。上記フォトダイオード
３１の他部：には、接地電圧ＧＮＤとの間で容量３３が
形成され、その容量３３とダイオード３１の間のノード
から、リセット手段を構成するように直列接続された２
つのＭＯＳ）ランジスタ２１，２２がリセット電圧■８
との間に設けられている。

ＭＯＳトランジスタ２１は、列ｉＪ沢用のスイッチであ
り、そのゲートは第２水平走査回路３６からの列毎に設
けられた列リセット線ＨＲ，、ＨＲ，、、。

ＨＲ−−！、・・・によってぞれぞれ制御される。ＭＯ
Ｓトランジスタ２ｚは、行ｉ！沢用のスイッチであり、
そのゲートは各行毎に第２垂直走査回路３５からの行リ
セット線Ｖ　Ｌ、　Ｖ　Ｉ？、、、、、・・・によって
それぞれ制御される。なお、ＭＯＳトランジスタ２１゜
２２の機能は、第１の実施例におけるＭＯＳトランジス
タ１，２と同様であり、これら一対のＭＯＳ　＋−ラン
ジスタ２１．２２によって、画素単独でのリセットが可
能となる。

上記各垂直信号線１１　Ｓ−、ＩＩ　Ｓ、、＋、　ＨＳ
−ｔ、・・・は、水平スイッチングトランジスタ３８を
介して水平信号線ＶＬに接続する。これら水平スイッチ
ングトランジスタ３８のゲートは、第１水平走査回路３
７からの信号が供給され、その信号によつて水平スイッ
チングトランジスタ３日が択一的に選択される。上記水
平（δ分線ＶＬの終端部には増幅器３９が接続し、その
増幅器３９から出力が取り出される。なお、水平信号線
ＶＬは１線に限定されず、複数線からなるように構成し
ても良い。

ここで、第４図〜第６図を参照しながら、各画素の構造
について説明する。第４図は素子の断面図であり、ｐ型
のシリコン基板４１上にｎ型のウェルｆｉ１８ｉ４２が
形成され、さらにそのｎ型のウェル領域４２に囲まれて
ｐ型のウェル領域４３が形成される。このｐ型のウェル
領域４３の表面には、ｎ゛型の不純物拡散領域からなる
ソース領域４４とドレイン領域４５がＩｆ、１１間して
形成され、それらソース領域４４とドレイン領域４５の
間のｐ型のウェル６１Ｊ！４３上には、絶縁膜４６を介
してゲート電極層４７が形成されている。ソース領域４
４は開口されてアルミ配線ｒｒ！Ｊ４８か形成され、こ
のアルミ配ｋｆＡ層４８が第３図の垂直信号線ＨＳ　、
、　ＨＳ　、、、、　ＨＳ　、、！、・・・とじて機能
する。ドレイン領域４５には電源電圧ｖ０が供給される
。また、ゲート電極層４７は、第３図の垂直ゲートＬｆ
ＡＶ　Ｇ　ｎ、　ＶＧ　１１６　＋　＋・・・として機
能する。なお、図示を省略するが、リセット手段はｐ型
のウェルｊＪｌ！４３に接続するように形成される。

このような素子断面構造を有する本実施例の固体撮像素
子は、第５図に示すように、ゲート電極層４７の下のポ
テンシャル・プロフィールは、ゲート電極層４７が選択
されていない時に、すなわち°゛Ｌ、ｎＬ、ｎレベルに
、実線Ｐ＋　のような分布となる。ポテンシャルの極小
点ｐ０が形成される。従って、その極小点Ｓ０より浅い
範囲で発生したフォトホールがｐ型のウェル領域４３に
蓄積される０次に、上記ゲート電極［４７が選択されて
いる時すなわらゲートが“Ｈ”レベルである時は、破線
Ｐ２のようなポテンシャル分布となり、更に光信号電荷
の蓄積がある時は、−点鎖線Ｐ。

のようなポテンシャル分布となる。この時表面のチャン
ネルにおける電荷Ｑｅ（電子）は極大点Ｓに蓄積される
ホールのミラー電荷であって、前記蓄積されたフォトホ
ールの世に依存してチャンネルのコンダクタンスが変化
することになる。

また、第６図に示すように、ゲートの直下でない断面に
おいても、実ＩＰ！　Ｐ　ａに示すようなポテンシャル
・プロフィールがあり、図中極小値Ｓ！より浅い部分で
は、フォトホールが集められる。このためゲート直下の
領域以外でも、光感度が得られることになる。

このような画素の構ｊｈを存してなる本実施例の固体撮
像素子は、第１の実施例の固体撮像素子と同様に、リセ
ット手段として、直列接続される２つのＭＯＳ）ランジ
スタ２１，２２を存しており、この２つのＭＯＳ）ラン
ジスタ２１．２２の両方がオンになった時、リセットが
行われる。このため、各画素単独のリセット動作が可能
となり、高速な電子シャッター動作やフィールド読み出
し等の各種の走査に対応したリセットを行うことができ
る。また、読み出し動作は、通常のＭＯ３型撮像素子と
同様に走査することで行うことができ、更に第１の実施
例と同様に、第２図に示した制御を行って、固定パター
ン雑音を除去するようにすることもできる。

〔発明の効果〕

本発明の固体撮像素子は、上述のように、そのリセット
手段が直列接続される行及び列選択用の２つのスイッチ
よりなるため、画素毎のリセットが可能となる。このた
め、１つの画素の読み出し動作中にリセットを行って、
外部メモリーを必要としない信号のオフセット分の除去
や、素子の各種の走査に対応した柔軟なリセットを行わ
せることができる。

【図面の簡単な説明】

第１図は本発明の固体撮像素子の一例の回路構成を示す
回路図、第２図はその読み出し動作の一例を示す波形図
、第３図は本発明の固体撮像素子の他の一例の回路構成
を示す回路図、第４図はその他の一例の素子構造の要部
断面図、第５図は第４図の素子のｖ−Ｖ線断面に沿った
ポテンシャル分布図、第６図は第４図の素子の■−Ｖｌ
線断面に沿ったポテンシャル分布図、第７図は従来の固
体撮像素子の一例の回路図、第８図はその従来の固体撮
像素子の一例の読み出し動作を説明するための波形図で
ある。 １．２，２１．２２・・・ＭＯＳ）ランジスタ１．３１
・・・フォトダイオード ２．３２・・・ＭＯＳトランジスタ ３・・・垂直スイッチングトランジスタ４．３４・・・
第１垂直走査回路 ５．３５・・・第２垂直走査回路 ６．３６・・・第２水平走査回路 ７．３７・・・第１水平走査回路 ８．３８・・・水平スイッチングトランジスタＬ・・・
水平信号線 ′Ｈ′ ΦＶ０　・じ のＶＲ ＶＧ口 Ｒｎ 特許出願人　　　ソニー株式会社 代理人弁理士　小泡　晃（他２名） タイム斗ヤード 第２図

Claims (1)

1. 【特許請求の範囲】 受光素子とその受光素子からの信号電荷を増幅する増幅
   手段とその信号電荷をリセットするリセット手段を各画
   素に有し、それら画素はマトリクス状に配列される固体
   撮像素子において、 上記リセット手段は、直列接続される２つのスイッチを
   有し、一方のスイッチは行選択とされ、且つ他方のスイ
   ッチは列選択とされて、各画素毎でのリセットが行なえ
   ることを特徴とする固体撮像素子。