JP3016815B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3016815B2 JP3016815B2 JP2110472A JP11047290A JP3016815B2 JP 3016815 B2 JP3016815 B2 JP 3016815B2 JP 2110472 A JP2110472 A JP 2110472A JP 11047290 A JP11047290 A JP 11047290A JP 3016815 B2 JP3016815 B2 JP 3016815B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- state imaging
- semiconductor region
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は固体撮像装置に係り、特に光電変換された信
号電荷を非破壊で保持し、この信号電荷に対応する信号
を増幅して出力することが可能な固体撮像装置に関す
る。
号電荷を非破壊で保持し、この信号電荷に対応する信号
を増幅して出力することが可能な固体撮像装置に関す
る。
［従来の技術］ 近年、固体撮像装置等において、光電変換された信号
電荷を増幅して出力する増幅型の光電変換素子が検討さ
れており、その一つにベースに光キャリアを蓄積し、エ
ミッタから出力するというバイポーラトランジスタ型の
光電変換素子（以下、バイポーラ型センサという）を用
いた固体撮像装置がある。
電荷を増幅して出力する増幅型の光電変換素子が検討さ
れており、その一つにベースに光キャリアを蓄積し、エ
ミッタから出力するというバイポーラトランジスタ型の
光電変換素子（以下、バイポーラ型センサという）を用
いた固体撮像装置がある。
第８図は、上記バイポーラ型センサを用いた固体撮像
装置の光電変換部及び信号読出部の回路構成図である。
装置の光電変換部及び信号読出部の回路構成図である。
第８図において、１はバイポーラ型センサ、２はバイ
ポーラ型センサ１のベース電位を制御するための容量、
３はバイポーラ型センサ１のベース電位をリセットする
ためのpMOSトランジスタであり、バイポーラ型センサ1,
容量2,pMOSトランジスタ３で１つの単位画素が構成され
る。４は垂直出力線、５は水平駆動線、６は垂直出力線
４をリセットするためのMOSトランジスタ、７は画素か
らの出力信号を蓄積するための容量、８は画素からの出
力を容量７へ転送するためのMOSトランジスタ、９は水
平出力線、10は容量７の出力を水平出力線９へ転送する
ためのMOSトランジスタ、11は垂直シフトレジスタに選
択されて、駆動パルスを画素へ印加するためのバッファ
用のMOSトランジスタ、12はセンサ出力を出すプリアン
プ、13はMOSトランジスタ６のゲートにパルスを印加す
るための入力端子、14はMOSトランジスタ８のゲートに
パルスを印加するための入力端子、15は駆動パルスをMO
Sトランジスタ11に印加するための入力端子、16は出力
端子である。
ポーラ型センサ１のベース電位を制御するための容量、
３はバイポーラ型センサ１のベース電位をリセットする
ためのpMOSトランジスタであり、バイポーラ型センサ1,
容量2,pMOSトランジスタ３で１つの単位画素が構成され
る。４は垂直出力線、５は水平駆動線、６は垂直出力線
４をリセットするためのMOSトランジスタ、７は画素か
らの出力信号を蓄積するための容量、８は画素からの出
力を容量７へ転送するためのMOSトランジスタ、９は水
平出力線、10は容量７の出力を水平出力線９へ転送する
ためのMOSトランジスタ、11は垂直シフトレジスタに選
択されて、駆動パルスを画素へ印加するためのバッファ
用のMOSトランジスタ、12はセンサ出力を出すプリアン
プ、13はMOSトランジスタ６のゲートにパルスを印加す
るための入力端子、14はMOSトランジスタ８のゲートに
パルスを印加するための入力端子、15は駆動パルスをMO
Sトランジスタ11に印加するための入力端子、16は出力
端子である。
第９図は、光電変換部及び信号読出部の動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
第９図に示すように、入力端子13に入力されるパルス
φVCをハイレベルに維持したまま、入力端子14に入力さ
れるパルスφＴをハイレベルとし、MOSトランジスタ８
をON状態とすると、垂直出力線４はMOSトランジスタ６
を通してGNDに固定されているため、容量７もGNDにリセ
ットされる。
φVCをハイレベルに維持したまま、入力端子14に入力さ
れるパルスφＴをハイレベルとし、MOSトランジスタ８
をON状態とすると、垂直出力線４はMOSトランジスタ６
を通してGNDに固定されているため、容量７もGNDにリセ
ットされる。
次に、パルスφVCをロウレベルとして、MOSトランジ
スタ６をOFF状態とし、水平駆動線５及び容量７をフロ
ーティングとする。この状態で入力端子15に入力される
パルスφＲをハイレベルにすると、容量２を通してバイ
ポーラ型センサ１のベース電位が持ち上げられて、光キ
ャリアが蓄積されたベース領域のベース電位に対応した
電位の信号がエミッタに出力される。
スタ６をOFF状態とし、水平駆動線５及び容量７をフロ
ーティングとする。この状態で入力端子15に入力される
パルスφＲをハイレベルにすると、容量２を通してバイ
ポーラ型センサ１のベース電位が持ち上げられて、光キ
ャリアが蓄積されたベース領域のベース電位に対応した
電位の信号がエミッタに出力される。
次に、パルスφＴをロウレベル、パルスφＲをミドル
レベル、パルスφVCをハイレベルとした後、パルスφＲ
をロウレベルとすると、pMOSトランジスタ３がON状態と
なり、バイポーラ型センサ１のベースが接地される。パ
ルスφＲのレベルがロウレベルをへてハイレベルになる
と、バイポーラ型センサ１のベース−エミッタ間が順バ
イアス状態となり、ベース電流によってベース電位は下
がってゆく。
レベル、パルスφVCをハイレベルとした後、パルスφＲ
をロウレベルとすると、pMOSトランジスタ３がON状態と
なり、バイポーラ型センサ１のベースが接地される。パ
ルスφＲのレベルがロウレベルをへてハイレベルになる
と、バイポーラ型センサ１のベース−エミッタ間が順バ
イアス状態となり、ベース電流によってベース電位は下
がってゆく。
パルスφＲのレベルがハイレベルからロウレベルにな
ると、容量２を通した容量カップリングによりベース電
位は下がり、エミッタ−ベース間は逆バイアスになり、
光キャリアの蓄積が開始される。
ると、容量２を通した容量カップリングによりベース電
位は下がり、エミッタ−ベース間は逆バイアスになり、
光キャリアの蓄積が開始される。
以上説明した固体撮像装置は、画素を構成するバイポ
ーラ型センサのベースに蓄積した光キャリアを増幅して
読み出すことができるために、読み出し回路系のノイズ
に影響されにくいという長所を有している。
ーラ型センサのベースに蓄積した光キャリアを増幅して
読み出すことができるために、読み出し回路系のノイズ
に影響されにくいという長所を有している。
［発明が解決しようとしている課題］ しかしながら、上記従来の固体撮像装置では、画素信
号の読み出し時には、バイポーラ型センサのエミッタ、
ベース間を順バイアスとするため、ベースに蓄積された
光電荷の一部分は必ず消滅する。この信号の破壊量は毎
回の読み出しごとにゆらぐので、ランダムノイズが大き
くなる。このように、信号破壊が大きいと信号が小さく
なり、雑音が大きくなるのでS/N比が悪くなるという問
題があった。
号の読み出し時には、バイポーラ型センサのエミッタ、
ベース間を順バイアスとするため、ベースに蓄積された
光電荷の一部分は必ず消滅する。この信号の破壊量は毎
回の読み出しごとにゆらぐので、ランダムノイズが大き
くなる。このように、信号破壊が大きいと信号が小さく
なり、雑音が大きくなるのでS/N比が悪くなるという問
題があった。
一方、信号の破壊を抑えるためには電流増幅率hFEを
大きくすればよいが、どの画素のバイポーラ型センサ
も、均一に大きなhFEを持つように製造することは難し
く、画素構造のバラツキが原因となる固定パターンノイ
ズが大きくなるという問題があった。
大きくすればよいが、どの画素のバイポーラ型センサ
も、均一に大きなhFEを持つように製造することは難し
く、画素構造のバラツキが原因となる固定パターンノイ
ズが大きくなるという問題があった。
本発明は、上記の問題点を解決することが可能な固体
撮像装置を提供するものである。
撮像装置を提供するものである。
［課題を解決するための手段］ 本発明の固体撮像装置は、光電変換された光電荷を半
導体領域に蓄積又は転送し、前記半導体領域に蓄積又は
転送された前記光電荷を絶縁ゲート型トランジスタによ
って増幅して主電極から出力線に出力す、行及び列方向
に複数有した画素と、 前記画素内の前記半導体領域に、前記出力線からリセ
ット電位を供給するための手段と、を有することを特徴
とする。
導体領域に蓄積又は転送し、前記半導体領域に蓄積又は
転送された前記光電荷を絶縁ゲート型トランジスタによ
って増幅して主電極から出力線に出力す、行及び列方向
に複数有した画素と、 前記画素内の前記半導体領域に、前記出力線からリセ
ット電位を供給するための手段と、を有することを特徴
とする。
［作 用］ 本発明の固体撮像装置は、光電変換された光電荷を半
導体領域に蓄積又は転送し、半導体領域に蓄積又は転送
された光電荷を絶縁ゲート型トランジスタによって増幅
して主電極から出力線に出力する、行及び列方向に複数
有した画素と、画素内の前記半導体領域に、前記出力線
からリセット電位を供給するための手段とを有してい
る。そのために、フローティングとなった半導体領域の
電位変化を絶縁ゲート型トランジスタの主電極より読み
出すことにより、読み出し時において、完全に非破壊
で、蓄積された電荷に対応する信号を出力することが可
能となる。また、半導体領域は、その半導体領域に蓄積
された電荷が読み出されるそれぞれの列の出力線の電位
にリセットする構成となっているために、リセット電位
供給用のリセット電位供給線と出力線とを共用すること
ができ、光電変換領域を大きくすることが可能である。
導体領域に蓄積又は転送し、半導体領域に蓄積又は転送
された光電荷を絶縁ゲート型トランジスタによって増幅
して主電極から出力線に出力する、行及び列方向に複数
有した画素と、画素内の前記半導体領域に、前記出力線
からリセット電位を供給するための手段とを有してい
る。そのために、フローティングとなった半導体領域の
電位変化を絶縁ゲート型トランジスタの主電極より読み
出すことにより、読み出し時において、完全に非破壊
で、蓄積された電荷に対応する信号を出力することが可
能となる。また、半導体領域は、その半導体領域に蓄積
された電荷が読み出されるそれぞれの列の出力線の電位
にリセットする構成となっているために、リセット電位
供給用のリセット電位供給線と出力線とを共用すること
ができ、光電変換領域を大きくすることが可能である。
［実施例］ 以下、本発明の実施例について図面を用いて詳細に説
明する。
明する。
なお、本発明の光電変換素子は固体撮像装置に限定さ
れるものではなく、他の用途に用いることもできる。
れるものではなく、他の用途に用いることもできる。
第１図は、本発明の固体撮像装置の第１実施例の光電
変換部の一画素の平面図であり、第２図は、第１図のＸ
−Ｘ′縦断面図であり、第３図は第１図のＹ−Ｙ′縦断
面図である。
変換部の一画素の平面図であり、第２図は、第１図のＸ
−Ｘ′縦断面図であり、第３図は第１図のＹ−Ｙ′縦断
面図である。
第１図，第２図，及び第３図において、17は不純物濃
度の薄いn-領域、18はシリコン酸化膜、19は光電荷が蓄
積されるＰ型ウェルであり、画素ごとに独立している。
20はＹ−Ｙ′方向の素子分離領域とMOSトランジスタの
ドレインとを兼ねたn+領域、21はMOSトランジスタのソ
ースとなるn+領域、22はMOSトランジスタのゲートであ
ると同時にＸ−Ｘ′方向に隣接するＰ型ウェルをソー
ス，ドレインとするＰ型MOSトランジスタのゲートも兼
ねた水平駆動線、23はソースとなるn+領域21に接続する
垂直出力線、24はソースとなるn+領域21と出力線23を接
続するためのコンタクトホール、25は層間絶縁膜であ
る。
度の薄いn-領域、18はシリコン酸化膜、19は光電荷が蓄
積されるＰ型ウェルであり、画素ごとに独立している。
20はＹ−Ｙ′方向の素子分離領域とMOSトランジスタの
ドレインとを兼ねたn+領域、21はMOSトランジスタのソ
ースとなるn+領域、22はMOSトランジスタのゲートであ
ると同時にＸ−Ｘ′方向に隣接するＰ型ウェルをソー
ス，ドレインとするＰ型MOSトランジスタのゲートも兼
ねた水平駆動線、23はソースとなるn+領域21に接続する
垂直出力線、24はソースとなるn+領域21と出力線23を接
続するためのコンタクトホール、25は層間絶縁膜であ
る。
第４図は本発明の固体撮像装置の第１実施例の光電変
換部及び信号読出部の等価回路図である。
換部及び信号読出部の等価回路図である。
なお、第８図と共通な構成部材は、同一符号を付して
説明を省略するものとする。
説明を省略するものとする。
同図において、26は画素を構成する、容量（Ｐウェ
ル）を有するMOSトランジスタ、27はリセット用のMOSト
ランジスタ６のソースの電源端子、28は抵抗負荷用のMO
Sトランジスタ、29は、MOSトランジスタ28のゲートにパ
ルスを印加するための入力端子である。
ル）を有するMOSトランジスタ、27はリセット用のMOSト
ランジスタ６のソースの電源端子、28は抵抗負荷用のMO
Sトランジスタ、29は、MOSトランジスタ28のゲートにパ
ルスを印加するための入力端子である。
第４図のセンサ画素を動作させるための駆動パルスを
第５図に示す。
第５図に示す。
この第５図のタイミングチャートは、パルスφＶを除
いて第９図に示したものと同じであるが、画素からの信
号読出し時には、入力端子29に入力するパルスφＶがハ
イレベルとなり、MOSトランジスタ28とMOSトランジスタ
26とでソースフォロワが形成される。
いて第９図に示したものと同じであるが、画素からの信
号読出し時には、入力端子29に入力するパルスφＶがハ
イレベルとなり、MOSトランジスタ28とMOSトランジスタ
26とでソースフォロワが形成される。
入力端子15に入力するパルスφＲのハイレベルの値
は、MOSトランジスタ26をON状態とさせるのに十分なレ
ベルに設定され、また電源端子27に印加される電圧は負
電圧であり、画素部のＰウェルリセット時もＰウェル電
位が負となるようにし、画素の読み出し時にもソースと
Ｐウェルは逆バイアスが保たれるように設定されてい
る。
は、MOSトランジスタ26をON状態とさせるのに十分なレ
ベルに設定され、また電源端子27に印加される電圧は負
電圧であり、画素部のＰウェルリセット時もＰウェル電
位が負となるようにし、画素の読み出し時にもソースと
Ｐウェルは逆バイアスが保たれるように設定されてい
る。
以上のような信号読み出し動作を行うと、画素の出力
時にＰウェルの電荷は完全に非破壊であるので、従来例
のような電荷破壊による信号の減少、ランダムノイズの
増加はなく、高いS/N比を持つ固体撮像装置を供給する
ことができる。
時にＰウェルの電荷は完全に非破壊であるので、従来例
のような電荷破壊による信号の減少、ランダムノイズの
増加はなく、高いS/N比を持つ固体撮像装置を供給する
ことができる。
第６図は、本発明の固体撮像装置の第２実施例を示す
光電変換部の一画素及び単位読み出し系を表わす等価回
路図である。
光電変換部の一画素及び単位読み出し系を表わす等価回
路図である。
第４図における容量7,MOSトランジスタ8,水平出力線
9,MOSトランジスタ10,入力端子14から構成される信号の
蓄積，水平転送のための回路が本実施例では２つ並列に
設けられ、容量７−1,MOSトランジスタ８−1,水平出力
線９−1,MOSトランジスタ10−1,入力端子14−１、及び
容量７−2,MOSトランジスタ８−2,水平出力線９−2,MOS
トランジスタ10−2,入力端子14−２で回路が形成されて
いる。
9,MOSトランジスタ10,入力端子14から構成される信号の
蓄積，水平転送のための回路が本実施例では２つ並列に
設けられ、容量７−1,MOSトランジスタ８−1,水平出力
線９−1,MOSトランジスタ10−1,入力端子14−１、及び
容量７−2,MOSトランジスタ８−2,水平出力線９−2,MOS
トランジスタ10−2,入力端子14−２で回路が形成されて
いる。
また画素部は、すでに第４図に説明したｎ型のMOSト
ランジスタ26と、光電荷をそのソースに蓄積し、蓄積さ
れた光電荷をMOSトランジスタ26のＰウェルへ転送する
ためのｐ型のMOSトランジスタ30とから成っている。こ
のｐ型MOSトランジスタ30は電荷を転送すると、光蓄積
部のソースが完全空乏化し、ホールの数が０になるよう
に形成されている。
ランジスタ26と、光電荷をそのソースに蓄積し、蓄積さ
れた光電荷をMOSトランジスタ26のＰウェルへ転送する
ためのｐ型のMOSトランジスタ30とから成っている。こ
のｐ型MOSトランジスタ30は電荷を転送すると、光蓄積
部のソースが完全空乏化し、ホールの数が０になるよう
に形成されている。
かかる固体撮像装装置の信号読み出し動作は次のよう
に行われる。
に行われる。
まず、水平駆動線５に入力するパルスφＲをハイレベ
ルとするとともに、パルスφVCをハイレベルとしてMOS
トランジスタ６をON状態とし、MOSトランジスタ26のＰ
ウェルのリセットを行う。この直後、MOSトランジスタ2
6とMOSトランジスタ28とのソースフォロワによって、MO
Sトランジスタ８−１を通し、容量７−１にリセット出
力を蓄積する。
ルとするとともに、パルスφVCをハイレベルとしてMOS
トランジスタ６をON状態とし、MOSトランジスタ26のＰ
ウェルのリセットを行う。この直後、MOSトランジスタ2
6とMOSトランジスタ28とのソースフォロワによって、MO
Sトランジスタ８−１を通し、容量７−１にリセット出
力を蓄積する。
次に、水平駆動線５に入力するパルスφＲをロウレベ
ルとし、MOSトランジスタ30のソースから光電荷をMOSト
ランジスタ26のＰウェルに転送した後、MOSトランジス
タ26とMOSトランジスタ28のソースフォロワによって、M
OSトランジスタ８−２を通して容量７−２に信号出力を
蓄積する。
ルとし、MOSトランジスタ30のソースから光電荷をMOSト
ランジスタ26のＰウェルに転送した後、MOSトランジス
タ26とMOSトランジスタ28のソースフォロワによって、M
OSトランジスタ８−２を通して容量７−２に信号出力を
蓄積する。
それぞれ容量７−1,容量７−２の出力は水平出力線９
−1,9−２を通して出力され、両信号を減算処理するこ
とで、ノイズ成分が除去された最終的なセンサー出力が
得られる。
−1,9−２を通して出力され、両信号を減算処理するこ
とで、ノイズ成分が除去された最終的なセンサー出力が
得られる。
画素部が暗状態の時、MOSトランジスタ26のＰウェル
に転送されるホールの数は０である。また、読み出し時
にＰウェルの電荷は破壊されることがないので、暗状態
では容量７−１と容量７−２とに蓄積される出力は同じ
になり、Ｐウェルリセット時のＰウェル電荷のゆらぎに
よるランダムノイズ、画素形成時の不均一性による固定
パターンノイズは差をとった最終的センサ出力には含ま
れず、きわめて高S/N比の固体撮像装置を提供すること
ができる。
に転送されるホールの数は０である。また、読み出し時
にＰウェルの電荷は破壊されることがないので、暗状態
では容量７−１と容量７−２とに蓄積される出力は同じ
になり、Ｐウェルリセット時のＰウェル電荷のゆらぎに
よるランダムノイズ、画素形成時の不均一性による固定
パターンノイズは差をとった最終的センサ出力には含ま
れず、きわめて高S/N比の固体撮像装置を提供すること
ができる。
第７図は、本発明を適用した固体撮像装置の概略的構
成図である。
成図である。
同図において、光センサがエリア状に配列された撮像
素子201は、垂直走査部202及び水平走査部203によって
テレビジョン走査が行なわれる。
素子201は、垂直走査部202及び水平走査部203によって
テレビジョン走査が行なわれる。
水平走査部203から出力された信号は、処理回路204を
通して標準テレビジョン信号として出力される。
通して標準テレビジョン信号として出力される。
垂直および水平走査部202及び203の駆動パルスφHS,
φH1,φH2,φVS,φV1,φV2等はドライバ205によって供
給される。またドライバ205はコントローラ206によって
制限される。
φH1,φH2,φVS,φV1,φV2等はドライバ205によって供
給される。またドライバ205はコントローラ206によって
制限される。
［発明の効果］ 以上説明したように、本発明の固体撮像装置は、光電
変換された光電荷を半導体領域に蓄積又は転送し、半導
体領域に蓄積又は転送された光電荷を絶縁ゲート型トラ
ンジスタによって増幅して主電極から出力線に出力す
る、行及び列方向に複数有した画素と、画素内の前記半
導体領域に、前記出力線からリセット電位を供給するた
めの手段とを有している。そのために、フローティング
となった半導体領域の電位変化を絶縁ゲート型トランジ
スタの主電極より読み出すことにより、読み出し時にお
いて、完全に非破壊で、蓄積された電荷に対応する信号
を出力することが可能となる。また、半導体領域は、そ
の半導体領域に蓄積された電荷が読み出されるそれぞれ
の列の出力線の電位にリセットする構成となっているた
めに、リセット電位供給用のリセット電位供給線と出力
線とを共用することができ、光電変換領域を大きくする
ことが可能である。
変換された光電荷を半導体領域に蓄積又は転送し、半導
体領域に蓄積又は転送された光電荷を絶縁ゲート型トラ
ンジスタによって増幅して主電極から出力線に出力す
る、行及び列方向に複数有した画素と、画素内の前記半
導体領域に、前記出力線からリセット電位を供給するた
めの手段とを有している。そのために、フローティング
となった半導体領域の電位変化を絶縁ゲート型トランジ
スタの主電極より読み出すことにより、読み出し時にお
いて、完全に非破壊で、蓄積された電荷に対応する信号
を出力することが可能となる。また、半導体領域は、そ
の半導体領域に蓄積された電荷が読み出されるそれぞれ
の列の出力線の電位にリセットする構成となっているた
めに、リセット電位供給用のリセット電位供給線と出力
線とを共用することができ、光電変換領域を大きくする
ことが可能である。
また、固体撮像装置において、従来のバイポーラ型の
センサは、すべての画素において、読み出しのパルスが
同じ時間印加されねばならず、水平駆動線のRC時定数を
短くするため、駆動線にアルミの裏打ちをする必要があ
り、開口率を狭くしていたが、本発明ではそのような必
要がなく、高開口率の画素を形成できる。この結果、高
いS/N比を持つ固体撮像装置を提供することができる。
センサは、すべての画素において、読み出しのパルスが
同じ時間印加されねばならず、水平駆動線のRC時定数を
短くするため、駆動線にアルミの裏打ちをする必要があ
り、開口率を狭くしていたが、本発明ではそのような必
要がなく、高開口率の画素を形成できる。この結果、高
いS/N比を持つ固体撮像装置を提供することができる。
第１図は、本発明の固体撮像装置の第１実施例の光電変
換部の一画素の平面図である。 第２図は、第１図のＸ−Ｘ′縦断面図である。 第３図は、第１図のＹ−Ｙ′縦断面図である。 第４図は本発明の固体撮像装置の第１実施例の光電変換
部及び信号読出部の等価回路図である。 第５図は、上記第１実施例の光電変換部及び信号読出部
の動作を説明するためのタイミングチャートである。 第６図は、本発明の固体撮像装置の第２実施例を示す光
電変換部の一画素及び単位読み出し系を表わす等価回路
図である。 第７図は、本発明を適用した固体撮像装置の概略的構成
図である。 第８図は、上記バイポーラ型センサを用いた固体撮像装
置の光電変換部及び信号読出部の回路構成図である。 第９図は、光電変換部及び信号読出部の動作を説明する
ためのタイミングチャートである。 １はバイポーラ型センサ、２は容量、３はpMOSトランジ
スタ、４は垂直出力線、５は水平駆動線、６はリセット
用のMOSトランジスタ、７は容量、８は転送用のMOSトラ
ンジスタ、９は水平出力線、10は転送用のMOSトランジ
スタ、11はバッファ用のMOSトランジスタ、12はプリア
ンプ、13は入力端子、14は入力端子、15は入力端子、16
は出力端子、17はn-領域（基盤）、18はシリコン酸化
膜、19はＰ型ウェル、20はn+領域、21はn+領域、22は水
平駆動線、23は垂直出力線、24はコンタクトホール、25
は層間絶縁膜、26は容量（ウェル）を有するMOSトラン
ジスタ、27は電源端子、28は抵抗負荷用のMOSトランジ
スタ、29は入力端子、30はpMOSトランジスタ、７−1,7
−２は容量、８−1,8−２はMOSトランジスタ、９−1,9
−２は水平出力線,10−1,10−２はMOSトランジスタ、14
−1,14−２は入力端子である。
換部の一画素の平面図である。 第２図は、第１図のＸ−Ｘ′縦断面図である。 第３図は、第１図のＹ−Ｙ′縦断面図である。 第４図は本発明の固体撮像装置の第１実施例の光電変換
部及び信号読出部の等価回路図である。 第５図は、上記第１実施例の光電変換部及び信号読出部
の動作を説明するためのタイミングチャートである。 第６図は、本発明の固体撮像装置の第２実施例を示す光
電変換部の一画素及び単位読み出し系を表わす等価回路
図である。 第７図は、本発明を適用した固体撮像装置の概略的構成
図である。 第８図は、上記バイポーラ型センサを用いた固体撮像装
置の光電変換部及び信号読出部の回路構成図である。 第９図は、光電変換部及び信号読出部の動作を説明する
ためのタイミングチャートである。 １はバイポーラ型センサ、２は容量、３はpMOSトランジ
スタ、４は垂直出力線、５は水平駆動線、６はリセット
用のMOSトランジスタ、７は容量、８は転送用のMOSトラ
ンジスタ、９は水平出力線、10は転送用のMOSトランジ
スタ、11はバッファ用のMOSトランジスタ、12はプリア
ンプ、13は入力端子、14は入力端子、15は入力端子、16
は出力端子、17はn-領域（基盤）、18はシリコン酸化
膜、19はＰ型ウェル、20はn+領域、21はn+領域、22は水
平駆動線、23は垂直出力線、24はコンタクトホール、25
は層間絶縁膜、26は容量（ウェル）を有するMOSトラン
ジスタ、27は電源端子、28は抵抗負荷用のMOSトランジ
スタ、29は入力端子、30はpMOSトランジスタ、７−1,7
−２は容量、８−1,8−２はMOSトランジスタ、９−1,9
−２は水平出力線,10−1,10−２はMOSトランジスタ、14
−1,14−２は入力端子である。
Claims (3)
- 【請求項１】光電変換された光電荷を半導体領域に蓄積
又は転送し、前記半導体領域に蓄積又は転送された前記
光電荷を絶縁ゲート型トランジスタによって増幅して主
電極から出力線に出力する、行及び列方向に複数有した
画素と、 前記画素内の前記半導体領域に、前記出力線からリセッ
ト電位を供給するための手段と、を有することを特徴と
する固体撮像装置。 - 【請求項２】請求項１に記載の固体撮像装置において、
各列の複数の画素の前記絶縁ゲート型トランジスタに対
して共通に接続された共通負荷を有することを特徴とす
る固体撮像装置。 - 【請求項３】請求項１又は請求項２のいずれか１項に記
載の固体撮像装置において、 前記半導体領域をリセット後、前記絶縁ゲート型トラン
ジスタの主電極から出力された信号を蓄積する第１の容
量と、前記半導体領域をリセットした後であって、光電
変換された前記光電荷を前記半導体領域に蓄積後に、前
記絶縁ゲート型トランジスタの主電極より出力された信
号を蓄積する第２の容量と、を有することを特徴とする
固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2110472A JP3016815B2 (ja) | 1990-04-27 | 1990-04-27 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2110472A JP3016815B2 (ja) | 1990-04-27 | 1990-04-27 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0410570A JPH0410570A (ja) | 1992-01-14 |
| JP3016815B2 true JP3016815B2 (ja) | 2000-03-06 |
Family
ID=14536575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2110472A Expired - Fee Related JP3016815B2 (ja) | 1990-04-27 | 1990-04-27 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3016815B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69418754T2 (de) * | 1993-03-15 | 1999-11-04 | Canon Kk | Signalprozessor |
-
1990
- 1990-04-27 JP JP2110472A patent/JP3016815B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410570A (ja) | 1992-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942474A (en) | Solid-state imaging device having photo-electric conversion elements and other circuit elements arranged to provide improved photo-sensitivity | |
| EP0260956B1 (en) | Photoelectric converting apparatus | |
| EP0653881B1 (en) | Solid-state image pickup device | |
| JP2977060B2 (ja) | 固体撮像装置及びその制御方法 | |
| US7362366B2 (en) | High-speed solid-state imaging device capable of suppressing image noise | |
| US20060119720A1 (en) | Imager pixel with capacitance circuit for boosting reset voltage | |
| JPH11261046A (ja) | 固体撮像装置 | |
| JP3546985B2 (ja) | 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法 | |
| KR19980071795A (ko) | 능동 픽셀 이미지 센서 및 능동 픽셀 센서 | |
| JP3337976B2 (ja) | 撮像装置 | |
| US6486913B1 (en) | Pixel array with shared reset circuitry | |
| JPH01154678A (ja) | 固体撮像装置 | |
| US4808834A (en) | Solid-state image sensor | |
| US4577231A (en) | High sensitivity solid-state imaging device | |
| JPH04281681A (ja) | Ｘ‐ｙアドレス型固体撮像装置 | |
| JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP3016815B2 (ja) | 固体撮像装置 | |
| JP2741703B2 (ja) | 光電変換装置 | |
| JP3579251B2 (ja) | 固体撮像装置 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JP2545471B2 (ja) | 光電変換装置 | |
| JP3053721B2 (ja) | 固体撮像装置 | |
| JP2545469B2 (ja) | 光電変換装置 | |
| JPH044681A (ja) | 光電変換装置 | |
| JP3463309B2 (ja) | 内部増幅型固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |