JPH01117485A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH01117485A JPH01117485A JP62273052A JP27305287A JPH01117485A JP H01117485 A JPH01117485 A JP H01117485A JP 62273052 A JP62273052 A JP 62273052A JP 27305287 A JP27305287 A JP 27305287A JP H01117485 A JPH01117485 A JP H01117485A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- signal
- coupled
- reset
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 37
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 37
- 238000006243 chemical reaction Methods 0.000 claims abstract description 32
- 238000003384 imaging method Methods 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000005070 sampling Methods 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000007575 Calluna vulgaris Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、固体撮像装置に関するもので、例えば、光
電変換素子により形成される画素信号をＭＯＳＦＥＴ
（絶縁ゲート形電界効果トランジスタ）を介して取り出
す方式の固体撮像装置に利用して有効な技術に関するも
のである。
電変換素子により形成される画素信号をＭＯＳＦＥＴ
（絶縁ゲート形電界効果トランジスタ）を介して取り出
す方式の固体撮像装置に利用して有効な技術に関するも
のである。
従来より、フォトダイオードとスイッチＭＯＳＦＥＴと
の組み合わせからなる固体撮像装置が公知である。この
ような固体撮像装置に関しては、例えばコロナ社ｒ撮影
工学Ｊ頁１２６〜頁１４７．１９８５年９月ｒテレビジ
ョン学会技術報告ｊ頁４９〜頁５４、特開昭５６−１５
２３８２号公報等がある。
の組み合わせからなる固体撮像装置が公知である。この
ような固体撮像装置に関しては、例えばコロナ社ｒ撮影
工学Ｊ頁１２６〜頁１４７．１９８５年９月ｒテレビジ
ョン学会技術報告ｊ頁４９〜頁５４、特開昭５６−１５
２３８２号公報等がある。
上記のような従来の固体撮像装置にあっては、いずれも
フォトダイオードにより形成された電荷の形態の微小な
光電変換信号をそのまま外部に読み出すものであるため
感度が比較的悪いという欠点がある。そこで、本願発明
者等は、各光電変換素子に対して増幅ＭＯＳＦＥＴを設
けて、それを増幅して読み出すことを考えた。この場合
、光電変換素子にリセット電圧（プリチャージ電圧）を
供給する回路と読み出し回路とが別々の経路を構成する
ことになる。半導体チップに形成される複数からなる画
素セルを構成するリセット用のスイッチＭＯＳＦＥＴの
相互の特性バラツキが比較的太き（なることから、リセ
ット電圧にバラツキが生じてそれが固定パターンのノイ
ズとして出力されてしまう、このため、実質的には却っ
て感度を悪くしてしまう結果となる。
フォトダイオードにより形成された電荷の形態の微小な
光電変換信号をそのまま外部に読み出すものであるため
感度が比較的悪いという欠点がある。そこで、本願発明
者等は、各光電変換素子に対して増幅ＭＯＳＦＥＴを設
けて、それを増幅して読み出すことを考えた。この場合
、光電変換素子にリセット電圧（プリチャージ電圧）を
供給する回路と読み出し回路とが別々の経路を構成する
ことになる。半導体チップに形成される複数からなる画
素セルを構成するリセット用のスイッチＭＯＳＦＥＴの
相互の特性バラツキが比較的太き（なることから、リセ
ット電圧にバラツキが生じてそれが固定パターンのノイ
ズとして出力されてしまう、このため、実質的には却っ
て感度を悪くしてしまう結果となる。
なお、電荷の形態での読み出しを行う場合、光電変換素
子の読み出しとリセットとが同じ経路によって行われ、
光電変換作用によって失われた電荷を補充するという形
態で読み出しが行われるため、上記リセット電圧のバラ
ツキの影響を受けないものである。
子の読み出しとリセットとが同じ経路によって行われ、
光電変換作用によって失われた電荷を補充するという形
態で読み出しが行われるため、上記リセット電圧のバラ
ツキの影響を受けないものである。
この発明の目的は、高感度を実現した固体撮像装置を提
供することにある。
供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
、本明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、マトリックス配置された光電変換素子に対応
して増幅トランジスタを設けて、その増幅トランジスタ
を通した光電変換信号と、対応する光電変換素子へのリ
セット電圧とを時間差を持って読み出させてその差分を
とって出力する。
して増幅トランジスタを設けて、その増幅トランジスタ
を通した光電変換信号と、対応する光電変換素子へのリ
セット電圧とを時間差を持って読み出させてその差分を
とって出力する。
上記した手段によれば、リセット電圧のバラツキによる
固定パターンのノイズを除去できるから、増幅トランジ
スタを設けたことによる高感度化が可能になる。
固定パターンのノイズを除去できるから、増幅トランジ
スタを設けたことによる高感度化が可能になる。
第１図には、この発明に係る固体撮像装置の一実施例の
要部回路図が示されている。同図では、代表として例示
的に示された３行、２列分の画素アレイとその選択回路
からなる固体撮像素子と、外部に設けられる出力回路と
が示されている。上記固体撮像素子を構成する各回路素
子は、公知の半導体集積回路の製造技術によって、特に
制限されないが、単結晶シリンコンのような１個の半導
体基板上において形成される。
要部回路図が示されている。同図では、代表として例示
的に示された３行、２列分の画素アレイとその選択回路
からなる固体撮像素子と、外部に設けられる出力回路と
が示されている。上記固体撮像素子を構成する各回路素
子は、公知の半導体集積回路の製造技術によって、特に
制限されないが、単結晶シリンコンのような１個の半導
体基板上において形成される。
上記固体撮像素子は、次の各回路より構成される。１つ
の画素セルは、フォトダイオードＤ１と直列形態にされ
たリセット選択経路を構成するスイッチＭＯＳＦＥＴ
（絶縁ゲート形電界効果トランジスタ）Ｑｌ、Ｑ２と、
上記フォトダイオードＤＩのカソード電極側にゲートが
結合さ°れた増幅ＭＯＳＦＥＴＱ３から構成される。上
記リセット選択経路を構成す杢スイッチＭＯＳＦＥＴＱ
２のゲートは、横方向に延長される垂直走査線ｖ１に結
合される。他のスイッチＭＯＳＦＥＴＱＩは、特に制限
されないが、縦方向に延長されるリセット用の水平走査
線ＨＲＩに結合される。
の画素セルは、フォトダイオードＤ１と直列形態にされ
たリセット選択経路を構成するスイッチＭＯＳＦＥＴ
（絶縁ゲート形電界効果トランジスタ）Ｑｌ、Ｑ２と、
上記フォトダイオードＤＩのカソード電極側にゲートが
結合さ°れた増幅ＭＯＳＦＥＴＱ３から構成される。上
記リセット選択経路を構成す杢スイッチＭＯＳＦＥＴＱ
２のゲートは、横方向に延長される垂直走査線ｖ１に結
合される。他のスイッチＭＯＳＦＥＴＱＩは、特に制限
されないが、縦方向に延長されるリセット用の水平走査
線ＨＲＩに結合される。
増幅ＭＯＳＦＥＴＱ３のドレインは、垂直方向の同じ列
に配置される同様な増幅ＭＯＳＦＥＴのドレインと共通
に結合され、スイッチＭＯＳＦＥＴＱＩＯを介して電源
電圧Ｖｃｃに接続される。上記ＭＯＳＦＥＴＱＩＯのゲ
ートには、読み出し用の水平走査線Ｈｏｔに結合される
。
に配置される同様な増幅ＭＯＳＦＥＴのドレインと共通
に結合され、スイッチＭＯＳＦＥＴＱＩＯを介して電源
電圧Ｖｃｃに接続される。上記ＭＯＳＦＥＴＱＩＯのゲ
ートには、読み出し用の水平走査線Ｈｏｔに結合される
。
上記のように読み出し用とリセット用の２つの水平走査
ｉ％＊ＨＯ１とＨＲＩを設けた理由は、上記増幅ＭＯＳ
ＦＥＴＱ３を設けることによって、フォトダイオードＤ
１の光電変換信号を電圧信号として非破壊的に読み出す
ことに対応している。すなわち、上記フォトダイオード
Ｄ１のリセット（プリチャージ）は、水平走査線ＨＯＩ
が先に選択状態にされることにより上記増幅ＭＯＳＦＥ
ＴＱ３を通して読み出しが行われた後に、水平走査線Ｈ
ＲＩが選択状態にされるこによって行われる。
ｉ％＊ＨＯ１とＨＲＩを設けた理由は、上記増幅ＭＯＳ
ＦＥＴＱ３を設けることによって、フォトダイオードＤ
１の光電変換信号を電圧信号として非破壊的に読み出す
ことに対応している。すなわち、上記フォトダイオード
Ｄ１のリセット（プリチャージ）は、水平走査線ＨＯＩ
が先に選択状態にされることにより上記増幅ＭＯＳＦＥ
ＴＱ３を通して読み出しが行われた後に、水平走査線Ｈ
ＲＩが選択状態にされるこによって行われる。
このような構成を採ることによって、後述するように増
幅ＭＯＳＦＥＴＱ３を通してフォトダイオードＤ１の光
電変換信号とそのリセット電圧の双方が時系列的に出力
される。
幅ＭＯＳＦＥＴＱ３を通してフォトダイオードＤ１の光
電変換信号とそのリセット電圧の双方が時系列的に出力
される。
上記フォトダイオードＤ１及びスイッチＭＯＳＦＥＴＱ
ＩとＱ２及びＱ３とＱ４からなる画素セルと同じ行（水
平方向）に配置される他の同様な画素セル（Ｄ２．Ｑ５
とＱ６及びＱ７とＱ８）等のうち、上記リセット経路を
構成する入力ノードは、同図において横方向に延長され
る水平リセット信号線ＨＲＬＩに結合される。他の行の
水平リセット信号線ＨＲＬ２及びＨＲＬ３等についても
上記同様な画素セルが同様に結合される。同図では、他
の行に配列される画素セルを構成する各回路素子には、
上記のような回路記号が省略されている。上記リセット
信号線ＨＲＬＩ〜ＨＲＬ３等には、それに対応した垂直
走査線ｖ１〜ｖ３と平行して配置され、それぞれ対応す
る垂直走査線Ｖ１−Ｖ３にゲートが結合されたスイッチ
ＭＯＳＦＥＴＱ１２〜Ｑ１４を介してリセット電圧供給
線ＲＶに結合される。
ＩとＱ２及びＱ３とＱ４からなる画素セルと同じ行（水
平方向）に配置される他の同様な画素セル（Ｄ２．Ｑ５
とＱ６及びＱ７とＱ８）等のうち、上記リセット経路を
構成する入力ノードは、同図において横方向に延長され
る水平リセット信号線ＨＲＬＩに結合される。他の行の
水平リセット信号線ＨＲＬ２及びＨＲＬ３等についても
上記同様な画素セルが同様に結合される。同図では、他
の行に配列される画素セルを構成する各回路素子には、
上記のような回路記号が省略されている。上記リセット
信号線ＨＲＬＩ〜ＨＲＬ３等には、それに対応した垂直
走査線ｖ１〜ｖ３と平行して配置され、それぞれ対応す
る垂直走査線Ｖ１−Ｖ３にゲートが結合されたスイッチ
ＭＯＳＦＥＴＱ１２〜Ｑ１４を介してリセット電圧供給
線ＲＶに結合される。
上記他の例示的に示されている画素セル（Ｄ２゜Ｑ５と
Ｑ６及びＱ７とＱ８）のうち、スイッチＭＯＳＦＥＴＱ
６は垂直走査線ｖ１に結合され、スイッチＭＯＳＦＥＴ
Ｑ５はリセット用の水平走査線ＨＲ２に結合される。ま
た、増幅ＭＯＳ Ｆ ＥＴＱ６のドレインは、同じ列の
他の増幅ＭＯＳＦＥＴとともに読み出し用の水平走査線
ＨＯ２にゲートが結合されたスイッチＭＯＳＦＥＴＱＩ
１を介して電源電圧Ｖｃｃが供給される。
Ｑ６及びＱ７とＱ８）のうち、スイッチＭＯＳＦＥＴＱ
６は垂直走査線ｖ１に結合され、スイッチＭＯＳＦＥＴ
Ｑ５はリセット用の水平走査線ＨＲ２に結合される。ま
た、増幅ＭＯＳ Ｆ ＥＴＱ６のドレインは、同じ列の
他の増幅ＭＯＳＦＥＴとともに読み出し用の水平走査線
ＨＯ２にゲートが結合されたスイッチＭＯＳＦＥＴＱＩ
１を介して電源電圧Ｖｃｃが供給される。
増幅ＭＯＳＦＥＴＱ３、Ｑ７には、スイッチＭＯＳＦＥ
ＴＱ４、Ｑ８を介して横方向に延長される水平信号線Ｈ
３ＬＩに共通に接続される。上記スイッチＭＯＳＦＥＴ
Ｑ４、Ｑ８（７）ゲートは、上記垂直走査線ｖ１に共通
結合される。他の行の増幅ＭＯＳＦＥＴもそれに対応し
た垂直走査線の信号を受けるスイッチＭＯＳＦＥＴを介
して対応する水平信号＊Ｈ３Ｌ２、Ｈ３Ｌ３等に結合さ
れる。
ＴＱ４、Ｑ８を介して横方向に延長される水平信号線Ｈ
３ＬＩに共通に接続される。上記スイッチＭＯＳＦＥＴ
Ｑ４、Ｑ８（７）ゲートは、上記垂直走査線ｖ１に共通
結合される。他の行の増幅ＭＯＳＦＥＴもそれに対応し
た垂直走査線の信号を受けるスイッチＭＯＳＦＥＴを介
して対応する水平信号＊Ｈ３Ｌ２、Ｈ３Ｌ３等に結合さ
れる。
上記水平信号線Ｈ３ＬＩないしＨ５Ｌ３等は、縦方向に
延長される垂直信号線ＶＳＬに共通に結合され、出力端
子ＶＯを介して負荷抵抗ＲＬが設けられる。
延長される垂直信号線ＶＳＬに共通に結合され、出力端
子ＶＯを介して負荷抵抗ＲＬが設けられる。
これによって、上記水平及び垂直走査回路ｊ信号を供給
する水平走査回路ｆ（ＳＲと垂直走査回路ＶＳＲとによ
る選択動作に応じて、１つの画素セルが選択され、その
読み出しとリセットとが行われる。
する水平走査回路ｆ（ＳＲと垂直走査回路ＶＳＲとによ
る選択動作に応じて、１つの画素セルが選択され、その
読み出しとリセットとが行われる。
例えば、垂直走査回路ＶＳＲの動作によって垂直走査線
Ｖｌがハイレベルの選択状態にされると、第１行目のス
イッチＭＯＳＦＥＴＱ２とＱ４、Ｑ６とＱ８及びＱ１２
がオン状態にされる。また、水平走査回路Ｈ３Ｈの動作
によって、先に水平走査ｍＨＯ１がハイレベルの選択状
態にされる。これにより、スイッチＭＯＳＦＥＴＱＩ
Ｏがオン状態なり、増幅ＭＯＳＦＥＴＱ３のドレインに
動作電圧を供給する。増幅ＭＯＳＦＥＴＱ３のソースに
は水平信号ｆ％９１Ｈ３Ｌ１とそれが結合された垂直信
号線ＶＳＬとを介して負荷抵抗ＲＬが結合されているか
ら、ソースフォロワ増幅作用を行い、フォトダイオード
Ｄ１における電荷の形態の光電変換信号を電圧信号とし
て外部に送出する。上記読み出し用の水平走査線Ｈｏｔ
がハイレベルの選択状Ｌｉのまま、リセット用の水平走
査１）ＩＲＩがハイレベルの選択状態にされる。これに
より、スイッチＭＯＳＦＥＴＱＩがオン状態になり、ス
イッチＭＯＳＦＥＴＱＩ ２及び水平リセット線ＨＲＬ
１を通してリセット電圧ＲＶが供給される。したがって
、フォトダイオードＤ１へのリセット電圧は、上記増幅
ＭＯＳＦＥＴＱ３を通して同様に外部へ出力される。以
下、水平走査回路ＶＳＲの動作に従って、順次画素セル
の読み出しと、上記リセットが行われる。
Ｖｌがハイレベルの選択状態にされると、第１行目のス
イッチＭＯＳＦＥＴＱ２とＱ４、Ｑ６とＱ８及びＱ１２
がオン状態にされる。また、水平走査回路Ｈ３Ｈの動作
によって、先に水平走査ｍＨＯ１がハイレベルの選択状
態にされる。これにより、スイッチＭＯＳＦＥＴＱＩ
Ｏがオン状態なり、増幅ＭＯＳＦＥＴＱ３のドレインに
動作電圧を供給する。増幅ＭＯＳＦＥＴＱ３のソースに
は水平信号ｆ％９１Ｈ３Ｌ１とそれが結合された垂直信
号線ＶＳＬとを介して負荷抵抗ＲＬが結合されているか
ら、ソースフォロワ増幅作用を行い、フォトダイオード
Ｄ１における電荷の形態の光電変換信号を電圧信号とし
て外部に送出する。上記読み出し用の水平走査線Ｈｏｔ
がハイレベルの選択状Ｌｉのまま、リセット用の水平走
査１）ＩＲＩがハイレベルの選択状態にされる。これに
より、スイッチＭＯＳＦＥＴＱＩがオン状態になり、ス
イッチＭＯＳＦＥＴＱＩ ２及び水平リセット線ＨＲＬ
１を通してリセット電圧ＲＶが供給される。したがって
、フォトダイオードＤ１へのリセット電圧は、上記増幅
ＭＯＳＦＥＴＱ３を通して同様に外部へ出力される。以
下、水平走査回路ＶＳＲの動作に従って、順次画素セル
の読み出しと、上記リセットが行われる。
また、１つの行における全画素セルのの読み出しとリセ
ットとが終了すると、水平プランキング期間の経過の後
、垂直走査回路ＶＳＲは次の行の垂直走査線ｖ２をハイ
レベルの選択状態にして、上記水平走査回路Ｈ３Ｒによ
る同様な読み出しとリセットを行う。
ットとが終了すると、水平プランキング期間の経過の後
、垂直走査回路ＶＳＲは次の行の垂直走査線ｖ２をハイ
レベルの選択状態にして、上記水平走査回路Ｈ３Ｒによ
る同様な読み出しとリセットを行う。
外部の出力回路は、上記出力端子ＶＯの信号を受けるサ
ンプル及ホールド回路Ｓ＆Ｈ１とＳ＆Ｈ２、上記サンプ
ル及ホールド回路Ｓ＆Ｈ１の出力信号を遅延させる遅延
回路ＤＬ、及び上記遅延回路ＤＬの出力信号とサンプル
及ホールド回路Ｓ＆Ｈ２の出力信号を受ける差動アンプ
ＡＭＰから構成される。
ンプル及ホールド回路Ｓ＆Ｈ１とＳ＆Ｈ２、上記サンプ
ル及ホールド回路Ｓ＆Ｈ１の出力信号を遅延させる遅延
回路ＤＬ、及び上記遅延回路ＤＬの出力信号とサンプル
及ホールド回路Ｓ＆Ｈ２の出力信号を受ける差動アンプ
ＡＭＰから構成される。
上記サンプル及ホールド回路Ｓ＆Ｈ１は、上記読み出し
用の水平走査線ＨＯの選択動作に同期して発生されるサ
ンプリングパルスＳＰＩによってその信号の取り込みと
保持を行う、また、サンプル＆ホルード回路Ｓ＆）１２
は、上記リセット用の水平走査線ＨＲの選択動作に同期
して発生されるサンプリングパルスＳＰ２によってその
信号の取り込みと保持を行う。
用の水平走査線ＨＯの選択動作に同期して発生されるサ
ンプリングパルスＳＰＩによってその信号の取り込みと
保持を行う、また、サンプル＆ホルード回路Ｓ＆）１２
は、上記リセット用の水平走査線ＨＲの選択動作に同期
して発生されるサンプリングパルスＳＰ２によってその
信号の取り込みと保持を行う。
上記第１図の固体撮像装置の読み出し動作の一例を第２
図に示したタイミング図を参照して説明する。
図に示したタイミング図を参照して説明する。
例えば、上記のように垂直走査線ｖ１がハイレベルのと
き、第１行目の読み出し動作とリセット動作とが水平走
査回路Ｈ５Ｒの動作に従って時系列的に行われる。すな
わち、第１列目の読み出し用の水平走査線Ｈｏｔがハイ
レベルにされると、上記のように出力端子ｖＯには、増
幅ＭＯＳＦＥＴＱ３により電圧信号に変換された信号が
出力される。この信号には、斜線を付したように前のリ
セット動作による固定パターンのノイズ成分ＲＶ１と、
信号ＳＶＩとが合成されて出力される。この出力信号（
ＳＶ １ ＋ＲＶ １）は、サンプリングパルスＳＰＩ
により、サンプル及ホールド回路Ｓ＆Ｉ（１に取り込ま
れる０次に、リセット用の水平走査ＩＨＲＩがハイレベ
ルにされると、それに応じてフォトダイオードＤ１への
リセットが行われる。それ故、そのリセット動作による
固定パターンのノイズ成分ＲＶＩがそのまま出力される
。実際には、リセット電圧がそのまま出力されるが、こ
の読み出し動作の理解を容易にするため、仮想のリセッ
ト電圧に対するバラツキ（固定パターンのノイズ）成分
のみを表している。このノイズ成分ＲＶＩは、サンプリ
ングパルスＳＰ２により、サンプル及ホールド回路Ｓ＆
Ｈ２に取り込まれる。
き、第１行目の読み出し動作とリセット動作とが水平走
査回路Ｈ５Ｒの動作に従って時系列的に行われる。すな
わち、第１列目の読み出し用の水平走査線Ｈｏｔがハイ
レベルにされると、上記のように出力端子ｖＯには、増
幅ＭＯＳＦＥＴＱ３により電圧信号に変換された信号が
出力される。この信号には、斜線を付したように前のリ
セット動作による固定パターンのノイズ成分ＲＶ１と、
信号ＳＶＩとが合成されて出力される。この出力信号（
ＳＶ １ ＋ＲＶ １）は、サンプリングパルスＳＰＩ
により、サンプル及ホールド回路Ｓ＆Ｉ（１に取り込ま
れる０次に、リセット用の水平走査ＩＨＲＩがハイレベ
ルにされると、それに応じてフォトダイオードＤ１への
リセットが行われる。それ故、そのリセット動作による
固定パターンのノイズ成分ＲＶＩがそのまま出力される
。実際には、リセット電圧がそのまま出力されるが、こ
の読み出し動作の理解を容易にするため、仮想のリセッ
ト電圧に対するバラツキ（固定パターンのノイズ）成分
のみを表している。このノイズ成分ＲＶＩは、サンプリ
ングパルスＳＰ２により、サンプル及ホールド回路Ｓ＆
Ｈ２に取り込まれる。
上記サンプル及ホールド回路Ｓ＆Ｈ１に取り込ま、
れた信号（ＳＶ１＋ＲＶｌ）は、遅延回路ＤＬを通して
遅延され、上記サンプル及ホールド回路Ｓ＆）１２の出
力と同期して差動アンプＡＭＰに入力される。それ故、
上記差動アンプＡＭＰの出力からは上記ノイズ成分ＲＶ
Ｉが相殺された信号成分ＳＶｔが出力される。
れた信号（ＳＶ１＋ＲＶｌ）は、遅延回路ＤＬを通して
遅延され、上記サンプル及ホールド回路Ｓ＆）１２の出
力と同期して差動アンプＡＭＰに入力される。それ故、
上記差動アンプＡＭＰの出力からは上記ノイズ成分ＲＶ
Ｉが相殺された信号成分ＳＶｔが出力される。
以下、同様にして、上記画素セルのリセット回路を構成
すＡＭＯ５ＦＥＴＱＩ、Ｑ２とＱ５．Ｑ６等の相互の特
性バラツキにより発生するリセット電圧のバラツキ、言
い換えるならば、各画素セルにおける固定パターンノイ
ズ成分ＲＶＩ〜ＲＶ２等が相殺されて、信号成分ＳＶＩ
〜ＳＶ２等が出力されるものとなる。
すＡＭＯ５ＦＥＴＱＩ、Ｑ２とＱ５．Ｑ６等の相互の特
性バラツキにより発生するリセット電圧のバラツキ、言
い換えるならば、各画素セルにおける固定パターンノイ
ズ成分ＲＶＩ〜ＲＶ２等が相殺されて、信号成分ＳＶＩ
〜ＳＶ２等が出力されるものとなる。
なお、上記非選択状態に置かれる次の行（Ｖ２）に対応
した水平リセット信号線ＨＲＬ２等においては、画素セ
ルのスイッチＭＯＳ Ｆ ＥＴが結合されるものであり
、そのドレイン接合部が寄生光電素子として作用し、受
光に応答してスメアやプルーミングといった偽信号を発
生させる。この実施例では、フォトダイオードの光電変
換信号を直接増幅ＭＯＳ Ｆ ＥＴのゲートに供給して
読み出す構成を採るため、上記のような偽信号等が生じ
ても何隻影響を受けるものではない。
した水平リセット信号線ＨＲＬ２等においては、画素セ
ルのスイッチＭＯＳ Ｆ ＥＴが結合されるものであり
、そのドレイン接合部が寄生光電素子として作用し、受
光に応答してスメアやプルーミングといった偽信号を発
生させる。この実施例では、フォトダイオードの光電変
換信号を直接増幅ＭＯＳ Ｆ ＥＴのゲートに供給して
読み出す構成を採るため、上記のような偽信号等が生じ
ても何隻影響を受けるものではない。
したがって、半導体集積回路内部で光電変換信号を増幅
して電圧信号として出力させることでき、従来のように
信号電荷の転送に伴う雑音の発生や偽信号が混入される
ことがないため高感度化が可能になる。
して電圧信号として出力させることでき、従来のように
信号電荷の転送に伴う雑音の発生や偽信号が混入される
ことがないため高感度化が可能になる。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）マトリックス配置された充電変換素子に対応して
増幅トランジスタを設けて、その増幅トランジスタを通
した光電変換信号と、対応する光電変換素子へのリセッ
ト電圧とを時間差を持って読み出させてその差分をとっ
て出力することにより、リセット電圧のバラツキによる
固定パターンのノイズを除去できるから、増幅トランジ
スタを設けたことによる高感度化が可能になるという効
果が得られる。
る。すなわち、 （１）マトリックス配置された充電変換素子に対応して
増幅トランジスタを設けて、その増幅トランジスタを通
した光電変換信号と、対応する光電変換素子へのリセッ
ト電圧とを時間差を持って読み出させてその差分をとっ
て出力することにより、リセット電圧のバラツキによる
固定パターンのノイズを除去できるから、増幅トランジ
スタを設けたことによる高感度化が可能になるという効
果が得られる。
（２）上記のようにＰ！Ｊ１１）ランジスタの出力信号
を外部に送出する構成においては、従来のように信号電
荷の転送に伴う雑音の発生やスメアやブルーミングとい
った偽信号の混入を防止できるから、低ノイズ化が可箭
となり、上記増幅作用と相俟って低ノイズで高感度化を
実現できるという効果が得られる。
を外部に送出する構成においては、従来のように信号電
荷の転送に伴う雑音の発生やスメアやブルーミングとい
った偽信号の混入を防止できるから、低ノイズ化が可箭
となり、上記増幅作用と相俟って低ノイズで高感度化を
実現できるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第１図の実施例
回路において、増幅トランジスタとしては、低ノイズ化
が実現できるジャンクシランＦＥＴを用いるものであっ
てもよい、このように、増幅トランジスタとしては、高
入力インピーダンスのものであれば何であってもよい。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第１図の実施例
回路において、増幅トランジスタとしては、低ノイズ化
が実現できるジャンクシランＦＥＴを用いるものであっ
てもよい、このように、増幅トランジスタとしては、高
入力インピーダンスのものであれば何であってもよい。
また、外部に設けられる差動アンプは、上記のような差
分の信号を出力するものであれば何であってもよい。例
えば、遅延回路ＤＬを省略して、上記のような差分の信
号を出力させる回路を上記サンプル＆ホールド回路Ｓ＆
Ｈ２のホールドタイミングに同期して動作させ１．その
出力信号をホールドさせるようにすればよい。この構成
では、上記遅延回路ＤＬの遅延時間の微妙な設定が不用
になる。
分の信号を出力するものであれば何であってもよい。例
えば、遅延回路ＤＬを省略して、上記のような差分の信
号を出力させる回路を上記サンプル＆ホールド回路Ｓ＆
Ｈ２のホールドタイミングに同期して動作させ１．その
出力信号をホールドさせるようにすればよい。この構成
では、上記遅延回路ＤＬの遅延時間の微妙な設定が不用
になる。
画素アレイの読み出し動作は、奇数フィールドと偶数フ
ィールドとで１本分づらせて一対づつ選択状態にするよ
うに゛してもよい。これにより、インタレースに対応し
た空間的重心が上下に移動させた画像信号を得ることが
できる。この場合、上記一対つづ選択される水平信号線
に対応して一対からなる出力線を設けるものとしてもよ
い。
ィールドとで１本分づらせて一対づつ選択状態にするよ
うに゛してもよい。これにより、インタレースに対応し
た空間的重心が上下に移動させた画像信号を得ることが
できる。この場合、上記一対つづ選択される水平信号線
に対応して一対からなる出力線を設けるものとしてもよ
い。
この発明は、スイッチ素子を介して光電変換素子の出力
信号を読み出す方式の固体撮像装置に広く利用できるも
のである。
信号を読み出す方式の固体撮像装置に広く利用できるも
のである。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、マトリックス配置された光電変換素子に対
応して増幅トランジスタを設けて、その増幅トランジス
タを通した光電変換信号と、対応する光電変換素子への
リセット電圧とを時間差を持って読み出させてその差分
をとって出力することにより、リセット電圧のバラツキ
による固定パターンのノイズを除去できるから、増幅ト
ランジスタを設けたことによる高感度化が可能になる。
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、マトリックス配置された光電変換素子に対
応して増幅トランジスタを設けて、その増幅トランジス
タを通した光電変換信号と、対応する光電変換素子への
リセット電圧とを時間差を持って読み出させてその差分
をとって出力することにより、リセット電圧のバラツキ
による固定パターンのノイズを除去できるから、増幅ト
ランジスタを設けたことによる高感度化が可能になる。
第１図は、この発明の一実施例を示す要部回路図、
第２図は、その読み出し動作の一例を説明するためのタ
イミング図である。 Ｈ３Ｒ・・水平走査回路、ＶＳＲ・・垂直走査回路、Ａ
ＭＰ・・差動アンプ、Ｓ＆Ｈ１，Ｓ＆Ｈ２・・サンプル
＆ホールド回路、ＤＩ、・・遅延回路 代理人弁理士 小川 勝馬 “ □、７７′第 １ 図 ＳＦ３５ＰＩ 第 ２ 図
イミング図である。 Ｈ３Ｒ・・水平走査回路、ＶＳＲ・・垂直走査回路、Ａ
ＭＰ・・差動アンプ、Ｓ＆Ｈ１，Ｓ＆Ｈ２・・サンプル
＆ホールド回路、ＤＩ、・・遅延回路 代理人弁理士 小川 勝馬 “ □、７７′第 １ 図 ＳＦ３５ＰＩ 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、マトリックス配置された光電変換素子と、各光電変
換素子に対応して、そのゲートが結合された増幅トラン
ジスタと、上記増幅トランジスタにより形成された電圧
信号を出力させる読み出し選択回路と、上記光電変換素
子をリセットさせるリセット選択回路とを含み、上記増
幅素子を通した光電変換信号と、対応する光電変換素子
へのリセット電圧とを時間差を持って読み出させて、そ
の差分を出力信号とすることを特徴とする固体撮像装置
。 ２、上記光電変換素子に対応した１つの画素セルは、光
電変換素子と直列形態にされ、そのゲートが第２の水平
走査線に結合された第１のスイッチＭＯＳＦＥＴと、上
記増幅トランジスタのソース側に設けられ、そのゲート
が上記垂直走査線に結合された第２のスイッチＭＯＳＦ
ＥＴとからなり、上記第１のスイッチＭＯＳＦＥＴを介
して光電変換素子は水平リセット信号線に結合され、こ
の水平リセット信号線は上記垂直走査線にゲートが結合
された第３のスイッチＭＯＳＦＥＴを介してリセット電
圧供給線に結合され、上記増幅トランジスタのドレイン
は、第１の水平走査線にゲートが結合された第４のスイ
ッチＭＯＳＦＥＴを介して動作電圧が供給され、上記第
２のスイッチＭＯＳＦＥＴを介した増幅トランジスタの
ソースは、読み出し信号線に結合されるものであること
を特徴とする特許請求の範囲第１項記載の固体撮像装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273052A JPH01117485A (ja) | 1987-10-30 | 1987-10-30 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273052A JPH01117485A (ja) | 1987-10-30 | 1987-10-30 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01117485A true JPH01117485A (ja) | 1989-05-10 |
Family
ID=17522483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62273052A Pending JPH01117485A (ja) | 1987-10-30 | 1987-10-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01117485A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171088A (ja) * | 1988-12-24 | 1990-07-02 | Sony Corp | 固体撮像素子 |
| US7636118B2 (en) | 1997-08-15 | 2009-12-22 | Sony Corporation | Solid state image sensor with fixed pattern noise reduction |
-
1987
- 1987-10-30 JP JP62273052A patent/JPH01117485A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171088A (ja) * | 1988-12-24 | 1990-07-02 | Sony Corp | 固体撮像素子 |
| US7636118B2 (en) | 1997-08-15 | 2009-12-22 | Sony Corporation | Solid state image sensor with fixed pattern noise reduction |
| US7755690B2 (en) | 1997-08-15 | 2010-07-13 | Sony Corporation | Solid state image sensor with fixed pattern noise reduction |
| EP1662773A3 (en) * | 1997-08-15 | 2012-02-29 | Sony Corporation | Solid-state image sensor and method of driving same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4809075A (en) | Solid-state imaging device having an amplifying means in the matrix arrangement of picture elements | |
| US4274113A (en) | Solid-state imaging device | |
| JP3275579B2 (ja) | イメージセンサ | |
| EP0389969B1 (en) | Focal plane array readout employing one capacitive feedback transimpedance amplifier for each column | |
| US6061093A (en) | Solid-state imager having capacitors connected to vertical signal lines and a charge detection circuit | |
| US5898168A (en) | Image sensor pixel circuit | |
| US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
| JP2965777B2 (ja) | 固体撮像装置 | |
| US6977363B2 (en) | Correlated double sampling circuit and CMOS image sensor including the same | |
| JP3050583B2 (ja) | 固体撮像装置 | |
| KR20010034571A (ko) | 능동 선형 센서 | |
| US6498332B2 (en) | Solid-state image sensing device | |
| US4335406A (en) | Solid-state imaging device | |
| JPH01117485A (ja) | 固体撮像装置 | |
| EP3598739A1 (en) | Image sensing circuit and control method thereof | |
| JPH0461573A (ja) | 画素増幅型固体撮像素子 | |
| US6633029B2 (en) | Video bus for high speed multi-resolution imagers and method thereof | |
| JP2504845B2 (ja) | 固体撮像装置 | |
| JPH0698080A (ja) | 固体撮像素子 | |
| Sauer et al. | 640 x 480 MOS PtSi IR sensor | |
| JP3500761B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH03297287A (ja) | 固体撮像素子 | |
| JPH11346332A (ja) | 固体撮像装置 | |
| JPH1169231A (ja) | センサ出力読み出し回路 | |
| JPH03220881A (ja) | 固体撮像素子 |