KR100307929B1 - 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 씨모스능동 이미지 센서 - Google Patents

Abstract

본 발명은 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 CMOS 능동 이미지 센서에 관한 것으로서, 이미지 센서의 배열상의 위쪽의 픽셀의 제1 트랜지스터의 게이트와 연결된 노드를 설정하여 픽셀 내에 액세스 소자와 리셋 소자를 별도로 두지 않고 이미지 센서 배열상 이웃하는 픽셀의 쉬고 있는 제2 트랜지스터를 이용하여 리셋 기능을 수행하고 해당 픽셀의 제2 트랜지스터를 이용하여 엑세스 기능을 수행하도록 함에 의하여, 종래의 픽셀 회로에 비하여 픽셀당 트랜지스터의 수가 줄일 수 있으므로 픽셀의 감광 면적 비율이 커지는 장점이 있다.

Description

액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 씨모스 능동 이미지 센서{CMOS Active Image Sensor Using Single Transistor for Both Access and Reset}

본 발명은 CMOS 이미지 센서와 관한 것으로서, 특히 이미지 센서 내부 회로에 사용되는 능동 소자를 재구성하여 크기를 최소화하면서도 고화질, 고성능의 이미지 센서 구현이 가능하도록 한 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 CMOS 능동 이미지 센서에 관한 것이다.

최근 디지털 카메라, 비디오의 개발 및 상용화가 증가하여, 향후에는 화학 필름 카메라를 대체할 것으로 전망된다. 디지털 카메라는 화학 필름 대신에 반도체 센서를 사용하여 감광하는데, 반도체 센서로서 많이 사용되는 것으로서, CCD(Charged Coupled Device)와 CMOS APS(Active Pixel Sensor) 등이 있다.

이 중에서 CCD 방식은 숙성된 기술을 바탕으로 현재 사용되는 대부분의 디지털 카메라에서 사용되고 있지만, 집적도가 떨어지고 가격이 비싼 단점이 있다. 이러한 문제점을 극복하기 위하여 등장한 CMOS APS는 아직까지는 CCD에 비하여 성능이 떨어지기 때문에 널리 상용화되지 못하고 있으나, 향후 CCD를 대체할 것으로 기대되고 있다. 초기의 CMOS 센서들은 잡음에 매우 약했으나, CMOS 공정 기술의 발달로 픽셀 내부에 능동 회로를 추가함으로써 잡음에 강한 센서를 구현할 수 있게 되었다.

도1은 일반적인 CMOS 능동 이미지 센서의 전체 배열을 도시한 것이다. 전체 배열의 크기는 이미지 센서의 용도에 따라서 정해지고, 센서 배열은 도1에 도시된 바와 같이, 열(Row) 디코더와 행(Column) 디코더를 이용하여 마치 메모리와 같이 액세스가 가능한 구조로 이루어진다.

도2를 참조하면서 종래의 CMOS 능동 이미지 센서 배열에서 가장 많이 사용되는 픽셀 회로 구조를 살펴본다. 도2에서 M1은 포토디텍터에 전하를 축적(또는 방출)하기에 앞서 일정한 전위로 리셋하는 기능을 하고, M2는 축적된 전하에 의하여 정해진 포토디텍터의 전위를 열 라인(COL)으로 전달하는 기능, 즉 소스 팔로워의 기능을 하며, M3는 액세스를 제어하는 기능을 수행한다.

이와 같이, 종래의 CMOS 이미지 센서는 픽셀당 세 개의 트랜지스터들(M1, M2, M3)을 필요로 하므로 이들에 대한 부가 회로들 때문에 픽셀내의 포토디텍터의 면적이 제약을 받아서 센서의 감광 성능이 저하되는 문제점이 있다.

센서의 감광 성능은 양자화 효율이나 픽셀 요소에 의하여 영향을 많이 받게 되고, 이 밖에도 잡음 성능이나 다이내믹 레이지 등 여러 가지 요소가 함께 고려되어야 한다. 양자화 효율은 입사된 빛이 얼마나 전하로 바뀌었는가를 나타내는 것으로서, 다음의 수학식 1과 같다.

양자화 효율이 높을수록 센서의 성능이 좋고, 양자화 효율을 높이기 위하여는 픽셀의 감광 면적 비율(fill factor)을 높여야한다. 픽셀의 감광 면적 비율은 다음의 수학식 2와 같다.

상기 수학식 2에서 포토디텍터란 실제 빛을 받아들이는 부분으로서, CMOS APS에서 많이 쓰이는 포토디텍터로는 포토다이오드, 포토게이트, 포토트랜지스터 등이 있다. 상기 수학식 2로부터 픽셀 면적이 동일한 경우에는 센서의 감광 성능을 높이기 위하여는 포토디텍터의 면적을 높여야 하고, 바꿔 말하면 부가 회로의 면적을 줄여햐 한다는 것을 알 수 있다.

도2에 도시된 바와 같이 픽셀당 세 개의 트랜지스터들을 사용하는 종래의 CMOS APS 픽셀 회로들의 감광 면적 비율은 10∼30 에 그치고 있다.

한편, CMOS 이미지 센서의 픽셀에 전하 전달 기능을 부가하기 위하여 일반적인 종래의 세 개의 트랜지스터들로 구성된 픽셀 회로에 전하 전달 기능을 수행하는 트랜지스터를 하나 더 추가하기도 한다. 도3은 종래 기술로서, 전하 전달 기능을 수행하는 트랜지스터를 추가한 네 개의 트랜지스터들로 구성된 픽셀 회로 구조이다.

도3에서 추가된 트랜지스터(TX) 게이트는 포토 다이오드의 큰 캐패시터를 능동 소자 M2와 분리하여 변환 이득을 크게 하는 것이다. 그러나 TX 게이트가 플로팅(floating) 노드의 전하를 완전히 전달하기 어렵고, 트랜지스터가 네 개이므로 픽셀의 감광 면적 비율이 더욱 떨어지는 단점이 있다.

본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 픽셀당 사용되는 트랜지스터들의 수를 줄여서 픽셀의 감광 면적 비율을 높임에 의하여 양자화 효율을 향상시킬 수 있는 CMOS 능동 이미지 센서를 제공하는데 그 목적이 있다.

도1은 일반적인 CMOS 능동 이미지 센서의 전체 배열을 도시한 것,

도2는 종래의 CMOS 능동 이미지 센서 배열에서 가장 많이 사용되는 픽셀 회로 구조,

도3은 종래 기술로서, 전하 전달 기능을 수행하는 트랜지스터를 추가한 네 개의 트랜지스터들로 구성된 픽셀 회로 구조,

도4는 본 발명에 의한 CMOS 능동 이미지 센서에서의 픽셀 회로 구조의 일실시예를 도시한 것,

도5는 전하 전달 게이트 TX를 추가하는 경우 본 발명에 의한 CMOS 능동 이미지 센서에서의 픽셀 회로 구조를 도시한 것,

도6은 본 발명에 의한 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 CMOS 능동 이미지 센서의 동작을 설명하기 위한 2×2 이미지 센서 배열의 구성도,

도7은 도6에 도시된 구성도에서 열 2n의 '리셋'과 '읽기(read)'을 수행하기 위한 타이밍 다이어그램,

도8은 본 발명에 의한 CMOS 능동 이미지 센서에서 생길 수 있는 방전 문제를 설명하기 위한 3×3 이미지 센서 배열의 구성도,

도9는 본 발명에 의한 CMOS 능동 이미지 센서를 이용하는 경우, 방전 문제를 해결하기 위한 비월 주사 방식을 설명하는 도면으로서, 16행 센서 배열의 경우를 도시한 것.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명에 의한 CMOS 능동 이미지 센서는, 픽셀 구조에서 소스 팔로워로서 동작하는 제1 트랜지스터; 및 해당 픽셀의 액세스 기능을 수행하는 제2 트랜지스터를 포함하고, 해당 픽셀은 이미지 센서 배열상 다른 위치에 있는 제2의 픽셀의 제1 트랜지스터의 게이트와 연결된 노드가 설정되어 있어서, 상기 제2 트랜지스터는 상기 제2 픽셀의 리셋 기능을 수행하고, 해당 픽셀의 리셋은 이미지 센서 배열상 또 다른 위치에 있는 제3 픽셀의 제2 트랜지스터가 수행하는 것임을 특징으로 한다.

이하에서 첨부된 도면을 참조하면서 본 발명에 의한 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 CMOS 능동 이미지 센서를 상세하게 설명한다.

이하에서는 설명상의 편의를 위하여, 상기 제2 픽셀 및 제3 픽셀이 해당 픽셀과 인접하여 상하로 위치하는 경우를 예를 들어서 설명한다. 그러나, 해당 픽셀과 공유하는 노드가 설정되기만 하면, 제2 픽셀과 제3 픽셀은 반드시 해당 픽셀과 인접할 필요는 없으므로, 본 발명의 범위는 제2 픽셀과 제3 픽셀이 해당 픽셀과 인접하지 않는 경우까지를 포함한다.

도4는 본 발명에 의한 CMOS 능동 이미지 센서에서의 픽셀 회로 구조의 일실시예를 도시한 것이다. 도4에 도시된 픽셀 회로 구조는, 하나의 픽셀에 두 개의 트랜지스터들만을 사용하면서도, 이미지 센서의 배열에서 위쪽의 픽셀 또는 아래쪽의 픽셀과 공유하는 노드를 설정하여 세 개의 트랜지스터들을 사용하는 종래의 픽셀 회로와 동일한 기능을 수행하도록 한다. 이를 상세하게 설명하면 다음과 같다.

도4에서 제1 트랜지스터(41)은 소스 팔로워로서 동작하는 능동 소자로서 도2에 도시된 종래의 픽셀 회로에서의 M2와 동일한 역할을 한다. 도4에서 제2 트랜지스터(42)는 액세스와 리셋의 두 가지 기능을 수행하는 소자로서 도2에 도시된 종래의 픽셀 회로에서의 M1과 M3의 역할을 모두 수행한다.

여기서 제2 트랜지스터(42)는 종래의 픽셀 회로에서 M2와 위치가 동일하므로 해당 픽셀의 액세스 제어 기능을 수행하는 것에는 문제가 없으나, 해당 픽셀의 리셋은 할 수 없다. 따라서, 본 발명에서는 이미지 센서의 배열에서 위쪽의 픽셀 또는 아래쪽의 픽셀과 공유하는 노드를 두어 제2 트랜지스터(42)에 리셋 기능을 부가하도록 한다. 즉, 도4에 도시된 바와 같이 이미지 센서의 배열상의 위쪽의 픽셀의 제1 트랜지스터의 게이트와 연결된 노드를 설정하여 해당 픽셀의 제2트랜지스터(42)로 하여금 위쪽 픽셀의 리셋을 수행하도록 한다. 마찬가지로, 해당 픽셀의 리셋은 이미지 센서의 배열상의 아래쪽의 픽셀의 제2 트랜지스터를 이용하여 수행된다.

정리하면, 제2 트랜지스터(42)가 해당 픽셀의 액세스 제어 기능을 수행함과 동시에 이미지 센서 배열상의 위쪽 픽셀의 리셋 기능을 또한 수행하고, 해당 픽셀의 리셋 기능은 해당 픽셀의 아래쪽 픽셀의 제2 트랜지스터에 의하여 수행된다.

결과적으로 픽셀 내에 액세스 소자와 리셋 소자를 별도로 두지 않고 이미지 센서 배열상 이웃하는 픽셀의 쉬고 있는 소자를 이용하여 액세스와 리셋 기능을 모두 수행하도록 하는 것이다. 따라서, 종래의 픽셀 회로에 비하여 픽셀당 트랜지스터의 수가 줄어들고, 픽셀의 면적이 줄어들게 되고, 수학식 2에 의하여 픽셀의 감광 면적 비율이 커진다. 특히, 도3에 도시된 바와 같이, 본 발명에서 이미지 센서 배열상 인접하는 픽셀간에 연결되도록 설정한 노드는 새로운 접촉이나, 금속을 추가하지 않고 각 픽셀의 N+ 확산을 자연스럽게 연결하여 구현하여 픽셀의 감광 면적 비율에 영향이 전혀 없다.

도5는 전하 전달 게이트 TX를 추가하는 경우 본 발명에 의한 CMOS 능동 이미지 센서에서의 픽셀 회로 구조를 도시한 것이다. 도5에 도시된 픽셀 회로 구조를 도3에 도시된 종래의 픽셀 회로 구조와 비교하여 보면, 사용된 트랜지스터의 수가 하나 줄어든 것을 알 수 있다. 도5에서 전하 전달 게이트 TX의 역할 기능은 도3에 도시된 것과 동일하고, 도5에서 제1 트랜지스터(51) 및 제2 트랜지스터의 기능은 도4에서의 제1 트랜지스터(41) 및 제2 트랜지스터(41)와 기능이 각각 동일하다. 특히 제2 트랜지스터(52)가 해당 픽셀의 액세스 제어 기능을 수행함과 동시에 이미지 센서 배열상의 위쪽의 픽셀의 리셋 기능을 또한 수행하고, 해당 픽셀의 리셋 기능은 해당 픽셀의 아래쪽의 픽셀의 제2 트랜지스터에 의하여 수행된다.

이하에서는 본 발명에 의한 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 CMOS 능동 이미지 센서의 동작을 설명한다.

도6은 본 발명에 의한 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 CMOS 능동 이미지 센서의 동작을 설명하기 위한 2×2 이미지 센서 배열의 구성도이고, 도7은 도6에 도시된 구성도에서 열 2n의 '리셋'과 '읽기(read)'을 수행하기 위한 타이밍 다이어그램이다.

도6에서 열 2n의 '리셋'은, 열 2n+1의 PMOS와 리셋-인에이블의 PMOS를 켬으로써 행 버스 라인을 통하여 이루어진다. 열 2n의 '읽기'는 열 2n의 PMOS를 켜고, 리셋-인에이블의 PMOS를 끔으로써 역시 행 버스 라인을 통하여 이루어진다. 즉, '리셋' 기능을 수행할 때에 아래쪽의 픽셀의 트랜지스터를 활용함으로써 리소스의 공유가 이루어지고, 따라서 픽셀 당 트랜지스터의 개수를 하나 줄일 수 있다. 이와 같이 트랜지스터의 수가 하나 줄게 되면 부가적으로 존재하는 금속 라인이나 접촉의 개수가 따라서 줄게 되므로, 픽셀의 감광 면적 비율을 높일 수 있다.

도7에 도시된 적분 시간(integration time)은 열 2n을 리셋한 후 다시 열 2n을 읽을 때까지 빛의 세기에 따라서 전하를 방전하는 시간으로서, 빛의 세기와 회로의 특성에 따라서 정해주게 된다.

본 발명에 의한 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 CMOS 능동 이미지 센서를 더욱 확정하여 더욱 큰 이미지 센서 배열을 구동하는 경우 방전 문제가 생길 수 있다.

도8은 본 발명에 의한 CMOS 능동 이미지 센서에서 생길 수 있는 방전 문제를 설명하기 위한 이미지 센서 배열의 구성도이다. 도8에서 열 2n와 열 2n+1의 리셋을 연속적으로 수행할 경우, 열 2n+1을 리셋하기 위하여 열 2n+2의 PMOS를 켜면, 열 2n+1의 플로팅 노드가 고전위로 충전되면서 열 2n의 플로팅 노드가 방전될 가능성이 있다. 이렇게 되면 모든 픽셀들이 리셋 후에 바로 방전되므로 이미지를 읽을 수 없게 된다.

이러한 방전 문제를 보완하기 위하여, 비월 주사(interlaced scanning) 방식을 도입하게 된다. 도9는 본 발명에 의한 CMOS 능동 이미지 센서를 이용하는 경우, 방전 문제를 해결하기 위한 비월 주사 방식을 설명하는 도면으로서, 16행 센서 배열의 경우를 도시한 것이다.

도9에 도시된 바와 같이, 처음에는 홀수 열만 리셋과 리드를 수행하고, 다음에는 짝수 열에 대하여 리셋과 리드를 수행한다. 홀수 열과 짝수 열을 교대로 동작시킴으로써 전체 동작 속도 즉 프레임 비(frame rate)는 순차적으로 동작하는 경우(sequential scanning)의 경우와 차이가 없다.

예를 들어서, 적분 오프셋이 3이고, 전체 센서 배열이 16행일 경우 다음의 표 1과 같은 순서로 동작을 수행한다.

T line	Reset	Read
0	ROW 0	ROW 11
1	ROW 2	ROW 13
2	ROW 4	ROW 15
3	ROW 6	ROW 0
4	ROW 8	ROW 2
5	ROW 10	ROW 4
6	ROW 12	ROW 6
7	ROW 14	ROW 8
8	ROW 1	ROW 10
9	ROW 3	ROW 12
10	ROW 5	ROW 14
11	ROW 7	ROW 1
12	ROW 9	ROW 3
13	ROW 11	ROW 5
14	ROW 13	ROW 7
15	ROW 15	ROW 9

이상에서 설명한 바와 같이, 본 발명에 의한 액세스와 리셋 겸용의 단일 트랜지스터를 이용하는 CMOS 능동 이미지 센서에서는, 이미지 센서의 배열상의 위쪽의 픽셀의 제1 트랜지스터의 게이트와 연결된 노드를 설정하여 픽셀 내에 액세스 소자와 리셋 소자를 별도로 두지 않고 이미지 센서 배열상 이웃하는 픽셀의 쉬고 있는 소자를 이용하여 액세스와 리셋 기능을 모두 수행하도록 함에 의하여, 종래의 픽셀 회로에 비하여 픽셀당 트랜지스터의 수가 줄일 수 있으므로 픽셀의 감광 면적 비율이 커지는 장점이 있다.

Claims (4)

1. CMOS 능동 이미지 센서의 픽셀 구조에서 소스 팔로워로서 동작하는 제1 트랜지스터; 및 해당 픽셀의 액세스 기능을 수행하는 제2 트랜지스터를 포함하고,

   해당 픽셀은 이미지 센서 배열상 다른 위치에 있는 제2의 픽셀의 제1 트랜지스터의 게이트와 연결된 노드가 설정되어 있어서,

   상기 제2 트랜지스터는 상기 제2 픽셀의 리셋 기능을 수행하고,

   해당 픽셀의 리셋은 이미지 센서 배열상 또 다른 위치에 있는 제3 픽셀의 제2 트랜지스터가 수행하는 것임을 특징으로 하는 CMOS 능동 이미지 센서.
2. 제1항에 있어서,

   상기한 제2 픽셀 또는 제3 픽셀은 해당 픽셀과 인접한 위치에 있는 것임을 특징으로 하는 CMOS 능동 이미지 센서.
3. 제1항에 있어서,

   전하 전달 기능을 수행하는 제3 트랜지스터를 더 포함하는 것임을 특징으로 하는 CMOS 능동 이미지 센서.
4. 제2항에 있어서, 상기 제2 픽셀과 상기 제3 픽셀이 이미지 센서 배열에서 해당 픽셀과 인접하여 상하에 위치하는 경우, 비월 주사 방식으로 구동되는 것임을 특징으로 하는 CMOS 능동 이미지 센서.