KR100904716B1 - 수광 효율이 향상된 이미지 센서 - Google Patents
수광 효율이 향상된 이미지 센서 Download PDFInfo
- Publication number
- KR100904716B1 KR100904716B1 KR1020070057807A KR20070057807A KR100904716B1 KR 100904716 B1 KR100904716 B1 KR 100904716B1 KR 1020070057807 A KR1020070057807 A KR 1020070057807A KR 20070057807 A KR20070057807 A KR 20070057807A KR 100904716 B1 KR100904716 B1 KR 100904716B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoelectric conversion
- charge transfer
- floating diffusion
- line
- transistor
- Prior art date
Links
- 238000012546 transfer Methods 0.000 claims abstract description 128
- 238000006243 chemical reaction Methods 0.000 claims abstract description 121
- 238000007667 floating Methods 0.000 claims abstract description 83
- 238000009792 diffusion process Methods 0.000 claims abstract description 81
- 239000011159 matrix material Substances 0.000 claims abstract description 17
- 230000002596 correlated effect Effects 0.000 claims description 47
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 27
- 230000003321 amplification Effects 0.000 claims description 8
- 230000000875 corresponding effect Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 4
- 230000001276 controlling effect Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 5
- 206010034960 Photophobia Diseases 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 208000013469 light sensitivity Diseases 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 2
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 2
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Abstract
수광 효율이 향상된 이미지 센서가 제공된다. 이미지 센서는 행렬 형상으로 어레이된 복수의 광전 변환 소자, 열 방향으로 이웃하는 2개의 광전 변환 소자마다 하나씩 공유되는 플로팅 확산 영역, 광전 변환 소자와 일대일 대응되며, 광전 변환 소자 및 플로팅 확산 영역 사이에 연결되어 있는 전송 트랜지스터, 및 열 방향으로 이웃하며 서로 다른 플로팅 확산 영역과 연결되어 있는 2개의 전하 전송 트랜지스터의 게이트에 공통으로 연결되어 있는 전하 전송 라인을 포함한다.
이미지 센서, 플로팅 확산 영역, 전하 전송 트랜지스터
Description
도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 2는 도 1의 APS 어레이의 컬러 패턴 배열을 나타내는 개략적인 레이아웃이다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 등가회로도이다.
도 4는 본 발명의 실시예들에 따른 이미지 센서의 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서의 상관 이중 샘플러의 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서의 상관 이중 샘플러의 회로도이다.
도 7은 본 발명의 실시예에 따른 이미지 센서의 액티브 픽셀 센서 어레이의 일부 레이아웃도이다.
도 8은 도 7의 레이아웃에 전하 전송 라인을 함께 배열한 레이아웃도이다.
도 9는 본 발명의 실시예들에 따른 CMOS 이미지 센서를 포함하는 프로세서 기반 시스템을 나타내는 개략도이다.
(도면의 주요부분에 대한 부호의 설명)
10 : 액티브 픽셀 센서 어레이 20 : 타이밍 발생기
30: 행 디코더 40: 행 드라이버
50: 상관 이중 샘플러 60: 아날로그 디지털 컨버터
70: 래치부
본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 수광 효율이 향상된 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.
MOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하며, MOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, MOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
그런데, 증대된 해상도를 충족시키기 위해서 픽셀의 집적도를 증가시킬수록 단위 픽셀당 광전 변환 소자 면적이 작아져서 감도(sensitivity) 및 포화 신호량이 떨어진다. 따라서, 수광부인 광전 변환 소자의 면적을 가능한 최대화하여 수광 효율을 높이기 위해서 다수의 광전 변환 소자가 독출 소자를 공유하는 액티브 픽셀 센서 어레이가 적용되고 있다.
그러나, 다수의 광전 변환 소자가 독출 소자를 공유할 경우에도 독출 소자를 광전 변환 소자별로 축적된 전하를 별도로 독출하기 위해 각 전하 전송 트랜지스터를 별개의 전하 전송 신호에 따라 온오프 하거나, 별개의 출력 라인으로 출력시키게 되면, 전하 전송 라인이나 출력 라인의 수는 여전히 감소하지 못하게 된다. 이것은 최대 수광 효율 확보에 한계로 인식된다.
본 발명이 이루고자 하는 기술적 과제는, 수광 효율이 향상된 이미지 센서를 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 이미지 센서는 행렬 형상으로 어레이된 복수의 광전 변환 소자, 열 방향으로 이웃하는 2개의 상기 광전 변환 소자마다 하나씩 공유되는 플로팅 확산 영역, 상기 광전 변환 소자와 일대일 대응되며, 상기 광전 변환 소자 및 상기 플로팅 확산 영역 사이에 연결 되어 있는 전송 트랜지스터, 및 열 방향으로 이웃하며 서로 다른 상기 플로팅 확산 영역과 연결되어 있는 2개의 상기 전하 전송 트랜지스터의 게이트에 공통으로 연결되어 있는 전하 전송 라인을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 이미지 센서는 행렬 형상으로 어레이된 복수의 광전 변환 소자, 열 방향으로 이웃하는 2개의 상기 광전 변환 소자마다 하나씩 공유되는 플로팅 확산 영역, 행 방향으로 연장되며, 열 방향으로 이웃하는 2개의 상기 광전 변환 소자마다 하나씩 대응하도록 배치된 복수의 전하 전송 라인, 및 열 방향으로 연장되며, 상기 광전 변환 소자의 열마다 하나씩 배치된 복수의 수직 신호 라인을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 이미지 센서는 행렬 형상으로 어레이된 복수의 광전 변환 소자, 열 방향으로 이웃하는 2개의 상기 광전 변환 소자마다 하나씩 공유되는 플로팅 확산 영역, 상기 각 광전 변환 소자에 축적된 전하를 상기 플로팅 확산 영역에 전송하는 전하 전송 트랜지스터로서, 상기 광전 변환 소자와 일대일 대응되며, 상기 광전 변환 소자 및 상기 플로팅 확산 영역 사이에 연결되어 있는 전하 전송 트랜지스터, 및 전하 전송 신호가 제공되어 열 방향으로 이웃하는 2개의 상기 광전 변환 소자에 축적된 전하를 동시에 서로 다른 상기 플로팅 확산 영역으로 전송하도록 제어하는 전하 전송 라인으로서, 열 방향으로 이웃하며 서로 다른 상기 플로팅 확산 영역과 연결되어 있는 2개의 상기 전하 전송 트랜지스터의 게이트에 공통으로 연결되어 있는 전하 전송 라인을 포함한다.
기타 본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.
이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"는 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하 본 발명의 실시예들에서는 이미지 센서의 일예로 CMOS 이미지 센서를 예시할 것이다. 그러나, 본 발명에 따른 이미지 센서는 NMOS 또는 PMOS 공정만을 적용하거나 NMOS와 PMOS 공정을 모두 사용하는 CMOS 공정을 적용하여 형성한 이미지 센서를 모두 포함할 수 있다.
도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.
도 1을 참고하면, 본 발명의 실시예들에 따른 이미지 센서는 광전 변환 소자(photoelectric conversion element)를 포함하는 픽셀들이 이차원적으로 배열되어 이루어진 액티브 픽셀 센서(APS) 어레이(10), 타이밍 발생기(timing generator; 20), 행 디코더(row decoder; 30), 행 드라이버(row driver; 40), 상관 이중 샘플러(Correlated Double Sampler, CDS; 50), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC; 60), 래치부(latch; 70), 열 디코더(column decoder; 80) 등을 포함한다.
APS 어레이(10)는 2차원적으로 배열된 복수의 픽셀을 포함한다. 각 픽셀은 광학 영상을 전기 신호로 변환하기 위하여 광전 변환 소자 및 독출 소자를 구비한다. APS 어레이(10)는 행 드라이버(40)로부터 픽셀 선택 신호(SEL), 리셋 신호(RX), 전하 전송 신호(TX) 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적 신호는 수직 신호 라인를 통해서 상관 이중 샘플러(50)에 제공된다.
타이밍 발생기(20)는 행 디코더(30) 및 열 디코더(80)에 타이밍(timing) 신호 및 제어 신호를 제공한다.
행 드라이버(40)는 행 디코더(30)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호를 액티브 픽셀 센서 어레이(10)에 제공한다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행별로 구동 신호를 제공한다.
상관 이중 샘플러(50)는 액티브 픽셀 센서 어레이(10)에서 형성된 전기 신호를 수직 신호 라인을 통해 수신하여 유지(hold) 및 샘플링한다. 상관 이중 샘플러(50)는 잡음 레벨(noise level)과 형성된 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.
아날로그 디지털 컨버터(60)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
래치부(70)는 디지털 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(80)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부(미도시)로 출력된다.
도 2는 도 1의 APS 어레이의 컬러 패턴 배열을 나타내는 개략적인 레이아웃이다. APS 어레이는 2차원의 행렬 형상으로 배열된 다수의 픽셀(PX)들을 포함하며, 각 픽셀(PX)들에는 예컨대, R, G, B 중 어느 하나의 컬러 필터가 대응되어 있다. 도 2에서는 베이어(Bayer) 형으로 배치된 컬러 필터를 예시되어 있다. 베이어형은 사람의 눈이 가장 민감하게 반응하여 정확도가 요구되는 그린(green) 컬러 필터가 전체 컬러 필터의 반이 되도록 배열하는 방식이다. 그러나, 컬러 필터의 배열은 다양하게 변형될 수 있다.
도 3은 본 발명의 실시예들에 따른 이미지 센서의 등가회로도이다.
도 3을 참조하면, APS 어레이의 각 픽셀은 광전 변환 소자(11)를 포함한다. 광전 변환 소자(11)는 입사광을 흡수하여 광량에 대응하는 전하를 축적한다. 광전 변환 소자(11)로 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 또는 이들의 조합이 적용될 수 있다.
각 광전 변환 소자(11)는 전하 전송 트랜지스터(15)에 연결되어 있다. 즉, 광전 변환 소자(11)와 전하 전송 트랜지스터(15)는 동수로서, 서로 일대일 대응한다. 따라서, 전하 전송 트랜지스터(15)는 픽셀, 또는 광전 변환 소자(11)와 동일한 행렬 번호를 가질 수 있다.
전하 전송 트랜지스터(15)는 광전 변환 소자(11)로부터 그에 인접하는 플로팅 확산 영역(FD)으로 광전 변환 소자(11)에 축적된 전하를 전달한다. 즉, 전하 전송 트랜지스터(15)의 드레인은 광전 변환 소자(11)에, 소오스는 플로팅 확산 영역(FD)에 각각 연결된다. 전하 전송 트랜지스터(15)의 게이트는 전하 전송 라인(TX)에 연결되어 있으며, 전하 전송 라인(TX)에 제공되는 전하 전송 신호에 따라 턴온 또는 턴오프된다.
열 방향으로 인접한 2개의 광전 변환 소자(11)에 연결된 각 전하 전송 트랜지스터(15)의 드레인은 하나의 플로팅 확산 영역(FD)에 연결되어 있다. 즉, 열 방향으로 이웃하는 2개의 광전 변환 소자(11)는 그에 연결된 각 전하 전송 트랜지스터(15)를 통하여 하나의 플로팅 확산 영역(FD)을 공유한다. 예를 들면, 열 방향으로 이웃하는 2개의 광전 변환 소자(11)마다 하나의 플로팅 확산 영역(FD)을 공유할 수 있다. 따라서, 플로팅 확산 영역(FD)은 동일 열에 속하는 광전 변환 소자(11) 또는 전하 전송 트랜지스터(15) 2행마다 하나씩 배치된다. 그 결과, 플로팅 확산 영역(FD)의 개수는 광전 변환 소자(11) 또는 전하 전송 트랜지스터(15)의 개수의 절반일 수 있다. 예를 들어, 광전 변환 소자(11)가 2m×n 행렬 형상으로 배열된 경우, 광전 변환 소자(11) 및 전하 전송 트랜지스터(15)의 개수는 2m×n이고, 플로팅 확산 영역의 개수는 m×n이 된다.
한편, 열 방향으로 인접한 2개의 전하 전송 트랜지스터(15)의 게이트는 하나의 전하 전송 라인(TX)에 연결되어 있다. 다시 말하면, 열 방향으로 이웃하는 2개의 전하 전송 트랜지스터(15)는 게이트 라인으로서, 하나의 전하 전송 라인(TX)을 공유한다. 예를 들면, 열 방향으로 이웃하는 2개의 전하 전송 트랜지스터(15)마다 하나의 전하 전송 라인(TX)이 게이트 라인으로서 공유될 수 있다. 나아가, 전하 전송 라인(TX)은 행 방향을 따라 연장되어 동일 행에 속하는 전하 전송 트랜지스터(15)의 게이트가 접속하므로, 열 방향으로 이웃하는 2개의 행에 속하는 전하 전송 트랜지스터(15)들은 게이트 라인으로서, 하나의 전하 전송 라인(TX)을 공유한다. 따라서, 전하 전송 라인(TX)은 전하 전송 트랜지스터 2행마다 하나씩 배치된다.
다만, 게이트 라인으로서, 하나의 전하 전송 라인(TX)을 공유하는 동일 열의 이웃하는 2개의 전하 전송 트랜지스터(15)는 서로 다른 플로팅 확산 영역(FD)과 연결되어 있다. 즉, 열 방향으로 인접한 2개의 광전 변환 소자(11)가 순차적으로 하나의 플로팅 확산 영역(FD)을 공유하면, 각 광전 변환 소자(11)에 연결된 전하 전송 트랜지스터(15)는 게이트가 동일한 전하 전송 라인(TX)에 연결되어 있지 않고, 서로 다른 전하 전송 라인(TX)에 연결되어 있다. 전하 전송 라인(TX)을 공유하는 것은 그 다음 행의 전하 전송 트랜지스터(15)이다. 따라서, 광전 변환 소자(11)의 행을 기준으로 할때, 동일 열의 이웃하는 2행에서 플로팅 확산 영역(FD)의 공유와 전하 전송 라인(TX)의 공유는 동시에 이루어지지 않는다.
예를 들어, 도 3에 도시된 바와 같이, 특정 열(예컨대, j번째 열)에서 (2(i-1)+1)번째 행의 광전 변환 소자(11)와 2i번째 행의 광전 변환 소자(11)가 i번째 플로팅 확산 영역(FD(i))을 공유하고, (2i+1)번째 행의 광전 변환 소자(11)와 2(i+1)번째 행의 광전 변환 소자(11)가 (i+1)번째 플로팅 확산 영역(FD(i+1))을 공유한다고 가정하면, 게이트 라인으로서 (2i+1)번째 행에 속하는 전하 전송 트랜지스터(15)와 전하 전송 라인(TX(i+1))을 공유하는 전하 전송 트랜지스터(15)는 2(i+1)번째 행에 속하는 전하 전송 트랜지스터(15)가 아닌, 2i번째 행에 속하는 전하 전송 트랜지스터(15)이 된다. 다른 행에 대해서도 동일한 관점이 적용된다.
따라서, 하나의 전하 전송 라인(TX)에 접속되어 있는 인접하는 2개의 행의 전하 전송 트랜지스터(15)가 턴온된다고 하더라도, 인접하는 2개의 행의 광전 변환 소자(11)는 각각 서로 다른 플로팅 확산 영역(FD)에 전하를 전달하게 된다. 따라서, 서로 다른 플로팅 확산 영역(FD)에 전달된 전하는 후술하는 바와 같이 서로 다른 독출 소자들에 의해 독출되기 때문에, 서로 다른 행의 광전 변환 소자(11)가 각각 별도로 독출될 수 있다.
전하 전송 라인(TX)의 수는 상술한 관점에서 광전 변환 소자(11)의 행의 수의 약 절반일 수 있다. 다만, 최상위 및 최하위 행에 속하는 전하 전송 트랜지스터(15)에 접속하는 전하 전송 라인(TX1, TX(m+1))은 동일 열의 다른 전송 트랜지스터에 공유되지 않는다. 따라서, 전하 전송 라인(TX)의 총수는 광전 변환 소자(11) 의 행의 수의 절반에 하나가 더 추가된다. 예를 들어, 광전 변환 소자(11)가 2m×n 행렬 형상으로 배열된 경우, 전하 전송 라인(TX)의 개수는 (m+1)개가 될 것이다. 다만 상기의 경우는 모든 플로팅 확산 영역(FD)이 동일 열의 2개 행의 광전 변환 소자(11)에 의해 공유되어, 그 개수가 m × n인 경우를 가정하여 산출한 것이지만, 그 반대의 경우도 가능하다. 즉, 최외곽 행을 포함하는 모든 전하 전송 라인(TX)이 2개 행의 전하 전송 트랜지스터(15)에 의해 공유되어, 전하 전송 라인(TX)의 개수가 m개이고, 그에 따라 플로팅 확산 영역(FD)의 행수가 하나 추가될 수도 있다. 이 경우, 플로팅 확산 영역(FD)의 개수는 (m+1)×n 개가 될 것이다.
플로팅 확산 영역(FD)에 전달된 전하는 독출 소자들에 의해 독출된다. 독출 소자는 광전 변환 소자(11)에 입사된 광 신호를 독출하기 위한 소자로, 예컨대 드라이브 소자, 리셋 소자 및/또는 선택 소자를 포함할 수 있다.
더욱 구체적으로 설명하면, 드라이브 소자는 광전 변환 소자(11)에 축적된 전하를 전송받은 플로팅 확산 영역(FD)의 전기적 포텐셜의 변화를 증폭하고 이를 수직 신호 라인(Vout)으로 출력한다. 드라이브 소자는 예컨대, 소오스 팔로워 증폭 트랜지스터(17)를 포함할 수 있다. 도 2에 예시되어 있는 증폭 트랜지스터(17)는 게이트가 플로팅 확산 영역(FD)에, 드레인이 수직 신호 라인(Vout)에, 소오스가 선택 트랜지스터(19)의 드레인에 각각 연결된 경우를 도시한다.
리셋 소자는 플로팅 확산 영역(FD)을 주기적으로 리셋시킨다. 리셋 소자는 소정의 바이어스를 인가하는 리셋 라인(RX)에 의해 제공되는 리셋 신호에 응답하여 구동되는 1개의 MOS 트랜지스터(이하, 리셋 트랜지스터(18))로 이루어질 수 있다. 리셋 트랜지스터(18)는 도 2에 도시된 바와 같이 게이트가 리셋 라인(SEL)에, 드레인이 전원 전압 라인(VDD)에, 소오스가 플로팅 확산 영역(FD)에 각각 연결될 수 있다.
선택 소자는 행 단위로 읽어낼 픽셀을 선택한다. 구체적으로 선택 소자는 증폭 트랜지스터(17)에 의해 증폭된 전기적 포텐셜을 수직 신호 라인(Vout)으로 출력한다. 선택 소자는 행 선택 라인(SEL)에 의해 제공되는 행 선택 신호에 응답하여 구동되는 1개의 MOS 트랜지스터(이하, 선택 트랜지스터(19))로 이루어질 수 있다. 여기서, 선택 트랜지스터(19)의 게이트는 행 선택 라인(SEL)에, 드레인은 전원 전압 라인(VDD)에, 소오스는 증폭 트랜지스터(17)의 드레인에 각각 연결될 수 있다.
상술한 바와 같이 하나의 플로팅 확산 영역(FD)은 열 방향으로 이웃하는 2개의 광전 변환 소자(11)에 의해 공유되어 있고, 각 플로팅 확산 영역(FD)에는 해당 독출 소자가 하나씩 대응하므로, 열 방향으로 이웃하는 2개의 광전 변환 소자(11)는 해당 독출 소자를 공유하게 된다. 따라서, 증폭 트랜지스터(17), 리셋 트랜지스터(18), 선택 트랜지스터(19)들의 수는 각각 광전 변환 소자(11)의 수의 절반이 된다.
리셋 라인(RX), 행 선택 라인(SEL), 및/또는 전원 전압 라인(VDD)은 전하 전송 라인(TX)에서와 같이 행 방향으로 연장되어 동일 행에 속하는 다른 열의 해당 트랜지스터에 동일한 방법으로 접속된다. 따라서, 리셋 라인(RX), 행 선택 라인(SEL), 및/또는 전원 전압 라인(VDD)의 수는 플로팅 확산 영역(FD)의 행수와 동일하며, 광전 변환 소자(11)의 열수의 절반이 된다.
수직 신호 라인(Vout)은 열 방향으로 연장되어, 동일 열에 속하는 다른 행의 증폭 트랜지스터(17)들이 접속된다. 수직 신호 라인(Vout)은 광전 변환 소자(11)의 각 열마다 하나씩 배치된다. 따라서, 수직 신호 라인(Vout)의 수는 광전 변환 소자(11)의 열의 수와 일치한다.
이하, 도 3 및 도 4를 참조하여, 상술한 이미지 센서의 동작에 대하여 설명한다. 도 4는 본 발명의 실시예들에 따른 이미지 센서의 타이밍도이다. 이하에서는 j번째 열에 속하는 광전 변환 소자로부터 광전 변환된 신호가 독출되는 경우에 대해 예시하지만, 다른 열에 속하는 광전 변환 소자의 경우에도 동일한 방법으로 독출될 것임은 자명하다.
도 3 및 도 4를 참조하면, 행렬 형태로 배열된 다수의 픽셀의 광전 변환 소자(11)는 모두 공통적으로 전하를 축적한다. 그리고, 리셋 라인(RX)에는 리셋 신호가, 행 선택 라인(SEL)에는 행 선택 신호가, 전하 전송 라인(TX)에는 전하 전송 신호가 각각 인가된다.
도 4의 시간 t0 이전의 초기 단계에서 i번째 리셋 라인(SEL(i))의 리셋 신호 및 (i+1)번째 리셋 라인(SEL(i+1))의 리셋 신호가 하이가 되면, i번째 및 (i+1)번째 플로팅 확산 영역(FD(i), FD(i+1))이 전원 전압 레벨로 리셋된다. i번째 및 (i+1)번째 플로팅 확산 영역(FD(i), FD(i+1))은 각각 i번째 증폭 트랜지스터(17) 및 (i+1)번째 증폭 트랜지스터(17)의 게이트에 접속되어 있으므로, i번째 증폭 트랜지스터(17) 및 (i+1)번째 증폭 트랜지스터(17)의 게이트에는 각각 전원 전압이 인가된다.
시간 t0에서 i번째 리셋 라인(RX(i))의 리셋 신호가 로우가 되어 i번째 리셋 트랜지스터(18)가 턴오프된다. 이어서, i번째 행 선택 라인(SEL(i))에 하이 레벨의 행 선택 신호를 인가하면, i번째 선택 트랜지스터(19)가 턴온되어, i번째 플로팅 확산 영역(FD(i))의 리셋 레벨은 i번째 선택 트랜지스터(19)와 i번째 증폭 트랜지스터(17)를 통해 수직 신호 라인(Vout)으로 출력된다. 이후, i번째 행 선택 라인(SEL(i)의 행 선택 신호가 로우 레벨이 되어, i번째 선택 트랜지스터(19)가 턴오프된다.
시간 t1에서 (i+1)번째 리셋 라인(RX(i+1)의 리셋 신호가 로우가 되어 (i+1)번째 리셋 트랜지스터(19)가 턴오프된다. 이어서, (i+1)번째 행 선택 라인(SEL(i+1))에 하이 레벨의 행 선택 신호를 인가하면, (i+1)번째 선택 트랜지스터(19)가 턴온되어, (i+1)번째 플로팅 확산 영역(FD(i+1))의 리셋 레벨은 (i+1)번째 선택 트랜지스터(19)와 (i+1)번째 증폭 트랜지스터(17)를 통해 수직 신호 라인(Vout)으로 출력된다. 이후, (i+1)번째 행 선택 라인(SEL(i+1))의 행 선택 신호가 로우 레벨이 되어, (i+1)번째 선택 트랜지스터(19)가 턴오프된다.
시간 t2에서 (i+1)번째 전하 전송 라인(TX(i+1))의 전하 전송 신호가 하이가 되어 2i번째 전하 전송 트랜지스터(15) 및 (2i+1)번째 전하 전송 트랜지스터(15)가 턴온된다. 그 결과, 2i번째 광전 변환 소자(11)에 축적된 전하는 2i번째 전하 전송 트랜지스터(15)를 통하여 i번째 플로팅 확산 영역(FD(i))으로 전송되고, (2i+1)번째 광전 변환 소자(11)에 축적된 전하는 (2i+1)번째 전하 전송 트랜지스터(15)를 통하여 (i+1)번째 플로팅 확산 영역(FD(i+1))으로 전송된다. 이때, i번째 및 (i+1) 번째 플로팅 확산 영역(FD(i), FD(i+1))은 각각 기생 커패시턴스를 갖고 있으므로, 전하가 누적적으로 저장되어 포텐셜이 변화된다. 따라서, i번째 및 (i+1)번째 플로팅 확산 영역(FD(i), FD(i+1))에 각 광전 변환 소자(11)의 신호 레벨이 저장된다. 이후, (i+1)번째 전하 전송 라인(TX(i+1))의 전하 전송 신호가 로우 레벨이 되어, 2i번째 전하 전송 트랜지스터(15) 및 (2i+1)번째 전하 전송 트랜지스터(15)가 턴오프된다.
시간 t3에서, 다시 i번째 행 선택 라인(SEL(i))에 하이 레벨의 행 선택 신호가 인가되어, i번째 선택 트랜지스터(19)가 턴온된다. 그 결과, i번째 플로팅 확산 영역(FD(i))에 저장된 신호 레벨이 i번째 셀 선택 트랜지스터(19)와, i번째 증폭 트랜지스터(17)를 통하여 수직 신호 라인(Vout)으로 출력된다. 즉, 2i번째 광전 변환 소자(11)의 신호 레벨이 출력된다. 출력된 신호 레벨은 상관 이중 샘플러에서 i번째 플로팅 확산 영역(FD(i))의 리셋 레벨과 함께 이중 샘플링되며 그 차이 레벨이 2i번째 광전 변환 소자(11)의 최종 신호 데이터로서 출력된다. 한편, 이때 (i+1)번째 행 선택 라인(SEL(i))에는 로우 레벨의 행 선택 신호가 유지되므로, (i+1)번째 선택 트랜지스터(19)는 턴온되지 않는다. 따라서, (i+1)번째 플로팅 확산 영역(FD(i+1))에 저장된 신호 레벨은 수직 신호 라인(Vout)으로 출력되지 않는다.
이후, i번째 행 선택 라인(SEL(i))의 행 선택 신호가 로우 레벨이 되어, i번째 선택 트랜지스터(19)가 턴오프된다.
시간 t4에서 다시 (i+1)번째 행 선택 라인(SEL(i+1)에 하이 레벨의 행 선택 신호가 인가되어, (i+1)번째 선택 트랜지스터(19)가 턴온된다. 따라서, (i+1)번째 플로팅 확산 영역(FD(i+1))에 저장된 신호 레벨이 (i+1)번째 셀 선택 트랜지스터(19)와, (i+1)번째 증폭 트랜지스터(17)를 통하여 수직 신호 라인(Vout)으로 출력된다. 즉, (2i+1)번째 광전 변환 소자(11)의 신호 레벨이 출력된다. 출력된 신호 레벨은 상관 이중 샘플러에서 (i+1)번째 플로팅 확산 영역(FD(i+1))의 리셋 레벨과 함께 이중 샘플링되며 그 차이 레벨이 (2i+1)번째 광전 변환 소자(11)의 최종 신호 데이터로서 출력된다. 이후, (i+1)번째 행 선택 라인(SEL(i+1))의 행 선택 신호가 로우 레벨이 되어, (i+1)번째 선택 트랜지스터(19)가 턴오프된다.
이후, 다른 행들에 대해서도, 상기한 바와 같은 방법을 순차적으로 반복하여, 각 행들에 속하는 광전 변환 소자의 최종 신호 레벨을 출력한다.
한편, 상기 실시예에서는 동일 열에 속하며, 전하 전송 라인을 공유하는 이웃하는 행의 광전 변환 소자들의 리셋 레벨 및 신호 레벨은 모두 동일한 수직 신호 라인(Vout)을 통해 출력된다. 특히 상기 실시예에서, 하나의 광전 변환 소자의 리셋 레벨과 신호 레벨 출력 사이에 다른 광전 변환 소자의 리셋 레벨이 출력되므로, 이들을 분리해서 각각의 광전 변환 소자에 해당하는 신호 레벨과 리셋 레벨의 차이 레벨을 산출하기 위해서는 각 광전 변환 소자마다 신호 레벨 및 리셋 레벨을 저장하는 별개의 소자가 구비되는 것이 바람직하다. 도 5 및 도 6은 이에 대한 예시이다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서의 상관 이중 샘플러의 회로도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 상관 이중 샘플러는 제1 상관 이중 샘플러(51) 및 제2 상관 이중 샘플러(52)를 포함한다. 제1 상관 이중 샘플러(51)는 4개의 스위치(S11-S14), 2개의 커패시터(C11, C12), 차동 증폭기로 구성되는 비교기(CA1), 및 인버터(INV1)를 포함한다. 제2 상관 이중 샘플러(52)는 4개의 스위치(S21-S24), 2개의 커패시터(C21, C22), 비교기(CA2), 및 인버터(INV2)를 포함한다. (i+1)번째 전하 전송 라인(TX(i+1))을 공유하는 2i번째 전하 전송 트랜지스터(15)에 의한 신호 레벨 및, (2i+1)번째 전하 전송 트랜지스터(15)에 의한 신호 레벨을 샘플링하는 경우를 예를 들면, 제1 상관 이중 샘플러(51)는 2i번째 전하 전송 트랜지스터(15)에 의해 전송된 전하의 레벨을, 제2 상관 이중 샘플러(52)는 (2i+1)번째 전하 전송 트랜지스터(15)에 의해 전송된 전하의 레벨을 샘플링하는 데에 각각 이용된다. 제2 상관 이중 샘플러(52)는 제1 상관 이중 샘플러(51)와 실질적으로 동일한 구성을 가지며, 실질적으로 동일하게 동작하므로, 이하에서는 제1 상관 이중 샘플러(51)를 중심으로 더욱 상세히 설명한다.
제1 스위치(S11)는 수직 신호 라인(Vout)과 신호 저장 커패시터(C11)의 일단 사이에 연결된다. 신호 저장 커패시터(C11)의 타단은 비교기(CA1)의 네거티브 입력 단자에 연결된다. 제4 스위치(S14)는 램프 신호(VRAMP)와 비교기(CA1)의 포지티브 입력 단자 사이에 연결된다. 제2 스위치(S12)는 비교기(CA1)의 네거티브 입력 단자와 비교기(CA1)의 출력 단자 사이에 연결된다. 신호 전달 커패시터(C12)는 비교기의 출력단에 그 일단이 연결된다. 인버터(INV1)의 입력단은 신호 전달 커패시터(C12)의 타단에 연결된다.
상기한 바와 같은 제1 상관 이중 샘플러(51)의 동작을 설명하면, 먼저, 수직 신호 라인(Vout)에서 리셋 레벨이 출력될 때에, 제1 상관 이중 샘플러의 4개의 스위치(S11-S14)들이 모두 턴온된다. 한편, 램프 신호(VRAMP)의 시작전압인 Vcom이 비교기(CA1)의 포지티브 입력 단자로 입력되고, 비교기(CA1)의 출력값에 의해 비교기(CA1)의 네거티브 입력 단자는 Vcom 레벨이 되며, 그에 따라, 신호 저장 커패시터(C11)에는 리셋 레벨과 Vcom 레벨의 차이에 상응하는 전하가 저장된다. 이후, 4개의 스위치(S11-S14)들이 모두 턴오프된다.
이어서, 수직 신호 라인(Vout)에서 신호 레벨이 출력되면, 다시 제1 및 제4 스위치(S11, S14)만이 턴온되어 신호 저장 커패시터(C11)에 신호 레벨에 따른 전압 변화에 상응하는 전하가 저장된다. 이후, 제1 스위치(S11)가 턴오프되고, 제4 스위치(S14)만을 턴온한 상태에서, 램프 신호(VRAMP)의 전압 레벨을 변화시키면, 신호 저장 커패시터(C11)의 전압이 램프 신호(VRAMP)를 따라 같이 변화하게 된다. 이때, 변화된 전압값이 소정 기준 레벨에 이를 때까지의 시간을 카운트하여 코드값을 부여하고, 이를 2i번째 광전 변환 소자(11)의 최종 신호 레벨 데이터로 출력한다.
제2 상관 이중 샘플러(52)의 경우에도 제1 상관 이중 샘플러(51)와 동일한 방법으로 하여 (2i+1)번째 광전 변환 소자(11)의 최종 신호 레벨 데이터를 출력한다. 다만, 제2 상관 이중 샘플러(52)의 스위치(S21-S24)들이 턴온되는 시간과 제1 상관 이중 샘플러(51)의 스위치(S11-S14)들이 턴온되는 시간을 서로 다르게 설정함으로써, 예컨대, 제1 상관 이중 샘플러(51)의 제1 스위치(S11)와 제2 상관 이중 샘플러(52)의 제1 스위치(52)가 동시에 턴온되지 않도록 함으로써, 이들간의 신호가 섞이거나 노이즈로 작용하는 것을 방지한다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서의 상관 이중 샘플러의 회로도이다. 도 6을 참조하면, 본 실시예에 따른 상관 이중 샘플러는 6개의 스위치(S11_1, S11_2, S21_1, S21_2, S2, S4), 3개의 커패시터(C1_1, C2_1, C2), 비교기(CA) 및 인버터(INV)를 포함한다. 제1 신호 저장 커패시터(C1_1)와 제2 신호 저장 커패시터(C2_1)는 병렬 연결되어 있다.
본 실시예에서 제1 신호 저장 커패시터(C1_1)는 도 5의 제1 상관 이중 샘플러 신호 저장 커패시터(C11)와 실질적으로 동일한 기능을 수행한다. 그리고, 제2 신호 저장 커패시터(C2_1)는 도 5의 제2 상관 이중 샘플러 신호 저장 커패시터(C21)와 실질적으로 동일한 기능을 수행한다. 제1 신호 저장 커패시터(C1_1)와 제2 신호 저장 캐퍼시터(C2_1)의 양단에는 각각 별도로 턴온 및 턴오프는 스위치(S11_1, S11_2, S21_1, S21_2)들이 구비되어 이들의 독립적 전하 저장을 담보한다. 따라서, 이를 위하여 제1 신호 저장 커패시터(C1_1) 양단의 스위치(S11_1, S11_2)들과 제2 신호 저장 커패시터(C2_1) 양단의 스위치(S21_1, S21_2)들은 동시에 턴온되지 않는 것이 바람직하다.
따라서, 도 5 및 도 6을 참조하여 예시적으로 설명한 바와 같이, 전하 전송 라인을 공유하는 이웃하는 행의 광전 변환 소자들의 리셋 레벨 및 신호 레벨이 모두 동일한 수직 신호 라인(Vout)을 통해 출력되더라도, 서로 독립적으로 스위칭되는 제1 및 제2 상관 이중 샘플러, 또는 서로 독립적으로 스위칭되는 제1 및 제2 신호 저장 커패시터를 구비함으로써, 서로 다른 행에 속하는 광전 변환 소자의 영상 신호를 샘플링할 수 있다.
이하, 이상에서 설명한 이미지 센서의 등가 회로가 구현된 예시적인 레이아웃을 설명한다.
도 7은 본 발명의 실시예에 따른 이미지 센서의 액티브 픽셀 센서 어레이의 일부 레이아웃도이다.
도 7을 참조하면, 몇몇 액티브는 일축 합병 듀얼 로브 (one axis merged dual lobes)형으로 형성되어 열 방향으로 이웃하는 2개의 광전 변환 소자(PD) 및 그에 공유되어 있는 플로팅 확산 영역(FD)을 구현한다. 2개의 광전 변환 소자(PD)와 이들이 공유하는 플로팅 확산 영역(FD) 사이에는 2개의 전하 전송 게이트(TG)가 형성되어 있다. 그리고, 몇몇 다른 액티브는 상기한 일축 합병 듀얼 로브형 액티브와 분리되어 있으며, 이들 상에는 소오스 팔로워 증폭 게이트(SFG) 및 선택 게이트(RSG)가 형성되어 있다.
상기 구조로부터, 2개의 광전 변환 소자(11)가 하나의 플로팅 확산 영역(FD)을 공유하여 그 수가 약 절반으로 감소하고, 그에 따라 독출 소자의 수가 함께 절반으로 감소하기 때문에, 광전 변환 소자(11)의 상대적인 면적을 증가시킬 수 있음을 이해할 수 있다. 따라서, 수광 효율을 증가시킬 수 있으며, 광감도, 포화 신호량 등을 향상시킬 수 있다.
도 8은 도 7의 레이아웃에 전하 전송 라인을 함께 배열한 레이아웃을 나타낸다. 도 8을 참조하면, 전하 전송 라인(TX)은 2행의 광전 변환 소자(PD)당 하나씩 배열된다. 구체적으로 전하 전송 라인(TX)은 행 방향으로, 플로팅 확산 영역(FD) 위를 가로지르도록 형성된다. 전하 전송 라인(TX)은 제1 콘택(CNT1)을 통하여 플로팅 확산 영역(FD) 측에 형성된 2개의 전하 전송 게이트(TG) 중 하나와 전기적으로 연결되고, 제2 콘택(CNT2)을 통하여 아래 행 방향으로 인접하여 위치하는 플로팅 확산 영역(FD) 측에 형성된 2개의 전하 전송 게이트(TG) 중 어느 하나와 전기적으로 연결된다. 상기와 같은 콘택을 이루기 위하여 전하 전송 라인(TX)은 광전 변환 소자(PD)의 열 사이로 연장되며 제1 콘택(CNT1) 및 제2 콘택(CNT2)과 전기적으로 연결되는 연장 브랜치(CB)를 포함할 수 있다.
상기 구조에서 알 수 있는 바와 같이, 본 발명의 실시예들에 따른 이미지 센서는 전하 전송 라인(TX)이 2행의 광전 변환 소자(11)마다 하나씩만 배치된다. 따라서, 열 방향으로의 차광 면적이 감소하므로, 광전 변환 소자(11)의 열 방향 폭을 증가시킬 수 있다. 따라서, 수광 효율을 증가시킬 수 있으며, 광감도, 포화 신호량 등을 향상시킬 수 있다.
나아가, 도 8에 도시하지는 않았지만, 상술한 바와 같이 본 발명의 실시예들에서는 2개의 광전 변환 소자가 하나의 플로팅 확산 영역을 공유하는 2 공유 픽셀 구조임에도 불구하고, 전하 전송 라인이 2행당 하나씩만 배치될 뿐만 아니라, 수직 신호 라인이 각 열당 하나씩만 배치될 수 있다. 따라서, 수직 신호 라인이 각 열당 2개씩 배치되는 경우에 비해, 행 방향으로의 차광 면적이 감소하므로, 광전 변환 소자의 행 방향 폭을 증가시킬 수 있어, 수광 효율, 광감도, 포화 신호량 등을 더욱 향상시킬 수 있다.
이하, 상기한 바와 같은 이미지 센서를 포함하는 프로세서 기판 시스템을 개 시한다. 도 9는 본 발명의 실시예들에 따른 CMOS 이미지 센서를 포함하는 프로세서 기반 시스템을 나타내는 개략도이다.
도 9를 참조하면, 프로세서 기반 시스템(201)은 CMOS 이미지 센서(210)의 출력 이미지를 처리하는 시스템이다. 시스템(201)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 기계화된 시계 시스템, 네비게이션 시스템, 비디오폰, 감독 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감시 시스템, 이미지 안정화 시스템 등을 예시할 수 있으나, 이에 제한되는 것은 아니다.
컴퓨터 시스템 등과 같은 프로세서 기반 시스템(201)은 버스(205)를 통해 입출력(I/O) 소자(230)와 커뮤니케이션할 수 있는 마이크로프로세서 등과 같은 중앙 정보 처리 장치(CPU)(220)를 포함한다. CMOS 이미지 센서(210)는 버스(205) 또는 다른 통신 링크를 통해서 시스템과 커뮤니케이션할 수 있다. 또, 프로세서 기반 시스템(201)은 버스(205)를 통해 CPU(220)와 커뮤니케이션할 수 있는 RAM(240), 플로피디스크 드라이브(250) 및/또는 CD ROM 드라이브(255), 및 포트(260)을 더 포함할 수 있다. 포트(260)는 비디오 카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 시스템과 데이터를 통신할 수 있는 포트일 수 있다. CMOS 이미지 센서(210)는 CPU, 디지털 신호 처리 장치(DSP) 또는 마이크로프로세서 등과 함께 집적될 수 있다. 또, 메모리가 함께 집적될 수도 있다. 물론 경우에 따라서는 프로세서와 별개의 칩에 집적될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수 적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 본 발명의 실시예들에 따른 이미지 센서에 따르면 2개의 광전 변환 소자가 하나의 플로팅 확산 영역을 공유하는 2 공유 픽셀 구조를 가짐에도 불구하고, 전하 전송 라인의 수 및 수직 신호 라인의 수를 동시에 감소시킬 수 있어, 수광 효율을 증가시킬 수 있으며, 광감도, 포화 신호량 등을 향상시킬 수 있다.
Claims (20)
- 행렬 형상으로 어레이된 복수의 광전 변환 소자;열 방향으로 이웃하는 2개의 상기 광전 변환 소자마다 하나씩 공유되는 플로팅 확산 영역;상기 광전 변환 소자의 열마다 하나씩 구비되며, 열 방향으로 연장되어 상기 플로팅 확산 영역과 연결된 수직 신호 라인;상기 광전 변환 소자와 일대일 대응되며, 상기 광전 변환 소자 및 상기 플로팅 확산 영역 사이에 연결되어 있는 전송 트랜지스터; 및열 방향으로 이웃하며 서로 다른 상기 플로팅 확산 영역과 연결되어 있는 2개의 상기 전하 전송 트랜지스터의 게이트에 공통으로 연결되어 있는 전하 전송 라인을 포함하되,상기 열 방향으로 이웃하며 서로 다른 상기 플로팅 확산 영역에 저장된 신호 레벨 각각은 상기 수직 신호 라인을 통하여 순차적으로 출력되는 이미지 센서.
- 제 1항에 있어서,전원 전압을 제공하는 전원 전압 라인;행 방향으로 연장된 행 선택 라인;증폭 트랜지스터; 및선택 트랜지스터를 더 포함하되,상기 증폭 트랜지스터는 게이트가 상기 플로팅 확산 영역에, 소오스가 상기 선택 트랜지스터의 드레인에, 드레인이 상기 수직 신호 라인에 각각 연결되고,상기 선택 트랜지스터는 게이트가 상기 행 선택 라인에, 소오스가 상기 증폭 트랜지스터의 드레인에, 드레인이 상기 전원 전압 라인에 각각 연결되어 있는 이미지 센서.
- 삭제
- 제 2항에 있어서,행 방향으로 연장된 리셋 라인; 및게이트가 상기 리셋 라인에, 소오스가 상기 플로팅 확산 영역에, 드레인이 상기 전원 전압 라인에 각각 연결된 리셋 트랜지스터를 더 포함하는 이미지 센서.
- 제 4항에 있어서,상기 수직 신호 라인과 연결된 상관 이중 샘플러를 더 포함하는 이미지 센서.
- 제 5항에 있어서,상기 상관 이중 샘플러는 스위칭에 의해 서로 독립적으로 동작하는 제1 상관 이중 샘플러 및 제2 상관 이중 샘플러를 포함하는 이미지 센서.
- 제 5항에 있어서,상기 상관 이중 샘플러는 병렬 연결되어 있고, 스위칭에 의해 서로 독립적으로 전기적으로 연결되는 제1 전하 저장 커패시터 및 제2 전하 저장 커패시터를 포함하는 이미지 센서.
- 행렬 형상으로 어레이된 복수의 광전 변환 소자;열 방향으로 이웃하는 2개의 상기 광전 변환 소자마다 하나씩 공유되는 플로팅 확산 영역;행 방향으로 연장되며, 열 방향으로 이웃하는 2개의 상기 광전 변환 소자마다 하나씩 대응하도록 배치된 복수의 전하 전송 라인; 및열 방향으로 연장되며, 상기 광전 변환 소자의 열마다 하나씩 배치된 복수의 수직 신호 라인을 포함하되,상기 열 방향으로 이웃하는 2개의 상기 광전 변환 소자에 축적된 전하에 의한 신호 레벨 각각은 상기 광전 변환 소자의 열마다 하나씩 배치된 동일 수직 신호 라인을 통하여 순차적으로 출력되는 이미지 센서.
- 제 8항에 있어서,행 방향으로 연장되며, 열 방향으로 이웃하는 2개의 상기 광전 변환 소자마다 하나씩 대응되도록 배치된 복수의 행 선택 라인을 더 포함하는 이미지 센서.
- 제 9항에 있어서,상기 행렬은 2m×n 행렬이고,상기 광전 변환 소자는 2m×n개이고,상기 플로팅 확산 영역은 m×n개이고,상기 전하 전송 라인은 (m+1)개이고,상기 행 선택 라인은 m개이고,상기 수직 신호 라인은 n개인 이미지 센서.
- 행렬 형상으로 어레이된 복수의 광전 변환 소자;열 방향으로 이웃하는 2개의 상기 광전 변환 소자마다 하나씩 공유되는 플로팅 확산 영역;상기 광전 변환 소자의 열마다 하나씩 구비되며, 열 방향으로 연장되어 상기 플로팅 확산 영역과 연결된 수직 신호 라인;상기 각 광전 변환 소자에 축적된 전하를 상기 플로팅 확산 영역에 전송하는 전하 전송 트랜지스터로서, 상기 광전 변환 소자와 일대일 대응되며, 상기 광전 변환 소자 및 상기 플로팅 확산 영역 사이에 연결되어 있는 전하 전송 트랜지스터; 및전하 전송 신호가 제공되어 열 방향으로 이웃하는 2개의 상기 광전 변환 소자에 축적된 전하를 동시에 서로 다른 상기 플로팅 확산 영역으로 전송하도록 제어하는 전하 전송 라인으로서, 열 방향으로 이웃하며 서로 다른 상기 플로팅 확산 영역과 연결되어 있는 2개의 상기 전하 전송 트랜지스터의 게이트에 공통으로 연결되어 있는 전하 전송 라인을 포함하되,상기 서로 다른 플로팅 확산 영역에 전송된 전하에 의한 신호 레벨 각각은 상기 수직 신호 라인을 통하여 순차적으로 출력되는 이미지 센서.
- 제 11항에 있어서,상기 각 플로팅 확산 영역의 전기적 포텐셜을 증폭하는 증폭 트랜지스터; 및행 선택 신호에 응답하여 선택된 행에서 상기 증폭 트랜지스터에 의해 증폭된 상기 전기적 포텐셜을 상기 수직 신호 라인으로 출력하는 선택 트랜지스터를 더 포함하는 이미지 센서.
- 제 12항에 있어서,전원 전압을 제공하는 전원 전압 라인; 및상기 행 선택 신호가 제공되는 행 선택 라인을 더 포함하되,상기 증폭 트랜지스터는 게이트가 상기 플로팅 확산 영역에, 소오스가 상기 선택 트랜지스터의 드레인에, 드레인이 상기 수직 신호 라인에 각각 연결되고,상기 선택 트랜지스터는 게이트가 상기 행 선택 라인에, 소오스가 상기 증폭 트랜지스터의 드레인에, 드레인이 상기 전원 전압 라인에 각각 연결되어 있는 이미지 센서.
- 제 13항에 있어서,상기 열 방향으로 이웃하는 2개의 광전 변환 소자로부터 상기 전하 전송 신호에 의해 서로 다른 상기 플로팅 확산 영역으로 전송된 전하는 각각 상기 행 선택 신호에 의해 선택적으로 상기 수직 신호 라인에 출력되는 이미지 센서.
- 제 13항에 있어서,동일 열의 각 행에 속하는 상기 증폭 트랜지스터의 드레인은 동일한 상기 수 직 신호 라인에 연결되어 있는 이미지 센서.
- 제 13항에 있어서,상기 행렬은 2m×n 행렬이고,상기 광전 변환 소자는 2m×n개이고,상기 플로팅 확산 영역은 m×n개이고,상기 전하 전송 트랜지스터는 2m×n개이고,상기 증폭 트랜지스터는 m×n개이고,상기 선택 트랜지스터는 m×n개이고,상기 전하 전송 라인은 (m+1)개이고,상기 행 선택 라인은 m개이고,상기 수직 신호 라인은 n개인 이미지 센서.
- 제 13항에 있어서,행 방향으로 연장되며, 리셋 신호가 제공되는 리셋 라인; 및상기 리셋 신호에 응답하여 상기 플로팅 확산 영역을 주기적으로 리셋시키는 리셋 트랜지스터로서, 게이트가 상기 리셋 라인에, 소오스가 상기 플로팅 확산 영역에, 드레인이 상기 전원 전압 라인에 각각 연결된 리셋 트랜지스터를 더 포함하는 이미지 센서.
- 제 17항에 있어서,상기 수직 신호 라인과 연결된 상관 이중 샘플러를 더 포함하는 이미지 센서.
- 제 18항에 있어서,상기 상관 이중 샘플러는 게이트가 상기 전하 전송 라인과 공통으로 연결되어 있는 2개의 상기 전하 전송 트랜지스터 중 어느 하나에 연결되어 있는 광전 변환 소자의 신호 레벨을 샘플링하는 제1 상관 이중 샘플러, 및상기 전하 전송 라인과 공통으로 연결되어 있는 2개의 상기 전하 전송 트랜지스터 중 다른 하나에 연결되어 있는 광전 변환 소자의 신호 레벨을 샘플링하는 제2 상관 이중 샘플러를 포함하되, 상기 제1 상관 이중 샘플러 및 상기 제2 상관 이중 샘플러는 스위칭에 의해 서로 독립적으로 동작하는 이미지 센서.
- 제 18항에 있어서,상기 상관 이중 샘플러는 게이트가 상기 전하 전송 라인과 공통으로 연결되어 있는 2개의 전하 전송 트랜지스터 중 어느 하나에 연결되어 있는 광전 변환 소자의 신호 레벨을 저장하는 제1 저장 커패시터, 및상기 전하 전송 라인과 공통으로 연결되어 있는 2개의 전하 전송 트랜지스터 중 다른 하나에 연결되어 있는 광전 변환 소자의 신호 레벨을 저장하는 제2 전하 저장 커패시터를 포함하되, 상기 제1 저장 커패시터 및 상기 제2 전하 저장 커패시 터는 병렬 연결되어 있고, 스위칭에 의해 서로 독립적으로 전기적으로 연결되는 이미지 센서.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070057807A KR100904716B1 (ko) | 2007-06-13 | 2007-06-13 | 수광 효율이 향상된 이미지 센서 |
| US12/139,022 US7910965B2 (en) | 2007-06-13 | 2008-06-13 | Image sensor circuits including shared floating diffusion regions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070057807A KR100904716B1 (ko) | 2007-06-13 | 2007-06-13 | 수광 효율이 향상된 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080109453A KR20080109453A (ko) | 2008-12-17 |
| KR100904716B1 true KR100904716B1 (ko) | 2009-06-29 |
Family
ID=40131481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070057807A KR100904716B1 (ko) | 2007-06-13 | 2007-06-13 | 수광 효율이 향상된 이미지 센서 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7910965B2 (ko) |
| KR (1) | KR100904716B1 (ko) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4952601B2 (ja) * | 2008-02-04 | 2012-06-13 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
| KR101503682B1 (ko) * | 2008-04-18 | 2015-03-20 | 삼성전자 주식회사 | 공유 픽셀형 이미지 센서 및 그 제조 방법 |
| US8130302B2 (en) * | 2008-11-07 | 2012-03-06 | Aptina Imaging Corporation | Methods and apparatus providing selective binning of pixel circuits |
| US8913166B2 (en) * | 2009-01-21 | 2014-12-16 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
| JP5404112B2 (ja) * | 2009-03-12 | 2014-01-29 | キヤノン株式会社 | 固体撮像素子、その駆動方法及び撮像システム |
| KR101704687B1 (ko) * | 2010-08-24 | 2017-02-09 | 삼성전자 주식회사 | 이미지센서 셀, 상기 이미지센서 셀들을 복수 개 구비하는 이미지센서 어레이를 구비하는 이미지센서 및 상기 이미지센서를 구비하는 카메라시스템 |
| JP2012253624A (ja) * | 2011-06-03 | 2012-12-20 | Sony Corp | 固体撮像装置およびカメラシステム |
| KR101965631B1 (ko) * | 2012-02-22 | 2019-04-04 | 삼성전자 주식회사 | Ｃｄｓ 회로, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 장치 |
| US9024406B2 (en) * | 2012-09-25 | 2015-05-05 | Semiconductor Components Industries, Llc | Imaging systems with circuit element in carrier wafer |
| TWI696278B (zh) | 2015-03-31 | 2020-06-11 | 日商新力股份有限公司 | 影像感測器、攝像裝置及電子機器 |
| KR102382835B1 (ko) | 2015-12-03 | 2022-04-06 | 삼성전자주식회사 | 다양한 동작 모드를 지원하는 이미지 센서 및 그 동작 방법 |
| KR102603598B1 (ko) | 2016-11-30 | 2023-11-21 | 엘지디스플레이 주식회사 | 표시장치 |
| JP7329318B2 (ja) | 2018-10-25 | 2023-08-18 | ソニーグループ株式会社 | 固体撮像装置及び撮像装置 |
| KR20210000600A (ko) * | 2019-06-25 | 2021-01-05 | 에스케이하이닉스 주식회사 | 이미지 센서 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050000373A (ko) * | 2003-02-13 | 2005-01-03 | 마츠시타 덴끼 산교 가부시키가이샤 | 고체촬상장치, 그 구동방법 및 이를 이용한 카메라 |
| KR20070006982A (ko) * | 2005-07-09 | 2007-01-12 | 삼성전자주식회사 | 수광 효율이 향상된 독출 소자 공유 이미지 센서 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3658278B2 (ja) * | 2000-05-16 | 2005-06-08 | キヤノン株式会社 | 固体撮像装置およびそれを用いた固体撮像システム |
| JP3916612B2 (ja) | 2003-02-13 | 2007-05-16 | 松下電器産業株式会社 | 固体撮像装置、その駆動方法及びそれを用いたカメラ |
| JP2005020716A (ja) | 2003-05-30 | 2005-01-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP4071190B2 (ja) | 2003-12-02 | 2008-04-02 | シャープ株式会社 | 増幅型固体撮像装置およびその駆動方法 |
| EP1732134B1 (en) * | 2004-02-27 | 2012-10-24 | National University Corporation Tohoku Unversity | Solid-state imagine device, line sensor, optical sensor, and method for operating solid-state imaging device |
| KR100690880B1 (ko) * | 2004-12-16 | 2007-03-09 | 삼성전자주식회사 | 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법 |
| KR100657863B1 (ko) * | 2005-02-07 | 2006-12-14 | 삼성전자주식회사 | 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서 |
| US7541628B2 (en) * | 2005-07-09 | 2009-06-02 | Samsung Electronics Co., Ltd. | Image sensors including active pixel sensor arrays |
| US7804117B2 (en) * | 2005-08-24 | 2010-09-28 | Aptina Imaging Corporation | Capacitor over red pixel |
| US7244918B2 (en) * | 2005-08-30 | 2007-07-17 | Micron Technology, Inc. | Method and apparatus providing a two-way shared storage gate on a four-way shared pixel |
| KR100772891B1 (ko) * | 2005-10-04 | 2007-11-05 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR100809323B1 (ko) * | 2006-01-31 | 2008-03-05 | 삼성전자주식회사 | 크로스토크가 감소하고 감도가 증가한 이미지 센서 |
-
2007
- 2007-06-13 KR KR1020070057807A patent/KR100904716B1/ko active IP Right Grant
-
2008
- 2008-06-13 US US12/139,022 patent/US7910965B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050000373A (ko) * | 2003-02-13 | 2005-01-03 | 마츠시타 덴끼 산교 가부시키가이샤 | 고체촬상장치, 그 구동방법 및 이를 이용한 카메라 |
| KR20070006982A (ko) * | 2005-07-09 | 2007-01-12 | 삼성전자주식회사 | 수광 효율이 향상된 독출 소자 공유 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080308852A1 (en) | 2008-12-18 |
| KR20080109453A (ko) | 2008-12-17 |
| US7910965B2 (en) | 2011-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100904716B1 (ko) | 수광 효율이 향상된 이미지 센서 | |
| KR100772892B1 (ko) | 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서 | |
| US20240006427A1 (en) | Imaging device and imaging system | |
| KR100690912B1 (ko) | 전하 전송 특성이 향상된 4 공유 픽셀형 이미지 센서 | |
| JP4388696B2 (ja) | Ｃｍｏｓイメージング装置 | |
| US11516424B2 (en) | Image sensor supporting various operating modes and operating method thereof | |
| US6218656B1 (en) | Photodiode active pixel sensor with shared reset signal row select | |
| JP5717561B2 (ja) | イメージセンサのカラム回路およびピクセルビニング回路 | |
| EP1343310B1 (en) | Correlated double sampling circuit and CMOS image sensor including the same | |
| KR101398767B1 (ko) | 축소된 픽셀 영역 이미지 센서 | |
| EP2517461B1 (en) | Column output circuits for image sensors | |
| US7728895B2 (en) | Solid-state image sensing device having shared floating diffusion portions | |
| KR20060050050A (ko) | 고체 촬상 장치 | |
| CN109257548B (zh) | 一种cmos图像传感器及图像输出方法 | |
| CN108269819B (zh) | 像素单元和形成像素单元的方法及数字相机成像系统组件 | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| US20170302872A1 (en) | Solid-state imaging device, signal processing method, and electronic device | |
| US7279668B2 (en) | Sequential read-out method and system that employs a single amplifier for multiple columns | |
| JPH09247535A (ja) | 固体撮像装置 | |
| KR100722692B1 (ko) | 고화소를 갖는 이미지 센서 | |
| JP2008172591A (ja) | リニアイメージセンサ | |
| JP4741173B2 (ja) | 多重バケットブリゲ−ド回路 | |
| US20020096623A1 (en) | Apparatus and method for implementing resetting and reading-out in a cmos sensor | |
| US20020096625A1 (en) | Apparatus and method for output signal with corresponding bias of photocells in linear CMOS sensor | |
| KR20090015286A (ko) | 이미지 센서 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160531 Year of fee payment: 8 |