KR100657863B1 - 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서 - Google Patents

핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서 Download PDF

Info

Publication number
KR100657863B1
KR100657863B1 KR1020050011126A KR20050011126A KR100657863B1 KR 100657863 B1 KR100657863 B1 KR 100657863B1 KR 1020050011126 A KR1020050011126 A KR 1020050011126A KR 20050011126 A KR20050011126 A KR 20050011126A KR 100657863 B1 KR100657863 B1 KR 100657863B1
Authority
KR
South Korea
Prior art keywords
transistor
source follower
potential
active pixel
power supply
Prior art date
Application number
KR1020050011126A
Other languages
English (en)
Other versions
KR20060090349A (ko
Inventor
김영찬
김이태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050011126A priority Critical patent/KR100657863B1/ko
Priority to US11/348,125 priority patent/US7525077B2/en
Priority to CN2006100067308A priority patent/CN1819630B/zh
Publication of KR20060090349A publication Critical patent/KR20060090349A/ko
Application granted granted Critical
Publication of KR100657863B1 publication Critical patent/KR100657863B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00002—Operational features of endoscopes
    • A61B1/00011—Operational features of endoscopes characterised by signal transmission
    • A61B1/00016—Operational features of endoscopes characterised by signal transmission using wireless means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/50—Image enhancement or restoration by the use of more than one image, e.g. averaging, subtraction

Abstract

입사된 빛에 응답하여 전하를 발생시키는 포토 다이오드, 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는 전송 트랜지스터, 전원 전압에 연결되어, 상기 센싱 노드의 전위를 상기 전원 전압으로 리셋시키는 리셋 트랜지스터, 센싱 노드의 전위를 게이트 전극에 입력받아 증폭하는 핑거드 타입 소스 폴로워 트랜지스터, 및 선택 신호에 응답하여 상기 핑거드 타입 소스 폴로워 트랜지스터의 소스 전압을 내부 회로로 전달하는 선택 트랜지스터를 구비하여 상보성 금속 산화막 반도체 액티브 픽셀 센서를 구성한다. 따라서, 제한된 레이 아웃에서 소스 폴로워 트랜지스터의 채널 폭을 넓게 형성 할 수 있으므로, 소스 폴로워 트랜지스터에서 유발되는 소자 잡음을 줄일 수 있는 효과를 가져올 수 있다.

Description

핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성 금속 산화막 반도체 액티브 픽셀 센서{CMOS ACTIVE PIXEL SENSOR USING FINGERED TYPE SOURCE FOLLOWER TRANSISTOR}
도1은 종래 기술의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 회로도이다.
도2는 종래 기술의 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 회로도이다.
도3은 본 발명에 따라 핑거드 타입 소스 폴로워 트랜지스터를 이용한 4 트랜지스터 액티브 픽셀 센서의 회로도이다.
도4는 본 발명에 따른 액티브 픽셀 센서의 소스 폴로워 트랜지스터로 이용될 수 있는 핑거드 타입 트랜지스터의 평면도이다.
도5는 본 발명에 따라 핑거드 타입 소스 폴로워 트랜지스터를 이용한 3 트랜지스터 액티브 픽셀 센서의 회로도이다.
도6a는 종래 기술에 따른 기본적인 4 트랜지스터 액티브 픽셀 센서의 평면도이다.
도6b는 본 발명에 따른 핑거드 타입 소스 폴로워 트랜지스터를 가진 3 트랜 지스터 액티브 픽셀 센서의 평면도이다.
도7은 본 발명에 따른 공유 구조의 액티브 픽셀 센서 어레이의 회로도이다.
도8a는 종래의 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이의 평면도이다.
도8b는 종래의 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이의 회로도이다.
도9a는 본 발명에 따른 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이의 평면도이다.
도9b는 본 발명에 따른 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명 *
300: 4 트랜지스터 액티브 픽셀 센서
PD: 포토 다이오드
M31: 전송 트랜지스터 M32: 리셋 트랜지스터
M33: 핑거드 타입 소스 폴로워 트랜지스터
M34: 선택 트랜지스터
TG: 전송 트랜지스터 게이트 RG: 리셋 트랜지스터 게이트
SEL: 선택 트랜지스터 게이트 FD: 플로팅 확산 노드
본 발명은 액티브 픽셀 센서에 대한 것으로 특히 픽셀 내부에 들어가는 트랜지스터 소자의 크기가 미세화 됨에 따라 잡음에 더욱 취약해지는 특성을 개선한 상보성 금속 산화막 반도체 액티브 픽셀 센서에 대한 것이다.
액티브 픽셀 센서(APS; Active Pixel Sensor)는 광학 영상(photo image)을 전기적 신호로 변환시키는 장치로서 디지털 카메라, 카메라 내장형 휴대폰, 비전(vision) 시스템 등에 널리 사용되고 있다.
현존하는 액티브 픽셀 센서의 종류는 크게 전하 결합 소자(CCD; Charge Coupled Device; 이하 CCD) 타입과 상보성 금속 산화막 반도체(CMOS; Complementary Metal Oxide Semiconductor; 이하 CMOS) 타입으로 분류된다. CCD 타입은 CMOS 타입에 비해서 노이즈가 적고, 이미지 품질이 우수하지만 생산단가와 소비전력 측면에서는 CMOS 타입에 비해서 불리하다. CMOS 타입은 일반적인 반도체 제조 기술로 생산가능하기 때문에 증폭 및 신호처리와 같은 주변 시스템과의 통합이 용이하여서 생산비용을 낮출 수 있고, 처리속도가 빠르면서 CCD 타입에 비해서 소비 전력이 훨씬 낮다는 이점이 있다.
현재 보편적인 CMOS 액티브 픽셀 센서의 구조로는 3 트랜지스터 구조 및 4 트랜지스터 구조가 있다. 4 트랜지스터 구조에 의하면, 하나의 CMOS 액티브 픽셀 센서는 1개의 포토 다이오드(photo diode)와 4개의 MOS 트랜지스터를 포함하여 구 성된다. 즉, 포토 다이오드에 집속(integration)된 광전하(photogenerated charge)를 4개의 MOS 트랜지스터의 제어를 받아 센싱하는 방식이다. 반면에 3 트랜지스터 구조는 하나의 CMOS 액티브 픽셀 센서를 1개의 포토 다이오드와 3개의 MOS 트랜지스터를 포함하여 구성한 것이다. 즉, 포토 다이오드에 집속된 광전하를 3개의 MOS 트랜지스터의 제어를 받아 센싱하는 방식이다.
도1은 종래 기술의 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 회로도이다.
도1을 참조하면, 4 트랜지스터 CMOS 액티브 픽셀 센서(100)는 포토 다이오드(PD), 전송 트랜지스터(M11), 리셋 트랜지스터(M12), 소스 폴로워 트랜지스터(M13), 및 선택 트랜지스터(M14)를 포함하여 구성된다.
리셋 트랜지스터(M12)의 게이트(RG) 전압이 상승하여 리셋 트랜지스터(M12)가 턴온(turn-on)되면 센싱 노드인 플로팅 확산 노드(FD)의 전위가 전원 전압(VDD)으로 상승한다. 이때, 소스 폴로워 트랜지스터(M13)와 선택 트랜지스터(M14)에 의해서 플로팅 확산 노드(FD)의 전위를 일차적으로 샘플링하게 되는데, 이 전위가 기준 전위가 된다.
광집적기 동안에 외부에서 수광된 빛이 포토 다이오드(FD)에 입사되면 이에 비례하여 전자-전공쌍(EHP; Electron Hole Pair)이 생성된다.
광집적기가 끝난 다음에, 전송 트랜지스터(M11)의 게이트(TG) 전압이 상승하면 포토 다이오드(FD) 영역에 축척된 전하는 플로팅 확산 노드(FD)로 전달되며 전달된 신호 전하량에 비례하여 플로팅 확산 노드(FD)의 전위가 하강하면 소스 폴로 워 트랜지스터(M13)의 소스 전위가 변화된다.
마지막으로 선택 트랜지스터(M14)의 게이트(SEL) 전압이 상승하여 선택 트랜지스터(M14)가 턴온되면서 소스 폴로워 트랜지스터(M13)의 소스 전위를 출력 신호(VOUT)로 출력한다. 상기 기준 전위와 이 때 읽어낸 전위의 차이에 의해서 광 센싱을 하게 된다(상관 이중 샘플링 방식; Correlated Double Sampling). 이후에는 다시 리셋 동작부터의 일련의 과정이 반복된다.
도2는 종래 기술의 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서의 회로도이다.
도2를 참조하면, 3 트랜지스터 CMOS 액티브 픽셀 센서(200)는 포토 다이오드(PD), 전송 트랜지스터(M21), 리셋 트랜지스터(M22), 및 소스 폴로워 트랜지스터(M23)를 포함하여 구성된다.
3 트랜지스터 구조의 CMOS 액티브 픽셀 센서로는 상기 도2의 액티브 픽셀 센서(200)와는 달리, 상기 도1에서 예시한 4 트랜지스터 구조의 CMOS 액티브 픽셀 센서(100)에서 전송 트랜지스터(M11)를 생략한 구성도 있다. 그러나, 도2에서 예시한 3 트랜지스터 CMOS 액티브 픽셀 센서(200)는 선택 트랜지스터를 생략하는 대신 동적(dynamic) 전원 전압(DVD)을 이용하는 구성을 취하고 있다.
동적 전원 전압(DVD)은 플로팅 확산 노드(FD)의 전위를 리셋 시키는 경우와 플로팅 확산 노드(FD)의 전위를 센싱하는 경우에 높은 전원 전압으로 상승되고, 이외의 동작 기간 중에는 낮은 전원 전압을 유지함으로써, 선택 트랜지스터의 역할을 대신한다.
동적 전원 전압(DVD)이 높은 전압으로 상승된 상태에서, 리셋 트랜지스터(M22)의 게이트(RG) 전압이 상승하여 리셋 트랜지스터(M22)가 턴온되면 센싱 노드인 플로팅 확산 노드(FD)의 전위가 높은 전원 전압으로 상승한다. 이때, 소스 폴로워 트랜지스터(M23)에 의해서 플로팅 확산 노드(FD)의 전위가 일차적으로 샘플링되어 내부회로로 출력된다. 이 전위가 기준 전위가 된다. 이후에 동적 전원 전압(DVD)은 낮은 전원 전압으로 하강한다.
광집적기 동안에 외부에서 수광된 빛이 포토 다이오드(PD)에 입사하게 되면 이에 비례하여 전자-전공쌍이 생성된다.
광집적기가 끝난 다음에 전송 트랜지스터(M21)의 게이트(TG) 전압이 상승하면 포토 다이오드(PD) 영역에 축척된 전하는 플로팅 확산 노드(FD)로 전달된다. 동적 전원 전압이 높은 전원 전압으로 상승된 상태에서, 플로팅 확산 노드(FD)의 전위가 전달된 신호 전하량에 비례하여 하강하면 소스 폴로워 트랜지스터(M23)의 소스 전위가 변화된다. 마지막으로 소스 폴로워 트랜지스터(M23)의 소스 전위는 출력 신호(VOUT)로 내부회로로 출력한다. 도1의 액티브 픽셀 센서(100)와 마찬가지로, 이후에는 다시 리셋 동작부터의 일련의 과정이 반복된다.
상기와 같은 센싱 동작에서 알 수 있듯이, 액티브 픽셀 센서는 플로팅 확산 노드의 전위 변화에 의해서 신호를 받아들인다. 즉, 액티브 픽셀 센서의 플로팅 확산 노드를 일정 전압으로 상승시킨 초기 전위와 포토 다이오드로부터 전송되는 전하량에 의해서 떨어진 전위의 차이에 의해서 광 신호를 센싱하는 것이다.
상기한 디지털 카메라 또는 카메라 내장형 휴대폰 등의 시스템에서 요구하는 반도체 해상도가 중요한 경쟁요소가 됨에 따라서, 픽셀 크기의 축소가 중요한 설계 요소가 되고 있다. 그러나, 픽셀 크기가 축소됨에 따라, 픽셀 센서의 화질을 일정 수준으로 유지하기가 어려워지게 된다. 특히, CMOS 액티브 픽셀 센서의 경우는 소자의 특성상 광학적으로 대칭된(optically symmetrical) 구조를 가져야 하는 제약점을 가지고 있어, 픽셀 내부에 들어가는 트랜지스터 소자의 크기가 미세화되어 잡음에 더욱 취약해지는 단점이 발생하게 된다.
상기와 같은 문제점을 해결하기 위해서 본 발명의 목적은 핑거드 타입 소스 폴로워 트랜지스터를 사용하여 트랜지스터 소자 잡음을 줄일 수 있는 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서를 제공하는데 있다.
본 발명의 다른 목적은 핑거드 타입 소스 폴로워 트랜지스터를 사용하여 트랜지스터 소자 잡음을 줄일 수 있는 공유 구조 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이를 제공하는데 있다.
본 발명의 또 다른 목적은 핑거드 타입 소스 폴로워 트랜지스터를 사용하여 트랜지스터 소자 잡음을 줄일 수 있는 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서를 제공하는데 있다.
본 발명의 또 다른 목적은 핑거드 타입 소스 폴로워 트랜지스터를 사용하여 트랜지스터 소자 잡음을 줄일 수 있는 공유 구조 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이를 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은, 입사된 빛에 응답하여 전하를 발생시키는 포토 다이오드, 상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는 전송 트랜지스터, 전원 전압에 연결되어, 상기 센싱 노드의 전위를 상기 전원 전압으로 리셋시키는 리셋 트랜지스터, 상기 센싱 노드의 전위를 게이트 전극에 입력받아 증폭하는 핑거드 타입 소스 폴로워 트랜지스터, 및 선택 신호에 응답하여 상기 핑거드 타입 소스 폴로워 트랜지스터의 소스 전압을 내부 회로로 전달하는 선택 트랜지스터를 구비한 것을 특징으로 하는 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서를 제공한다.
여기에서, 상기 핑거드 타입 소스 폴로워 트랜지스터의 드레인 전극은 상기 전원 전압에 연결되고, 상기 핑거드 타입 소스 폴로워 트랜지스터의 게이트 전극은 폴딩 되어 상기 센싱 노드의 전위를 입력받도록 구성될 수 있다.
여기에서, 상기 선택 트랜지스터는 상기 전원 전압과 상기 핑거드 타입 소스 폴로워 트랜지스터의 드레인 전극간에 직렬로 연결될 수 있다.
여기에서, 상기 선택 트랜지스터는 상기 핑거드 타입 소스 폴로워 트랜지스터의 소스 전극에 직렬로 연결될 수도 있다.
상기 다른 목적을 달성하기 위해 본 발명은, 입사된 빛에 응답하여 전하를 발생시키는 포토 다이오드, 상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는 전송 트랜지스터, 제 1 전원 전압과 제 2 전원 전압을 선택적으로 공급하는 동적 전압원, 상기 동적 전압원에 연결되어, 상기 센싱 노드의 전위를 상기 동적 전압원이 공급하는 제 1 전원 전압으로 리셋시키는 리셋 트랜지스터, 상기 동적 전압원에 드레인 전극이 연결되고, 상기 센싱 노드의 전위를 게이트 전극에 입력받아 증폭하여 내부 회로로 전달하는 핑거드 타입 소스 폴로워 트랜지스터를 구비한 것을 특징으로 하는 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서를 제공한다.
여기에서, 상기 동적 전압원은 상기 센싱 노드의 전위를 리셋할 경우와 상기 센싱 노드의 전위를 증폭하여 내부회로로 전달하는 경우에는 상기 제 1 전원 전압을 공급하고, 그 이외의 경우에는 상기 제 2 전원 전압을 공급하도록 구성될 수 있다.
여기에서, 상기 핑거드 타입 소스 폴로워 트랜지스터의 드레인 전극은 상기 동적 전압원에 연결되고, 상기 핑거드 타입 소스 폴로워 트랜지스터의 게이트 전극은 폴딩 되어 상기 센싱 노드의 전위를 입력받도록 구성될 수 있다.
상기 또 다른 목적을 달성하기 위해 본 발명은, 입사된 빛에 응답하여 전하를 발생시키는 복수개의 포토 다이오드, 상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는, 상기 포토 다이오드 각각에 대응된 복수개의 전송 트랜지스터, 전원 전압에 연결되어, 상기 센싱 노드의 전위를 상기 전원 전압으로 리셋시키는 리셋 트랜지스터, 상기 센싱 노드의 전위를 게이트 전극에 입력받아 증폭하는 핑거드 타입 소스 폴로워 트랜지스터, 및 선택 신호에 응답하여 상기 핑거드 타입 소스 폴로워 트랜지스터의 소스 전압을 내부 회로로 전달하는 선택 트랜지스터를 구비한 것을 특징으로 하는 공유 구조 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이를 제공한다.
상기 또 다른 목적을 달성하기 위해 본 발명은, 입사된 빛에 응답하여 전하를 발생시키는 복수개의 포토 다이오드, 상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는, 상기 포토 다이오드 각각에 대응된 복수개의 전송 트랜지스터, 제 1 전원 전압과 제 2 전원 전압을 선택적으로 공급하는 동적 전압원, 상기 동적 전압원에 연결되어, 상기 센싱 노드의 전위를 상기 동적 전압원이 공급하는 제 1 전원 전압으로 리셋시키는 리셋 트랜지스터, 및 상기 동적 전압원에 드레인 전극이 연결되고, 상기 센싱 노드의 전위를 게이트 전극에 입력받아 증폭하여 내부 회로로 전달하는 핑거드 타입 소스 폴로워 트랜지스터를 구비한 것을 특징으로 하는 공유 구조 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이를 제공한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 이 실시예는 당해 기술 분야에서 통상의 지식을 가진 자들이 본 발명을 실시할 수 있게 충분히 상세하게 기술한다.
먼저, CMOS 액티브 픽셀 센서에서 발생할 수 있는 잡음의 종류를 살펴본다. 하나의 픽셀에서 발생할 수 있는 잡음은 다양하게 분류될 수 있고, 다양하게 표현 될 수도 있으나, 일반적으로 시간적으로 변화하는 잡음(temporal random noise)은 하기 수학식1과 같이 정리된다.
(전체 잡음)2=(다크 전류 샷 잡음)2+(픽셀 포톤 샷 잡음)2+(소자 잡음) 2 ...
다크 전류 샷 잡음(dark current shot noise)은 포토 다이오드의 누설 전류(leakage current)와 관련한 잡음이다. 픽셀 포톤 샷 잡음(pixel photon shot noise)은 근본적으로 광자를 검출하는 과정이 프와송(poisson) 분포를 따르는 랜덤 프로세스(random process)이기 때문에 생기는 본질적인 잡음이다. 소자 잡음(MOS device noise)은 픽셀내의 트랜지스터 소자에 의한 잡음으로, 열(thermal) 잡음, 플리커(flicker) 잡음의 형태로 나타나게 된다.
하나의 픽셀에 포함될 수 있는 트랜지스터 소자의 수는 3개 또는 4개로 구성되는 것이 보편적임은 종래 기술에서 이미 언급한 바와 같다. 그러나, 상기한 트랜지스터 소자들 중에서 가장 잡음에 민감한 트랜지스터 소자는 소스 폴로워 트랜지스터 소자이다. 리셋 트랜지스터와 전송 트랜지스터는, 각각 센싱 노드의 전위를 소정의 전원 전압으로 리셋시키는 역할과 포토 다이오드에 집속된 전하를 센싱 노드로 전달하는 역할만을 수행한다. 그러나, 소스 폴로워 트랜지스터는 센싱 노드의 전위를 게이트에 입력받아 증폭하고 내부 회로로 전달하는 역할을 담당하는 소자로 서, 소스 폴로워 트랜지스터 소자에 유발된 잡음은 그대로 내부 회로에 전달되어 화질을 저하시키는 결과를 가져온다. 따라서, 소스 폴로워 트랜지스터에 유발될 수 있는 열 잡음과 플리커 잡음을 줄이는 것이 가장 중요하다.
열 잡음과 플리커 잡음은 일반적으로 하기 수학식2와 수학식3과 같이 표현된다.
Figure 112005007121482-pat00001
여기에서,
k: 볼쯔만 상수 (1.38x1023 J/K)
T: 절대 온도
R: 저항 (∴MOS 트랜지스터의 채널 길이 L에 비례, 채널 폭 W에 반비례)
Figure 112005007121482-pat00002
여기에서,
K: 공정 상수
Cox: 단위 면적 당 게이트 옥사이드(oxide) 커패시턴스
W: MOS 트랜지스터의 채널 폭
L: MOS 트랜지스터의 채널 길이
f: 동작 주파수
상기 수학식2와 수학식3에서 살펴본 바와 같이, 소자의 열 잡음과 플리커 잡음은 트랜지스터 소자의 채널 폭(W)을 늘릴수록 감소될 수 있음을 알 수 있다. 그러나, 불행하게도 실제 소자의 폭을 어느 정도 지속적으로 유지하면서 픽셀을 축소하는 것은 불가능하다. 앞서 언급한 바와 같이, 일정한 광학적 대칭 구조를 유지하면서 소자의 폭을 늘려야 하므로 이러한 제약 사항은 더욱 커지게 된다.
도3은 본 발명에 따라 핑거드 타입 소스 폴로워 트랜지스터를 이용한 4 트랜지스터 액티브 픽셀 센서의 회로도이다.
도3을 참조하면, 본 발명에 따른 핑거드 타입 소스 폴로워 트랜지스터를 이용한 4 트랜지스터 액티브 픽셀 센서(300)는 도1에서 예시한 4 트랜지스터 액티브 픽셀 센서(100)에서 소스 폴로워 트랜지스터(M13)가 핑거드 타입(fingered-type, 또는 folding-gate type) 트랜지스터(M33)로 대체되어 구성된다.
도3에서 예시한 본 발명에 따른 핑거드 타입 소스 폴로워 트랜지스터를 이용한 4 트랜지스터 액티브 픽셀 센서(300)의 동작은 도1에서 예시한 종래 기술에 따른 4 트랜지스터 구조 액티브 픽셀 센서(100)의 동작과 동일하게 설명된다.
다만, 상기 언급한 바와 같이, 하나의 픽셀을 구성하는 트랜지스터 소자들 중, 잡음의 영향을 가장 민감하게 받게되는 소스 폴로워 트랜지스터(M33)를 핑거드 타입 트랜지스터로 구현함으로써, 트랜지스터 소자 고유의 열 잡음 및 플리커 잡음의 영향을 줄일 수 있다.
소스 폴로워 트랜지스터를 핑거드 타입 트랜지스터로 구현함으로써, 얻을 수 있는 잡음의 감소 효과는 하기 도4를 통하여 후술된다.
도4는 본 발명에 따른 액티브 픽셀 센서의 소스 폴로워 트랜지스터로 이용될 수 있는 핑거드 타입 트랜지스터의 평면도이다.
도4를 참조하면, 핑거드 타입 트랜지스터(400)는 두 개의 소스 영역(401), 두 개의 소스 영역(401)이 공유하는 드레인 영역(402), 두개의 게이트 영역(403)으로 구성된다. 상기 핑거드 타입 트랜지스터(400)의 소스 영역(401), 드레인 영역(402), 및 게이트 영역(403)들은 각각 전극(411,412,413)에 의해서 외부로 연결된다.
핑거드 타입 트랜지스터(400)는 종방향(421)으로 폭을 확장하는 대신에, 휭방향(422)으로 두 개의 게이트 영역(403)이 배열됨으로 하여, 동일한 종방향 간격(421)내에서 채널의 폭을 2배로 확장시키는 효과를 가져올 수 있다. 따라서, 광학적 대칭 구조를 이루기 위해서 종방향 간격(421)이 제한되어진 경우에도 폭이 넓은 트랜지스터 소자를 구현해낼 수 있는 배치상의 자유도를 얻을 수 있다.
또한, 핑거드 타입 트랜지스터(400)는 게이트 전극(413)의 폴딩(folding)을 통하여 게이트 전극 저항이 단일 트랜지스터에 비해서 감소되는 이점을 가진다. 핑거드 타입 트랜지스터(400)가 소스 폴로워 트랜지스터로서 이용될 경우에 낮은 게 이트 저항은 게이트에 인가되는 센싱 노드의 전위, 즉 플로팅 확산 노드(FD)의 전위를 충실히 읽어내는 데 도움이 된다.
한편, 도4에서 예시하고 있는 핑거드 타입 트랜지스터(400)가 소스 영역(401) 및 드레인 영역(402)이 N 타입으로 형성된 N 타입 트랜지스터 또는 소스 영역(401) 및 드레인 영역(402)이 P 타입으로 형성된 P 타입 트랜지스터로도 구현될 수 있음은 당업자에게 있어서 자명하다.
도5는 본 발명에 따라 핑거드 타입 소스 폴로워 트랜지스터를 이용한 3 트랜지스터 액티브 픽셀 센서의 회로도이다.
도5를 참조하면, 본 발명에 따른 핑거드 타입 소스 폴로워 트랜지스터를 이용한 3 트랜지스터 액티브 픽셀 센서(500)는 도2에서 예시한 3 트랜지스터 액티브 픽셀 센서(200)에서 소스 폴로워 트랜지스터(M23)가 핑거드 타입 트랜지스터(M53)로 대체되어 구성된다.
도5에서 예시한 3 트랜지스터 액티브 픽셀 센서(500)는 도2에서 설명된 바 있는 3 트랜지스터 액티브 픽셀 센서(200)와 같이, 선택 트랜지스터를 생략하는 대신 동적 전원 전압(DVD)을 이용하는 구성을 예시하고 있다. 그러나, 본 발명에 따른 3 트랜지스터 액티브 픽셀 센서의 구성으로는 상기 도5에서 예시한 액티브 픽셀 센서(500)와는 달리, 상기 도3에서 예시한 4 트랜지스터 액티브 픽셀 센서(300)에서 전송 트랜지스터(M31)를 생략한 구성도 가능함은 당업자에게 있어 자명하다.
도5에서 예시한 본 발명에 따른 핑거드 타입 소스 폴로워 트랜지스터를 이용한 3 트랜지스터 구조 액티브 픽셀 센서(500)의 동작은 도2에서 예시한 종래 기술 에 따른 3 트랜지스터 구조 액티브 픽셀 센서(200)의 동작과 동일하게 설명된다.
다만, 상기 언급한 바와 같이, 하나의 픽셀을 구성하는 트랜지스터 소자들 중, 잡음의 영향을 가장 민감하게 받게되는 소스 폴로워 트랜지스터를 핑거드 타입 트랜지스터로 구현함으로써, 트랜지스터 소자에 의한 잡음의 영향을 줄일 수 있다.
한편, 도3 및 도5에서 예시한 4 트랜지스터 구조의 액티브 픽셀 센서 및 3 트랜지스터 구조의 액티브 픽셀 센서 이외에, 다른 형태의 액티브 픽셀 센서들에서도 소스 폴로워 트랜지스터를 핑거드 타입 트랜지스터로 대체하여 본 발명에 따른 트랜지스터 소자에 의한 잡음의 영향을 줄이는 효과를 얻을 수 있음은 당업자에게 있어 자명하다.
예를 들면, 도3에서 예시한 4 트랜지스터 액티브 픽셀 센서(300)에서 선택 트랜지스터(M34)가 소스 폴로워 트랜지스터(M33)와 전원 전압(VDD) 사이에 연결되는 구성을 취할 수도 있다. 이러한 구성은 실제 액티브 픽셀 센서가 실리콘 기판 상에 구현되는 레이 아웃에 따라서는, 금속 배선의 효율성을 증대시킬 수 있고 트랜지스터 소자의 채널 길이를 증대시킴으로써 소자 잡음을 감소시키기 위해서 선택될 수 있다.
또한, 본 발명에 따라 소스 폴로워 트랜지스터를 핑거드 타입 트랜지스터로 대체하는 과정은, 기존의 액티브 픽셀 센서의 레이 아웃에서 간단한 금속 배선(metal routing)의 변경만으로 가능해질 수 있다. 따라서, 공정의 호환성을 최대화할 수 있는 장점이 존재한다.
예를 들면, 도1에서 예시한 기존의 4 트랜지스터 액티브 픽셀 센서(100)는 도5에서 예시한 본 발명에 따른 핑거드 타입 소스 폴로워 트랜지스터를 이용한 3 트랜지스터 액티브 픽셀 센서(500)로 금속 배선의 변경만으로 용이하게 변경될 수 있다.
도6a 및 도6b는 종래의 4 트랜지스터 액티브 픽셀 센서를 본 발명에 따른 핑거드 타입 소스 폴로워 트랜지스터를 가진 3 트랜지스터 액티브 픽셀 센서로 변경 가능함을 보여주는 평면도들이다.
도6a는 종래 기술에 따른 기본적인 4 트랜지스터 액티브 픽셀 센서의 평면도이다.
도6a는 도1에서 예시한 4 트랜지스터 액티브 픽셀 센서(100)가 실리콘 기판 상에 구현된 평면도를 예시하고 있다.
도6a를 참조하면, 리셋 트랜지스터의 게이트(RG) 제어 라인(601), 전송 트랜지스터의 게이트(TG) 제어 라인(602), 및 선택 트랜지스터의 게이트(SEL) 제어 라인(603)들은 제 1 금속 배선층에 형성된다.
도6a를 참조하면, 플로팅 확산 노드(FD)와 소스 폴로워 트랜지스터의 게이트(SF)간의 연결 라인(604) 및 선택 트랜지스터로부터의 출력 신호(VOUT) 라인(605)은 제 2 금속 배선층에 형성된다.
도6b는 본 발명에 따른 핑거드 타입 소스 폴로워 트랜지스터를 가진 3 트랜지스터 액티브 픽셀 센서의 평면도이다.
도6b는 도5에서 예시한 3 트랜지스터 액티브 픽셀 센서(500)가 실리콘 기판 상에 구현된 평면도를 예시하고 있다.
도6b를 참조하면, 리셋 트랜지스터의 게이트(RG) 제어 라인(606) 및 전송 트랜지스터의 게이트(TG) 제어 라인(607)들은 제 1 금속 배선층에 형성된다.
도6b를 참조하면, 플로팅 확산 노드(FD)와 핑거드 타입 소스 폴로워 트랜지스터의 제 1 게이트(SF1) 및 제 2 게이트(SF2)와의 연결 라인(608) 및 소스 폴로워 트랜지스터로부터의 출력 신호(VOUT) 라인(609)은 제 2 금속 배선층에 형성된다.
도6a의 경우와 비교하면 도6b의 액티브 픽셀 센서(300)에서는, 도6a의 액티브 픽셀 센서(100)의 소스 폴로워 트랜지스터의 게이트(SF)와 선택 트랜지스터의 게이트(SEL)가 각각 핑거드 타입 소스 폴로워 트랜지스터의 게이트(SF1)와 게이트(SF2)로 구성될 수 있음을 의미한다.
즉, 도6a에서 예시한 바와 같은 종래 기술의 4 트랜지스터 액티브 픽셀 센서(100)를 구현하는 제 2 금속 배선층의 구성만을 변경함으로써, 공정 호환성을 최대한 유지한 채 본 발명에 따른 3 트랜지스터 액티브 픽셀 센서(500)로 전환될 수 있음을 알 수 있다.
그러나, 상기 도6a와 도6b를 통하여 설명된 본 발명에 따른 3 트랜지스터 액티브 픽셀 센서(500)의 형성 방법은 종래 기술의 4 트랜지스터 액티브 픽셀 센서(100)와 공정 호환성을 유지 가능한 형성 방법으로서의 하나의 예일 뿐, 본 발명의 트랜지스터 액티브 픽셀 센서는 다양한 방법으로 구현될 수 있음은 자명하다.
도7은 본 발명에 따른 공유 구조의 액티브 픽셀 센서 어레이의 회로도이다.
도7은 본 발명의 액티브 픽셀 센서(300)의 다른 실시예로서, 한 화소 당 빛을 입사받아 광전하로 변환하는 포토 다이오드의 영역과 주변의 리셋 및 신호 독출 트랜지스터들이 차지하는 영역의 비율인 필 팩터(fill factor)를 향상시킬 수 있는 공유(shared) 구조의 화소 어레이 구성을 도시한 것이다.
도7을 참조하면, 본 발명의 액티브 픽셀 센서가 포함되어 구성된 화소 어레이(700)는 복수개의 화소, 예를 들면 네 개의 화소들(710,720,730,740)이 하나의 리셋 트랜지스터(M75) 및 소스 폴로워 트랜지스터(M76)를 공유하고 있는 구조를 예시하고 있다. 즉, 도7의 액티브 픽셀 센서 어레이(700)는 도5에서 예시한 본 발명에 따른 3 트랜지스터 액티브 픽셀 센서(500)가 공유 구조 형태로 구성된 것이다. 마찬가지로, 도3에서 예시하고 있는 본 발명에 따른 4 트랜지스터 액티브 픽셀 센서(300)도 역시 도7과 같은 형태의 공유 구조 형태의 액티브 픽셀 센서 어레이로 구성될 수 있음은 자명하다.
도7을 참조하면, 액티브 픽셀 센서 어레이(700)는 각각 하나의 포토 다이오드와 하나의 전송 트랜지스터로 이루어진 네 개의 화소들(710,720,730,740)로 구성된다. 첫 번째 화소(710)는 포토 다이오드(PD1)와 전송 트랜지스터(M71)를 포함하여 구성된다. 두 번째 화소(720), 세 번째 화소(730) 및 네 번째 화소(740) 역시 첫 번째 화소(710)와 마찬가지로 구성되어 있다.
도5에서 예시한 단일 구조의 액티브 픽셀 센서(500)와 비교하면, 도7의 액티브 픽셀 센서 어레이(700)에 존재하는 화소들(710,720,730,740)에 포함된 포토 다이오드들(PD1,PD2,PD3,PD4)과 전송 트랜지스터들(M71,M72,M73,M74)은 리셋 트랜지스터(M75)와 소스 폴로워 트랜지스터(M76)를 공유한다. 또한 하나의 플로팅 확산 노드(FD)를 공유한다.
따라서, 액티브 픽셀 센서 어레이(700)의 화소들(710,720,730,740)에 포함된 전송 트랜지스터들(M71,M72,M73,M74)은 순차적으로 대응된 포토 다이오드(PD1,PD2,PD3,PD4)에 집속된 광전하를 플로팅 확산 노드(FD)로 전송한다. 다음으로 핑거드 타입 소스 폴로워 트랜지스터는 플로팅 확산 노드(FD)의 전위를 샘플링하여 내부회로에 출력 신호(VOUT)로 전달한다.
또한, 종래의 공유 구조 액티브 픽셀 어레이는 본 발명에 따른 공유 규조 액티브 픽셀 어레이로 공정의 호환성을 최대화하여 전환될 수 있다. 즉, 앞서 설명된 바와 같이, 금속 배선의 변경만으로 종래의 공유 구조 액티브 픽셀 어레이는 본 발명에 따른 공유 구조 액티브 픽셀 어레이로 전환될 수 있다는 장점이 존재한다.
예를 들면, 종래의 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이는 본 발명에 따른 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이로 금속 배선의 변경만으로 용이하게 변경될 수 있다.
도8a,도8b, 도9a 및 도9b는 본 발명에 따라 종래의 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이를 본 발명에 따른 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이로 변경 가능함으로 보여주기 위한 평면도들과 회로도들이다.
도8a는 종래의 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이의 평면도이다.
도8a는 도2에서 예시한 종래의 3 트랜지스터 액티브 픽셀 센서(200)가 2개 화소 공유 구조로서 구성된 액티브 픽셀 센서 어레이의 평면도이다.
도8a를 참조하면, 종래의 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이(800)는 두 개의 포토 다이오드 영역(PD1,PD2), 두 개의 포토 다이오드 영역들에 각각 대응된 전송 트랜지스터(M81,M82), 및 두 개의 포토 다이오드 영역이 공유하는 플로팅 확산 노드(FD), 상기 플로팅 확산 노드(FD)의 전위를 리셋하기 위한 리셋 트랜지스터(M83) 및 상기 플로팅 확산 노드(FD)의 전위를 샘플링하여 내부회로로 출력하는 소스 폴로워 트랜지스터(M84)를 포함하여 구성된다.
도8a를 참조하면, 제 1 포토 다이오드 영역(PD1)에 대응된 제 1 전송 트랜지스터(M81)의 게이트(TG1)를 제어하기 위한 제어 라인(811)과 제 2 포토 다이오드 영역(PD2)에 대응된 제 2 전송 트랜지스터(M82)의 게이트(TG2)를 제어하기 위한 제어 라인(812)은 제 1 금속 배선층에 형성될 수 있다. 리셋 트랜지스터(M83)의 게이트의 게이트(RG)를 제어하기 위한 제어 라인(813) 역시 제 1 금속 배선층에 형성될 수 있다. 마찬가지로, 소스 폴로워 트랜지스터(M84)의 게이트(SF), 플로팅 확산 노드(FD) 및 리셋 트랜지스터(M83)의 일단을 연결하기 위한 연결 라인(814) 역시 제 1 금속 배선층에 형성될 수 있다.
또한, 소스 폴로워 트랜지스터의 일단과 리셋 트랜지스터의 일단에 동적 전원 전압(DVD)을 공급하기 위한 전원 전압 라인(816) 및 소스 폴로워 트랜지스터의 소스 전위를 내부 회로로 전달하기 위한 출력 신호(VOUT) 라인(815)은 제 2 금속 배선층에 형성될 수 있다.
도8a를 참조하면, 금속 배선들(811 내지 816)은 금속 배선에 의한 포토 다이오드 영역에 대한 쉴딩(shielding)을 최소화하기 위해서, 포토 다이오드 영역 (PD1,PD2)의 상부를 가능한 한 지나지 않도록 구성됨을 알 수 있다.
상기 금속 라인들(811 내지 816)은 금속 라인들에 의한 포토 다이오드 영역의 쉴딩 효과를 최소화할 수 있도록 포토 다이오드 영역의 상부를 최대한 회피하여 배선되는 것이 바람직하다. 즉, 외부로부터 입사되는 빛에 노출되는 포토 다이오드 영역의 상부를 최대한 회피하여 금속 라인들을 배열함으로써, 포토 다이오드 영역들의 광 노출도를 향상시키는 것이 바람직하다. 뿐만아니라, 금속 라인들의 일부 부분이 포토 다이오드 영역의 상부에 형성될 경우에도 어레이내에 포함된 각 포토 다이오드 영역들에 가급적 동일한 면적과 대칭적으로 대응되는 위치를 쉴딩하도록 배선되는 것이 바람직하다.
도8b는 종래의 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이의 회로도이다.
도8b의 회로도는 도8a에서 예시하고 있는 종래의 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이의 평면도가 회로도로서 도시된 것이다. 도8b를 참조하면, 도2에서 예시한 종래의 3 트랜지스터 액티브 픽셀 센서(200)가 2개 화소 공유 구조로서 구성된 액티브 픽셀 센서 어레이의 회로 구성을 알 수 있다. 도8a에 표시된 인용 번호들에 의해 인용되는 구성요소들은 도8b의 인용 번호들에 의해 인용되는 구성요소들에 각각 대응된 것이다.
도8b를 참조하면, 본 발명의 액티브 픽셀 센서가 포함되어 구성된 화소 어레이는 두 개의 포토 다이오드들(PD1,PD2)과 포트 다이오드들에 각각 대응된 전송 트랜지스터들(M81,M82)이 하나의 리셋 트랜지스터(M83) 및 소스 폴로워 트랜지스터 (M84)를 공유하고 있는 구조를 예시하고 있다. 즉, 도8b의 액티브 픽셀 센서 어레이는 도2에서 예시한 종래 기술의 3 트랜지스터 액티브 픽셀 센서(200)가 공유 구조 형태로 구성된 것이다.
도8b에서 예시한 공유 구조 액티브 픽셀 어레이의 동작은 도2를 통하여 설명된 3 트랜지스터 액티브 픽셀 센서의 동작을 공유 구조에 적용한 것에 불과하다.
예를 들면, 동적 전원 전압이 높은 전압으로 상승된 상태에서 리셋 트랜지스터(M83)에 의해서 플로팅 확산 노드(FD)의 전위를 전원 전압의 전위로 리셋하고, 동적 전원 전압이 낮은 전압으로 하강된 상태에서, 제 1 전송 트랜지스터(M81)를 턴온하여 제 1 전송 트랜지스터(M81)에 대응된 제 1 포토 다이오드(PD1)에 집속된 광전하를 플로팅 확산 노드(FD)로 전송한다. 다음으로, 동적 전원 전압이 높은 전압으로 상승된 상태에서 소스 폴로워 트랜지스터는 플로팅 확산 노드(FD)의 전위를 샘플링하여 내부 회로로 출력신호(VOUT)를 전달한다.
이상의 동작이 제 2 포토 다이오드 영역(PD2)과 제 2 전송 트랜지스터(M82)에 대해서도 동일하게 이루어진다.
도9a는 본 발명에 따른 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이의 평면도이다.
도9a는 도8a에서 예시한 종래의 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이(800)가 금속 배선층의 변경만으로 본 발명에 따른 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이(900)로 전환될 수 있음을 예시하고 있다.
도9a를 참조하면, 본 발명에 따른 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이(900)는 네 개의 포토 다이오드 영역들(PD1,PD2,PD3,PD4)과 네 개의 포토 다이오드 영역들에 각각 대응된 전송 트랜지스터들(M91,M92,M93,M94)을 포함한다. 네 개의 포토 다이오드 영역들(PD1,PD2,PD3,PD4)중, 제 1 포토 다이오드 영역(PD1)과 제 2 포토 다이오드 영역(PD2)은 제 1 플로팅 확산 노드(FD1)를 공유하고, 제 3 포토 다이오드 영역(PD3)과 제 4 포토 다이오드 영역(PD4)은 제 2 플로팅 확산 노드(FD2)를 공유한다. 제 1 플로팅 확산 노드(FD1)와 제 2 플로팅 확산 노드(FD2)는 금속 라인(918)에 의해 연결되어 공통 전위를 가지게 된다.
또한, 상기 플로팅 확산 노드들(FD1,FD2)의 전위를 리셋하기 위한 리셋 트랜지스터(M95) 및 상기 플로팅 확산 노드들(FD1,FD2)의 전위를 샘플링하는 소스 폴로워 트랜지스터(M96)와 소스 폴로워 트랜지스터의 소스 전위를 내부회로로 출력하기 위한 선택 트랜지스터(M97)를 포함하여 구성된다. 여기에서 소스 폴로워 트랜지스터(M96)는 핑거드 타입의 트랜지스터가 사용됨은 이미 설명된 바와 같다.
한편, 도9a의 평면도를 통하여 예시된 4개 화소 공유 규조 4 트랜지스터 액티브 픽셀 센서 어레이(900)는, 도3에서 예시한 액티브 픽셀 센서(300)와는 달리, 선택 트랜지스터(M97)를 소스 폴로워 트랜지스터(M96)와 전원 전압(VDD) 사이에 연결하여 4 트랜지스터 액티브 픽셀 센서 어레이(900)를 구성하고 있다. 이러한 구성은 실제 액티브 픽셀 센서가 실리콘 기판 상에 구현되는 레이 아웃에 따라서는, 금속 배선의 효율성을 증대시킬 수 있고 트랜지스터 소자의 채널 길이를 증대시킴으로써 소자 잡음을 감소시키기 위해서 선택될 수 있음은 앞서 설명된 바와 같다. 선 택 트랜지스터(M97)가 소스 폴로워 트랜지스터(M96)와 전원 전압(VDD) 사이에 연결되는 구성은 후술될 도9b의 회로도를 통하여 확인된다.
도9a를 참조하면, 제 1 포토 다이오드 영역(PD1)에 대응된 제 1 전송 트랜지스터(M91)의 게이트(TG1) 전압을 제어하기 위한 제어 라인(911)과 제 2 포토 다이오드 영역(PD2)에 대응된 제 2 전송 트랜지스터(M92)의 게이트(TG2) 전압을 제어하기 위한 제어 라인(912)은 제 1 금속 배선층에 형성될 수 있다. 마찬가지로, 제 3 포토 다이오드 영역(PD3)에 대응된 제 3 전송 트랜지스터(M93)의 게이트(TG3) 전압을 제어하기 위한 제어 라인(913)과 제 4 포토 다이오드 영역(PD4)에 대응된 제 4 전송 트랜지스터(M94)의 게이트(TG4) 전압을 제어하기 위한 제어 라인(914)들 역시 제 1 금속 배선층에 형성될 수 있다.
리셋 트랜지스터(M95)의 게이트(RG) 전압을 제어하기 위한 제어 라인(921)과 선택 트랜지스터(M97)의 게이트(SEL) 전압을 제어하기 위한 제어 라인(920) 역시 제 1 금속 배선층에 형성될 수 있다.
플로팅 확산 노드(FD)와 소스 폴로워 트랜지스터(M96)의 게이트들을 연결하기 위한 연결 라인(916) 및 소스 폴로워 트랜지스터(M96)의 드레인들을 연결하기 위한 연결 라인(919) 역시 제 1 금속 배선층에 형성될 수 있다.
마찬가지로 플로팅 확산 노드(FD)와 리셋 트랜지스터(M95)의 일단을 연결하기 위한 연결 라인(917) 역시 제 1 금속 배선층에 형성될 수 있다.
제 1 포토 다이오드 영역(PD1)과 제 2 포토 다이오드 영역(PD2)이 공유하는 제 1 플로팅 확산 노드(FD1)와 제 3 포토 다이오드 영역(PD3)과 제 4 포토 다이오 드 영역(PD4)이 공유하는 제 2 플로팅 확산 노드(FD2)간을 연결하는 연결 라인(918) 및 소스 폴로워 트랜지스터(M96)의 드레인을 리셋 트랜지스터(M97)와 연결하기 위한 연결 라인(922)은 제 2 금속 배선층에 형성될 수 있다.
마지막으로, 소스 폴로워 트랜지스터(M96)의 소스 전압을 내부 회로로 출력하는 출력 신호(VOUT) 라인(915)은 제 3 금속 배선층에 형성될 수 있다.
따라서, 금속 배선의 변경만으로 도8a에 예시한 2개 화소 공유 구조 3 트랜지스터 액티브 픽셀 센서 어레이는 도9a에서 예시한 본 발명에 따른 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이로 용이하게 전환될 수 있다는 장점이 존재한다.
도9b는 본 발명에 따른 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이의 회로도이다.
도9b의 회로도는 도9a에서 예시하고 있는 4개 화소 공유 구조 4 트랜지스터 액티브 픽셀 센서 어레이의 평면도가 회로도로서 다시 도시된 것이다. 도9a에 표시된 인용 번호들에 의해 인용되는 구성요소들은 도9b의 인용 번호들에 의해 인용되는 구성요소들에 각각 대응된 것이다.
도9b를 참조하면, 본 발명의 액티브 픽셀 센서가 포함되어 구성된 화소 어레이는 네 개의 포토 다이오드들(PD1,PD2,PD3,PD4)과 포트 다이오드들에 각각 대응된 전송 트랜지스터들(M91,M92,M93,M94)이 하나의 리셋 트랜지스터(M95), 소스 폴로워 트랜지스터(M96), 및 선택 트랜지스터(M97)를 공유하고 있는 구조를 예시하고 있다.
또한 하나의 플로팅 확산 노드(FD)를 공유한다. 한편, 도9a에서 예시한 레이 아웃의 평면도에서는 제 1 플로팅 확산 노드(FD1)와 제 2 플로팅 확산 노드(FD2)가 나누어져 도시되어 있으나, 상기 제 1 플로팅 확산 노드(FD1)와 제 2 플로팅 확산 노드(FD2)는 금속 라인(918)에 의해 연결되어 공통 전위를 가지게 됨으로, 도9b의 회로도상에서는 하나의 플로팅 확산 노드(FD)로 대표하여 표시하기로 한다.
도9b에서 예시한 공유 구조 액티브 픽셀 어레이의 동작은 도3을 통하여 설명된 4 트랜지스터 액티브 픽셀 센서의 동작을 공유 구조에 적용한 것에 불과하다. 도3에서 예시한 4 트랜지스터 액티브 픽셀 센서와 비교하면, 선택 트랜지스터가 전원 전압과 소스 폴로워 트랜지스터 사이에 위치하는 것으로 변경된 점에서만 차이가 있다.
예를 들면, 리셋 트랜지스터(M95)에 의해서 플로팅 확산 노드(FD)의 전위를 전원 전압의 전위로 리셋하고, 제 1 전송 트랜지스터(M91)를 턴온하여 제 1 전송 트랜지스터에 대응된 제 1 포토 다이오드(PD1)에 집속된 광전하를 플로팅 확산 노드(FD)로 전송한다. 다음으로, 선택 트랜지스터(M97)가 턴온되어 소스 폴로워 트랜지스터(M96)의 드레인에 전원 전압을 연결하면, 소스 폴로워 트랜지스터(M96)는 플로팅 확산 노드(FD)의 전위를 샘플링하여 내부 회로에 출력신호(VOUT)로서 전달한다.
이상의 동작이 제 2 포토 다이오드 영역(PD2)과 제 2 전송 트랜지스터(M92), 제 3 포토 다이오드 영역(PD3)과 제 3 전송 트랜지스터(M93), 및 제 4 포토 다이오드 영역(PD4)과 제 4 전송 트랜지스터(M94)에 대해서도 동일하게 이루어진다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명에 따르면, 상보성 금속 산화막 반도체 액티브 픽셀 센서의 소스 폴로워 트랜지스터로서 핑거드 타입 트랜지스터를 사용함으로써, 레이 아웃의 제약 아래에서 넓은 채널 폭이 형성 가능하다는 이점을 가짐으로써, 소스 폴로워 트랜지스터에서 유발되는 소자 잡음을 줄일 수 있는 효과를 가져올 수 있다.

Claims (14)

  1. 입사된 빛에 응답하여 전하를 발생시키는 포토 다이오드;
    상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는 전송 트랜지스터;
    전원 전압에 연결되어, 상기 센싱 노드의 전위를 상기 전원 전압으로 리셋시키는 리셋 트랜지스터;
    상기 센싱 노드의 전위를 게이트 전극에 입력받아 증폭하는 핑거드 타입 소스 폴로워 트랜지스터; 및
    선택 신호에 응답하여 상기 핑거드 타입 소스 폴로워 트랜지스터의 소스 전압을 내부 회로로 전달하는 선택 트랜지스터를 구비한 것을 특징으로 하는 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서.
  2. 제 1 항에 있어서,
    상기 핑거드 타입 소스 폴로워 트랜지스터의 드레인 전극은 상기 전원 전압에 연결되고, 상기 핑거드 타입 소스 폴로워 트랜지스터의 게이트 전극은 폴딩 되어 상기 센싱 노드의 전위를 입력받는 것을 특징으로 하는 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서.
  3. 제 1 항에 있어서,
    상기 선택 트랜지스터는 상기 전원 전압과 상기 핑거드 타입 소스 폴로워 트랜지스터의 드레인 전극간에 직렬로 연결되어 있는 것을 특징으로 하는 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서.
  4. 제 1 항에 있어서,
    상기 선택 트랜지스터는 상기 핑거드 타입 소스 폴로워 트랜지스터의 소스 전극에 직렬로 연결되어 있는 것을 특징으로 하는 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서.
  5. 입사된 빛에 응답하여 전하를 발생시키는 포토 다이오드;
    상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는 전송 트랜지스터;
    제 1 전원 전압과 제 2 전원 전압을 선택적으로 공급하는 동적 전압원;
    상기 동적 전압원에 연결되어, 상기 센싱 노드의 전위를 상기 동적 전압원이 공급하는 제 1 전원 전압으로 리셋시키는 리셋 트랜지스터;
    상기 동적 전압원에 드레인 전극이 연결되고, 상기 센싱 노드의 전위를 게이트 전극에 입력받아 증폭하여 내부 회로로 전달하는 핑거드 타입 소스 폴로워 트랜지스터를 구비한 것을 특징으로 하는 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서.
  6. 제 5 항에 있어서,
    상기 동적 전압원은
    상기 센싱 노드의 전위를 리셋할 경우와 상기 센싱 노드의 전위를 증폭하여 내부회로로 전달하는 경우에는 상기 제 1 전원 전압을 공급하고,
    그 이외의 경우에는 상기 제 2 전원 전압을 공급하는 것을 특징으로 하는 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서.
  7. 제 5 항에 있어서,
    상기 핑거드 타입 소스 폴로워 트랜지스터의 드레인 전극은 상기 동적 전압원에 연결되고, 상기 핑거드 타입 소스 폴로워 트랜지스터의 게이트 전극은 폴딩 되어 상기 센싱 노드의 전위를 입력받는 것을 특징으로 하는 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서.
  8. 입사된 빛에 응답하여 전하를 발생시키는 복수개의 포토 다이오드;
    상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는, 상기 포토 다이오드 각각에 대응된 복수개의 전송 트랜지스터;
    전원 전압에 연결되어, 상기 센싱 노드의 전위를 상기 전원 전압으로 리셋시키는 리셋 트랜지스터;
    상기 센싱 노드의 전위를 게이트 전극에 입력받아 증폭하는 핑거드 타입 소스 폴로워 트랜지스터; 및
    선택 신호에 응답하여 상기 핑거드 타입 소스 폴로워 트랜지스터의 소스 전압을 내부 회로로 전달하는 선택 트랜지스터를 구비한 것을 특징으로 하는 공유 구조 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
  9. 제 8 항에 있어서,
    상기 핑거드 타입 소스 폴로워 트랜지스터의 드레인 전극은 상기 전원 전압에 연결되고, 상기 핑거드 타입 소스 폴로워 트랜지스터의 게이트 전극은 폴딩 되어 상기 센싱 노드의 전위를 입력받는 것을 특징으로 하는 공유 구조 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
  10. 제 8 항에 있어서,
    상기 선택 트랜지스터는 상기 전원 전압과 상기 핑거드 타입 소스 폴로워 트랜지스터의 드레인 전극간에 직렬로 연결되어 있는 것을 특징으로 하는 공유 구조 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
  11. 제 8 항에 있어서,
    상기 선택 트랜지스터는 상기 핑거드 타입 소스 폴로워 트랜지스터의 소스 전극에 직렬로 연결되어 있는 것을 특징으로 하는 공유 구조 4 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
  12. 입사된 빛에 응답하여 전하를 발생시키는 복수개의 포토 다이오드;
    상기 포토 다이오드에 집적된 전하를 센싱 노드로 전송하는, 상기 포토 다이오드 각각에 대응된 복수개의 전송 트랜지스터;
    제 1 전원 전압과 제 2 전원 전압을 선택적으로 공급하는 동적 전압원;
    상기 동적 전압원에 연결되어, 상기 센싱 노드의 전위를 상기 동적 전압원이 공급하는 제 1 전원 전압으로 리셋시키는 리셋 트랜지스터; 및
    상기 동적 전압원에 드레인 전극이 연결되고, 상기 센싱 노드의 전위를 게이트 전극에 입력받아 증폭하여 내부 회로로 전달하는 핑거드 타입 소스 폴로워 트랜지스터를 구비한 것을 특징으로 하는 공유 구조 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
  13. 제 12 항에 있어서,
    상기 동적 전압원은
    상기 센싱 노드의 전위를 리셋할 경우와 상기 센싱 노드의 전위를 증폭하여 내부회로로 전달하는 경우에는 상기 제 1 전원 전압을 공급하고,
    그 이외의 경우에는 상기 제 2 전원 전압을 공급하는 것을 특징으로 하는 공유 구조 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
  14. 제 12 항에 있어서,
    상기 핑거드 타입 소스 폴로워 트랜지스터의 드레인 전극은 상기 동적 전압 원에 연결되고, 상기 핑거드 타입 소스 폴로워 트랜지스터의 게이트 전극은 폴딩 되어 상기 센싱 노드의 전위를 입력받는 것을 특징으로 하는 공유 구조 3 트랜지스터 상보성 금속 산화막 반도체 액티브 픽셀 센서 어레이.
KR1020050011126A 2005-02-07 2005-02-07 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서 KR100657863B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050011126A KR100657863B1 (ko) 2005-02-07 2005-02-07 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서
US11/348,125 US7525077B2 (en) 2005-02-07 2006-02-06 CMOS active pixel sensor and active pixel sensor array using fingered type source follower transistor
CN2006100067308A CN1819630B (zh) 2005-02-07 2006-02-07 有源像素传感器和有源像素传感器阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011126A KR100657863B1 (ko) 2005-02-07 2005-02-07 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서

Publications (2)

Publication Number Publication Date
KR20060090349A KR20060090349A (ko) 2006-08-10
KR100657863B1 true KR100657863B1 (ko) 2006-12-14

Family

ID=36779034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011126A KR100657863B1 (ko) 2005-02-07 2005-02-07 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서

Country Status (3)

Country Link
US (1) US7525077B2 (ko)
KR (1) KR100657863B1 (ko)
CN (1) CN1819630B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598015B1 (ko) * 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
JP4518996B2 (ja) * 2005-04-22 2010-08-04 シャープ株式会社 固体撮像装置の製造方法および電子情報装置
KR100690912B1 (ko) * 2005-08-12 2007-03-09 삼성전자주식회사 전하 전송 특성이 향상된 4 공유 픽셀형 이미지 센서
KR100772892B1 (ko) * 2006-01-13 2007-11-05 삼성전자주식회사 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서
US8310569B2 (en) * 2007-05-21 2012-11-13 Aptina Imaging Corporation Suppression of row-wise noise in CMOS image sensors
KR100904716B1 (ko) * 2007-06-13 2009-06-29 삼성전자주식회사 수광 효율이 향상된 이미지 센서
US20090021623A1 (en) * 2007-07-18 2009-01-22 Micron Technology, Inc. Systems, methods and devices for a CMOS imager having a pixel output clamp
US20090033389A1 (en) * 2007-08-03 2009-02-05 Abadeer Wagdi W Micro-phase adjusting and micro-phase adjusting mixer circuits designed with standard field effect transistor structures
US7932552B2 (en) * 2007-08-03 2011-04-26 International Business Machines Corporation Multiple source-single drain field effect semiconductor device and circuit
KR100898908B1 (ko) * 2007-08-07 2009-05-27 한국과학기술원 능동 픽셀 센서
US7814449B2 (en) * 2007-10-17 2010-10-12 International Business Machines Corporation Design structure for multiple source-single drain field effect semiconductor device and circuit
JP5153378B2 (ja) * 2008-02-15 2013-02-27 キヤノン株式会社 固体撮像装置及びその駆動方法
KR101015884B1 (ko) 2008-07-16 2011-02-23 삼성모바일디스플레이주식회사 손가락 열에 의한 전류를 제거하는 터치 패널 구동회로 및 이를 포함하는 터치 패널
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP2010206173A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
JP2010206172A (ja) 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
CN101902583B (zh) * 2009-05-26 2013-03-13 英属开曼群岛商恒景科技股份有限公司 影像传感器及具有高转换增益的低噪声像素读出电路
US20110205384A1 (en) * 2010-02-24 2011-08-25 Panavision Imaging, Llc Variable active image area image sensor
JP5688540B2 (ja) * 2010-02-26 2015-03-25 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
CN102279217B (zh) * 2011-05-27 2014-04-16 东南大学 单神经元及多神经元集群间神经信号传递特性探测装置
JP5559116B2 (ja) * 2011-09-14 2014-07-23 株式会社東芝 信号出力回路
US20130256509A1 (en) * 2012-03-27 2013-10-03 Omnivision Technologies, Inc. Dual source follower pixel cell architecture
KR20140055025A (ko) * 2012-10-30 2014-05-09 삼성전자주식회사 깊이 영상을 센싱하는 영상 센싱 장치
US8946613B2 (en) * 2012-11-07 2015-02-03 Himax Imaging, Inc. Ultra low readout noise architecture having a pixel sensor with dual active pixel sensor pixel and dual ramp line
US8928411B2 (en) * 2012-12-31 2015-01-06 Silicon Image, Inc. Integration of signal sampling within transistor amplifier stage
CN103067676B (zh) * 2013-01-16 2016-03-30 北京思比科微电子技术股份有限公司 高动态图像传感器及其有源像素
US8969775B2 (en) 2013-02-28 2015-03-03 Omnivision Technologies, Inc. High dynamic range pixel having a plurality of amplifier transistors
US9305949B2 (en) * 2013-11-01 2016-04-05 Omnivision Technologies, Inc. Big-small pixel scheme for image sensors
US9324759B2 (en) 2013-12-19 2016-04-26 Omnivision Technologies, Inc. Image sensor pixel for high dynamic range image sensor
TWI539816B (zh) * 2013-12-25 2016-06-21 恆景科技股份有限公司 影像感測器
CN104767946B (zh) * 2014-01-02 2018-04-06 恒景科技股份有限公司 影像传感器
KR102366416B1 (ko) 2014-08-11 2022-02-23 삼성전자주식회사 Cmos 이미지 센서
KR102519343B1 (ko) 2016-02-11 2023-04-06 삼성전자주식회사 이미지 센서
US10153288B2 (en) * 2016-05-31 2018-12-11 Taiwan Semiconductor Manufacturing Company Limited Double metal layout for memory cells of a non-volatile memory
US10021334B2 (en) * 2016-08-29 2018-07-10 Stmicroelectronics (Research & Development) Limited Pixel circuit and method of operating the same
KR102632460B1 (ko) 2016-12-28 2024-01-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10263031B2 (en) * 2017-02-01 2019-04-16 Omnivision Technologies, Inc. Feedback capacitor and method for readout of hybrid bonded image sensors
KR102406996B1 (ko) 2017-04-07 2022-06-08 삼성전자주식회사 이미지 센서
KR102489832B1 (ko) 2018-01-12 2023-01-18 삼성전자주식회사 이미지 센서의 픽셀 어레이 및 이를 포함하는 이미지 센서
US10636470B2 (en) * 2018-09-04 2020-04-28 Micron Technology, Inc. Source follower-based sensing scheme
EP3756342B1 (en) 2018-09-12 2022-06-29 Dolby Laboratories Licensing Corporation Cmos sensor architecture for temporal dithered sampling
US11558567B2 (en) * 2020-03-17 2023-01-17 Sharp Kabushiki Kaisha Optical active pixel sensor using TFT pixel circuit
US11417701B2 (en) * 2020-08-17 2022-08-16 Omnivision Technologies, Inc. Image sensor with vertical transfer gate and square reset and source follower layout

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040093989A (ko) * 2003-04-30 2004-11-09 매그나칩 반도체 유한회사 씨모스 이미지 센서의 단위화소

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200545B2 (ja) 1998-06-08 2008-12-24 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
AU2001253068A1 (en) * 2000-03-31 2001-10-15 Cadence Design Systems, Inc. Method and apparatus to optimize an integrated circuit design using transistor folding
JP3734717B2 (ja) 2001-04-26 2006-01-11 富士通株式会社 イメージセンサ
JP3782327B2 (ja) 2001-08-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその駆動方法
JP4164733B2 (ja) 2002-02-05 2008-10-15 ソニー株式会社 固体撮像装置及びその駆動方法
US7005626B2 (en) * 2002-08-16 2006-02-28 The Hong Kong University Of Science And Technology Ultra low voltage CMOS image sensor architecture
WO2004027654A1 (en) * 2002-09-20 2004-04-01 Freescale Semiconductor, Inc. Apparatus and method for automated transistor and component folding to produce cell structures
US6870209B2 (en) * 2003-01-09 2005-03-22 Dialog Semiconductor Gmbh CMOS pixel with dual gate PMOS
US6897519B1 (en) * 2003-02-26 2005-05-24 Dialog Semiconductor Tunneling floating gate APS pixel
US7859581B2 (en) 2003-07-15 2010-12-28 Eastman Kodak Company Image sensor with charge binning and dual channel readout
US7196304B2 (en) * 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040093989A (ko) * 2003-04-30 2004-11-09 매그나칩 반도체 유한회사 씨모스 이미지 센서의 단위화소

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040093989

Also Published As

Publication number Publication date
US7525077B2 (en) 2009-04-28
CN1819630B (zh) 2010-09-29
US20060175538A1 (en) 2006-08-10
CN1819630A (zh) 2006-08-16
KR20060090349A (ko) 2006-08-10

Similar Documents

Publication Publication Date Title
KR100657863B1 (ko) 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서
US10462398B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
JP5358136B2 (ja) 固体撮像装置
JP6003291B2 (ja) 固体撮像装置及び電子機器
KR100598015B1 (ko) 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
US8139133B2 (en) Photoelectric conversion device
US20090101914A1 (en) Semiconductor Image Sensing Device
KR102553988B1 (ko) 고체 촬상 소자 및 촬상 장치
US20120314109A1 (en) Solid-state imaging device and camera
EP1850387B1 (en) Solid-state image pickup device
WO2006130519A2 (en) Shared amplifier pixel with matched coupling capacitances
KR100801758B1 (ko) 이미지 센서 및 그 제어 방법
US10999548B2 (en) Pixel sensing circuit and driving method therefor, image sensor, and electronic device
JP6711005B2 (ja) 画素ユニット、及び撮像素子
JP4720402B2 (ja) 固体撮像装置
JP2018050028A (ja) 固体撮像装置及び電子機器
JP2021028989A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP4618170B2 (ja) 固体撮像装置
JP6796166B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
KR20230068282A (ko) 픽셀 어레이와 이를 포함하는 장치들
KR100683396B1 (ko) 이미지센서의 화소어레이 주사 방법
JP5868451B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8