JP5358136B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5358136B2
JP5358136B2 JP2008195374A JP2008195374A JP5358136B2 JP 5358136 B2 JP5358136 B2 JP 5358136B2 JP 2008195374 A JP2008195374 A JP 2008195374A JP 2008195374 A JP2008195374 A JP 2008195374A JP 5358136 B2 JP5358136 B2 JP 5358136B2
Authority
JP
Japan
Prior art keywords
unit
solid
imaging device
state imaging
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008195374A
Other languages
English (en)
Other versions
JP2010034890A (ja
Inventor
隆彦 村田
三佳 森
繁孝 春日
隆善 山田
剛久 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008195374A priority Critical patent/JP5358136B2/ja
Priority to US13/055,863 priority patent/US8866059B2/en
Priority to PCT/JP2009/003474 priority patent/WO2010013417A1/ja
Publication of JP2010034890A publication Critical patent/JP2010034890A/ja
Application granted granted Critical
Publication of JP5358136B2 publication Critical patent/JP5358136B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、デジタルカメラなどに用いられる固体撮像装置に関し、特に固体撮像装置のダイナミックレンジを広げる技術に関する。
従来、各画素を構成するフォトダイオードに蓄積された電荷を、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを含む増幅回路によって読み出すＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）型の固体撮像装置が実用化されている。
ＣＭＯＳ型の固体撮像装置は、低電圧および低消費電力駆動が可能で、特に携帯機器の画像入力装置として広く利用されており、近年では、さらに、監視カメラおよび車載カメラにも搭載されつつある。
ＣＭＯＳ型の固体撮像装置のダイナミックレンジ（出力が応答可能な入射光の最大強度と最小強度との比）は一般的に６０ｄＢから８０ｄＢ程度であり、肉眼や銀塩フィルムに匹敵する１００ｄＢから１２０ｄＢ程度に拡大させることが望まれている。特に、部分ごとに明るさに大きな差がある被写体の全体を識別可能に撮影する必要がある車載カメラや監視カメラ等の用途では、ダイナミックレンジをさらに拡大させることが望まれている。
このような要求に応えるため、受光素子で発生した電荷を大容量のキャパシタに蓄積することでダイナミックレンジを拡大するいくつかの技術が周知となっている（例えば、特許文献１、特許文献２を参照）。
図１１は、特許文献１に開示される固体撮像素子の画素回路を示す回路図である。
図１１に示す画素回路は、フォトダイオードＰＤ、フォトダイオードＰＤの寄生容量または意図的に形成されたキャパシタＣ１、リセットトランジスタＭ１、転送スイッチＭ２、選択スイッチＭ４、ソースフォロワトランジスタＭ６、ソースフォロワトランジスタＭ６のゲート−ソース容量であるキャパシタＣ２、転送スイッチＭ３、選択スイッチＭ５、ソースフォロワトランジスタＭ７、ソースフォロワトランジスタＭ７のゲート−ソース容量であるキャパシタＣ３から構成される。
この構成において、フォトダイオードＰＤおよびキャパシタＣ１に蓄積された電荷は、ソースフォロワトランジスタＭ６を介する第１の経路とソースフォロワトランジスタＭ７を介する第２の経路の２つの経路を介して出力できるようになっている。
図１１に示す画素回路では、以下のようにしてダイナミックレンジを拡大することができる。
まず、フォトダイオードＰＤ、キャパシタＣ１に蓄積されている電荷をリセットトランジスタＭ１を介してリセット電圧Ｖｒの供給源へ排出する。
蓄積期間にフォトダイオードＰＤに光が入射することで発生した電荷はフォトダイオードＰＤおよびキャパシタＣ１に溜められる。
転送スイッチＭ２および転送スイッチＭ３をＯＮすることで、それぞれキャパシタＣ２およびキャパシタＣ３の電圧は、フォトダイオードＰＤおよびキャパシタＣ１に溜められた電荷の量に応じて変化する。
一例として、ソースフォロワトランジスタＭ６のゲートサイズをＷ＝１μｍ、Ｌ＝１μｍとし、ソースフォロワトランジスタＭ７のゲートサイズをＷ＝１０μｍ、Ｌ＝１０μｍとすると、ソースフォロワトランジスタＭ７のゲート−ソース容量はソースフォロワトランジスタＭ６のゲート−ソース容量の１０倍となる。すなわち、キャパシタＣ３の容量はキャパシタＣ２の容量の１０倍となる。
したがって、転送スイッチＭ３をＯＮすることにより、転送スイッチＭ２をＯＮした場合と比べて、ダイナミックレンジが１０倍に拡大される。
図１２は、特許文献２に開示される固体撮像装置の画素回路を示す回路図である。
図１２に示す画素回路は、入射光量に応じた電荷を発生させる光電変換部（以降はＰＤ部と記載する。）３７１と、ＰＤ部３７１に隣接して設けられた光電荷を転送する転送トランジスタ３７２と、転送トランジスタ３７２を介してＰＤ部３７１に接続して設けられた拡散領域（以降は、ＦＤ部と記載する。）３７３と、電荷蓄積動作時に前記ＰＤ部３７１から溢れる電荷を蓄積する第１キャパシタ３７４および第２キャパシタ３７５と、第１キャパシタ３７４に接続して形成され、第１キャパシタ３７４および第２キャパシタ３７５およびＦＤ部３７３内の信号電荷を排出するためのリセットトランジスタ３７６と、ＦＤ部３７３と第１キャパシタ３７４の間に設けられた第１蓄積トランジスタ３７７と、第１キャパシタ３７４と第２キャパシタ３７５の間に設けられた第２蓄積トランジスタ３７８と、ＦＤ部３７３の信号電荷、またはＦＤ部３７３と第１キャパシタ３７４の信号電荷、またはＦＤ部３７３と第１キャパシタ３７４と第２キャパシタ３７５の信号電荷を、電圧変動として読み出す増幅トランジスタ３７９と、増幅トランジスタ３７９に接続して設けられ前記画素または前記画素を含む画素ブロックを選択するための選択トランジスタ３８０とから構成されている。
図１２に示す画素回路では、以下のようにして、ダイナミックレンジを拡大することができる。
まず、電荷蓄積前に、第１蓄積トランジスタ３７７および第２蓄積トランジスタ３７８をオン状態にして、転送トランジスタ３７２とリセットトランジスタ３７６をオフ状態にする。続いて、リセットトランジスタ３７６と転送トランジスタ３７２をオン状態にして、ＦＤ部３７３と第１キャパシタ３７４および第２キャパシタ３７５のリセットを行う。
続いて、リセットトランジスタ３７６をオフ状態にした後に取り込まれるＦＤ部３７３、第１キャパシタ３７４、および第２キャパシタ３７５内の第１ノイズ電荷Ｎ１を読み出す。この際、第１ノイズ電荷Ｎ１には、増幅トランジスタ３７９の閾値電圧に起因する固定パターンノイズ成分が含まれる。
続いて、第２蓄積トランジスタ３７８をオフ状態として、ＦＤ部３７３、第１キャパシタ３７４、および第２キャパシタ３７５内に蓄積されていた信号電荷は、ＦＤ部３７３、第１キャパシタ３７４、および第２キャパシタ３７５の容量比に応じて分配される。
分配された電荷のうち、ＦＤ部３７３および第１キャパシタ３７４に分配された第２ノイズ電荷Ｎ２を読み出す。この際、第２ノイズ電荷Ｎ２にも、増幅トランジスタ３７９の閾値電圧に起因する固定パターンノイズ成分が含まれる。
続いて、電荷蓄積期間中においては、第１蓄積トランジスタ３７７をオン状態、第２蓄積トランジスタ３７８とリセットトランジスタ３７６と選択トランジスタ３８０をオフ状態として、ＰＤ部３７１に電荷が蓄積され、ＰＤ部３７１の最大蓄積電荷量を超えた発生電荷は、転送トランジスタ３７２および第１蓄積トランジスタ３７７を介して、ノイズ電荷Ｎ２に加算されてＦＤ部３７３および第１キャパシタ３７４に蓄積される。
さらに、ＰＤ部３７１および第１キャパシタ３７４の最大蓄積電荷量を超えた発生電荷は、第２蓄積トランジスタ３７８を介して、第２キャパシタ３７５に蓄積される。
この動作により、ＰＤ部３７１から溢れた電荷を別のキャパシタで蓄積可能となり、ダイナミックレンジが拡大される。
続いて、蓄積期間終了後、選択トランジスタ３８０をオン状態にして第１蓄積トランジスタ３７７をオフ状態にすると、ＦＤ部３７３および第１キャパシタ３７４に蓄積された電荷は、ＦＤ部３７３と第１キャパシタ３７４の容量比に応じて分配される。
続いて、ＦＤ部３７３に分配された信号電荷Ｎ３を読み出す。この際に、信号電荷Ｎ３にも増幅トランジスタ３７９の閾値電圧に起因する固定パターンノイズ成分が含まれる。
続いて、転送トランジスタ３７２をオン状態にして、ＰＤ部３７１に蓄積された電荷をＦＤ部３７３へ転送されて、信号電荷Ｎ３にＦＤ部３７３の信号電荷Ｓ１が加算され、読み出される。
続いて、第１蓄積トランジスタ３７７をオン状態として、ＦＤ部３７３の信号電荷Ｓ１と第１キャパシタ３７４の信号電荷Ｓ２が混合され、読み出される。続いて、第２蓄積トランジスタ３７８をオン状態にして、ＦＤ部３７３の信号電荷Ｓ１と第１キャパシタ３７４の信号電荷Ｓ２と第２キャパシタ３７５の信号電荷Ｓ３が混合され、読み出される。
次に、リセットトランジスタ３７６をオフ状態にして、ＦＤ部３７３と第１キャパシタ３７４と第２キャパシタ３７５がリセットされる。
特許文献２に開示される固体撮像装置では、以上の動作を繰り返して各画素からの信号電荷を検出することにより、高い開口率を維持した画素回路で、ダイナミックレンジを拡大している。
特開２００３−１３４３９６号公報 特開２００６−２４５５２２号公報
しかしながら、特許文献１の技術では、ソースフォロワトランジスタＭ６、Ｍ７のゲート−ソース容量を大きくすることでダイナミックレンジを拡大している。そのため、ダイナミックレンジを拡大するためにはゲート寸法を大きくする必要があり、結果的に固体撮像装置のチップサイズが大きくなるという課題がある。
また、特許文献２の技術では、次のような課題が生じる。
ＰＤ部３７１の電荷蓄積期間中に、ＦＤ部３７３は所定の電圧の印加状態である。また、ＦＤ部３７３の構造は、ＰＤ部３７１を形成するｎ型不純物濃度より高濃度であり、増幅トランジスタ３７９のゲート部とＦＤ部３７３の拡散層とを接続するコンタクトが形成されている。よって、電荷蓄積期間中に、ＦＤ部３７３はリーク電流による保持電圧の低下が発生して、ＰＤ部３７１からＦＤ部３７３へ完全な蓄積電荷の転送が困難となり、残像現象が発生する課題がある。
また、ＰＤ部３７１から漏れる電荷を溜め込むＦＤ部３７３、第１キャパシタ３７４、および第２キャパシタ３７５にも所定の電圧が印加され、またＦＤ部３７３にはｎ型高濃度不純物で拡散層が形成され、メタル材料によるコンタクトが接続されていることから、リーク電流による電荷流入のために、ＦＤ部３７３、第１キャパシタ３７４、および第２キャパシタ３７５がＰＤ部３７１からの電荷を蓄積するための容量が減少する。よって、ダイナミックレンジの拡大が十分でないという課題がある。
また、ＰＤ部３７１からの漏れ電荷をＦＤ部３７３、第１キャパシタ３７４、および第２キャパシタ３７５で蓄積する構造であるため、これらのキャパシタの容量つまり蓄積可能な電荷量でダイナミックレンジが決定されるため、ダイナミックレンジの拡大が十分でないという課題がある。
また、１画素内に、ＦＤ部３７３、第１キャパシタ３７４、および第２キャパシタ３７５の３つのキャパシタを必要とするため、ＰＤ部３７１の面積である開口面積を大きく取ることができず感度低下の課題があると共に、画素サイズの微細化も困難であるため、チップサイズの小型化および高解像度画像撮像素子の形成が困難であるという課題がある。
本発明は、これらの課題を解決するためになされたものであり、ダイナミックレンジの拡大に適した小型に構成可能な固体撮像装置を提供することを目的とする。
上記目的を達成するために、本発明の固体撮像装置は、半導体基板に複数の画素回路を二次元状に配置してなる固体撮像装置であって、入射した光により電荷を発生する光電変換部と、前記光電変換部と接続され、前記電荷を転送する第１の転送部と、前記第１の転送部を介して前記電荷を蓄積する第１の蓄積部と、前記第１の蓄積部と接続され、前記第１の転送部と直列に接続された第２の転送部と、前記第２の転送部を介して前記電荷の量に応じた信号電圧を出力する出力部とを備える。
また、前記第１の転送部および前記第２の転送部はそれぞれＭＯＳトランジスタで構成されており、前記第１の転送部のドレインと前記第２の転送部のソースとが接続されているとしてもよい。
また、前記固体撮像装置は、さらに、前記第２の転送部と前記出力部との接続点をリセット用の電圧に設定する第２のリセット部を備え、前記出力部は、さらに、前記接続点が前記リセット用の電圧に接続された状態で基準電圧を出力してもよい。
また、前記光電変換部、前記転送部、前記第１の蓄積部、前記第２の転送部、前記出力部、および前記第２のリセット部は、前記複数の画素回路のそれぞれに設けられていてもよい。
これにより、長さが異なる複数の蓄積時間に光電変換部に蓄積された電荷を第１の蓄積部へ連続して転送し、第１の蓄積部で加算した結果を第２の転送部を介して出力することができるので、固体撮像素子外部に信号を加算するための回路を必要とせず、画素回路内部で光信号電荷の加算によるダイナミックレンジの拡大が実現される。
また、前記第２の転送部はＭＯＳトランジスタで構成され、前記第１の蓄積部には金属材料が接触していないことが好ましい。
これにより、第１の蓄積部のリーク電流の減少が実現できる。
また、前記複数の画素回路における前記第１の転送部は、各画素回路で共通の期間に入射した光により前記光電変換部で発生した電荷を前記第１の蓄積部に転送してもよい。
これにより、グローバルシャッター動作が可能となる。
また、前記複数の画素回路における前記第１の転送部は、各画素回路で共通に定められかつ長さが互いに異なる複数の期間に入射した光により前記光電変換部で発生したそれぞれの電荷を前記第１の蓄積部に転送し、前記第１の蓄積部は、前記転送された全ての電荷を加算して蓄積してもよい。
これにより、広いダイナミックレンジの映像信号を得ることができる。
また、前記固体撮像装置は、さらに、前記信号電圧と前記基準電圧との差分を検出する差分回路を備え、前記差分回路は、直列に接続された第１のキャパシタおよび第２のキャパシタと、前記第１のキャパシタおよび第２のキャパシタの接続点を所定の初期化用の電圧に接続する初期化スイッチとを有し、前記接続点が前記初期化用の電圧に接続された状態で、前記第１のキャパシタで前記信号電圧と前記初期化用の電圧との差電圧を保持し、かつ前記第２のキャパシタで前記初期化用の電圧を保持した後、前記第１のキャパシタおよび前記第２のキャパシタで、前記基準電圧を分圧してもよい。
また、好ましくは、前記第２のキャパシタは、いずれか１つを択一的に前記第１のキャパシタと直列に接続可能で、かつ全てを並列に結合可能な複数の個別キャパシタからなり、前記差分回路は、前記第１のキャパシタと前記複数の個別キャパシタのそれぞれとで前記基準電圧を分圧してから、前記個別キャパシタを全て並列に結合してもよい。
これにより、ノイズが少なく、出力レベルの高い映像信号を得ることができる。
また、前記固体撮像装置は、さらに、前記第２の転送部と前記出力部との接続点に接続され、前記第２の転送部を介して前記電荷を蓄積する第２の蓄積部と、前記第１の蓄積部に蓄積された電荷を排出する第１のリセット部と、前記第２の蓄積部に蓄積された電荷を排出する第２のリセット部とを備え、前記出力部は、さらに、前記第２の蓄積部に蓄積された電荷が排出された状態で基準電圧を出力してもよい。
また、好ましくは、前記第１のリセット部は前記第１の蓄積部に第１の電圧を印加し、前記第２のリセット部は前記第２の蓄積部に第２の電圧を印加し、前記第１の電圧の最大値は、前記第２の電圧の最大値以下である。
これにより、第１の蓄積部への印加電圧と第２の蓄積部への印加電圧とを個別に調整でき、第１の蓄積部から第２の蓄積部へ完全に電荷転送が可能で、第１の蓄積部の面積を縮小しても印加電圧増加で大容量となり蓄積電荷量を増加でき、高解像度および広ダイナミックレンジの固体撮像装置を小型に実現できる。
また、好ましくは、前記光電変換部の容量は、前記第１の蓄積部の容量よりも小さい。
これにより、光電変換部で蓄積される電荷は、すべて第１の蓄積部へ転送可能となるため、高解像度および広ダイナミックレンジの固体撮像装置を実現できる。
また、好ましくは、前記第１の蓄積部の容量は、前記第２の蓄積部の容量以下である。
これにより、第１の蓄積部に蓄積される電荷は、すべて第２の蓄積部へ転送可能となるため、高解像度および広ダイナミックレンジの固体撮像装置を実現できる。
また、前記出力部は、アンプトランジスタを有している。
これにより、画素回路内にある光電変換部から蓄積された電荷を固体撮像装置の外部へ出力可能となり、画像を得ることができる。
また、前記光電変換部は、前記半導体基板の表面近傍に形成された第１導電型の第１領域と、前記第１領域の下方および側方を取り囲む前記第１導電型とは異なる第２導電型の第２領域とからなり、前記半導体基板の前記第１領域が形成された部分の表面に、前記第２導電型の第３領域が形成されていてもよい。
これにより、光電変換部のリーク電流が減少し、光電変換部で発生した電荷をリークによる損失を抑えて第１の蓄積部へ転送できるため、高感度および広ダイナミックレンジの固体撮像装置を実現できる。
また、前記第１の蓄積部は、前記半導体基板の表面近傍に形成された第１導電型の第４領域と、前記第４領域の下方および側方を取り囲む前記第１導電型とは異なる第２導電型の第５領域とからなり、前記半導体基板の前記第４領域が形成された部分の表面に、前記第２導電型の第６領域が形成されていてもよい。
これにより、第１の蓄積部のリーク電流が減少し、第１の蓄積部に蓄積された電荷をリークによる損失を抑えて第２の蓄積部へ転送できるため、高感度および広ダイナミックレンジの固体撮像装置を実現できる。
また、前記光電変換部は、前記半導体基板の表面近傍に形成された第１導電型の第１領域と、前記第１領域の下方および側方を取り囲む前記第１導電型とは異なる第２導電型の第２領域とからなり、前記第１の蓄積部は、前記半導体基板の表面近傍に形成された第１導電型の第４領域と、前記第４領域の下方および側方を取り囲む前記第１導電型とは異なる第２導電型の第５領域とからなり、前記第１領域の不純物濃度は、前記第４領域の不純物濃度以下であるとしてもよい。
これにより、第１の蓄積部のリーク電流が減少し、高感度および広ダイナミックレンジの固体撮像装置を実現できる。
また、本発明は、このような固体撮像装置として実現できるだけでなく、差分回路としても実現できる。
本発明の固体撮像装置は、入射した光により電荷を発生する光電変換部と、前記光電変換部と接続され、前記電荷を転送する第１の転送部と、前記第１の転送部を介して前記電荷を蓄積する第１の蓄積部と、前記第１の蓄積部と接続され、前記第１の転送部と直列に接続された第２の転送部とを備えるので、長さが異なる複数の蓄積時間において光電変換部に蓄積された電荷を第１の蓄積部へ連続して転送し、第１の蓄積部で加算した結果を第２の転送部を介して出力することにより、固体撮像素子外部に信号を加算するための回路を必要とせず、画素回路内部で光信号電荷の加算によるダイナミックレンジの拡大が可能な固体撮像装置が実現される。
以下、本発明の実施の形態について図面を参照しながら説明する。
（第１の実施形態）
まず、本発明の第１の実施形態にかかる固体撮像装置について説明する。
図１は、第１の実施形態にかかる固体撮像装置の主要部の構成を示す回路図である。
図１に示される固体撮像素子は、フォトダイオード１０１と、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ１０２、１０４、１０５、１０６、１０７、１１０、１１２、１１３、１１４、１１５、および１１６と、キャパシタ１１１、１１７、１１８、１１９、および１２０と、垂直共通信号線１０８と、浮遊拡散領域１０３とを備える。
フォトダイオード１０１は、受光強度および露光時間に応じた光信号電荷を発生する受光素子である。
ＭＯＳトランジスタ１０２は、第１の転送部の一例であり、フォトダイオード１０１で発生した信号電荷を浮遊拡散領域１０３へ転送する電荷転送ゲートである。ＭＯＳトランジスタ１０２が導通すると、フォトダイオード１０１に発生した電荷が浮遊拡散領域１０３に転送される。転送された電荷量および浮遊拡散領域１０３の容量に応じた電圧が発生する。
ＭＯＳトランジスタ１０４は、第２の転送部の一例であり、浮遊拡散領域１０３で発生した電圧をＭＯＳトランジスタ１０６のゲートに伝えるスイッチである。
ＭＯＳトランジスタ１０５は、第１のリセット部の一例であり、ＭＯＳトランジスタ１０６のゲートの電圧を電圧ＶＲＳＴに設定するリセットトランジスタである。
ＭＯＳトランジスタ１０７は、浮遊拡散領域１０３の電圧に応じてＭＯＳトランジスタ１０６から得られた電圧を垂直共通信号線１０８に伝える行選択トランジスタである。
ＭＯＳトランジスタ１１０、１１２、１１３、１１４、１１５、および１１６、ならびにキャパシタ１１１、１１７、１１８、１１９、１２０はノイズキャンセラ回路を構成している。
固体撮像装置においてアレイ状に配置される複数の画素のそれぞれに、点線で囲った画素回路１２１が設けられる。
図２は、固体撮像装置の変形例を示す回路図である。この変形例にかかる固体撮像装置では、各画素からの信号を垂直共通信号線１０８に出力した後、増幅器１０９で信号を増幅してノイズキャンセラ回路に伝える。その他の点については、上記説明と同様である。
図３は、画素回路１２１の主要部の断面模式図である。
フォトダイオード１０１として、ｐ型半導体で構成される基板１５１内にｎ−型不純物領域１５２を設け、かつｎ−型不純物領域１５２の上方の基板１５１表面にはｐ型不純物領域１５３が設けられている。また、ｎ−型不純物領域１５２の側方および下方はｐ型不純物領域で取り囲まれている。これにより、基板１５１表面の欠陥が多いリーク電流発生要因箇所からの発生電荷が、フォトダイオード１０１に蓄積されることを妨げて、高感度化できる。
また、浮遊拡散領域１０３として、ｎ型不純物領域１５４が基板１５１内に設けられ、ｎ型不純物領域１５４の上方の基板１５１表面はｐ型不純物領域１５５が設けられている。これにより、基板１５１表面の欠陥が多いリーク電流発生要因箇所からの発生電荷が浮遊拡散領域１０３に蓄積されることを妨げて、信号電荷として浮遊拡散領域１０３に蓄積可能な電荷量を十分に確保できる。
ｎ−型不純物領域１５２、ｎ型不純物領域１５４、およびゲート電極１６３により、ＭＯＳトランジスタ１０２が形成されている。ＭＯＳトランジスタ１０２のゲート電極１６３に電圧を印加することで、フォトダイオード１０１に蓄積されているすべての電荷を浮遊拡散領域１０３へ転送できる。
ｎ型不純物領域１５４、ｎ＋型不純物領域１５６、およびゲート電極１６８により、ＭＯＳトランジスタ１０４が形成されている。ＭＯＳトランジスタ１０４のゲートに電圧を印加することで、浮遊拡散領域１０３の電圧がｎ＋型不純物領域１５６および図示しないコンタクトを介してＭＯＳトランジスタ１０６のゲートに伝達される。
ＭＯＳトランジスタ１０６、１０７は、浮遊拡散領域１０３の電圧に応じた電圧を垂直共通信号線１０８に出力する。
ｎ＋型不純物領域１５６、ｎ＋型不純物領域１７１、およびゲート電極１７０により、ＭＯＳトランジスタ１０５が形成されている。
この構成において、ｎ−型不純物領域１５２は、１Ｅ１３〜１Ｅ１６／ｃｍ3の濃度で形成され、ｎ型不純物領域１５４は、１Ｅ１４〜１Ｅ１８／ｃｍ3の濃度で形成され、ｎ＋型不純物領域１５６は、１Ｅ１５〜１Ｅ２０／ｃｍ3の濃度で形成されている。また、ｐ型不純物領域１５３、１５５は、１Ｅ１５〜１Ｅ２０／ｃｍ3の濃度で形成されている。なお、リーク電流は一般に不純物濃度を高めることで増大するため、浮遊拡散領域１０３としてのｎ型不純物領域１５４は低濃度に形成されることが好ましい。
また、浮遊拡散領域１０３の容量がフォトダイオード１０１の容量の例えば３倍以上となるように、例えばｎ型不純物領域１５４の面積を大きくし、不純物濃度を高くし、また印加する電圧を高くするといった設計を行う。これにより、例えば長さが異なる３種類の蓄積時間にフォトダイオード１０１に蓄積されたそれぞれの量の電荷をすべて浮遊拡散領域１０３に転送して加算することができ、後で詳しく説明するように、画素回路のダイナミックレンジを拡大できる。
以上のように構成された固体撮像装置の動作について説明する。
図４は、固体撮像装置の駆動タイミングの一例を示すタイミングチャートである。
ＲＳＴはリセットトランジスタ５のゲートに印加する制御信号、ＲＥＡＤは開閉部のＭＯＳトランジスタ１０４のゲートに印加する制御信号、ＴＲＡＮは転送部のＭＯＳトランジスタ１０２のゲートに印加する制御信号、ＳＨＮＣはＭＯＳトランジスタ１１０のゲートに印加する制御信号、ＣＬＤＣＮＣはＭＯＳトランジスタ１１２のゲートに印加する制御信号、Ｓ１、Ｓ２、Ｓ３、Ｓ４はそれぞれＭＯＳトランジスタ１１３、１１４、１１５、１１６のゲートに印加する制御信号、ＳＥＬはＭＯＳトランジスタ１０７のゲートに印加する制御信号である。
まず時点ｔ１では転送部のＭＯＳトランジスタ１０２を導通して蓄積時間Ｔ１で発生したフォトダイオード１０１の電荷を浮遊拡散領域１０３に転送する。この動作は全画素ほぼ同時に行われる。
時点ｔ４で制御信号ＲＳＴをＭＯＳトランジスタ１０５のゲートに印加してＭＯＳトランジスタ１０６のゲートを含む図１中の部分回路Ａの電圧をＶＲＳＴに設定する。
次に時点ｔ５では制御信号ＲＥＡＤ、ＳＥＬ、ＳＨＮＣ、ＣＬＤＣＮＣ、Ｓ１、Ｓ２、Ｓ３、Ｓ４が印加される。制御信号ＲＥＡＤを印加したＭＯＳトランジスタ１０４は導通し、浮遊拡散領域１０３の電圧をＭＯＳトランジスタ１０６のゲートに伝える。時点ｔ１でフォトダイオード１０１から転送された電荷を浮遊拡散領域１０３の容量で割った電圧ＶＳＩＧがＭＯＳトランジスタ１０６のゲートに伝わる。実際には部分回路Ａには浮遊容量が存在するため、ＭＯＳトランジスタ１０６のゲートには、浮遊拡散領域１０３と浮遊容量による分圧の結果としての電圧が伝わる。
制御信号ＳＥＬが印加されたＭＯＳトランジスタ１０７は導通して、ＭＯＳトランジスタ１０６から出力された電圧を垂直共通信号線１０８に伝える。制御信号ＳＨＮＣが印加されたＭＯＳトランジスタ１１０は導通してキャパシタ１１１の上電極（図面内で上側に示される電極を言う、以下図面内に示される位置に応じて上電極、下電極と表記する）にＶＳＩＧに応じた電圧ＶＳＩＧ１を伝える。また、制御信号ＣＬＮＣＤＣが印加されたＭＯＳトランジスタ１１２は導通してキャパシタ１１１の下電極に電圧ＶＣＬＤＣを伝える。この時点でキャパシタ１１１は電圧（ＶＳＩＧ１−ＶＣＬＤＣ）に充電される。また、制御信号Ｓ１、Ｓ２、Ｓ３、Ｓ４の印加によってＭＯＳトランジスタ１１３、１１４、１１５、１１６が導通することにより、キャパシタ１１７、１１８、１１９、１２０は電圧ＶＣＬＤＣに初期化される。
時点ｔ６では制御信号ＲＳＴがＭＯＳトランジスタ１０５のゲートに印加されるとともに、制御信号Ｓ１がＭＯＳトランジスタ１１３のゲートに印加され、部分回路Ａは電圧ＶＲＳＴに設定される。すなわち、時点ｔ５ではＶＳＩＧであった部分回路Ａの電圧は、時点ｔ６ではＶＲＳＴとなる。
その結果、時点ｔ５ではＶＳＩＧ１であったキャパシタ１１１の上電極の電圧は、時点ｔ６ではＶＲＳＴに応じたＶＲＳＴ０に変化し、電圧（ＶＳＩＧ１−ＶＣＬＤＣ−ＶＲＳＴ０）がキャパシタ１１７に設定される。また、簡明のためキャパシタ１１１の容量がキャパシタ１１７〜１２０の１つの容量よりも十分に大きいとして、時点ｔ７、ｔ８、ｔ９においても時点ｔ６同様に、電圧（ＶＳＩＧ１−ＶＣＬＤＣ−ＶＲＳＴ０）がそれぞれキャパシタ１１８、１１９、１２０に設定される。
時点ｔ１０では制御信号Ｓ１、Ｓ２、Ｓ３、Ｓ４がそれぞれＭＯＳトランジスタ１１３、１１４、１１５、１１６に印加されキャパシタ１１７、１１８、１１９、１２０が並列接続される。図１の点Ｂの電圧はＶＣＬＤＣを基準にすると（ＶＳＩＧ１−ＶＣＬＤＣ−ＶＲＳＴ０）＋ＶＣＬＤＣとなり、電圧（ＶＳＩＧ１−ＶＲＳＴ０）が映像信号として読み出される。
このようにフォトダイオード１０１で発生した電荷を時点ｔ１で全画素ほぼ同時に浮遊拡散領域１０３に転送することで、全画素のフォトダイオードにおける電荷の蓄積開始と蓄積終了が同じとなり、グローバルシャッター動作が可能になる。
図５は、固体撮像装置の駆動タイミングの他の一例を示すタイミングチャートである。
制御信号ＴＲＡＮ以外の各制御信号は図４と同じである。異なるところは時点ｔ１に加えて、時点ｔ２、時点ｔ３において、制御信号ＴＲＡＮをパルス状にハイレベルにすることである。これにより、各画素のフォトダイオード１０１にて電荷を蓄積するための３種類の蓄積時間Ｔ１、Ｔ２、Ｔ３が設けられる。蓄積時間Ｔ１、Ｔ２、Ｔ３の長さはそれぞれ異なり、たとえば蓄積時間Ｔ１が３０ｍ秒、蓄積時間Ｔ２が３００μ秒、蓄積時間Ｔ３が３μ秒とすると、蓄積時間Ｔ１を基準として、基準の１／１００の長さの蓄積時間Ｔ２および基準の１／１００００の長さの蓄積時間Ｔ３が追加される。
フォトダイオード１０１の出力（発生する電荷量）は入射光の強度と蓄積時間の積に比例するため、出力が飽和せずに応答できる入射光の強度は、蓄積時間が１／１００になると１００倍となり、蓄積時間が１／１００００になると１００００倍となる。
その結果、時点ｔ１では基準の強度までの入射光、時点ｔ２では基準の１００倍までの強度の入射光、時点ｔ３では基準の１００００倍の強度までの入射光にそれぞれ応答した量の信号電荷が浮遊拡散領域１０３に転送され加算され、時点ｔ３には浮遊拡散領域１０３に基準の１００００倍までの強度の入射光に応答した量の電荷が存在することになる。
これは、画素回路のダイナミックレンジが８０ｄＢ（２０＊ｌｏｇ（１００００））拡大されることを意味する。したがって、基準のダイナミックレンジを一般的な６０ｄＢとすると、１４０ｄＢのダイナミックレンジが得られることになる。
図５に示される時点ｔ４以降の動作は図４と同様であり、グローバルシャッター動作で、しかも、ダイナミックレンジが拡大された映像信号が得られる。図５の例では３種類の蓄積時間で説明したが、蓄積時間の比率や種類の数はこの例に限ることはない。
以上のように構成された固体撮像装置によると、下記に述べる効果が得られる。
第１の効果は、異なる蓄積時間Ｔ１、Ｔ２、Ｔ３として、蓄積時間Ｔ１を３０ｍｓｅｃ、蓄積時間Ｔ２を３００μｓｅｃ、蓄積時間Ｔ３を３μｓｅｃに設定することで、基準となる蓄積時間Ｔ１に対し、１／１００の蓄積時間３００μｓｅｃ、１／１００００の蓄積時間３μｓｅｃの出力を加算しているので、基準の１００００倍のダイナミックレンジが得られる。なお、この例では３種の蓄積時間で説明しているがこの３種に限ることはなく、通常の蓄積時間と、より短い蓄積時間とを組み合わせて用いることにより、同様の効果が得られる。
第２の効果は、図６に示すようにキャパシタ１１１とキャパシタ１２２の２つのキャパシタで構成した一般的なノイズキャンセラ回路と比べて、点Ｂにおいて高い電圧が得られることである。この効果は、図１に示すように、ノイズキャンセラ回路をキャパシタ１１１とキャパシタ１１７、１１８、１１９、１２０とで構成することで得られる。
具体例として、キャパシタ１１１の容量を３ｐＦ、キャパシタ１２２の容量を２ｐＦとすると、点Ｂには垂直共通信号線１０８から得られる電圧の０．６倍（３ｐＦ／（３ｐＦ＋２ｐＦ））の電圧が得られる。これに対し本発明では、キャパシタ１２２をキャパシタ１１７、１１８、１１９、１２０に４分割し、キャパシタ１１７、１１８、１１９、１２０のそれぞれの容量を、キャパシタ１２２の容量２ｐＦの１／４の０．５ｐＦとすることで、点Ｂには垂直共通信号線１０８から得られる電圧の０．８６倍（３ｐＦ／（３ｐＦ＋０．５ｐＦ））の電圧が得られることになり、キャパシタを分割しない一般的な場合と比べて出力電圧を４３％向上できる。
第３の効果はノイズが低減されることである。キャパシタ１１７、１１８、１１９、１２０に電圧ＶＲＳＴ１を設定した後、時点ｔ１１でキャパシタ１１７、１１８、１１９、１２０を並列接続するので、ｋｔｃノイズを１／２（１／√４）に低減できる。
（第２の実施形態）
次に、本発明の第２の実施形態にかかる固体撮像装置について説明する。
図７は、本発明の第２の実施形態にかかる固体撮像装置の画素回路を示す回路図である。
図７に示される画素回路は、図１の第２の実施形態にかかる固体撮像装置の画素回路１２１と比べて、ＭＯＳトランジスタ２０５、および制御信号ＲＳＴ１が追加され、図１の部分回路Ａの浮遊拡散領域２０９が明示的に示される。
ＭＯＳトランジスタ２０５は、第２のリセット部の一例であり、浮遊拡散領域１０３の電圧を初期化用の電圧ＶＲＳＴ１に設定するリセットトランジスタである。
なお、図７において、制御信号ＲＳＴ２および電圧ＶＲＳＴ２は、それぞれ図１の制御信号ＲＳＴおよび電圧ＶＲＳＴと同一である。また、各制御信号を伝送する信号線が明示的に示され、各電圧ＶＲＳＴ１、ＶＲＳＴ２、ＶＤＤを供給する電源線の図示は省略されている。
図８は、第２の実施形態における画素回路の主要部の断面模式図である。
図８において、ｎ＋型不純物領域１５６が浮遊拡散領域２０９として機能する。また、ＭＯＳトランジスタ１０４は、浮遊拡散領域１０３に蓄積された電荷を浮遊拡散領域２０９へ転送する電荷転送ゲート（つまり、１段の電荷転送素子）として機能する。
ＭＯＳトランジスタ１０４のゲートに電圧を印加することで、浮遊拡散領域１０３に蓄積されているすべての電荷が浮遊拡散領域２０９へ転送され蓄積される。蓄積された電荷によって浮遊拡散領域２０９に発生した電圧は、図示しないコンタクトを介してＭＯＳトランジスタ１０６のゲートに印加される。
ＭＯＳトランジスタ１０６、１０７は、浮遊拡散領域２０９の電圧に応じた電圧を垂直共通信号線１０８に出力する。
ここで、浮遊拡散領域１０３に印加される電圧ＶＲＳＴ１を、浮遊拡散領域２０９に印加される電圧ＶＲＳＴ２よりも低くしてもよい。そうすれば、浮遊拡散領域１０３から浮遊拡散領域２０９へ電荷を完全に転送できる。
図８のそれぞれの不純物領域における不純物濃度は、図３で説明した不純物濃度と同一である。
前述したように、浮遊拡散領域１０３としてのｎ型不純物領域１５４は、リーク電流を抑えるために低濃度に形成されることが好ましい。
これに対し、浮遊拡散領域２０９としてのｎ＋型不純物領域１５６にはＭＯＳトランジスタ１０６のゲートと接続されるコンタクトが設けられるため、ｎ＋型不純物濃度を高めることで、電圧印加状態でも空乏層領域の基板１５１表面までの拡大を防ぐことが可能で、リーク電流が少なくなる。また、ｎ＋型不純物領域１５６を高濃度に形成することで、浮遊拡散領域２０９の容量を増加させ、蓄積電荷量を増加させることができる。
図９は、第２の実施形態における画素回路の基本的なレイアウトを基板上面視で示した模式図である。
この画素回路において、図面左上から下方へ向かって、フォトダイオード１０１、ＭＯＳトランジスタ１０２、浮遊拡散領域１０３、ＭＯＳトランジスタ１０４、浮遊拡散領域２０９を、この順に隣接して配置する。また、浮遊拡散領域１０３の図面右方に隣接してＭＯＳトランジスタ２０５を配置し、浮遊拡散領域２０９の図面右方に隣接してＭＯＳトランジスタ１０５を配置する。また、フォトダイオード１０１の図面右方にＭＯＳトランジスタ１０６、１０７を配置する。これらの他に、信号線および電源線として、図示しない７〜９本の配線が配置される。
このような配置によれば、ｎ型不純物領域１５４がＭＯＳトランジスタ１０２のドレインと浮遊拡散領域１０３とに共用され、また、ｎ＋型不純物領域１５６がＭＯＳトランジスタ１０４のドレインと浮遊拡散領域２０９とに共用されるので、基板上面視でキャパシタとして占有される面積が実質的に削減される。その結果、フォトダイオード１０１が１画素のセルに占める面積の割合である開口率を大きく取ることができる。
開口率を高めることが重要である場合には、前述した電圧ＶＲＳＴ１、ＶＲＳＴ２を同一の電圧として１本の電源線で供給してもよい。さらには、電圧ＶＲＳＴ１、ＶＲＳＴ２、ＶＤＤをすべて同一の電圧として１本の電源線で供給してもよい。
一例として、１画素のセルサイズを５．６μｍ×５．６μｍとし、０．２５μｍＣＭＯＳルールを用いた場合、１本の配線が１画素のセル内に占める面積の割合は約５％であり、電源線を共用しない場合の開口率を例えば３０％とすれば、ここから電源線を１本減らすことで開口率は３５％となり、さらにもう１本減らすことで開口率は４０％に向上できる。
また、この画素回路では、浮遊拡散領域１０３、２０９を用いて信号電荷を蓄積するので、例えば信号電荷を蓄積するためのＭＯＳ型のキャパシタを設けない簡素な構成で、ダイナミックレンジを拡大可能な画素回路が実現できる。
なお、浮遊拡散領域１０３、２０９における基板１５１表面のｐ型不純物領域１５３、１５５は、前述したように浮遊拡散領域１０３、２０９のリーク電流を抑えるために設けられるものであり、画素回路のダイナミックレンジを拡大可能にするための構成としては省略可能である。
このような画素回路をアレイ状に複数配置することで、撮像装置が構成される。
以上のように構成された固体撮像装置の画素回路の動作について説明する。
図１０は、第２の実施形態にかかる固体撮像装置の画素回路の駆動タイミングの一例を示すタイミングチャートである。
図１０に示される駆動タイミングの基本的な考え方は、ダイナミックレンジを拡大するため長さが異なる３種類の蓄積時間においてフォトダイオード１０１に蓄積されたそれぞれの量の電荷をすべて浮遊拡散領域１０３に転送して加算する点で、図５に示される駆動タイミングと同一である。
以下では、図５の駆動タイミングと共通する事項については説明を省略し、異なる点について主に説明する。なお、制御信号ＲＳＴ２は、前述したように図５の制御信号ＲＳＴに対応する。
まず、電荷蓄積期間において、光電変換によってフォトダイオード１０１に蓄積された電荷を浮遊拡散領域１０３に転送する動作を行う。
時点ｔ０では制御信号ＲＳＴ１をパルス状にハイレベルとすることで、浮遊拡散領域１０３に蓄積されていた電荷をＭＯＳトランジスタ２０５を介して電圧ＶＲＳＴ１の供給源へ排出する。
時点ｔ１、時点ｔ２、および時点ｔ３では、図５と同様に、制御信号ＴＲＡＮをパルス状にハイレベルにすることで、異なる３種類の蓄積時間Ｔ１、Ｔ２、Ｔ３でフォトダイオード１０１に蓄積されたそれぞれの量の電荷が浮遊拡散領域１０３へ転送され加算される。これにより、第１の実施形態で説明したように、ダイナミックレンジが拡大される。
続いて、電荷読み出し期間において、出力信号線１７へ信号を伝達する動作を行う。
制御信号ＳＥＬをハイレベルにした状態で、時点ｔ４では制御信号ＲＳＴ２をパルス状にハイレベルにする。これにより、浮遊拡散領域２０９には電圧ＶＲＳＴ２に応じた電圧がＭＯＳトランジスタ１０５を介して設定される。
ＭＯＳトランジスタ１０６、１０７は、浮遊拡散領域２０９に設定された電圧に応じた電圧を垂直共通信号線１０８に出力し、図外のノイズキャンセル部は垂直共通信号線１０８から得られた電圧を、後に信号電圧と相殺されるべきノイズ電圧として保持する。ノイズキャンセル部には、例えば図６に示した一般的な回路を用いてもよく、また図１に示した回路を用いてもよい。
時点ｔ５では制御信号ＲＥＡＤをパルス状にハイレベルにする。これにより、浮遊拡散領域１０３に蓄積された電荷がＭＯＳトランジスタ１０４を介して浮遊拡散領域２０９に転送される。浮遊拡散領域２０９の電圧は転送された電荷の量（つまり信号成分の大きさ）に応じて変化する。
ＭＯＳトランジスタ１０６、１０７は、浮遊拡散領域２０９の変化後の電圧に応じた電圧を垂直共通信号線１０８に出力し、ノイズキャンセル部は垂直共通信号線１０８から得られた電圧を、雑音成分と信号成分とを含んだ電圧として保持する。
ノイズキャンセル部は、先に保持されていた電圧と後で保持された電圧との差分を信号成分として検出する。
ノイズキャンセル部に図６の一般的な回路を用いた場合、信号成分はＢ点の電圧のＶＣＬＤＣからの変化量として検出される。また、ノイズキャンセル部に図１の回路を用いた場合の信号成分の検出方法は、第１の実施形態で述べたとおりである。
このようなノイズキャンセル動作により、各画素のＭＯＳトランジスタ１０６のしきい値のばらつきも除去されるので、高感度かつ高品質な画像が得られる。
以上のように構成された固体撮像装置によると、下記に述べる効果が得られる。
電荷蓄積期間の動作を、固体撮像装置においてアレイ状に配置された複数の画素について一斉に行うことにより、全画素のフォトダイオード１０１における電荷の蓄積開始と蓄積終了が同じとなり、グローバルシャッター動作が可能になる。電荷読み出し期間の動作は、アレイの同一行内の各画素について、行ごとに順次、例えば各行の水平ブランキング期間において行われる。
また、異なる３種類の蓄積時間においてフォトダイオード１０１に蓄積されたそれぞれの量の電荷をすべて浮遊拡散領域１０３に転送して加算するので、画素回路のダイナミックレンジを拡大することができる。
本発明にかかる固体撮像素子は、デジタルカメラ、携帯情報端末装置、車載カメラ、監視カメラなどに広く利用できる。
第１の実施形態にかかる固体撮像装置の主要部の構成を示す回路図 第１の実施形態の変形例にかかる固体撮像装置の主要部の構成を示す回路図 第１の実施形態の画素回路の断面模式図 第１の実施形態にかかる固体撮像装置の駆動タイミングチャート 第１の実施形態にかかる固体撮像装置の他の駆動タイミングチャート 一般的なノイズキャンセラ回路を示す回路図 第２の実施形態にかかる固体撮像装置における画素回路を示す回路図 第２の実施形態の画素回路の断面模式図 第２の実施形態の画素回路のレイアウト図 第２の実施形態にかかる固体撮像装置の駆動タイミングチャート 従来の固体撮像素子の主要部の構成を示す回路図 従来の固体撮像装置の主要部の構成を示す回路図
符号の説明
１０１ フォトダイオード
１０２、１０４、１０５、１０６、１０７、１１０、１１２、１１３、１１４、１１５、１１６、２０５ ＭＯＳトランジスタ
１０３、２０９ 浮遊拡散領域
１０８ 垂直共通信号線
１０９ 増幅器
１１１、１１７、１１８、１１９、１２０、１２２ キャパシタ
１２１ 画素回路
１５１ 基板
１５２ ｎ−型不純物領域
１５３、１５５ ｐ型不純物領域
１５４ ｎ型不純物領域
１５６、１７１ ｎ＋型不純物領域
１６３、１６８、１７０ ゲート電極

Claims (18)

  1. 半導体基板に複数の画素回路を二次元状に配置してなる固体撮像装置であって、
    入射した光により電荷を発生する光電変換部と、
    前記光電変換部と接続され、前記電荷を転送する第１の転送部と、
    前記第１の転送部を介して前記電荷を蓄積する第１の蓄積部と、
    前記第１の蓄積部と接続され、前記第１の転送部と直列に接続された第２の転送部と、
    前記第２の転送部を介して前記電荷の量に応じた信号電圧を出力する出力部と
    を備え、
    前記第１の転送部および前記第２の転送部はそれぞれＭＯＳトランジスタで構成されており、
    前記第１の転送部のドレインと前記第２の転送部のソースとが接続されており、
    前記第１の転送部は、複数の期間に入射した光により前記光電変換部で発生したそれぞれの電荷を前記第１の蓄積部に転送し、
    前記第１の蓄積部は、前記転送された電荷を加算して蓄積する固体撮像装置。
  2. 前記固体撮像装置は、さらに、前記第２の転送部と前記出力部との接続点をリセット用の電圧に設定する第２のリセット部を備え、
    前記出力部は、さらに、前記接続点が前記リセット用の電圧に接続された状態で基準電圧を出力する
    請求項１に記載の固体撮像装置。
  3. 前記光電変換部、前記転送部、前記第１の蓄積部、前記第２の転送部、前記出力部、および前記第２のリセット部は、前記複数の画素回路のそれぞれに設けられている
    請求項２に記載の固体撮像装置。
  4. 前記第２の転送部はＭＯＳトランジスタで構成されている
    請求項２に記載の固体撮像装置。
  5. 前記第１の蓄積部には金属材料が接触していない
    請求項２に記載の固体撮像装置。
  6. 前記複数の画素回路における前記第１の転送部は、各画素回路で共通に定められる期間に入射した光により前記光電変換部で発生した電荷を前記第１の蓄積部に転送する
    請求項２から請求項４のいずれか１項に記載の固体撮像装置。
  7. 前記複数の画素回路における前記第１の転送部は、各画素回路で共通に定められかつ長さが互いに異なる複数の期間に入射した光により前記光電変換部で発生したそれぞれの電荷を前記第１の蓄積部に転送し、
    前記第１の蓄積部は、前記転送された全ての電荷を加算して蓄積する
    請求項６に記載の固体撮像装置。
  8. 前記固体撮像装置は、さらに、前記信号電圧と前記基準電圧との差分を検出する差分回路を備え、
    前記差分回路は、
    直列に接続された第１のキャパシタおよび第２のキャパシタと、
    前記第１のキャパシタおよび第２のキャパシタの接続点を所定の初期化用の電圧に接続する初期化スイッチとを有し、
    前記接続点が前記初期化用の電圧に接続された状態で、前記第１のキャパシタで前記信号電圧と前記初期化用の電圧との差電圧を保持し、かつ前記第２のキャパシタで前記初期化用の電圧を保持した後、
    前記第１のキャパシタおよび前記第２のキャパシタで、前記基準電圧を分圧する
    請求項２に記載の固体撮像装置。
  9. 前記第２のキャパシタは、いずれか１つを択一的に前記第１のキャパシタと直列に接続可能で、かつ全てを並列に結合可能な複数の個別キャパシタからなり、
    前記差分回路は、前記第１のキャパシタと前記複数の個別キャパシタのそれぞれとで前記基準電圧を分圧してから、前記個別キャパシタを全て並列に結合する
    請求項８に記載の固体撮像装置。
  10. 前記固体撮像装置は、さらに、
    前記第２の転送部と前記出力部との接続点に接続され、前記第２の転送部を介して前記電荷を蓄積する第２の蓄積部と、
    前記第１の蓄積部に蓄積された電荷を排出する第１のリセット部と、
    前記第２の蓄積部に蓄積された電荷を排出する第２のリセット部と
    を備え、
    前記出力部は、さらに、前記第２の蓄積部に蓄積された電荷が排出された状態で基準電圧を出力する
    請求項１に記載の固体撮像装置。
  11. 前記第１のリセット部は前記第１の蓄積部に第１の電圧を印加し、
    前記第２のリセット部は前記第２の蓄積部に第２の電圧を印加し、
    前記第１の電圧の最大値は、前記第２の電圧の最大値以下である
    請求項１０に記載の固体撮像装置。
  12. 前記光電変換部の容量は、前記第１の蓄積部の容量よりも小さい
    請求項１０に記載の固体撮像装置。
  13. 前記第１の蓄積部の容量は、前記第２の蓄積部の容量以下である
    請求項１０または請求項１２に記載の固体撮像装置。
  14. 前記第１の蓄積部には、金属材料が接触していない
    請求項１０に記載の固体撮像装置。
  15. 前記出力部は、アンプトランジスタを有している
    請求項１０に記載の固体撮像装置。
  16. 前記光電変換部は、
    前記半導体基板の表面近傍に形成された第１導電型の第１領域と、
    前記第１領域の下方および側方を取り囲む前記第１導電型とは異なる第２導電型の第２領域とからなり、
    前記半導体基板の前記第１領域が形成された部分の表面に、前記第２導電型の第３領域が形成されている
    請求項１０に記載の固体撮像装置。
  17. 前記第１の蓄積部は、
    前記半導体基板の表面近傍に形成された第１導電型の第４領域と、
    前記第４領域の下方および側方を取り囲む前記第１導電型とは異なる第２導電型の第５領域とからなり、
    前記半導体基板の前記第４領域が形成された部分の表面に、前記第２導電型の第６領域が形成されている
    請求項１０または請求項１６に記載の固体撮像装置。
  18. 前記光電変換部は、
    前記半導体基板の表面近傍に形成された第１導電型の第１領域と、
    前記第１領域の下方および側方を取り囲む前記第１導電型とは異なる第２導電型の第２領域とからなり、
    前記第１の蓄積部は、
    前記半導体基板の表面近傍に形成された第１導電型の第４領域と、
    前記第４領域の下方および側方を取り囲む前記第１導電型とは異なる第２導電型の第５領域とからなり、
    前記第１領域の不純物濃度は、前記第４領域の不純物濃度以下である
    請求項１０に記載の固体撮像装置。
JP2008195374A 2008-07-29 2008-07-29 固体撮像装置 Active JP5358136B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008195374A JP5358136B2 (ja) 2008-07-29 2008-07-29 固体撮像装置
US13/055,863 US8866059B2 (en) 2008-07-29 2009-07-23 Solid state imaging device and differential circuit having an expanded dynamic range
PCT/JP2009/003474 WO2010013417A1 (ja) 2008-07-29 2009-07-23 固体撮像装置および差分回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008195374A JP5358136B2 (ja) 2008-07-29 2008-07-29 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2010034890A JP2010034890A (ja) 2010-02-12
JP5358136B2 true JP5358136B2 (ja) 2013-12-04

Family

ID=41610132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008195374A Active JP5358136B2 (ja) 2008-07-29 2008-07-29 固体撮像装置

Country Status (3)

Country Link
US (1) US8866059B2 (ja)
JP (1) JP5358136B2 (ja)
WO (1) WO2010013417A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009697A (ja) * 2010-06-25 2012-01-12 Panasonic Corp 固体撮像素子
GB2487740A (en) * 2011-02-01 2012-08-08 Cmosis Nv High Dynamic Range Pixel Structure
KR101241466B1 (ko) * 2011-04-13 2013-03-11 엘지이노텍 주식회사 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동 방법
WO2013014724A1 (ja) 2011-07-22 2013-01-31 富士通株式会社 電荷転送回路
JP2013034045A (ja) * 2011-08-01 2013-02-14 Sony Corp 固体撮像装置、撮像装置
KR20130085124A (ko) * 2012-01-19 2013-07-29 삼성전자주식회사 이미지 센서 및 이를 포함하는 휴대용 장치
JP6004665B2 (ja) * 2012-02-17 2016-10-12 キヤノン株式会社 撮像装置、および撮像システム。
JP6167406B2 (ja) * 2012-06-28 2017-07-26 パナソニックＩｐマネジメント株式会社 固体撮像装置及びその製造方法
KR101402750B1 (ko) * 2012-09-26 2014-06-11 (주)실리콘화일 3차원 구조를 가지는 이미지센서의 분리형 단위화소
FR3002691B1 (fr) 2013-02-28 2016-10-28 E2V Semiconductors Capteur d'image avec grille d'anti-eblouissement
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP6300491B2 (ja) * 2013-11-08 2018-03-28 オリンパス株式会社 固体撮像装置および撮像装置
JP2015115743A (ja) * 2013-12-11 2015-06-22 株式会社リコー 光電変換装置及び光電変換アレイ
JP6595750B2 (ja) 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
KR102179434B1 (ko) * 2014-10-07 2020-11-16 삼성전자주식회사 이미지 센서, 이를 구비한 휴대용 전자 기기 및 이미지 센서 구동 방법
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
CN108183103B (zh) * 2014-11-17 2021-10-26 国立大学法人东北大学 光传感器的信号读出方法和摄像装置的信号读出方法
US9560296B2 (en) * 2014-12-05 2017-01-31 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
WO2016089548A1 (en) * 2014-12-05 2016-06-09 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
JP2016139660A (ja) * 2015-01-26 2016-08-04 株式会社東芝 固体撮像装置
JP6541523B2 (ja) * 2015-09-11 2019-07-10 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
US9900481B2 (en) * 2015-11-25 2018-02-20 Semiconductor Components Industries, Llc Imaging pixels having coupled gate structure
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN112788225B (zh) 2016-01-29 2023-01-20 松下知识产权经营株式会社 摄像装置
US10182199B2 (en) * 2016-02-22 2019-01-15 Canon Kabushiki Kaisha Imaging device and reproducing device
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
US10072974B2 (en) * 2016-06-06 2018-09-11 Semiconductor Components Industries, Llc Image sensors with LED flicker mitigaton global shutter pixles
WO2018159002A1 (ja) 2017-02-28 2018-09-07 パナソニックＩｐマネジメント株式会社 撮像システム及び撮像方法
US11165977B2 (en) 2019-07-22 2021-11-02 Semiconductor Components Industries, Llc Imaging systems and methods for generating high dynamic range images
JP6824363B1 (ja) * 2019-10-30 2021-02-03 浜松ホトニクス株式会社 イメージセンサ、及びイメージセンサの制御方法
CN111028770B (zh) * 2020-01-02 2021-09-14 厦门天马微电子有限公司 一种显示面板及显示装置
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor
CN112017582B (zh) * 2020-09-04 2022-10-04 武汉华星光电技术有限公司 Goa器件及显示面板
KR102913462B1 (ko) * 2021-04-19 2026-01-15 삼성전자주식회사 이미지 센서
KR20230041388A (ko) 2021-09-17 2023-03-24 삼성전자주식회사 단위 픽셀, 이미지 센서 및 차량
WO2023062962A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US20240406590A1 (en) * 2021-10-18 2024-12-05 Sony Semiconductor Solutions Corporation Solid-state image sensor, imaging apparatus, and control method for solid-state image sensor
KR20230056409A (ko) * 2021-10-20 2023-04-27 삼성전자주식회사 이미지 센서
US20230253436A1 (en) * 2022-02-07 2023-08-10 Samsung Electronics Co., Ltd. Image sensor and operation method thereof
US12426394B2 (en) * 2022-09-23 2025-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666900B2 (ja) * 1994-04-25 2005-06-29 キヤノン株式会社 撮像装置および撮像方法
KR100265364B1 (ko) * 1998-06-27 2000-09-15 김영환 넓은 동적 범위를 갖는 씨모스 이미지 센서
JP3984814B2 (ja) 2001-10-29 2007-10-03 キヤノン株式会社 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム
US6919551B2 (en) * 2002-08-29 2005-07-19 Micron Technology Inc. Differential column readout scheme for CMOS APS pixels
JP3658384B2 (ja) * 2002-09-13 2005-06-08 松下電器産業株式会社 Ｍｏｓ型撮像装置およびこれを組み込んだカメラ
JP4449627B2 (ja) * 2004-07-27 2010-04-14 ソニー株式会社 固体撮像装置
JP5066704B2 (ja) 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
KR101257526B1 (ko) * 2005-04-07 2013-04-23 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서, 고체 촬상 장치, 및 고체 촬상 장치의 동작 방법
KR100660866B1 (ko) * 2005-06-20 2006-12-26 삼성전자주식회사 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법
US8040405B2 (en) * 2006-07-05 2011-10-18 Olympus Corporation Solid-state imaging apparatus
JP2008148082A (ja) * 2006-12-12 2008-06-26 Olympus Corp 固体撮像装置
JP2008028678A (ja) * 2006-07-20 2008-02-07 Pentax Corp 撮像素子

Also Published As

Publication number Publication date
US8866059B2 (en) 2014-10-21
US20110121162A1 (en) 2011-05-26
JP2010034890A (ja) 2010-02-12
WO2010013417A1 (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
JP5358136B2 (ja) 固体撮像装置
US10694121B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9961262B2 (en) Solid-state imaging device having a switchable conversion gain in the floating diffusion, method for driving solid-state imaging device, and electronic apparatus
US10567691B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN101909167B (zh) 固体摄像器件、其驱动方法和包括该器件的电子系统
KR100657863B1 (ko) 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서
US8743252B2 (en) Solid-state imaging device for high density CMOS image sensor, and driving method thereof
JP5267867B2 (ja) 撮像装置
CN102170533B (zh) 固体摄像装置及其驱动方法和电子装置
KR102211899B1 (ko) 고체 촬상 소자 및 촬상 장치
US20090237540A1 (en) Imager method and apparatus having combined gate signals
US11671730B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US11037977B2 (en) Stacked image sensor capable of simultaneous integration of electrons and holes
JP6043002B1 (ja) 固体撮像装置およびその駆動方法、電子機器
US7432964B2 (en) Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor
JP5945463B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5358136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150