JP5868451B2 - 光電変換装置 - Google Patents
光電変換装置 Download PDFInfo
- Publication number
- JP5868451B2 JP5868451B2 JP2014096218A JP2014096218A JP5868451B2 JP 5868451 B2 JP5868451 B2 JP 5868451B2 JP 2014096218 A JP2014096218 A JP 2014096218A JP 2014096218 A JP2014096218 A JP 2014096218A JP 5868451 B2 JP5868451 B2 JP 5868451B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- power supply
- metal wiring
- line
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
実施形態1では後述するように第2の金属配線層はアルミ第2層配線で構成され、第1金属配線層はアルミ第1層配線からなり、半導体基板上に第1の金属配線層、第2の金属配線層が半導体基板から近い順番に配置されている。本実施形態ではアルミ第2層配線からなる電源線4を画素2列に1本配置し、電源線が配置されていない画素列のMOSトランジスタの電源はアルミ第1層配線を介して供給する。電源線は1本で2列以上の画素列の増幅トランジスタに電源を供給する。この電源線は好ましくは垂直方向に延在して配置される。
実施形態2では、第2の金属配線層は銅第2層配線で構成され、第1の金属配線層は銅第1層配線からなる。そして、銅第2層配線からなる電源線を画素2列に1本配置し、電源線が配置されていない画素列の増幅MOSトランジスタ等の電源は銅第1層配線を介して供給する。また、実施形態2では4つのフォトダイオードに対して一つのフローティングディフュージョン、増幅MOSトランジスタ、リセットMOSトランジスタを対応させる4画素共有技術を使う。
実施形態3では、第1の金属配線層を多結晶シリコン領域からなる配線層とし、第2の金属配線層をアルミ第1層配線とする。つまり、画素領域にアルミ第2層配線が無い構造である。そして、アルミ第1層配線からなる電源線を画素2列に1本配置し、電源線が配置されていない画素列のMOSトランジスタの電源は多結晶シリコン配線を介して供給する。
実施形態4は、第2の金属配線層を利用して画素領域にウェルコンタクトを取る例である。ウェルコンタクトを取ることによって画素領域のウェル電位を端部から中央部まで時間的にも空間的にも安定に保つので、シェーディング等の問題が起きない。また、実施形態4では実施形態1と同様に第1の金属配線層をアルミ第1層配線とし、第2の金属配線層をアルミ第2層配線とする。
実施形態5は、第2の金属配線層を利用して画素領域にウェルコンタクトを取る例である。また、実施形態5では、第1の金属配線層をアルミ第1層配線とし、第2の金属配線層をアルミ第2層配線とする。
Claims (5)
- 半導体基板の上に第1の金属配線層が配され、前記第1の金属配線層の上に第2の金属配線層が配され、前記半導体基板が、少なくとも光電変換素子と増幅トランジスタとを含む複数の画素が複数の画素行および複数の画素列を構成するように配置された画素領域を有し、前記第2の金属配線層の上方から光が入射するように構成された光電変換装置において、
前記第2の金属配線層は、画素列に沿って延びた複数の電源線および前記画素列に沿って延びた複数の信号線を含み、各電源線は、2以上の画素列の画素の前記増幅トランジスタに電源を供給するように配置され、前記電源線が配置されていない画素列の画素の前記増幅トランジスタには、前記電源線から前記第1の金属配線層に配置された配線を介して電源が供給され、前記複数の信号線は、1つの前記画素列に1つの信号線が対応するように設けられ、
前記配線は、前記画素行に沿って前記2以上の画素列の画素にわたって延びた部分を含み、
前記配線は、ビアプラグを介して前記複数の電源線のそれぞれに接続されている、
ことを特徴とする光電変換装置。 - 前記第2の金属配線層に配置された前記電源線は、2つの画素列に対して1本又は4つの画素列に対して1本の割合で配置されていることを特徴とする請求項1に記載の光電変換装置。
- 半導体基板の上に第1の金属配線層が配され、前記第1の金属配線層の上に第2の金属配線層が配され、前記半導体基板が、少なくとも光電変換素子と増幅トランジスタとを含む複数の画素が複数の画素行および複数の画素列を構成するように配置された画素領域を有し、前記第2の金属配線層の上方から光が入射するように構成された光電変換装置において、
前記第2の金属配線層は、画素列に沿って延びた複数の電源線を含み、各電源線は、2以上の画素列の画素の前記増幅トランジスタに電源を供給するように配置され、前記電源線が配置されていない画素列の画素の前記増幅トランジスタには、前記電源線から前記第1の金属配線層に配置された配線を介して電源が供給され、
前記第2の金属配線層は、前記電源線が配置されていない画素列に、前記画素領域にウェルコンタクトをとるための接地線を含む、ことを特徴とする光電変換装置。 - 前記増幅トランジスタは複数の画素の信号を増幅することを特徴とする請求項1乃至3のいずれか1項に記載の光電変換装置。
- 前記第2の金属配線層は、前記増幅トランジスタからの信号を読み出すための信号線を含み、前記電源線が配置されている画素列においては前記電源線と前記信号線との中間に当該画素列における前記画素の前記増幅トランジスタのソースおよびドレインを結ぶ線が位置し、前記電源線が配置されていない画素列においては前記信号線の下に当該画素列における前記画素の前記増幅トランジスタのソースおよびドレインを結ぶ線が位置することを特徴とする請求項1乃至4のいずれか1項に記載の光電変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014096218A JP5868451B2 (ja) | 2014-05-07 | 2014-05-07 | 光電変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014096218A JP5868451B2 (ja) | 2014-05-07 | 2014-05-07 | 光電変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008172624A Division JP2010016056A (ja) | 2008-07-01 | 2008-07-01 | 光電変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014179640A JP2014179640A (ja) | 2014-09-25 |
JP5868451B2 true JP5868451B2 (ja) | 2016-02-24 |
Family
ID=51699214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014096218A Expired - Fee Related JP5868451B2 (ja) | 2014-05-07 | 2014-05-07 | 光電変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5868451B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4255527B2 (ja) * | 1997-10-20 | 2009-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4164733B2 (ja) * | 2002-02-05 | 2008-10-15 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
KR101046817B1 (ko) * | 2003-12-29 | 2011-07-06 | 크로스텍 캐피탈, 엘엘씨 | 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법 |
JP4230406B2 (ja) * | 2004-04-27 | 2009-02-25 | 富士通マイクロエレクトロニクス株式会社 | 固体撮像装置 |
JP5089017B2 (ja) * | 2004-09-01 | 2012-12-05 | キヤノン株式会社 | 固体撮像装置及び固体撮像システム |
JP4752447B2 (ja) * | 2005-10-21 | 2011-08-17 | ソニー株式会社 | 固体撮像装置およびカメラ |
JP2008005155A (ja) * | 2006-06-21 | 2008-01-10 | Sharp Corp | 増幅型固体撮像装置およびその駆動方法、電子情報機器 |
-
2014
- 2014-05-07 JP JP2014096218A patent/JP5868451B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014179640A (ja) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8139133B2 (en) | Photoelectric conversion device | |
JP4752447B2 (ja) | 固体撮像装置およびカメラ | |
JP3467013B2 (ja) | 固体撮像装置 | |
JP5552768B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
US7671314B2 (en) | Image sensor including active pixel sensor array with photoelectric conversion region | |
US7541628B2 (en) | Image sensors including active pixel sensor arrays | |
US7863661B2 (en) | Solid-state imaging device and camera having the same | |
US20120314109A1 (en) | Solid-state imaging device and camera | |
JP2009038263A (ja) | 固体撮像素子および電子情報機器 | |
US20080099867A1 (en) | Solid-state imaging device and electronic device | |
JP4844032B2 (ja) | 撮像装置 | |
US20210144319A1 (en) | Systems and methods for generating high dynamic range images | |
JP2012019169A (ja) | 固体撮像装置 | |
JP2009026984A (ja) | 固体撮像素子 | |
US20200092502A1 (en) | Imaging pixels with non-destructive readout capabilities | |
WO2019069532A1 (ja) | 固体撮像素子および固体撮像装置 | |
JP5581698B2 (ja) | 固体撮像素子 | |
JP2018050028A (ja) | 固体撮像装置及び電子機器 | |
JP4720402B2 (ja) | 固体撮像装置 | |
JP2008147486A (ja) | 固体撮像装置 | |
JP4507847B2 (ja) | 撮像デバイス | |
JP5868451B2 (ja) | 光電変換装置 | |
JP7115067B2 (ja) | 固体撮像素子及び撮像システム | |
JP2018049855A (ja) | 固体撮像装置及び電子機器 | |
JP4718169B2 (ja) | Cmos撮像デバイス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160105 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5868451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |