JP3890207B2 - 撮像装置および撮像システム - Google Patents

撮像装置および撮像システム Download PDF

Info

Publication number
JP3890207B2
JP3890207B2 JP2001191787A JP2001191787A JP3890207B2 JP 3890207 B2 JP3890207 B2 JP 3890207B2 JP 2001191787 A JP2001191787 A JP 2001191787A JP 2001191787 A JP2001191787 A JP 2001191787A JP 3890207 B2 JP3890207 B2 JP 3890207B2
Authority
JP
Japan
Prior art keywords
capacitor
pixels
signal
unit
imaging apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2001191787A
Other languages
English (en)
Other versions
JP2003009003A (ja
Inventor
紀之 海部
和昭 田代
修 結城
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン株式会社 filed Critical キヤノン株式会社
Priority to JP2001191787A priority Critical patent/JP3890207B2/ja
Priority claimed from US10/174,990 external-priority patent/US6914227B2/en
Publication of JP2003009003A publication Critical patent/JP2003009003A/ja
Application granted granted Critical
Publication of JP3890207B2 publication Critical patent/JP3890207B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/341Extracting pixel data from an image sensor by controlling scanning circuits, e.g. by modifying the number of pixels having been sampled or to be sampled
    • H04N5/347Extracting pixel data from an image sensor by controlling scanning circuits, e.g. by modifying the number of pixels having been sampled or to be sampled by combining or binning pixels in SSIS
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/341Extracting pixel data from an image sensor by controlling scanning circuits, e.g. by modifying the number of pixels having been sampled or to be sampled
    • H04N5/345Extracting pixel data from an image sensor by controlling scanning circuits, e.g. by modifying the number of pixels having been sampled or to be sampled by partially reading an SSIS array, i.e. by outputting a number of pixels less than the number of pixels present on the image sensor
    • H04N5/3452Extracting pixel data from an image sensor by controlling scanning circuits, e.g. by modifying the number of pixels having been sampled or to be sampled by partially reading an SSIS array, i.e. by outputting a number of pixels less than the number of pixels present on the image sensor by reading contiguous pixels in one direction within a read portion of the array, e.g. without loss of resolution within the read portion, or every other field is skipped
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/369SSIS architecture; Circuitry associated therewith
    • H04N5/374Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/369SSIS architecture; Circuitry associated therewith
    • H04N5/374Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/3745Addressed sensors, e.g. MOS or CMOS sensors having additional components embedded within a pixel or connected to a group of pixels within a sensor matrix, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/37452Addressed sensors, e.g. MOS or CMOS sensors having additional components embedded within a pixel or connected to a group of pixels within a sensor matrix, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising additional storage means

Description

【0001】
【発明の属する技術分野】
本発明は撮像装置および撮像システムに係わり、特に2以上の画素からの出力を加算して出力可能な撮像装置および撮像システムに関する。
【0002】
【従来の技術】
撮像装置としては、大別するとCCDセンサとCMOSセンサがある。CCDセンサは光電変換された電荷を垂直方向及び水平方向に順次転送するものであり、CMOSセンサは各画素に光電変換された信号を増幅する増幅アンプを有し、増幅された信号を垂直走査回路及び水平走査回路を用いて順次出力するものである。
【0003】
ところで、撮像装置の中には、全画素を読み出す標準的な動作に加えて、解像度が低下しても速いフレームレート(スピード)で読み出す動作が可能な方式が要求されることがある。
【0004】
上記CMOSセンサは垂直走査回路及び水平走査回路の走査を制御することで、CMOSセンサのランダム・アクセス・スキャンが可能であり、画素を間引いてスキャンする方法もあるが、この場合、読み飛ばした画素の情報を捨ててしまうので感度的に不利となる。
【0005】
そこで、隣接するフォトダイオード等の光電変換部の出力側をスイッチで結合させて電荷を加算、別の言い方をすると電位の平均値を求め、この情報を出力する方式が提案されている。
【0006】
図8(a)に撮像装置内の4画素を抜き出した回路図を示す。図8(a)においては、フォトダイオードPDのリセット用スイッチは省略している。
【0007】
図8(a)に示すように、4つのフォトダイオードPDのカソード側(出力側)を加算用スイッチSW30、31、32をオンすることにより結合し、電荷を加算し、選択用スイッチSW20により画素を選択してアンプAmp20から垂直出力線に電位の平均値を出力する。
【0008】
また、図8(b)に示すように、一度、容量FDにフォトダイオードPDの電荷を転送用スイッチSW21を転送した後に、図8(a)と同様にフォトダイオードPDのカソード側(出力側)を加算用スイッチをオンすることにより結合し、電荷を加算し、選択用スイッチSW20により画素を選択してアンプAmp20から垂直出力線に電位の平均値を出力する方法もある。
【0009】
【発明が解決しようとする課題】
一般にフォトダイオードPDの光による電荷は少ないので、高い電位を得たいため、フォトダイオードPDの容量もしくは図8(b)に示す容量FDは極力小さくすることが望まれる。
【0010】
その一方、加算用スイッチSWもしくは接続用配線には、少なからず浮遊容量CSWが存在し、これにより感度が低下する。また、kTCノイズが増すことになる。
【0011】
また、加算用スイッチSWもしくは接続用配線にはリーク電流ISWが存在する。これにより、重要な光電荷がもれてしまう。さらに、リーク電流に伴うショットノイズでノイズが増大する。
【0012】
つまり、感度を増す目的で付けた加算用スイッチSWや接続用配線で逆に感度の低下を招いてしまうことになる。
【0013】
【課題を解決するための手段】
本発明の撮像装置は、光電変換部と、該光電変換部からの信号を増幅して出力する第1の増幅手段と、該増幅手段の出力側に接続される容量と、前記容量に保持された電位を更に増幅して出力する第2の増幅手段と、を有する画素を複数、マトリクス状に有し、該複数の画素のうちの2以上の前記画素の前記容量間を共通に接続する第1のスイッチ手段を更に備え、前記容量は、前記第1の増幅手段の出力側に一方の端子が接続されるとともに、他方の端子が固定電位とされる保持容量であることを特徴とする。
【0014】
また本発明の撮像装置は、光電変換部と、該光電変換部からの信号を増幅して出力する第1の増幅手段と、該増幅手段の出力側に接続される容量と、前記容量に保持された電位を更に増幅して出力する第2の増幅手段と、を有する画素を複数、マトリクス状に有し、該複数の画素のうちの2以上の前記画素の前記容量間を共通に接続する第1のスイッチ手段を更に備え、前記容量は、前記第1の増幅手段の出力側にクランプ容量として一方の端子が接続されるとともに、他方の端子に該他方の端子を一定の電位に設定するための第2のスイッチ手段が接続され、前記第1のスイッチ手段は、前記2以上の画素の前記他方の端子間に設けられていることを特徴とする。
【0016】
上記本発明の撮像装置において、前記第1の増幅手段はソースフォロワ回路であることが望ましい。
また上記本発明の撮像装置において、前記第1の増幅手段の増幅率と前記容量との積が前記光電変換部の有する容量より大きいことが望ましい。
【0017】
本発明では、画素内に光電荷を増幅する増幅手段を持ち、この増幅手段に接続された容量に加算用のスイッチ手段を設ける。本発明の好適な形態では、容量にサンプルホールドの機能を兼ね備えた電位保持機能を持たせた撮像装置とする。
【0018】
また本発明の別の好適な形態ではクランプ回路機能を兼ね備え、固定パターンノイズやkTCノイズの小さな高感度の撮像装置とする。
【0019】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて詳細に説明する。
【0020】
(第1の実施形態)
図1は本発明の撮像装置の第1実施形態を示す4画素分の回路構成図である。図2は画素をマトリスク状に配列して構成された撮像装置の回路構成図である。なお、図1及び図2においては画素のフォトダイオードのリセット用スイッチは省略している。図2の領域Aは加算を行う4画素分の画素領域を示す。
【0021】
図1に示すように、一画素は、フォトダイオードPD、フォトダイオードPDのカソード側がゲートに接続され、フォトダイオードPDに蓄積された信号を増幅して出力するアンプAmp1(MOSトランジスタ)、アンプAmp1のドレイン側に接続される電流源I1(アンプAmp1と電流源I1は増幅手段を構成する)、アンプAmp1のドレイン側に接続されるサンプリング用のスイッチSW1、スイッチSW1を介して転送された信号を保持(ホールド)する容量CH、容量CHに蓄積された信号を更に増幅して出力するアンプAmp2(MOSトランジスタ)、アンプAmp2のソース側に接続される画素選択用のスイッチSW2、アンプAmp2のドレイン側に接続される電流源I2から構成され、アンプAmp2のドレイン側は垂直出力線VLに接続される。
【0022】
垂直出力線VLの長さ方向に隣接して配列される画素どうしは、画素の容量CHとアンプAmp2のゲートとの間で、スイッチSW10、12を介して接続されている。また、垂直出力線の長さ方向と垂直な方向に隣接して配列される画素どうしは、画素の容量CHとアンプAmp2のゲートとの間で、スイッチSW11を介して接続されている。
【0023】
ADD信号をハイレベルにすることで、スイッチSW10、11、12は全てオンになり、スイッチSW10、11、12で接続される接続点(容量CHとアンプAmp2のゲートとの間)は共通に接続される。
【0024】
図3(a)は上記撮像装置の通常モードを示すタイミングチャートである。通常モードにおいては、ADD信号を常にロウレベルとし、スイッチSW10、SW11、SW12をオフ状態としておく。
【0025】
まず、サンプルホールド信号S/Hをハイレベルとして、フォトダイオードPDに蓄積された電荷に対応する信号(増幅した信号)をスイッチSW1によりサンプリングし、容量CHに保持(ホールド)する。ここでは全画素一括してサンプルホールド動作を行う。
【0026】
次に垂直走査回路となるシフトレジスタ(SR)から出力される選択信号SEL1,SEL2,SEL3,・・・が順次ハイレベルとなって、各選択信号が印加される水平方向に配列された画素群からそれぞれ垂直出力線VLに、容量CHにホールドされた信号が増幅されて出力される。各垂直出力線に出力された信号は、各選択信号がそれぞれハイレベルの間に水平走査回路(Mux)により順次選択されて出力信号(out)として出力される。
【0027】
図3(b)は上記撮像装置の加算モードを示すタイミングチャートである。
【0028】
まず、サンプルホールド信号S/Hをハイレベルとして、フォトダイオードPDに蓄積された電荷に対応する信号(増幅した信号)をスイッチSW1によりサンプリングし、容量CHに保持(ホールド)する。ここでは全画素一括してサンプルホールド動作を行う。
【0029】
次に、ADD信号をハイレベルとし、スイッチSW10、SW11、SW12をオン状態とする。すると、各画素の容量CHの電位は4画素単位で加算前の4つの画素の容量CHの電位の平均電位となる。
【0030】
次にシフトレジスタ(SR)から出力される選択信号SEL1,SEL3,SEL5,・・・が順次ハイレベルとなって、各選択信号が印加される水平方向に配列された画素群からそれぞれ垂直出力線に、容量CHにホールドされた信号が増幅されて出力される。この時、容量CHの電位は4画素単位で同電位なので、選択信号SEL2,SEL4,SEL6,・・・をハイレベルとする必要はない。
【0031】
各垂直出力線に出力された信号は、各選択信号がそれぞれハイレベルの間に水平走査回路(Mux)により1本飛ばしで選択されて、4画素の平均出力が出力信号(out)として出力される。
【0032】
図3(a)に示す通常モードでは、全画素の出力を水平走査回路(Mux)が出力するのに対し、図3(b)に示す加算モードでは、全画素の1/4に相当する出力のみ出力するため、1フレームに必要な時間はおよそ1/4ですむ。つまり、フレーム・レートを約4倍にすることができる。
【0033】
また、容量CHは大きくしてもアンプAmpが電圧出力のため電位が小さくなることはない。さらに、加算用スイッチSWもしくは配線に浮遊容量があっても電位が低下することはない。
【0034】
また容量CHを大きくすることができるため、加算用スイッチもしくは配線でリーク電流があっても感度低下を招くことはないし、ノイズが増大することもない。この場合、容量CHはフォトダイオードPDの持つ容量より大きければ効果が高くなる。
【0035】
本実施形態では、増幅手段となる、アンプAmpと電流源はソースフォロワ回路を構成し、電圧は増幅していないが電荷を増幅することになる。勿論、電圧を増幅するタイプであっても本発明の効果があることは明らかである。この場合、電圧の増幅率とCHとの積がフォトダイオードPDの持つ容量より大きければ効果が高くなる。
【0036】
また別の効果として容量CHを大きくすることができるため、垂直出力線に出力するためのソース・フォロワ用のMOSトランジスタ(Amp2)も大きくできる。従来はこのMOSトランジスタを大きくするとMOSトランジスタのゲート容量が感度の低下を招くため大きくすることは困難であった。MOSトランジスタのショットノイズは(チャネル幅W)×(チャネル長L)の1/2乗に反比例するためMOSトランジスタのチャネル幅Wを大きくすれば垂直出力線に出力するためのソース・フォロワのノイズを無視できるほど小さくすることができる。
【0037】
また、さらに別の効果としてフォトダイオードの出力を受けるソース・フォロワのMOSトランジスタ(Amp1)のショットノイズや1/fノイズも低減することができる。このMOSトランジスタのゲート容量の影響で感度が低下させたくない理由から小さくすることが望まれるため、ある程度ショットノイズや1/fノイズが発生してしまう。
【0038】
通常モード時は、このノイズが出力に出てしまうが、加算モード時にはこのノイズを持った個別画素の電位を加算用スイッチSWにより平均化できるのでノイズ電圧は小さくなる。個々のランダムノイズを平均化するため、4画素の平均の場合は1/4の1/2乗、つまり1/2にノイズが減じられることになる。
【0039】
本実施形態では4画素を加算しているが、もっと多くの画素を加算する構成であればさらにこの効果が大きくなるは明らかである。
【0040】
以下、本発明による撮像装置について図8に示す従来の撮像装置とを対比して説明する。撮像装置の性能は一般的に(感度/ノイズ)、つまりS/Nで評価される。ここでは、n画素の加算を行うとする。
【0041】
従来例の感度Spは、本来の1つのフォトダイオードPDの感度Ssに対して、加算用スイッチの容量による低下率をα(α<1)とすると、
Sp=α・Ss
となる。
【0042】
従来例のノイズNpは、加算前の1つのフォトダイオードPDのノイズNsとソースフォロワのMOSトランジスタのノイズNmに対して、
Np=Np**(1/n)+Nm (**はべき乗の演算子)
となる。Nmが変化しない理由は加算後のフォトダイオードを出力するため、必ず1つのソース・フォロワを通過するからである。
【0043】
本実施形態の感度Siは加算用スイッチSWの低下がないので、
Si=Ss
である。
【0044】
本実施形態のノイズNiは先に述べたように垂直出力線への出力用ソース・フォロワのノイズは無視でき、フォトダイオードに接続されたソース・フォロワのMOSトランジスタのノイズをNmとすると、
Ni=(Ns+Nm)**(1/n)
すなわち、
Sp<Si、 Np>Ni
となり、性能の指針であるS/Nは、
Sp/Np << Si/Ni
となる。従って、本実施形態の効果は明らかである。
【0045】
本実施形態では、上述したS/Nの効果のみならず、S/H(サンプル&ホールド)回路が1画素内に入っているため、1つの撮像装置内のどの行の画素においても全画素と同じタイミングで検出光を蓄積することができ、1つの撮像装置内で像が歪んだり、多数枚の撮像装置を貼り合わせた大判のセンサパネルにおいて隣接する撮像装置で画像が不連続になることはない。
【0046】
(第2の実施形態)
図4は本発明の撮像装置の第2実施形態を示す4画素分の回路構成図である。なお、図4においては画素のフォトダイオードのリセット用スイッチは省略しているが、フォトダイオードのカソード側にリセット用のMOSトランジスタを接続し、リセット用のMOSトランジスタをオンすることでフォトダイオードをリセットする構成となっている。
【0047】
図4に示すように、本実施形態では一画素内のフォトダイオードPDからの信号を増幅して出力する増幅用ソースフォロワ(Amp1,電流源I1)と垂直出力線用ソースフォロワ(Amp2,電流源I2)の間にクランプ用容量CCLを設けている。このクランプ用容量CCLはフォトダイオードPDのリセット時におけるkTCノイズと固定パターンノイズ(FPN)を除去するためのものである。
【0048】
ノイズ除去は次のような動作により行うことができる。スイッチSW3をオンしてクランプ用容量CCLのアンプAmp2側の電極を一定の電位にする。この状態で、不図示のリセット用スイッチによりフォトダイオードPDをリセットすると、ノイズ成分がクランプ用容量CCLのアンプAmp1側の電極に蓄積される。スイッチSW3をオフした後フォトダイオードPDの信号電荷蓄積を行うと、クランプ用容量CCLのアンプAmp1側の電極の電位はフォトダイオードの信号(ノイズ成分を含む)からノイズ成分が引かれた分変動し、クランプ用容量CCLのアンプAmp2側にもノイズ成分が除去された分電位が変動することになる。こうして、クランプ用容量CCLにはノイズ成分が除去された信号が保持されることになる。
【0049】
クランプ用容量CCLのアンプAmp2側には第1の実施形態と同様に、加算用スイッチ10、11、12が接続され、加算用スイッチ10、11、12をオンすることで各画素のクランプ容量CCLの電位は4画素単位で加算前の4つの画素のクランプ容量CCLの電位の平均電位となる。本実施例においてもクランプ容量CCLを大きくすることができるため、加算用スイッチもしくは配線でリーク電流があっても感度の低下を招くことはないし、ノイズが増大することもない。この場合、クランプ容量CCLはフォトダイオードPDの持つ容量より大きければ効果が高くなる。そして、本実施形態においてもS/Nに関しては第1の実施形態と同等の効果を得ることができ、Sp/Np << Si/Niである。
【0050】
また本実施形態では、フォトダイオードのリセット時におけるkTCノイズと固定パターンノイズ(FPN)が除去が可能であり、さらなる感度の向上が図れる。
【0051】
(第3の実施形態)
図5は本発明の撮像装置の第3実施形態を示す1画素分の回路構成図である。
【0052】
図5においては、画素のフォトダイオードPDのリセット用スイッチMRを設けており、フォトダイオードPDのカソード側にリセット用のMOSトランジスタMRを接続し、リセット用のMOSトランジスタMRをオンすることでフォトダイオードPDをリセットする構成となっている。なお第1及び第2の実施形態においては、画素のフォトダイオードのリセット用スイッチを示していないが、本実施形態のフォトダイオードのリセット用スイッチMRと同様なリセット用スイッチを設けることができる。
【0053】
図5に示すように、本実施形態では、第2の実施形態と同様のクランプ用容量CCLを設けるとともに、信号のサンプルホールド用の容量CHSとノイズのサンプルホールド用の容量CHNとを設けている。容量CHSへは転送用のMOSトランジスタM4Sを介して増幅された信号が転送されて蓄積され、容量CHNへは転送用のMOSトランジスタM4Nを介して増幅されたノイズが転送されて蓄積される。垂直出力線へはそれぞれ選択用MOSトランジスタM5S,M5Nをオンすることで転送することができる。転送用のMOSトランジスタM4S,M4Nをオフすることで、フォトトランジスタPDと容量CHS,容量CHNと電気的に分離することができるので、フォトトランジスタPDの信号蓄積動作と容量CHS,容量CHNからの信号読み出し動作とを独立して行うことができる。MOSトランジスタM1(第1アンプ)とそれと接続される電流源とは第1のソースフォロワ回路を構成し、MOSトランジスタM2(第2アンプ)とそれと接続される電流源とは第2のソースフォロワ回路を構成し、MOSトランジスタM3S(第3アンプ)とそれと接続される電流源及びMOSトランジスタM3N(第3アンプ)とそれと接続される電流源は第3のソースフォロワ回路を構成する。
【0054】
クランプ用容量CCLのMOSトランジスタM2側には第2の実施形態と同様に、加算用スイッチSW10、11、12(SW12は不図示)が接続されている。そして、本実施形態においてもS/Nに関しては第1の実施形態と同等の効果を得ることができ、Sp/Np << Si/Niである。
【0055】
本実施形態においては、フォトダイオードのリセット時におけるkTCノイズと固定パターンノイズ(FPN)が除去でき、信号蓄積動作と信号読み出し動作とを独立して行うことができるので、全画素のフォトダイオードの蓄積タイミングを等しくすることができる。また、サンプルホールド回路を信号用とノイズ用の2回路設けているので、MOSトランジスタM1,M2の変動を除去することができる。
【0056】
(第4の実施形態)
図6は本発明の撮像装置の第4実施形態を示す1画素分の回路構成図である。本実施形態は図5に示す第3の実施形態の構成において、2系統のサンプルホールドの信号用容量CHSとノイズ用容量CHNの出力側にそれぞれ加算用スイッチSW10S,SW11S,SW12S、加算用スイッチSW10N,SW11N,SW12N(SW12S,SW12Nは不図示)を設けたものである。
【0057】
本実施形態においては、第3の実施形態と比較して、さらにMOSトランジスタM2のショットノイズ、1/fノイズが、
(1/n)**(1/2) (nは加算数)
になり、さらに低ノイズ化される。
【0058】
次に上記撮像装置を用いた撮像システムについて説明する。図7に基づいて、本発明の固体撮像素子をスチルカメラに適用した場合の一実施形態について詳述する。
【0059】
図7は本発明の撮像装置を“スチルビデオカメラ”に適用した場合を示すブロック図である。
【0060】
図7において、101はレンズのプロテクトとメインスイッチを兼ねるバリア、102は被写体の光学像を固体撮像素子104に結像させるレンズ、103はレンズ102を通った光量を可変するための絞り、104はレンズ102で結像された被写体を画像信号として取り込むための固体撮像素子、106は固体撮像素子104より出力される画像信号のアナログ−ディジタル変換を行うA/D変換器、107はA/D変換器106より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、108は固体撮像素子104、撮像信号処理回路105、A/D変換器106、信号処理部107に、各種タイミング信号を出力するタイミング発生部、109は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、110は画像データを一時的に記憶するためのメモリ部、111は記録媒体に記録または読み出しを行うためのインターフェース部、112は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、113は外部コンピュータ等と通信するためのインターフェース部である。
【0061】
次に、前述の構成における撮影時のスチルビデオカメラの動作について、説明する。
【0062】
バリア101がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、A/D変換器106などの撮像系回路の電源がオンされる。
【0063】
それから、露光量を制御するために、全体制御・演算部109は絞り103を開放にし、固体撮像素子104から出力された信号はA/D変換器106で変換された後、信号処理部107に入力される。そのデータを基に露出の演算を全体制御・演算部109で行う。
【0064】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部109は絞りを制御する。
【0065】
次に、固体撮像素子104から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部109で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【0066】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子104から出力された画像信号はA/D変換器106でA−D変換され、信号処理部107を通り全体制御・演算109によりメモリ部に書き込まれる。その後、メモリ部110に蓄積されたデータは、全体制御・演算部109の制御により記録媒体制御I/F部を通り半導体メモリ等の着脱可能な記録媒体112に記録される。又外部I/F部113を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【0067】
【発明の効果】
以上説明したように、本発明によれば、光電変換部から第1の増幅手段を用いて増幅した信号を容量に蓄積し、容量に保持した電位を第2の増幅手段を用いて更に増幅して出力することにより、撮像装置の加算動作時の感度の低下、ノイズ発生を抑制することができる。
【図面の簡単な説明】
【図1】本発明の撮像装置の第1実施形態を示す4画素分の回路構成図である。
【図2】画素をマトリスク状に配列して構成された撮像装置の回路構成図である。
【図3】本発明の第1実施形態の撮像装置の動作を示すタイミングチャートである。
【図4】本発明の撮像装置の第2実施形態を示す4画素分の回路構成図である。
【図5】本発明の撮像装置の第3実施形態を示す1画素分の回路構成図である。
【図6】本発明の撮像装置の第4実施形態を示す1画素分の回路構成図である。
【図7】本発明の固体撮像装置をスチルビデオカメラに適用した場合を示すブロック図である。
【図8】従来の撮像装置内の画素構成を示す回路図である。
【符号の説明】
PD フォトダイオード
Amp1,Amp2 アンプ
I1,I2 電流源
SW1,SW2,SW10,SW11,SW12 スイッチ

Claims (8)

  1. 光電変換部と、該光電変換部からの信号を増幅して出力する第1の増幅手段と、該増幅手段の出力側に接続される容量と、前記容量に保持された電位を更に増幅して出力する第2の増幅手段と、を有する画素を複数、マトリクス状に有し、
    該複数の画素のうちの2以上の前記画素の前記容量間を共通に接続する第1のスイッチ手段を更に備え、
    前記容量は、前記第1の増幅手段の出力側に一方の端子が接続されるとともに、他方の端子が固定電位とされる保持容量であることを特徴とする撮像装置。
  2. 光電変換部と、該光電変換部からの信号を増幅して出力する第1の増幅手段と、該増幅手段の出力側に接続される容量と、前記容量に保持された電位を更に増幅して出力する第2の増幅手段と、を有する画素を複数、マトリクス状に有し、
    該複数の画素のうちの2以上の前記画素の前記容量間を共通に接続する第1のスイッチ手段を更に備え、
    前記容量は、前記第1の増幅手段の出力側にクランプ容量として一方の端子が接続されるとともに、他方の端子に該他方の端子を一定の電位に設定するための第2のスイッチ手段が接続され、
    前記第1のスイッチ手段は、前記2以上の画素の前記他方の端子間に設けられていることを特徴とする撮像装置。
  3. 請求項1又は2に記載の撮像装置において、前記第1の増幅手段はソースフォロワ回路であることを特徴とする撮像装置。
  4. 請求項1又は2に記載の撮像装置において、前記第1の増幅手段の増幅率と前記容量との積が前記光電変換部の有する容量より大きいことを特徴とする撮像装置。
  5. 請求項に記載の撮像装置において、前記容量の他方の端子は前記第2の増幅手段の入力側に接続され、該第2の増幅手段の出力側には、前記光電変換部からの信号に基づく該第2の増幅手段からの出力を保持する信号保持用容量と、該第2の増幅手段からのノイズ出力を保持するノイズ保持用容量とが接続されていることを特徴とする撮像装置。
  6. 請求項に記載の撮像装置において、前記第1のスイッチ手段は複数の画素のうちの2以上の画素の、前記信号保持用容量間を共通に接続するスイッチ手段と前記信号保持用容量間を共通に接続するスイッチ手段とからなることを特徴とする撮像装置。
  7. 請求項1乃至のいずれかの請求項に記載の撮像装置において、前記光電変換部の容量値よりも前記容量の容量値の方が大きいことを特徴とする撮像装置。
  8. 請求項1乃至のいずれかの請求項に記載の撮像装置と、該撮像装置へ光を結像する光学系と、該撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
JP2001191787A 2001-06-25 2001-06-25 撮像装置および撮像システム Active JP3890207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001191787A JP3890207B2 (ja) 2001-06-25 2001-06-25 撮像装置および撮像システム

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001191787A JP3890207B2 (ja) 2001-06-25 2001-06-25 撮像装置および撮像システム
US10/174,990 US6914227B2 (en) 2001-06-25 2002-06-20 Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
EP16197737.6A EP3157247A1 (en) 2001-06-25 2002-06-24 Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
EP02254408.4A EP1271930B1 (en) 2001-06-25 2002-06-24 Image sensing apparatus capable of outputting image with converted resolution, its control method, and image sensing system
CNB021247927A CN1239015C (zh) 2001-06-25 2002-06-25 摄像装置及摄像系统

Publications (2)

Publication Number Publication Date
JP2003009003A JP2003009003A (ja) 2003-01-10
JP3890207B2 true JP3890207B2 (ja) 2007-03-07

Family

ID=19030349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001191787A Active JP3890207B2 (ja) 2001-06-25 2001-06-25 撮像装置および撮像システム

Country Status (1)

Country Link
JP (1) JP3890207B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680469B1 (ko) * 2005-01-31 2007-02-08 매그나칩 반도체 유한회사 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서
US7705900B2 (en) * 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
WO2008096434A1 (ja) * 2007-02-08 2008-08-14 Fujitsu Limited 信号読み出し方法、信号読み出し回路及びイメージセンサ
JP2009141838A (ja) * 2007-12-10 2009-06-25 Shimadzu Corp 撮像素子
US7777171B2 (en) * 2008-08-26 2010-08-17 Eastman Kodak Company In-pixel summing of charge generated by two or more pixels having two reset transistors connected in series
JP5257134B2 (ja) 2009-02-25 2013-08-07 コニカミノルタビジネステクノロジーズ株式会社 固体撮像素子およびそれを備えた撮像装置
FR2943178B1 (fr) * 2009-03-13 2011-08-26 New Imaging Technologies Sas Capteur matriciel a faible consommation
GB2474014B (en) 2009-09-24 2015-04-15 Selex Es Ltd IR detection system and method
JP6088560B2 (ja) * 2010-11-30 2017-03-01 富士フイルム株式会社 放射線検出素子及び放射線画像撮影装置
JP5739653B2 (ja) * 2010-12-03 2015-06-24 キヤノン株式会社 撮像装置
JP6080413B2 (ja) * 2012-07-13 2017-02-15 キヤノン株式会社 撮像装置、撮像システム、及びそれらの駆動方法。
US9420208B2 (en) 2012-07-13 2016-08-16 Canon Kabushiki Kaisha Driving method for image pickup apparatus and driving method for image pickup system
JP5883082B2 (ja) * 2014-07-07 2016-03-09 キヤノン株式会社 放射線撮像装置
WO2017085848A1 (ja) 2015-11-19 2017-05-26 オリンパス株式会社 固体撮像装置および撮像装置

Also Published As

Publication number Publication date
JP2003009003A (ja) 2003-01-10

Similar Documents

Publication Publication Date Title
US10685993B2 (en) Imaging device and imaging system
US10165212B2 (en) Solid-state imaging device having voltage lines including openings corresponding to pixel units
US9214491B2 (en) Solid-state imaging apparatus for causing an FD capacitor value to be variable without increasing a number of elements
US9148606B2 (en) Solid-state image capturing apparatus, driving method thereof and electronic apparatus
US8553101B2 (en) Solid-state image sensing device and image sensing system
US8698935B2 (en) Solid-state image pickup device and camera having arrayed pixels including amplifying units
US8053718B2 (en) Method for driving a photoelectric conversion apparatus having a reset unit for controlling a connection between signal lines
US8089545B2 (en) Solid-state image pickup device and control method thereof, and camera
US9343500B2 (en) Solid-state imaging device, driving method thereof, and electronic device
US5969758A (en) DC offset and gain correction for CMOS image sensor
US7999866B2 (en) Imaging apparatus and processing method thereof
US6441852B1 (en) Extended dynamic range image sensor system
EP0986898B1 (en) Cmos image sensor with improved fill factor
JP5173171B2 (ja) 光電変換装置、撮像装置及び信号読出方法
US7978240B2 (en) Enhancing image quality imaging unit and image sensor
JP4827508B2 (ja) 撮像システム
JP3963449B2 (ja) 撮像装置
JP3287056B2 (ja) 固体撮像装置
US8233071B2 (en) Image capturing apparatus comprising image sensor and plurality of pixels with simultaneous transfer of pixel electric charge from a first to an oppositely arranged second storage device
US7277130B2 (en) Image pick-up device and camera system comprising an image pick-up device
US7057150B2 (en) Solid state imager with reduced number of transistors per pixel
JP3774499B2 (ja) 光電変換装置
TWI363561B (en) Low noise sample and hold circuit
JP3962561B2 (ja) 固体撮像装置及びそれを用いた撮像システム
JP4497872B2 (ja) 撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7