CN1239015C - 摄像装置及摄像系统 - Google Patents

摄像装置及摄像系统 Download PDF

Info

Publication number
CN1239015C
CN1239015C CNB021247927A CN02124792A CN1239015C CN 1239015 C CN1239015 C CN 1239015C CN B021247927 A CNB021247927 A CN B021247927A CN 02124792 A CN02124792 A CN 02124792A CN 1239015 C CN1239015 C CN 1239015C
Authority
CN
China
Prior art keywords
switch
signal
pixel
pixel groups
camera head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021247927A
Other languages
English (en)
Other versions
CN1394079A (zh
Inventor
海部纪之
菊池伸
田代和昭
光地哲伸
结城修
野田智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001191787A external-priority patent/JP3890207B2/ja
Priority claimed from JP2001202352A external-priority patent/JP4551588B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1394079A publication Critical patent/CN1394079A/zh
Application granted granted Critical
Publication of CN1239015C publication Critical patent/CN1239015C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1562—Control of the image-sensor operation, e.g. image processing within the image-sensor for selective scanning, e.g. windowing, zooming

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

一种摄像装置，有多个像素，并通过加法读出其内的每个规定数目的像素，可变换清晰度而输出，各像素包括：光电变换部；放大来自所述光电变换部的信号的放大部件；以及有连接到所述放大部件的输出端的电容。该摄像装置还具有将所述多个像素中的两个以上像素的所述电容之间共用连接的多个开关。

Description

摄像装置及摄像系统
技术领域
本发明涉及摄像装置以及摄像系统，特别涉及可对来自多个像素的电荷进行加法运算、变换清晰度(分辨率)并输出的摄像装置、其控制方法、以及摄像系统。
背景技术
作为摄像装置，大致有CCD传感器和CMOS传感器。CCD传感器沿垂直方向和水平方向依次传送光电变换后的电荷，而CMOS传感器带有将各像素光电变换后的信号放大的放大器，使用垂直扫描电路和水平扫描电路依次输出放大后的信号。
但是，在摄像装置中，除了读出所有像素的标准操作以外，即使清晰度下降，也要求能够以快的帧频(速度)进行读出操作的方式。
还有通过上述CMOS传感器控制垂直扫描电路及水平扫描电路的扫描，能够进行CMOS传感器的随机存取扫描，将像素内差扫描的方法，但这种情况下，由于舍弃漏读的像素信息，所以不利于灵敏度。
因此，提出了以下方式：用开关使相邻的光电二极管等的光电变换部的输出端耦合来对电荷进行加法运算，换句话说，求电位的平均值，输出该信息。
图19A表示抽取摄像装置内的4像素的电路图。在图19A中，省略了光电二极管PD的复位用开关。
如图19A所示，通过使加法用开关SW30、31、32导通将4个光电二极管PD的阴极端耦合，对电荷进行加法运算，并通过使选择用开关SW20导通来选择像素，从放大器Tr20向垂直输出线VL输出电位的平均值。
此外，还有以下方法：如图19B所示，使传送用开关SW21导通将光电二极管PD的电荷传送到电容FD后，使传送用开关SW21断开，通过使加法用开关导通来与电容FD耦合，对电荷进行加法运算，并通过使选择用开关SW20导通来选择像素，从放大器Tr20向垂直输出线VL输出电位的平均值。
一般地，光电二极管PD的光产生的电荷少，所以为了获得高电位，期望尽力减小光电二极管PD的电容或图19B所示的电容FD。
另一方面，在加法用开关SW或连接用布线中，多少存在杂散电容CSW，因而灵敏度下降。此外，kTC噪声会增加。
此外，在加法用开关SW或连接用布线中存在漏泄电流ISW。因此，使重要的光电荷漏泄。而且，因伴随着漏泄电流的散粒噪声，噪声增大。
即，以提高灵敏度为目的附加的加法用开关SW和连接用布线反而导致灵敏度的下降。
此外，图20是表示摄像装置的摄像区域中的像素间的现有的加法运算方式的另一例的示意结构图。在图20所示的摄像装置中，在排列的像素P间配置加法用开关，对每个加法用开关设置解码器D，以便控制各加法用开关。而且，在摄像装置内布满多个控制线CL来控制各解码器D，在摄像装置的加法模式时控制各解码器D，并使各加法周开关分别导通截止。
但是，在各像素间设置图20所示的加法用开关，或对每个加法用开关设置解码器等开关控制部和控制线，将导致摄像区域中的加法用电路的占有面积的增大。
发明内容
本发明是鉴于上述问题的发明，其第1目的在于，在为了清晰度变换而进行像素的加法读出的情况下，抑制灵敏度的下降。
为了实现上述目的，本发明的摄像装置具有多个像素，其特征在于，各像素包括：光电变换部；放大并输出来自所述光电变换部的信号的第1放大部件；以及具有连接到所述第1放大部件的输出端的电容，并使所述多个像素中的两个以上像素的所述电容间共用连接的多个第1开关。
此外，本发明的第2目的在于，减小用于进行像素的加法读出的电路结构。
为了实现上述目的，本发明的摄像装置的特征在于，包括：二维排列的多个像素；第1开关，连结各第1像素组内的像素，以便加法读出规定数目的像素组成的第1像素组的信号；第2开关，连接所述多个第1像素组，以便加法读出多个所述第1像素组组成的第2像素组的信号；第1共用控制线，连接到所述多个第1像素组内的所述第1开关，进行导通/截止的控制；第2共用控制线，连接到所述第2开关，进行导通/截止的控制；选择电路，输出选择排列在规定方向上的多个像素组成的像素列的选择信号；以及变换电路，将所述选择信号变换成控制所述第1及第2开关的控制信号；所述摄像装置具有：分别独立读出来自多个像素的信号的第1模式；加法读出每个所述第1像素组的信号的第2模式；以及加法读出每个所述第2像素组的信号的第3模式；所述变换电路将所述选择信号变换成在所述第1模式时使所述第1和所述第2开关截止的信号，在所述第2模式时使所述第1开关导通、所述第2开关截止的信号，在第3模式时使所述第1和所述第2开关导通的信号，并输出到所述第1和第2共用控制线。
此外，本发明的摄像装置的特征在于，包括：二维排列的多个像素；第1开关，将各第1像素组内的像素连结，以便加法读出规定数目的像素组成的第1像素组的信号；第2开关，将所述第1像素组连结，以便加法读出多个所述第1像素组组成的第2像素组的信号；第1共用控制线，连接到所述多个第1像素组内的所述第1开关，进行导通/截止的控制；第2共用控制线，连接到第2开关，进行导通/截止的控制；以及控制部件，通过所述第1和第2共用控制线来控制所述第1和第2开关；所述摄像装置具有：分别独立读出来自多个像素的信号的第1模式；加法读出每个所述第1像素组的信号的第2模式；以及加法读出每个所述第2像素组的信号的第3模式；所述控制部件进行控制，使得在所述第1模式时使所述第1和所述第2开关截止，在所述第2模式时使所述第1开关导通、所述第2开关截止，而在所述第3模式时使所述第1和所述第2开关导通。
附图说明
本发明的其他特征和优点通过参照附图的以下说明变得明确。再有，在附图中，对于相同或同样的结构附以相同的参考标号。
附图包含在说明书中，构成其一部分，表示本发明的实施形态，其记述都用于说明本发明的原理。
图1是表示本发明第1实施例的摄像装置的四像素的电路结构的图。
图2是表示将图1所示的像素排列成矩阵状而构成的摄像装置的电路结构的图。
图3A和图3B是表示本发明第1实施例的摄像装置的工作情况的定时图。
图4是表示本发明第2实施例的摄像装置的四像素的电路结构的图。
图5是表示本发明第3实施例的摄像装置的1像素的电路结构的图。
图6是表示本发明第4实施例的摄像装置的1像素的电路结构的图。
图7是表示本发明第5实施例的摄像装置的结构示意图。
图8A～图8C是表示本发明第5实施例的一像素结构的结构图。
图9A～图9D是分别表示本发明第5实施例的4像素加法状态、16像素加法状态、64像素加法状态、256像素加法状态的示意图。
图10A～图10D是说明本发明第5实施例的加法方式的说明图。
图11是表示本发明第6实施例的摄像元件的结构示意图。
图12是表示输出控制本发明第6实施例的加法开关用开关和像素选择用开关的信号的电路的图。
图13A和图13B是表示图12的电路使用的逻辑运算电路及其真值表的图。
图14是本发明第6实施例的全像素读出模式情况下的定时图。
图15是本发明第6实施例的4像素加法模式情况下的定时图。
图16是本发明第6实施例的16像素加法模式情况下的定时图。
图17是本发明第6实施例的64像素加法模式情况下的定时图。
图18是表示将本发明的摄像装置应用于静像摄象机情况下的方框图。
图19A和图19B是表示现有的摄像装置内的像素结构的电路图。
图20是表示一例现有的摄像元件的摄像区域中的像素间的加法方式的示意结构图。
具体实施方式
以下，参照附图详细地说明本发明的优选实施例。
(实施例1)
图1是表示本发明的摄像装置的第1实施例的4像素的电路结构图。图2是将像素排列成矩阵状而构成的摄像装置的电路结构图。再有，在图1和图2中省略像素的光电二极管的复位用开关。图2的区域A表示进行加法的4像素的像素区域。
如图1所示，一像素包括：光电二极管PD；光电二极管PD的阴极端连接到栅极，放大输出存储在光电二极管PD中的信号的晶体管Tr1(在本第1实施例中为MOS晶体管)；连接到晶体管Tr1的漏极端的电流源I1(晶体管Tr1和电流源I1构成放大部件)；连接到晶体管Tr1的漏极端的采样用开关SW1；保持通过开关SW1传输的信号的电容CH；进一步放大输出电容CH中存储的信号的晶体管Tr2(在本第1实施例中为MOS晶体管)；连接到晶体管Tr2的源极端的像素选择用开关SW2；连接到晶体管Tr2的漏极端的电流源I2；晶体管Tr2的漏极端被连接到垂直输出线VL。
在各像素的电容CH和晶体管Tr2的栅极之间，通过开关SW10、SW12连接沿垂直输出线VL的长度方向相邻排列的像素间。此外，在像素的电容CH和晶体管Tr2的栅极之间，通过开关SW11连接沿与垂直输出线VL的长度方向垂直的方向相邻排列的像素间。
通过使ADD信号为高电平，开关SW10、SW11、SW12都导通，开关SW10、SW11、SW12连接的连接点(电容CH和晶体管Tr2的栅极之间)被共用连接。
图3A是表示具有上述结构的摄像装置的通常驱动时(通常模式)的定时图，在通常模式中分别独立地读出来自各像素的信号。在通常模式中，使ADD信号始终为低电平，开关SW10、SW11、SW12为截止状态。
首先，采样保持信号S/H为高电平，使开关SW1为导通(ON)状态，对光电二极管PD中存储的电荷所对应的信号(放大过的信号)进行采样，保持在电容CH中。这里，所有像素集中进行采样和保持。
接着，从垂直扫描电路的移位寄存器(SR)输出的选择信号SEL1、SEL2、SEL3、…依次为高电平，从施加各选择信号的沿水平方向排列的像素组分别向各个垂直输出线VL放大输出电容CH保持的信号。输出到各垂直输出线VL的信号在各选择信号分别为高电平期间经水平扫描电路MUX被依次选择而作为输出信号OUT输出。
图3B是表示具有上述结构的摄像装置的加法读出驱动(加法模式)的定时图。
首先，使采样保持信号S/H为高电平，使开关SW1为导通状态，对光电二极管PD中存储的电荷所对应的信号(放大过的信号)进行采样，保持在电容CH中。这里，所有像素集中进行采样和保持。接着，使采样保持信号S/H为低电平，使开关SW1截止后，ADD信号为高电平，开关SW10、SW11、SW12为导通状态。于是，各像素的电容CH的电位为按以四像素为单位加法运算前的4个像素电容CH电位的平均电位。
接着，使移位寄存器(SR)输出的选择信号每隔1行、即SEL1、SEL3、SEL5、…(或SEL2、SEL4、SEL6、…)那样依次为高电平，从施加各选择信号的沿水平方向排列的像素组分别向各个垂直输出线VL放大输出电容CH保持的信号。此时，电容CH的电位是以4像素为单位的相同电位，所以不需要使选择信号SEL2、SEL4、SEL6、…(或SEL1、SEL3、SEL5、…)为高电平。
在各选择信号分别为高电平期间由水平扫描电路MUX每隔1列来选择输出到各垂直输出线的信号，4像素的平均输出被作为输出信号OUT输出。
在图3A所示的通常模式中，对于水平扫描电路MUX输出所有像素的输出来说，在图3B所示的加法模式中，仅输出与全像素的1/4相当的像素输出，所以1帧所需要的时间大约1/4即可。即，可以使帧速率提高约4倍。
此外，即使增大电容CH的容量，也因晶体管Tr1的电压输出而使电位不减小。而且，即使在加法用开关SW或布线上有杂散电容，电位也不下降。
此外，可以增大电容CH，所以即使在加法用开关或布线中有漏泄电流，也不招致灵敏度下降，不增大噪声。这种情况下，只要电容CH比光电二极管PD具有的电容大，则效率高。
在第1实施例中，作为放大部件的晶体管Tr1、Tr2和电流源I1、I2分别构成源跟随器电路，不放大电压，但放大电荷。不用说，即使是放大电压的类型，也有本发明的效果。这种情况下，只要电压的放大率和电容CH之积比光电二极管PD具有的电容大，则效果提高。
此外，可以增大电容Cx，所以也可以增大用于输出到垂直输出线VL的源跟随器用的晶体管Tr2(MOS晶体管)的沟道宽度。以往，如果增大该晶体管Tr2的沟道宽度，则导致晶体管Er2的栅极电容的灵敏度下降，所以难以增大。由于MOS晶体管的散粒噪声与(沟道宽度W)×(沟道长度L)的1/2方成反比，所以如果增大MOS晶体管Er2的沟道宽度W，则可以将输出到垂直输出线VL的源跟随器的噪声减小到可以忽略的程度。
此外，还可以降低接收光电二极管PD的输出的源跟随器的MOS晶体管Tr1的散粒噪声和1/f噪声。详细地说，期望减小MOS晶体管Tr1的沟道宽度来防止在栅极电容的影响下降低灵敏度，因而会产生某种程度散粒噪声和1/f噪声。
通常模式时，该噪声出现在输出中，但在加法模式时，可以通过加法用开关SW对具有该噪声的个别像素的电位进行平均，所以噪声电压变小。由于对各个随机噪声进行平均，所以4像素平均情况下，噪声被减小到1/4的1/2方、即1/2。
再有，在第1实施例中，将每4像素的输出相加，但也可以将每9像素或16像素相加来构成，在该情况下，显然该效果增大。
以下，对比说明本发明的第1实施例的摄像装置和图19A及图19B所示的现有的摄像装置。摄像装置的性能一般按(灵敏度/噪声)、即S/N比来评价。这里，假设进行n像素的加法运算。
现有例的灵敏度Sp相对于原来一个光电二极管PD的灵敏度Ss，如果加法用开关的电容造成的下降率为α(α＜1)，则有
Sp＝α·Ss。
此外，现有例的噪声Np相对于加法前的一个光电二极管PD的噪声Ns和源跟随器的MOS晶体管Tr20的噪声Nm为
Np＝Np**(1/n)+Nm(**是指数运算符)。Nm不变化的理由在于，为了输出加法后的电荷，必须通过一个源跟随器。
第1实施例的灵敏度Si因加法用开关的电容而几乎不下降，所以有
Si＝Ss。
第1实施例的噪声Ni如上述那样，可以忽略对垂直输出线VL的输出用源跟随器的MOS晶体管Tr2的噪声，如果连接到光电二极管PD的源跟随器的MOS晶体管Er1的噪声为Nm，则
Ni＝(Ns+Nm)**(1/n)。
即，变成Sp＜Si、Np＞Ni，作为性能指针的S/N变为Sp/Np＜＜Si/Ni。因此，第1实施例的效果明显。
在第1实施例中，除了上述的S/N比提高的效果以外，还有以下效果。即，通过S/H信号将信号电荷传送到各像素内的电容CH，所以在一个摄像装置内的任何行的像素中都能够按所有像素相同的定时传送通过光电二极管PD进行光电变换所得的电荷。因此，可以防止图像失真，并防止在将多片摄像装置粘结的大尺寸的传感器板中从相邻的摄像装置获得的图像不连续。
(第2实施例)
图4是本发明的摄像装置的第2实施例的4像素的电路结构图。再有，在图4中具有以下结构：省略像素的光电二极管的复位用开关，但在光电二极管的阴极端连接复位用的MOS晶体管，通过使复位用的MOS晶体管导通来对光电二极管进行复位。
如图4所示，在第2实施例中，在放大并输出来自一像素内的光电二极管PD的信号、晶体管Tr1和电流源I1组成的放大用源跟随器与晶体管Tr2和电流源I2组成的垂直输出线用源跟随器之间设置箝位用电容CCL。该箝位用电容CCL用于除去光电二极管PD复位时的kTC噪声和固定型噪声(FPN)。
噪声除去可以通过以下的操作进行。使开关SW3导通，使箝位用电容CCL的晶体管Tr2侧的电极为固定的电位。在该状态下，通过未图示的复位用开关将光电二极管PD复位时，噪声分量被存储在箝位用电容CCL的晶体管Tr1侧的电极上。在使开关SW3截止后进行光电二极管PD的信号电荷存储时，箝位用电容CCL的晶体管Tr1侧的电极的电位进行从光电二极管PD的信号(包含噪声分量)中减去噪声分量的变动，在箝位用电容CCL的晶体管Tr2侧也变动除去噪声分量的电位。这样，在箝位用电容CCL中保持除去了噪声分量的信号。
在箝位用电容CCL的晶体管Tr2侧与第1实施例同样，连接加法用开关SW10、SW11、SW12，通过使加法用开关SW10、SW11、SW12导通，来使各像素的箝位电容CCL的电位成为以4像素为单位的加法前4个像素的箝位电容CCL电位的平均电位。在第2实施例中也可以增大箝位电容CCL，所以即使在加法用开关或布线中有漏泄电流，也不导致灵敏度的下降，噪声也不增大。这种情况下，只要箝位电容CCL比光电二极管PD具有的电容大，则效果提高。因而，在第2实施例中，在有关S/N比方面也可以获得与第1实施例同等的效果，即Sp/Np＜＜Si/Ni。
此外，在第2实施例中，能够除去光电二极管复位时的kTC噪声和固定型噪声(FPN)，进一步提高灵敏度。
(第3实施例)
图5是表示本发明的摄像装置的第3实施例的1像素部分的电路结构图。
在图5中，具有以下结构：设置像素的光电二极管PD的复位用开关MR，在光电二极管PD的阴极端连接复位用的MOS晶体管MR，通过使复位用的MOS晶体管MR导通，来对光电二极管PD进行复位。再有，在第1及第2实施例中，未示出像素的光电二极管的复位用开关，但可以设置与第3实施例的光电二极管的复位用开关MR同样的复位用开关。
如图5所示，在第3实施例中，设置与第2实施例同样的箝位用电容CCL，同时设置信号采样保持用的电容CHS和噪声采样保持用的电容CHN。向电容CHS传送并存储通过传送用的MOS晶体管M4N放大的噪声。可以通过分别使选择用MOS晶体管M5S、M5N导通向垂直输出线VLS、VLN进行传送。通过使传送用的MOS晶体管M4S、M4N截止，可以使光电二极管PD和电容CHS、电容CHN进行电隔离，所以可以独立地进行光电二极管PD的信号存储操作和来自电容CHS、电容CHN的信号读出操作。
MOS晶体管M1和与其连接的电流源构成第1源跟随器电路(第1放大器)，MOS晶体管M2和与其连接的电流源构成第2源跟随器电路(第2放大器)，MOS晶体管M3S和与其连接的电流源及MOS晶体管M3N和与其连接的电流源分别构成第3及第4源跟随器电路(第3、第4放大器)。
在箝位用电容CCL的MOS晶体管M2侧与第2实施例同样，连接加法用开关SW10、SW11、SW12(SW12未图示)。因而，在第3实施例中，在有关S/N比方面也可以获得与第1实施例同等的效果，即Sp/Np＜＜Si/Ni。
在第3实施例中，可以除去光电二极管复位时的kTC噪声和固定型噪声(FPN)，可以独立进行信号存储操作和信号读出操作，所以可以使所有像素的光电二极管的存储定时相等。此外，将采样保持电路设置为信号用和噪声用这两个电路，所以可以除去MOS晶体管M1、M2的变动。
(第4实施例)
图6是表示本发明第4实施例的摄像装置的1像素部分的电路结构图。第4实施例是在图5所示的第3实施例的结构中，在二系统的采样保持的信号用电容CHS和噪声用电容CHN的输出端分别设置加法用开关SW10S、SW11S、SW12S、加法用开关SW10N、SW11N、SW12N(SW12S、SW12N未图示)。
在第4实施例中，与第3实施例比较，MOS晶体管M2的散粒噪声、1/f噪声为
(1/n)**(1/2)   (n是加法数)，进一步低噪声化。
如以上说明，根据本发明，可以抑制摄像装置的加法操作时的灵敏度下降、抑制噪声产生。
(第5实施例)
图7是表示本发明摄像装置的第5实施例的示意结构图。这里，示出8×8的像素。A11～A88表示各像素，S1～S8表示控制加法开关(SW)的控制线，CL表示多个加法模式控制线，51～58表示解码器，59表示通过控制解码器51～58，来控制来自像素的电荷读出的控制部。图8A～图8C是表示一像素结构的结构图。图9A～图9D分别是表示4像素加法状态、16像素加法状态、64像素加法状态、256像素加法状态的概念图。
如图9A所示，在4像素加法的情况下，控制部59在图7所示的控制线S1、S3、S5、S7这样的每隔1行上形成高电平，使分别连接的加法用开关导通，以4像素为单位共用连接像素。例如，在图9A所示的区域A中使像素A11、A12、A21、A22被共用连接，进行信号电荷的加法。
如图9B所示，在16像素加法的情况下，控制部59在如图7所示的控制线S1、S2、S3、S5、S6、S7那样以每三行隔开一行形成高电平，使分别连接的加法用开关导通，以16像素为单位共用连接像素。例如，在图9B所示的区域B中使像素A11～A14、A21～A24、A32～A34、A41～A44被共用连接，进行信号电荷的加法。
如图9C所示，在64像素加法的情况下，控制部59在如图7所示的控制线S1～S7、S9～S15(S9～S15未图示)那样以每7行隔开一行形成高电平，使分别连接的加法用开关导通，以64像素为单位共用连接像素。例如，在图9C所示的区域C中使像素A11～A88被共用连接，进行信号电荷的加法。
如图9D所示，在256像素加法的情况下，控制部59在如图7所示的控制线S1～S15、S17～S31(S9～S31未图示)那样以每15行隔开一行形成高电平，使分别连接的加法用开关导通，以256像素为单位共用连接像素。
再有，在第5实施例中，以图9A所示的区域A作为第1像素组(4个像素和3个加法用开关)，第2像素组是图9B所示的区域B，第3像素组是图9C所示的区域C。此外，以图9B所示的区域B作为第2像素组(16个像素和15个加法用开关)，第3像素组是图9C所示的区域C。
下面用图10A～图10D说明上述加法方式，4像素加法的情况如图10A所示，使用3个加法用开关将4个像素(图中，用表示1像素)相加。这里的加法像素单位为加法区域A。接着，16像素加法的情况如图10B所示，使用3个加法用开关将4个4像素相加后的加法区域A相加。这里的加法像素单位为加法区域B。接着，64像素加法的情况如图10C所示，使用3个加法用开关将4个16像素相加后的加法区域B相加。这里的加法像素单位为加法区域C。接着，256像素加法的情况如图10D所示，使用3个加法用开关将4个64像素相加后的加法区域C相加。这里的加法像素单位为加法区域D。从图10A～图10D可理解，在第5实施例中，形成使3个加法用开关导通并连接各个像素或4个加法区域的结构。
下面用图8A～图8C来说明一像素的结构例。如图8A所示，光电二极管PD的阴极端连接到第1放大器Amp61，在第1放大器Amp61的输出端连接构成采样保持电路的开关(该开关是受采样/保持信号(S/H)控制的采样开关)、电容C，电容C被连接到第2放大器Amp62。第2放大器Amp62的输出通过受控制信号G控制的开关输出到垂直输出线SL。第1放大器Amp61例如图8B所示，由MOS晶体管M61和电流源I61构成的源跟随器电路构成。第2放大器Amp62例如图8C所示，由MOS晶体管M62和连接到其漏极端(受施加在控制线GL上的控制信号G控制)MOS晶体管M63构成。像素的加法通过用加法开关(SW)将像素的电容C之间连接来进行，将电容C中存储的电荷相加，换句话说，可以作为电位的平均值输出。
再有，各像素的结构不限于图8A～图8C所示的结构，也可以是具有公知结构的像素。此外，例如，在第1～第4实施例中能够采用具有上述结构的像素。
以上，说明了像素的加法读出操作，但通过使加法用开关都截止，可以进行从全像素读出输出的操作。
根据上述的第5实施例，可以将进行像素的加法读出的开关控制的解码器共用化，所以可以减小电路结构。
(第6实施例)
在上述第5实施例中，示出了将用于控制对像素进行加法运算的加法用开关的解码器与用于读出来自像素的信号的扫描电路分别设置的情况。在第6实施例中，说明以下实例：使用来自用于读出来自像素的信号的移位寄存器等扫描电路的信号，来控制对像素进行加法运算的加法用开关。
再有，对于第6实施例的各像素的结构来说，与上述第5实施例同样，可采用具有公知结构的像素，例如图8A～图8C，也可以采用第1～第4实施例中具有上述结构的像素。
图11是表示本发明第6实施例的摄像装置的示意结构图。在图11中，Sw81～Sw88是控制加法开关的信号线及向该信号线供给的信号，G1～G8是从单方向排列的像素组进行各个信号输出控制的信号。信号G1～G8的各信号例如施加在图8A所示的控制线GL上。图12是表示用于输出控制加法用开关和像素选择用开关的信号的电路图。图13A及图13B是表示图12中使用的逻辑运算电路及其真值表的图。
图14是通常模式(全像素读出)情况下的定时图，图15是4像素加法模式(全像素读出)情况的定时图，图16是16像素加法模式情况的定时图，图17是64像素加法模式情况的定时图。
如图12所示，用于输出控制加法用开关和像素选择用开关的信号的电路由输出信号Q1～Q8的移位寄存器71和逻辑运算电路70构成。逻辑运算电路70由图13A所示的逻辑门电路1和图13B所示的逻辑门电路2(“与”门)构成，逻辑门电路1、2的输入端分别连接在输出移位寄存器的信号Q1～Q8的端子间，从逻辑门电路1的输出端输出控制信号G1～G8，从逻辑门电路2的输出端输出控制信号Sw81～Sw88。OE是对移位寄存器71的输出进行通断控制的信号。此外，SIN是移位寄存器71控制取入从CLK电路72供给的CLK信号的定时的信号，OE信号和SIN信号从定时发生部(TG)73输出。TG73按照从CLK电路72供给的CLK信号和表示由未图示的模式切换开关切换后的读出模式的模式切换信号，输出图14～图17的某一个所示的OE信号及SIN信号。
在图14所示的通常模式(全像素读出)中，在SIN为高电平时，仅在1个脉冲取入中使时钟CLK起作用，所以按照从移位寄存器71输出的信号Q1～Q8，控制信号G1～G8依次变为高电平，控制信号Sw81～Sw88都以低电平保持，加法开关全部为截止状态，所以对每个像素行从各像素向垂直输出线输出信号。
在图15所示的4像素加法模式中，在SIN为高电平时时钟CLK为2脉冲输入，所以在移位寄存器71内部生成两个移位脉冲。从移位寄存器71同时双脉冲输出信号Q1和Q2、Q3和Q4、…，按照该脉冲，控制信号G2、G4、G6、G8变为高电平，控制信号Sw81、Sw83、Sw85、Sw87变为高电平，由控制信号Sw81、Sw83、Sw85、Sw87控制的加法开关变为导通状态，所以进行图9A所示的4像素加法处理，例如输出图9A的区域A内的像素的电荷加法(平均电位)值。
在图16所示的16像素加法模式中，在SIN为高电平时时钟CLK为4脉冲输入，所以在移位寄存器71内部生成4个移位脉冲。从移位寄存器71同时四脉冲输出信号Q1～Q4、Q5～Q8，按照该脉冲，控制信号G4、G8变为高电平，控制信号Sw81～Sw83、Sw85～Sw87变为高电平，由控制信号Sw81～Sw83、Sw85～Sw87控制的加法开关变为导通状态，所以进行图9B所示的16像素加法处理，例如输出图9B的区域B内的像素的电荷加法(平均电位)值。
在图17所示的64像素加法模式中，在SIN为高电平时时钟CLK为8脉冲输入，所以在移位寄存器71内部生成8个移位脉冲。从移位寄存器71同时八脉冲输出信号Q1～Q8，按照该脉冲，控制信号G8变为高电平，控制信号Sw81～Sw87变为高电平，由控制信号Sw81～Sw87控制的加法开关变为导通状态，所以进行图9C所示的64像素加法处理，例如输出图9C的区域C内的像素的电荷加法(平均电位)值。
在以上说明的第6实施例中，由排列的4(a＝4)个像素、3(a-1＝3)个第1开关构成第1像素组，由排列的4(b＝4)个像素、3(b-1＝3)个第2开关构成第2像素组，由排列的4(c＝4)个第2像素组和3(b-1＝3)个第3开关构成第3像素组的情况为例，来进行4像素加法、16像素加法、64像素加法，但像素或像素组的数目不限于4个，也可以是2、3或5以上的像素或像素组。
根据上述第6实施例，可以使用共用的移位寄存器和逻辑运算电路来进行用于像素的加法读出的开关控制，所以可以减小电路结构。
(第7实施例)
下面说明使用上述第1至第6摄像装置的摄像系统。根据图18，详细说明将本发明的摄像装置应用于静止摄象机情况下的一实施例。
图18是表示将本发明的摄像装置应用于“静止摄象机”情况下的方框图。
在图18中，101是兼备透镜的保护器和主开关的挡板，102是将被摄体的光学像成像在摄像元件(摄像装置)104上的透镜，103是可改变通过透镜102的光量的光圈，104是将用透镜102成像的被摄体作为图像信号取入的摄像元件，106是进行从摄像元件104输出的图像信号的模-数变换的A/D变换器，107是对从A/D变换器106输出的图像数据进行各种校正并对数据进行压缩的信号处理部，108是向摄像元件104、摄像信号处理电路105、A/D变换器106、信号处理部107输出各种定时信号的定时发生部，109是控制各种运算和静止摄象机整体的整体控制-运算部，110是暂时存储图像数据的存储部，111是用于在记录媒体上进行记录或读出的接口部，112是用于进行数据的记录或读出的可装卸半导体存储器等记录媒体，113是用于与外部计算机等进行通信的接口部。
下面说明上述结构的摄像时的静止摄象机的工作情况。
挡板101打开后主电源被导通，接着控制系统的电源导通，进而，A/D变换器106等的摄像系统电路的电源被导通。
接着，为了控制曝光量，整体控制-运算部109打开光圈103，从摄像元件104输出的信号经A/D变换器106变换后，被输入到信号处理部107。根据该数据，整体控制-运算部109进行露出的运算。
根据进行该测光后的结果来判断亮度，按照其结果，整体控制-运算部109控制光圈。
接着，根据从摄像元件104输出的信号，由整体控制-运算部109取出高频分量，并运算至被摄体的距离。然后，驱动透镜102并判断是否聚焦，在判断为不聚焦时，再次驱动透镜并进行测距。
然后，在确认了聚焦后开始曝光。曝光结束后，从摄像元件104输出的图像信号由A/D变换器106进行A-D变换，通过信号处理部107，由整体控制-运算部109写入到存储部110。然后，存储在存储部110中的数据通过整体控制-运算部109的控制，经记录媒体控制I/F被记录在可装卸的半导体存储器等记录媒体112上。或者，也可以经外部I/F部113直接输入到计算机等中，进行图像的加工。
本发明不限于上述实施例，在不脱离本发明的精神和范围的情况下，能够进行各种变更和变形。因此，为了公正地划分本发明的范围，可参见所附权利要求书。

Claims (18)

1.一种摄像装置，具有二维排列的多个像素，其特征在于，各像素具有：
光电变换部；
放大并输出来自所述光电变换部的信号的第1放大部件；
连接到所述第1放大部件的输出端的电容；以及
放大所述电容保持的信号并输出的第2放大部件，
所述摄像装置还包括多个使所述二维排列的像素中的两个以上像素的所述电容间共用连接的第1开关，所述多个第1开关每个设在多个像素之间。
2.如权利要求1所述的摄像装置，其特征在于，各像素还具有用于设定固定电位的第2开关，
所述电容的一个端子被连接到所述第1放大部件的输出端，同时在另一端子上连接第2开关，
所述第1开关设置在所述两个以上像素所包含的所述电容的所述另一端子间。
3.如权利要求2所述的摄像装置，其特征在于，各像素还包括：
连接到所述第2放大部件的输出端，根据来自所述光电变换部的信号来保持来自该第2放大部件的输出的信号保持用电容；以及
保持来自所述第2放大部件的噪声输出的噪声保持用电容。
4.如权利要求3所述的摄像装置，其特征在于，
各所述第1开关包括在多个像素中两个以上像素的所述信号保持用电容之间进行共用连接的开关、以及在所述噪声保持用电容之间进行共用连接的开关。
5.如权利要求1所述的摄像装置，其特征在于，
所述第1开关，在由规定数目的像素组成的第1像素组的所述电容之间进行共用连接，
所述摄像装置还包括：
第2开关，将所述第1像素组连结，以便加法读出多个所述第1像素组组成的第2像素组的信号；
第1共用控制线，连接到所述多个第1像素组内的所述第1开关，进行导通/截止的控制；
第2共用控制线，连接到第2开关，进行导通/截止的控制；以及
控制部件，通过所述第1和第2共用控制线来控制所述第1和第2开关；
所述摄像装置具有：分别独立读出来自多个像素的信号的第1模式；加法读出每个所述第1像素组的信号的第2模式；以及加法读出每个所述第2像素组的信号的第3模式；
所述控制部件进行控制，使得在所述第1模式时使所述第1和所述第2开关截止，在所述第2模式时使所述第1开关导通、所述第2开关截止，而在所述第3模式时使所述第1和所述第2开关导通。
6.如权利要求5所述的摄像装置，其特征在于，通过数目比所述各第1像素组中包含的像素数目少1的所述第1开关，来连结所述第1像素组中包含的电容。
7.如权利要求5所述的摄像装置，其特征在于，通过数目比所述各第2像素组中包含的所述第1像素组的数目少1的所述第2开关，来连结所述各第2像素组中包含的所述第1像素组。
8.如权利要求5所述的摄像装置，其特征在于，
还包括第3开关，连结所述多个第2像素组，以便加法读出多个所述第2像素组组成的第3像素组的信号；
所述摄像装置还具有加法读出每个所述第3像素组的信号的第4模式，
所述控制部件在所述第4模式时进行导通所述第1至第3开关的控制。
9.如权利要求8所述的摄像装置，其特征在于，
通过数目比所述各第3像素组中包含的所述第2像素组的数目少1的所述第3开关，来连结所述各第3像素组中包含的所述第2像素组。
10.如权利要求5所述的摄像装置，其特征在于，
所述第2开关将所述电容间共用连接。
11.如权利要求8所述的摄像装置，其特征在于，
所述第3开关将所述电容间共用连结。
12.如权利要求1所述的摄像装置，其特征在于，
所述第1开关，在由规定数目的像素组成的第1像素组的所述电容之间进行共用连接，
所述摄像装置还包括：
第2开关，连接所述多个第1像素组，以便加法读出多个所述第1像素组组成的第2像素组的信号；
第1共用控制线，连接到所述多个第1像素组内的所述第1开关，进行导通/截止的控制；
第2共用控制线，连接到所述第2开关，进行导通/截止的控制；
选择电路，输出选择排列在规定方向上的多个像素组成的像素列的选择信号；以及
变换电路，将所述选择信号变换成控制所述第1及第2开关的控制信号；
所述摄像装置具有：分别独立读出来自多个像素的信号的第1模式；加法读出每个所述第1像素组的信号的第2模式；以及加法读出每个所述第2像素组的信号的第3模式；
所述变换电路将所述选择信号变换成在所述第1模式时使所述第1和所述第2开关截止的信号，在所述第2模式时使所述第1开关导通、所述第2开关截止的信号，在第3模式时使所述第1和所述第2开关导通的信号，并输出到所述第1和第2共用控制线。
13.如权利要求12所述的摄像装置，其特征在于，
所述选择电路在所述第2模式时，输出同时选择连接所述各第1像素组的各多个像素列的选择信号，在所述第3模式时，输出同时选择连接所述各第2像素组的各多个像素列的选择信号。
14.如权利要求13所述的摄像装置，其特征在于，
还包括第3开关，连接所述多个第2像素组，以便加法读出多个所述第2像素组组成的第3像素组的信号，
所述摄像装置还具有加法读出每个所述第3像素组中的信号的第4模式，
所述变换电路在所述第4模式时，将所述选择信号变换成使所述第1至第3开关导通的信号。
15.如权利要求14所述的摄像装置，其特征在于，
所述选择电路在所述第4模式时，输出同时选择连接所述各第3像素组的各多个像素列的选择信号。
16.如权利要求14所述的摄像装置，其特征在于，
所述第2开关将所述电容间共用连接。
17.如权利要求14所述的摄像装置，其特征在于，
所述第3开关将所述电容间共用连接。
18.如权利要求1～17的任何一项所述的摄像装置，其特征在于，包括：
对该摄像装置进行光成像的光学系统；以及
处理来自该摄像装置的输出信号的信号处理电路。
CNB021247927A 2001-06-25 2002-06-25 摄像装置及摄像系统 Expired - Fee Related CN1239015C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP191787/2001 2001-06-25
JP2001191787A JP3890207B2 (ja) 2001-06-25 2001-06-25 撮像装置および撮像システム
JP202352/2001 2001-07-03
JP2001202352A JP4551588B2 (ja) 2001-07-03 2001-07-03 撮像装置および撮像システム

Publications (2)

Publication Number Publication Date
CN1394079A CN1394079A (zh) 2003-01-29
CN1239015C true CN1239015C (zh) 2006-01-25

Family

ID=26617518

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021247927A Expired - Fee Related CN1239015C (zh) 2001-06-25 2002-06-25 摄像装置及摄像系统

Country Status (3)

Country Link
US (1) US6914227B2 (zh)
EP (2) EP3157247A1 (zh)
CN (1) CN1239015C (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304674B2 (en) * 2002-11-15 2007-12-04 Avago Technologies General Ip Pte Ltd Sampling image signals generated by pixel circuits of an active pixel sensor (APS) image sensor in a sub-sampling mode
GB0300056D0 (en) * 2003-01-03 2003-02-05 Koninkl Philips Electronics Nv Image sensor
JP4071157B2 (ja) * 2003-05-27 2008-04-02 セイコーインスツル株式会社 イメージセンサー
TWI256840B (en) * 2004-03-16 2006-06-11 Samsung Electronics Co Ltd Method and circuit for performing correlated double sub-sampling (CDSS) of pixels in an active pixel sensor (APS) array
KR100994993B1 (ko) 2004-03-16 2010-11-18 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
US7405763B2 (en) * 2004-03-24 2008-07-29 Omnivision Technologies, Inc. Mobile devices having an image sensor for charging a battery
KR20070030192A (ko) * 2004-05-31 2007-03-15 마쯔시다덴기산교 가부시키가이샤 고체 촬상 장치
KR100656666B1 (ko) 2004-09-08 2006-12-11 매그나칩 반도체 유한회사 이미지 센서
US7260174B2 (en) * 2004-09-13 2007-08-21 General Electric Company Direct conversion energy discriminating CT detector with over-ranging correction
KR100680469B1 (ko) * 2005-01-31 2007-02-08 매그나칩 반도체 유한회사 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서
US7705900B2 (en) 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
WO2008096434A1 (ja) * 2007-02-08 2008-08-14 Fujitsu Limited 信号読み出し方法、信号読み出し回路及びイメージセンサ
JP4367963B2 (ja) * 2007-10-24 2009-11-18 キヤノン株式会社 撮像装置、撮像システム、及び撮像装置の駆動方法
JP4424753B2 (ja) * 2007-12-28 2010-03-03 キヤノン株式会社 固体撮像装置及びその駆動方法
EP2154879A1 (en) 2008-08-13 2010-02-17 Thomson Licensing CMOS image sensor with selectable hard-wired binning
US7777171B2 (en) * 2008-08-26 2010-08-17 Eastman Kodak Company In-pixel summing of charge generated by two or more pixels having two reset transistors connected in series
JP5181982B2 (ja) * 2008-09-30 2013-04-10 ソニー株式会社 固体撮像装置及びカメラシステム
FR2939919A1 (fr) * 2008-12-16 2010-06-18 New Imaging Technologies Sas Capteur matriciel
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
FR2943178B1 (fr) * 2009-03-13 2011-08-26 New Imaging Technologies Sas Capteur matriciel a faible consommation
JP5576754B2 (ja) 2010-09-29 2014-08-20 キヤノン株式会社 放射線撮像装置
JP5721405B2 (ja) * 2010-11-22 2015-05-20 キヤノン株式会社 撮像システム、その制御方法及びプログラム
US9052497B2 (en) 2011-03-10 2015-06-09 King Abdulaziz City For Science And Technology Computing imaging data using intensity correlation interferometry
US9099214B2 (en) 2011-04-19 2015-08-04 King Abdulaziz City For Science And Technology Controlling microparticles through a light field having controllable intensity and periodicity of maxima thereof
JP5791982B2 (ja) * 2011-07-06 2015-10-07 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
US9349761B2 (en) 2011-12-07 2016-05-24 Olympus Corporation Solid-state image pickup device and color signal reading method including a plurality of electrically-coupled substrates
US9420208B2 (en) * 2012-07-13 2016-08-16 Canon Kabushiki Kaisha Driving method for image pickup apparatus and driving method for image pickup system
US9936132B2 (en) * 2012-10-26 2018-04-03 The Regents Of The University Of Michigan CMOS image sensors with feature extraction
JP6091218B2 (ja) * 2013-01-08 2017-03-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法。
US10136079B2 (en) 2013-10-31 2018-11-20 Ricoh Imaging Company, Ltd. Method and apparatus for imaging an object
US20170336254A1 (en) * 2014-11-20 2017-11-23 Shimadzu Corporation Photodetector
JP6571939B2 (ja) * 2015-01-26 2019-09-04 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
WO2017085848A1 (ja) 2015-11-19 2017-05-26 オリンパス株式会社 固体撮像装置および撮像装置
DE102016102110A1 (de) * 2016-02-07 2017-08-10 Nikolaus Tichawa Verfahren zur zeilenweisen Bildabtastung
JP6809542B2 (ja) 2017-01-31 2021-01-06 株式会社ニコン 撮像素子および撮像装置
WO2018143296A1 (ja) * 2017-01-31 2018-08-09 株式会社ニコン 撮像素子および電子カメラ
CN114500887A (zh) * 2017-01-31 2022-05-13 株式会社尼康 摄像元件及摄像装置
US10362255B2 (en) * 2017-02-09 2019-07-23 Semiconductor Components Industries, Llc Multi-conversion gain pixel configurations
US11468146B2 (en) 2019-12-06 2022-10-11 Globalfoundries U.S. Inc. Array of integrated pixel and memory cells for deep in-sensor, in-memory computing
US11195580B2 (en) * 2020-02-26 2021-12-07 Globalfoundries U.S. Inc. Integrated pixel and two-terminal non-volatile memory cell and an array of cells for deep in-sensor, in-memory computing
DE112021002028T5 (de) * 2020-03-31 2023-01-12 Sony Semiconductor Solutions Corporation Abbildungsvorrichtung und elektronische vorrichtung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2186146B (en) * 1984-04-16 1988-06-22 Secr Defence Thermal detector
JP3437208B2 (ja) * 1993-03-15 2003-08-18 キヤノン株式会社 信号処理装置
US5949483A (en) * 1994-01-28 1999-09-07 California Institute Of Technology Active pixel sensor array with multiresolution readout
US6137151A (en) * 1996-11-19 2000-10-24 Xerox Corporation Amorphous silicon sensor array with reduced number of address lines
JP3521109B2 (ja) * 1997-02-17 2004-04-19 シャープ株式会社 動き検出用固体撮像装置
US6011295A (en) * 1997-07-22 2000-01-04 Foveonics, Inc. Neural network active pixel cell
US6580455B1 (en) * 1998-05-05 2003-06-17 Pixart Technology, Inc. High definition image sensor
US6587603B1 (en) * 1998-07-06 2003-07-01 Canon Kabushiki Kaisha Sensor unit capable of outputting image signals by blocks and processing circuit which processes image signals by blocks
US6437338B1 (en) * 1999-09-29 2002-08-20 General Electric Company Method and apparatus for scanning a detector array in an x-ray imaging system
EP1102323B1 (en) * 1999-11-19 2012-08-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Method for detecting electromagnetic radiation using an optoelectronic sensor
JP2002330349A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd Ｘｙアドレス型固体撮像装置

Also Published As

Publication number Publication date
US6914227B2 (en) 2005-07-05
EP1271930A3 (en) 2010-11-03
EP1271930A2 (en) 2003-01-02
CN1394079A (zh) 2003-01-29
EP1271930B1 (en) 2016-12-21
EP3157247A1 (en) 2017-04-19
US20030010896A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
CN1239015C (zh) 摄像装置及摄像系统
US9214491B2 (en) Solid-state imaging apparatus for causing an FD capacitor value to be variable without increasing a number of elements
US9456158B2 (en) Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device
JP6246004B2 (ja) 固体撮像装置
CN100338946C (zh) 放大固态图像拾取装置
JP5251412B2 (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
CN1097381C (zh) 光电转换设备
CN1156916C (zh) 固体摄象装置
US7889247B2 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging apparatus
CN1150748C (zh) 固态图象传感器和驱动该传感器的方法
CN101064788A (zh) 固态成像装置、驱动固态成像装置的方法和图像拾取设备
US8411185B2 (en) Solid-state imaging apparatus having plural unit cell groups with transfer switches connected to different common output lines
CN101047798A (zh) 图像传感器
US8547460B2 (en) Solid-state imaging element, driving method therefor, and camera system with a pixel drive control unit concurrently accessing a window region and the adjacent outer row
CN101047797A (zh) 图像传感器
CN1601753A (zh) 半导体器件及驱动其单元组件的控制方法和装置
CN1732681A (zh) 固态成像器件
JP4481758B2 (ja) 信号処理装置及びデータ処理装置
CN1675921A (zh) 固态成像装置、用于固态成像装置的方法、成像方法和成像器
CN1960448A (zh) 物理量检测装置和成像设备
CN1922862A (zh) 具有多读出电路的节电器
US8054375B2 (en) Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus
WO2011027508A1 (ja) 固体撮像装置
JP6025348B2 (ja) 信号伝送装置、光電変換装置および撮像システム
JP2007166486A (ja) 固体撮像装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060125

Termination date: 20190625