JP6091218B2 - 撮像装置、撮像システム、および撮像装置の駆動方法。 - Google Patents

Description

本発明は撮像装置、撮像システム、および撮像装置の駆動方法に関する。

複数の画素の増幅トランジスタの入力ノードを互いに接続又は非接続するための接続部を有する撮像装置が提案されている。特許文献１の図８には、複数のフローティングディフュージョン領域同士を接続又は非接続するための接続トランジスタを有する撮像装置が開示されている。特許文献２の図９には、同じ画素ブロック内の複数の画素のフローティングディフュージョンを共通に接続するリセットスイッチを有する撮像装置が開示されている。これらの特許文献に開示された撮像装置は、接続トランジスタあるいはリセットスイッチがオフの場合、つまり複数のフローティングディフュージョンが互いに接続されていない場合には、複数の画素の信号が異なる出力線に出力されるように構成されている。

特開２０１０−１９３４３７号公報 特開２００９−０１６９７２号公報

撮像装置においては、より高速に画素からの信号を読み出すことが求められている。特許文献１あるいは特許文献２に開示された撮像装置では、複数の画素のフローティングディフュージョンが互いに接続された時には、同じ信号が複数の出力線に出力される。本発明者は、このような撮像装置において、画素からの信号の読み出しをより短時間で行うことが可能であることを見出した。

また、撮像装置は、低消費電力であることが求められている。本発明者は、特許文献１あるいは特許文献２に開示された撮像装置において、消費電力を低減しうることを見出した。

このような課題に鑑み、本発明は、複数の画素の増幅トランジスタの入力ノードを互いに接続又は非接続するための接続部を有する撮像装置において、高速に信号を読み出すこと、あるいは、消費電力を低減すること、または、信号の読み出しの高速化および低消費電力化の両方を可能とすることを目的とする。

本発明の１つの側面に係る実施形態である撮像装置は、光電変換部、および、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタを、それぞれが含む複数の画素ユニットと、前記複数の画素ユニットのうちの、第１の画素ユニットを含む２つ以上の画素ユニットが接続された第１の出力線と、前記複数の画素ユニットのうちの、第２の画素ユニットを含む２つ以上の画素ユニットが接続された第２の出力線と、前記第１の画素ユニットに含まれる前記増幅トランジスタの入力ノードと、前記第２の画素ユニットに含まれる前記増幅トランジスタの入力ノードとの間の電気的な接続を制御する接続部と、前記接続部が前記第１の画素ユニットの前記入力ノードと前記第２の画素ユニットの前記入力ノードとを互いに接続した場合に、前記第１の画素ユニットおよび前記第２の画素ユニットの少なくとも一方からの信号を、前記第１の出力線および前記第２の出力線のうち、前記第１の出力線へ選択的に出力する制御部と、を有し、前記制御部は、前記第１の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第１の選択トランジスタと、前記第２の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第２の選択トランジスタとを含み、前記第１の選択トランジスタと、前記第２の選択トランジスタとが、互いに独立に制御されることを特徴とする。

本発明の別の側面に係る実施形態である撮像装置は、光電変換部、および、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタを、それぞれが含む複数の画素ユニットと、前記複数の画素ユニットのうちの、第１の画素ユニットを含む２つ以上の画素ユニットが接続された第１の出力線と、前記複数の画素ユニットのうちの、第２の画素ユニットを含む２つ以上の画素ユニットが接続された第２の出力線と、前記第１の画素ユニットに含まれる前記増幅トランジスタの入力ノードと、前記第２の画素ユニットに含まれる前記増幅トランジスタの入力ノードとの間の電気的な接続を制御する接続部と、前記接続部が前記第１の画素ユニットの前記入力ノードと前記第２の画素ユニットの前記入力ノードとを互いに接続した場合に、前記第１の画素ユニットおよび前記第２の画素ユニットの少なくとも一方からの信号を、前記第１の出力線および前記第２の出力線のうち、前記第１の出力線へ選択的に出力する制御部と、を有し、前記複数の画素ユニットは、第３の画素ユニット、および、第４の画素ユニットを含み、前記第３の画素ユニットは、前記第１の出力線に接続され、前記第４の画素ユニットは、前記第２の出力線に接続され、前記接続部は、前記第３の画素ユニットに含まれる前記増幅トランジスタの入力ノードと、前記第４の画素ユニットに含まれる前記増幅トランジスタの入力ノードとの間の電気的な接続を制御し、前記接続部が、前記第１および前記第２の画素ユニットの前記入力ノードを互いに接続し、かつ、前記第３および前記第４の画素ユニットの前記入力ノードを互いに接続したときに、前記制御部が、前記第３の画素ユニットおよび前記第４の画素ユニットの少なくとも一方からの信号を、前記第１の出力線および前記第２の出力線のうち、前記第２の出力線へ選択的に出力することを特徴とする。

本発明によれば、高速に信号を読み出すことができる、あるいは、消費電力を低減することができる。または、本発明によれば、信号の読み出しの高速化および低消費電力化の両方を達成することができる。

実施例の撮像装置の等価回路を示す図。 実施例の撮像装置の動作を模式的に示すタイミングチャート図。 実施例の撮像装置の動作を模式的に示すタイミングチャート図。 実施例の撮像装置の等価回路を示す図。 実施例の撮像装置の動作を模式的に示すタイミングチャート図。 実施例の撮像装置の動作を模式的に示すタイミングチャート図。 撮像システムの実施例のブロック図。

本発明に係る１つの実施形態は、複数の画素ユニットを有する撮像装置である。１つの画素ユニットは、少なくとも１つの光電変換部と、それに対応する増幅トランジスタとを含む。複数の画素ユニットには、第１の画素ユニット、および、第２の画素ユニットが含まれる。第１の画素ユニットからの信号は、少なくとも第１の出力線に出力される。第２の画素ユニットからの信号は、少なくとも第２の出力線へ出力される。画素ユニットからの信号とは、その画素に含まれる光電変換部で生じた電荷に基づく成分を少なくとも含む信号である。

いくつかの実施例に係る撮像装置は、第１の画素ユニットの増幅トランジスタの入力ノードと、第２の画素ユニットの増幅トランジスタの入力ノードとの間の電気的な接続を制御する接続部を有する。接続部が２つの画素ユニットの増幅トランジスタの入力ノードを互いに接続した場合には、２つの画素ユニットの信号が加算されてもよい。この場合には、２つの信号の加算信号が増幅トランジスタから出力されうる。複数の信号が平均化された信号も加算信号の１つの具体例である。加算信号は、２つの画素ユニットの少なくとも一方からの信号の１つの具体例である。いずれか一方の光電変換部で生じる電荷に基づいて、加算信号が変化するからである。

なお、接続部が２つの画素ユニットの増幅トランジスタの入力ノードを互いに接続したときでも、一方の画素ユニットの光電変換部の電荷だけを増幅トランジスタの入力ノードへ転送することによって、一方の画素ユニットからの信号のみを出力しうる。複数の入力ノードを互いに接続することで、入力ノードの容量を大きくすることができる。そのため、一方の画素ユニットの光電変換部の電荷だけを読み出すことにより、例えば非常に強い光が入射したため光電変換部で生じる電荷の量が大きい場合に、後段の回路で信号が飽和する可能性を低減することができる。

いくつかの実施例に係る撮像装置は、接続部が複数の入力ノードを互いに接続した場合に、第１の出力線または第２の出力線のうち、いずれか一方へ選択的に信号を出力する制御部を有する。例えば、制御部は、接続部が第１および第２の画素ユニットの入力ノードを互いに接続しているときに、第１および第２の画素ユニットの少なくとも一方からの信号を第１の出力線へ出力し、第１の画素ユニットからの信号および第２の画素ユニットからの信号の第２の出力線への出力を遮断する。この場合には、第１の画素ユニットに含まれる増幅トランジスタの入力ノードの電圧あるいは電流に応じて、第１の出力線の電圧あるいは電流、つまり信号値が変化する。対して、第２の出力線の信号値は、第１および第２の画素ユニットに含まれる増幅トランジスタとは別のトランジスタの出力、あるいは、第１および第２の画素ユニットとは別の回路の出力などに基づいて決定されうる。単に、第２の出力線が電気的なフローティングとされてもよい。

具体的に、いくつかの実施例では、電源から第１の画素ユニットのトランジスタを介して第１の出力線へ至る電気経路、および、電源から第２の画素ユニットのトランジスタを介して第２の出力線へ至る電気経路のそれぞれに直列にスイッチが配される。このような実施例では、スイッチがオンすることで信号が出力される。スイッチがオフすることで信号が遮断される。

いくつかの実施例では、接続部が複数の入力ノードを互いに接続し、その後、接続を切断した後に、制御部が一方の出力線へ選択的に信号を出力する。前述の増幅トランジスタと直列のスイッチが設けられず、増幅トランジスタのバイアスによって信号の出力を制御するように構成された実施例において、この駆動が行われてもよい。このような実施例では、例えば、接続部が接続を切断した後に、制御部が、一方の増幅トランジスタの入力ノードへ当該増幅トランジスタを非活性状態とする電圧を供給する。あるいは、接続部が接続を切断した後に、制御部が、一方の増幅トランジスタの主ノードへ当該増幅トランジスタを非活性状態とする電圧を供給する。このように、２つの画素ユニットの増幅トランジスタのバイアス状態が独立して制御される。

なお、いくつかの実施例においては、増幅トランジスタの入力ノードと出力線との間には寄生容量がある。このような場合、第２の出力線への信号の出力を遮断しても、結合容量を介して、第１または第２の画素ユニットに含まれる増幅トランジスタの入力ノードの電圧あるいは電流に応じて、第２の出力線の信号値が変化する。このように、第２の出力線への信号の出力の遮断とは、入力ノードと出力ノードの相関を必ずしもゼロにする必要はなく、両社に相関があってもよい。

本発明に係る実施形態では、接続部が複数の入力ノードを互いに接続した場合に、複数の出力線のうちの一部の出力線に選択的に信号を出力する。このような構成によれば、残りの出力線に別の信号を並列に出力することが可能である。したがって、信号の読み出しの高速化が可能である。あるいは、このような構成によれば、残りの出力線へ信号が出力されないため、消費電力を低減することができる。

以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。

図１は、いくつかの実施例の撮像装置の等価回路を示す図である。撮像装置１は、撮像領域に配された複数の画素ユニット１００を有している。複数の画素ユニット１００は複数の行と複数の列とを含む行列を構成するように配される。１つの行は、並列に信号が読み出される複数の画素ユニット１００を含む。１つの列は、同一の出力線１０５に接続された複数の画素ユニット１００を含む。図１には、１６個の画素ユニット１００が示されている。いくつかの実施例の撮像装置１では、さらに多くの画素ユニットが配されてもよい。なお、他の実施例では、複数の画素ユニット１００がランダムに配置される。

「画素ユニット１００−１１」等、ハイフンに続いて２桁の数字表記がある場合、ハイフン以降の数字は列、及び行のアドレスを示すこととする。例えば、画素ユニット１００−１２とした場合、第１列の第２行に配された画素ユニットを指す。光電変換部１０−１２は、画素ユニット１００−１２に含まれる光電変換部を指す。また、ハイフンに続いて１桁の数字表記がある場合は、ハイフン以降の数字は行または列のアドレスを示すこととする。例えば、第１の選択制御信号ＰＳＥＬＡ１０３−２とした場合、第２行の画素ユニット１００に対応する第１の選択制御信号を、また出力線１０５−３とした場合、第３列に含まれる画素ユニット１００に電気的に接続された出力線を示す。

１つの画素ユニット１００は少なくとも光電変換部１０と増幅トランジスタ１３とを含む。光電変換部１０は、たとえばフォトダイオードである。増幅トランジスタ１３は出力線１０５に電気的に接続される。そして、増幅トランジスタ１３は、光電変換部１０で生じた電荷に基づく信号を出力線１０５に出力する。増幅トランジスタ１３は、出力線１０５に電気的に接続された不図示の電流源とともに、ソースフォロア回路を構成する。他の実施例では、増幅トランジスタ１３が、差動増幅アンプやソース接地増幅回路を構成してもよい。増幅トランジスタ１３は、ＭＯＳトランジスタやＪＦＥＴなどで構成されうる。出力線１０５に出力された信号は、図示していない後段の列回路に伝達される。列回路では、増幅やノイズ除去、ＡＤ変換などの信号処理が施される。

いくつかの実施例では、光電変換部１０と増幅トランジスタ１３の入力ノード１２との間に転送トランジスタ１１が配される。転送トランジスタ１１は、光電変換部１０で生じた電荷を増幅トランジスタ１３の入力ノード１２に転送する。この場合、増幅トランジスタ１３の入力ノード１２はたとえばフローティングディフュージョン領域を含んで構成されるノードであってもよい。いくつかの実施例では、転送トランジスタ１１が配されない。この場合は、光電変換部１０が増幅トランジスタ１３の入力ノード１２に直に接続される。つまり、増幅トランジスタ１３の入力ノード１２が光電変換部１０を構成する半導体領域を含んで構成される。

増幅トランジスタ１３の入力ノード１２は、接続トランジスタ１４を介して、ほかの増幅トランジスタ１３の入力ノード１２と電気的に接続される。接続トランジスタ１４がオンすることで、２つの入力ノード１２が導通する。接続トランジスタ１４がオフすることで、２つの入力ノード１２が非導通となる。つまり、接続トランジスタ１４は、複数の画素ユニット１００に含まれる増幅トランジスタ１３の入力ノード１２の間の電気的な接続を制御する接続部に含まれる。なお、いくつかの実施例では、接続部が複数の入力ノード１２を接続することにより、複数の画素ユニットの信号が加算あるいは平均される。

接続部は、それぞれ異なる出力線１０５に接続された複数の画素ユニット１００の増幅トランジスタ１３の入力ノード１２を互いに電気的に接続する。たとえば、図１に示された実施例では、接続部が、点線２００で囲まれた２行２列の画素ユニットの組み合わせで、複数の入力ノード１２を互いに接続しうる。他のいくつかの実施例では、接続部が、１行２列の画素ユニットの組み合わせで、複数の入力ノード１２を互いに接続する。このほかにも、２行３列、３行３列など種々の組み合わせを取りうる。また、複数の画素ユニット１００が行列状に配されない実施例では、行と列とで表されない組み合わせであってもよい。

また、図１に示された実施例では、複数の画素ユニット１００のそれぞれに接続トランジスタ１４が配される。他のいくつかの実施例では、ｎ個（ｎは自然数）の画素ユニット１００に対して、ｎ−１個の接続トランジスタ１４が配される。この場合、トランジスタの数を低減できるので、光電変換部の面積を大きくすることができる。

増幅トランジスタ１３の入力ノード１２は、対応する接続トランジスタ１４を介してリセットトランジスタ１５の２つの主ノードの一方に電気的に接続される。リセットトランジスタ１５の２つの主ノードの他方は、入力ノード１２の電圧をリセットするための電圧を供給する配線に電気的に接続される。このような構成により、電圧を供給する配線からそれぞれの入力ノード１２へ、リセットトランジスタ１５、および、接続トランジスタ１４を介して、リセットのための電圧を供給することができる。

図１に示された実施例では、入力ノード１２は、いずれも、接続トランジスタ１４を介してリセットトランジスタ１５へ電気的に接続される。このような構成によれば、それぞれの入力ノード１２の容量を互いに近い値、あるいは等しい値に設定することができる。その結果、これらの実施例では、固定パターンノイズを低減することができる。他のいくつかの実施例では、いずれかの入力ノード１２にリセットトランジスタ１５が直に接続されてもよい。

増幅トランジスタ１３の出力ノードは、選択トランジスタ１６を介して、出力線１０５に電気的に接続される。選択トランジスタ１６は、オンすることによって、対応する増幅トランジスタ１３からの信号を出力線１０５に出力する。また、選択トランジスタ１６は、オフすることによって、対応する増幅トランジスタ１３から出力線１０５への信号の出力を遮断する。したがって、複数の選択トランジスタ１６のオンとオフの組み合わせにより、複数の増幅トランジスタ１３の中から、信号を出力するものが選択される。つまり、いくつかの実施例において、複数の選択トランジスタ１６が制御部を構成する。なお、選択トランジスタ１６は、電源ノードと増幅トランジスタ１３との間の電気経路に直列に配されてもよい。

各トランジスタの制御ノードは、制御線と電気的に接続される。ここでは、点線２００−１１で囲まれた４つの画素ユニット１００−１１、１００−１２、１００−２１、１００−２２を例に説明する。まず、接続トランジスタ１４−１１、１４−２１は、接続制御線１０１−１に電気的に接続される。接続トランジスタ１４−１２、１４−２２は、接続制御線１０１−２に電気的に接続される。次に、選択トランジスタ１６−２１は、第１の選択制御線１０２−１に電気的に接続される。選択トランジスタ１６−１１は、第２の選択制御線１０３−１に電気的に接続される。そして、選択トランジスタ１６−１２および選択トランジスタ１６−２２は、第３の選択制御線１０３−２に電気的に接続される。リセットトランジスタ１５−１１は、リセット制御線２０１−１に電気的に接続される。他の画素ユニット１００のトランジスタの制御ノードは、図１に図示した通り、対応する制御線に接続される。いくつかの実施例では、不図示の走査回路が制御線に駆動信号を供給する。他の実施例では、撮像装置の外部から駆動信号が供給されてもよい。

図１に示された実施例においては、選択トランジスタ１６−１１の制御ノードと、選択トランジスタ１６−２１の制御ノードとは、異なる制御線に接続される。つまり、選択トランジスタ１６−１１と、選択トランジスタ１６−２１とが互いに独立に制御される。別の観点で言えば、同一の行に配された２つの画素ユニットに含まれる選択トランジスタに対して、２つの選択制御線が配される。このような構成により、接続部が増幅トランジスタ１３−１１の入力ノード１２−１１と、増幅トランジスタ１３−２１の入力ノード１２−２１とを接続したときに、制御部が出力線１０５−１および出力線１０５−２のいずれか一方へ選択的に、画素ユニット１００−１１および画素ユニット１００−２１のうち少なくとも１つからの信号を出力する。

具体的には、接続部が４つの入力ノード１２−１１、１２−２１、１２−１２、および１２−２２を接続しているときに、選択トランジスタ１６−１１をオンにし、選択トランジスタ１６−２１、１６−１２、および、１６−２２をオフにする。これにより、出力線１０５−１に、４つの画素ユニット１００−１１、１００−２１、１００−１２、１００−２２のいずれか１つからの信号、または、それらの加算信号が出力される。対して、画素ユニット１００−２１（あるいは、−１１、−１２、−２２）から出力線１０５−２への信号の出力は遮断される。あるいは、選択トランジスタ１６−２１をオンにし、選択トランジスタ１６−１１、１６−１２、および、１６−２２をオフにしてもよい。これにより、４つの画素ユニット１００−１１、１００−２１、１００−１２、１００−２２のいずれか１つからの信号、または、それらの加算信号が出力線１０５−２へ出力される。対して、出力線１０５−１への信号の出力は遮断される。

出力線１０５−１および出力線１０５−２の他方、つまり、信号の出力が遮断された出力線１０５には、４つの画素ユニット１００−１１、１００−２１、１００−１２、１００−２２とは別の画素ユニットからの信号を出力することができる。したがって、２つの出力線１０５−１、１０５−２に並列に信号を出力することができる。その結果、これらの実施例では、信号の読み出しを高速に行うことができる。

たとえば、４つの画素ユニット１００−１１、１００−２１、１００−１２、１００−２２からの信号の出力線１０５−２への出力が遮断される場合には、選択トランジスタ１６−２３をオンすることにより、画素ユニット１００−２３からの信号が出力線１０５−２へ出力される。いくつかの実施例では、画素ユニット１００−１３、および、１００−２３にそれぞれ対応する選択トランジスタ１６−１３、および、１６−２３が互いに独立に制御される。そのため、接続部が入力ノード１２−１３と入力ノード１２−２３とを接続しているときに、出力線１０５−１および出力線１０５−２のうち、出力線１０５−２へ選択的に、画素ユニット１００−１３および画素ユニット１００−２３の少なくとも１つからの信号を出力しうる。このような構成によれば、点線２００−１１で囲まれた４つの画素ユニット１００−１１、１００−２１、１００−１２、１００−２２からの加算信号と、点線２００−１２で囲まれた４つの画素ユニット１００−１３、１００−２３、１００−１４、１００−２４からの加算信号とを並列に読み出すことができる。その結果、これらの実施例では、信号の読み出しを高速に行うことができる。

なお、接続部が入力ノード１２−１１、１２−１２、１２−２１、および１２−２２を非導通としている場合に、選択トランジスタ１６−１１および１６−２１の両方をオンすることにより、画素ユニット１００−１１および１００−２１から、それぞれ出力線１０５−１および１０５−２へ並列に信号が出力される。このような構成の実施例によれば、高解像度の画像を得ることができる。

また、図１に示された実施例では、第２行の画素ユニットに対応する選択トランジスタ１６−２は、共通の第３の選択制御線１０３−２に電気的に接続される。このような構成により、配線の数を低減できるため、光電変換部の開口を大きくすることができる。

これに対して、他のいくつかの実施例では、画素ユニット１００−１２に対応する選択トランジスタ１６−１２と、画素ユニット１００−２２に対応する選択トランジスタ１６−２２とが、互いに独立に制御されうる。つまり、選択トランジスタ１６−１２と選択トランジスタ１６−２２とが、異なる制御線に接続されてもよい。このような実施例では、接続部が第２行の画素ユニット１００に含まれる増幅トランジスタ１３の入力ノード１２を互いに接続しているときに、複数の出力線１０５−１および出力線１０５−２の一方に選択的に信号を出力しうる。その結果、これらの実施例では、信号の読み出しを高速に行うことができる。あるいは、制御線の数を増やすことで、複数の画素ユニット１００における配線開口の大きさをそろえてもよい。

図１に示された実施例では、接続トランジスタ１４が行ごとに制御される。このような実施例では、行ごとにリセット動作を行うことが可能である。あるいは、このような実施例では、加算する画素の組み合わせを２行２列と１行２列との中から選択することができる。

続いて、撮像装置の駆動方法の実施例について説明する。図２および図３は、駆動信号のタイミングチャートを模式的に表す図である。図２または図３に示された駆動信号は、図１に示された実施例の撮像装置において、同じ符号が付された制御線に供給される。例えば、第１の選択制御線１０２−１には、駆動信号ＰＳＥＬＡが供給される。第２の選択制御線１０３−１および第３の選択制御線１０３−２には、駆動信号ＰＳＥＬＢが供給される。接続制御線１０１−１、１０１−２には、駆動信号ＰＲＥＳＡが供給される。そして、リセット制御線２０１−１には、駆動信号ＰＲＥＳＢが供給される。また、図１には示されていないが、転送トランジスタ１１は、行ごとに転送制御線に電気的に接続される。そして、図２および図３の駆動信号ＰＴＸ１０４−１〜１０４−４は、不図示の転送制御線に供給される。駆動信号が「Ｈｉｇｈ」で対応するトランジスタがオンする。駆動信号が「Ｌｏｗ」で対応するトランジスタがオフする。また、不図示の走査回路がこれらの駆動信号を供給する。

図２に示されたタイミングチャートは、第１の読み出しモードの動作に対応する。まず第１行に含まれる画素ユニット１００の読み出し期間において、駆動信号ＰＳＥＬＡ１０２−１と駆動信号ＰＳＥＬＢ１０３−１を「Ｈｉｇｈ」とする。これにより、第１行の画素ユニット１００に対応する選択トランジスタ１６−１１、および、１６−２１がオンする。

次に駆動信号ＰＲＥＳＡ１０１−１を「Ｈｉｇｈ」から「Ｌｏｗ」とし、続いて駆動信号ＰＲＥＳＢ２０１−１を「Ｈｉｇｈ」から「Ｌｏｗ」とする。これにより、接続トランジスタ１４−１１、１４−２１、およびリセットトランジスタ１５−１１がオフする。リセットのための電源電圧を供給する配線ＶＲＥＳと、第１行の画素ユニット１００に含まれる増幅トランジスタ１３の入力ノード１２との電気的な接続が切断されるため、入力ノード１２はリセット状態から解除される。

いくつかの実施例では、駆動信号ＰＲＥＳＢ２０１より駆動信号ＰＲＥＳＡ１０１を先に「Ｌｏｗ」としてもよい。これにより、配線遅延やトランジスタの閾値ばらつきによって生じうる、選択トランジスタ１６−１１と選択トランジスタ１６−２１とが非導通に遷移するタイミングの違いの影響を抑制することができる。

次に駆動信号ＰＴＸ１０４−１を「Ｈｉｇｈ」とすることで第１行の画素ユニット１００に含まれる光電変換部１０の電荷が、入力ノード１２に転送される。選択トランジスタ１６−１１がオンしているため、増幅トランジスタ１３−１１が、光電変換部１０−１１で生じた電荷に基づく信号を出力線１０５−１へ出力する。そして、選択トランジスタ１６−２１がオンしているため、増幅トランジスタ１３−２１が、光電変換部１０−２１で生じた電荷に基づく信号を出力線１０５−２へ出力する。出力線１０５の信号が後段の列回路に伝達された後、駆動信号ＰＲＥＳＡ１０１−１及び駆動信号ＰＲＥＳＢ２０１−１を「Ｈｉｇｈ」とすることで、第１行の画素ユニット１００の入力ノード１２の電圧をリセットする。

第２行に含まれる画素ユニット１００の読み出し期間において、駆動信号ＰＳＥＬＢ１０３−２を「Ｈｉｇｈ」とする。これにより、第２行の画素ユニット１００に対応する選択トランジスタ１６が導通状態となる。ＰＲＥＳＡ１０１−２、ＰＲＥＳＢ２０１−１を順に「Ｌｏｗ」とすることで第２行の読出しノード１２のリセット状態を解除し、ＰＴＸ１０４−２を「Ｈｉｇｈ」とすることで第２行の光電変換部１０の電荷が読出しノード１２に転送される。以降は第１行と同様に、第２行の画素ユニット１００の信号を出力線１０５へ出力した後、入力ノード１２の電圧をリセットするために、駆動信号ＰＲＥＳＡ１０１−２及び駆動信号ＰＲＥＳＢ２０１−１を「Ｈｉｇｈ」とする。

その後、第３行以降に含まれる画素ユニット１００についても、同様の動作を行う。また、上述の説明では、第１列、および、第２列の画素ユニット１００の動作を例に説明したが、同様の動作が、それぞれ奇数列、および、偶数列の画素ユニット１００において行われる。

以上の動作により、複数の画素ユニットの信号を行ごとに並列で出力する第１の読み出しモードを実現できる。具体的には、接続部が複数の入力ノード１２の電気的な接続を遮断したときに、第１の画素ユニット１００−１１からの信号を第１の出力線１０５−１に出力し、かつ、第２の画素ユニット１００−２１からの信号を第２の出力線１０５−２に出力している。

図３に示されたタイミングチャートは、第２の読み出しモードの動作に対応する。第２の読出しモードにおいては、接続部が１つの点線２００で囲まれた複数の画素ユニット１００の入力ノード１２を互いに接続しているときに、複数の出力線１０５の一部へ選択的に信号を出力する。第２の読み出しモードでは、転送トランジスタ１１によって転送される電荷が、入力ノード１２において加算される。つまり、複数の画素ユニット１００の信号を加算することで得られた加算信号が出力される。

図３の駆動信号ＰＳＥＬＡ１０２−１は、第１行の偶数列に配された画素ユニット１００の選択トランジスタ１６に供給される。一方で、駆動信号ＰＳＥＬＡ１０２−３は、第１行の奇数列に配された画素ユニット１００の選択トランジスタ１６に供給される。

駆動信号ＰＳＥＬＡ１０２−１、および、駆動信号ＰＳＥＬＡ１０２−３を「Ｈｉｇｈ」とする。これにより、選択トランジスタ１６−２１、および、１６−１３がオンする。このとき、駆動信号ＰＳＥＬＢ１０３−１、および、駆動信号ＰＳＥＬＢ１０３−１は「Ｌｏｗ」である。そのため、選択トランジスタ１６−１１、１６−１２、１６−２２、１６−２３、１６−１４、および、１６−２４はオフである。

次に駆動信号ＰＲＥＳＢ２０１−１及び駆動信号ＰＲＥＳＢ２０１−２を「Ｌｏｗ」とする。これによりリセットトランジスタ１５−１１、および１５−１２がオフする。リセットのための電源電圧を供給する配線ＶＲＥＳと入力ノード１２との電気的な接続が切断されるため、入力ノード１２はリセット状態から解除される。

次に駆動信号ＰＴＸ１０４−１、１０４−２、１０４−３及び１０４−４を「Ｈｉｇｈ」とすることで、光電変換部１０の電荷が転送される。このとき、接続トランジスタ１４がオンしているため、転送された電荷は加算される。

点線２００−１１で囲まれた４つの画素ユニット１００に対応する４つの選択トランジスタ１６の中では、選択トランジスタ１６−２１がオンし、他の選択トランジスタ１６はオフしている。そのため、点線２００−１１で囲まれた４つの画素ユニット１００からの信号は、出力線１０５−２に出力される。これらの画素ユニット１００から出力線１０５−１への信号の出力は遮断されている。

点線２００−１２で囲まれた４つの画素ユニット１００に対応する４つの選択トランジスタ１６の中では、選択トランジスタ１６−１３がオンし、他の選択トランジスタ１６はオフしている。そのため、点線２００−１２で囲まれた４つの画素ユニット１００からの信号は、出力線１０５−１に出力される。これらの画素ユニット１００から出力線１０５−２への信号の出力は遮断されている。

出力線１０５の信号が後段の列回路に伝達された後、第１のモードと同様に、入力ノード１２の電圧がリセットされる。それから、次の行の画素ユニットからの信号の読み出しが行われる。また、上述の説明では、第１列、および、第２列の画素ユニット１００の動作を例に説明したが、同様の動作が、それぞれ奇数列、および、偶数列の画素ユニット１００において行われる。

以上の動作により、複数の画素ユニットの信号を加算することによって得られる信号を、複数の出力線の一部に選択的に出力する第２の読み出しモードを実現できる。具体的には、
接続部が複数の入力ノード１２を互いに電気的に接続しているときに、点線２００−１１で囲まれた４つの画素ユニット１００からの信号を出力線１０５−２へ出力し、かつ、出力線１０５−１への当該信号の出力を遮断している。

また、このときに、点線２００−１１で囲まれた４つの画素ユニット１００とは別の画素ユニット１００からの信号を、出力線１０５−１へ出力している。つまり、２行２列の組み合わせで信号を加算する場合に、２つの加算信号を並列に読み出している。

以上に説明した通り、いくつかの実施例では、接続部が複数の入力ノード１２を互いに接続しているときに、制御部が、第１の出力線１０５−１、および、第２の出力線１０５−２のうち一方へ選択的に信号を出力する。このような実施例によれば、信号を並列に読み出すことができるため、信号の読み出しを高速に行うことができる。あるいは、このような構成によれば、残りの出力線へ信号が出力されないため、消費電力を低減することができる。

別の実施例を説明する。実施例１との相違は、１つの画素ユニットが２つの光電変換部を含む点である。つまり、１つの画素ユニットが２つの画素を含む。そこで、実施例１と異なる点のみを説明し、実施例１と同様の部分についての説明は省略する。

図４（ａ）は、いくつかの実施例の撮像装置の等価回路を示す図である。図１と同じ部分には、同じ符号を付し、詳細な説明を省略する。

第１の画素ユニット３００−１は、光電変換部１０−１１と、光電変換部１０−１２と、増幅トランジスタ１３−１１とを含む。第１の画素ユニットは、光電変換部１０−１１、および、１０−１２にそれぞれ対応する転送トランジスタ１１−１１、および、１１−１２を含む。光電変換部１０−１１は、転送トランジスタ１１−１１を介して、増幅トランジスタ１３−１１の入力ノード１２−１１に電気的に接続される。光電変換部１０−１２は、転送トランジスタ１１−１２を介して、増幅トランジスタ１３−１１の入力ノード１２−１１に電気的に接続される。２つの転送トランジスタ１１−１１、および、１１−１２をオンするタイミングにより、光電変換部１０−１１で生じた電荷と、光電変換部１０−１２で生じた電荷とを、入力ノード１２−１１において加算してもよい。

増幅トランジスタ１３−１１の出力ノードは、選択トランジスタ１６−１１を介して、出力線１０５−１に電気的に接続される。選択トランジスタ１６−１１は、オンすることによって、対応する増幅トランジスタ１３−１１からの信号を出力線１０５−１に出力する。また、選択トランジスタ１６−１１は、オフすることによって、対応する増幅トランジスタ１３−１１から出力線１０５−１への信号の出力を遮断する。

第２の画素ユニット３００−２は、光電変換部１０−２１と、光電変換部１０−２２と、増幅トランジスタ１３−２２とを含む。第２の画素ユニットは、光電変換部１０−２１、および、１０−２２にそれぞれ対応する転送トランジスタ１１−２１、および、１１−２２を含む。光電変換部１０−２１は、転送トランジスタ１１−２１を介して、増幅トランジスタ１３−２２の入力ノード１２−２１に電気的に接続される。光電変換部１０−２２は、転送トランジスタ１１−２２を介して、増幅トランジスタ１３−２２の入力ノード１２−２１に電気的に接続される。２つの転送トランジスタ１１−２１、および、１１−２２をオンするタイミングにより、光電変換部１０−２１で生じた電荷と、光電変換部１０−２２で生じた電荷とを、入力ノード１２−２１において加算してもよい。

増幅トランジスタ１３−２２の出力ノードは、選択トランジスタ１６−２２を介して、出力線１０５−２に電気的に接続される。選択トランジスタ１６−２２は、オンすることによって、対応する増幅トランジスタ１３−２２からの信号を出力線１０５−２に出力する。また、選択トランジスタ１６−２２は、オフすることによって、対応する増幅トランジスタ１３−２２から出力線１０５−２への信号の出力を遮断する。

第１の画素ユニット３００−１に対応して、接続トランジスタ１４−１１が配される。第２の画素ユニット３００−２に対応して、接続トランジスタ１４−２１が配される。これらの接続トランジスタ１４−１１、１４−２１により、第１の画素ユニット３００−１に含まれる増幅トランジスタ１３−１１の入力ノード１２−１１と、第２の画素ユニット３００−２に含まれる増幅トランジスタ１３−２２の入力ノード１２−２１との電気的な接続が制御される。接続トランジスタ１４は接続部に含まれる。図４（ａ）では、点線４００が、接続部によって互いに接続される複数の画素ユニット３００の組み合わせを示している。

図４（ａ）に示された実施例においては、選択トランジスタ１６−１１の制御ノードと、選択トランジスタ１６−２２の制御ノードとは、異なる制御線に接続される。つまり、選択トランジスタ１６−１１と、選択トランジスタ１６−２２とが互いに独立に制御される。このような構成により、接続部が増幅トランジスタ１３−１１の入力ノード１２−１１と、増幅トランジスタ１３−２２の入力ノード１２−２１とを接続したときに、制御部が出力線１０５−１および出力線１０５−２のいずれか一方に選択的に信号を出力する。

これらの実施例では、２つの光電変換部１０が、１つの増幅トランジスタ１３を共有している。そのため、１つの画素あたりに配されるトランジスタの数を低減できる。結果として、これらの実施例では、光電変換部１０の開口を大きくすることができる。

なお、図４（ｂ）は、図４（ａ）に示された等価回路を有する画素ユニット３００が、２行４列の行列状に配された実施例の等価回路を示している。これらの実施例においては、信号の出力が遮断された出力線１０５に、別の画素ユニットからの信号を出力することができる。その結果、これらの実施例では、信号の読み出しを高速に行うことができる。図４（ｂ）では、点線４００が、接続部によって互いに接続される複数の画素ユニット３００の組み合わせを示している。

撮像装置の駆動方法の実施例について説明する。図５および図６は、駆動信号のタイミングチャートを模式的に表す図である。図５または図６に示された駆動信号は、図４に示された実施例の撮像装置において、同じ符号が付された制御線に供給される。駆動信号ＰＴＸ１０４−１は、転送トランジスタ１１−１１、１１−２１、１１−３１、および、１１−４１に接続された制御線に供給される。駆動信号ＰＴＸ１０４−２は、転送トランジスタ１１−１２、１１−２２、１１−３２、および、１１−４２に接続された制御線に供給される。駆動信号ＰＴＸ１０４−３は、転送トランジスタ１１−１３、１１−２３、１１−３３、および、１１−４３に接続された制御線に供給される。駆動信号ＰＴＸ１０４−４は、転送トランジスタ１１−１４、１１−２４、１１−３４、および、１１−４４に接続された制御線に供給される。駆動信号が「Ｈｉｇｈ」で対応するトランジスタがオンする。駆動信号が「Ｌｏｗ」で対応するトランジスタがオフする。また、不図示の走査回路がこれらの駆動信号を供給しうる。

図５に示されたタイミングチャートは、第１の読み出しモードの動作に対応する。駆動信号ＰＳＥＬＡ１０２−１、および、駆動信号ＰＳＥＬＢ−２を「Ｈｉｇｈ」とすることで、選択トランジスタ１６−１１、１６−２２、１６−３１、および、１６−４２がオンする。

次に、駆動信号ＰＲＥＳＡ１０１−１、および、駆動信号ＰＲＥＳＢ２０１−１を順に「Ｌｏｗ」とする。これにより、接続トランジスタ１４−１２、１４−２２、およびリセットトランジスタ１５−１１がオフする。そして、入力ノード１２−１１、１２−２２、１２−３１、および、１２−４２がリセット状態から解除される。

次に転送トランジスタ１１に接続されている制御線へ供給される駆動信号ＰＴＸ１０４−１を「Ｈｉｇｈ」とする。これにより、第１行の光電変換部１０の電荷が対応する入力ノード１２に転送される。第１行の光電変換部とは、例えば、画素ユニット３００−１に含まれる２つの光電変換部１０−１１、１０−２１のうちの、光電変換部１０−１１である。

増幅トランジスタ１３−１１、ＳＦ１３−２２、ＳＦ１３−１３、および、ＳＦ１３−４２が、転送された電荷に基づく信号を対応する出力線１０５に出力する。後段の列回路に信号が伝達された後、駆動信号ＰＲＥＳＡ１０１−１、および、駆動信号ＰＲＥＳＢ２０１−１を「Ｈｉｇｈ」とする。これにより、入力ノード１２の電圧をリセットする。

続いて、駆動信号ＰＲＥＳＡ１０１−１、および、駆動信号ＰＲＥＳＢ２０１−１を順に「Ｌｏｗ」とすることで、入力ノード１２−１１、１２−２２、１２−３１、および、１２−４２がリセット状態から解除される。次に駆動信号ＰＴＸ１０４−２を「Ｈｉｇｈ」とすることで、第２行の光電変換部１０の電荷を入力ノード１２に転送する。第１行の光電変換部とは、例えば、画素ユニット３００−１１に含まれる２つの光電変換部１０−１１、１０−２１のうちの、光電変換部１０−２１である。

第１行の動作と同様に、増幅トランジスタ１３−１１、ＳＦ１３−２２、ＳＦ１３−１３、および、ＳＦ１３−４２が、転送された電荷に基づく信号を対応する出力線１０５に出力する。後段の列回路に信号が伝達された後、駆動信号ＰＲＥＳＡ１０１−１、および、駆動信号ＰＲＥＳＢ２０１−１を「Ｈｉｇｈ」とする。これにより、入力ノード１２の電圧をリセットする。

以上の動作により、複数の画素ユニットの信号を行ごとに並列で出力する第１の読み出しモードを実現できる。具体的には、接続部が複数の入力ノード１２の電気的な接続を遮断したときに、第１の画素ユニット３００−１１からの信号を第１の出力線１０５−１に出力し、かつ、第２の画素ユニット３００−２１からの信号を第２の出力線１０５−２に出力している。

なお、転送トランジスタ１１によって転送される電荷が、入力ノード１２において加算されてもよい。つまり、１つの画素ユニット３００に含まれる複数の光電変換部の電荷が加算されてもよい。

図６に示されたタイミングチャートは、第２の読み出しモードの動作に対応する。第２の読出しモードにおいては、接続部が１つの点線４００で囲まれた複数の画素ユニット３００の入力ノード１２を互いに接続しているときに、出力線１０５−１、１０５−２のうちのいずれか一方へ選択的に信号を出力する。

転送トランジスタ１１によって転送される電荷が、入力ノード１２において加算されてもよい。つまり、複数の画素ユニット１００の信号を加算することで得られた信号を出力してもよい。例えば、駆動信号ＰＲＥＳＡ１０１を「Ｈｉｇｈ」としておくことで、点線４００−１１で囲まれた画素ユニットにおいて、転送トランジスタ１１を介して読み出される光電変換部１０からの電荷が加算される。そして、駆動信号ＰＳＥＬＡ１０２−１、および、駆動信号ＰＳＥＬＢ１０３−２のいずれか一方を「Ｈｉｇｈ」とすることにより、対応する出力線１０５に選択的に信号が出力される。

このように、複数の画素ユニットの信号を加算することによって得られる信号を、複数の出力線の一部に選択的に出力する第２の読み出しモードを実現できる
以上説明したように、いくつかの実施例では、接続部が複数の入力ノード１２を互いに接続しているときに、制御部が、第１の出力線１０５−１、および、第２の出力線１０５−２のうち一方へ選択的に信号を出力する。このような実施例によれば、信号を並列に読み出すことができるため、信号の読み出しを高速に行うことができる。あるいは、このような構成によれば、残りの出力線へ信号が出力されないため、消費電力を低減することができる。

また、いくつかの実施例では、１つの画素ユニットにおいて、２つの光電変換部が１つの増幅トランジスタを共有する。このような構成によれば、トランジスタの数を低減できる。その結果、これらの実施例では、光電変換部の開口を大きくとることができる。

本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図７に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図７において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図７において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。

本実施例では、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成された構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。

撮像システムの実施例において、撮像装置１００４には、実施例１または実施例２の撮像装置が用いられる。このように、撮像システムにおいて本発明に係る実施例を適用することにより、信号の読み出しを高速に行うことができる。

１００ 画素ユニット
１０ 光電変換部
１２ 入力ノード
１３ 増幅トランジスタ
１４ 接続トランジスタ
１６ 選択トランジスタ

Claims (13)

1. 光電変換部、および、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタを、それぞれが含む複数の画素ユニットと、
   前記複数の画素ユニットのうちの、第１の画素ユニットを含む２つ以上の画素ユニットが接続された第１の出力線と、
   前記複数の画素ユニットのうちの、第２の画素ユニットを含む２つ以上の画素ユニットが接続された第２の出力線と、
   前記第１の画素ユニットに含まれる前記増幅トランジスタの入力ノードと、前記第２の画素ユニットに含まれる前記増幅トランジスタの入力ノードとの間の電気的な接続を制御する接続部と、
   前記接続部が前記第１の画素ユニットの前記入力ノードと前記第２の画素ユニットの前記入力ノードとを互いに接続した場合に、前記第１の画素ユニットおよび前記第２の画素ユニットの少なくとも一方からの信号を、前記第１の出力線および前記第２の出力線のうち、前記第１の出力線へ選択的に出力する制御部と、を有し、
   前記制御部は、前記第１の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第１の選択トランジスタと、前記第２の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第２の選択トランジスタとを含み、
   前記第１の選択トランジスタと、前記第２の選択トランジスタとが、互いに独立に制御される
   ことを特徴とする撮像装置。
2. 光電変換部、および、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタを、それぞれが含む複数の画素ユニットと、
   前記複数の画素ユニットのうちの、第１の画素ユニットを含む２つ以上の画素ユニットが接続された第１の出力線と、
   前記複数の画素ユニットのうちの、第２の画素ユニットを含む２つ以上の画素ユニットが接続された第２の出力線と、
   前記第１の画素ユニットに含まれる前記増幅トランジスタの入力ノードと、前記第２の画素ユニットに含まれる前記増幅トランジスタの入力ノードとの間の電気的な接続を制御する接続部と、
   前記接続部が前記第１の画素ユニットの前記入力ノードと前記第２の画素ユニットの前記入力ノードとを互いに接続した場合に、前記第１の画素ユニットおよび前記第２の画素ユニットの少なくとも一方からの信号を、前記第１の出力線および前記第２の出力線のうち、前記第１の出力線へ選択的に出力する制御部と、を有し、
   前記複数の画素ユニットは、第３の画素ユニット、および、第４の画素ユニットを含み、
   前記第３の画素ユニットは、前記第１の出力線に接続され、
   前記第４の画素ユニットは、前記第２の出力線に接続され、
   前記接続部は、前記第３の画素ユニットに含まれる前記増幅トランジスタの入力ノードと、前記第４の画素ユニットに含まれる前記増幅トランジスタの入力ノードとの間の電気的な接続を制御し、
   前記接続部が、前記第１および前記第２の画素ユニットの前記入力ノードを互いに接続し、かつ、前記第３および前記第４の画素ユニットの前記入力ノードを互いに接続したときに、前記制御部が、前記第３の画素ユニットおよび前記第４の画素ユニットの少なくとも一方からの信号を、前記第１の出力線および前記第２の出力線のうち、前記第２の出力線へ選択的に出力することを特徴とする撮像装置。
3. 前記制御部は、前記第３の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第３の選択トランジスタと、前記第４の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第４の選択トランジスタとを含み、
   前記第３の選択トランジスタと、前記第４の選択トランジスタとが、互いに独立に制御されることを特徴とする請求項２に記載の撮像装置。
4. 前記複数の画素ユニットは、第５の画素ユニット、および、第６の画素ユニットを含み、
   前記第５の画素ユニットに含まれる前記増幅トランジスタが、前記第１の出力線に電気的に接続され、
   前記第６の画素ユニットに含まれる前記増幅トランジスタが、前記第２の出力線に電気的に接続され、
   前記接続部は、前記第１、前記第２、前記第５、および、前記第６の画素ユニットにそれぞれ含まれる前記増幅トランジスタの入力ノードを互いに電気的に接続することを特徴とする請求項１乃至請求項３のいずれか一項に記載の撮像装置。
5. 前記制御部は、前記第５の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第５の選択トランジスタと、前記第６の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第６の選択トランジスタとを含み、
   前記第５の選択トランジスタと、前記第６の選択トランジスタとが、共通の制御線に電気的に接続されたことを特徴とする請求項４に記載の撮像装置。
6. 前記制御部は、前記第５の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第５の選択トランジスタと、前記第６の画素ユニットに含まれる前記増幅トランジスタと直列に接続された第６の選択トランジスタとを含み、
   前記第５の選択トランジスタと、前記第６の選択トランジスタとが、異なる制御線に電気的に接続されたことを特徴とする請求項４に記載の撮像装置。
7. 前記複数の画素ユニットのそれぞれは、前記光電変換部とは別の第２の光電変換部を含み、
   前記増幅トランジスタは、前記第２の光電変換部の電荷に基づく信号を出力することを特徴とする請求項１乃至請求項６のいずれか一項に記載の撮像装置。
8. 前記接続部は、第１の接続トランジスタ、および、第２の接続トランジスタを含み、
   前記第１の接続トランジスタの一方のノードは前記第１の画素ユニットに含まれる増幅トランジスタの前記入力ノードに電気的に接続され、
   前記第２の接続トランジスタの一方のノードは前記第２の画素ユニットに含まれる増幅トランジスタの前記入力ノードに電気的に接続され、
   前記第１の接続トランジスタの他方のノードおよび前記第２の接続トランジスタの他方のノードは、リセットトランジスタを介してリセットのための電圧を供給するノードに電気的に接続されることを特徴とする請求項１乃至請求項７のいずれか一項に記載の撮像装置。
9. 前記複数の画素ユニットは行列状に配され、
   前記第１の画素ユニットおよび前記第２の画素ユニットは、同一の行に配されたことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置。
10. 前記制御部は、前記接続部が複数の前記入力ノードを互いに接続したときに、前記第１の出力線へ前記第１の画素ユニットおよび前記第２の画素ユニットの少なくとも一方からの信号を出力し、前記第２の出力線への前記第１の画素ユニットまたは前記第２の画素ユニットからの信号の出力を遮断することを特徴とする請求項１乃至請求項９のいずれか一項に記載の撮像装置。
11. 前記接続部が前記第１の画素ユニットの前記入力ノードと前記第２の画素ユニットの前記入力ノードとを互いに接続しているときに、前記制御部が前記第１の画素ユニットまたは前記第２の画素ユニットのからの信号を、前記第１の出力線および前記第２の出力線のうち、前記第１の出力線へ選択的に出力することを特徴とする請求項１乃至請求項１０のいずれか一項に記載の撮像装置。
12. 光電変換部、および、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタを、それぞれが含む複数の画素ユニットと、
    前記複数の画素ユニットのうちの、第１の画素ユニットを含む２つ以上の画素ユニットが接続された第１の出力線と、
    前記複数の画素ユニットのうちの、第２の画素ユニットを含む２つ以上の画素ユニットが接続された第２の出力線と、
    前記第１の画素ユニットに含まれる前記増幅トランジスタの入力ノードと、前記第２の画素ユニットに含まれる前記増幅トランジスタの入力ノードとの間の電気的な接続を制御する接続部と、
    前記接続部が前記第１の画素ユニットの前記入力ノードと前記第２の画素ユニットの前記入力ノードとを互いに接続することによって得られる、前記第１の画素ユニットの信号と前記第２の画素ユニットの信号との加算信号を、前記第１の出力線および前記第２の出力線のうち、前記第１の出力線へ選択的に出力する制御部と、を有し、
    前記複数の画素ユニットは、第３の画素ユニット、および、第４の画素ユニットを含み、
    前記第３の画素ユニットは前記第１の出力線に接続され、
    前記第４の画素ユニットは前記第２の出力線に接続され、
    前記接続部は、前記第３の画素ユニットに含まれる前記増幅トランジスタの入力ノードと、前記第４の画素ユニットに含まれる前記増幅トランジスタの入力ノードとの間の電気的な接続を制御し、
    前記接続部が、前記第１および前記第２の画素ユニットの前記入力ノードを互いに接続し、かつ、前記第３および前記第４の画素ユニットの前記入力ノードを互いに接続したときに、前記接続部が前記第３の画素ユニットの前記入力ノードと前記第４の画素ユニットの前記入力ノードとを互いに接続することによって得られる、前記第３の画素ユニットの信号と前記第４の画素ユニットの信号との加算信号を、前記第１の出力線および前記第２の出力線のうち、前記第２の出力線へ選択的に出力することを特徴とする撮像装置。
13. 請求項１乃至請求項１２のいずれか一項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理装置と、を備えた撮像システム。

Images