JP6132500B2

JP6132500B2 - 撮像装置、撮像装置の駆動方法、および撮像システム。

Info

Publication number: JP6132500B2
Application number: JP2012209492A
Authority: JP
Inventors: 乾　文洋; 文洋乾; 旬史岩田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-09-24
Filing date: 2012-09-24
Publication date: 2017-05-24
Anticipated expiration: 2032-09-24
Also published as: US20140085521A1; JP2014064240A; US9241119B2; CN103681716A; CN103681716B

Description

本発明は撮像装置、撮像装置の駆動方法、および撮像システムに関する。

撮像装置において、画素に含まれる増幅トランジスタの入力ノードの電圧を制御することによって、画素の選択状態および非選択状態を切り替える構成が知られている。
特許文献１には、それぞれが増幅トランジスタとリセットトランジスタとを含む複数の画素を備えた撮像装置が開示されている。各画素において、増幅トランジスタのゲート（入力ノード）とリセットトランジスタのソースとが互いに接続され、増幅トランジスタのドレインとリセットトランジスタのドレインとが互いに接続されている。そして、列方向に配された複数の画素のリセットトランジスタのドレインが互いに接続されている。
特許文献１には、共通に接続されたリセットトランジスタのドレインと増幅トランジスタのドレインとの電圧を制御することによって、画素を選択することが開示されている。

特開２００５−００５９１１号公報

増幅トランジスタの入力ノードの電圧を制御することによって画素を選択するように構成された撮像装置では、非選択状態の画素の増幅トランジスタの入力ノードの電圧が変化するとダイナミックレンジが低下する可能性がある。入力ノードに接続されたリセットトランジスタをオフにしていても、リセットトランジスタのドレイン・ソース間のリーク電流あるいはサブスレッショルド電流によって、入力ノードの電圧が変化しうる。

特に、特許文献１に記載された撮像装置では、非選択状態とされる画素のリセットトランジスタのソースの電圧は、選択状態とされる画素のリセットトランジスタのソースの電圧より低い。非選択状態の画素では、増幅トランジスタのゲートに選択状態の画素よりも低い電圧が供給されているからである。そのため、リセットトランジスタのドレインの電圧が高くなると、非選択状態の画素ではリセットトランジスタのドレイン・ソース間に印加される電圧が大きくなりやすい。具体的には、特許文献１では、増幅トランジスタから信号を出力するために、リセットトランジスタのドレインの電圧を高くすることが記載されている。リセットトランジスタのドレイン・ソース間の電圧が大きいと、リセットトランジスタをオフしていてもドレイン・ソース間のリーク電流あるいはサブスレッショルド電流が大きくなる。したがって、増幅トランジスタの入力ノードの電圧が変化し得る。

また、非選択状態の画素においてリセットトランジスタのドレインの電圧を高い電圧に制御しない構成であっても、電源サージなどのノイズにより、リセットトランジスタのドレインの電圧が変化し得る。

上記の課題に鑑み、本発明は、ダイナミックレンジの低下を低減することができる撮像装置または撮像装置の駆動方法を提供する。

本発明の１つの側面に係る撮像装置は、それぞれが、光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタと、Ｎ型のリセットトランジスタと、を含み、前記リセットトランジスタを介して前記増幅トランジスタの入力ノードに供給される電圧によって選択状態または非選択状態に設定される、複数の画素と、選択状態の画素に含まれる前記リセットトランジスタをオフに制御するために前記リセットトランジスタの制御ノードへ第１の電圧を供給し、非選択状態の画素に含まれる前記リセットトランジスタをオフに制御するために前記リセットトランジスタの制御ノードへ前記第１の電圧より低い第２の電圧を供給する制御部と、を有し、前記第１の電圧は、前記選択状態の画素において、前記光電変換部からの電荷の転送による前記増幅トランジスタの入力ノードの電位降下によって前記リセットトランジスタがオンとなるような電圧である。

本発明の別の側面に係る撮像装置は、それぞれが、光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタと、Ｐ型のリセットトランジスタと、を含み、前記リセットトランジスタを介して前記増幅トランジスタの入力ノードに供給される電圧によって選択状態または非選択状態に設定される、複数の画素と、選択状態の画素に含まれる前記リセットトランジスタをオフに制御するために前記リセットトランジスタの制御ノードへ第１の電圧を供給し、非選択状態の画素に含まれる前記リセットトランジスタをオフに制御するために前記リセットトランジスタの制御ノードへ前記第１の電圧より高い第２の電圧を供給し、前記選択状態の画素において、前記光電変換部からの電荷の転送による前記増幅トランジスタの入力ノードの電位上昇によって前記リセットトランジスタがオンとなるような第３の電圧を前記リセットトランジスタの制御ノードへ供給する制御部と、を有する。

本発明のさらに別の側面に係る撮像装置の駆動方法は、それぞれが、光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタと、Ｎ型のリセットトランジスタと、をそれぞれが含む複数の画素を有する撮像装置の駆動方法であって、前記リセットトランジスタを介して前記増幅トランジスタの入力ノードに電圧を供給することによって、前記複数の画素のうち、一部を選択状態とし、他の部分を非選択状態とするステップと、選択状態の画素に含まれる前記リセットトランジスタの制御ノードに第１の電圧を供給することによって、前記リセットトランジスタをオフに制御するステップと、非選択状態の画素に含まれる前記リセットトランジスタの制御ノードに前記第１の電圧より低い第２の電圧を供給することによって、前記リセットトランジスタをオフに制御するステップと、前記選択状態の画素に含まれる前記光電変換部からの電荷の転送開始後に前記選択状態の画素に含まれる前記リセットトランジスタがオンするような第３の電圧を、前記選択状態の画素に含まれる前記リセットトランジスタの制御ノードに供給するステップと、を有する。

本発明のさらに別の側面に係る撮像装置の駆動方法は、それぞれが、光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタと、Ｐ型のリセットトランジスタと、をそれぞれが含む複数の画素を有する撮像装置の駆動方法であって、前記リセットトランジスタを介して前記増幅トランジスタの入力ノードに電圧を供給することによって、前記複数の画素のうち、一部を選択状態とし、他の部分を非選択状態とするステップと、選択状態の画素に含まれる前記リセットトランジスタの制御ノードに第１の電圧を供給することによって、前記リセットトランジスタをオフに制御するステップと、非選択状態の画素に含まれる前記リセットトランジスタの制御ノードに前記第１の電圧より高い第２の電圧を供給することによって、前記リセットトランジスタをオフに制御するステップと、前記選択状態の画素に含まれる前記光電変換部からの電荷の転送開始後に前記選択状態の画素に含まれる前記リセットトランジスタがオンするような第３の電圧を、前記選択状態の画素に含まれる前記リセットトランジスタの制御ノードに供給するステップと、を有する。

本発明によれば、ダイナミックレンジの低下を低減することができる。

実施例の撮像装置の構成を示す概略図。実施例の撮像装置の等価回路を示す図。実施例の撮像装置の等価回路を示す図。実施例の駆動信号を示す図。実施例の駆動信号を示す図。実施例の撮像装置の等価回路を示す図。実施例の駆動信号を示す図。撮像システムの実施例のブロック図。

以下では、本発明の実施例について図面を用いて説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。

本発明に係る実施例を説明する。本実施例では、選択状態の画素に含まれるリセットトランジスタをオフに制御するためにゲートに供給される第１の電圧より、非選択状態の画素に含まれるリセットトランジスタをオフに制御するためにゲートに供給される第２の電圧のほうが低い。これにより、非選択状態の画素のリセットトランジスタをより強くオフにしている。以下、本実施例では、信号電荷が電子であり、画素に含まれるトランジスタがＮ型のＭＯＳトランジスタの例を説明する。

図１は、本実施例の撮像装置のブロック図である。撮像装置１は半導体基板を用いて１つのチップで構成することができる。撮像装置１は、撮像領域２に配された複数の画素を有している。複数の画素は画素アレイを構成しうる。

更に、撮像装置１は、垂直走査部３、電源電圧制御部４、信号処理部５、水平走査部６、および出力部７を有する。垂直走査部３は撮像領域２に配された複数の画素に駆動信号を供給する。垂直走査部３は画素行ごともしくは複数の画素行ごとに駆動信号を供給する。垂直走査部３はシフトレジスタもしくはアドレスデコーダにより構成することができる。電源電圧制御部４は、撮像領域２に配された複数の画素に電源電圧を供給する。信号処理部５は、複数の画素からの信号を並列に処理する。信号処理部５は、信号保持部、列増幅回路、ノイズ除去部、ＡＤ変換部などを含んで構成される。水平走査部６は、信号処理部５からの信号を出力部７へ出力するための駆動信号を供給する。水平走査部６はシフトレジスタもしくはアドレスデコーダにより構成することができる。出力部７は信号処理部５からの信号を撮像装置１の外に出力する。出力部７は、バッファもしくは増幅回路を含んで構成されている。

図２に本実施例の撮像装置の画素の等価回路を示す。図２では２つの画素のみを示すが、実際にはさらに多数の画素が２次元状に配される。本実施例では、画素が行列状に配される。図２では、ｎ行ｍ列の画素およびｎ＋１行ｍ列の画素が示されている。１つの行は、垂直走査部によって並行に制御されうる画素群で構成される。１つの列は、行とは異なる方向に配された画素群であって、１本もしくは複数本の出力線を共有している画素群で構成される。なお、複数の画素は必ずしも行列状に配される必要はなく、撮像領域２に１次元状、あるいは２次元状に複数の画素が配置されればよい。

画素１０１は、光電変換部１０２、転送トランジスタ１０３、フローティングディフュージョン（以下、ＦＤ）ノード１０４、増幅トランジスタ１０５、およびリセットトランジスタ１０６を含む。

光電変換部１０２では、光電変換により信号電荷が生じる。例えばフォトダイオードが用いられる。光電変換部１０２が信号電荷を蓄積してもよい。転送トランジスタ１０３は、光電変換部１０２の信号電荷をＦＤノード１０４へ転送する。ＦＤノード１０４へ転送された電荷は、ＦＤノード１０４の容量に応じて電圧に変換される。ＦＤノード１０４は、増幅トランジスタ１０５のゲートに電気的に接続される。増幅トランジスタ１０５は、ゲートの電圧に基づく信号を出力線１１０へ出力する。増幅トランジスタ１０５は、出力線１１０に電気的に接続された電流源１１１とともに、ソースフォロアを構成する。ＦＤノード１０４および増幅トランジスタ１０５のゲートが、増幅トランジスタ１０５の入力ノードを構成する。リセットトランジスタ１０６は、電源配線１１２に供給された電圧を、増幅トランジスタ１０５の入力ノードに供給する。つまり、リセットトランジスタ１０６は、増幅トランジスタ１０５の入力ノードの電圧をリセットする。また、転送トランジスタ１０３とリセットトランジスタ１０６とが並行してオンすることにより、光電変換部１０２の電圧をリセットしてもよい。

なお、転送トランジスタ１０３は必要に応じて設けられるものであって、省略されてもよい。転送トランジスタ１０３が省略された場合は、光電変換部１０２がＦＤノード１０４および増幅トランジスタ１０５のゲートに直結されうる。

またリセットトランジスタ１０６がデプレッション型であってもよい。この場合、リセットトランジスタ１０６の閾値のばらつきに関係なく、増幅トランジスタ１０５の入力ノードの電圧を所定の電圧にリセットすることができる。

制御線１０７は、転送トランジスタ１０３のゲートに電気的に接続される。制御線１０７に供給される駆動信号によって、転送トランジスタ１０３がオンまたはオフに制御される。制御線１０８は、リセットトランジスタ１０６のゲートに電気的に接続される。制御線１０８に供給される駆動信号によって、リセットトランジスタ１０６がオンまたはオフに制御される。これら制御線１０７、１０８には垂直走査部３から駆動信号が供給される。つまり、垂直走査部３は、リセットトランジスタのゲートに供給する電圧によって、リセットトランジスタをオンまたはオフに制御する制御部と成り得る。

なお、制御線１０７（ｎ）、１０８（ｎ）は、ｎ行に含まれる他の画素（不図示）の転送トランジスタのゲートおよびリセットトランジスタのゲートにそれぞれ電気的に接続されている。そして、制御線１０７（ｎ＋１）、１０８（ｎ＋１）は、ｎ＋１行に含まれる他の画素（不図示）の転送トランジスタのゲートおよびリセットトランジスタのゲートにそれぞれ電気的に接続されている。

本実施例では、１つの列に含まれる複数の画素が、１つの出力線１１０を共有する。つまり、１つの列に含まれる複数の画素の信号が、共通の出力線１１０に出力される。なお、図示されていないが、本実施例の撮像装置は複数の出力線を有していてもよい。そして、１つの行に含まれる複数の画素の信号が、複数の出力線に並列に出力されうる。

１つの列に含まれる複数の画素において、増幅トランジスタ１０５のドレインとリセットトランジスタ１０６のドレインとが共通の電源配線１１２に電気的に接続される。電源配線１１２は、電源電圧制御部４に電気的に接続される。電源電圧制御部４は、電源配線１１２に複数の電源電圧を供給する。複数の電源電圧には、たとえば、後述する画素の選択状態に対応する電圧Ｖ３および非選択状態に対応する電圧Ｖ４が含まれる。

ここで、本実施例において、複数の画素の中から信号を出力する画素を選択する方法について説明する。本実施例では、電源電圧制御部４から電源配線１１２に供給された電圧を、リセットトランジスタ１０６が増幅トランジスタ１０５の入力ノードに供給する。電源配線１１２に選択状態に対応する電圧Ｖ３が供給されているときに、リセットトランジスタ１０６がオンすることによって、当該リセットトランジスタ１０６を含む画素１０１が選択状態に設定される。一方、電源配線１１２に非選択状態に対応する電圧Ｖ４が供給されているときに、リセットトランジスタ１０６がオンすることによって、当該リセットトランジスタ１０６を含む画素１０１が非選択状態に設定される。言い換えると、選択状態とは、画素１０１の増幅トランジスタ１０５の入力ノードに、選択状態に対応する電圧Ｖ３が供給された時から、その後、最初に非選択状態に対応する電圧Ｖ４が供給される時までの状態である。また、非選択状態とは、画素１０１の増幅トランジスタ１０５の入力ノードに、非選択状態に対応する電圧Ｖ４が供給された時から、その後、最初に選択状態に対応する電圧Ｖ３が供給される時までの状態である。

本実施例のように、Ｎ型の増幅トランジスタ１０５がソースフォロアを構成している場合では、選択状態に対応する電圧Ｖ３は、非選択状態に対応する電圧Ｖ４より高ければよい。また、選択状態に対応する電圧Ｖ３が、非選択状態に対応する電圧Ｖ４に対して、光電変換部１０２の飽和電荷量の電荷が転送された時のＦＤノード１０４の電圧の変化分よりも高いことで、ダイナミックレンジを向上させることができる。例えば、選択状態に対応する電圧Ｖ３と非選択状態に対応する電圧Ｖ４との差が、光電変換部１０２の飽和電子数Ｎと、ＦＤノード１０４の容量Ｃ、素電荷ｑに対して、ｑＮ／Ｃで表される電圧より大きいとよい。

本実施例では、電源配線１１２に供給された電圧が、リセットトランジスタ１０６を介して、増幅トランジスタ１０５の入力ノードに供給される。本実施例は、リセットトランジスタ１０６がオンしたとき、電源配線１１２の電圧と増幅トランジスタ１０５の入力ノードの電圧とが等しくなるように構成されてもよい。あるいは、本実施例では、リセットトランジスタ１０６での電圧降下が生じることによって、電源配線１１２の電圧と増幅トランジスタ１０５の入力ノードの電圧とが異なっていてもよい。

また、本実施例では、電源電圧制御部４が電源配線１１２に選択状態および非選択状態に対応する電圧Ｖ３、Ｖ４を供給している。つまり、電源電圧制御部４は、リセットトランジスタのドレインに選択状態および非選択状態に対応する電圧Ｖ３、Ｖ４を供給する制御部の一部を構成し得る。なお、別の手段によって、リセットトランジスタのドレインに選択状態および非選択状態に対応する電圧Ｖ３、Ｖ４が供給されてもよい。

ここで、画素から出力される信号をクリップすることについて説明する。選択状態の画素のリセットトランジスタ１０６のゲートの電圧で、画素から出力される信号をクリップすることができる。リセットトランジスタ１０６のゲートの電圧が、光電変換部１０２から所定の量の電荷が転送されたときにリセットトランジスタ１０６がオンするような値であればよい。具体的には、リセットトランジスタ１０６のゲートとＦＤノード１０４との間の電圧が、リセットトランジスタ１０６の閾値電圧以上になると、リセットトランジスタ１０６がオンする。

また別の手段としては、非選択状態の画素の増幅トランジスタ１０５の入力ノードの電圧で、画素から出力される信号をクリップすることができる。あるいは、出力線１１０に、クリップ回路が設けられてもよい。以上に述べた構成によって、画素から出力される信号をクリップすることができる。

次に、垂直走査部３、電源電圧制御部４の構成について説明する。図３（ａ）は、垂直走査部３の一部の等価回路を示している。図３（ａ）に示された回路では、ノード１１４と制御線１０８との間の電気経路に、２段のＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭＯＳ）インバータ回路が配されている。それぞれのＣＭＯＳインバータは、第１導電型のトランジスタと第２導電型のトランジスタとを含んで構成される。本実施例では第１導電型はＰ型であり、第２導電型はＮ型である。制御線１０８に電気的に接続されるＣＭＯＳインバータのＮ型のＭＯＳトランジスタのソースは、第１の電圧Ｖ１を供給するノードと第２の電圧Ｖ２を供給するノードとに選択的に接続可能なように構成されている。ノード１１５に供給される信号によって、いずれのノードを選択するかが制御される。Ｐ型のＭＯＳトランジスタのドレインと、Ｎ型のＭＯＳトランジスタのドレインとは互いに電気的に接続され、さらに、制御線１０８に電気的に接続される。また、制御線１０８に電気的に接続されるＣＭＯＳインバータのＰ型のＭＯＳトランジスタのソースは、電源電圧ＶＤＤを供給するノードに電気的に接続される。

図３（ａ）に示した構成により、垂直走査部３は、リセットトランジスタ１０６のゲートに、少なくとも３値を含む駆動信号を供給しうる。ここで、電源電圧ＶＤＤは、リセットトランジスタ１０６をオンに制御するための電圧に対応する。また、第１の電圧Ｖ１と第２の電圧Ｖ２とは、それぞれリセットトランジスタ１０６をオフに制御するための電圧に対応する。そして、第２の電圧Ｖ２は、第１の電圧Ｖ１より低い電圧である。

図３（ａ）に示された回路は、行ごとに、あるいは複数の行を単位とした周期で、繰り返し配される。これにより、垂直走査部３は、選択状態の画素のリセットトランジスタ１０６には第１の電圧Ｖ１を供給し、非選択状態の画素のリセットトランジスタ１０６には第２の電圧Ｖ２を供給する。

第１の電圧Ｖ１は、選択状態の画素のリセットトランジスタ１０６をオフにするための電圧である。選択状態の画素では、光電変換部１０２で生じた電荷に基づく信号を出力するため、光電変換部１０２の電荷がＦＤノード１０４に転送される。電荷が電子の場合、電荷が転送されるとＦＤノード１０４の電圧が下がる。そのため、第１の電圧Ｖ１は、ＦＤノード１０４に飽和量の電荷が転送された場合でもリセットトランジスタ１０６がオフに制御されるような電圧であってもよい。飽和量とは、光電変換部１０２が蓄積することができる最大の量の電荷である。また、前述のように、選択状態の画素において信号をクリップする場合には、第１の電圧Ｖ１が、光電変換部１０２から所定の量の電荷が転送されたときにリセットトランジスタ１０６がオンするような値であってもよい。あるいは、信号をクリップするために、リセットトランジスタ１０６のゲートに第１の電圧Ｖ１より高い電圧が選択的に供給されてもよい。

図３（ｂ）は、電源電圧制御部４の一部の等価回路を示している。図３（ｂ）に示された回路では、選択状態に対応する電圧Ｖ３を供給するノードと電源配線１１２との間の電気経路に、Ｐ型のＭＯＳトランジスタが配される。また、非選択状態に対応する電圧Ｖ４を供給するノードと電源配線１１２との間の電気経路に、Ｎ型のＭＯＳトランジスタが配される。Ｐ型のＭＯＳトランジスタおよびＮ型のＭＯＳトランジスタは、それぞれノード１２０およびノード１２１に供給される信号によって制御される。選択状態に対応する電圧Ｖ３は例えば電源電圧である。非選択状態に対応する電圧Ｖ４は例えばグラウンド電圧である。

ここで、図３（ｂ）に示された回路は、Ｐ型のＭＯＳトランジスタとＮ型のＭＯＳトランジスタとが、互いに独立に制御されうるように構成される。そのため、それぞれのトランジスタがオンである期間、あるいは、オンとオフとを遷移する期間が、互いに重ならないように、２つのＭＯＳトランジスタを制御することができる。したがって、ＣＭＯＳインバータに比べて、貫通電流による消費電力を低減することができる。

本実施例では、図３（ｂ）に示された回路は全画素に対して共通に配される。しかし、列ごとに、あるいは複数の列を単位とする周期で、図３（ｂ）に示された回路が繰り返し配されてもよい。

続いて、図４のタイミングチャートを用いて本実施例の撮像装置の駆動方法について説明する。図４には、電源電圧制御部４が電源配線１１２に供給する電圧、ならびに、垂直走査部３が制御線１０７および制御線１０８に供給する駆動信号が示される。図４に示された駆動信号により、まず、ｎ行目の画素１０１が選択状態とされ、信号を出力する。その後、ｎ＋１行目の画素１０１が選択状態とされ、信号を出力する。

まず時刻Ｔ１において、電源電圧制御部４が電源配線１１２に供給する電圧が、選択状態に対応する電圧Ｖ３から非選択状態に対応する電圧Ｖ４に遷移する。その後、時刻Ｔ２において、全ての行の制御線１０８の駆動信号が、電源電圧ＶＤＤに遷移する。これにより、全ての行の画素のリセットトランジスタ１０６がオンする。電源配線１１２には、非選択状態に対応する電圧Ｖ４が供給されているため、全ての画素が非選択状態とされる。

なお、全ての画素のリセットトランジスタをオンする必要はない。例えば、次に選択状態とされる画素、図４ではｎ行目の画素は、非選択状態とされなくてもよい。また、すでに非選択状態となっている画素は、改めて非選択状態にする必要はない。

時刻Ｔ２から所定の時間が経過した後に、非選択状態の画素、図４ではｎ＋１行目の画素の制御線１０８に、第２の電圧Ｖ２が供給される。これにより、非選択状態の画素のリセットトランジスタ１０６がオフする。なお、次に選択状態とされる画素のリセットトランジスタは、この時に同時にオフに制御されてもよいし、オンのままに制御されてもよい。

時刻Ｔ３において、電源電圧制御部４が電源配線１１２に供給する電圧が、非選択状態に対応する電圧Ｖ４から選択状態に対応する電圧Ｖ３に遷移する。その後、時刻Ｔ４において、ｎ行目の画素の制御線１０８に供給される駆動信号が、電源電圧ＶＤＤに遷移する。これにより、ｎ行目の画素のリセットトランジスタ１０６がオンする。電源配線１１２には、選択状態に対応する電圧Ｖ３が供給されているため、ｎ行目の画素が選択状態とされる。

時刻Ｔ３では、非選択状態の画素に含まれるリセットトランジスタ１０６のゲートには、第２の電圧Ｖ２が供給されている。また、本実施例では、図２が示すように、１つの列に配された複数の画素において、リセットトランジスタのドレインが互いに電気的に接続される。つまり、非選択状態の画素に含まれるリセットトランジスタ１０６のゲートに第２の電圧Ｖ２が供給されている期間に、当該リセットトランジスタ１０６のドレインの電圧が、非選択状態に対応する電圧Ｖ４から選択状態に対応する電圧Ｖ３へ変化している。そして、非選択状態の画素に含まれるリセットトランジスタ１０６のゲートに第２の電圧Ｖ２が供給されている期間の少なくとも一部の期間、具体的には、時刻Ｔ３以降の期間に、非選択状態の画素に含まれるリセットトランジスタ１０６のドレインに、選択状態に対応する電圧Ｖ３が供給されている。このように、本実施例では、時刻Ｔ３において非選択状態の画素のリセットトランジスタ１０６のドレインの電圧が高くなるため、リーク電流あるいはサブスレッショルド電流が大きくなりやすい。そのため、非選択状態の画素のリセットトランジスタ１０６をより強くオフすることによる、ダイナミックレンジの低下を低減する効果がより顕著である。

なお、非選択状態の画素のリセットトランジスタ１０６がオフしている期間に、当該リセットトランジスタ１０６のドレインの電圧が選択状態に対応する電圧Ｖ３以外の電圧に変化する場合も、リーク電流あるいはサブスレッショルド電流が大きくなりやすい。つまり、この場合でも、非選択状態の画素のリセットトランジスタ１０６をより強くオフすることによる、ダイナミックレンジの低下を低減する効果が顕著である。

時刻Ｔ４から所定の時間が経過した後に、選択状態の画素、図４ではｎ行目の画素の制御線１０８に、第１の電圧Ｖ１が供給される。これにより、非選択状態の画素のリセットトランジスタ１０６がオフする。

このとき、選択状態の画素（ｎ行目）に含まれるリセットトランジスタ１０６をオフに制御するために、当該リセットトランジスタ１０６のゲートに供給される第１の電圧Ｖ１より、非選択状態の画素（ｎ＋１行目）に含まれるリセットトランジスタをオフに制御するために、当該リセットトランジスタ１０６のゲートに供給される第２の電圧Ｖ２のほうが低い。そのため、非選択状態の画素のリセットトランジスタ１０６は、より強くオフすることができる。なお、選択状態の画素では、増幅トランジスタの入力ノードの電圧が比較的高いため、第１の電圧Ｖ１が高くてもリセットトランジスタ１０６をオフにすることができる。

また、リセットトランジスタ１０６をオンに制御するための電圧として、選択状態の画素および非選択状態の画素ともに、等しい電圧、具体的には電源電圧ＶＤＤが供給される。したがって、選択状態の画素に含まれるリセットトランジスタ１０６をオンに制御するためにゲートに供給される第３の電圧（電源電圧ＶＤＤ）と第１の電圧Ｖ１との差は、非選択状態の画素に含まれるリセットトランジスタ１０６をオンに制御するためにゲートに供給される第４の電圧（電源電圧ＶＤＤ）と第２の電圧Ｖ２との差よりも小さい。これにより、選択状態の画素におけるリセットトランジスタ１０６のゲートの電圧の変化の量を小さくすることができる。そのため、ＦＤノード１０４とリセットトランジスタ１０６のゲートとのカップリング容量によって、ＦＤノード１０４の電圧が変化する量を小さくすることができる。その結果、ダイナミックレンジをより大きくすることができる。

なお、リセットトランジスタ１０６をオンにするためにゲートに供給される電圧が、選択状態の画素と非選択状態の画素とで異なっていてもよい。しかし、両者が等しい電圧であれば、電源電圧制御部４の構成を簡略にすることができるため、撮像装置を小型化することができる。

続いて、選択状態の画素（ｎ行目）に含まれるリセットトランジスタ１０６がオフした後に、リセット時の信号の出力、光電変換部１０２に蓄積された電荷の転送、光電変換された電荷に基づく信号の出力が行われる。公知の技術に基づいて、これらの動作を行うことができる。

信号の読み出しが終了した後は、再び全ての画素を非選択状態とし、続いて、ｎ＋１行目の画素を選択状態とする。これらの動作を行うための駆動信号が、時刻Ｔ５以降に示されている。時刻Ｔ５から時刻Ｔ８の動作は、それぞれ時刻Ｔ１から時刻Ｔ４の動作と同様であるため、詳細な説明は省略する。

図４では、ｎ行目の画素およびｎ＋１行目の画素から信号を読み出すための駆動方法を例として説明した。実際には、撮像領域２に配された全ての画素に対して、順次読み出しが行われる。図５は、２フレーム分の読み出し動作を示した概略図である。まず時刻Ｔａにおいて、１行目の画素の光電変換部１０２のリセットが行われる。この時点から、１行目の画素での電荷の蓄積が開始される。その後、時刻Ｔｂにおいて、１行目の画素の信号の読み出し動作が行われる。

なお、時刻Ｔ１は、ｎ行目の読み出し動作の開始に対応する。このとき、ｋ行目の画素では、光電変換部１０２のリセットが並行して行われてもよい。この場合、図４の時刻Ｔ１の前に、転送トランジスタ１０３およびリセットトランジスタ１０６をオンにすることにより、光電変換部１０２のリセットが行われる。光電変換部１０２のリセットを行うときには、電源配線１１２に選択状態に対応する電圧Ｖ３が供給されている。

以上に述べた通り、本実施例では、選択状態の画素に含まれるリセットトランジスタをオフに制御するために、当該リセットトランジスタのゲートに供給される第１の電圧より、非選択状態の画素に含まれるリセットトランジスタをオフに制御するために、当該リセットトランジスタのゲートに供給される第２の電圧のほうが低い。このような構成によれば、非選択状態の画素のリセットトランジスタをより強くオフすることができる。そのため、非選択状態の画素の増幅トランジスタの入力ノードの電圧の変化を低減できる。結果として、ダイナミックレンジの低下を低減することができる。

なお、本実施例では、トランジスタがＭＯＳトランジスタである例を説明した。ＭＯＳトランジスタは、制御ノードであるゲート、２つの主ノードであるドレインとソースとを含んで構成される。本実施例の変形例では、ＭＯＳトランジスタ以外のトランジスタを用いてもよい。例えばバイポーラトランジスタを用いる場合には、ゲート、ドレイン、ソースは適宜、ベース、エミッタ、コレクタに読み替えられる。

本発明の別の実施例を説明する。本実施例では、画素から信号を出力するときに、増幅トランジスタのドレインの電圧を高くしている点が実施例１と異なる。そのため、非選択状態の画素では、リセットトランジスタのドレイン・ソース間の電圧が大きくなりやすい。つまり、リセットトランジスタを強くオフすることにより、さらに顕著な効果を得ることができる。そこで、本実施例では、主に実施例１と異なる点を説明し、実施例１と同じ部分については説明を省略する。

本実施例の撮像装置の全体の構成は、実施例１と同様である。つまり、図１が、本実施例の撮像装置のブロック図である。また、本実施例の撮像装置の画素の等価回路は、実施例１と同様である。つまり、図２が本実施例の撮像装置の画素の等価回路を示す。また、本実施例の垂直走査部３は、実施例１と同様である。つまり、図３（ａ）が、本実施例の垂直走査部３の一部の等価回路を示している。これらの構成についての詳細な説明は省略する。

本実施例の電源電圧制御部４の構成について説明する。図６は、電源電圧制御部４の一部の等価回路を示している。図３（ｂ）と同様の機能を有する部分については、同じ符号を付し、詳細な説明は省略する。

図６に示された回路では、Ｐ型のＭＯＳトランジスタのソースが、選択状態に対応する電圧Ｖ３を供給するノードと、信号出力時の電源電圧Ｖ５を供給するノードとに、選択的に接続可能なように構成されている。ノード１２２に供給される信号によって、いずれのノードを選択するかが制御される。電源電圧Ｖ５は選択状態に対応する電圧Ｖ３よりも高い電圧である。

なお、電源配線１１２に電源電圧Ｖ５が供給されている時に、リセットトランジスタ１０６がオンすることで、当該リセットトランジスタ１０６を含む画素は選択状態に設定される。つまり、電源電圧Ｖ５が選択状態に対応する電圧の１つであってもよい。

図６に示した構成により、本実施例の電源電圧制御部４は、少なくとも３値を含む電源電圧を供給しうる。本実施例では、図６に示された回路は全画素に対して共通に配される。しかし、列ごとに、あるいは複数の列を単位とする周期で、図６に示された回路が繰り返し配されてもよい。

続いて、図７のタイミングチャートを用いて本実施例の撮像装置の駆動方法について説明する。実施例１の図４と同じ部分には同じ符号を付し、詳細な説明を省略する。

本実施例では、リセット時の信号の出力、光電変換部１０２に蓄積された電荷の転送、光電変換された電荷に基づく信号の出力が行われるときに、電源配線１１２に電源電圧Ｖ５が供給される。これによって、増幅トランジスタのドレイン電圧がより高くなるため、よりダイナミックレンジを大きくすることができる。

以上に述べた通り、本実施例では画素から信号を出力するときに、増幅トランジスタのドレインの電圧を高くしている。そのため、非選択状態の画素では、リセットトランジスタのドレイン・ソース間の電圧が大きくなりやすい。つまり、リセットトランジスタを強くオフすることによりダイナミックレンジの低下を低減することができるという効果がより顕著である。

本発明の別の実施例を説明する。上述の実施例１および実施例２では、信号電荷が電子であり、画素に含まれるトランジスタがＮ型のＭＯＳトランジスタの例を説明した。本実施例では、信号電荷がホールであり、画素に含まれるトランジスタがＰ型のＭＯＳトランジスタの例を説明する。

本実施例と、実施例１または実施例２とで異なる点は、全てのトランジスタの導電型が反対になっている点である。また、それに伴って、電圧の高低関係も反対になっている。つまり、リセットトランジスタ１０６がＰ型のＭＯＳトランジスタである。また、選択状態の画素に含まれるリセットトランジスタ１０６をオフに制御するための第１の電圧Ｖ１より、非選択状態の画素に含まれるリセットトランジスタ１０６をオフに制御するための第２の電圧Ｖ２のほうが高い。本実施例の他の部分については、実施例１または実施例２と同様である。したがって、ここでは詳細な説明は省略する。

本実施例においても、実施例１または実施例２と同様の効果を得ることができる。

本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図８に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図８において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図８において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。

本実施例では、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成されている構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の基板上に形成されていてもよい。

本実施例において、撮像装置１００４には、実施例１乃至実施例３のいずれかの撮像装置が用いられる。このように、撮像システムにおいて本発明に係る実施例を適用することにより、ダイナミックレンジの低下を低減することができる。

３垂直走査部
４電源電圧制御部
１０１画素
１０２光電変換部
１０５増幅トランジスタ
１０６リセットトランジスタ
Ｖ１第１の電圧
Ｖ２第２の電圧
Ｖ３選択状態に対応する電圧
Ｖ４非選択状態に対応する電圧

Claims

それぞれが、光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタと、Ｎ型のリセットトランジスタと、を含み、前記リセットトランジスタを介して前記増幅トランジスタの入力ノードに供給される電圧によって選択状態または非選択状態に設定される、複数の画素と、
選択状態の画素に含まれる前記リセットトランジスタをオフに制御するために前記リセットトランジスタの制御ノードへ第１の電圧を供給し、非選択状態の画素に含まれる前記リセットトランジスタをオフに制御するために前記リセットトランジスタの制御ノードへ前記第１の電圧より低い第２の電圧を供給する制御部と、を有し、
前記第１の電圧は、前記選択状態の画素において、前記光電変換部からの電荷の転送による前記増幅トランジスタの入力ノードの電位降下によって前記リセットトランジスタがオンとなるような電圧であることを特徴とする撮像装置。
前記第１の電圧は、前記選択状態の画素の前記光電変換部から飽和量以下の電荷が転送されたとき、前記選択状態の画素の前記リセットトランジスタがオンするような電位であることを特徴とする請求項１に記載の撮像装置。
それぞれが、光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタと、Ｐ型のリセットトランジスタと、を含み、前記リセットトランジスタを介して前記増幅トランジスタの入力ノードに供給される電圧によって選択状態または非選択状態に設定される、複数の画素と、
選択状態の画素に含まれる前記リセットトランジスタをオフに制御するために前記リセットトランジスタの制御ノードへ第１の電圧を供給し、非選択状態の画素に含まれる前記リセットトランジスタをオフに制御するために前記リセットトランジスタの制御ノードへ前記第１の電圧より高い第２の電圧を供給する制御部と、を有し、
前記第１の電圧は、前記選択状態の画素において、前記光電変換部からの電荷の転送による前記増幅トランジスタの入力ノードの電位上昇によって前記リセットトランジスタがオンとなるような電圧であることを特徴とする撮像装置。
前記リセットトランジスタの第１の主ノードが前記制御部に電気的に接続され、前記リセットトランジスタの第２の主ノードが前記増幅トランジスタの前記入力ノードに電気的に接続され、
前記制御部が、前記非選択状態の画素に含まれる前記リセットトランジスタの前記制御ノードに前記第２の電圧を供給している期間の少なくとも一部の期間に、前記制御部が前記非選択状態の画素に含まれる前記リセットトランジスタの前記第１の主ノードに選択状態に対応する電圧を供給することを特徴とする請求項１または請求項３に記載の撮像装置。
前記制御部が、前記非選択状態の画素に含まれる前記リセットトランジスタの前記制御ノードへ前記第２の電圧を供給している前記期間に、前記制御部が、前記非選択状態の画素に含まれる前記リセットトランジスタの前記第１の主ノードへ供給する電圧を、非選択状態に対応する電圧から前記選択状態に対応する電圧へと変化させることを特徴とする請求項４に記載の撮像装置。
前記制御部が、前記非選択状態の画素に含まれる前記リセットトランジスタの前記制御ノードに前記第２の電圧を供給し、前記第１の主ノードに前記選択状態に対応する電圧を供給している期間に、前記制御部が別の画素の前記リセットトランジスタをオンに制御することによって、前記別の画素を選択状態にすることを特徴とする請求項４または請求項５に記載の撮像装置。
前記複数の画素には、前記リセットトランジスタの前記制御ノードが共通の配線に電気的に接続された第１の画素群と、前記リセットトランジスタの前記第１の主ノードが共通の配線に電気的に接続された第２の画素群と、が含まれ、
前記第１の画素群に含まれる複数の画素の少なくとも一部は、前記第２の画素群には含まれないことを特徴とする請求項４乃至請求項６のいずれか一項に記載の撮像装置。
複数の出力線をさらに有し、
前記第１の画素群からの信号は、前記複数の出力線に並列に出力され、
前記第２の画素群からの信号は、前記複数の出力線のうちの１つの出力線に順に出力されることを特徴とする請求項７に記載の撮像装置。
前記リセットトランジスタの前記第１の主ノードと、前記増幅トランジスタの主ノードとが、互いに接続された共通のノードであることを特徴とする請求項４乃至請求項８のいずれか一項に記載の撮像装置。
前記増幅トランジスタが、前記リセットトランジスタと同じ導電型であり、
前記選択状態の画素に含まれる前記リセットトランジスタをオンに制御するために前記制御部が前記制御ノードへ供給する第３の電圧と前記第１の電圧との差が、前記非選択状態の画素に含まれる前記リセットトランジスタをオンに制御するために前記制御部が前記制御ノードへ供給する第４の電圧と前記第２の電圧との差よりも小さいことを特徴とする請求項１乃至請求項９のいずれか一項に記載の撮像装置。
前記選択状態の画素に含まれる前記リセットトランジスタをオンに制御するために前記制御部が前記制御ノードへ供給する電圧と、前記非選択状態の前記画素に含まれる前記リセットトランジスタをオンに制御するために前記制御部が前記制御ノードへ供給する電圧とが等しいことを特徴とする請求項１乃至請求項９のいずれか一項に記載の撮像装置。
前記制御部は、第１導電型のＭＯＳトランジスタと第２導電型のＭＯＳトランジスタとを含んで構成され、
前記第１導電型のＭＯＳトランジスタのソースは、前記リセットトランジスタをオンに制御するための電圧が供給されたノードに電気的に接続され、
前記第１導電型のＭＯＳトランジスタのドレインと、前記第２導電型のＭＯＳトランジスタのドレインとが、前記リセットトランジスタの前記制御ノードに電気的に接続され、前記第２導電型のＭＯＳトランジスタのソースは、前記第１の電圧が供給されたノードおよび前記第２の電圧が供給されたノードに選択的に接続されるように構成されたことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の撮像装置。
請求項１乃至請求項１２のいずれか一項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理装置と、を備えた撮像システム。
それぞれが、光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタと、Ｎ型のリセットトランジスタと、をそれぞれが含む複数の画素を有する撮像装置の駆動方法であって、
前記リセットトランジスタを介して前記増幅トランジスタの入力ノードに電圧を供給することによって、前記複数の画素のうち、一部を選択状態とし、他の部分を非選択状態とするステップと、
選択状態の画素に含まれる前記リセットトランジスタの制御ノードに第１の電圧を供給することによって、前記リセットトランジスタをオフに制御するステップと、
非選択状態の画素に含まれる前記リセットトランジスタの制御ノードに前記第１の電圧より低い第２の電圧を供給することによって、前記リセットトランジスタをオフに制御するステップと、を有し、
前記第１の電圧は、前記選択状態の画素に含まれる前記光電変換部からの電荷の転送開始後に前記選択状態の画素に含まれる前記リセットトランジスタがオンするような電圧であることを特徴とする撮像装置の駆動方法。
前記第１の電圧は、前記選択状態の画素の前記光電変換部から飽和量以下の電荷が転送されたとき、前記選択状態の画素の前記リセットトランジスタがオンするような電位であることを特徴とする請求項１４に記載の撮像装置の駆動方法。
それぞれが、光電変換部と、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタと、Ｐ型のリセットトランジスタと、をそれぞれが含む複数の画素を有する撮像装置の駆動方法であって、
前記リセットトランジスタを介して前記増幅トランジスタの入力ノードに電圧を供給することによって、前記複数の画素のうち、一部を選択状態とし、他の部分を非選択状態とするステップと、
選択状態の画素に含まれる前記リセットトランジスタの制御ノードに第１の電圧を供給することによって、前記リセットトランジスタをオフに制御するステップと、
非選択状態の画素に含まれる前記リセットトランジスタの制御ノードに前記第１の電圧より高い第２の電圧を供給することによって、前記リセットトランジスタをオフに制御するステップと、を有し、
前記第１の電圧は、前記選択状態の画素に含まれる前記光電変換部からの電荷の転送開始後に前記選択状態の画素に含まれる前記リセットトランジスタがオンするような電圧であることを特徴とする撮像装置の駆動方法。
前記非選択状態の画素に含まれる前記リセットトランジスタの前記制御ノードに前記第２の電圧を供給している期間の少なくとも一部の期間に、前記非選択状態の画素に含まれる前記リセットトランジスタの主ノードに選択状態に対応する電圧を供給するステップを有することを特徴とする請求項１４または請求項１６に記載の撮像装置の駆動方法。
前記非選択状態の画素に含まれる前記リセットトランジスタの前記制御ノードへ前記第２の電圧を供給している前記期間に、前記非選択状態の画素に含まれる前記リセットトランジスタの前記主ノードへ供給する電圧を、非選択状態に対応する電圧から前記選択状態に対応する電圧へと変化させるステップを有することを特徴とする請求項１７に記載の撮像装置の駆動方法。
前記非選択状態の画素に含まれる前記リセットトランジスタの前記制御ノードに前記第２の電圧を供給し、前記主ノードに前記選択状態に対応する電圧を供給している期間に、別の画素の前記リセットトランジスタをオンに制御することによって、前記別の画素を選択状態にするステップを有することを特徴とする請求項１７または請求項１８に記載の撮像装置の駆動方法。
前記撮像装置は、複数の出力線をさらに有し、
前記複数の画素には、前記リセットトランジスタの前記制御ノードが共通の配線に電気的に接続された第１の画素群と、前記リセットトランジスタの前記主ノードが共通の配線に電気的に接続された第２の画素群と、が含まれ、
前記駆動方法が、
前記第１の画素群からの信号を、前記複数の出力線に並列に出力するステップと、
前記第２の画素群からの信号を、前記複数の出力線のうちの１つの出力線に順に出力するステップと、を有することを特徴とする請求項１７乃至請求項１９のいずれか一項に記載の撮像装置の駆動方法。
前記リセットトランジスタの制御ノードに第３の電圧を供給することによって、前記リセットトランジスタをオンにするステップを有し、
前記第３の電圧と前記第１の電圧との差が、前記第３の電圧と前記第２の電圧との差よりも小さいことを特徴とする請求項１４乃至請求項２０のいずれか一項に記載の撮像装置の駆動方法。
前記選択状態の画素に含まれる前記リセットトランジスタをオンに制御するために前記制御ノードへ供給する電圧と、前記非選択状態の前記画素に含まれる前記リセットトランジスタをオンに制御するために前記制御ノードへ供給する電圧とが等しいことを特徴とする請求項１４乃至請求項２０のいずれか一項に記載の撮像装置の駆動方法。