JP6815890B2 - 撮像装置、撮像システム、および、移動体 - Google Patents

Description

本発明は、撮像装置、撮像システム、および、移動体に関する。

撮像装置において、複数の画素からの信号を混合する技術が知られている。特許文献１に開示された撮像装置は、１つの列出力線に接続された複数の画素を備える。複数の画素を同時に選択することで、複数の画素からの信号を列信号線において混合している。具体的には、各画素が選択トランジスタを含む。２つの画素の選択トランジスタを同時にオンすることで、当該２つの画素からの信号が混合される。

特開２０１５−２２６１６１号公報

特許文献１に記載の撮像装置では、複数の画素の選択トランジスタをオンすることによって画素からの信号を混合している。そのため、選択トランジスタが正常に動作しない場合があると、複数の画素の信号が正確に混合されない可能性がある。そのため、画質が低下する可能性がある。

あるいは、特許文献１に記載の撮像装置では、異なる列出力線に接続された２つの画素からの信号を、列出力線において混合することが困難である。そのため、信号読み出し方法の多様性が制限される可能性がある。

１つの実施形態に係る撮像装置は、光電変換部、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタ、および、前記増幅トランジスタのソースと出力線とを接続する選択トランジスタをそれぞれが備える複数の画素と、ゲートへ供給される信号によって導通状態が制御される２つのノードを含む接続トランジスタを備え、前記２つのノードの一方は、前記複数の画素に含まれる第１の画素の増幅トランジスタのソースに接続され、前記２つのノードの他方は、前記複数の画素に含まれる第２の画素の増幅トランジスタのソースに接続される。

別の実施形態に係る撮像装置は、光電変換部、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタ、および、前記増幅トランジスタのソースと出力線とを接続する選択トランジスタをそれぞれが備える複数の画素と、前記複数の画素に含まれる第１の画素の前記増幅トランジスタのソースに、前記第１の画素の前記選択トランジスタを介して接続された第１の出力線と、前記複数の画素に含まれる第２の画素の前記増幅トランジスタのソースに、前記第２の画素の前記選択トランジスタを介して接続された第２の出力線と、前記第１の画素の前記選択トランジスタ、および、前記第２の画素の前記選択トランジスタとは別の経路で、前記第１の画素の前記増幅トランジスタのソースと前記第２の画素の前記増幅トランジスタのソースとを接続する接続トランジスタと、を備える。

上記の課題に鑑み、本発明は、画質の低下を抑制すること、あるいは、信号読み出し方法の自由度を向上させること、あるいは、その両方を目的とする。

さらに別の実施形態に係る撮像装置は、光電変換部、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタ、および、前記増幅トランジスタのソースと出力線とを接続する選択トランジスタをそれぞれが備える複数の画素と、前記複数の画素に含まれる第１の画素の前記選択トランジスタと、前記複数の画素に含まれる第２の画素の前記選択トランジスタとの両方がオンしているときに、前記第１の画素の前記選択トランジスタおよび前記第２の画素の前記選択トランジスタとは並列に、前記第１の画素の増幅トランジスタのソースと前記第２の画素の増幅トランジスタのソースとを接続する選択トランジスタと、を備える。

実施例１に係る撮像装置の構成を模式的に示す図。 実施例２に係る撮像装置の構成を模式的に示す図。 実施例２に係る撮像装置における画素の接続を模式に示す図。 実施例２に係る撮像装置における画素の接続を模式に示す図。 実施例３に係る撮像装置の構成を模式的に示す図。 実施例４に係る撮像装置の構成を模式的に示す図。 実施例５に係る撮像装置の構成を模式的に示す図。 実施例６に係る撮像装置の構成を模式的に示す図。 撮像システムの実施例のブロック図。 移動体の実施例のブロック図。

１つの実施形態に係る撮像装置は、複数の画素を備える。各画素は、光電変換部と、増幅トランジスタと、選択トランジスタとを少なくとも含む。増幅トランジスタは、光電変換部で生じた電荷に基づく信号を出力する。選択トランジスタは、増幅トランジスタと出力線とを接続する。

撮像装置は、一般には、複数の画素の成す複数の画素列に対応して、複数の出力線を備える。複数の画素は、１つの共通の出力線に接続されてもよいし、互いに異なる出力線に接続されてもよい。

撮像装置は、第１の画素の増幅トランジスタのソースと、第１の画素とは別の第２の画素の増幅トランジスタのソースとを接続する接続トランジスタを備える。接続トランジスタは、第１の画素の選択トランジスタおよび第２の画素の選択トランジスタとは別の経路によって、第１の画素の増幅トランジスタのソースと第２の画素の増幅トランジスタのソースとを接続する。別の観点では、第１の画素および第２の画素の選択トランジスタの両方がオンしている時に、接続トランジスタは、これらの選択トランジスタと並列に、第１の画素の増幅トランジスタのソースと第２の画素の増幅トランジスタのソースを接続する経路を形成する。接続トランジスタによって、２つの画素からの信号を合成、混合、加算、あるいは、平均化することができる。

例えば、接続トランジスタは、ゲートへ供給される信号によって導通状態が制御される２つのノードを含む。ゲートへ供給される信号によって導通状態が制御されるとは、換言すると、接続トランジスタがオンする時に当該２つのノードの間に電流経路が形成されることを意味する。当該２つのノードは、一般的には、接続トランジスタのソースとドレインである。接続トランジスタの２つのノードの一方は、第１の画素の増幅トランジスタのソースに接続される。接続トランジスタの２つのノードの他方は、第２の画素の増幅トランジスタのソースに接続される。このような接続は、選択トランジスタとは別の経路によって、２つの画素の増幅トランジスタのソース間を接続する経路の一例である。

いくつかの実施例においては、このような構成により、画質の低下を抑制すること、あるいは、信号読み出し方法の自由度を向上させること、あるいは、その両方が可能である。以下、複数の実施例について説明する。各実施例の要素は、別の実施例に付加する、あるいは、別の実施例の要素と置換することができる。また、本発明は、以下に説明する実施例に限られるものではない。

図１は、実施例１に関わる撮像装置の全体構成を模式的に示す図である。また、図１は、一部の構成の等価回路図を示している。

撮像装置は、画素アレイ７０を構成する複数の画素８０〜８３を備える。図１に示された画素アレイ７０は、４つの画素行および４つの画素列を含んでいる。しかし、画素の数はこれに限られない。また、撮像装置は、画素列に対応して配された出力線１６５、出力線１６５に接続された電流源１６０、および、複数の画素８０〜８３へ制御信号を供給する垂直走査回路１７０を備える。本実施例では、１つの画素列に含まれる複数の画素８０〜８３が、１つの共通の出力線１６５に接続される。

画素８０は、フローティングディフュージョン部９０（以下、ＦＤ部）、フォトダイオード１００、リセットトランジスタ１１０、選択トランジスタ１２０、増幅トランジスタ１３０、転送トランジスタ１４０、接続トランジスタ１５０を含む。

フォトダイオード１００は光電変換部の一例である。フォトダイオード１００は、画素８０への入射光に応じた電荷を発生し、この電荷を蓄積する。フォトダイオード１００は、転送トランジスタ１４０を介して、ＦＤ部９０に接続される。増幅トランジスタ１３０のゲートは、ＦＤ部９０に接続される。増幅トランジスタのドレインには電源電圧ＶＤＤが供給される。増幅トランジスタ１３０のソースは選択トランジスタ１２０を介して出力線１６５に接続される。一般的に、増幅トランジスタ１３０は、その間に電流が流れる２つのノードを含む。当該２つのノードのうち、電源電圧に近いほうがドレインである。他方がソースである。ＦＤ部９０は、リセットトランジスタ１１０を介して電源電圧ＶＤＤに接続される。リセットトランジスタ１１０はリセット部を構成する。

転送トランジスタ１４０、リセットトランジスタ１１０及び選択トランジスタ１２０は、それぞれ垂直走査回路１７０から供給される制御信号ＲＥＡＤ、ＲＥＳ、ＳＥＬによって導通状態（オン）または非導通状態（オフ）となるように制御される。なお、符号の末尾に付された数字は、画素行の番号を示す。

制御信号ＲＥＳがハイレベルになると、リセットトランジスタ１１０が導通状態となり、ＦＤ部９０が電源電圧ＶＤＤに接続される。これにより、ＦＤ部９０の電圧がリセットされる。この状態で画素８０から出力される信号がリセット信号である。制御信号ＲＥＡＤがハイレベルになると、転送トランジスタ１４０が導通状態になり、フォトダイオード１００に蓄積された電荷がＦＤ部９０に転送される。この状態で画素８０から出力される信号が光信号である。制御信号ＳＥＬがハイレベルになると、選択トランジスタ１２０が導通状態となり、電流源１６０から出力線１６５を介して増幅トランジスタ１３０に電流が供給される。増幅トランジスタ１３０と電流源１６０とは、ソースフォロア回路を構成するため、選択トランジスタ１２０がオンすることによって、ＦＤ部９０の電圧に基づいた画素信号（リセット信号、または、光信号）が出力線１６５に読み出される。

画素８１は、ＦＤ部９１、フォトダイオード１０１、リセットトランジスタ１１１、選択トランジスタ１２１、増幅トランジスタ１３１、転送トランジスタ１４１、接続トランジスタ１５１を含む。また、図１では省略されているが、画素８２は、ＦＤ部９２、フォトダイオード１０２、リセットトランジスタ１１２、選択トランジスタ１２２、増幅トランジスタ１３２、転送トランジスタ１４２、接続トランジスタ１５２を含む。画素８３についても同様である。各画素の要素は同じ機能を有するため、説明を省略する。

画素８０の接続トランジスタ１５０は、画素８０の増幅トランジスタ１３０のソースと、画素８１の増幅トランジスタ１３１のソースとを接続する。接続トランジスタ１５０のゲートには、制御信号ＡＤＤが供給される。接続トランジスタ１５０のソースおよびドレインの間の導通状態は、制御信号ＡＤＤによって制御される。つまり、接続トランジスタ１５０は、ゲートに供給される信号に基づいて導通状態が制御される２つのノードを含んでいる。接続トランジスタ１５０のソースおよびドレインの一方が、画素８０の増幅トランジスタ１３０のソースに接続される。接続トランジスタ１５０のソースおよびドレインの他方が、画素８１の増幅トランジスタ１３１のソースに接続される。

同様に、画素８１の接続トランジスタ１５１は、画素８１の増幅トランジスタ１３１のソースと、画素８２の増幅トランジスタ１３２のソースとを接続する。他の画素についても同様である。図１では省略されているが、例えば、画素８２の接続トランジスタ１５２は、画素８２の増幅トランジスタ１３２のソースと、画素８３の増幅トランジスタ１３３のソースとを接続する。画素８３は、接続トランジスタを含まなくてもよい。

出力線１６５は、列回路１８０に接続される。出力線１６５に読み出された画素信号は、列回路１８０に入力される。列回路１８０は、画素信号入力容量１９０、ランプ信号入力容量２００は、コンパレータ２１０、パルス生成器２２０、デジタルメモリ２３０、カウンタ２４０を含む。出力線１６５の画素信号が、画素信号入力容量１９０を介して、コンパレータ２１０の第１の入力ノードに入力される。また、ランプ信号が、ランプ信号入力容量２００を介して、コンパレータ２１０の第２の入力ノードに入力される。コンパレータ２１０は、画素信号とランプ信号との比較を行う。画素信号とランプ信号との関係が反転した時にカウンタ２４０が出力しているカウント値を、デジタルメモリ２３０が保持する。デジタルメモリ２３０に保持されたカウント値は、画素信号から変換されたデジタル信号である。つまり、列回路１８０は、出力線１６５に読み出された画素信号に対してアナログデジタル変換を行うアナログデジタル変換回路を構成している。

列回路１８０でデジタル信号に変換された画素信号は、水平走査回路２５０の供給する制御信号に基づいて、信号処理回路２６０へ読み出される。信号処理回路２６０は、画素信号を外部に出力する。信号処理回路２６０は、差分処理、補正などの信号処理を行うことができる。

次に、本実施例の撮像装置の動作について説明する。本実施例では、接続トランジスタをオンすることにより、少なくとも２つの画素の信号を疑似的に加算する。本明細書の「加算」は、「混合」、「合成」および「平均化」と同様の意味で用いられる。本明細書における「加算」は、少なくとも２つの信号から、当該２つの信号の成分を含む１つの信号を生成することである。したがって、加算、減算、乗算、除算などの演算を含む。

まず、加算を行わない場合の動作について説明する。加算を行わない場合は、制御信号ＡＤＤ（１）〜（４）はすべてローレベルとし、画素８０〜８３において接続トランジスタ１５０〜１５３はオフ状態となる。この状態で、制御信号ＳＥＬ（４）をハイレベルとして、画素８０を含む行（第１行）を選択状態とし、読み出しを行う。読み出し動作においては、制御信号ＲＥＳ（４）をハイレベルとしてＦＤ部９０の電位をリセットレベルにする。その後、ＲＥＳ（４）をローレベルとしてリセットを終了する。画素８０の増幅トランジスタ１３０は、リセット信号を出力する。その後、制御信号ＲＥＡＤ（４）をハイレベルとして、フォトダイオード１００に蓄積された光電荷をＦＤ部９０に転送する。ＦＤ部９０の電位は電荷量に応じて低下した信号レベルとなる。したがって、増幅トランジスタ１３０と電流源１６０で構成されるソースフォロア回路により、光信号が、画素８０から出力線１６５に出力される。

列回路１８０においては、まず、リセット信号が画素信号入力容量１９０にクランプされる。その後、画素８０から光信号が出力されると、コンパレータ２１０の反転入力端子には、リセット信号と光信号の差分信号が保持される。これにより、画素８０で発生するリセットノイズや増幅トランジスタ１３０の閾値ばらつき等が除去される。

次に、ＡＤ変換動作について説明する。ＲＡＭＰ信号の電位が徐々に低下するのに伴って、カウンタ２４０はカウント動作を行い、カウント信号をデジタルメモリ２３０に供給する。ＲＡＭＰ信号が、コンパレータ２１０の反転入力端子に保持された差分信号の分だけ低下した時に、コンパレータ２１０の出力が反転する。コンパレータ２１０の出力の反転に応じて、パルス生成器２２０は１ショットのパルスを生成してデジタルメモリ２３０に供給する。デジタルメモリ２３０は、パルス生成器２２０からのパルスを受けて、カウンタ２４０からのカウント信号を保持する。コンパレータ２１０の反転入力端子に保持された差分信号に応じて、コンパレータ２１０の出力が反転するまでの時間が変化する。そのため、デジタルメモリ２３０に保持されたカウント値が変化する。つまり、デジタルメモリ２３０に保持されたカウント値は、画素信号から変換されたデジタル信号である。デジタルメモリ２３０に保持されたデジタル信号は、水平走査回路２５０により、順次、信号処理回路２６０を介して出力される。

制御信号ＳＥＬ（４）をローレベルとして、画素８０を含む行（第１行）の選択状態を解除する。これにより、画素８０を含む行（第１行）からの信号の読み出しが終了する。続いて、制御信号ＡＤＤ（１）〜（４）がすべてローレベルの状態で、制御信号ＳＥＬ（３）をハイレベルとする。画素８１を含む行（第２行）を選択状態とし、画素８１からの信号の読み出しを開始する。以降の動作は、第１行の読み出しと同じである。この信号読み出し動作を読み出し対象の行に対して順次行う。

次に、複数の画素からの信号の加算を行う場合について説明する。ここでは、画素列方向に並ぶ２つの画素からの信号を加算する場合について説明する。制御信号ＡＤＤ（４）をハイレベルとすることにより画素８０からの画素信号と画素８１からの画素信号を加算することができる。制御信号ＡＤＤ（２）をハイレベルとすることにより画素８２からの画素信号と画素８３からの画素信号を加算することができる。本実施例では、この２つの加算信号が順に読み出される。

まず、制御信号ＡＤＤ（２）、（４）はハイレベルとし、制御信号ＡＤＤ（１）、（３）はローレベルとする。そのため、接続トランジスタ１５０と接続トランジスタ１５２とがオンしている。この状態で、制御信号ＳＥＬ（３）、（４）をハイレベルとして、画素８０を含む行と画素８１を含む行との２行を同時に選択状態とする。

次に、制御信号ＲＥＳ（３）、（４）をハイレベルとしてＦＤ部９０の電位、および、ＦＤ部９１の電位をリセットレベルにする。その後、制御信号ＲＥＳ（３）、（４）をローレベルとしてリセットを終了する。この時、ＦＤ部９０の電位とＦＤ部９１の電位とはほぼ等しいため、電流源１６０の供給する電流のほぼ半分が、増幅トランジスタ１３０、および増幅トランジスタ１３１にそれぞれ供給される。そのため、２つの画素のリセット信号が出力される。このとき、接続トランジスタ１５０がオン状態なので、２つの画素のリセット信号は加算される。

その後、制御信号ＲＥＡＤ（３）、（４）をハイレベルとして、フォトダイオード１００、１０１に蓄積された光電荷をＦＤ部９０、９１にそれぞれ転送する。ＦＤ部９０、９１の電位は、それぞれ、転送された電荷量に応じて低下する。このときは、２つの画素からの光信号が加算される。

ここで、画素８０には強い光があたった状態で、画素８１はダーク状態だった場合を考える。つまり、画素８０のＦＤ部９０には大量の電荷が転送され、一方、画素８１のＦＤ部９１にはほとんど電荷が転送されない。この時、画素８０のＦＤ部９０の電位はリセットレベルより転送された電荷量に対応した電圧ΔＶだけ低下する。これに対して、ＦＤ部９１の電位は、リセットレベルのままである、あるいは、リセットレベルにかなり近いレベルとなる。これにより、増幅トランジスタ１３０のゲート電位と、増幅トランジスタ１３１のゲート電位とに差が生じる。両者のソースは共通であるため、ゲート・ソース間電圧に差が生じる。これにより、増幅トランジスタ１３０の電流が減少し、一方、その減少した分だけ増幅トランジスタ１３１の電流が増加する。減少量と増加量とがほぼ等しいことから、増幅トランジスタ１３０のゲート・ソース間電圧の低下量は、増幅トランジスタ１３１のゲート・ソース間電圧の増加量とおよそ等しく、その値はほぼΔＶ／２である。よって、出力線１６５からはＦＤ部９０の電位とＦＤ部９１の電位の平均値であるΔＶ／２が出力される。実際には加算せずに個別に読み出す場合のそれぞれの出力の平均値に近い値が出力されるため、正確な平均値ではなくてもよい。

ここで、通常は、画素８０の選択トランジスタ１２０、画素８１の選択トランジスタ１２１、および、接続トランジスタ１５０がオンしている。そのため、画素８０の増幅トランジスタ１３０のソースと画素８１の増幅トランジスタ１３１のソースとを電気的に接続する接続経路として、２つの経路が形成される。１つの経路は、選択トランジスタ１２０、選択トランジスタ１２１、および、出力線１６５によって構成される。別の経路は、接続トランジスタ１５０によって構成される。このように、接続トランジスタが、選択トランジスタとは別の経路で、２つの画素の増幅トランジスタのソースの間を接続する経路を形成することで、画質の低下を抑制することができる。

例えば制御線に断線があり、画素８０の選択トランジスタ１２０が常時オフとなってしまう場合を考える。接続トランジスタ１５０がない場合、つまり、画素８０の増幅トランジスタ１３０のソースと画素８１の増幅トランジスタのソースとが遮断されている場合には、画素８０のＦＤ部９０の電位は出力線１６５の電位にはほとんど影響しない。そのため、例えば画素８０、８１の両方ともがダーク状態であることを示すような誤ったレベルの画素信号が出力される可能性がある。つまり、各画素から個別に信号を読み出す時の画像と、複数の画素からの信号を加算する時の画像との両方において、画質が低下する可能性がある。

本実施例においては、画素８０および画素８１から信号を出力する時に、接続トランジスタ１５０をオン状態としている。これにより、選択トランジスタ１２０がオフ状態であった場合にも、電流源１６０の供給する電流の一部が、画素８０の増幅トランジスタ１３０に流れる。そして、電流源１６０の供給する電流の別の一部が、画素８１の増幅トランジスタ１３１に流れる。そのため、画素８０の画素信号と画素８１の画素信号とを加算することが可能である。つまり、複数の画素からの信号を加算する時に得られる画像において、画質の低下を抑制することが可能となっている。

尚、選択トランジスタ１２０が常時オフ状態であった場合、増幅トランジスタ１３０は接続トランジスタ１５０と選択トランジスタ１２１を介して出力線１６５に接続されるの。一方、増幅トランジスタ１３１は選択トランジスタ１２１のみを介して出力線１６５に接続される。接続トランジスタ１５０のオン抵抗が大きいと、接続トランジスタ１５０での電圧降下が大きくなるため、増幅トランジスタ１３０と増幅トランジスタ１３１とが対等ではなくなる可能性がある。このような場合、加算の結果として出力される信号に誤差が生じる可能性がある。よって、本実施例では、接続トランジスタ１５０の閾値電圧Ｖｔｈは選択トランジスタ１２０の閾値電圧、および、選択トランジスタ１２１の閾値電圧よりも低い。このような閾値電圧にすることで、接続トランジスタ１５０のオン抵抗による電圧降下の影響を見えづらくすることができる。

ただし、閾値電圧の関係は上記に限られない。接続トランジスタ１５０の閾値電圧Ｖｔｈ、選択トランジスタ１２０の閾値電圧、および、選択トランジスタ１２１の閾値電圧を、互いに等しくしてもよい。

画素８０および画素８１から信号の読み出しが終わった後に、制御信号ＳＥＬ（３）、（４）をローレベルにする。続いて、制御信号ＳＥＬ（１）、（２）をハイレベルに、画素８２を含む行と画素８３を含む行との２行を同時に選択状態とする。

図１の回路では、接続トランジスタは、互いに隣接する２つの画素を接続している。一般的な撮像装置では、ベイヤー配列のカラーフィルタアレイが用いられる。そのため、隣接する２つの画素には、異なる色のカラーフィルタが配されることがある。そこで、接続トランジスタの接続する２つの画素（第１の画素と第２の画素）の間に、他の画素（第３の画素）が配されてもよい。この場合、接続トランジスタがオンの時に、第３の画素の増幅トランジスタのソースは、他の２つの画素の増幅トランジスタのソースから遮断されるとよい。このような構成により、ベイヤー配列のカラーフィルタアレイを持つ撮像装置において、高画質の画像を得ることができる。

以上に説明した通り、本実施例の撮像装置は、第１の画素（例えば画素８０）の増幅トランジスタのソースと、第２の画素（例えば画素８１）の増幅トランジスタのソースとを接続する接続トランジスタを含む。このような構成により、画質の低下を抑制することができる。

別の実施例について説明する。本実施例では、２つの画素が１つの画素ユニットを構成している。また、１つの画素列に対して複数の出力線が設けられている。実施例１と異なる点を説明し、実施例１と同じ部分は説明を省略する。

図２は実施例２に関わる撮像装置の模式図を示す。図２は、１つの画素列のみを示している。実際には画素アレイは複数の画素列および複数の画素行を含む。図２においては、画素ユニット２８０〜２８７が示されている。

本実施例の撮像装置は、ベイヤー配列のカラーフィルタアレイを備える。画素ユニット２８０は、グリーンのカラーフィルタが配されたフォトダイオード１００、レッドのカラーフィルタが配されたフォトダイオード１０５を有する。つまり、１つの画素ユニットは画素列方向に並んだ２画素を有する。フォトダイオード１００は、転送トランジスタ１４０を介して、増幅トランジスタ１３０の入力ノードであるＦＤ部９０に接続される。フォトダイオード１０５は、転送トランジスタ１４５を介して、増幅トランジスタ１３０の入力ノードであるＦＤ部９０に接続される。このような接続により、画素ユニット２８０の増幅トランジスタ１３０は、フォトダイオード１００で生じた電荷に基づく信号と、フォトダイオード１０５で生じた電荷に基づく信号とを出力する。転送トランジスタ１４０、および、転送トランジスタ１４５は、それぞれ垂直走査回路１７０から供給される制御信号ＲＥＡＤによって導通状態（オン）または非導通状態（オフ）となるように制御される。なお、符号の末尾に付された数字は、画素行の番号を示す。画素ユニット２８０に含まれるその他の要素は、実施例１と同じであるため、説明を省略する。

その他の画素ユニット２８１〜２８７は、基本的に、画素ユニット２８０と同じ構成を持つ。異なる画素の素子を区別するため、異なる符号を付している。例えば、画素ユニット２８１は、グリーンのカラーフィルタが配されたフォトダイオード１０１、レッドのカラーフィルタが配されたフォトダイオード１０６を有する。フォトダイオード１０１は、転送トランジスタ１４１を介して、増幅トランジスタ１３１の入力ノードであるＦＤ部９１に接続される。フォトダイオード１０６は、転送トランジスタ１４５を介して、増幅トランジスタ１３１の入力ノードであるＦＤ部９１に接続される。

接続トランジスタ１５０は、画素ユニット２８０の増幅トランジスタ１３０のソースと、画素ユニット２８１の増幅トランジスタ１３１のソースとを接続する。接続トランジスタ１５０のゲートには、制御信号ＡＤＤが供給される。接続トランジスタ１５０のソースおよびドレインの間の導通状態は、制御信号ＡＤＤによって制御される。つまり、接続トランジスタ１５０は、ゲートに供給される信号に基づいて導通状態が制御される２つのノードを含んでいる。接続トランジスタ１５０のソースおよびドレインの一方が、画素ユニット２８０の増幅トランジスタ１３０のソースに接続される。接続トランジスタ１５０のソースおよびドレインの他方が、画素ユニット２８１の増幅トランジスタ１３１のソースに接続される。

同様に、接続トランジスタ１５１は、画素ユニット２８１の増幅トランジスタ１３１のソースと、画素ユニット２８２の増幅トランジスタ１３２のソースとを接続する。他の画素ユニットに含まれる接続トランジスタ１５２〜１５７についても同様である。

本実施例における画素は、フォトダイオード、増幅トランジスタ、および、選択トランジスタを含む単位として定義される。例えば、第１の画素は、フォトダイオード１００、増幅トランジスタ１３０、および、選択トランジスタ１２０を含む。そして、第２の画素は、フォトダイオード１０１、増幅トランジスタ１３１、および、選択トランジスタ１２１を含む。このように、回路素子を共有しない２つの画素が定義されうる。また、第３の画素は、フォトダイオード１０５、増幅トランジスタ１３０、および、選択トランジスタ１２０を含む。つまり、第１の画素と第３の画素とは、増幅トランジスタ１３０および選択トランジスタ１２０を共有している。このように回路素子を共有する２つ画素が定義されうる。１つの画素ユニットを構成する複数の画素は、いずれかの回路素子を共有している。

本実施例の撮像装置は、１つの画素行に対して２つの出力線１６５、１６６を有する。画素ユニット２８０の増幅トランジスタ１３０のソースは、選択トランジスタ１２０を介して、出力線１６５に接続される。画素ユニット２８１の増幅トランジスタ１３１のソースは、選択トランジスタ１２１を介して、出力線１６６に接続される。他の画素ユニット２８２〜２８７の接続は、図２に示した通りである。したがって、出力線１６５および出力線１６６のそれぞれに、１つの画素列に含まれる画素ユニット全体の半数の画素ユニットが接続されている。

図示は省略されているが、出力線１６５、１６６のそれぞれには、列回路１８０が接続されている。列回路１８０以降の構成、ならびに、垂直走査回路１７０、水平走査回路２５０の構成は、実施例１と同じである。

次に、本実施例の撮像装置の動作について説明する。まず、画素加算を行わない場合の動作について説明する。加算を行わない場合は、制御信号ＡＤＤ（１）〜（８）はすべてローレベルとし、画素ユニット２８０〜２８７において接続トランジスタ１５０はオフ状態となる。この状態で、制御信号ＳＥＬ（７）、（８）をハイレベルとする。これにより、画素ユニット２８０と画素ユニット２８１が選択される。両者は別々の出力線に接続されているため、画素ユニット２８０と画素ユニット２８１とから同時に画素信号を読み出すことができる。

一例として、画素ユニット２８０のフォトダイオード１０５（第３の画素）で生じた電荷に基づく信号（光信号）と、画素ユニット２８１のフォトダイオード１０１（第２の画素）で生じた電荷に基づく信号（光信号）を読み出す。フォトダイオード１０５で生じた電荷に基づく信号（第３の画素の光信号）は出力線１６５に読み出される。フォトダイオード１０１で生じた電荷に基づく信号（第２の画素の光信号）は、出力線１６６に読み出される。各信号を読み出すための動作は、実施例１の画素信号の読み出しと同じである。

２つの光信号の読み出しが終了した後に、制御信号ＳＥＬ（８）をローレベルとし、制御信号ＳＥＬ（６）、（７）を同時にハイレベルとする。これにより、画素ユニット２８１と画素ユニット２８２が選択される。その後、画素ユニット２８１のフォトダイオード１０６で生じた電荷に基づく信号（画素ユニット２８１に含まれる第４の画素の光信号）と画素ユニット２８２のフォトダイオード１０３（不図示）で生じた電荷に基づく信号を読み出す。以降、同様な動作を繰り返す。

尚、この例では画素ユニット２８０のフォトダイオード１００で生じた電荷に基づく信号（画素ユニット２８０に含まれる第１の画素の光信号）は読み出さない。しかし、第１の画素の光信号の読み出しを行ってもよい。また、選択する画素ユニット、および、導通状態にする転送トランジスタの組み合わせを変更することで、ここで説明した例とは異なる順序での読み出しが可能である。

次に、複数の画素からの信号の加算を行う場合について説明する。ここでは、画素列方向に並ぶ３つの画素からの信号を加算する例を説明する。例えば、制御信号ＡＤＤ（７）、（８）をハイレベルとすることにより、画素ユニット２８０〜２８２の信号を加算することができる。また、制御信号ＡＤＤ（４）、（５）をハイレベルとすることにより、画素ユニット２８３〜２８５の信号を加算することができる。他の制御信号ＡＤＤはローレベルとする。

この時の状態を簡易的に図３（ａ）に示す。接続トランジスタによって接続された２つの画素ユニットの間には、模式的に配線３００〜３０３が示されている。画素ユニット２８０の増幅トランジスタ１３０のソース、画素ユニット２８１の増幅トランジスタ１３１のソース、および、画素ユニット２８２の増幅トランジスタ１３２のソースが、１つのノードを構成している。また、画素ユニット２８３の増幅トランジスタ１３３のソース、画素ユニット２８４の増幅トランジスタ１３４のソース、および、画素ユニット２８５の増幅トランジスタ１３５のソースが、１つのノードを構成している。

この状態で、画素ユニット２８０〜２８２のそれぞれにおいて、レッドのカラーフィルタが配されたフォトダイオードの電荷を、対応する増幅トランジスタの入力ノードに転送する。これにより、赤の波長帯に対応した光信号が加算される。また、グリーンのカラーフィルタが配されたフォトダイオードの電荷を転送することで、緑の波長帯に対応した光信号を加算することができる。信号が加算されるメカニズムは、実施例１と同じであるため、詳細は省略する。

本実施例では、接続トランジスタ１５０が、選択トランジスタ１２０、１２１とは別の経路で、画素ユニット２８０の増幅トランジスタ１３０のソースと画素ユニット２８１の増幅トランジスタ１３１のソースとを接続する経路を構成する。そのため、信号の読み出しの自由度を向上させることができる。具体的には、導通状態（オン）とする選択トランジスタの組み合わせによって、加算された信号の出力される出力線を選択することができる。画素ユニット２８０〜２８２を例に説明する。

第１の出力方法として、画素ユニット２８０の選択トランジスタ１２０、画素ユニット２８１の選択トランジスタ１２１、及び、画素ユニット２８２の選択トランジスタ１２２が全てオンすると、加算された信号は出力線１６５、１６６の両方に出力される。画素ユニット２８０の選択トランジスタ１２０、または、画素ユニット２８２の選択トランジスタ１２２のいずれかがオフしていても、同様に、加算された信号が出力線１６５と出力線１６６の両方に出力される。

第２の出力方法として、加算された信号を出力線１６５と出力線１６６の一方のみに出力することができる。画素ユニット２８０の選択トランジスタ１２０、および、画素ユニット２８２の選択トランジスタ１２２がオンであり、画素ユニット２８１の選択トランジスタ１２１がオフである場合、信号は出力線１６５のみに出力される。この場合、画素ユニット２８０の選択トランジスタ１２０、または、画素ユニット２８２の選択トランジスタ１２２の一方はオフしていてもよい。画素ユニット２８０の選択トランジスタ１２０、および、画素ユニット２８２の選択トランジスタ１２２がオフであり、画素ユニット２８１の選択トランジスタ１２１がオンである場合、信号は出力線１６６のみに出力される。

第２の出力方法においては、信号が出力されない出力線に他の画素ユニットからの信号を読み出すことで、高速化が可能である。あるいは、信号が出力されない出力線の電流源を停止することにより、消費電力を低減することが可能である。

ここで、例えば加算された信号を出力線１６５へ出力する場合、画素ユニット２８１は自身の選択トランジスタ１２１によって接続される出力線１６６とは異なる出力線１６５へ信号を出力している。このような信号の読み出しが可能なのは、画素ユニット２８１の選択トランジスタ１２１がオフであっても、接続トランジスタ１５０あるいは接続トランジスタ１５１を介して、増幅トランジスタ１３１に電流を供給できるためである。つまり、接続トランジスタによって、異なる出力線に接続された複数の画素の信号を加算することが可能となっている。接続トランジスタが無かった場合には、選択トランジスタの接続先となる垂直線が異なる画素ユニット間同士では加算をすることができない。結果として、接続トランジスタを設けることによって、より多様な画素の読み出しが可能となっている。

また、本実施例の動作を実現するためには、選択トランジスタが、増幅トランジスタのソースと出力線との間に配されていることが好ましい。選択トランジスタが増幅トランジスタのドレイン側に接続された場合には、選択トランジスタがオフである時に増幅トランジスタに電流が供給されないためである。

図３（ｂ）は、別の加算の組み合わせを模式的に示している。図３（ａ）での赤色の光信号を読み出し後、制御信号ＡＤＤの切り替えを行い、図３（ｂ）の状態とする。つまり、画素ユニット２８２〜２８４が互いに接続され、画素ユニット２８５〜２８７が互いに接続される。その後、緑色に対応する光信号を読み出す。このように、異なる色の信号を読み出す際は、接続トランジスタによって接続される画素ユニットの組み合わせを変えてもよい。加算の組み合わせを変えることにより、異なる色間で読み出す信号の重心を揃えることが可能である。

尚、１つの画素ユニットに複数の選択トランジスタを設け、１つの画素ユニットが出力線１６５、１６６の両方に接続可能である構成によっても、多様な画素信号の読み出しが可能となる。この場合は、出力線に付随する容量が増えてしまい、高速化が困難になる可能性がある。図２の構成によれば、動作速度の低下を抑えつつ、多様な画素信号の読み出しが可能である。

また、上記では３つの画素ユニットからの信号を加算する例を説明した。しかし、加算される信号の数は上記に限定されない。例えば、列方向の２つの画素ユニットからの信号の加算、画素列方向の５つの画素ユニットからの信号の加算などを行うことが可能である。

次に、図４を用いて、１つの画素列に４つの出力線がある実施例を説明する。図３との相違点は、４つの出力線１６５〜１６８が設けられていることである。図３と同様に、接続トランジスタがオンしている電気経路を、配線３００〜３０７が模式的に示している。

図４に示す例では、４つの加算された信号を並行して読み出すことが可能である。図４（ａ）では、画素ユニット２８０〜２８２間、２８３〜２８５間、２８６〜２８８間および２８９〜２９１間でレッドのフォトダイオードの信号の加算を行う。そして、例えば、画素ユニット２８０、２８５、２８６、２９１中の選択トランジスタを介して、それぞれ、出力線１６５〜１６８へ信号が出力される。次に、図４（ｂ）では、画素ユニット２８２〜２８４間、２８５〜２８７間、２８８〜２９０間および２９１〜２９３間でグリーンのフォトダイオードの信号の加算を行う。そして、例えば、画素ユニット２８４、２８５、２９０、２９１中の選択トランジスタを介して、それぞれ、出力線１６５〜１６８へ信号が出力される。このように、１つの画素列に４つの出力線が配される場合においても、接続トランジスタを設けることによって、多様な画素信号の読み出しが可能となっている。

以上に説明した通り、本実施例の撮像装置は、第１の画素（例えば画素ユニット２８０）の増幅トランジスタのソースと、第２の画素（例えば画素ユニット２８１）の増幅トランジスタのソースとを接続する接続トランジスタを含む。このような構成により、多様な信号読み出し方法を実現することができる。

図５は実施例３に関わる撮像装置の模式図を示す。２行４列の画素を示している。以下では、実施例１〜２との相違点についてのみ説明する。

図５においては、接続トランジスタが、画素行方向に並ぶ複数の画素を接続する。例えば、画素８０の接続トランジスタ１５０は、画素８０の増幅トランジスタ１３０のソースと、画素８１の増幅トランジスタ１３１のソースとを接続する。接続トランジスタのゲートに接続された制御線は、画素列の方向に沿って延在する。１つの画素列に属する複数の画素の接続トランジスタのゲートは、共通の制御線に接続される。そのため、制御信号ＡＤＤの末尾に付された符号は、画素列の番号を表している。

次に、本実施例の撮像装置の動作について説明する。加算を行わない場合の動作は、実施例１と同じである。制御信号ＡＤＤ（１）〜（４）をローレベルとして、画素８０〜８３の接続トランジスタ１５０〜１５３をオフにする。この状態で、画素信号の読み出しを行う。

以下では、複数の画素からの信号の加算を行う場合について説明する。画素行の方向い並んだ２つの画素の信号を加算する例を説明する。制御信号ＡＤＤ（１）、（３）をハイレベルにし、制御信号ＡＤＤ（２）、（４）をローレベルとする。これにより、接続トランジスタ１５０と接続トランジスタ１５２がオンする。一方、接続トランジスタ１５１と接続トランジスタ１５３はオフする。画素８０からの信号と画素８１からの信号が加算され、そして、画素８２からの信号と画素８３からの信号が加算される。

画素８０からの信号と画素８１からの信号とが加算された信号は、出力線１６５と出力線１６６の両方に読み出される。この場合、画素８０の選択トランジスタ１２０と画素８１の選択トランジスタ１２１の両方がオンする。

このように、本実施例では、接続トランジスタが異なる画素列の２つの画素を接続している。結果、異なる画素列の２つの画素の信号を加算することが可能である。このように、より多様な画素信号の読み出しが可能である。

図６は実施例４に関わる撮像装置の模式図を示す。以下では、実施例３との相違点についてのみ、説明する。

図６においては、１つの画素行に対して、選択トランジスタのゲートに接続される制御線が２本設けられている。画素８０の選択トランジスタ１２０のゲートには、制御信号ＳＥＬ（２−１）を供給する制御線が接続される。画素８１の選択トランジスタ１２１のゲートには、制御信号ＳＥＬ（２−２）を供給する制御線が接続される。この２つの制御線は、互いに電気的に分離されている。つまり、画素８０の選択トランジスタ１２０と、画素８１の選択トランジスタ１２１とは、互いに独立に動作することができる。

本実施例の撮像装置の動作について説明する。加算を行わない場合は、制御信号ＡＤＤ（１）〜（４）をローレベルとして、画素８０〜８３の接続トランジスタ１５０〜１５３をオフ状態とする。また、１つの画素行を選択する場合には、当該画素行に対して配された２本の制御線の制御信号ＳＥＬの両方をハイレベルとする。この他の動作は、実施例１〜３と同じである。

以下では、複数の画素からの信号の加算を行う場合について説明する。画素行の方向い並んだ２つの画素の信号を加算する例を説明する。制御信号ＡＤＤ（１）、（３）をハイレベルにし、制御信号ＡＤＤ（２）、（４）をローレベルとする。これにより、接続トランジスタ１５０と接続トランジスタ１５２がオンする。一方、接続トランジスタ１５１と接続トランジスタ１５３はオフする。画素８０からの信号と画素８１からの信号が加算され、そして、画素８２からの信号と画素８３からの信号が加算される。

行選択に関しては、１つの画素行に含まれる複数の画素のうち、半分の画素の選択トランジスタをオン状態として信号を読み出す。例えば、制御信号ＳＥＬ（２−１）をハイレベルとし、制御信号ＳＥＬ（２−２）をローレベルとする。この場合、出力線１６５には、画素８０の信号と画素８１の信号とが加算された信号が出力される。また、出力線１６７には、画素８２の信号と、画素８３の信号とが加算された信号が出力される。

一方、出力線１６６、および、出力線１６８には信号が出力されない。そのため、これらの出力線に接続された電流源を停止することができる。結果として、消費電力を低減することが可能となる。もしくは、出力線１６６、および、出力線１６８に接続された電流源の電流を、出力線１６５、および、出力線１６７に供給してもよい。これにより、信号の読み出し速度を向上させることが可能となる。

または、出力線１６６、および、出力線１６８には、別の画素行からの信号を出力することができる。２つの画素行から同時に信号を読み出すことで、読み出し速度を向上させることが可能となる。例えば、制御ＳＥＬ（２−１）に加えて、制御信号ＳＥＬ（１−２）をハイレベルとする。これにより、画素８４の信号と画素８５の信号とが加算された信号が出力線１６６に読み出される。また、画素８６の信号と画素８７の信号との加算された信号が出力線１６８に読み出される。

尚、本実施例のように画素行方向に並ぶ複数の画素の信号を加算する場合、接続トランジスタに接続され、画素行方向に延在する配線と、出力線１６５〜１６８とが交差する。そのため、両者の間にカップリング容量が発生する可能性がある。カップリング容量は、画素間の信号のクロストークの要因となりえるため、両配線間にシールド用の配線を配置することが望ましい。

このように、本実施例では、接続トランジスタが異なる画素列の２つの画素を接続している。結果、異なる画素列の２つの画素の信号を加算することが可能である。このように、より多様な画素信号の読み出しが可能である。さらに、１つの画素行に複数の選択制御線が配されるため、高速化あるいは低消費電力化が可能である。

図７は実施例５に関わる撮像装置の模式図を示す。以下では、実施例１〜４との相違点についてのみ、説明する。

図７の撮像装置は、ベイヤー配列のカラーフィルタアレイを備える。１つの画素行には２色のカラーフィルタが配置されている。画素８０、８２、８４、８６（以下、Ｒ画素）にはレッドのカラーフィルタが配され、画素８１、８３、８５、８７（以下、Ｇｒ画素）にはグリーンのカラーフィルタが配される。

本実施例においては、接続トランジスタは同じ色のカラーフィルタを持つ複数の画素を接続する。すなわち、１つの画素行の接続トランジスタによって、２系統の接続経路が構成される。例えば、接続トランジスタ１５０は、画素８０の増幅トランジスタ１３０のソースと、画素８２の増幅トランジスタ１３２のソースとを接続する。接続トランジスタ１５０がオンの時に、画素８１の増幅トランジスタ１３１のソースは、画素８０の増幅トランジスタ１３０のソース、および、画素８２の増幅トランジスタ１３２のソースから遮断されている。

図７では、画素を示す四角形を配線が横断している部分は、当該画素の増幅トランジスタのソースと接続経路とが遮断されていることを示している。一方、図７において、配線が画素を示す四角形の両端で途切れている部分は、当該画素の増幅トランジスタのソースが接続経路に接続されていることを示している。図８においても同様である。

このような構成により、色ごとに画素信号を加算することが可能である。つまり、制御信号ＡＤＤ（１）、（３）をハイレベルとすることで画素８０、８２、８４からの信号を加算することができる。制御信号ＡＤＤ（４）、（６）をハイレベルとすることで画素８３、８５、８７からの信号を加算することが可能である。このように、加算用の接続経路を色毎に設けることで、Ｒ画素の加算領域とＧｒ画素の加算領域が重なっている場合にも加算を行うことが可能となる。

尚、１つの画素行に対して１つの加算用の接続経路のみが構成されている場合でも、１つの画素行の同色の画素において、３画素につき２つの割合で信号の加算を行うことが可能である。例えば、図７において、画素８１の信号および画素８４の信号を加算に使わないのであれば、画素８０の信号と画素８２の信号との加算、および、画素８３の信号と画素８５の信号との加算を同時に行うことが可能である。これは、Ｒ画素の加算領域とＧｒ画素の加算領域が重なっていないためである。

図８は実施例６に関わる撮像装置の模式図を示す。以下では、実施例１〜５との相違点についてのみ、説明する。

図８の撮像装置は、ベイヤー配列のカラーフィルタアレイを備える。また、図２と同様に、２つの画素が１つの画素ユニットを構成している。画素ユニット２８０は、レッドのカラーフィルタが配されたフォトダイオード１００（Ｒ画素）、グリーンのカラーフィルタが配されたフォトダイオード１０５（Ｇｂ画素）を有する。フォトダイオード１００は、転送トランジスタ１４０を介して、増幅トランジスタ１３０の入力ノードであるＦＤ部９０に接続される。フォトダイオード１０５は、転送トランジスタ１４５を介して、増幅トランジスタ１３０の入力ノードであるＦＤ部９０に接続される。このような接続により、画素ユニット２８０の増幅トランジスタ１３０は、フォトダイオード１００で生じた電荷に基づく信号と、フォトダイオード１０５で生じた電荷に基づく信号とを出力する。転送トランジスタ１４０、および、転送トランジスタ１４５は、それぞれ垂直走査回路１７０から供給される制御信号ＲＥＡＤによって導通状態（オン）または非導通状態（オフ）となるように制御される。なお、符号の末尾に付された数字は、画素行の番号を示す。画素ユニット２８０に含まれるその他の要素は、実施例１または実施例２と同じであるため、説明を省略する。

本実施例の画素ユニット２８０は、画素行方向の接続を行う接続トランジスタ１５０と画素列方向の接続を行う接続トランジスタ１５５の２つの接続トランジスタを有する。画素行方向の接続を行う接続トランジスタ１５０は、制御信号ＡＤＤｈによって、導通状態（オン）と非導通状態（オフ）とに制御される。画素列方向の接続を行う接続トランジスタ１５５は、制御信号ＡＤＤｖによって、導通状態（オン）と非導通状態（オフ）とに制御される。また、画素行方向に関しては、１つの画素行について１つの加算用の接続経路が形成される。画素ユニット２８０を含む画素行では、Ｒ画素を含む画素ユニットが互いに接続される。画素ユニット２８８を含む画素行では、Ｂ画素を含む画素ユニットが互いに接続される。

画素ユニット２８１や画素ユニット２８８は、それぞれ、接続トランジスタ１５１、１５２を含んでいる。これらのトランジスタは、信号の加算に用いなくてもよい。これらのトランジスタは、画素構造の均一性を維持するために配されている。これらのトランジスタは省略されてもよい。

以下では、複数の画素の信号を加算する動作について説明する。２行３列の画素ブロックで、加算を行う例を説明する。制御信号ＡＤＤｈ（１）、（３）をハイレベルとすることで、画素ユニット２８０、２８２、２８４を接続する。また、制御信号ＡＤＤｖ（１）をハイレベルとすることで、画素ユニット２８８、２９０、２９２が、それぞれ、接続トランジスタ１５５、１５６、１６７を介して、画素ユニット２８０、２８２、２８４に接続される。つまり、６つの画素ユニット２８０、２８２、２８４、２８８、２９０、２９２の増幅トランジスタのソースが、互いに接続された状態となる。このように、画素ユニット２８８、２９０、２９２の間には画素行方向の接続経路は存在しないが、これらの画素ユニットが互いに接続される。

一方、Ｇｒ画素とＢ画素を含む画素ユニットに関しては、制御信号ＡＤＤｈ（４）、（６）、および、制御信号ＡＤＤｖ（１）をハイレベルとする。これにより、６つの画素ユニット２８３、２８５、２８７、２９１、２９３、２９５の間で、増幅トランジスタのソースが互いに接続される。

以上のようにして、２行３列の画素ブロックで加算を行うことが可能である。このブロック加算を行うためには、画素行方向に接続する画素ユニットの組み合わせが、画素行ごとに異なることが好ましい。このような構成によれば、１つの画素行について１本の接続経路を形成するだけで、ブロック加算を行うことが可能となる。

本実施例のように、画素行方向の接続を行う接続トランジスタ１５０と画素列方向の接続を行う接続トランジスタ１５５が配される場合、制御線の数が多くなる可能性がある。よって、配線の自由度が高い裏面照射型の撮像装置が好適である。具体的には、フォトダイオードなどの光電変換部が配された半導体基板に対して、第１の面に集光用のマイクロレンズが配され、第１の面とは反対の第２の面に接続トランジスタに接続された制御線などの配線が配される。なお、実施例１〜５についても、裏面照射型の撮像装置に適用できる。

実施例１〜５では、画素行方向の加算を行う構成、あるいは、画素列方向の加算を行う構成を説明した。これらの構成に加えて、列回路１８０での加算や間引きを組み合わせてもよい。実施例１〜５の構成で、実施例６にように、複数の画素行および複数の画素列からなるブロックでの信号加算が可能である。

また、実施例１〜６では、１つの画素列に対して、１本、２本、または、４本の出力線が配される構成を説明した。１つの画素列に配される出力線の数は、これらに限られるものではない。また、１つのＦＤ部に対して、１つまたは２つのフォトダイオードが配される場合を例にとって説明した。しかし、１つのＦＤ部を共有するフォトダイオードの数は、これらに限られるものではない。例えば、１つのＦＤ部に、４つのフォトダイオードが接続されてもよい。

撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図９に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図９において、１００１はレンズの保護のためのバリアである。１００２は被写体の光学像を撮像装置１００４に結像させるレンズである。１００３はレンズ１００２を通った光量を可変するための絞りである。撮像装置１００４には、上述の実施例１〜６で説明した撮像装置が用いられる。

１００７は撮像装置１００４より出力された画素信号に対して、補正やデータ圧縮などの処理を行い、画像信号を取得する信号処理部である。そして、図９において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部である。１０１１は記録媒体に記録または読み出しを行うためのインターフェース部である。１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。１０１３は外部コンピュータ等と通信する為のインターフェース部である。

なお、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された画素信号を処理する信号処理部１００７とを有すればよい。その場合、他の構成はシステムの外部に配される。

以上に説明した通り、撮像システムの実施例において、撮像装置１００４には、実施例１〜７のいずれかの撮像装置が用いられる。このような構成によれば、撮像システムにおいて、画質の低下を抑制すること、あるいは、信号読み出し方法の自由度を向上させることができる。

移動体の実施例について説明する。本実施例の移動体は、車載カメラを備えた自動車である。図１０（ａ）は、自動車２１００の外観と主な内部構造を模式的に示している。自動車２１００は、撮像装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、主制御部２１１３を備える。

撮像装置２１０２には、上述の各実施例で説明した撮像装置が用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。主制御部２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、自動車２１００が主制御部２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。

図１０（ｂ）は、自動車２１００のシステム構成を示すブロック図である。自動車２１００は、第１の撮像装置２１０２と第２の撮像装置２１０２を含む。つまり、本実施例の車載カメラはステレオカメラである。撮像装置２１０２には、光学部２１１４により被写体像が結像される。撮像装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ−Ｎ演算や、同期信号付加などの処理を行う。

撮像システム用集積回路２１０３は、画像処理部２１０４、メモリユニット２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、画素信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリユニット２１０５は、画像信号を一時的に保持する。また、メモリユニット２１０５は、既知の撮像装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、自動車、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、撮像装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、主制御部２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、主制御部２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。

自動車２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。

運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。

運転支援部２１１１が他の物体と衝突しないように自動車２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。

自動車２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション等の走行に用いられる駆動部を具備する。また、自動車２１００は、それらの制御ユニットを含む。制御ユニットは、主制御部２１１３の制御信号に基づいて、対応する駆動部を制御する。

本実施例に用いられた撮像システムは、自動車に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

以上に説明した通り、自動車の実施例において、撮像装置２１０２には、実施例１〜６のいずれかの撮像装置が用いられる。このような構成によれば、移動体において、画質の低下を抑制すること、あるいは、信号読み出し方法の自由度を向上させることができる。

１００、１０１ フォトダイオード
１２０、１２１ 選択トランジスタ
１３０、１３１ 増幅トランジスタ
８０、８１ 画素
１５０ 接続トランジスタ
１６５、１６６ 出力線

Claims (23)

1. 光電変換部、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタ、および、前記増幅トランジスタのソースと出力線とを接続する選択トランジスタをそれぞれが備える複数の画素と、
   ゲートへ供給される信号によって導通状態が制御される２つのノードを含む接続トランジスタを備え、
   前記２つのノードの一方は、前記複数の画素に含まれる第１の画素の増幅トランジスタのソースに接続され、
   前記２つのノードの他方は、前記複数の画素に含まれる第２の画素の増幅トランジスタのソースに接続され、
   前記第１の画素の前記増幅トランジスタのソースと前記第２の画素の前記増幅トランジスタのソースとが、それぞれ対応する前記選択トランジスタを介して、共通の出力線に接続される、
   ことを特徴とする撮像装置。
2. 前記第１の画素、および、前記第２の画素は、１つの画素列に含まれる、
   ことを特徴とする請求項１に記載の撮像装置。
3. 前記第１の画素および前記第２の画素から信号を出力する時に、前記接続トランジスタがオンであり、かつ、前記第１の画素の前記選択トランジスタがオンであり、かつ、前記第２の画素の前記選択トランジスタがオンである、
   ことを特徴とする請求項１または２に記載の撮像装置。
4. 前記複数の画素に含まれる第３の画素の前記光電変換部が、前記第１の画素の前記光電変換部と前記第２の画素の前記光電変換部との間に配され、
   前記接続トランジスタがオンである時に、前記第３の画素の前記増幅トランジスタのソースは、前記第１の画素の前記増幅トランジスタのソース、および、前記第２の画素の前記増幅トランジスタのソースから遮断されている、
   ことを特徴とする請求項１乃至３のいずれか一項に記載の撮像装置。
5. 前記第１の画素と、前記第３の画素とが、第１の画素ユニットを構成し、
   前記第１の画素の前記増幅トランジスタは、前記第３の画素の光電変換部で生じた電荷に基づく信号を出力し、
   前記第２の画素と、前記複数の画素に含まれる第４の画素とが、第２の画素ユニットを構成し、
   前記第２の画素の前記増幅トランジスタは、前記第４の画素の光電変換部で生じた電荷に基づく信号を出力し、
   前記第１の画素、前記第２の画素、前記第３の画素、および、前記第４の画素は、１つの画素列に含まれる、
   ことを特徴とする請求項４に記載の撮像装置。
6. 前記第３の画素の前記光電変換部は、前記第１の画素の前記光電変換部と前記第２の画素の前記光電変換部との間に配され、
   前記第２の画素の前記光電変換部は、前記第３の画素の前記光電変換部と前記第４の画素の前記光電変換部との間に配される、
   ことを特徴とする請求項５に記載の撮像装置。
7. 前記第３の画素の前記光電変換部が、前記第１の画素の前記光電変換部と前記第２の画素の前記光電変換部との間に配され、
   前記接続トランジスタがオンである時に、前記第３の画素の前記増幅トランジスタのソースは、前記第１の画素の前記増幅トランジスタのソース、および、前記第２の画素の前記増幅トランジスタのソースから遮断されている、
   ことを特徴とする請求項５に記載の撮像装置。
8. 前記第１の画素の前記選択トランジスタのゲートに接続された第１の制御線と、前記第２の画素の前記選択トランジスタのゲートに接続された第２の制御線とは、電気的に分離されている、
   ことを特徴とする請求項１乃至７のいずれか一項に記載の撮像装置。
9. 前記第１の画素および前記第２の画素から信号を出力する時に、前記接続トランジスタがオンであり、かつ、前記第１の画素の前記選択トランジスタがオンであり、かつ、前記第２の画素の前記選択トランジスタがオフである、
   ことを特徴とする請求項１乃至８のいずれか一項に記載の撮像装置。
10. 前記接続トランジスタの閾値電圧は、前記第１の画素の前記選択トランジスタの閾値電圧、および、前記第２の画素の前記選択トランジスタの閾値電圧より低い、
    ことを特徴とする請求項１乃至９のいずれか一項に記載の撮像装置。
11. 前記第１の画素の増幅トランジスタのソースと、前記複数の画素に含まれる前記第１および第２の画素とは別の画素の前記増幅トランジスタのソースとを接続する第２の接続トランジスタを備える、
    ことを特徴とする請求項１乃至１０のいずれか一項に記載の撮像装置。
12. 前記第１の画素および前記第２の画素から信号を出力する時に、前記接続トランジスタがオンであり、かつ、前記第２の接続トランジスタがオフである、
    ことを特徴とする請求項１１に記載の撮像装置。
13. 前記接続トランジスタに接続された配線と前記出力線との間に配された配線を備える、
    ことを特徴とする請求項１乃至１２のいずれか一項に記載の撮像装置。
14. 前記第１の画素と前記第２の画素に同じ色のカラーフィルタが配される、
    ことを特徴とする請求項１乃至１３のいずれか一項に記載の撮像装置。
15. 前記第１の画素の前記増幅トランジスタおよび前記第２の画素の前記増幅トランジスタの両方に電流を供給する電流源を備え、
    前記接続トランジスタがオンである時に、前記電流源の供給する電流の一部が前記第１の画素の前記増幅トランジスタへ流れ、前記電流源の供給する電流の別の一部が前記第２の画素の前記増幅トランジスタへ流れる、
    ことを特徴とする請求項１乃至１４のいずれか一項に記載の撮像装置。
16. 前記接続トランジスタがオンの状態で前記出力線に出力された信号に対して、アナログデジタル変換を行うアナログデジタル変換回路を備える、
    ことを特徴とする請求項１５に記載の撮像装置。
17. 前記第１の画素の前記増幅トランジスタまたは前記第２の画素の前記増幅トランジスタと、前記電流源とがソースフォロア回路を構成する、
    ことを特徴とする請求項１６に記載の撮像装置。
18. 前記複数の画素のそれぞれは、前記光電変換部の電荷を転送する転送トランジスタと、前記増幅トランジスタの入力ノードの電圧をリセットするリセットトランジスタを含み、
    前記第１の画素および前記第２の画素は、前記接続トランジスタがオンした状態で、前記リセットトランジスタが前記入力ノードの電圧をリセットした状態のリセット信号を出力する、
    ことを特徴とする請求項１７に記載の撮像装置。
19. 前記光電変換部が配された半導体基板と、
    前記半導体基板の第１の面に配されたレンズと、
    前記半導体基板の前記第１の面とは反対の第２の面に配され、前記接続トランジスタに接続された制御線と、を備える、
    ことを特徴とする請求項１乃至１８のいずれか一項に記載の撮像装置。
20. 光電変換部、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタ、および、前記増幅トランジスタのソースと出力線とを接続する選択トランジスタをそれぞれが備える複数の画素と、
    前記複数の画素に含まれる第１の画素の前記選択トランジスタと、前記複数の画素に含まれる第２の画素の前記選択トランジスタとの両方がオンしているときに、前記第１の画素の前記選択トランジスタおよび前記第２の画素の前記選択トランジスタとは並列に、前記第１の画素の増幅トランジスタのソースと前記第２の画素の増幅トランジスタのソースとを接続する選択トランジスタと、を備える
    ことを特徴とする撮像装置。
21. 請求項１乃至２０のいずれか一項に記載の撮像装置と、
    前記撮像装置から出力された信号を処理して画像信号を取得する処理装置と、を備えた撮像システム。
22. 移動体であって、
    請求項１乃至２０のいずれか一項に記載の撮像装置と、
    前記撮像装置から出力された信号に対して処理を行う処理装置と、
    前記処理の結果に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。
23. 光電変換部、前記光電変換部で生じた電荷に基づく信号を出力する増幅トランジスタ、および、前記増幅トランジスタのソースと出力線とを接続する選択トランジスタをそれぞれが備える複数の画素と、
    ゲートへ供給される信号によって導通状態が制御される２つのノードを含む接続トランジスタを備え、
    前記２つのノードの一方は、前記複数の画素に含まれる第１の画素の増幅トランジスタのソースに接続され、
    前記２つのノードの他方は、前記複数の画素に含まれる第２の画素の増幅トランジスタのソースに接続され、
    前記接続トランジスタの閾値電圧は、前記第１の画素の前記選択トランジスタの閾値電圧、および、前記第２の画素の前記選択トランジスタの閾値電圧より低い、
    ことを特徴とする撮像装置。

Images