CN108462845B - 成像设备、成像系统和具有像素和连接晶体管的移动体 - Google Patents
成像设备、成像系统和具有像素和连接晶体管的移动体 Download PDFInfo
- Publication number
- CN108462845B CN108462845B CN201810150924.8A CN201810150924A CN108462845B CN 108462845 B CN108462845 B CN 108462845B CN 201810150924 A CN201810150924 A CN 201810150924A CN 108462845 B CN108462845 B CN 108462845B
- Authority
- CN
- China
- Prior art keywords
- pixel
- transistor
- pixels
- source
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明公开了成像设备、成像系统和具有像素和连接晶体管的移动体。根据示例性实施例的成像设备包括:多个像素和连接晶体管,所述多个像素中的每一个包括光电转换单元、放大晶体管和选择晶体管,所述放大晶体管输出基于所述光电转换单元中产生的电荷的信号,所述选择晶体管连接输出线和所述放大晶体管的源极。所述连接晶体管包括两个节点,所述两个节点之间的导通状态由供给到所述连接晶体管的栅极的信号控制。所述两个节点中的一个连接到包括在所述多个像素中的第一像素的放大晶体管的源极。所述两个节点中的另一个节点连接到包括在所述多个像素中的第二像素的放大晶体管的源极。
Description
技术领域
本发明涉及成像设备、成像系统和具有像素和连接晶体管的移动体。
背景技术
混合来自成像设备中的多个像素的信号的技术已经是已知的。日本专利公开No.2015-226161中公开的成像设备包括连接到列输出线的多个像素。多个像素被同时选择,由此来自多个像素的信号在列信号线中被混合。具体地,像素中的每一个包括选择晶体管。通过同时接通两个像素的选择晶体管,来自这两个像素的信号被混合。
发明内容
根据实施例的成像设备包括:多个像素,所述多个像素中的每一个包括光电转换单元、放大晶体管和选择晶体管,所述放大晶体管输出基于所述光电转换单元中产生的电荷的信号,所述选择晶体管连接输出线和所述放大晶体管的源极;和连接晶体管,所述连接晶体管包括两个节点,所述两个节点之间的导通状态由供给到所述连接晶体管的栅极的信号控制,其中,所述两个节点中的一个连接到包括在所述多个像素中的第一像素的放大晶体管的源极,并且所述两个节点中的另一个节点连接到包括在所述多个像素中的第二像素的放大晶体管的源极。
根据另一个实施例的成像设备包括:多个像素、第一输出线、第二输出线和连接晶体管。所述多个像素中的每一个包括光电转换单元、放大晶体管和选择晶体管,所述放大晶体管输出基于所述光电转换单元中产生的电荷的信号,所述选择晶体管连接输出线和所述放大晶体管的源极;第一输出线,所述第一输出线经由包括在所述多个像素中的第一像素的选择晶体管连接到所述第一像素的放大晶体管的源极;第二输出线,所述第二输出线经由包括在所述多个像素中的第二像素的选择晶体管连接到所述第二像素的放大晶体管的源极;所述连接晶体管通过不包括所述第一像素的选择晶体管和所述第二像素的选择晶体管的路径连接所述第一像素的放大晶体管的源极和所述第二像素的放大晶体管的源极。
根据又另一个实施例的成像设备包括:多个像素和连接晶体管,所述多个像素中的每一个包括光电转换单元、放大晶体管和选择晶体管,所述放大晶体管输出基于所述光电转换单元中产生的电荷的信号,所述选择晶体管连接输出线和所述放大晶体管的源极;在包括在所述多个像素中的第一像素的选择晶体管和包括在所述多个像素中的第二像素的选择晶体管两者处于接通状态的情况下,所述连接晶体管将所述第一像素的放大晶体管的源极和所述第二像素的放大晶体管的源极经由第一路径并行连接到包括所述第一像素的选择晶体管和所述第二像素的选择晶体管的第二路径。
从以下参考附图的示例性实施例的描述,本发明的进一步的特征将变得清楚。
附图说明
图1是示意性地示出根据示例性实施例1的成像设备的配置的示图。
图2是示意性地示出根据示例性实施例2的成像设备的配置的示图。
图3A和3B是各自示意性地示出根据示例性实施例2的成像设备中的像素的连接的示图。
图4A和4B是各自示意性地示出根据示例性实施例2的成像设备中的像素的连接的示图。
图5是示意性地示出根据示例性实施例3的成像设备的配置的示图。
图6是示意性地示出根据示例性实施例4的成像设备的配置的示图。
图7是示意性地示出根据示例性实施例5的成像设备的配置的示图。
图8是示意性地示出根据示例性实施例6的成像设备的配置的示图。
图9是成像系统的示例性实施例的框图。
图10是移动体的示例性实施例的框图。
具体实施方式
在日本专利公开No.2015-226161中描述的成像设备中,来自像素的信号通过接通多个像素的选择晶体管而被混合。因此,在选择晶体管中的任一个发生故障的情况下,存在多个像素的信号没有被正确地混合的可能性。因此,存在图像质量的劣化的可能性。
另外,在日本专利公开No.2015-226161中描述的成像设备中,难以在列输出线中混合来自连接到不同的列输出线的两个像素的信号。因此,存在仅有限类型的信号读取方法可以被使用的可能性。
根据示例性实施例的成像设备包括多个像素。像素中的每一个至少包括光电转换单元、放大晶体管和选择晶体管。放大晶体管输出基于光电转换单元中产生的电荷的信号。选择晶体管连接放大晶体管和输出线。
一般地,成像设备包括与多个像素列关联的多个输出线,所述多个像素列中的每一个由多个像素组成。多个像素可以连接一个共用输出线或者可以连接到相互不同的输出线。
成像设备包括连接晶体管,该连接晶体管连接第一像素的放大晶体管的源极和不同于第一像素的第二像素的放大晶体管的源极。连接晶体管通过不包括第一像素的选择晶体管和第二像素的选择晶体管的路径连接第一像素的放大晶体管的源极和第二像素的放大晶体管的源极。从不同的观点来看,当第一像素和第二像素两者的选择晶体管接通时,连接晶体管形成第一像素的放大晶体管的源极和第二像素的放大晶体管的源极通过其与选择晶体管并行连接的路径。通过连接晶体管,能够对来自两个像素的信号进行组合、混合、加算(add)或平均。
例如,连接晶体管包括其导通状态根据供给到栅极的信号控制的两个节点。根据供给到栅极的信号控制导通状态即意味着,当连接晶体管接通时,在两个节点之间形成电流路径。这两个节点一般是连接晶体管的源极和漏极。连接晶体管的两个节点中的一个连接到第一像素的放大晶体管的源极。连接晶体管的两个节点中的另一个连接到第二像素的放大晶体管的源极。这样的连接是通过如下路径的连接的示例:该路径通过不包括选择晶体管的路径连接两个像素的放大晶体管的源极。
在一些示例性实施例中,利用这样的配置,能够抑制图像质量的劣化或者提高信号读取方法的自由度或者实现它们两个。以下,将描述示例性实施例。示例性实施例中的每一个的构成能够被添加到另一个示例性实施例,或者被用另一个示例性实施例的构成替换。本发明不限于下面描述的示例性实施例。
[示例性实施例1]
图1是示意性地示出与示例性实施例1相关的成像设备的整个配置的示图。而且,图1示出该配置的一部分的等同电路图。
成像设备具有构成像素阵列70的多个像素80-83。图1中示出的像素阵列70包括四个像素行和四个像素列。然而,像素的数量不限于此。而且,成像设备具有输出线165、电流源160和垂直扫描电路170,输出线165与像素列对应地设置,电流源160中的每一个连接到输出线165中的对应的一个,垂直扫描电路170将控制信号供给到多个像素80-83中的每一个。在本示例性实施例中,包括在一个像素列中的多个像素80-83连接到一个共用输出线165。
像素80包括浮置扩散部分90(以下,FD部分)、光电二极管100、复位晶体管110、选择晶体管120、放大晶体管130、传送晶体管140和连接晶体管150。
光电二极管110是光电转换单元的示例。光电二极管100产生根据入射在像素80上的光的电荷并且蓄积该电荷。光电二极管100经由传送晶体管140连接到FD部分90。放大晶体管130的栅极连接到FD部分90。电源电压VDD被供给到放大晶体管130的漏极。放大晶体管130的源极经由选择晶体管120连接到输出线165。一般地,放大晶体管130包括两个节点,电流在这两个节点之间流动。两个节点中的更靠近电源电压VDD的一个节点是漏极,并且另一个是源极。FD部分90经由复位晶体管110连接到电源电压VDD。复位晶体管110构成复位部分。
传送晶体管140、复位晶体管110和选择晶体管120通过控制信号READ、RES和SEL被控制为处于导通状态(接通状态)或非导通状态(关断状态),该控制信号READ、RES和SEL分别从垂直扫描电路170供给。注意,添加到每个参考标记的末尾的数字指示每个像素行的编号。
当控制信号RES变为高电平时,复位晶体管110进入导通状态,并且FD部分90连接到电源电压VDD。FD部分90的电压由此被复位。在这种状态下从像素80输出的信号是复位信号。当控制信号READ变为高电平时,传送晶体管140进入导通状态,并且光电二极管100中蓄积的电荷被传送到FD部分90。在这种状态下从像素80输出的信号是光学信号。当控制信号SEL变为高电平时,选择晶体管120进入导通状态,并且电流从电流源160经由输出线165供给到放大晶体管130。由于放大晶体管130和电流源160构成源跟随器电路,所以当选择晶体管120接通时,基于FD部分90的电压的像素信号(复位信号或光学信号)被读取到输出线165。
像素81包括FD部分91、光电二极管101、复位晶体管111、选择晶体管121、放大晶体管131、传送晶体管141和连接晶体管151。尽管在图1中未示出,但是像素82包括FD部分92、光电二极管102、复位晶体管112、选择晶体管122、放大晶体管132、传送晶体管142和连接晶体管152。这类似地适用于像素83。由于像素中的每一个的构成具有相同的功能,所以省略其描述。
像素80的连接晶体管150连接像素80的放大晶体管130的源极和像素81的放大晶体管131的源极。控制信号ADD被供给到连接晶体管150的栅极。连接晶体管150的源极和漏极之间的导通状态由控制信号ADD控制。即,连接晶体管150包括其导通状态基于供给到栅极的信号控制的两个节点。连接晶体管150的源极和漏极中的一个连接到像素80的放大晶体管130的源极。连接晶体管150的源极和漏极中的另一个连接到像素81的放大晶体管131的源极。
类似地,像素81的连接晶体管151连接像素81的放大晶体管131的源极和像素82的放大晶体管132的源极。这类似地适用于其它像素。尽管在图1中未示出,但是例如像素82的连接晶体管152连接像素82的放大晶体管132的源极和像素83的放大晶体管133的源极。像素83可以不包括连接晶体管。
输出线165中的每一个连接到列电路180中的对应一个。读取到输出线165的像素信号被输入到列电路180。列电路180包括像素信号输入电容190、斜坡信号输入电容200、比较器210、脉冲产生器220、数字存储器230和计数器240。输出线165的像素信号经由像素信号输入电容190输入到比较器210的第一输入节点。而且,斜坡信号经由斜坡信号输入电容200输入到比较器210的第二输入节点。比较器210比较像素信号和斜坡信号。数字存储器230保存当像素信号和斜坡信号的关系反转时由计数器240输出的计数值。由数字存储器230保存的计数值是从像素信号转换的数字信号。即,列电路180构成对被读取到输出线165的像素信号执行模数转换的模数转换电路。
在列电路180中被转换为数字信号的像素信号基于从水平扫描电路250供给的控制信号被读取到信号处理电路260。信号处理电路260将像素信号输出到外面。信号处理电路260能够执行信号处理,诸如差分处理或校正。
接着,将描述本示例性实施例的成像设备的操作。在本示例性实施例中,当连接晶体管被接通时,至少两个像素的信号被不合逻辑地(spuriously)加算。本说明书中的术语“加算”用于与“混合”、“组合”和“平均”的意义类似的意义。本说明书中的术语“加算”意指从至少两个信号产生包括这两个信号的成分的一个信号,因此包括诸如相加(addition)、相减、相乘、相除等的计算。
首先,将描述不执行相加的情况下的操作。在不执行相加的情况下,所有的控制信号ADD(1)-(4)被设置为处于低电平,并且连接晶体管150-153在像素80-83中处于关断状态。在这种状态下,控制信号SEL(4)被设置为处于高电平,包括像素80的行(第一行)进入被选择状态,并且读取被执行。在读取操作中,控制信号RES(4)被设置为处于高电平,并且FD部分90的电势被设置为复位电平。此后,控制信号RES(4)被设置为处于低电平,并且复位完成。像素80的放大晶体管130输出复位信号。然后,控制信号READ(4)被设置为处于高电平,并且蓄积在光电二极管100中的光电荷被传送到FD部分90。FD部分90的电势处于根据电荷量降低的信号电平。因此,光学信号通过由放大晶体管130和电流源160构成的源跟随器电路从像素80输出到输出线165。
在列电路180中,首先,复位信号被像素信号输入电容190箝制。此后,当从像素80输出光学信号时,复位信号和光学信号之间的差信号被保持在比较器210的反转输入端子处。由此,出现在像素80中的复位噪声、放大晶体管130的阈值变化等被移除。
接着,将描述AD转换操作。根据RAMP信号的电势的逐渐降低,计数器240执行计数操作,并且将计数信号供给到数字存储器230。当RAMP信号降低由比较器210的反转输入端子保持的差信号的量时,比较器210的输出被反转。根据比较器210的输出的反转,脉冲产生器220产生单发脉冲,并且将该脉冲供给到数字存储器230。响应于来自脉冲产生器220的脉冲,数字存储器230保存来自计数器240的计数信号。直到比较器210的输出被反转的时间根据由比较器210的反转输入端子保持的差信号改变。因此,数字存储器230中保存的计数值改变。即,由数字存储器230保存的计数值是从像素信号转换的数字信号。由数字存储器230保存的数字信号经由信号处理电路260被水平扫描电路250顺次地输出。
控制信号SEL(4)被设置为处于低电平以取消包括像素80的行(第一行)的被选择状态。由此,完成从包括像素80的行读取信号。随后,在所有的控制信号ADD(1)-(4)处于低电平的状态下,控制信号SEL(3)被设置为处于高电平。包括像素81的行(第二行)进入被选择状态,并且开始从像素81读取信号。后续操作与第一行的读取的操作相同。这样的信号读取操作对读取目标行顺次地执行。
接着,将描述执行来自多个像素的信号的相加的情况。这里将对于来自排列在像素列方向上的两个像素的信号被加算的情况给出描述。通过将控制信号ADD(4)设置为处于高电平,能够将来自像素80的像素信号和来自像素81的像素信号进行加算。通过将控制信号ADD(2)设置为处于高电平,能够将来自像素82的像素信号和来自像素83的像素信号进行加算。在本示例性实施例中,这两个加算信号被依次读取。
首先,控制信号ADD(2)和(4)被设置为处于高电平,并且控制信号ADD(1)和(3)被设置为处于低电平。连接晶体管150和连接晶体管152因此被接通。在这种状态下,控制信号SEL(3)和(4)被设置为处于高电平,由此包括像素80的行和包括像素81的行的这两行同时进入被选择状态。
接着,控制信号RES(3)和(4)被设置为处于高电平,并且FD部分90的电势和FD部分91的电势被设置为处于复位电平。此后,控制信号RES(3)和(4)被设置为处于低电平以完成复位。此时,FD部分90的电势和FD部分91的电势几乎相等,因此要从电流源160供给的电流的大约一半被供给到放大晶体管130和放大晶体管131中的每一个。因此,这两个像素的复位信号被输出。由于连接晶体管150此时处于接通状态,所以这两个像素的复位信号被加算。
然后,控制信号READ(3)和(4)被设置为处于高电平,并且蓄积在光电二极管100和101中的光电荷分别被传送到FD部分90和91。FD部分90和91中的每一个的电势根据传送的电荷量降低。在这种情况下,来自这两个像素的光学信号被加算。
这里,将考虑像素80处于被用强光照射的状态并且像素81处于黑暗状态的情况。即,大量的电荷被传送到像素80的FD部分90,同时电荷基本上不被传送到像素81的FD部分91。此时,像素80的FD部分90的电势从复位电平降低对应于传送的电荷量的电压ΔV。另一方面,FD部分91的电势仍然处于复位电平或者非常接近于复位电平。由此,在放大晶体管130的栅极电势和放大晶体管131的栅极电势之间产生差。由于放大晶体管130和放大晶体管131的源极是共用的,所以在栅源电压之间产生差。由此,放大晶体管130的电流减小,而放大晶体管131的电流增大该减小量。减小量和增大量几乎相等,因此放大晶体管130的栅源电压的减小量和放大晶体管131的栅源电压的增大量几乎相等,并且具有大约ΔV/2的值。因此,作为FD部分90的电势和FD部分91的电势的平均值的ΔV/2从输出线165输出。该平均值可能不一定是正确的,因为接近于通过单个地执行读取而没有实际地执行相加所获得的相应输出的平均值的值被输出。
这里,像素80的选择晶体管120、像素81的选择晶体管121和连接晶体管150通常处于接通状态。因此,两个路径被形成为电连接像素80的放大晶体管130的源极和像素81的放大晶体管131的源极的连接路径。这些路径中的一个由选择晶体管120、选择晶体管121和输出线165形成。另一个路径由连接晶体管150形成。以这种方式,连接晶体管形成通过与由选择晶体管形成的路径不同的路径连接两个像素的放大晶体管的源极的路径,因此能够抑制图像质量的劣化。
例如,将描述在控制线中存在断开并且像素80的选择晶体管120一直处于关断状态的情况。在不提供连接晶体管150的情况(即,像素80的放大晶体管130的源极和像素81的放大晶体管131的源极断开的情况)下,像素80的FD部分90的电势不太可能影响输出线165的电势。因此,存在处于错误电平的像素信号(该像素信号指示例如像素80和81两者处于黑暗状态)被输出的可能性。即,在当信号从每个像素被单个地读取时的图像和当来自多个像素的信号被加算时的图像两者中存在图像质量的劣化的可能性。
在本示例性实施例中,当从像素80和像素81输出信号时,连接晶体管150处于接通状态。由此,即使当选择晶体管120处于关断状态时,从电流源160供给的电流的一部分流到像素80的放大晶体管130,并且从电流源160供给的电流的另一部分流到像素81的放大晶体管131。因此,能够将像素80的像素信号和像素81的像素信号进行加算。即,能够抑制当来自多个像素的信号被加算时获得的图像的图像质量的劣化。
注意,在选择晶体管120一直处于关断状态的情况下,放大晶体管130经由连接晶体管150和选择晶体管121连接到输出线165。另一方面,放大晶体管131仅经由选择晶体管121连接到输出线165。当连接晶体管150的接通电阻大时,连接晶体管150中的电压降变大,因此存在放大晶体管130和放大晶体管131变得不相等的可能性。在这样的情况下,在要作为相加的结果而被输出的信号中可能出现误差。因此,在本示例性实施例中,连接晶体管150的阈值电压Vth低于选择晶体管120的阈值电压和选择晶体管121的阈值电压。利用这样的阈值电压,能够使由连接晶体管150的接通电阻引起的电压降的影响不太明显。
然而,阈值电压之间的关系不限于以上。连接晶体管150的阈值电压Vth、选择晶体管120的阈值电压、以及选择晶体管121的阈值电压可以彼此相等。
在从像素80和像素81读取信号完成之后,控制信号SEL(3)和(4)被设置为处于低电平。随后,控制信号SEL(1)和(2)被设置为处于高电平,并且包括像素82的行和包括像素83的行的这两行同时进入被选择状态。
在图1的电路中,连接晶体管连接彼此相邻的两个像素。在一般的成像设备中,使用拜耳阵列的滤色器阵列。因此,在一些情况下,具有不同颜色的滤色器被布置在两个相邻像素中。然后,另一个像素(第三像素)可以被布置在由连接晶体管连接的两个像素(第一像素和第二像素)之间。在这种情况下,期望的是,当连接晶体管处于接通状态时,第三像素的放大晶体管的源极从另外两个像素的放大晶体管的源极断开。利用这样的配置,能够在具有拜耳阵列的滤色器阵列的成像设备中获得具有高图像质量的图像。
如上所述,本示例性实施例的成像设备包括连接晶体管,该连接晶体管连接第一像素(例如,像素80)的放大晶体管的源极和第二像素(例如,像素81)的放大晶体管的源极。利用这样的配置,能够抑制图像质量的劣化。
[示例性实施例2]
将描述另一个示例性实施例。在本示例性实施例中,两个像素构成一个像素单元。而且,对一个像素列提供多个输出线。将描述与示例性实施例1不同的点,并且将省略对于与示例性实施例1相同的部分的描述。
图2是与示例性实施例2相关的成像设备的示意图。图2仅示出一个像素列。实际上,像素阵列包括多个像素列和多个像素行。图2中示出像素单元280-287。
本示例性实施例的成像设备具有拜耳阵列的滤色器阵列。像素单元280具有光电二极管100和光电二极管105,在光电二极管100中布置绿色滤色器,在光电二极管105中布置红色滤色器。即,一个像素单元具有排列在像素列方向上的两个像素。光电二极管100经由传送晶体管140连接到用作放大晶体管130的输入节点的FD部分90。光电二极管105经由传送晶体管145连接到用作放大晶体管130的输入节点的FD部分90。通过这样的连接,像素单元280的放大晶体管130输出基于光电二极管100中产生的电荷的信号和基于光电二极管105中产生的电荷的信号。传送晶体管140和传送晶体管145中的每一个通过从垂直扫描电路170供给的控制信号READ被控制为处于导通状态(接通状态)或非导通状态(关断状态)。注意,添加到每个参考标记的末尾的数字指示每个像素行的编号。由于包括在像素单元280中的其它构成与示例性实施例1的那些构成相同,所以将省略其描述。
其它像素单元281-287中的每一个基本具有与像素单元280的配置相同的配置。为了区分不同像素的元件,分配不同的参考标记。例如,像素单元281具有光电二极管101和光电二极管106,在光电二极管101中布置绿色滤色器,在光电二极管106中布置红色滤色器。光电二极管101经由传送晶体管141连接到用作放大晶体管131的输入节点的FD部分91。光电二极管106经由传送晶体管146连接到用作放大晶体管131的输入节点的FD部分91。
连接晶体管150连接像素单元280的放大晶体管130的源极和像素单元281的放大晶体管131的源极。控制信号ADD被供给到连接晶体管150的栅极。连接晶体管150的源极和漏极之间的导通状态由控制信号ADD控制。即,连接晶体管150包括其导通状态基于供给到栅极的信号控制的两个节点。连接晶体管150的源极和漏极中的一个连接到像素单元280的放大晶体管130的源极。连接晶体管150的源极和漏极中的另一个连接到像素单元281的放大晶体管131的源极。
类似地,连接晶体管151连接像素单元281的放大晶体管131的源极和像素单元282的放大晶体管132的源极。这类似地适用于其它的连接晶体管152-157,该其它的连接晶体管152-157中的每一个包括在其它的像素单元中的每一个中。
本示例性实施例中的像素被定义为包括光电二极管、放大晶体管和选择晶体管的单元。例如,第一像素包括光电二极管100、放大晶体管130和选择晶体管120。第二像素包括光电二极管101、放大晶体管131和选择晶体管121。以这种方式,可以定义不共享电路元件的两个像素。而且,第三像素包括光电二极管105、放大晶体管130和选择晶体管120。即,第一像素和第三像素共享放大晶体管130和选择晶体管120。以这种方式,可以定义共享电路元件的两个像素。构成一个像素单元的多个像素共享电路元件中的任一个。
本示例性实施例的成像设备具有用于一个像素行的两个输出线165和166。像素单元280的放大晶体管130的源极经由选择晶体管120连接到输出线165。像素单元281的放大晶体管131的源极经由选择晶体管121连接到输出线166。其它像素单元282-287的连接如图2中所示出的那样。因此,包括在一个像素行中的全部像素单元的一半连接到输出线165和输出线166中的每一个。
尽管未示出,但是列电路180连接到输出线165和166中的每一个。列电路180后面的配置以及垂直扫描电路170和水平扫描电路250的配置与示例性实施例1的那些配置相同。
接着,将描述本示例性实施例的成像设备的操作。首先,将描述不执行像素相加的情况下的操作。在不执行相加的情况下,所有的控制信号ADD(1)-(8)被设置为处于低电平,并且连接晶体管150在像素单元280-287中处于关断状态。在这种状态下,控制信号SEL(7)和(8)被设置为处于高电平。由此,像素单元280和像素单元281被选择。像素单元280和像素单元281被连接到不同的输出线,因此能够同时从像素单元280和像素单元281读取像素信号。
作为示例,基于像素单元280的光电二极管105(第三像素)中产生的电荷的信号(光学信号)和基于像素单元281的光电二极管101(第二像素)中产生的电荷的信号(光学信号)被读取。基于光电二极管105中产生的电荷的信号(第三像素的光学信号)被读取到输出线165。基于光电二极管101中产生的电荷的信号(第二像素的光学信号)被读取到输出线166。用于读取信号中的每一个的操作以与示例性实施例1的像素信号的读取操作相同的方式执行。
在完成两个光学信号的读取之后,控制信号SEL(8)被设置为处于低电平,并且控制信号SEL(6)和(7)被同时设置为处于高电平。由此,像素单元281和像素单元282被选择。然后,基于像素单元281的光电二极管106中产生的电荷的信号(包括在像素单元281中的第四像素的光学信号)和基于像素单元282的光电二极管103(未示出)中产生的电荷的信号被读取。此后,类似的操作被重复。
注意,在示例中,基于像素单元280的光电二极管100中产生的电荷的信号(包括在像素单元280中的第一像素的光学信号)没有被读取。然而,第一像素的光学信号可以被读取。而且,通过改变要被选择的像素单元和要进入导通状态的传送晶体管的组合,读取能够被以与这里描述的示例的次序不同的次序执行。
接着,将描述执行来自多个像素的信号的相加的情况。这里将对于来自排列在像素列方向上的三个像素的信号被加算的示例给出描述。例如,通过将控制信号ADD(7)和(8)设置为处于高电平,能够将像素单元280-282的信号进行加算。而且,通过将控制信号ADD(4)和(5)设置为处于高电平,能够将像素单元283-285的信号进行加算。其它的控制信号ADD被设置为处于低电平。
图3A中示意性地示出此时的状态。线300-303中的每一个被示意性地示出在由连接晶体管连接的两个像素单元之间。像素单元280的放大晶体管130的源极、像素单元281的放大晶体管131的源极、以及像素单元282的放大晶体管132的源极构成一个节点。而且,像素单元283的放大晶体管133的源极、像素单元284的放大晶体管134的源极、以及像素单元285的放大晶体管135的源极构成一个节点。
在这种状态下,其中布置红色滤色器的光电二极管的电荷被传送到像素单元280-282中的每一个中的对应的放大晶体管的输入节点。由此,对应于红色的波长带的光学信号被加算。而且,通过传送在其每一个中布置绿色滤色器的光电二极管的电荷,能够加算对应于绿色的波长带的光学信号。由于信号通过其被加算的机制与示例性实施例1的机制相同,所以将省略细节。
在本示例性实施例中,连接晶体管150形成通过与由选择晶体管120和121形成的路径不同的路径连接像素单元280的放大晶体管130的源极和像素单元281的放大晶体管131的源极的路径。因此能够提高读取信号的自由度。具体地,根据要进入导通状态(接通状态)的选择晶体管的组合,加算信号被输出到的输出线能够被选择。将通过使用像素单元280-282作为示例来给出其描述。
作为第一输出方法,当像素单元280的选择晶体管120、像素单元281的选择晶体管121和像素单元282的选择晶体管122全部接通时,加算信号被输出到输出线165和166两者。即使当像素单元280的选择晶体管120或像素单元282的选择晶体管122处于关断状态时,加算信号也类似地被输出到输出线165和输出线166两者。
作为第二输出方法,能够将加算信号输出到输出线165和输出线166中的仅一个。在像素单元280的选择晶体管120和像素单元282的选择晶体管122处于接通状态并且像素单元281的选择晶体管121处于关断状态的情况下,信号仅被输出到输出线165。在这种情况下,像素单元280的选择晶体管120或像素单元282的选择晶体管122可以处于关断状态。在像素单元280的选择晶体管120和像素单元282的选择晶体管122处于关断状态并且像素单元281的选择晶体管121处于接通状态的情况下,信号仅被输出到输出线166。
在第二输出方法中,通过将信号从另一个像素单元读取到该信号不被输出到的输出线,能够增大速度。可替代地,通过使信号不被输出到的输出线的电流源停止,能够降低功耗。
这里,例如,在加算信号被输出到输出线165的情况下,像素单元281将该信号输出到不同于输出线166的输出线165,该输出线166被像素单元281的选择晶体管121连接。这样的信号读取是可能的,因为即使当像素单元281的选择晶体管121处于关断状态时,电流也能够经由连接晶体管150或连接晶体管151被供给到放大晶体管131。即,连接晶体管使得能够进行连接到不同输出线的多个像素的信号的相加。在不提供连接晶体管的情况下,在其选择晶体管连接到不同垂直线的像素单元之间相加是不可能的。作为结果,通过提供连接晶体管,使得能够以各种方式进行像素读取。
而且,为了实现本示例性实施例的操作,选择晶体管优选地被布置在放大晶体管的源极和输出线之间。这是因为,在选择晶体管连接到放大晶体管的漏极侧的情况下,当选择晶体管处于关断状态时,电流不被供给到放大晶体管。
图3B示意性地示出相加的另一组合。在读取图3A中的红色的光学信号之后,执行控制信号ADD的切换以由此设置图3B的状态。即,像素单元282-284彼此连接,并且像素单元285-287彼此连接。然后,对应于绿色的光学信号被读取。如上所述,当不同颜色的信号被读取时,要被连接晶体管连接的像素单元的组合可以被改变。通过改变相加的组合,能够使要被读取的信号的质心(centroid)在不同颜色之间是一致的。
注意,同样通过在一个像素单元中提供多个选择晶体管并且一个像素单元能够连接到输出线165和166两者的配置,使得能够进行各种像素信号读取。在这种情况下,伴随输出线的电容增大,因此存在增大速度变得困难的可能性。通过图2的配置,在抑制操作速度的降低的同时,使得能够进行各种像素信号读取。
上面已对于来自三个像素单元的信号被加算的示例给出描述。然而,要被加算的信号的数量不被限制。例如,来自像素列方向上的两个像素单元的信号的相加、来自像素列方向上的五个像素单元的信号的相加等是可能的。
接着,将通过使用图4A和4B来描述对一个像素列提供四个输出线的示例性实施例。与图3A和3B的不同之处是提供四个输出线165-168。类似于图3A和3B,线300-307示意性地指示在其每一个中连接晶体管处于接通状态的电路径。
在图4A和4B中示出的示例中,能够并行地读取四个加算信号。在图4A中,红色的光电二极管的信号的相加在像素单元280-282之间、在像素单元283-285之间、在像素单元286-288之间以及在像素单元289-291之间执行。然后,例如,信号分别经由像素单元280、285、286和291中的选择晶体管被输出到输出线165-168。接着,在图4B中,绿色的光电二极管的信号的相加在像素单元282-284之间、在像素单元285-287之间、在像素单元288-290之间以及在像素单元291-293之间执行。然后,例如,信号分别经由像素单元284、285、289和291中的选择晶体管被输出到输出线165-168。以这种方式,同样在对一个像素列布置四个输出线的情况下,通过提供连接晶体管,使得能够进行各种像素信号读取。
如上所述,本示例性实施例的成像设备包括连接晶体管,该连接晶体管连接第一像素(例如,像素单元280)的放大晶体管的源极和第二像素(例如,像素单元281)的放大晶体管的源极。利用这样的配置,能够实现各种信号读取方法。
[示例性实施例3]
图5示出与示例性实施例3相关的成像设备的示意图。排列成两行、四列的像素被示出。以下,将仅描述与示例性实施例1和2的不同。
在图5中,连接晶体管连接排列在像素行方向上的多个像素。例如,像素80的连接晶体管150连接像素80的放大晶体管130的源极和像素81的放大晶体管131的源极。连接到连接晶体管的栅极的每个控制线沿着像素列方向延伸。属于一个像素列的多个像素的连接晶体管的栅极连接到共用控制线。因此,添加到每个控制信号ADD的末尾的参考标记指示每个像素列的编号。
接着,将描述本示例性实施例的成像设备的操作。不执行相加的情况下的操作与示例性实施例1的操作相同。控制信号ADD(1)-(4)被设置为处于低电平,并且像素80-83的连接晶体管150-153关断。在这种状态下,像素信号的读取被执行。
下面将描述执行来自多个像素的信号的相加的情况。将描述排列在像素行方向上的两个像素的信号被加算的示例。控制信号ADD(1)和(3)被设置为处于高电平,并且控制信号ADD(2)和(4)被设置为处于低电平。由此,连接晶体管150和连接晶体管152接通。另一方面,连接晶体管151和连接晶体管153关断。来自像素80的信号和来自像素81的信号被加算,并且来自像素82的信号和来自像素83的信号被加算。
通过将来自像素80的信号和来自像素81的信号进行加算而获得的信号被读取到输出线165和输出线166两者。在这种情况下,像素80的选择晶体管120和像素81的选择晶体管121两者接通。
以这种方式,在本示例性实施例中,连接晶体管连接不同像素列中的两个像素。作为结果,能够将不同像素列中的两个像素的信号进行加算。因此,像素信号读取以更多的各种方式是可能的。
[示例性实施例4]
图6示出与示例性实施例4相关的成像设备的示意图。下面将仅描述与示例性实施例3的不同。
在图6中,对一个像素行提供两个控制线,该两个控制线中的每一个连接到选择晶体管的栅极。供给控制信号SEL(2-1)的控制线连接到像素80的选择晶体管120的栅极。供给控制信号SEL(2-2)的控制线连接到像素81的选择晶体管121的栅极。这两个控制线彼此电分离。即,像素80的选择晶体管120和像素81的选择晶体管121能够彼此独立地操作。
将描述本示例性实施例的成像设备的操作。在不执行相加的情况下,控制信号ADD(1)-(4)被设置为处于低电平,并且像素80-83的连接晶体管150-153进入关断状态。而且,在一个像素行被选择的情况下,对于该像素行布置的两个控制线的控制信号SEL两者被设置为处于高电平。其它操作与示例性实施例1-3的操作相同。
下面将描述来自多个像素的信号被加算的情况。将描述排列在像素行方向上的两个像素的信号被加算的示例。控制信号ADD(1)和(3)被设置为处于高电平,并且控制信号ADD(2)和(4)被设置为处于低电平。由此,连接晶体管150和连接晶体管152接通。另一方面,连接晶体管151和连接晶体管153关断。来自像素80的信号和来自像素81的信号被加算,并且来自像素82的信号和来自像素83的信号被加算。
对于行选择,在包括在一个像素行中的多个像素之间,一半像素的选择晶体管进入接通状态以由此读取信号。例如,控制信号SEL(2-1)被设置为处于高电平,并且控制信号SEL(2-2)被设置为处于低电平。在这种情况下,通过将像素80的信号和像素81的信号进行加算而获得的信号被输出到输出线165。而且,通过将像素82的信号和像素83的信号进行加算而获得的信号被输出到输出线167。
另一方面,没有信号被输出到输出线166或输出线168。因此,能够使连接到输出线166和168的电流源停止。作为结果,能够降低功耗。可替代地,连接到输出线166和输出线168的电流源的电流可以被供给到输出线165和输出线167。由此能够提高信号读取速度。
相反,来自另一个像素行的信号能够被输出到输出线166和输出线168。通过同时从两个像素行读取信号,能够提高读取速度。例如,除了控制信号SEL(2-1)之外,控制信号SEL(1-2)也被设置为处于高电平。由此,通过将像素84的信号和像素85的信号进行加算而获得的信号被读取到输出线166。而且,通过将像素86的信号和像素87的信号进行加算而获得的信号被读取到输出线168。
注意,在如本示例性实施例中那样排列在像素行方向上的多个像素的信号被加算的情况下,其中的每一个连接到连接晶体管并且在像素行方向上延伸的线和输出线165-168彼此相交。因此,存在在所述线中的每一个和输出线165-168中的每一个之间产生耦合电容的可能性。耦合电容可以在像素的信号之间引起串扰,因此期望的是,在所述线中的每一个和输出线165-168中的每一个之间布置用于屏蔽的线。
以这种方式,在本示例性实施例中,连接晶体管连接不同像素列的两个像素。作为结果,能够将不同像素列中的两个像素的信号进行加算。因此,像素信号读取以更多的各种方式是可能的。此外,由于多个选择控制线被布置在一个像素行中,所以能够增大速度或者降低功耗。
[示例性实施例5]
图7示出与示例性实施例5相关的成像设备的示意图。下面将仅描述与示例性实施例1-4的不同。
图7的成像设备包括拜耳阵列的滤色器阵列。两种颜色的滤色器被布置在一个像素行中。红色滤色器被布置在像素80、82、84和86(以下,R像素)中的每一个中,并且绿色滤色器被布置在像素81、83、85和87(以下,Gr像素)中的每一个中。
在本示例性实施例中,连接晶体管连接具有相同颜色的滤色器的多个像素。即,两个系统的连接路径由一个像素行中的连接晶体管形成。例如,连接晶体管150连接像素80的放大晶体管130的源极和像素82的放大晶体管132的源极。当连接晶体管150处于接通状态时,像素81的放大晶体管131的源极从像素80的放大晶体管130的源极和像素82的放大晶体管132的源极断开。
在图7中,其中线穿过指示像素的四边形的部分指示像素的放大晶体管的源极和连接路径断开。另一方面,在图7中,其中线在指示像素的四边形的两边处断开的部分指示像素的放大晶体管的源极连接到连接路径。这类似地适用于图8。
利用这样的配置,能够对每种颜色执行像素信号的相加。即,通过将控制信号ADD(1)和(3)设置为处于高电平,能够将来自像素80、82和84的信号进行加算。通过将控制信号ADD(4)和(6)设置为处于高电平,能够将来自像素83、85和87的信号进行加算。以这种方式,通过对每种颜色提供用于相加的连接路径,即使当R像素的相加区域和Gr像素的相加区域重叠时,也使得能够进行相加。
注意,同样在对一个像素行、在该一个像素行中的相同颜色的像素之间仅形成一个用于相加的连接路径的情况下,能够对三个中的两个像素执行信号的相加。例如,在图7中,当像素81的信号和像素84的信号不被用于相加时,能够同时执行像素80的信号和像素82的信号的相加以及像素83的信号和像素85的信号的相加。这是因为,R像素的相加区域和Gr像素的相加区域不重叠。
[示例性实施例6]
图8示出与示例性实施例6相关的成像设备的示意图。下面将仅描述与示例性实施例1-5的不同。
图8的成像设备包括拜耳阵列的滤色器阵列。而且,类似于图2,两个像素构成一个像素单元。像素单元280具有光电二极管100(R像素)和光电二极管105(Gr像素),在光电二极管100中布置红色滤色器,在光电二极管105中布置绿色滤色器。光电二极管100经由传送晶体管140连接到用作放大晶体管130的输入节点的FD部分90。光电二极管105经由传送晶体管145连接到用作放大晶体管130的输入节点的FD部分90。通过这样的连接,像素单元280的放大晶体管130输出基于光电二极管100中产生的电荷的信号和基于光电二极管105中产生的电荷的信号。传送晶体管140和传送晶体管145中的每一个通过从垂直扫描电路170供给的控制信号READ被控制为处于导通状态(接通状态)或非导通状态(关断状态)。注意,添加到每个参考标记的末尾的数字指示每个像素行的编号。由于包括在像素单元280中的其它构成与示例性实施例1或示例性实施例2的那些构成相同,所以将省略其描述。
本示例性实施例的像素单元280具有连接晶体管150和连接晶体管155的两个连接晶体管,该连接晶体管150执行像素行方向上的连接,该连接晶体管155执行像素列方向上的连接。执行像素行方向上的连接的连接晶体管150通过控制信号ADDh被控制为处于导通状态(接通状态)或非导通状态(关断状态)。执行像素列方向上的连接的连接晶体管155通过控制信号ADDv被控制为处于导通状态(接通状态)或非导通状态(关断状态)。而且,在像素行方向上,对一个像素行形成一个用于相加的连接路径。在包括像素单元280的像素行中,其中的每一个包括R像素的像素单元彼此连接。在包括像素单元288的像素行中,其中的每一个包括B像素的像素单元彼此连接。
像素单元281和像素单元288分别包括连接晶体管151和152。该晶体管可以不被用于信号的相加。该晶体管被依次布置以维持像素结构的均一性。该晶体管可以被省略。
下面将描述将多个像素的信号进行加算的操作。将描述在具有两行、三列的像素块中执行相加的示例。控制信号ADDh(1)和(3)被设置为处于高电平以由此连接像素单元280、282和284。而且,控制信号ADDv(1)被设置为处于高电平以由此将像素单元288、290和292分别经由连接晶体管155、156和167连接到像素单元280、282和284。即,六个像素单元280、282、284、288、290和292的放大晶体管的源极处于彼此连接的状态。如上所述,尽管在像素行方向上在像素单元288、290和292之间不存在连接路径,但是像素单元彼此连接。
另一方面,对于包括Gr像素和B像素的像素单元,控制信号ADDh(4)和(6)以及控制信号ADDv(1)被设置为处于高电平。由此,放大晶体管的源极在六个像素单元283、285、287、291、293和295之间彼此连接。
以上述方式,能够在包括两行、三列的像素块中执行相加。为了在块中执行这样的相加,在像素行方向上要被连接的像素单元的组合在像素行之间可以不同。利用这样的配置,仅通过对一个像素行形成一个连接路径,能够在块中执行相加。
在如本示例性实施例中那样布置执行像素行方向上的连接的连接晶体管150和执行像素列方向上的连接的连接晶体管155的情况下,存在控制线的数量变大的可能性。因此,其线的自由度高的背照式成像设备是合适的。具体地,关于其中布置光电转换单元(诸如光电二极管)的半导体基板,用于光的会聚的微透镜被布置在第一表面上,并且连接到连接晶体管的线(诸如控制线)被布置在与第一表面相对的第二表面上。注意,示例性实施例1-5也能够适用于背照式成像设备。
[示例性实施例7]
已在示例性实施例1-5中的每一个中对于执行像素行方向上的相加的配置或执行像素列方向上的相加的配置给出描述。除了这些配置之外,还可以组合列电路180中的相加或疏减(thin out)。利用示例性实施例1-5中的任一个的配置,能够如示例性实施例6中那样在由多个像素行和多个像素列组成的块中执行信号相加。
而且,在示例性实施例1-6中的每一个中,已描述对一个像素列布置一个、两个或四个输出线的配置。对一个像素列布置的输出线的数量不限于此。此外,已通过将对一个FD部分布置一个或两个光电二极管的情况当作示例给出描述。然而,共享一个FD部分的光电二极管的数量不限于此。例如,四个光电二极管可以连接到一个FD部分。
[示例性实施例8]
将描述成像系统的示例性实施例。成像系统的示例包括数字静态照相机、数字摄影机、摄像头、复印机、传真机、移动电话、车载照相机、观测卫星等。图9示出作为成像系统的示例的数字静态照相机的框图。
在图9中,屏障(barrier)1001用于保护透镜1002。透镜1002用于在成像设备1004上形成物体的光学图像。光阑1003用于调整通过透镜1002的光量。在前述示例性实施例1-6中的任一个中描述的成像设备被用作成像设备1004。
信号处理器1007用于对从成像设备1004输出的像素信号执行处理(诸如校正和数据压缩)并且获取图像信号。在图9中,定时产生器1008用于将各种定时信号输出到成像设备1004和信号处理器1007,并且控制器1009用于控制整个数字静态照相机。作为帧存储器的存储器1010用于暂时存储图像数据。记录介质I/F单元1011用于执行记录介质中的记录或从记录介质的读取。可拆卸地安装的记录介质1012(诸如半导体存储器)用于将成像数据记录在其中或者从其读取成像数据。外部I/F单元1013用于与外部计算机等进行通信。
注意,成像系统仅需要至少具有成像设备1004和信号处理器1007,该信号处理器1007对从成像设备1004输出的像素信号执行处理。在这种情况下,其它配置被布置在系统的外面。
如上所述,在成像系统的示例性实施例中,示例性实施例1-7中的任一个的成像设备被用于成像设备1004。利用这样的配置,在成像系统中,能够抑制图像质量的劣化或者提高信号读取方法的自由度。
[示例性实施例9]
将描述移动体的示例性实施例。本示例性实施例的移动体是包括车载照相机的汽车。图10A示意性地示出汽车2100的外观和主要内部结构。汽车2100包括成像设备2102、用于成像系统2103的集成电路(ASIC:专用集成电路)、警告设备2112和主控制单元2113。
对于成像设备2102中的每一个,使用上述示例性实施例中的任一个中描述的成像设备。当指示异常的信号从成像系统、车辆传感器、控制单元等被接收时,警告设备2112向驾驶员给予警告。主控制单元2113完全地控制成像系统、车辆传感器、控制单元等的操作。注意,汽车2100可以不包括主控制单元2113。在这种情况下,成像系统、车辆传感器和控制单元中的每一个单个地具有通信接口并且经由通信网络(例如,CAN协议)执行控制信号的发送/接收。
图10B是示出汽车2100的系统配置的框图。汽车2100包括第一成像设备2102和第二成像设备2102。即,本示例性实施例的车载照相机是立体照相机。成像设备2102中的每一个通过光学单元2114形成物体图像。从成像设备2102输出的像素信号经受图像预处理单元2115的处理,并且被传送到用于成像系统2103的集成电路。图像预处理单元2115执行诸如S-N计算和同步信号添加的处理。
用于成像系统2103的集成电路包括图像处理单元2104、存储器2105、光学聚焦单元2106、视差计算单元2107、物体识别单元2108、异常检测单元2109和外部接口(I/F)单元2116。图像处理单元2104对像素信号执行处理以由此产生图像信号。而且,图像处理单元2104对图像信号进行校正并且补全(complement)异常像素。存储器2105暂时保存图像信号。而且,存储器2105可以存储已知的成像设备2102的异常像素的位置。光学聚焦单元2106聚焦于物体上或者通过使用图像信号来测量物体的距离。视差计算单元2107执行视差图像的物体比较(立体匹配)。物体识别单元2108对图像信号进行分析并且识别诸如汽车、人、标志或道路的物体。异常检测单元2109检测成像设备2102的失效或故障。在检测到失效或故障的情况下,异常检测单元2109将指示异常被检测到的信号发送到主控制单元2113。外部I/F单元2116中继用于成像系统2103的集成电路的每个单元和主控制单元2113、各种控制单元等之间的信息的交换。
汽车2100包括车辆信息获取单元2110和驾驶辅助控制单元2111。车辆信息获取单元2110包括车辆传感器,诸如速度/加速度传感器、角速度传感器、转向角传感器、测距雷达、压力传感器等。
驾驶辅助控制单元2111包括碰撞确定单元。碰撞确定单元基于来自光学聚焦单元2106、视差计算单元2107或物体识别单元2108的信息来确定是否存在与物体碰撞的可能性。光学聚焦单元2106和视差计算单元2107是被配置为获取相对于目标物体的距离信息的距离信息获取单元的示例。即,距离信息是关于视差、散焦量、到目标物体的距离等的信息。碰撞确定单元可以使用这样的距离信息中的任一个以由此确定碰撞的可能性。距离信息获取单元可以通过专门设计的硬件来实现,或者可以通过软件模块来实现。
驾驶辅助控制单元2111控制汽车2100不与另一个物体碰撞的示例已被描述,但是本发明也适用于通过跟随另一车辆的自动驾驶控制、用于不驾驶到行车道之外的自动驾驶控制等。
汽车2100还包括用于驾驶的单元,诸如气囊、加速器、制动器、转向器和传动装置。而且,汽车2100包括用于其的控制单元。控制单元基于主控制单元2113的控制信号来控制对应的驱动单元。
如本示例性实施例那样使用的成像系统的应用不限于对于汽车的应用,并且成像系统适用于移动体(移动设备),诸如例如船舶、航空器或工业机器人。另外,成像系统不仅适用于移动体,而且还适用于广泛地使用物体识别的装备,诸如智能运输系统(ITS)。
如上所述,在汽车的示例性实施例中,示例性实施例1-6中的任一个的成像设备被用于成像设备2102。利用这样的配置,在移动体中,能够抑制图像质量的劣化或者提高信号读取方法的自由度。
尽管已参考示例性实施例描述了本发明,但应理解,本发明不限于公开的示例性实施例。以下权利要求的范围应被赋予最宽的解释以便包含所有这样的修改以及等同的结构和功能。
Claims (35)
1.一种成像设备,包括:
多个像素,所述多个像素中的每一个包括光电转换单元、放大晶体管和选择晶体管,所述放大晶体管输出基于所述光电转换单元中产生的电荷的信号,所述选择晶体管连接输出线和所述放大晶体管的源极;和
连接晶体管,所述连接晶体管包括第一和第二节点,所述第一和第二节点之间的导通状态由供给到所述连接晶体管的栅极的信号控制,其中,
所述第一节点连接到包括在所述多个像素中的第一像素的放大晶体管和所述第一像素的选择晶体管的源极的连接节点,并且
所述第二节点连接到包括在所述多个像素中的第二像素的放大晶体管和所述第二像素的选择晶体管的源极的连接节点。
2.根据权利要求1所述的成像设备,其中,
所述第一像素的放大晶体管的源极和所述第二像素的放大晶体管的源极经由对应的选择晶体管连接到共用输出线。
3.根据权利要求2所述的成像设备,其中,
包括在所述多个像素中的第三像素的光电转换单元被布置在所述第一像素的光电转换单元和所述第二像素的光电转换单元之间,并且
在所述连接晶体管处于接通状态的情况下,所述第三像素的放大晶体管的源极从所述第一像素的放大晶体管的源极和所述第二像素的放大晶体管的源极断开。
4.根据权利要求2所述的成像设备,其中,
在从所述第一像素和第二像素中的每一个输出信号的情况下,所述连接晶体管处于接通状态,所述第一像素的选择晶体管处于接通状态,并且所述第二像素的选择晶体管处于接通状态。
5.根据权利要求1所述的成像设备,进一步包括:
多个输出线,所述多个输出线包括第一输出线和第二输出线,其中,
所述第一像素的放大晶体管的源极经由所述第一像素的选择晶体管连接到所述第一输出线,并且
所述第二像素的放大晶体管的源极经由所述第二像素的选择晶体管连接到所述第二输出线。
6.根据权利要求5所述的成像设备,其中,
所述第一像素和第二像素包括在一个像素列中。
7.根据权利要求5所述的成像设备,其中,
所述第一像素和包括在所述多个像素中的第三像素构成第一像素单元,
所述第一像素的放大晶体管输出基于所述第三像素的光电转换单元中产生的电荷的信号,
所述第二像素和包括在所述多个像素中的第四像素构成第二像素单元,
所述第二像素的放大晶体管输出基于所述第四像素的光电转换单元中产生的电荷的信号,并且
所述第一像素、第二像素、第三像素和第四像素包括在一个像素列中。
8.根据权利要求7所述的成像设备,其中,
所述第三像素的光电转换单元被布置在所述第一像素的光电转换单元和所述第二像素的光电转换单元之间,并且
所述第二像素的光电转换单元被布置在所述第三像素的光电转换单元和所述第四像素的光电转换单元之间。
9.根据权利要求5所述的成像设备,其中,
所述第一像素和第二像素包括在一个像素行中。
10.根据权利要求9所述的成像设备,其中,
包括在所述多个像素中的第三像素的光电转换单元被布置在所述第一像素的光电转换单元和所述第二像素的光电转换单元之间,并且
在所述连接晶体管处于接通状态的情况下,所述第三像素的放大晶体管的源极从所述第一像素的放大晶体管的源极和所述第二像素的放大晶体管的源极断开。
11.根据权利要求9所述的成像设备,其中,
连接到所述第一像素的选择晶体管的栅极的第一控制线和连接到所述第二像素的选择晶体管的栅极的第二控制线电分离。
12.根据权利要求5所述的成像设备,其中,
在从所述第一像素和第二像素中的每一个输出信号的情况下,所述连接晶体管处于接通状态,所述第一像素的选择晶体管处于接通状态,并且所述第二像素的选择晶体管处于关断状态。
13.根据权利要求1所述的成像设备,其中,
所述连接晶体管的阈值电压低于所述第一像素的选择晶体管的阈值电压和所述第二像素的选择晶体管的阈值电压。
14.根据权利要求1所述的成像设备,进一步包括:
第二连接晶体管,所述第二连接晶体管连接所述第一像素的放大晶体管的源极和包括在所述多个像素中的、并且不同于所述第一像素和第二像素的像素的放大晶体管的源极。
15.根据权利要求14所述的成像设备,其中,
在从所述第一像素和第二像素中的每一个输出信号的情况下,所述连接晶体管处于接通状态,并且所述第二连接晶体管处于关断状态。
16.根据权利要求1所述的成像设备,进一步包括:
被布置在所述输出线和连接到所述连接晶体管的线之间的线。
17.根据权利要求1所述的成像设备,其中,
具有相同颜色的滤色器被布置在所述第一像素和第二像素中的每一个中。
18.根据权利要求1所述的成像设备,进一步包括:
电流源,所述电流源将电流供给到所述第一像素的放大晶体管和所述第二像素的放大晶体管两者,其中,
在所述连接晶体管处于接通状态的情况下,从所述电流源供给的电流的一部分流到所述第一像素的放大晶体管,并且从所述电流源供给的电流的另一部分流到所述第二像素的放大晶体管。
19.根据权利要求18所述的成像设备,进一步包括:
模数转换电路,所述模数转换电路对在所述连接晶体管处于接通状态的状态下输出到所述输出线的信号执行模数转换。
20.根据权利要求19所述的成像设备,其中,
所述第一像素的放大晶体管或所述第二像素的放大晶体管和所述电流源构成源跟随器电路。
21.根据权利要求20所述的成像设备,其中,
所述多个像素中的每一个包括传送晶体管和复位晶体管,所述传送晶体管对光电转换单元的电荷进行传送,所述复位晶体管对放大晶体管的输入节点的电压进行复位,并且
所述第一像素和第二像素中的每一个在所述连接晶体管处于接通状态的状态下输出复位信号,在所述复位信号中,所述输入节点的电压被复位晶体管复位。
22.根据权利要求1所述的成像设备,进一步包括:
半导体基板,所述光电转换单元被布置在所述半导体基板中;
透镜,所述透镜被布置在所述半导体基板的第一表面上;以及
控制线,所述控制线连接到所述连接晶体管并且被布置在所述半导体基板的、与所述第一表面相对的第二表面上。
23.一种成像系统,包括:
根据权利要求1-22任一项所述的成像设备;和
处理设备,所述处理设备对从所述成像设备输出的信号执行处理并且获取图像信号。
24.一种移动体,包括:
根据权利要求1-22任一项所述的成像设备;
处理设备,所述处理设备对从所述成像设备输出的信号执行处理;以及
控制单元,所述控制单元被配置为基于所述处理的结果来控制所述移动体。
25.一种成像设备,包括:
多个像素,所述多个像素中的每一个包括光电转换单元、放大晶体管和选择晶体管,所述放大晶体管输出基于所述光电转换单元中产生的电荷的信号,所述选择晶体管连接输出线和所述放大晶体管的源极;
第一输出线,所述第一输出线经由包括在所述多个像素中的第一像素的选择晶体管连接到所述第一像素的放大晶体管的源极;
第二输出线,所述第二输出线经由包括在所述多个像素中的第二像素的选择晶体管连接到所述第二像素的放大晶体管的源极;以及
连接晶体管,所述连接晶体管通过不包括所述第一像素的选择晶体管和所述第二像素的选择晶体管的路径连接所述第一像素的放大晶体管的源极和所述第二像素的放大晶体管的源极。
26.根据权利要求25所述的成像设备,其中,
所述第一像素和包括在所述多个像素中的第三像素构成第一像素单元,
所述第一像素的放大晶体管输出基于所述第三像素的光电转换单元中产生的电荷的信号,
所述第二像素和包括在所述多个像素中的第四像素构成第二像素单元,
所述第二像素的放大晶体管输出基于所述第四像素的光电转换单元中产生的电荷的信号,并且
所述第一像素、第二像素、第三像素和第四像素包括在一个像素列中。
27.根据权利要求25所述的成像设备,其中,
在从所述第一像素和第二像素中的每一个输出信号的情况下,所述连接晶体管处于接通状态,所述第一像素的选择晶体管处于接通状态,并且所述第二像素的选择晶体管处于关断状态。
28.根据权利要求25所述的成像设备,其中,
所述连接晶体管的阈值电压低于所述第一像素的选择晶体管的阈值电压和所述第二像素的选择晶体管的阈值电压。
29.根据权利要求25所述的成像设备,进一步包括:
被布置在所述输出线和连接到所述连接晶体管的线之间的线。
30.根据权利要求25所述的成像设备,进一步包括:
电流源,所述电流源将电流供给到所述第一像素的放大晶体管和所述第二像素的放大晶体管两者,其中,
在所述连接晶体管处于接通状态的情况下,从所述电流源供给的电流的一部分流到所述第一像素的放大晶体管,并且从所述电流源供给的电流的另一部分流到所述第二像素的放大晶体管。
31.一种成像系统,包括:
根据权利要求25-30任一项所述的成像设备;和
处理设备,所述处理设备对从所述成像设备输出的信号执行处理并且获取图像信号。
32.一种移动体,包括:
根据权利要求25-30任一项所述的成像设备;
处理设备,所述处理设备对从所述成像设备输出的信号执行处理;以及
控制单元,所述控制单元被配置为基于所述处理的结果来控制所述移动体。
33.一种成像设备,包括:
多个像素,所述多个像素中的每一个包括光电转换单元、放大晶体管和选择晶体管,所述放大晶体管输出基于所述光电转换单元中产生的电荷的信号,所述选择晶体管连接输出线和所述放大晶体管的源极;和
连接晶体管,所述连接晶体管在包括在所述多个像素中的第一像素的选择晶体管和包括在所述多个像素中的第二像素的选择晶体管两者处于接通状态的情况下,将所述第一像素的放大晶体管和所述第一像素的选择晶体管的源极的连接节点以及所述第二像素的放大晶体管和所述第二像素的选择晶体管的源极的连接节点经由第一路径并行连接到包括所述第一像素的选择晶体管和所述第二像素的选择晶体管的第二路径。
34.一种成像系统,包括:
根据权利要求33所述的成像设备;和
处理设备,所述处理设备对从所述成像设备输出的信号执行处理并且获取图像信号。
35.一种移动体,包括:
根据权利要求33所述的成像设备;
处理设备,所述处理设备对从所述成像设备输出的信号执行处理;以及
控制单元,所述控制单元被配置为基于所述处理的结果来控制所述移动体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017031426A JP6815890B2 (ja) | 2017-02-22 | 2017-02-22 | 撮像装置、撮像システム、および、移動体 |
JP2017-031426 | 2017-02-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108462845A CN108462845A (zh) | 2018-08-28 |
CN108462845B true CN108462845B (zh) | 2021-01-12 |
Family
ID=63216448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810150924.8A Active CN108462845B (zh) | 2017-02-22 | 2018-02-13 | 成像设备、成像系统和具有像素和连接晶体管的移动体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10645312B2 (zh) |
JP (1) | JP6815890B2 (zh) |
CN (1) | CN108462845B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018181723A1 (ja) * | 2017-03-29 | 2018-10-04 | 株式会社ニコン | 撮像素子および電子カメラ |
WO2019146316A1 (ja) * | 2018-01-24 | 2019-08-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
US11445134B2 (en) * | 2018-04-04 | 2022-09-13 | Sony Semiconductor Solutions Corporation | Solid-state imaging element and imaging device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102300053A (zh) * | 2010-06-24 | 2011-12-28 | 佳能株式会社 | 固态成像装置和用于固态成像装置的驱动方法 |
CN103329513A (zh) * | 2011-02-04 | 2013-09-25 | 松下电器产业株式会社 | 固体摄像装置及其驱动方法 |
CN103546702A (zh) * | 2012-07-13 | 2014-01-29 | 佳能株式会社 | 图像拾取装置的驱动方法以及图像拾取系统的驱动方法 |
JP2016208351A (ja) * | 2015-04-24 | 2016-12-08 | Nltテクノロジー株式会社 | イメージセンサ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6091218B2 (ja) * | 2013-01-08 | 2017-03-08 | キヤノン株式会社 | 撮像装置、撮像システム、および撮像装置の駆動方法。 |
JP6393083B2 (ja) | 2014-05-27 | 2018-09-19 | キヤノン株式会社 | 撮像素子及びその制御方法、及び撮像装置 |
JP2016005068A (ja) * | 2014-06-16 | 2016-01-12 | ソニー株式会社 | 固体撮像装置および電子機器 |
JP6571939B2 (ja) * | 2015-01-26 | 2019-09-04 | キヤノン株式会社 | 撮像装置及びその制御方法、プログラム、記憶媒体 |
US9571765B2 (en) * | 2015-06-25 | 2017-02-14 | General Electric Company | Universal four-side buttable digital CMOS imager |
JP7074073B2 (ja) * | 2017-01-31 | 2022-05-24 | 株式会社ニコン | 撮像素子および撮像装置 |
-
2017
- 2017-02-22 JP JP2017031426A patent/JP6815890B2/ja active Active
-
2018
- 2018-02-13 CN CN201810150924.8A patent/CN108462845B/zh active Active
- 2018-02-21 US US15/901,279 patent/US10645312B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102300053A (zh) * | 2010-06-24 | 2011-12-28 | 佳能株式会社 | 固态成像装置和用于固态成像装置的驱动方法 |
CN103329513A (zh) * | 2011-02-04 | 2013-09-25 | 松下电器产业株式会社 | 固体摄像装置及其驱动方法 |
CN103546702A (zh) * | 2012-07-13 | 2014-01-29 | 佳能株式会社 | 图像拾取装置的驱动方法以及图像拾取系统的驱动方法 |
JP2016208351A (ja) * | 2015-04-24 | 2016-12-08 | Nltテクノロジー株式会社 | イメージセンサ |
Also Published As
Publication number | Publication date |
---|---|
CN108462845A (zh) | 2018-08-28 |
JP2018137646A (ja) | 2018-08-30 |
US10645312B2 (en) | 2020-05-05 |
US20180249099A1 (en) | 2018-08-30 |
JP6815890B2 (ja) | 2021-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200228741A1 (en) | Solid-state imaging device, method of driving solid-state imaging device, and imaging system | |
US20180197907A1 (en) | Solid-state imaging device and imaging system | |
CN108462845B (zh) | 成像设备、成像系统和具有像素和连接晶体管的移动体 | |
US10879282B2 (en) | Imaging sensor, imaging system, and moving body | |
US10652496B2 (en) | Photoelectric conversion device, photoelectric conversion system, and movable body | |
CN109640011B (zh) | 固态成像设备和成像系统 | |
EP3579549B1 (en) | Imaging apparatus, imaging system, moving body, and semiconductor substrate for lamination | |
US11265493B2 (en) | Imaging sensor, imaging system, and moving body | |
US11451732B2 (en) | Photoelectric conversion apparatus, imaging system, and moving body | |
US10447953B2 (en) | Imaging apparatus, imaging system, and moving object | |
US10504954B2 (en) | Imaging device, imaging system, and moving body | |
US11483508B2 (en) | Imaging apparatus, imaging system, moving object, and manufacturing method for imaging apparatus | |
KR20180036609A (ko) | 촬상 장치, 시스템, 및 이동체 | |
US10469762B2 (en) | Image pickup device, image pickup system, and movable body | |
US20220210361A1 (en) | Device, system, moving body, and substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |