KR100656666B1

KR100656666B1 - 이미지 센서

Info

Publication number: KR100656666B1
Application number: KR1020040071566A
Authority: KR
Inventors: 김남렬
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-09-08
Filing date: 2004-09-08
Publication date: 2006-12-11
Also published as: TWI280041B; JP2006081189A; CN100499735C; KR20060022804A; US20060061675A1; TW200625927A; CN1747526A; US7956908B2; JP4677310B2

Abstract

본 발명은 이미지 센서 소자내의 아날로그 버스(리셋값 라인 및 감광값 라인)의 옵셋전압에 의한 오차의 방지 및/또는 이미지 센서 소자내의 아날로그 버스의 응답속도를 향상과 함께 구동 전력을 저감하는 것을 목적으로 한다.

본 발명의 이미지 센서 검출회로는, 픽셀의 리셋값 및 감광값을 저장하고 출력하기 위한 CDS부; 상기 CDS부의 리셋값 출력 신호 및 감광값 출력 신호가 실려 하기 차동증폭부로 전달되는 아날로그 버스; 및 상기 리셋값 출력 신호 및 상기 감광값 출력 신호의 차를 증폭하기 위한 차동증폭부를 포함하는 이미지 센서 검출회로에 있어서,

상기 CDS부에 저장된 리셋값 및 감광값을 균등화시키기 위한 CDS 균등화 수단; 및/또는 상기 리셋값 라인 및 상기 감광값 라인의 전위를 균등화시키기 위한 라인 균등화 수단을 포함하는 것을 특징으로 한다.

이미지 센서, 검출회로, 옵셋제거, 아날로그 버스, CMOS센서

Description

이미지 센서{IMAGE SENSOR}

도 1은 일반적인 이미지 센서 장치의 구성을 나타낸 전체 블록도,

도 2는 종래기술에 따른 이미지 센서 검출회로를 나타낸 세부 블록도,

도 3은 본 발명의 일실시예에 따른 이미지 센서 검출회로를 나타낸 세부 블록도,

도 4는 본 발명의 이미지 센서 검출회로를 구성하는 차동증폭부의 일실시예를 나타낸 회로도,

도 5는 도 3의 이미지 센서 검출회로에 옵셋전압이 존재하지 않을 때의 제어신호 및 출력 신호들을 나타낸 타이밍도,

도 6은 도 3의 이미지 센서 검출회로에 옵셋전압이 존재할 때의 제어신호 및 출력 신호들을 나타낸 타이밍도,

도 7은 본 발명의 다른 실시예에 따른 이미지 센서 검출회로를 나타낸 세부 블록도,

도 8은 도 7의 이미지 센서 검출회로에 옵셋전압이 존재하지 않을 때의 제어신호 및 출력 신호들을 나타낸 타이밍도,

도 9는 도 7의 이미지 센서 검출회로에 옵셋전압이 존재할 때의 제어신호 및 출력 신호들을 나타낸 타이밍도,

도 10은 본 발명의 또 다른 실시예에 따른 이미지 센서 검출회로를 나타낸 세부 블록도,

도 11은 도 10의 이미지 센서 검출회로에 옵셋전압이 존재할 때의 제어신호 및 출력 신호들을 나타낸 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명

10 : 픽셀 어레이 20 : CDS부

21 : 리셋값 커패시터 22 : 감광값 커패시터

25 : 리셋값 버퍼 26 : 감광값 버퍼

29 : 커패시터 균등화 스위치 40 : 차동증폭부

50 : 라인 균등화 스위치

본 발명은 라인 스캔 방식 이미지 센서의 감광량을 측정하여 그에 비례하는 전기적 신호를 생성하기 위한 이미지 센서 검출회로에 관한 것이다.

CMOS 이미지 센서는 픽셀 어레이 중에서 하나의 가로 라인(스캔 라인)을 구성하는 픽셀들의 센싱 정보를 검출하는 과정을 맨 상위 라인부터 맨 하위 라인까지 순차적으로 수행하는 것이 일반적이다(라인 스캔 방식).

도 1에 도시한 바와 같이, 통상의 CMOS 이미지 센서 장치에서 센싱 정보를 검출(개량)하기 위한 구성 부분은, 빛의 정보를 아날로그 전기 신호로 변환하는 픽셀어레이; 픽셀어레이의 출력신호를 감지하기 위한 CDS; 아날로그 버스로 CDS와 연결되며, CDS에서 감지한 신호를 원하는 레벨로 증폭하기 위한 PGA; 아날로그 신호를 디지털 신호로 변환하기 위한 ADC를 포함한다.

빛의 정보를 감지하여 그에 비례하는 전하를 생성하는 픽셀 소자들의 어레이 형태로 구성된 픽셀 어레이 중, 센싱 중인 스캔 라인에 포함되는 각 픽셀의 출력들은, 해당 컬럼 라인을 통해 그 끝단에 위치하는 CDS에 리셋값 및 감광값으로써 전달된다. 리셋값은 해당 픽셀을 리셋시킨 후 출력값이며, 감광값은 소정시간 빛에 노출시킨후 감광량에 비례하는 픽셀의 출력값인데, CDS는 이 두 값을 각각의 커패시터에 따로 저장한다. 리셋값을 수집하는 φrst 신호 및 감광값을 수집하는 φsig 신호는 모든 컬럼에 대하여 일괄적으로 공급되므로, 선택한 한 스캔라인의 픽셀정보들이 동시에 각각의 CDS에 저장된다. CDS에 저장된 리셋값 및 감광값은 φcol 신호에 의해 버퍼를 거쳐 리셋값 라인 및 감광값 라인을 통해 PGA의 입력으로 전달한다. PGA는 두 입력값(리셋값 및 출력값)의 차이에 비례하는 출력을 생성한다.

상기와 같은 종래 기술에 의한 이미지 센서 검출회로를 사용할 경우 다음 문제점들이 발생한다.

첫째, 리셋값 라인 및 감광값 라인 상에 옵셋전압(입력이 없어도 존재하는 전압차)이 존재하는 경우, PGA의 출력값은 항상 옵셋전압에 비례하는 출력값을 생성하게 되는 문제점이 있다.

둘째, 상기 리셋값 라인 및 감광값 라인에는 픽셀 어레이 개수 만큼의 φcol스위치가 존재하는데, 이 스위치가 리셋값 라인 및 감광값 라인의 부하로 작용하여 실린 신호의 응답속도를 느리게 하는 문제점이 있다. 이를 보완하는 방법은 버퍼의 구동용량을 키우는 것 뿐인데, 그럴 경우 전력 소모가 증가될 뿐만 아니라, 출력신호의 동적 범위(Dynamic range)가 줄어드는 부작용을 초래한다.

본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 이미지 센서 소자내의 아날로그 버스(리셋값 라인 및 감광값 라인)의 옵셋전압에 의한 오차를 방지할 수 있는 이미지 센서 검출회로를 제공함을 그 목적으로 한다.

또한, 본 발명은 이미지 센서 소자내의 아날로그 버스의 응답속도를 향상시키면서도, 구동 전력을 저감할 수 있는 이미지 센서 검출회로를 제공함을 또 다른 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 이미지 센서 검출회로는, 픽셀의 리셋값 및 감광값을 저장하고 출력하기 위한 CDS부; 상기 CDS부의 리셋값 출력 신호 및 감광값 출력 신호가 실려 하기 차동증폭부로 전달되는 아날로그 버스; 및 상기 리셋값 출력 신호 및 상기 감광값 출력 신호의 차를 증폭하기 위한 차동증폭부를 포함하는 이미지 센서 검출회로에 있어서,

아날로그 버스의 응답속도 향상 및/또는 옵셋전압으로 인한 오차 제거를 위한 본 발명의 사상은 상기 CDS 균등화 수단을 부가한 제1 발명, 상기 라인 균등화 수단을 부가한 제2 발명 및 상기 CDS 균등화 수단 및 라인 균등화 수단을 모두 구비한 제3 발명으로 구분할 수 있다. 하기에서는 본 발명의 설명은 편의상 제3 발명만을 구체화하여 기술하지만, 당업자라면 하기 제3 발명에 대한 설명으로부터 용이하게 제1 발명 및 제2 발명에 대한 구성을 예측할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

(실시예 1)

도 3에 도시한 바와 같은 본 실시예의 이미지 센서 검출회로는,

픽셀의 리셋값을 입력받아 저장하기 위한 리셋값 커패시터(21); 픽셀의 감광값을 입력받아 저장하기 위한 감광값 커패시터(22); 상기 리셋값 커패시터(21)에 저장된 리셋값을 출력하기 위한 리셋값 버퍼(25); 상기 감광값 커패시터(22)에 저장된 감광값을 출력하기 위한 감광값 버퍼(26); 및 상기 리셋값 커패시터(21)와 상기 감광값 커패시터(22)의 전위를 균등화시키기 위한 커패시터 균등화 스위치(29)를 구비하는 CDS부(20)를 포함하며,

상기 CDS부(20)의 리셋값 출력 신호가 실리는 리셋값 라인; 상기 CDS부(20)의 감광값 출력 신호가 실리는 감광값 라인; 상기 리셋값 출력 신호 및 상기 감광값 출력 신호의 차를 증폭하기 위한 차동증폭부(40); 및 상기 리셋값 라인 및 상기 감광값 라인의 전위를 균등화시키기 위한 라인 균등화 스위치(50)를 포함한다.

라인 스캔 방식으로 이미지 데이터를 생성하는 CMOS 이미지 센서 셀로 픽셀 어레이를 구성하는 이미지 센서 장치에 본 발명을 적용하는 것이 효과적이지만, 본 발명의 특징부는 아날로그 버스에 있으므로, 빠른 응답속도가 필요한 아날로그 버스를 통해 이미지 데이터를 출력하는 구조라면 CCD등 다른 방식의 이미지 센서 셀에도 적용이 가능하다.

바람직한 구조의 CDS부(20)는 도시한 바와 같이, 리셋값을 입력하기 위한 리셋값 입력 스위치(23); 감광값을 입력하기 위한 감광값 입력 스위치(24); 리셋값을 출력하기 위한 리셋값 출력 스위치(27); 감광값을 출력하기 위한 감광값 출력 스위치부(28)를 더 포함할 수 있다.

CDS부(20)는 선택된 CMOS 스캔 라인의 픽셀이 리셋되었을때(해당 스캔 라인에 대한 전자적 셔터가 열리기 전) 출력값인 리셋값을 입력받아 리셋값 커패시터(21)에 저장하고, 그 후 해당 스캔 라인에 대하여 소정 시간 전자적 셔터가 열려, 해당 픽셀이 받은 빛의 입사량에 대응하는 출력값인 감광값을 입력받아 감광값 커패시터(22)에 저장한다. 상기 리셋값 버퍼(25)는 리셋 커패시터(21)에 저장된 신호의 전류값을 증폭하기 위한 것이며, 2개의 엔모스트랜지스터 또는 2개의 피모스트랜지스터로 구현된 소스 팔로어(source follower) 회로를 사용하는 것이 바람직하다. 상기 감광값 버퍼(26)는 감광 커패시터(22)에 저장된 신호의 전류값을 증폭하기 위한 것이며, 마찬가지로 2개의 엔(피)모스트랜지스터로 구현된 소스 팔로어(source follower) 회로를 사용하는 것이 바람직하다.

상기 리셋값 입력 스위치(23), 감광값 입력 스위치(24), 리셋값 출력 스위치(27) 및 감광값 출력 스위치(28)는 하나 혹은 2개의 모스트랜지스터로 이루어진 모스트랜지스터 스위치로 구현하는 것이 제작이 용이하다.

상기 커패시터 균등화 스위치(29)는 바람직하게는 하나 혹은 2개의 모스트랜지스터로 이루어진 모스트랜지스터 스위치로 구현된다. 커패시터 균등화 스위치(29)가 닫히면, CDS부(20)는 두 출력라인에 균등화된 동일한 전위의 신호를 출력한다. 상기 커패시터 균등화 스위치(29)는 아날로그 버스상에 존재하는 옵셋전압의 효과를 제거하기 위한 것이다.

상기 커패시터 균등화 스위치(29)에 의한 옵셋전압 효과 제거를 위해서는 상 기 차동증폭부(40)는 단순히 2개 입력의 전압차를 증폭하는 구조를 가지는 것이 아니라, 상기 커패시터 균등화 스위치(29)가 턴오프 상태일때 두 입력의 전압차에서, 상기 커패시터 균등화 스위치(29)가 턴온 상태일때 두 입력의 전압차를 차감한 값을 증폭한 출력을 생성하는 구조를 가지는 것이 바람직하다. 이를 구현하는 방법은, 상기 CDS부(20)와 유사한 구조(CDS 모듈 및 CDS출력을 증폭하기 위한 일반적인 differntial 증폭기)로 구현하는 방법이 있으며, 두 출력값은 입력 전위의 천이시 입력 전위에 비례(또는 반비례)하는 값으로 천이되도록 구현하는 방법도 있다.

도 4는 상기 차동증폭부(40)를 후자의 방법으로 구현한 일례를 도시하고 있는 바, 도시한 차동증폭부는 2입력단과 2출력단을 가지는 차동증폭기(42); 각 입력단에 연결되는 2개의 입력 커패시터(43, 44); 대응되는 입력단과 출력단사이에 연결되는 2개의 피드백 커패시터(45, 46)를 포함하는 일종의 switched capacitor integrator이다. 상기 차동증폭부(40)는 2개의 입력 커패시터(43, 44)로 입력되는 신호들의 차이값에 천이가 발생할때만 그에 반비례하는 만큼 출력신호의 차이값으로서 출력한다.

상기 차동증폭부(40)의 출력은 아날로그 값이므로, 이를 ADC(analog to digital converter)로써 디지탈 값으로 변경하고, 변경된 디지탈 픽셀 데이타는 이미지 처리 장치로 입력된다.

도시한 구조에서는 리셋값 라인, 감광값 라인 및 차동증폭부를 하나씩 포함하는 라인 스캔 출력 경로를 1개 구비한 것을 표현하였으나, 보다 속도를 빠른 구현을 원하는 경우에는 라인 스캔 출력 경로를 2개 이상 구비할 수 있으며, 많게는 컬럼수와 동일한 개수로 구비할 수도 있다. 라인 스캔 경로를 몇 개 구비하든지, 각 차동증폭부에는 리셋값이 실리는 리셋값 라인과 감광값이 실리는 감광값 라인이 입력단에 연결되며, 입력단에는 버스(리셋값 라인 및 감광값 라인)의 응답속도를 증가시키기 위해 버스 균등화 스위치를 구비하는 것이 차동증폭부에 있어 본 발명의 사상이 된다.

상기 라인 균등화 스위치(50)의 부가는 아날로그 버스상의 응답속도를 향상시키기 위한 것이다. 본 실시예의 CDS부(20)는 한 스캔 라인의 픽셀수만큼 개수의 CDS모듈들로 이루어지고, 다수개의 CDS모듈의 출력신호들이 시간적으로 이격되어 하나의 아날로그 버스로 출력된다. 따라서, 어느 한 시점에는 하나의 CDS모듈만이 아날로그 버스와 연결되며, 이를 위해 다른 CDS모듈들을 아날로그 버스로부터 플로팅(floating)시킬 수단이 필요하다. 상기 플로팅 수단으로 모스트랜지스터 스위치를 사용하는 것이 일반적인데, 엔(피)모스트랜지스터의 소스단(드레인단)에서 바라보이는 커패시턴스 성분은 상기 아날로그 버스에 커패시턴스 부하로 작용한다. 이는 상기 연결된 CDS모듈에서 소정의 천이가 발생했을때, 아날로그 버스의 응답속도를 떨어뜨리게 된다. 상기 라인 균등화 스위치(50)는 아날로그 버스의 차동증폭부(40) 입력측에 배치되어, 상기 연결된 CDS모듈의 출력 신호 균등화 시점에 직접 아날로그 버스를 균등화함으로써 아날로그 버스의 응답속도를 향상시킨다.

상기 CDS부(20)를 구성하는 CDS모듈내에 부가한 커패시터 균등화 스위치(29)는 아날로그 버스상에 존재하는 옵셋전압 효과를 제거하기 위한 것이다. 도시한 이미지 센서 장치내에 존재하는 옵셋전압은 리셋값 버퍼(25) 및 감광값 버퍼(26)를 기준으로 그 이전의 픽셀측 옵셋전압과 그 이후의 아날로그 버스상 옵셋전압으로 구분할 수 있다. 픽셀측 옵셋전압은 리셋값과 감광값을 따로따로 읽어들여 그 차를 픽셀 데이터로 취함으로써 제거할 수 있다.

아날로그 버스상 옵셋전압은 주로 리셋값 버퍼 및 감광값 버퍼의 제조상 부정합에 의해 발생하며, 리셋값 버퍼 및 감광값 버퍼로 동일한 입력전압을 가할때 발생하는 리셋값 버퍼 및 감광값 버퍼의 출력 전압차를 말한다. 상기 옵셋전압이 존재하는 경우 차동증폭부(40)는 항상 옵셋전압을 증폭한 전위만큼 출력을 높이게 된다. 옵셋전압이 모든 CDS모듈에 동일한 크기로 발생한다면 차동증폭부(40)의 출력에서 옵셋전압으로 인한 부분을 감해주면 되지만, 현실적으로는 각 CDS모듈마다 다른 옵셋전압을 가진다.

상기 옵셋전압 효과를 제거하기 위해 본 실시예에서는 도 4에 도시한 바와 같은 기능의 차동증폭부(40)를 구비하고, 각 CDS모듈내에 커패시터 균등화 스위치(29)를 부가하였다.

도시한 구조의 차동증폭부(40)는 두 입력단의 직류성분 전압차에는 무관하게, 각 입력단의 증분(미분값)에 비례하는 출력단 전압차를 생성하므로, 어느 시점에 두 입력단 전압차에 변화가 일어난 경우 옵셋전압과는 무관하게 전압차 변화량에 비례하는 출력을 생성한다.

상기 도시한 차동증폭부(40)를 사용하는 경우, 정확한 동작을 위해서는 리셋값 라인 및 감광값 라인에는 옵셋전압을 인위적으로 없애지 말아야 하므로, 리셋값 버퍼(25) 및 감광값 버퍼(26) 입력단에 구비한 커패시터 균등화 스위치(29)로 균등 화 신호를 생성한다. 그런데, 라인 균등화 스위치(50)를 사용하는 본 실시예의 경우 라인 균등화 스위치(50)로 인해 아날로그 버스의 옵셋전압이 인위적으로 제거되어 차동증폭부(40)가 오히려 부정확한 출력을 생성하게 된다. 이를 방지하기 위해서는 하기 도 6의 타이밍도에 표현된 대로 제어신호를 조절한다.

이하, 본 실시예의 검출 회로를 동작시킬때 각 신호들의 타이밍도를 도시한 도 5를 참조하여, 본 실시예의 검출회로의 동작을 설명하기로 한다. 하기 설명은 하나의 스캔 라인에 대한 동작 설명이며, 이미지 센서의 구현에 따라 각 스캔라인에 대한 하기 동작들이 병렬적으로 이루어질 수도 있고, 순차적으로 이루어질 수도 있고, 일부분이 겹쳐져서 파이프라인 동작 유사하게 이루어질 수도 있다.

센싱전에 해당 스캔 라인을 이루는 픽셀들을 리셋시켜 이전 과정에서 축적된 전하를 제거한다. 리셋된 픽셀들의 출력 전압 레벨(리셋값, 일종의 옵셋전압이다)을 저장하도록 φrst신호가 활성화되고, 상기 φrst신호에 따라 턴온된 리셋값 입력 스위치(23)를 통해 리셋값 커패시터(21)가 리셋된 픽셀의 출력 전압 레벨로 충전된다. 상기 φrst신호는 CDS부(20)를 구성하는 모든 CDS모듈들에 동일한 시점에 공급되므로, 하나의 스캔라인을 이루는 픽셀들의 리셋값은 동시에 래치된다.

상기 φrst신호가 비활성화된 후, 소정시간 동안 픽셀 어레이(이미지 센서)의 해당 스캔 라인을 담당하는 전자적 셔터가 열렸다가 닫힌다. 상기 전자적 셔터가 닫히면 노출시간동안 빛에 반응한 각 픽셀들의 출력 전압 레벨(감광값)을 래치하도록 φsig신호를 활성화시킨다. 상기 φrst신호에 따라 턴온된 감광값 입력 스 위치(24)를 통해 감광값 커패시터(22)가 빛에 노출된 픽셀의 출력 전압 레벨로 충전된다. 상기 φrst신호는 CDS부(20)를 구성하는 모든 CDS모듈들에 동일한 시점에 공급되므로, 하나의 스캔라인을 이루는 픽셀들의 감광값은 동시에 래치된다.

다음, 각 CDS 모듈에 래치된 리셋값 및 감광값을 차동증폭부로 전달하도록 출력스위치부(28, 29)를 턴온시켜야 하는데, 모든 CDS 모듈이 출력버스를 공유하여 하나의 차동증폭부에 연결되므로, 상기 출력 스위치부를 턴온시키기 위한 φcoli(φcol1 ~ φcoln)신호는 순차적으로 하나씩 턴온되어야 하고, 턴온구간이 서로 겹치지 않아야 한다. φcoli신호는 리셋값 출력스위치(28) 및 감광값 출력스위치(29)를 동시에 턴온시키므로, CDS부(20)는 시간 간격을 가지고 입력되는 리셋값 및 감광값을 래치하였다가 동시에 출력하는 역할도 수행한다.

상기 시점까지 다른 신호들의 변화를 살펴보면, 리셋값 커패시터(21)의 전압 Crst는 φrst신호의 활성화에 따라 해당 리셋값 레벨로 천이하여 그 값을 유지하며, 감광값 커패시터(22)의 전압 Csig는 φsig신호의 활성화에 따라 해당 감광값 레벨로 천이하여 그 값을 유지한다.

φcoli신호가 활성화된 구간 도중에 φsh1신호 및 φsh2신호가 활성화된다. φsh1신호에 따라 턴온된 커패시터 균등화 스위치는 리셋값 커패시터의 전압(Crst) 및 감광값 커패시터의 전압(Csig)을 균등화 시키며, φsh2신호에 따라 턴온된 라인 균등화 스위치(50)는 차동증폭부(40)로 입력되는 리셋값 출력 라인의 전압(rst_bus) 및 감광값 출력 라인의 전압(sig_bus)을 균등화시킨다.

차동증폭기(40)는 φsh3신호에 의해 동일한 전압 레벨의 출력신호(out1, out2)를 유지하다가, φsh3신호의 비활성화 구간동안 rst_bus신호 및 sig_bus신호의 증가율(미분값)에 비례하는 출력신호(out1, out2)를 생성한다. 상기 출력신호(out1, out2)의 전압차는 ADC(60)로 입력되어 디지탈 신호로 변환된다.

도 6은 상기 CDS부(20)를 구성하는 리셋값 버퍼(25) 및 감광값 버퍼(26) 등에 오차로 옵셋전압이 존재하는 경우, 본 실시예의 검출회로의 구동신호에 변경을 가하여 옵셋전압 효과를 제거하는 것을 보여준다.

도시한 바와 같이 φsh1신호와 φsh2신호는 동시에 활성화되지만, φsh2신호가 먼저 비활성화 된다. rst_bus신호 및 sig_bus신호는 φsh2신호에 따라 빠른 속도로 균등화되지만, φsh1신호의 활성화 구간 도중 φsh2신호가 비활성화되면 옵셋전압을 유지하게 된다. 즉, 상기와 같은 신호제어방법을 사용하면 아날로그 버스라인 전압(rst_bus, sig_bus)의 응답속도를 빠르게 하면서도 옵셋전압의 효과를 제거할 수 있게 된다.

(실시예 2)

도 7에 도시한 바와 같은 본 실시예의 이미지 센서 검출회로는,

픽셀의 리셋값을 입력받아 저장하기 위한 리셋값 커패시터(21); 픽셀의 감광값을 입력받아 저장하기 위한 감광값 커패시터(22); 상기 리셋값 커패시터(21)에 저장된 리셋값을 출력하기 위한 리셋값 버퍼(25); 상기 감광값 커패시터(22)에 저장된 감광값을 출력하기 위한 감광값 버퍼(26); 및 상기 리셋값 커패시터(21)와 상기 감광값 커패시터(22)의 전위를 균등화시키기 위한 커패시터 균등화 스위치 (29)를 구비하는 CDS부(20)를 포함하며,

상기 CDS부(20)의 리셋값 출력 신호가 실리는 리셋값 라인; 상기 CDS부(20)의 감광값 출력 신호가 실리는 감광값 라인; 및 상기 리셋값 출력 신호 및 상기 감광값 출력 신호의 차를 증폭하기 위한 차동증폭부(40)를 더 포함한다.

바람직한 구조의 차동증폭부(40)는 도 4에 도시한 바와 같이, 2개의 입력단과 2개의 출력단을 가지는 차동증폭기(42); 각 입력단에 하나씩 연결되는 2개의 입력 커패시터(43, 44); 대응되는 입력단과 출력단사이에 하나씩 연결되는 2개의 피드백 커패시터(45, 46)를 포함한다.

본 실시예의 이미지 센서 검출회로는 도 8에 도시한 바와 같이, 상기 제1 실시예에 비해 아날로그 버스 라인(rst_bus, sig_bus)의 응답이 다소 지연되는 단점이 있다. 또한, 도 9에 도시한 바와 같이 옵셋전압으로 인한 효과를 제거할 수 있음을 알 수 있다.

(실시예 3)

도 10에 도시한 바와 같은 본 실시예의 이미지 센서 검출회로는,

픽셀의 리셋값을 입력받아 저장하기 위한 리셋값 커패시터(21); 픽셀의 감 광값을 입력받아 저장하기 위한 감광값 커패시터(22); 상기 리셋값 커패시터(21)에 저장된 리셋값을 출력하기 위한 리셋값 버퍼(25); 및 상기 감광값 커패시터(22)에 저장된 감광값을 출력하기 위한 감광값 버퍼(26)를 구비하는 CDS부(20')를 포함하며,

상기 CDS부(20)의 리셋값 출력 신호가 실리는 리셋값 라인; 상기 CDS부(20)의 감광값 출력 신호가 실리는 감광값 라인; 상기 리셋값 출력 신호 및 상기 감광값 출력 신호의 차를 증폭하기 위한 차동증폭부(40); 및 상기 PGA부(40)의 입력단에 위치하며, 상기 아날로그 버스 라인쌍의 전위를 균등화하기 위한 라인 균등화 스위치(50)를 더 포함한다.

본 실시예는 단순한 구조로 아날로그 버스라인의 응답속도를 개선시키는 장점이 있으나, 도 11에 도시한 바와 같이 옵셋전압이 존재할 경우 옵셋전압으로 인한 오차를 보정할 수 없는 단점이 있다. 옵셋전압이 존재하지 않을 때의 각 신호의 타이밍은 φsh1신호를 제외한 도 5와 동일하다.

본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

본 발명에 따른 이미지 센서 검출회로를 포함하는 이미지 센서 장치를 실시함에 의해, 이미지 센서 장치내의 아날로그 버스의 옵셋전압에 의한 오차를 방지할 수 있는 효과가 있다.

또한, 본 발명에 따른 이미지 센서 검출회로를 포함하는 이미지 센서 장치를 실시함에 의해, 이미지 센서 장치 내의 아날로그 버스의 응답속도를 향상시키면서도, 구동 전력을 저감할 수 있는 효과가 있다.

Claims

복수의 픽셀로 이루어진 픽셀 어레이부;

상기 픽셀의 리셋값을 입력받아 저장하는 제1 커패시터;

상기 픽셀의 감광값을 입력받아 저장하는 제2 커패시터;

상기 제1 커패시터에 저장된 리셋값을 버퍼링하여 출력하는 제1 버퍼;

상기 제2 커패시터에 저장된 감광값을 버퍼링하여 출력하는 제2 버퍼;

상기 제1 및 제2 커패시터의 일단을 서로 연결시켜 상기 제1 및 제2 커패시터의 전위를 균등화시키는 제1 균등화 수단;

상기 제1 버퍼의 제1 출력신호가 실리는 제1 라인;

상기 제2 버퍼의 제2 출력신호가 실리는 제2 라인;

상기 제1 및 제2 라인을 통해 각각 입력되는 상기 제1 및 제2 출력신호의 차를 증폭하는 차동 증폭부; 및

상기 제1 및 제2 출력신호가 상기 차동 증폭부로 전달된 후 상기 제1 균등화 수단에 의해 상기 제1 및 제2 커패시터의 전위가 균등화되는 동안 상기 제1 및 제2 라인을 서로 연결시켜 전위를 균등화시키는 제2 균등화 수단

을 포함하는 이미지 센서.
제1항에 있어서,

상기 픽셀의 리셋값을 상기 제1 커패시터로 전달하는 제1 입력 스위치; 및

상기 픽셀의 감광값을 상기 제2 커패시터로 전달하는 제2 입력 스위치

를 더 포함하는 이미지 센서.
제1항에 있어서,

상기 제1 버퍼의 제1 출력신호를 상기 제1 라인으로 전달하는 제1 출력 스위치; 및

상기 제2 버퍼의 제2 출력신호를 상기 제2 라인으로 전달하는 제2 출력 스위치

를 더 포함하는 이미지 센서.
제1항에 있어서,

상기 제1 및 제2 버퍼는 각각 2개의 모스트랜지스터로 구성된 소스 팔로어인 이미지 센서.
제1항에 있어서,

상기 차동증폭부는 2개의 입력단을 가지며, 두 입력단의 전압차에 변화가 일어난 경우 전압차 변화량에 비례하는 출력을 생성하는 이미지 센서.
제5항에 있어서,

상기 차동증폭부는,

2개의 입력단과 2개의 출력단을 가지는 차동증폭기;

각 입력단에 하나씩 연결되는 2개의 입력 커패시터;

대응되는 입력단과 출력단사이에 하나씩 연결되는 2개의 피드백 커패시터를 포함하는 이미지 센서.
제1항에 있어서,

상기 제1 균등화 수단은 모스트랜지스터 스위치로 이루어진 이미지 센서.
제1항 내지 제7항 중 어느 한 항에 있어서,

상기 제2 균등화 수단은 모스트랜지스터 스위치로 이루어진 이미지 센서.
삭제
복수의 픽셀로 이루어진 픽셀 어레이부;

상기 픽셀의 리셋값을 입력받아 저장하는 제1 커패시터;

상기 픽셀의 감광값을 입력받아 저장하는 제2 커패시터;

상기 제1 커패시터에 저장된 리셋값을 버퍼링하여 출력하는 제1 버퍼;

상기 제2 커패시터에 저장된 감광값을 버퍼링하여 출력하는 제2 버퍼;

상기 제1 및 제2 커패시터의 일단을 서로 연결시켜 상기 제1 및 제2 커패시터의 전위를 균등화시키는 제1 균등화 수단;

상기 제1 버퍼의 제1 출력신호가 실리는 제1 라인;

상기 제2 버퍼의 제2 출력신호가 실리는 제2 라인;

상기 제1 및 제2 라인을 통해 각각 입력되는 상기 제1 및 제2 출력신호의 차를 증폭하는 차동 증폭부; 및

상기 제1 및 제2 출력신호가 상기 차동 증폭부로 전달된 후 상기 제1 균등화 수단을 통해 상기 제1 및 제2 커패시터의 전위가 균등화되는 시점에 상기 제1 및 제2 라인을 서로 연결시켜 상기 제1 및 제2 라인의 전위를 균등화시킨 후 상기 제1 균등화 수단에 의해 상기 제1 및 제2 커패시터 간의 연결이 차단되기 전에 먼저 상기 제1 및 제2 라인의 연결을 차단시키는 제2 균등화 수단

을 포함하는 이미지 센서.
삭제
제10항에 있어서,

상기 픽셀의 리셋값을 상기 제1 커패시터로 전달하는 제1 입력 스위치; 및

상기 픽셀의 감광값을 상기 제2 커패시터로 전달하는 제2 입력 스위치

를 더 포함하는 이미지 센서.
제10항에 있어서,

상기 제1 버퍼의 제1 출력신호를 상기 제1 라인으로 전달하는 제1 출력 스위치; 및

상기 제2 버퍼의 제2 출력신호를 상기 제2 라인으로 전달하는 제2 출력 스위치

를 더 포함하는 이미지 센서.
제10항에 있어서,

상기 제1 및 제2 버퍼는 각각 2개의 모스트랜지스터로 구성된 소스 팔로어인 이미지 센서.
제10항에 있어서,

상기 차동증폭부는 2개의 입력단을 가지며, 두 입력단의 전압차에 변화가 일어난 경우 전압차 변화량에 비례하는 출력을 생성하는 이미지 센서.
제15항에 있어서,

상기 차동증폭부는,

2개의 입력단과 2개의 출력단을 가지는 차동증폭기;

각 입력단에 하나씩 연결되는 2개의 입력 커패시터;

대응되는 입력단과 출력단사이에 하나씩 연결되는 2개의 피드백 커패시터를 포함하는 이미지 센서.
제10항, 제12항, 제13항, 제14항, 제15항 및 제16항 중 어느 한 항에 있어서,

상기 제1 균등화 수단은 모스트랜지스터 스위치로 이루어진 이미지 센서.
제10항, 제12항, 제13항, 제14항, 제15항 및 제16항 중 어느 한 항에 있어서,

상기 제2 균등화 수단은 모스트랜지스터 스위치로 이루어진 이미지 센서.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제