JP4561763B2

JP4561763B2 - 光電変換装置

Info

Publication number: JP4561763B2
Application number: JP2007074405A
Authority: JP
Inventors: 正明米田; 浩作山縣; 孝守寺田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-03-22
Filing date: 2007-03-22
Publication date: 2010-10-13
Anticipated expiration: 2027-03-22
Also published as: JP2008236492A

Description

この発明は、ファクシミリやプリンタに搭載し、画像を読み取るイメージセンサなどの光電変換装置に関する。

イメージセンサの光電変換装置の回路構成として、例えば、特開２００１−２４５２１２号公報図１（特許文献１参照）に記載のものがある。その動作は、光電変換された光センサＰＤの電圧をＳＷ２を閉じることでコンデンサＣ１に蓄積してからスイッチＳＷ２を開く。その後、スイッチＳＷ１を閉じ光センサＰＤの電圧をバイアス電圧発生器ＶＢの電圧にリセットしてからスイッチＳＷ１を開く。次にバイアス電圧発生器ＶＢの電圧にリセットした電圧（Ｖｂ）をスイッチＳＷ３を閉じることでコンデンサＣ２へ蓄積し、その後スイッチＳＷ３を開く。コンデンサＣ１、Ｃ２に蓄積された電圧はスイッチＳＷ４、スイッチＳＷ５を同時に閉じることで出力回路２０、２１を介してセンサ信号ＳＩＧ、基準信号ＲＳとしてそれぞれ出力される。次にセンサ信号ＳＩＧ、基準信号ＲＳの信号を差動回路３で差分を求めることで、光電変換により生じた電位差を感度として得ることで画素（ビット）間のばらつきを低下させている。

特開２００１−２４５２１２号公報（第１図）

しかしながら、特許文献１に記載の光電変換回路の構成では、センサ信号ＳＩＧと基準信号（ＲＳ）を生成する信号伝達経路が分離されており、例えば、スイッチＳＷ２とＳＷ３、コンデンサＣ１とＣ２、トランジスタＴＲ５とＴＲ６の対となる関係にある各素子間の製造時のプロセスによるばらつきにより、センサ信号ＳＩＧと基準信号ＲＳとの差分を求めても光電変換回路１０の固有のばらつきが解消できないという課題があった。

すなわち、スイッチＳＷ２、スイッチＳＷ３を閉状態から開状態に移行した際、スイッチのＯＮ抵抗の差異による流れ込む電荷量のばらつき、電荷が流れ込む際のコンデンサＣ１、Ｃ２の容量の差異による上昇電圧のばらつき、トランジスタＴＲ５，ＴＲ６のＰ型ＭＯＳ、Ｎ型ＭＯＳなどのプロセスに起因するよるスイッチＳＷ４、スイッチＳＷ５に流れる電流のばらつきなどがある。

この発明は、上記のような課題を解消するためになされたもので、センサ信号（ＳＩＧ）と基準信号（ＲＳ）を生成する信号伝達経路が分離されている場合でも半導体素子で形成される光電変換回路の固有のばらつきを解消し、安定した画像出力を読み出す光電変換装置を提供することを目的とする。

請求項１の発明に係る光電変換装置は、光センサの一端が初期化スイッチを介して電源電圧に接続されると共に第１のトランジスタのゲート電極に接続され、第１のトランジスタのドレイン電極には電源電圧を与え、第１のトランジスタのソース電極をゲート電極が定電位でありソース電極が接地された第２のトランジスタのドレイン電極に接続し、この第２のトランジスタのドレイン電極から分岐した一方の出力には第１のスイッチを介して第１の蓄積手段を設けると共にソース電極が電源電圧である第３のトランジスタのゲート電極を接続し、第３のトランジスタのドレイン電極は第３のスイッチを介してセンサ出力とし、第２のトランジスタのドレイン電極から分岐された他方の出力には第２のスイッチを介して第２の蓄積手段を設けると共にソース電極が電源電圧である第４のトランジスタのゲート電極を接続し、第４のトランジスタのドレイン電極は第４のスイッチを介してリセット出力とし、前記センサ出力と前記リセット出力との信号線路の第１の蓄積手段と第２の蓄積手段との端子間を短絡・開放する第５のスイッチを有する複数の光電変換回路と、個々の光電変換回路から出力された前記センサ出力を時系列で並列処理するカレントミラー回路を経由して第３の蓄積手段の一方の端子に電荷を蓄積し、他方の端子を第６のスイッチを介して第１の基準電圧源と接続すると共に第１のバッファに入力し、この第１のバッファの出力を第８のスイッチを介して第５の蓄積手段に電荷を蓄積し、差動増幅器の一方の入力とし、個々の光電変換回路から出力された前記リセット出力を時系列で並列処理するカレントミラー回路を経由して第４の蓄積手段の一方の端子に電荷を蓄積し、他方の端子を第７のスイッチを介して前記第１の基準電圧源と接続すると共に第２のバッファに入力し、この第２のバッファの出力を第９のスイッチを介して第６の蓄積手段に電荷を蓄積すると共に第２の基準電圧源を有する前記差動増幅器の他方の入力とする出力回路とを備え、光電変換回路の前記光センサで受光した光電変換出力を第１のスイッチの閉動作で第１の蓄積手段で保持した後、第１のスイッチを開放し、初期化スイッチの閉動作で前記光センサの電位をリセットし、その後初期化スイッチを開放し、前記光センサのリセット電圧を第２のスイッチの閉動作で第２の蓄積手段で保持した後、第２のスイッチを開放する一連の動作を個々の光電変換回路に対して同時に行う初期化動作の後に、順次、個々の光電変換回路の第３のスイッチ及び第４のスイッチの閉動作期間中に第６のスイッチ及び第７のスイッチを閉動作することにより第３の蓄積手段の一方の端子には光電変換電圧が誘起され、他方の端子には基準電圧を誘起し、第４の蓄積手段の一方の端子にはリセット電圧が誘起され、他方の端子には前記基準電圧を誘起し、その後、第６のスイッチ及び第７のスイッチを開放した後、第５のスイッチを閉とすると共に第８のスイッチ及び第９のスイッチを閉とすることにより、前記初期化動作から始まる所定の周期で連続的に画像信号を前記差動増幅器から読み出すものである。

以上のように、請求項１に係る発明によれば、原稿からの反射光などの微弱な画像情報を光電変換する光電変換回路のセンサ回路、リセット回路に半導体素子などの製造時に起因する受光感度や固体素子の固有のばらつきがあっても、光電変換回路で発生するオフセット分を共通回路でキャンセルすることが可能なので安定した画像出力を読み出す光電変換装置を得ることができる。

実施の形態１．
以下、この発明の実施の形態１について図１を用いて説明する。図１は、実施の形態１による光電変換装置の回路図であり、半導体素子で形成された複数の光電変換回路と共通回路として使用する出力回路とで構成される。図１において個々の光電変換回路部は、センサ回路（ＳＩＧＳＩＧ線路とも呼ぶ）とリセット回路（ＲＳＲＳ線路とも呼ぶ）からなり、ＰＤは原稿などからの反射光を検出するフォトダイオードであり、光センサとも呼ぶ。ＰＤＳＷは、開閉動作において閉（ＯＮ）動作時にＰＤのアノード電圧をリセット電位とするためのスイッチである。

Ｍ１及びＭ２は、ＰＤのアノード電圧（ＶＰＤ）をバイアス電圧発生器（ＢＩＡＳ）を用いて増幅し出力電圧（ＶＯＰＤ）を得るＭＯＳトランジスタ構成の出力アンプである。ＳＷ１は光電変換されたＰＤのアノード電圧（ＶＰＤ）を閉（ＯＮ）動作時にセンサ回路（ＳＩＧ）に接続するスイッチ（切替手段）である。また、Ｃ１はＳＷ１のＯＮ動作によりＶＰＤの電荷を移行させることにより一端に光電変換後の電圧（ＶＣ１）を保持する容量（蓄積手段）である。

ＳＷ２はリセットされたＰＤのアノード電圧（ＶＰＤ）をＯＮ動作時にリセット回路（ＲＳ）に接続するスイッチ（切替手段）である。また、Ｃ２はＳＷ２のＯＮ動作によりＶＰＤの電荷を移行させることにより一端にリセット電圧（ＶＣ２）を保持する容量（蓄積手段）である。

Ｍ３はセンサ回路のＣ１に蓄積した電荷により生じた電圧ＶＣ１を電流変換するＭＯＳトランジスタ、Ｍ４はリセット回路のＣ２に蓄積した電荷により生じた電圧ＶＣ２を電流に変換するＭＯＳトランジスタである。

ＳＷ３はＭ３で電流変換されたセンサ回路の出力を出力回路に伝達するスイッチ（切替手段）、ＳＷ４はＭ４で電流変換されたリセット回路の出力を出力回路に伝達するスイッチ（切替手段）である。なお、ＳＷ３とＳＷ４の開閉は連動して同時に行われる。

ＳＷ５はＳＷ３とＳＷ４とがＯＮ期間中にＯＦＦからＯＮ、ＯＮからＯＦＦに開閉動作が行われ、ＯＮ期間中にセンサ回路とリセット回路とが接続され、光電変換後の電圧（ＶＣ１）とリセット電圧（ＶＣ２）を同電位にするスイッチ（切替手段）である。

出力回路は、複数の光電変換回路から出力された個々のＳＩＧ線路とリセット線路とを共通回路として並列処理する。Ｍ５及びＭ８はＳＩＧ出力をカレントミラー回路構成として電流移行させるＭＯＳトランジスタ、Ｍ６及びＭ１０はリセット出力をカレントミラー回路構成として電流移行させるＭＯＳトランジスタである。なお、カレントミラー回路には個々の光電変換回路からのＳＩＧ及びＲＳ出力が並列入力となり、時系列的に出力される。

Ｍ７はカレントミラー回路で移行した電流を電圧変換し、ＳＩＧの電圧をＶＣ３ＡとするＭＯＳトランジスタ、Ｍ９はカレントミラー回路で移行した電流を電圧変換し、ＲＳの電圧をＶＣ４ＡとするＭＯＳトランジスタである。

Ｃ３はＳＩＧの電圧を保持する容量（蓄積手段）、Ｃ４はＲＳの電圧を保持する容量（蓄積手段）である。ＳＷ６は光電変換回路のＳＷ３とＳＷ４とがＯＮ期間中であり、ＳＷ５のＯＮ動作に先立ってＯＮとなり、基準電圧源のリファレンス電圧（ＶＲｅｆ１）をＳＩＧに出力するスイッチ（切替手段）であり、この場合のＣ３の出力側端子電圧をＶＣ３Ｂとする。

ＳＷ７はＳＷ６と同期して開閉動作が行われ、基準電圧源のリファレンス電圧（ＶＲｅｆ１）をＲＳに出力するスイッチ（切替手段）であり、この場合のＣ４の出力側端子電圧をＶＣ４Ｂとする。ＢＵＦ１はＣ３の出力側端子に接続されるバッファ、ＢＵＦ２はＣ４の出力側端子に接続されるバッファである。

ＳＷ８は光電変換回路のＳＩＧとＲＳとが接続される期間、すなわちＳＷ５がＯＮ期間中にＢＵＦ１の出力電圧をＯＮ動作時にＳＩＧに接続するサンプル用スイッチ（切替手段）である。また、Ｃ５はＳＷ８のＯＮ動作により電荷を移行させ特定の期間サンプル電圧として一端に電圧をＶＣ５として保持する容量（蓄積手段）である。
ＳＷ９はＳＷ８と同期して開閉動作が行われ、ＢＵＦ２の出力電圧をＯＮ動作時にＲＳに接続するサンプル用スイッチ（切替手段）である。また、Ｃ６はＳＷ９のＯＮ動作により電荷を移行させ特定の期間サンプル電圧として一端に電圧をＶＣ６として保持する容量（蓄積手段）である。
ＢＵＦ３はサンプル電圧ＶＣ５を出力するバッファ、ＢＵＦ４はサンプル電圧ＶＣ６を出力するバッファである。

ＯＰ１は、ＳＩＧとＲＳとの最終出力を比較入力とし、画像情報として外部回路に読取出力（ＶＯＵＴ）を出力する差動増幅器である。この差動増幅器の回路は、基準電圧発生器などを用いたリファレンス電圧（ＶＲｅｆ２）で差動出力を得るための抵抗素子Ｒ１、Ｒ２、Ｒ３、Ｒ４などで構成され、ＲＳとＳＩＧの差分が出力される。

次に動作について説明する。図２はこの発明の実施の形態１による光電変換装置の駆動タイミングチャートである。図１及び図２において、ｎ（ｎ：整数）個の光電変換回路のそれぞれに設置されたフォトダイオード（ＰＤ）で光電変換された読取情報は、光電変換電圧ＶＰＤとなり、ＰＤの一端に電荷が蓄積される。この状態でＳＷ１を閉じる事でＣ１に光電変換電圧を保持し、その後ＳＷ１を開く。次にＰＤＳＷを閉じＶＰＤをリセットし、その後ＰＤＳＷを開いた後、ＳＷ２を閉じＣ２にリセット後の電圧（リセット電圧）を保持する初期化動作を行う。

同時動作として行われるｎ個の光電変換回路の初期化動作後、各光電変換回路のＳＷ３およびＳＷ４を閉じＳＷ５を開いた状態と閉じた２つの状態を出力する。この際、出力回路上では、ＳＷ５を開いた状態ではＳＷ６とＳＷ７を閉じておき、その後ＳＷ６とＳＷ７を開いたのちＳＷ５を閉じるようにする。このようにすると、ＳＷ５を開いた状態では電圧ＶＣ３Ａは光電変換した信号電圧に応じた出力ＶＣ１’＋ＶＭ３、電圧ＶＣ４Ａはリセット電圧に応じたＶＣ２’＋ＶＭ４、ＶＣ３ＢおよびＶＣ４ＢはＶｒｅｆ１の電圧となる。ここで、ＶＭ３およびＶＭ４は各光電変換回路中で固定的に持つオフセット電圧である。

次に、ＳＷ５が閉じた状態ではＶＣ３Ａは、ＶＣ１とＶＣ２との共通電圧ＶＣ１＿２に応じたＶＣ１＿２＋ＶＭ３となり、ＶＣ４Ａは、ＶＣ１＿２＋ＶＭ４となる。一方ＶＣ３ＢはＳＷ２が開いているため、（ＶＣ１’＋ＶＭ３）と（ＶＣ１＿２＋ＶＭ３）の差分つまりオフセット分が削除された（ＶＣ１’―ＶＣ１＿２）が加えられた（ＶＣ１’―ＶＣ１＿２＋Ｖｒｅｆ１）となる。同様にＶＣ４Ｂは（ＶＣ２’―ＶＣ１＿２＋Ｖｒｅｆ１）となる。

ＳＷ５が閉じた状態のときにＳＷ８とＳＷ９を閉じた後開く事により、ＶＣ５は（ＶＣ１’―ＶＣ１＿２＋Ｖｒｅｆ１）、ＶＣ６は（ＶＣ２’―ＶＣ１＿２＋Ｖｒｅｆ１）となる。

ここで、Ｒ１＝Ｒ３＝Ｒ２＝Ｒ４とすればＶｏは（ＶＣ２’―ＶＣ１＿２＋Ｖｒｅｆ１）−（ＶＣ１’―ＶＣ１＿２＋Ｖｒｅｆ１）＋Ｖｒｅｆ２＝（ＶＣ２’−ＶＣ１’＋Ｖｒｅｆ２）となり、光電変換回路で発生したオフセット電圧ＶＭ３およびＶＭ４はキャンセルされる。

以上から上記動作を順次に全光電変換回路に対して行うことにより、個々の光電変換回路で発生するオフセットのばらつきを共通回路で個別にキャンセルする事ができる。

この発明の実施の形態１による光電変換装置の回路構成図である。この発明の実施の形態１による光電変換装置のタイミングチャートである。

符号の説明

ＰＤ・・フォトダイオード（光センサ）ＰＤＳＷ・・初期化スイッチ
ＳＷ１〜ＳＷ９・・スイッチ（切替手段）
Ｍ１〜Ｍ１０・・トランジスタ（ＭＯＳトランジスタ）
Ｃ１〜Ｃ６・・容量（蓄積手段）Ｒ１〜Ｒ４・・抵抗素子
ＶＲｅｆ１・・第１の基準電圧源（リファレンス電圧）
ＶＲｅｆ２・・第２の基準電圧源（リファレンス電圧）
ＢＩＡＳ・・バイアス電圧ＢＵＦ１〜４・・バッファ
ＯＰ１・・オペアンプ（差動増幅器）

Claims

光センサの一端が初期化スイッチを介して電源電圧に接続されると共に第１のトランジスタのゲート電極に接続され、第１のトランジスタのドレイン電極には電源電圧を与え、第１のトランジスタのソース電極をゲート電極が定電位でありソース電極が接地された第２のトランジスタのドレイン電極に接続し、この第２のトランジスタのドレイン電極から分岐した一方の出力には第１のスイッチを介して第１の蓄積手段を設けると共にソース電極が電源電圧である第３のトランジスタのゲート電極を接続し、第３のトランジスタのドレイン電極は第３のスイッチを介してセンサ出力とし、第２のトランジスタのドレイン電極から分岐された他方の出力には第２のスイッチを介して第２の蓄積手段を設けると共にソース電極が電源電圧である第４のトランジスタのゲート電極を接続し、第４のトランジスタのドレイン電極は第４のスイッチを介してリセット出力とし、前記センサ出力と前記リセット出力との信号線路の第１の蓄積手段と第２の蓄積手段との端子間を短絡・開放する第５のスイッチを有する複数の光電変換回路と、個々の光電変換回路から出力された前記センサ出力を時系列で並列処理するカレントミラー回路を経由して第３の蓄積手段の一方の端子に電荷を蓄積し、他方の端子を第６のスイッチを介して第１の基準電圧源と接続すると共に第１のバッファに入力し、この第１のバッファの出力を第８のスイッチを介して第５の蓄積手段に電荷を蓄積し、差動増幅器の一方の入力とし、個々の光電変換回路から出力された前記リセット出力を時系列で並列処理するカレントミラー回路を経由して第４の蓄積手段の一方の端子に電荷を蓄積し、他方の端子を第７のスイッチを介して前記第１の基準電圧源と接続すると共に第２のバッファに入力し、この第２のバッファの出力を第９のスイッチを介して第６の蓄積手段に電荷を蓄積すると共に第２の基準電圧源を有する前記差動増幅器の他方の入力とする出力回路とを備え、光電変換回路の前記光センサで受光した光電変換出力を第１のスイッチの閉動作で第１の蓄積手段で保持した後、第１のスイッチを開放し、初期化スイッチの閉動作で前記光センサの電位をリセットし、その後初期化スイッチを開放し、前記光センサのリセット電圧を第２のスイッチの閉動作で第２の蓄積手段で保持した後、第２のスイッチを開放する一連の動作を個々の光電変換回路に対して同時に行う初期化動作の後に、順次、個々の光電変換回路の第３のスイッチ及び第４のスイッチの閉動作期間中に第６のスイッチ及び第７のスイッチを閉動作することにより第３の蓄積手段の一方の端子には光電変換電圧が誘起され、他方の端子には基準電圧を誘起し、第４の蓄積手段の一方の端子にはリセット電圧が誘起され、他方の端子には前記基準電圧を誘起し、その後、第６のスイッチ及び第７のスイッチを開放した後、第５のスイッチを閉とすると共に第８のスイッチ及び第９のスイッチを閉とすることにより、前記初期化動作から始まる所定の周期で連続的に画像信号を前記差動増幅器から読み出す光電変換装置。