KR20070063215A - 아날로그 디지털 컨버터, 이를 구비한 시모스 이미지 센서및 아날로그 옵셋 제거방법 - Google Patents

아날로그 디지털 컨버터, 이를 구비한 시모스 이미지 센서및 아날로그 옵셋 제거방법 Download PDF

Info

Publication number
KR20070063215A
KR20070063215A KR1020050123225A KR20050123225A KR20070063215A KR 20070063215 A KR20070063215 A KR 20070063215A KR 1020050123225 A KR1020050123225 A KR 1020050123225A KR 20050123225 A KR20050123225 A KR 20050123225A KR 20070063215 A KR20070063215 A KR 20070063215A
Authority
KR
South Korea
Prior art keywords
signal
offset
analog
ramp
unit
Prior art date
Application number
KR1020050123225A
Other languages
English (en)
Other versions
KR100790259B1 (ko
Inventor
오학수
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050123225A priority Critical patent/KR100790259B1/ko
Publication of KR20070063215A publication Critical patent/KR20070063215A/ko
Application granted granted Critical
Publication of KR100790259B1 publication Critical patent/KR100790259B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
    • H03M1/0621—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement with auxiliary conversion of a value corresponding to the physical parameter(s) to be compensated for

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 시모스(CMOS) 이미지 센서의 아날로그 경로에서 발생되는 양수 및 음수 아날로그 옵셋을 모두 제거할 수 있는 아날로그-디지털 컨버터, 이를 구비한 이미지 센서 및 아날로그 옵셋 제거방법을 제공하기 위한 것으로, 이를 위해 본 발명은 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로에서 생성된 아날로그 옵셋의 음수 및 양수를 검출하기 위하여 옵셋 검출 구간 동안 초기 제1 램프 신호에 램프 옵셋 신호를 더하여 제2 램프 신호를 생성하여 출력하는 램프 신호 생성부와, 상기 옵셋 검출 구간 동안 상기 램프 신호 생성부로부터 생성되어 공급된 상기 제2 램프 신호에 응답하여 상기 아날로그 옵셋의 음수 및 양수를 검출하는 비교부와, 상기 비교부로 입력되는 상기 화소 신호를 카운팅하여 디지털 신호로 변환하는 카운터부와, 상기 비교부의 출력신호에 응답하여 상기 카운터부의 카운팅 값을 저장하는 래치부를 포함하는 아날로그-디지털 컨버터를 제공한다.
CMOS 이미지 센서, 아날로그 디지털 컨버터, ADC, CDS

Description

아날로그 디지털 컨버터, 이를 구비한 시모스 이미지 센서 및 아날로그 옵셋 제거방법{ANALOG DIGITAL CONVERTER, CMOS IMAGE SENSOR HAVING THE SAME AND METHOD FOR REMOVING ANALOG OFFSET}
도 1은 본 발명의 실시예에 따른 시모스 이미지 센서의 아날로그 디지털 컨버터의 구성도.
도 2는 도 1에 도시된 스위칭 소자의 동작 파형도.
도 3은 도 2에 도시된 스위칭 소자의 동작 상태에 따른 회로도.
도 4는 아날로그 옵셋 제거방법을 설명하기 위하여 도시한 파형도.
도 5는 도 1에 도시된 아날로그-디지털 컨버터를 구비한 시모스 이미지 센서의 구성도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 화소
20 : 아날로그-디지털 컨버터
21 : 램프 신호 생성부
22 : 비교부
23 : 래치부
24 : 카운터부
30 : 연산부
40 : SRAM
본 발명은 반도체 설계 기술에 관한 것으로, 특히 아날로그 옵셋을 제거하기 위한 시모스 이미지 센서(Complementary Metal-Oxide-Semiconductor; CMOS)의 아날로그-디지털 컨버터(Analog-Digital Converter; ADC) 및 아날로그 옵셋(analog offset) 제거방법에 관한 것이다.
최근들어 디지털 카메라(digital camera)는 인터넷을 이용한 영상통신의 발전과 더불어 그 수요가 폭발적으로 증가하고 있는 추세에 있다. 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), IMT-2000(International Mobile Telecommunications-2000), CDMA(Code Division Multiple Access) 단말기 등과 같은 이동통신단말기의 보급이 증가됨에 따라 소형 카메라 모듈의 수요가 증가하고 있다.
카메라 모듈은 기본적으로 이미지 센서를 포함한다. 일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 소자를 말한다. 이 러한 이미지 센서로는 전하 결합 소자(Charge Coupled Device, 이하, CCD라 함)와 시모스(CMOS; Complementary Metal-Oxide-Semiconductor) 이미지 센서가 널리 사용되고 있다.
CCD는 구동 방식이 복잡하고, 전력 소모가 많으며, 제조공정시 마스크 공정 수가 많아 공정이 복잡하고, 시그날 프로세싱 회로(signal processing circuit)를 칩 내에 구현할 수 없어 원 칩(one chip)화가 어렵다는 등의 여러 단점이 있다. 이에 반해, 시모스 이미지 센서는 하나의 단일 칩 상에 제어, 구동 및 신호 처리 회로의 모놀리식 집적화가 가능하기 때문에 최근에 보다 주목을 받고 있다. 게다가, 시모스 이미지 센서는 저전압 동작 및 저전력 소모, 주변기기와의 호환성 및 표준 CMOS 제조 공정의 유용성으로 인하여 기존의 CCD에 비해 잠재적으로 적은 비용을 제공한다.
이러한 시모스 이미지 센서는 그 내부에 칼럼 병렬(column parallel) 아날로그-디지털 변환기(analog-digital converter; 이하, ADC라 함)를 두고 있는데, 이러한 ADC는 시모스 이미지 센서 내의 화소 어레이의 칼럼 수만큼 비교기를 구비한다. 이러한 비교기는 아날로그 신호인 화소 값을 디지털 신호(digital signal)로 변환해주는 기능을 수행하기 때문에 출력 이미지의 화질에 큰 영향을 미치는 구성요소이다.
그러나, 이러한 ADC를 사용하는 시모스 이미지 센서에서는 화소 신호가 디지털 신호로 변환되기까지 아날로그 경로(analog path) 상에서 옵셋(offset)이 발생하게 된다.
최근에는 이와 같은 옵셋을 제거하기 위하여 자동 블랙 레벨 보상(Auto Black Level Compensation; 이하, ABLC라 함) 기법이 제안되었다. 그러나, 현재 ABLC 기법은 오직 양수 옵셋만을 제거하고 있다. 이에 따라, 음수 옵셋이 존재할 경우 음수 옵셋은 디지털 코드 상에서 '0'으로 표현되기 때문에 디지털 ABLC로는 제거할 수 없게 되어 시모스 이미지 센서의 동적범위(dynamic range)를 감소시키는 원인이 되기도 한다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 시모스 이미지 센서의 아날로그 경로에서 발생되는 양수 및 음수 옵셋을 모두 제거할 수 있는 아날로그-디지털 컨버터 및 옵셋 제거방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 상기한 아날로그-디지털 컨버터를 구비한 시모스 이미지 센서를 제공하는데 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로에서 생성된 아날로그 옵셋의 음수 및 양수를 검출하기 위하여 옵셋 검출 구간 동안 초기 제1 램프 신호에 램프 옵셋 신호를 더하여 제2 램프 신호를 생성하여 출력하는 램프 신호 생성부와, 상기 옵셋 검 출 구간 동안 상기 램프 신호 생성부로부터 생성되어 공급된 상기 제2 램프 신호에 응답하여 상기 아날로그 옵셋의 음수 및 양수를 검출하는 비교부와, 상기 비교부로 입력되는 상기 화소 신호를 카운팅하여 디지털 신호로 변환하는 카운터부와, 상기 비교부의 출력신호에 응답하여 상기 카운터부의 카운팅 값을 저장하는 래치부를 포함하는 아날로그-디지털 컨버터를 제공한다.
상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로에서 생성된 아날로그 옵셋을 제거하기 위하여 옵셋 제거 구간 동안 초기 제1 램프 신호에 상기 아날로그 옵셋에 대응하는 램프 옵셋 신호를 더하거나 빼서 제2 램프 신호를 생성하는 램프 신호 생성부와, 상기 옵셋 제거구간 동안 상기 램프 신호 생성부로부터 생성되어 공급된 상기 제2 램프 신호에 응답하여 상기 아날로그 옵셋을 제거하는 비교부와, 상기 비교부로 입력되는 상기 화소 신호를 카운팅하여 디지털 신호로 변환하는 카운터부와, 상기 비교부의 출력신호에 응답하여 상기 카운터부의 카운팅 값을 저장하는 래치부를 포함하는 아날로그-디지털 컨버터를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로에서 생성된 아날로그 옵셋의 음수 및 양수를 검출한 후 검출된 아날로그 옵셋을 제거하기 위하여 옵셋 검출 구간 동안 초기 제1 램프 신호에 램프 옵셋 신호를 더하여 제2 램프 신호를 생성하고, 옵셋 제거 구간 동안에는 상기 제1 램프 신호에 상기 아날로그 옵셋에 대응하는 램프 옵셋 신호를 더하거나 빼서 제3 램프 신호를 생성하는 램프 신호 생성부 와, 상기 옵셋 검출 구간 동안 상기 램프 신호 생성부로부터 생성되어 공급된 상기 제2 램프 신호에 응답하여 상기 아날로그 옵셋의 음수 및 양수를 검출하고, 상기 옵셋 제거 구간 동안에는 상기 제3 램프 신호에 응답하여 상기 아날로그 옵셋을 제거하는 비교부와, 상기 비교부로 입력되는 상기 화소 신호를 카운팅하여 디지털 신호로 변환하는 카운터부와, 상기 비교부의 출력신호에 응답하여 상기 카운터부의 카운팅 값을 저장하는 래치부를 포함하는 아날로그-디지털 컨버터를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 상기한 구성을 갖는 아날로그-디지털 컨버터와, 상기 아날로그 옵셋 검출 구간 동안 상기 래치부에 저장된 카운팅 값에 대응하는 디지털 코드를 계산하여 상기 아날로그 옵셋이 음수 및 양수인지를 계산하는 연산부와, 상기 아날로그 옵셋 검출 구간 동안 연산부를 통해 계산된 아날로그 옵셋 정보를 저장하고, 상기 옵셋 제거 구간 동안 저장된 아날로그 옵셋 정보를 상기 연산부로 제공하는 메모리부를 포함하는 시모스 이미지 센서를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로에서 생성된 아날로그 옵셋의 음수 및 양수를 검출하기 위하여 초기 제1 램프 신호에 램프 옵셋 신호를 더하여 생성된 제2 램프 신호를 이용하여 상기 아날로그 옵셋의 음수 및 양수를 검출하는 단계와, 상기 아날로그 옵셋의 음수 및 양수에 대응하여 상기 제1 램프 신호에 상기 램프 옵셋 신호를 더하거나 빼서 생성된 제3 램프 신호를 이용하여 상기 아날로그 옵셋을 제거하는 단계를 포함하는 시모스 이미지 센서의 아날로그 옵셋 제거방 법을 제공한다.
본 발명은 옵셋을 검출할 때 램프 신호의 옵셋 기능을 이용하여 '0' 코드(code)의 화소 신호에 강제로 옵셋을 인가하여 이상적인 목표 옵셋 코드를 기준으로 실제 옵셋이 적용된 '0' 코드의 화소 값이 목표 옵셋 코드보다 작게 되면 음수 옵셋을 메모리에 저장하고, 크게 되면 양수 옵셋을 메모리에 저장한다. 그런 다음, 시모스 이미지 센서의 정상(normal) 동작 시 램프 신호의 옵셋 기능을 이용하여 메모리에 저장된 음수 또는 양수 옵셋을 적용하여 화소 및 아날로그 경로에서 발생된 옵셋을 제거하게 된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 기능을 수행하는 동일 요소들을 나타낸다.
실시예
도 1는 본 발명의 바람직한 실시예에 따른 시모스 이미지 센서의 칼럼 병렬 아날로그-디지털 컨버터(column parallel ADC)를 설명하기 위하여 도시한 구성도이다. 여기서, 단위 화소는 일례로 4-T(4-Transistor) 구조를 갖는 화소를 도시하였 다. 물론, 3-T 구조를 갖는 화소도 적용가능하다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 아날로그-디지털 컨버터(20)는 화소(10)의 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로 상에서 생성된 아날로그 옵셋을 제거하기 위하여 상기 아날로그 옵셋에 대응하는 램프 신호를 생성하여 출력하는 램프 신호 생성부(21)와, 램프 신호 생성부(21)로부터 생성된 램프 신호에 응답하여 상기 아날로그 옵셋이 음수 및 양수인지를 검출하여 제거하는 비교부(22)와, 비교부(22)로 입력되는 아날로그 화소 신호를 디지털 신호로 변환하기 위하여 카운팅(counting)하는 카운터부(24)와, 비교부(22)의 출력신호(Vo)에 응답하여 카운터부(24)의 카운팅 값을 저장하는 래치부(23)를 포함한다.
화소(10)는 1개의 포토 다이오드(PD)와, 플로팅 디퓨젼 영역(Floating Diffusion; FD)과, 4개의 NMOS 트랜지스터(MN0 내지 MN3)로 이루어진다. 4개의 NMOS 트랜지스터(MN0 내지 MN3)는 포토 다이오드(PD)에서 집속된 광전하(photo-generated charge)를 플로팅 디퓨젼 영역(FD)으로 운송하기 위한 트랜스퍼 트랜지스터(transfer transistor, MN0), 원하는 값으로 플로팅 디퓨젼 영역(FD)의 전위를 세팅하고 전하를 배출하여 플로팅 디퓨젼 영역(FD)을 리셋(reset)시키기 위한 리셋 트랜지스터(reset transistor, MN1), 플로팅 디퓨젼 영역(FD)에 축적된 전하에 따라 동작하여 소스 팔로워(source follower) 구성으로 버퍼 증폭기(buffer amplifier) 역할을 하는 드라이브 트랜지스터(drive transistor; MN3), 스위칭으로 어드레싱(addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(select transistor; MN3)로 구성된다.
한편, 3-T 구조에서는 4-T 구조와 달리 플로팅 디퓨젼 영역과 트랜스퍼 트랜지스터가 구비되지 않는다. 그 외 구성은 4-T와 동일하다.
램프 신호 생성부(21)는 옵셋 검출 구간 동안 화소(10)로부터 독출되는 화소 신호에 강제로 옵셋을 더하여 비교부(22)로 하여금 아날로그 옵셋이 음수 또는 양수인지를 검출하여 SRAM(미도시)과 같은 저장 매체에 저장하도록 제공하고, 이미지 센서의 정상 동작 구간인 노말(normal) 동작 구간에는 SRAM에 저장된 음수 또는 양수의 옵셋으로부터 강제 옵셋을 더하거나, 빼서 옵셋을 제거하도록 램프 신호를 생성하여 비교부(22)로 출력한다.
비교부(22)는 칼럼라인마다 하나씩 설치되며, 램프 신호 생성부(21)로부터 공급되는 램프 신호에 응답하여 화소(10) 및 아날로그 경로에서 생성된 옵셋을 제거하고, 화소 신호를 디지털 신호로 변환하여 출력한다. 이를 위해, 비교부(22)는 4개의 스위칭 소자(SW1~SW4)와, 3개의 캐패시터(C1~C3)와, 2개의 인버터(INV1, INV2)를 포함한다.
래치부(23)는 비교부(22)의 출력신호(Vo)에 응답하여 카운터부(24)의 최종 카운팅 값을 저장한다. 즉, 출력신호(Vo)가 논리 로우레벨(LOW level)에서 논리 하이레벨(HIGH level)로 천이하는 시점의 카운팅 값을 저장한다. 이 카운팅 값이 디지털 코드가 된다.
카운터부(24)는 비교부(22)로 입력되는 아날로그 화소 신호를 카운팅하는 동안 비교부(22)의 출력신호(Vo)에 응답하여 최종 카운팅 값을 래치부(23)에 저장한 다.
이하, 도 1에 도시된 아날로그 디지털 컨버터를 이용한 아날로그 옵셋의 검출 및 제거과정을 도 2 및 도 3을 참조하여 설명하면 다음과 같다. 여기서, 도 2는 도 1에 도시된 각 스위칭 소자(SW1~SW4)의 동작 파형도이고, 도 3은 스위칭 소자의 동작상태에 따른 회로 구성도이다.
먼저, 도 2 및 도 3의 (a)에 도시된 바와 같이, 리셋 독출 구간 동안, 리셋 신호(Rx)에 의해 리셋 트랜지스터(MN1)가 턴-온되고, 셀렉트 신호(Sx)에 의해 셀렉트 트랜지스터(MN2)가 턴-온되면, 화소(10)로부터 리셋 신호(Vreset)가 독출된다. 이런 상태에서 스위칭 소자(SW1, SW3, SW4)가 온(닫힘 상태)되고, 스위칭 소자(SW2)가 오프(개방 상태)되면, 리셋 신호(Vreset)는 스위칭 소자(SW1)를 통해 캐패시터(C1)에 샘플링(sampling)된다. 이에 따라, 캐패시터(C1)에는 "Vreset -(Vth + Voffset)"이 저장된다. 여기서, 'Vth'는 후속 비교기로 기능하는 인버터(INV1)의 자기 바이어스 전압이고, 'Voffset'은 화소(10)로부터 생성되어 독출되는 옵셋이다.
이후, 도 2 및 도 3의 (b)에 도시된 바와 같이, 신호 독출 구간 동안, 리셋 트랜지스터(MN1)가 턴-오프되고, 트랜스퍼 트랜지스터(MN0)가 턴-온되면, 화소(10)로부터 영상 신호(Vsignal)가 독출된다. 이런 상태에서, 스위칭 소자(SW1, SW2)가 온되고, 스위칭 소자(SW3, SW4)가 오프되면, 노드(N2)는 플로팅(floating) 상태가 되어 캐패시터(C1)에는 영상 신호(Vsignal)는 스위칭 소자(SW1, SW2)를 통해 캐패시터(C2)에 샘플링된다. 이에 따라, 캐패시터(C2)에는 "Vsignal - (Vramp0 + Voffset)"이 저장된다. 여기서, 'Vramp0'는 램프 신호 생성부(30)의 초기 램프 신호이다.
이후, 도 2 및 도 3의 (c)에 도시된 바와 같이, 스위칭 소자(SW1, SW3, SW4)가 오프되고, 스위칭 소자(SW2)가 온되면, 노드(N2)에 걸리는 전압(Vn2)은 하기의 수학식1과 같다.
Vn2 = Vramp1 + Vc2 - Vc1
= Vramp1 + {Vsignal-(Vramp0 + Voffset)} - {Vreset -(Vth + Voffset)}
= Vramp1 - Vramp0 + Vsignal - Vreset + Vth
상기 수학식1에서 'Vc2'는 캐패시터(C2)에 저장된 전압이고, 'Vc1'는 캐패시터(C1)에 저장된 전압이며, 'Vramp1'는 'Vramp0'이 생성된 후 일정 시간이 경과한 후의 램프 신호이다.
상기 수학식1에 나타낸 바와 같이 캐패시터(C1, C2)에 각각 샘플링된 화소 옵셋(Voffset)은 서로 상쇄되어 제거된다. 즉, 상호 연관된 이중 샘플링(Correlate Double Sampling; CDS) 동작이 수행되어 화소(10)로부터 화소 신호와 함께 전달된 옵셋은 제거된다.
이후, 카운터부(50)를 통해 카운팅이 시작되는 동시에 램프 신호(Vramp1)가 증가하고, 인버터(INV1)의 입력이 자기 바이어스 전압(Vth)보다 클 경우 인버터(INV2)의 출력은 논리 로우레벨에서 하이레벨로 천이하게 된다. 결국, 하이레벨로 천이하는 시점의 카운터 값이 화소 출력 디지털 코드로 하여 래치부(40)에 저장된 다.
즉, 상기 수학식1에서 'Vsignal = Vreset"일 경우 'Vramp1'이 증가하여 "Vn2 > Vth"가 되는 시점에서 인버터(INV2)의 출력은 논리 로우레벨에서 하이레벨로 천이되어 출력되고, 이 시점의 카운터 값이 화소 출력 디지털 값으로 래치부(40)에 저장된다.
한편, 아날로그 경로에서 생성되는 아날로그 옵셋 검출방법을 설명하면 다음과 같다.
"Vsignal = Vreset"이고, "Vramp0 = Vramp1"이면 상기 수학식1에 나타낸 바와 같이 강제로 적용되는 옵셋은 '0'이 되어 디지털 코드는 '0'이 된다. 여기서, 화소의 옵셋이 양수(Vsignal < Vreset)일 경우에는 '0'이 아닌 그 이상의 값으로 표현되지만, 음수(Vsignal > Vreset)일 경우에는 무조건 '0'이기 때문에 음수 옵셋은 검출이 불가능했다.
예컨대, 상기 수학식1에서 "Vsignal = 0.1V"이고, "Vreset = 0.2V"인 경우 "Vn2 = -0.1V + Vth"가 되어 카운터부(124)를 통해 카운팅되는 카운팅 값, 즉 디지털 코드는 '0'이 아닌 그 이상의 값으로 표현된다. 그러나, "Vsignal = 0.2V"이고, "Vreset = 0.1V"인 경우 "Vn2 = 0.1V + Vth"가 되어 카운터부(124)를 통해 카운팅되는 카운팅 값, 즉 디지털 코드는 무조건 '0'이기 때문에 "Vth ~ 0.1V + Vth" 사이의 값을 디지털 코드화할 수 없다. 이 사이의 값은 무조건 디지털 코드 '0'으로 표현된다.
따라서, "Vsignal > Vreset"일 경우 아날로그 음수 옵셋 검출방법을 도 4를 참조하여 설명한다.
도 4에 도시된 바와 같이, "Vsignal > Vreset"일 경우, "Vramp1 = Vramp0 - △V"로 램프 신호에 강제 옵셋을 인가하면, 디지털 코드는 '0'이 아닌 '△V' 만큼 증가한 값에 대응하는 코드가 된다. 그 이유는 '△V' 만큼 "Vn2 = Vth"이 되기까지 카운터 값이 증가되어야 하기 때문이다. 이하, '△V'만큼 증가된 카운터 값을 '△code'라고 한다.
만약, 화소 옵셋이 '0'(Vsignal = Vreset)일 경우 디지털 코드는 "0 + △code"일 것이다. 그러나, 화소 옵셋이 양수(Vsignal < Vreset)일 경우 디지털 코드는 "△code + △plus"가 될 것이고, 화소 옵셋이 음수(Vsignal > Vreset)일 경우 디지털 코드는 "△code + △minus"가 될 것이다. 따라서, 화소 옵셋이 음수 및 양수 모든 경우를 검출할 수 있게 되고, 이렇게 검출된 옵셋 값은 SRAM(미도시)에 저장된다.
예를 들어 설명하면 다음과 같다.
먼저, 화소 옵셋이 '0'(Vsignal = Vreset)인 경우 "Vramp0 = 0.2V"이고, 강제 램프 신호 옵셋 "△V = -0.1V"라고 가정하면, "Vramp1 = 0.1V"가 되고, "Vn2 = -0.1V + Vth"가 된다. 이때, 0.1V가 100code라고 하면, 카운터부(24)는 '0'부터 '100'까지 카운팅하게 된다. 결국, 디지털 코드는 100code가 되고, 이 값은 래치부(23)에 저장된다.
한편, 화소 옵셋이 양수(Vsignal < Vreset)인 경우 "Vsignal = 0.1V", "Vreset = 0.2V"이고, "Vramp0 = 0.2V"이고, 강제 램프 신호 옵셋 "△V = -0.1V"라 고 가정하면, "Vramp1 = 0.1V"가 되고, "Vn2 = -0.2V + Vth"가 된다. 이에 따라, 카운터부(24)는 '0'부터 '200'까지 카운팅하게 된다. 즉, "△code + △plus"에서 '△code'는 강제 램프 신호 옵셋 값(0.1V)에 대응하여 100code가 되고, '△plus' 화소 옵셋 값(0.1V)에 대응하여 100code가 된다. 결국, 디지털 코드는 200code가 된다.
한편, 화소 옵셋이 음수(Vsignal > Vreset)인 경우 "Vsignal = 0.2V", "Vreset = 0.1V"이고, "Vramp0 = 0.5V"이고, 강제 램프 신호 옵셋 "△V = -0.3V"라고 가정하면, "Vramp1 = 0.2V"가 되고, "Vn2 = -0.2V + Vth"가 된다. 이에 따라, 카운터부(24)는 '0'부터 '200'까지 카운팅하게 된다. 즉, "△code + △minus"에서 '△code'는 강제 램프 신호 옵셋 값(0.3V)에 대응하여 300code가 되고, '△minus' 화소 옵셋 값(-0.1V)에 대응하여 100code가 된다. 결국, 디지털 코드는 200code가 된다.
상기한 동작을 통해 디지털 코드가 SRAM에 저장된 상태에서 시모스 이미지 센서의 정상 동작(옵셋 제거 구간)에서 램프 신호의 강제 옵셋을 적용하는 과정을 설명하면 다음과 같다.
만약, 도 4에 도시된 바와 같이, 화소 옵셋이 '△plus'일 경우에는 "Vramp1 = Vramp0 - △plus"와 같이 적용하면 화소 신호의 디지털 코드가 감소하게 되고, 화소 옵셋이 "△minus"일 경우에는 "Vramp1 = Vramp0 + △plus"와 같이 적용하면 화소 신호의 디지털 코드가 증가하게 되어 아날로그 옵셋을 안정적으로 제거할 수 있다.
도 5는 도 1에 도시된 본 발명의 실시예1에 따른 칼럼 병렬 아날로그-디지털 컨버터를 구비한 시모스 이미지 센서의 구성을 설명하기 위하여 도시한 블럭도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 시모스 이미지 센서는 화소(10)와, 화소(10)로부터 출력된 화소 신호를 디지털 신호로 변환하는 동시에 아날로그 옵셋을 검출 및 제거하는 ADC(20)와, ADC(20)에 의해 검출된 아날로그 옵셋을 계산하는 연산부(30)와, 연산부(30)에 의해 계산된 옵셋을 저장하는 SRAM(40)을 포함한다.
화소(10)와 ADC(20)는 본 발명의 실시예1를 통해 설명된 내용으로 대신하기로 한다.
연산부(30)는 디지털 연산부로서, ADC(20)의 래치부(23)에 저장된 디지털 코드, 즉 아날로그 옵셋 정보를 계산하여 아날로그 옵셋이 음수 및 양수인지를 계산한다.
SRAM(40)은 저장 매체로서, 아날로그 옵셋 검출 구간 동안 연산부(30)를 통해 계산된 아날로그 옵셋 정보를 저장하고, 옵셋 제거 구간 동안, 즉 시모스 이미지 센서의 정상 동작 구간 동안에는 저장된 아날로그 옵셋 정보를 연산부(30)로 제공한다.
이러한 구성을 갖는 시모스 이미지 센서의 아날로그 옵셋 검출 및 제거방법을 설명하면 다음과 같다.
먼저, 아날로그 옵셋 검출 단계로서, ADC(20)의 래치부(23)에 저장된 디지털 코드를 이용하여 현재 생성된 아날로그 옵셋이 음수인지 양수인지를 연산부(30)를 통해 계산한다. 이후, 연산부(30)를 통해 계산된 아날로그 옵셋 정보는 SRAM(40)에 저장된다. 이때, SRAM(40)에는 해당 칼럼라인당 아날로그 옵셋 정보가 순차적으로 저장된다.
그런 다음, 아날로그 옵셋 제거 단계로서, SRAM(40)에 저장된 아날로그 옵셋 정보를 이용하여 해당 칼럼라인에서 생성될 수 있는 아날로그 옵셋을 미리 추정하여 시모스 이미지 센서의 정상 동작시 램프 신호 생성부(21)를 통해 추정된 아날로그 옵셋에 대응하는 램프 신호, 즉 강제 램프 옵셋 신호를 화소 신호에 인가하여 아날로그 옵셋을 제거한다.
한편, 도 1에서 미설명된 'C3'는 캐패시터로서, 인버터(INV1, INV2)의 옵셋을 제거하는 기능을 수행한다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 램프 신호의 조정을 통해 옵셋 검출 과정 동안 화소 신호에 강제로 옵셋을 더하여 옵셋을 검출하고, 이미지 센서의 동작시에도 램프 신호의 조정을 통해 옵셋을 더하거나 빼서 아날로그 옵셋을 제거함으로써 시모스 이미지 센서의 동적범위를 확보하여 양질의 이미지 센서를 개발할 수 있다.

Claims (26)

  1. 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로에서 생성된 아날로그 옵셋의 음수 및 양수를 검출하기 위하여 옵셋 검출 구간 동안 초기 제1 램프 신호에 램프 옵셋 신호를 더하여 제2 램프 신호를 생성하여 출력하는 램프 신호 생성부;
    상기 옵셋 검출 구간 동안 상기 램프 신호 생성부로부터 생성되어 공급된 상기 제2 램프 신호에 응답하여 상기 아날로그 옵셋의 음수 및 양수를 검출하는 비교부;
    상기 비교부로 입력되는 상기 화소 신호를 카운팅하여 디지털 신호로 변환하는 카운터부; 및
    상기 비교부의 출력신호에 응답하여 상기 카운터부의 카운팅 값을 저장하는 래치부
    를 포함하는 아날로그-디지털 컨버터.
  2. 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로에서 생성된 아날로그 옵셋을 제거하기 위하여 옵셋 제거 구간 동안 초기 제1 램프 신호에 상기 아날로그 옵셋에 대응하는 램프 옵셋 신호를 더하거나 빼서 제2 램프 신호를 생성하는 램프 신호 생성부;
    상기 옵셋 제거구간 동안 상기 램프 신호 생성부로부터 생성되어 공급된 상기 제2 램프 신호에 응답하여 상기 아날로그 옵셋을 제거하는 비교부;
    상기 비교부로 입력되는 상기 화소 신호를 카운팅하여 디지털 신호로 변환하는 카운터부; 및
    상기 비교부의 출력신호에 응답하여 상기 카운터부의 카운팅 값을 저장하는 래치부
    를 포함하는 아날로그-디지털 컨버터.
  3. 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로에서 생성된 아날로그 옵셋의 음수 및 양수를 검출한 후 검출된 아날로그 옵셋을 제거하기 위하여 옵셋 검출 구간 동안 초기 제1 램프 신호에 램프 옵셋 신호를 더하여 제2 램프 신호를 생성하고, 옵셋 제거 구간 동안에는 상기 제1 램프 신호에 상기 아날로그 옵셋에 대응하는 램프 옵셋 신호를 더하거나 빼서 제3 램프 신호를 생성하는 램프 신호 생성부;
    상기 옵셋 검출 구간 동안 상기 램프 신호 생성부로부터 생성되어 공급된 상기 제2 램프 신호에 응답하여 상기 아날로그 옵셋의 음수 및 양수를 검출하고, 상기 옵셋 제거 구간 동안에는 상기 제3 램프 신호에 응답하여 상기 아날로그 옵셋을 제거하는 비교부;
    상기 비교부로 입력되는 상기 화소 신호를 카운팅하여 디지털 신호로 변환하 는 카운터부; 및
    상기 비교부의 출력신호에 응답하여 상기 카운터부의 카운팅 값을 저장하는 래치부
    를 포함하는 아날로그-디지털 컨버터.
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 비교부는,
    상기 화소 신호를 제1 노드로 전달하는 제1 스위칭부;
    상기 제1 노드와 제2 노드 사이에 연결된 제1 캐패시터;
    상기 램프 신호 생성부의 출력신호를 전달하는 제2 스위칭부;
    상기 제1 노드와 상기 제2 스위칭부 사이에 연결된 제2 캐패시터;
    상기 제2 노드에 연결된 제1 인버터;
    상기 제1 인버터의 입력단과 출력단을 연결하는 제3 스위칭부;
    상기 제1 인버터의 출력단에 연결된 제3 캐패시터;
    상기 제3 캐패시터에 연결된 제2 인버터; 및
    상기 제2 인버터의 입력단과 출력단을 연결하는 제4 스위칭부
    를 포함하는 아날로그-디지털 컨버터.
  5. 제 4 항에 있어서,
    상기 제1 캐패시터는 리셋 독출 구간 동안 상기 제1 스위칭부를 통해 입력되는 상기 화소 신호의 리셋전압을 샘플링하는 아날로그-디지털 컨버터.
  6. 제 5 항에 있어서,
    상기 제1 캐패시터가 상기 화소 신호의 리셋전압을 샘플링하는 동안 상기 제3 및 제4 스위칭부는 온 상태로 유지되는 아날로그-디지털 컨버터.
  7. 제 6 항에 있어서,
    상기 제2 캐패시터는 신호 독출 구간 동안 상기 제1 및 제2 스위칭부를 통해 입력되는 상기 화소 신호의 신호전압을 샘플링하는 아날로그-디지털 컨버터.
  8. 제 7 항에 있어서,
    상기 제2 캐패시터가 상기 화소 신호의 신호전압을 샘플링하는 동안 상기 제3 및 제4 스위칭부는 오프 상태로 유지되는 아날로그-디지털 컨버터.
  9. 제 8 항에 있어서,
    상기 제2 캐패시터가 상기 화소 신호의 신호전압을 샘플링하는 동안 상기 제2 노드는 플로팅 상태로 유지되는 아날로그-디지털 컨버터.
  10. 제 7 항에 있어서,
    상기 옵셋 검출 구간 동안, 상기 제1, 제3 및 제4 스위칭부는 오프 상태로 유지되고, 상기 제2 스위칭부는 온 상태로 유지되는 아날로그-디지털 컨버터.
  11. 제 10 항에 있어서,
    상기 옵셋 제거 구간 동안, 상기 제1, 제3 및 제4 스위칭부는 오프 상태로 유지되고, 상기 제2 스위칭부는 온 상태로 유지되는 아날로그-디지털 컨버터.
  12. 제 3 항의 구성을 갖는 아날로그-디지털 컨버터;
    상기 아날로그 옵셋 검출 구간 동안 상기 래치부에 저장된 카운팅 값에 대응하는 디지털 코드를 계산하여 상기 아날로그 옵셋이 음수 및 양수인지를 계산하는 연산부; 및
    상기 아날로그 옵셋 검출 구간 동안 연산부를 통해 계산된 아날로그 옵셋 정 보를 저장하고, 상기 옵셋 제거 구간 동안 저장된 아날로그 옵셋 정보를 상기 연산부로 제공하는 메모리부
    를 포함하는 시모스 이미지 센서.
  13. 제 12 항에 있어서,
    상기 램프 신호 생성부는 상기 옵셋 제거 구간 동안 상기 메모리부에 저장된 아날로그 옵셋 정보를 이용하여 상기 제3 램프 신호를 생성하는 시모스 이미지 센서.
  14. 제 13 항에 있어서,
    상기 아날로그 옵셋이 양수인 경우 상기 제3 램프 신호를 상기 제1 램프 신호로부터 상기 아날로그 옵셋의 양수 값을 빼서 상기 화소 신호의 디지털 코드를 감소시키는 이미지 센서.
  15. 제 14 항에 있어서,
    상기 아날로그 옵셋이 음수인 경우 상기 제3 램프 신호를 상기 제1 램프 신호로부터 상기 아날로그 옵셋의 음수 값을 더해서 상기 화소 신호의 디지털 코드를 증가시키는 이미지 센서.
  16. 제 15 항에 있어서,
    상기 비교부는,
    상기 화소 신호를 제1 노드로 전달하는 제1 스위칭부;
    상기 제1 노드와 제2 노드 사이에 연결된 제1 캐패시터;
    상기 램프 신호 생성부의 출력신호를 전달하는 제2 스위칭부;
    상기 제1 노드와 상기 제2 스위칭부 사이에 연결된 제2 캐패시터;
    상기 제2 노드에 연결된 제1 인버터;
    상기 제1 인버터의 입력단과 출력단을 연결하는 제3 스위칭부;
    상기 제1 인버터의 출력단에 연결된 제3 캐패시터;
    상기 제3 캐패시터에 연결된 제2 인버터; 및
    상기 제2 인버터의 입력단과 출력단을 연결하는 제4 스위칭부
    를 포함하는 시모스 이미지 센서.
  17. 제 16 항에 있어서,
    상기 제1 캐패시터는 리셋 독출 구간 동안 상기 제1 스위칭부를 통해 입력되는 상기 화소 신호의 리셋전압을 샘플링하는 시모스 이미지 센서.
  18. 제 17 항에 있어서,
    상기 제1 캐패시터가 상기 화소 신호의 리셋전압을 샘플링하는 동안 상기 제3 및 제4 스위칭부는 온 상태로 유지되는 시모스 이미지 센서.
  19. 제 18 항에 있어서,
    상기 제2 캐패시터는 신호 독출 구간 동안 상기 제1 및 제2 스위칭부를 통해 입력되는 상기 화소 신호의 신호전압을 샘플링하는 시모스 이미지 센서.
  20. 제 19 항에 있어서,
    상기 제2 캐패시터가 상기 화소 신호의 신호전압을 샘플링하는 동안 상기 제3 및 제4 스위칭부는 오프 상태로 유지되는 시모스 이미지 센서.
  21. 제 19 항에 있어서,
    상기 제2 캐패시터가 상기 화소 신호의 신호전압을 샘플링하는 동안 상기 제2 노드는 플로팅 상태로 유지되는 시모스 이미지 센서.
  22. 제 21 항에 있어서,
    상기 옵셋 검출 구간 동안, 상기 제1, 제3 및 제4 스위칭부는 오프 상태로 유지되고, 상기 제2 스위칭부는 온 상태로 유지되는 시모스 이미지 센서.
  23. 제 22 항에 있어서,
    상기 옵셋 제거 구간 동안, 상기 제1, 제3 및 제4 스위칭부는 오프 상태로 유지되고, 상기 제2 스위칭부는 온 상태로 유지되는 시모스 이미지 센서.
  24. 화소 신호가 디지털 신호로 변환되기까지의 아날로그 경로에서 생성된 아날로그 옵셋의 음수 및 양수를 검출하기 위하여 초기 제1 램프 신호에 램프 옵셋 신호를 더하여 생성된 제2 램프 신호를 이용하여 상기 아날로그 옵셋의 음수 및 양수를 검출하는 단계; 및
    상기 아날로그 옵셋의 음수 및 양수에 대응하여 상기 제1 램프 신호에 상기 램프 옵셋 신호를 더하거나 빼서 생성된 제3 램프 신호를 이용하여 상기 아날로그 옵셋을 제거하는 단계
    를 포함하는 시모스 이미지 센서의 아날로그 옵셋 제거방법.
  25. 제 24 항에 있어서,
    상기 아날로그 옵셋의 음수 및 양수를 검출하는 단계는,
    상기 화소 신호의 리셋전압을 샘플링하는 단계;
    상기 화소 신호의 신호전압을 샘플링하는 단계; 및
    상기 화소 신호에 상기 제2 램프 신호를 더하고, 더해진 신호를 반전 증폭시켜 상기 화소 신호에 포함된 상기 아날로그 옵셋이 음수인지 양수인지를 검출하는 단계
    를 포함하는 시모스 이미지 센서의 아날로그 옵셋 제거방법.
  26. 제 25 항에 있어서,
    상기 아날로그 옵셋을 제거하는 단계는,
    상기 화소 신호의 리셋전압을 샘플링하는 단계;
    상기 화소 신호의 신호전압을 샘플링하는 단계; 및
    상기 화소 신호에 상기 제3 램프 신호를 더하거나 뺀 후 더해지거나 또는 빼진 신호를 반전 증폭시켜 상기 화소 신호에 포함된 상기 아날로그 옵셋을 제거하는 단계
    를 포함하는 시모스 이미지 센서의 아날로그 옵셋 제거방법.
KR1020050123225A 2005-12-14 2005-12-14 아날로그 디지털 컨버터, 이를 구비한 시모스 이미지 센서및 아날로그 옵셋 제거방법 KR100790259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123225A KR100790259B1 (ko) 2005-12-14 2005-12-14 아날로그 디지털 컨버터, 이를 구비한 시모스 이미지 센서및 아날로그 옵셋 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123225A KR100790259B1 (ko) 2005-12-14 2005-12-14 아날로그 디지털 컨버터, 이를 구비한 시모스 이미지 센서및 아날로그 옵셋 제거방법

Publications (2)

Publication Number Publication Date
KR20070063215A true KR20070063215A (ko) 2007-06-19
KR100790259B1 KR100790259B1 (ko) 2008-01-02

Family

ID=38363287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123225A KR100790259B1 (ko) 2005-12-14 2005-12-14 아날로그 디지털 컨버터, 이를 구비한 시모스 이미지 센서및 아날로그 옵셋 제거방법

Country Status (1)

Country Link
KR (1) KR100790259B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120041849A (ko) * 2010-10-22 2012-05-03 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
US9019409B2 (en) 2010-11-17 2015-04-28 SK Hynix Inc. Image sensing device and method for operating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957994B2 (en) 2013-03-15 2015-02-17 Samsung Electronics Co., Ltd. CDS circuit and analog-digital converter using dithering, and image sensor having same
KR102261587B1 (ko) 2014-12-05 2021-06-04 삼성전자주식회사 로우 코드 영역의 비선형성을 개선할 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703353A (en) 1996-01-25 1997-12-30 Hewlett-Packard Company Offset removal and spatial frequency band filtering circuitry for photoreceiver signals
US5969758A (en) 1997-06-02 1999-10-19 Sarnoff Corporation DC offset and gain correction for CMOS image sensor
KR100399954B1 (ko) * 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
JP4159935B2 (ja) * 2003-03-25 2008-10-01 三菱電機株式会社 オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
KR100532504B1 (ko) * 2004-02-06 2005-11-30 삼성전자주식회사 샘플링 커패시터의 수가 감소된 상호연관 이중 샘플링회로 및 이를 구비하는 ｃｍｏｓ 이미지 센서

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120041849A (ko) * 2010-10-22 2012-05-03 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
US9019409B2 (en) 2010-11-17 2015-04-28 SK Hynix Inc. Image sensing device and method for operating the same

Also Published As

Publication number Publication date
KR100790259B1 (ko) 2008-01-02

Similar Documents

Publication Publication Date Title
KR100399954B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
US8111312B2 (en) Solid-state imaging device, method of driving the same, and camera
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
US7218260B2 (en) Column analog-to-digital converter of a CMOS image sensor for preventing a sun black effect
US8208055B2 (en) Solid-state imaging apparatus and imaging system
JP5979896B2 (ja) 固体撮像装置
US8421889B2 (en) Image pickup apparatus, image pickup system, and method of the image pickup apparatus having pixel array for outputting an analog signal
KR100719370B1 (ko) 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법
US9019409B2 (en) Image sensing device and method for operating the same
US20070236590A1 (en) Output auto-zero for CMOS active pixel sensors
KR101619480B1 (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
US9123620B2 (en) Solid-state image capture device, drive method therefor, and electronic apparatus
KR100790259B1 (ko) 아날로그 디지털 컨버터, 이를 구비한 시모스 이미지 센서및 아날로그 옵셋 제거방법
EP2104341B1 (en) Solid-state imaging device
KR100775009B1 (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
KR20040017862A (ko) 이미지 센서를 위한 아날로그-디지털 변환기
KR100809680B1 (ko) Ｃｍｏｓ 이미지 센서의 클램프 회로
EP3871407B1 (en) Ultra-high dynamic range cmos sensor
CN101931737B (zh) 黑电平补偿电路
TW201914292A (zh) 影像感測器的影像處理系統及方法
CN109429022B (zh) 图像传感器的图像处理系统及方法
JP2008236492A (ja) 光電変換装置
JP2008118556A (ja) 信号処理システム
KR20120015876A (ko) 이미지 센서
KR20060033124A (ko) 샘플링 커패시터의 수가 감소된 상호연관 이중 샘플링 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee