JP2001245212A - 光電変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 それぞれが光電変換素子を含む複数の光電変
換回路を備えた光電変換装置において、光電変換回路
（ビット）間の出力バラツキを補正することを目的とし
ている。 【解決手段】 光センサを初期化する初期化手段と、初
期化された光センサから出力される基準信号を検出する
第１の検出手段と、受光後の上記光センサから出力され
るセンサ信号を検出する第２の検出手段と、基準信号に
基づきセンサ信号を補正する補正手段からなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は光電変換装置に係
り、さらに詳しくは、画像読取装置に用いられる光電変
換装置（例えば半導体イメージセンサ）であって、光電
変換素子のバラツキを補正する光電変換装置の改良に関
する。

【０００２】

【従来の技術】この種の光電変換装置としては、例えば
特公平３−３８２２９号公報に開示されたものがある。
図１６はこの公報に記載された従来の光電変換装置の構
成を示した図であり、９個の光センサを有する光センサ
アレイからなる光電変換装置が示されている。

【０００３】光センサＥ１〜Ｅ９は、３個で１ブロック
を構成し、３ブロックで光センサアレイを構成してい
る。光センサＥ１〜Ｅ９に各々対応しているコンデンサ
Ｃ１〜Ｃ９、スイッチングトランジスタＴ１〜Ｔ９も同
様である。各光センサＥ１〜Ｅ９の一方の電極（共通電
極）は電源１０１に接続され、他方の電極（個別電極）
は各々コンデンサＣ１〜Ｃ９を介して接地されている。

【０００４】また、光センサＥ１〜Ｅ９の各ブロック内
で同一順番を有する個別電極は、各々スイッチングトラ
ンジスタＴ１〜Ｔ９を介して、共通線１０２〜１０４の
一つに接続されている。すなわち、各ブロックの第一の
スイッチングトランジスタＴ１、Ｔ４、Ｔ７が共通線１
０２に、各ブロックの第二のスイッチングトランジスタ
Ｔ２、Ｔ５、Ｔ８が共通線１０３に、そして各ブロック
の第三のスイッチングトランジスタＴ３、Ｔ６、Ｔ９が
共通線１０４に、それぞれ接続されている。

【０００５】共通線１０２〜１０４は、各々スイッチン
グトランジスタＳＴ１〜ＳＴ３を介して、アンプ１０５
の入力端子に接続されている。アンプ１０５の入力端
子、すなわち、スイッチトランジスタＳＴ１〜ＳＴ３の
共通端子は、放電用のスイッチングトランジスタＣＴ１
を介して接地され、スイッチトランジスタＣＴ１のゲー
ト電極は端子１０８に接続されている。

【０００６】また、スイッチングトランジスタＴ１〜Ｔ
９のゲート電極はブロック毎に共通に接続され、それぞ
れシフトレジスタ１０６の並列出力端子に接続されてい
る。シフトレジスタ１０６の並列出力端子からは所定の
タイミングで順次ハイレベルが出力されるから、スイッ
チングトランジスタＴ１〜Ｔ９はブロック毎に順次オン
状態となる。

【０００７】また、スイッチングトランジスタＳＴ１〜
ＳＴ３の各ゲート電極はシフトレジスタ１０７の並列出
力端子に各々接続され、この並列出力端子からハイレベ
ルが所定のタイミングで順次出力されることで、スイッ
チトランジスタＳＴ１〜ＳＴ３が順次オン状態となる。

【０００８】このような構成を有する従来の光電変換装
置の動作について簡単に説明する。光センサＥ１〜Ｅ９
に光が入射すると、その強度に応じて電源１０１からコ
ンデンサＣ１〜Ｃ９に電荷が蓄積される。その後、シフ
トレジスタ１０６および１０７からそれぞれのタイミン
グで順次ハイレベルが出力される。

【０００９】ここで、両レジスタ１０６、１０７の第一
の並列出力端子からハイレベルが出力されたとすれば、
第一のブロックのスイッチトランジスタＴ１〜Ｔ３及び
ＳＴ１がオン状態となる。このため、コンデンサＣ１に
蓄積されている電荷が、スイッチトランジスタＴ１、共
通線１０２、そしてスイッチングトランジスタＳＴ１を
通って、アンプ１０５へ入力され、画像情報として出力
される。

【００１０】コンデンサＣ１に蓄積されている電荷が読
み出されると、端子１０８にハイレベルが印可され、ス
イッチングトランジスタＣＴ１がオン状態となる。これ
によって、コンデンサＣ１の残留電荷は、スイッチング
トランジスタＴ１、共通線１０２、スイッチングトラン
ジスタＳＴ１、そしてスイッチングトランジスタＣＴ１
を通して完全に放電される。

【００１１】続いて、シフトレジスタ１０６の第一の並
列出力をハイレベルにしたままで、シフトレジスタ１０
７を順次シフトさせスイッチングトランジスタＳＴ２、
ＳＴ３を順にオン状態とする。これによって、コンデン
サＣ２およびＣ３に関して上記の読み出しおよび放電動
作を行い、それらに蓄積されている情報を読み出すこと
ができる。第一ブロックの情報の読み出しが終了する
と、シフトレジスタ１０６を順次シフトさせ、第二、第
三ブロックの情報の読み出しを同様に行うことができ
る。

【００１２】この光電変換装置では、コンデンサＣ１〜
Ｃ９に蓄積された情報がシリアルに読み出され、アンプ
１０５から画像情報として出力される。このため、外部
回路との接続点の数を少なくすることができる等の利点
を有している。

【００１３】

【発明が解決しようとする課題】しかしながら、半導体
として作り込まれる回路には必ず製造バラツキが発生す
る。例えば、図１６の光センサＥ１〜Ｅ９、トランジス
タＴ１〜Ｔ９等は、バラツキによりそれぞれ特性が異な
っている。このため、各光センサＥ１〜Ｅ９に同一の光
強度を与えたとしても、この時アンプ１０５から出力さ
れる各光電変換素子（ビット）ごとの画像情報にも、こ
れらの製造バラツキに相当するバラツキが含まれるとい
う問題があった。

【００１４】この発明は上記のような問題点を解消する
ためになされたもので、それぞれが光電変換素子を含む
複数の光電変換回路を備えた光電変換装置において、光
電変換回路（ビット）間の出力バラツキを補正すること
を目的としている。

【００１５】

【課題を解決するための手段】本発明による光電変換装
置は、光センサを初期化する初期化手段と、初期化され
た光センサから出力される基準信号を検出する第１の検
出手段と、受光後の上記光センサから出力されるセンサ
信号を検出する第２の検出手段と、基準信号に基づきセ
ンサ信号を補正する補正手段とを備えて構成される。こ
のため、センサ信号及び基準信号についての共通回路の
バラツキに起因するセンサ信号のオフセット成分の誤差
を補償することができる。

【００１６】また、本発明による光電変換装置は、初期
化手段が、基準信号の検出後に光センサを再び初期化
し、第２の検出手段が、再び初期化してから所定時間経
過後にセンサ信号を検出する。

【００１７】また、本発明による光電変換装置は、フォ
トダイオードに初期電圧を印加する初期化回路と、フォ
トダイオードの出力信号を次段に伝達する伝達回路と、
伝達回路から初期化後に出力される基準信号を取り込む
第１のコンデンサと、伝達回路から受光後に出力される
センサ信号を取り込む第２のコンデンサと、第１のコン
デンサが保持する基準信号に基づき、第２のコンデンサ
が保持するセンサ信号を補正する補正回路からなる。

【００１８】また、本発明による光電変換装置は、伝達
回路が、フォトダイオードの出力電圧を電流信号に変換
する電圧電流変換回路と、電流信号を伝達するカレント
ミラー回路と、カレントミラー回路の出力電流を電圧信
号に変換する電流電圧変換回路からなる。

【００１９】また、本発明による光電変換装置は、伝達
回路が第１のトランジスタからなるソースフォロア回路
により構成され、初期化回路が第１のトランジスタのド
レイン電圧を初期電圧とするように構成される。

【００２０】また、本発明による光電変換装置は、伝達
回路が、第１のトランジスタのソース電極に接続される
第２のトランジスタと、第２のトランジスタにバイアス
電圧を印加するバイアス電圧発生回路を備え、バイアス
電圧発生器が、出力電圧を変更可能に構成され、第２の
トランジスタをオン、オフ制御する様に構成される。

【００２１】

【発明の実施の形態】実施の形態１．図１は、本発明の
実施の形態１による光電変換装置の要部の一構成例を示
した図であり、１ビット分の光電変換回路１０及び出力
回路２０、２１について詳細な構成が示されている。図
中のＰＤは光センサ、ＶＢはバイアス電圧発生器、ＳＷ
１〜ＳＷ５はスイッチ、ＴＲ１〜ＴＲ１２はトランジス
タ、Ｃ１、Ｃ２はコンデンサ、ＢＵＦ１、ＢＵＦ２はバ
ッファ回路である。

【００２２】光センサＰＤは、光電変換素子としてのフ
ォトダイオードであり、その一端（アノード）が接地さ
れるとともに、他端（カソード）がスイッチＳＷ１及び
トランジスタＴＲ１のゲート電極に接続されている。ス
イッチＳＷ１は、光センサＰＤの初期化スイッチであ
り、スイッチＳＷ１をオンすると、バイアス電圧発生器
ＶＢの出力電圧（初期化電圧）Ｖｂが印加され、光セン
サＰＤが初期化される。

【００２３】トランジスタＴＲ１〜ＴＲ４は、光センサ
ＰＤの端子電圧をコンデンサＣ１、Ｃ２へ伝達するため
の伝達回路を構成している。ＰｃｈトランジスタＴＲ
１、ＴＲ３のソース電極には電源電圧Ｖｄｄが印可さ
れ、ＮｃｈトランジスタＴＲ２、ＴＲ４のソース電極は
接地されている。トランジスタＴＲ１は、ゲート電圧を
ドレイン電流に変換する電圧電流変換手段であり、光セ
ンサＰＤの端子電圧を電流信号に変換する。トランジス
タＴＲ２及びＴＲ４は、両者の共通ゲートをトランジス
タＴＲ２のドレイン電極に接続して構成されるカレント
ミラー回路であり、両者のドレイン電流はほぼ等しくな
る。トランジスタＴＲ３は、トランジスタＴＲ４のドレ
イン電流を電圧信号に変換する電流電圧変換手段であ
る。従って、この伝達回路は、光センサＰＤの出力する
電圧信号を、一旦、電流信号に変換した後に逆変換して
電圧信号としてコンデンサＣ１、Ｃ２に伝達する。

【００２４】スイッチＳＷ２、ＳＷ３は、それぞれコン
デンサＣ１、Ｃ２の充電用スイッチであり、スイッチＳ
Ｗ２又はＳＷ３の一方をオンすると、対応するコンデン
サＣ１又はＣ２にトランジスタＴＲ３のゲート電圧が伝
達される。すなわち、光センサＰＤの出力に基づきコン
デンサＣ１又はＣ２が充電される。コンデンサＣ１は、
光電変換結果として得られた光センサＰＤの端子電圧に
相当する電圧レベル（センサ信号）を保持するためのコ
ンデンサであり、コンデンサＣ２は、初期化された光セ
ンサＰＤの端子電圧に相当する電圧レベル（基準信号）
を保持するためのコンデンサである。

【００２５】トランジスタＴＲ５は、コンデンサＣ１に
蓄積された電圧レベルを電流信号として出力する電圧電
流変換手段であり、出力用スイッチＳＷ４を介して、セ
ンサ信号（ＳＩＧ）用の出力回路２０へ出力する。同様
にして、トランジスタＴＲ６は、コンデンサＣ２に蓄積
された電圧レベルを電流信号として、出力用スイッチＳ
Ｗ５を介して、基準信号（ＲＳ）用の出力回路２０へ出
力する。

【００２６】出力回路２０は、各光電変換回路１０のセ
ンサ信号の出力端子に接続され、各光電変換回路１０か
ら順次に出力される電流信号（センサ信号）を順次に電
圧信号へ変換して出力する回路である。トランジスタＴ
Ｒ７及びＴＲ８はカレントミラー回路を構成しており、
トランジスタＴＲ８のドレイン電流は光電変換回路１０
の出力するセンサ信号（電流信号）と等しい。この電流
をトランジスタＴＲ９が電圧信号に変換し、バッファ回
路ＢＵＦ１が増幅し、センサ信号（電圧信号）としてＳ
ＩＧ端子へ出力する。つまり、ＴＲ７〜ＴＲ９は、トラ
ンジスタＴＲ５とともに、コンデンサＣ１の蓄積電圧を
アンプＢＵＦ１へ伝達するための伝達回路を構成してい
る。

【００２７】出力回路２１は、各光電変換回路１０の基
準信号の出力端子に接続され、各光電変換回路１０から
順次に出力される基準信号（電流信号）を順次に増幅
し、基準信号としてＲＳ端子へ出力する。回路構成は出
力回路２０と同一である。

【００２８】出力回路２０、２１は、各ビット（光電変
換回路１０）に共通であるため、各スイッチＳＷ４は２
以上のビットのセンサ信号がショートしない様に、各ス
イッチＳＷ５は２以上のビットの基準信号がショートし
ない様に、それぞれオン、オフ制御される。

【００２９】図２は、図１のバイアス電圧発生器ＶＢの
一構成例を示した図である。バイアス電圧発生器ＶＢ
は、電源電圧Ｖｄｄ（通常３Ｖ又は５Ｖ）よりも低い電
圧Ｖｂを出力する定電圧源である。図中のともにダイオ
ード接続されたトランジスタＴＲｘ、ＴＲｙは分圧抵抗
であり、電源電圧Ｖｄｄ、グランド間に直列に接続さ
れ、その接続点から初期化電圧Ｖｂが取り出される。こ
こでは、トランジスタＴＲｘ、ＴＲｙをそれぞれ１個の
トランジスタにより構成する例を示しているが、複数の
トランジスタの直列又は並列回路により構成してもよ
い。

【００３０】図１のトランジスタＴＲ１のソース電極に
は電源電圧Ｖｄｄが印加されていることから、光センサ
ＰＤの端子電圧によってトランジスタＴＲ１のバイアス
電圧が決まる。このため、初期化時にもトランジスタＴ
Ｒ１を動作させるには、初期化電圧Ｖｂを少なくともバ
イアス電圧分だけ電源電圧Ｖｄｄより低電圧にする必要
がある。このため、所定の分圧比により電源電圧Ｖｄｄ
を分圧して初期化電圧Ｖｂを生成している。

【００３１】図３は、本発明の実施の形態１による光電
変換装置全体の一構成例を示した図である。図中の３は
差動回路、４はＡ／Ｄ変換回路、５はマイコン、６はシ
フトレジスタである。なお、図中の光電変換回路１０及
び出力回路２０、２１は図１に示した回路であり、図３
中では光電変換回路１０が光センサＰＤとその他の回路
であるビット回路１０Ｂに分けて示されている。

【００３２】差動回路３は、抵抗Ｒ１〜Ｒ４及びＯＰア
ンプ３０により構成され、出力回路２０、２１から同時
に入力されるセンサ信号と基準信号の差分を求めるアナ
ログ演算手段である。この演算処理により、基準信号に
基づきセンサ信号の補正が行われ、補正信号ＯＵＴが生
成される。この補正信号ＯＵＴは、Ａ／Ｄ変換回路４で
デジタル信号に変換され、デジタル演算手段としてのマ
イコン５に入力され画像データとしてデジタル処理され
る。

【００３３】シフトレジスタ６は、マイコン５の制御下
で、各光電変換回路１０のスイッチＳＷ１〜ＳＷ５のオ
ン、オフを制御して、各光電変換回路１０を図２のタイ
ミングチャートに従って動作させる。なお、２以上の光
電変換回路１０からセンサ信号、基準信号がそれぞれ同
時に出力されることがない様、シフトレジスタ６は各光
電変換回路１０の動作タイミングをずらしている。

【００３４】図４は、図１の光電変換装置の動作の一例
を示したタイミングチャートである。まず、光センサＰ
Ｄに光を照射する前にＳＷ１を所定期間オン状態にし、
初期電圧Ｖｂにより光センサＰＤを初期化する。この時
の光センサＰＤの端子電圧が基準信号となる。伝達回路
ＴＲ１〜ＴＲ４により、基準電圧に相当する電圧がトラ
ンジスタＴＲ３のゲート電極に発生する。このため、ス
イッチＳＷ３を所定期間オン状態にすれば、基準信号が
コンデンサＣ２に格納される。

【００３５】コンデンサＣ２への初期状態の取り込み後
に、光センサＰＤへ光を照射し始める。光センサＰＤ
は、受光量に基づき端子電圧が変動し、基準電圧から受
光量に相当する電圧分だけ端子電圧が低下していく。そ
して、光照射完了後、すなわち初期化してから所定時間
が経過した後の光センサＰＤの端子電圧がセンサ信号と
なり、スイッチＳＷ２を所定時間オン状態にすれば、セ
ンサ信号がコンデンサＣ１に格納される。

【００３６】この様にして、コンデンサＣ１、Ｃ２に
は、それぞれセンサ信号、基準信号が格納され保持され
る。このため、スイッチＳＷ４、ＳＷ５を同時にオン状
態にすることで、出力回路２０、２１を介して、センサ
信号をＳＩＧ端子に、基準信号をＲＳ端子に出力するこ
とができる。

【００３７】なお、ここでは初期化動作とコンデンサＣ
１、Ｃ２の充電動作は交互に行われている。光センサＰ
Ｄを初期化してコンデンサＣ１、Ｃ２を充電する一連の
動作を光電変換サイクルとすれば、差動回路３において
差分演算されるセンサ信号と基準信号の組み合わせは、
同一の光電変換サイクル内の信号であってもよいが、異
なる光電変換サイクルにおけるものであってもよい。図
３では、直前のサイクルでコンデンサＣ１に取り込まれ
たセンサ信号ＳＩＧと、次のサイクルでコンデンサＣ２
に取り込まれた基準信号ＲＳとの差分演算を行ってい
る。この場合、光センサＰＤへの光照射中に差分演算を
行うことができるので、高速に動作させることが可能と
なる。

【００３８】図５は、各光電変換回路１０の光センサＰ
Ｄが同一光量を受光した場合における各光電変換回路１
０（ビット）ごとのセンサ信号ＳＩＧ、基準信号ＲＳ及
び補正信号ＯＵＴの一例を示した図である。基準信号Ｒ
Ｓにバラツキがあるため、センサ信号ＳＩＧもばらつい
ている（図中の（ａ）を参照）。しかし、受光光量が同
一であるため、各光センサＰＤの電圧低下量は同一であ
る。このため、補正信号ＯＵＴは各光電変換装置１０に
ついて同一となっている（図中の（ｂ）を参照）。

【００３９】図６は、この光電変換装置を半導体装置
（半導体チップ）として構成した場合のレイアウトの一
例を示した図である。多数の光センサＰＤが直線状に一
列に配置され、この光センサ列の近傍に多数のビット回
路１０Ｂが並列に配置され、対応する光センサＰＤとビ
ット回路１０Ｂとが隣接する様にレイアウトされてい
る。パッドＰは各ビット回路１０Ｂに共通のセンサ信
号、基準信号の出力端子等である。また、これらのビッ
ト回路１０Ｂを制御するシフトレジスタ６も配置されて
いる。出力回路２０、２１、Ａ／Ｄ変換回路４、マイコ
ン５は、通常、別の半導体チップとして構成され、プリ
ント基板上で配線接続されている。

【００４０】本実施の形態によれば、光センサＰＤの基
準電圧に相当する基準信号ＲＳと、受光後に得られる光
センサＰＤのセンサ信号ＳＩＧとを求め、アナログ差動
回路によりその差分を求めている。このため、受光光量
に基づき低下した光センサＰＤの端子電圧を正確に検出
することができる。つまり、各ビットごとに光電変換回
路１０がばらついている場合であっても、このバラツキ
を補正し、より正確な受光光量を検出することができ
る。

【００４１】例えば、光センサＰＤの基準電圧が、光セ
ンサＰＤごとにばらついている場合に、バラツキを補正
して正確な受光光量を検出することができる。図２に示
した通り、バイアス電圧発生器ＶＢは、通常、トランジ
スタを用いて構成されるが、トランジスタの特性は製造
プロセス等に起因するバラツキが発生しやすい。このバ
ラツキの影響で分圧比が変化し、初期化電圧Ｖｂが数十
％程度もばらつく場合がある。本実施の形態によれば、
この様な場合に特に顕著な効果を奏する。

【００４２】なお、本発明による補正対象は、光センサ
ＰＤの初期化電圧Ｖｂのバラツキに限定されず、センサ
信号ＳＩＧにオフセット成分として現れる種々のバラツ
キを補正することができる。例えば、光センサＰＤ、伝
達回路ＴＲ１〜ＴＲ４等の光電変換回路１０内でのバラ
ツキを補正し、より正確な受光光量を検出することがで
きる。

【００４３】実施の形態２．実施の形態１では、光電変
換サイクル内で１回の初期化動作を行う場合の例につい
て説明したが、本実施の形態では、光電変換サイクル内
で２回の初期化動作を行う場合について説明する。

【００４４】図７は、本発明の実施の形態２による光電
変換装置の動作の一例を示したタイミングチャートであ
る。なお、光電変換装置の構成は、図１〜図３及び図６
と同一であるものとする。この図では、それぞれ１回の
コンデンサＣ１、Ｃ２の充電動作に対し２回の初期化動
作が行われている。

【００４５】まず、スイッチＳＷ１が所定時間オンされ
て光センサＰＤが初期化され、スイッチＳＷ３がオンさ
れてコンデンサＣ２に基準電圧が蓄積される。その後、
再びスイッチＳＷ１が所定期間オンされて光センサＰＤ
が再び初期化され、光照射後にＳＷ２がオンされてコン
デンサＣ１にセンサ電圧が蓄積される。つまり、コンデ
ンサＣ２への蓄積後に再初期化を行い、この再初期化か
ら所定時間後にコンデンサＣ１への蓄積を行っている。

【００４６】２回目の初期化動作を行わない場合、光照
射直前における光センサＰＤの端子電圧が、コンデンサ
Ｃ２に取り込まれた基準電圧と異なる場合がある。これ
らの電圧差は補正信号ＯＵＴの誤差となって現れる。従
って、コンデンサＣ２の充電後に光照射前に光センサＰ
Ｄを再度初期化しておけば、この様な原因による補正信
号ＯＵＴの誤差を排除することができる。

【００４７】本実施の形態によれば、基準電圧の取り込
み前に１回目の初期化動作を行うとともに、光センサＰ
Ｄへの光照射前に２回目の初期化動作を行って、光電変
換サイクル内で２回初期化することにより、より正確な
な受光光量を検出することができる。

【００４８】実施の形態３．実施の形態１、２では、初
期化電圧Ｖｂを印加して光センサＰＤを初期化する場合
の例について説明したが、本実施の形態では、電源電圧
Ｖｄｄを印加して光センサＰＤを初期化する場合につい
て説明する。

【００４９】図８は、本発明の実施の形態３による光電
変換装置の要部の一構成例を示した図である。図中の光
電変換回路１１は、伝達回路としてＮｃｈトランジスタ
ＴＲ１ａ、ＴＲ２ａを用い、さらに、初期化スイッチＳ
Ｗ１を介して光センサＰＤに電源電圧Ｖｄｄを印可する
点で、図１の光電変換回路１０と異なる。なお、光電変
換装置全体の構成は、図３と同様である。

【００５０】光センサＰＤの一端（カソード）は、ＳＷ
１を介して電源電圧Ｖｄｄに接続されるとともに、トラ
ンジスタＴＲ１ａのゲート電極に接続されている。光セ
ンサＰＤの初期化は、スイッチＳＷ１をオン状態にし
て、電源電圧Ｖｄｄを印加することにより行われる。

【００５１】トランジスタＴＲ１ａのソース電極は、ト
ランジスタＴＲ２ａのドレイン電極に接続される。トラ
ンジスタＴＲ２ａのゲート電極には、図２に示したバイ
アス電圧発生器ＶＢが接続され、バイアス電圧Ｖｂが印
加されている。トランジスタＴＲ１ａ及びＴＲ２ａによ
りソースフォロア回路が構成され、トランジスタＴＲ１
ａのゲート電圧に相当する電圧が、トランジスタＴＲ１
ａのソース電極に現れる。トランジスタＴＲ１ａのソー
ス電圧は、スイッチＳＷ２、ＳＷ３を介して、それぞれ
コンデンサＣ１、Ｃ２に接続されている。すなわち、ト
ランジスタＴＲ１ａ、ＴＲ２ａにより伝達回路を構成し
ている。

【００５２】図９は、図８の光電変換装置の動作の一例
を示したタイミングチャートである。初期化電圧がＶｄ
ｄである点を除き、図７の動作と全く同様である。

【００５３】本実施の形態では、トランジスタＴＲ１ａ
にＮｃｈトランジスタを使用して、光センサＰＤの初期
化電圧として電源電圧Ｖｄｄを使用している。光センサ
ＰＤがフォトダイオードの場合、印加電圧が高いほど空
乏層が広がり、光照射によって誘起される電流が増え
る。このため、同一の光センサＰＤを用いる場合であっ
ても、電源電圧Ｖｄｄを初期化電圧とすることにより、
分圧電圧Ｖｂを印加する場合に比べ、その感度を向上さ
せることができる。

【００５４】また、電源電圧Ｖｄｄは、バイアス電圧発
生器ＶＢのバラツキの影響を受けないため、バイアス電
圧Ｖｂに比べてバラツキにくい。つまり、初期化電圧が
ばらつかず、精度を向上させることができる。さらに、
ランジスタＴＲ１ａがソースフォロア回路であるため、
トランジスタＴＲ２ａのバイアス電圧Ｖｂが変動したと
しても、トランジスタＴＲ１ａの出力電圧（ソース電
圧）はほとんど影響を受けない。従って、本実施の形態
によれば、光電変換装置を高感度化するとともに高精度
化することができる。

【００５５】実施の形態４．実施の形態１から３では、
２つの出力回路２０、２１を備える場合の例について説
明したが、本実施の形態では、センサ信号及び基準信号
に関し、１つの出力回路を共用する場合について説明す
る。

【００５６】図１０は、本発明の実施の形態３による光
電変換装置の要部の一構成例を示した図である。ここで
は、光電伝変換回路１１からのセンサ信号及び基準信号
が、共通線を介して同一の出力回路２０へ入力され、ス
イッチＳＷ４、ＳＷ５は同時にオン状態とならない様に
制御される。

【００５７】図１１は、本発明の実施の形態３による光
電変換装置全体の一構成例を示した図である。出力回路
２０の出力信号は、差分演算されることなく、Ａ／Ｄ変
換回路４を介して、マイコン５に入力されている。

【００５８】図１２は、図１０の光電変換装置の動作の
一例を示したタイミングチャートである。スイッチＳＷ
４、スイッチＳＷ５の動作タイミングがずれている点
で、図９のタイミングチャートと異なる。シフトレジス
タ６は、各光電変換回路１１間で、あるいはセンサ信
号、基準信号間で共通線上の信号が衝突しない様、各光
電変換回路１１のスイッチＳＷ４、ＳＷ５を制御してい
る。すなわち、共通線を時分割で共用している。マイコ
ン５には、Ａ／Ｄ変換されたセンサ信号及び基準信号が
順次に入力されており、マイコン５が、両信号の差分演
算を行って補正信号を求めている。

【００５９】実施の形態１から３では、センサ信号及び
基準信号ごとに、異なる出力回路２０、２１を用いてい
た。これらの出力回路にオフセットバラツキ等があった
場合、そのバラツキは補正信号の誤差となって現れる。
特に、出力回路２０、２１として、個別の半導体（別チ
ップ）を使用する場合には、チップ間のバラツキの影響
が大きくなる。本実施の形態によれば、センサ信号及び
基準信号に関し、同一の出力回路３を用いているので、
出力回路のバラツキ、特にチップ間でのバラツキを抑制
することができる。

【００６０】実施の形態５．実施の形態１から４では、
コンデンサＣ１、Ｃ２の保持するセンサ信号、基準信号
をＰｃｈトランジスタＴＲ５、ＴＲ６のカレントミラー
出力として出力回路２０、２１へ伝達する場合の例につ
いて説明した。本実施の形態では、Ｎｃｈトランジスタ
ＴＲ５ａ、ＴＲ６ａのソースフォロア回路により出力す
る場合について説明する。

【００６１】図１３は、本発明の実施の形態５による光
電変換装置の要部の一構成例を示した図である。なお、
光電変換装置全体の構成は、図３と同様である。Ｎｃｈ
トランジスタＴＲ５ａはドレイン電極に電源電圧Ｖｄｄ
が印加されたソースフォロア回路であり、ゲート電極に
入力されるコンデンサＣ１のセンサ信号に相当する電圧
がソース電極に現れる。このソース電極は、スイッチＳ
Ｗ４を介して出力回路２０ａに接続される。出力回路２
０ａは、バッファ回路ＢＵＦ１からなり、入力されたセ
ンサ信号を増幅して出力する。

【００６２】全く同様にして、コンデンサＣ２の保持す
る基準信号もトランジスタＴＲ６ａ、スイッチＳＷ５を
介して、バッファ回路ＢＵＦ２からなる出力回路２１ａ
に入力される。

【００６３】本実施の形態によれば、Ｎｃｈトランジス
タＴＲ５ａ、ＴＲ６ａのソースフォロア回路を用いて、
コンデンサＣ１、Ｃ２に保持されたセンサ信号、基準信
号を出力回路２０ａ、２１ａへ伝達することにより、回
路構成を簡略化することができる。

【００６４】また、センサ信号と基準信号は、コンデン
サＣ１、Ｃ２から差動回路４に至るまで別個の経路を経
て伝達されている。このため、途中のトランジスタ等の
特性にバラツキがあれば、このバラツキが補正信号の誤
差となって現れる。本実施の形態では、この回路構成を
簡略化することにより、このバラツキの影響を抑制し
て、より正確な受光光量を検出することができる。

【００６５】実施の形態６．実施の形態３から５では、
トランジスタＴＲ１ａ、ＴＲ２ａで構成されるソースフ
ォロア回路に常に電流が流れている場合の例について説
明したが、本実施の形態では、コンデンサＣ１、Ｃ２の
非蓄積時に、トランジスタＴＲ１ａをオフして電流消費
を低減する場合について説明する。

【００６６】図１４は、本発明の実施の形態６による光
電変換装置の要部の一構成例を示した図であり、図８の
バイアス電圧発生器ＶＢの他の構成例が示されている。
このバイアス電圧発生器ＶＢは、電源電圧Ｖｄｄよりも
低電圧を生成する分圧回路であり、制御信号Ｓにより出
力電圧を制御可能に構成されている。

【００６７】このバイアス電圧発生器ＶＢは、Ｐｃｈト
ランジスタＴＲｘと、ダイオード接続されたＮｃｈトラ
ンジスタＴＲｙとが、電源電圧Ｖｄｄ、グランド間に直
列に接続され、この接続点の電圧Ｖｏが出力される。ト
ランジスタＴＲｘのゲート電極には、シフトレジスタ６
からの制御信号ＳがインバータＩＮＶを介して入力され
る。

【００６８】制御信号Ｓが低レベルの場合、トランジス
タＴＲｘに十分なバイアス電圧が印加されてオン状態と
なり、出力電圧Ｖｏは、ともにオン状態のトランジスタ
ＴＲｘ、ＴＲｙの分圧比により求められる所定電圧Ｖｂ
となる。この時、トランジスタＴＲｘ、ＴＲｙには貫通
電流が流れている。一方、制御信号Ｓが高レベルの場
合、トランジスタＴＲｘはバイアス電圧が不足してオフ
状態となり、出力電圧Ｖｏは、ほぼグランドレベル（接
地電位）となる。この時、貫通電流は流れない。

【００６９】図８のトランジスタＴＲ２ａは、ゲート電
極に電圧Ｖｂが印加されるとオン状態となり、この時、
トランジスタＴＲ１ａ、ＴＲ１ｂに貫通電流が流れる。
一方、トランジスタＴＲ２ａのゲート電極にグランドレ
ベルが印加されるとオフ状態となり、トランジスタＴＲ
１ａ、ＴＲ１ｂには貫通電流が流れない。

【００７０】つまり、制御信号Ｓが低レベルの場合に
は、図２のバイアス電圧発生器ＶＢと全く同様に動作す
る一方、制御信号Ｓが高レベルの場合には、バイアス電
圧ＶＢを供給することなく、バイアス電圧発生器ＶＢ内
の貫通電流及びトランジスタＴＲ１ａ及びＴＲ２ａの貫
通電流を抑制する。

【００７１】図１５は、本実施の形態６による光電変換
装置の動作の一例を示したタイミングチャートである。
光センサＰＤの端子電圧をコンデンサＣ１、Ｃ２に格納
する場合には、バイアス電圧発生器ＶＢの制御信号Ｓを
低レベルとし、トランジスタＴＲ１ａ、ＴＲ２ａをオン
させて伝達回路として機能させている。そして、それ以
外の場合（例えば、光照射期間や初期化期間）には、制
御信号Ｓを高レベルとし貫通電流を抑制している。

【００７２】本実施の形態によれば、バイアス電圧発生
器ＶＢの出力電圧を制御し、トランジスタＴＲ２ａをオ
ン、オフ制御することができる。このため、光センサＰ
Ｄの端子電圧を読み出していない場合に伝達回路ＴＲ１
ａ、ＴＲ２ａの機能を停止させ、消費電流を抑制するこ
とができる。

【００７３】

【発明の効果】本発明による光電変換装置は、同一の光
センサについて、初期化後の基準信号と光照射後のセン
サ信号を検出し、基準信号に基づきセンサ信号を補正す
ることにより、光電変換回路のバラツキを補正し、正確
な受光光量を検出することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１による光電変換装置の
要部の一構成例を示した回路図である。

【図２】 図１のバイアス電圧発生器ＶＢの一構成例を
示した回路図である。

【図３】 本発明の実施の形態１による光電変換装置全
体の一構成例を示したブロック図である。

【図４】 図１の光電変換装置の動作の一例を示したタ
イミングチャートである

【図５】 各光電変換回路１０の光センサＰＤが同一光
量を受光した場合における各光電変換回路１０（ビッ
ト）ごとのセンサ信号ＳＩＧ、基準信号ＲＳ及び補正信
号ＯＵＴの一例を示した説明図である。

【図６】 この光電変換装置を半導体装置（半導体チッ
プ）として構成した場合のレイアウトの一例を示した概
略図である。

【図７】 本発明の実施の形態２による光電変換装置の
動作の一例を示したタイミングチャートである。

【図８】 本発明の実施の形態３による光電変換装置の
要部の一構成例を示した回路図である。

【図９】 図８の光電変換装置の動作の一例を示したタ
イミングチャートである。

【図１０】 本発明の実施の形態３による光電変換装置
の要部の一構成例を示した回路図である。

【図１１】 本発明の実施の形態３による光電変換装置
全体の一構成例を示した図である。

【図１２】 図１０の光電変換装置の動作の一例を示し
たタイミングチャートである。

【図１３】 本発明の実施の形態５による光電変換装置
の要部の一構成例を示した回路図である。

【図１４】 本発明の実施の形態６による光電変換装置
の要部の一構成例を示した回路図である。

【図１５】 本実施の形態６による光電変換装置の動作
の一例を示したタイミングチャートである。

【図１６】 従来の光電変換装置の構成を示した図であ
る。

【符号の説明】 ＶＢ バイアス電圧発生器 ＰＤ 光センサ ＳＷ１〜ＳＷ７ スイッチ ＴＲ１〜ＴＲ１０、ＴＲ１ａ、ＴＲ２ａ、ＴＲ５ａ、Ｔ
Ｒ６ａ トランジスタ Ｃ１〜Ｃ２ コンデンサ ＢＵＦ１〜ＢＵＦ２ バッファ回路 Ｒ１〜Ｒ４ 抵抗 １０、１１ 光電変換回路 １０Ｂ ビット回路 ２０、２０ａ、２１、２１ａ 出力回路 ３ 差動回路 ４ Ａ／Ｄ変換回路 ５ マイコン ６ シフトレジスタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA06 AB01 BA14 CA02 FA06 FA38 FA42 5C024 AX01 CX27 GX03 GY31 HX13 HX29 5C051 AA01 BA03 DA03 DB01 DB08 DB12 DB14 DB16 DB18 DC02 DC03 DC07 DE02 EA00 5F049 MA01 NB03 UA11 UA17 UA20

Claims (6)

【特許請求の範囲】
1. 【請求項１】 光センサを初期化する初期化手段と、初
   期化された光センサから出力される基準信号を検出する
   第１の検出手段と、受光後の上記光センサから出力され
   るセンサ信号を検出する第２の検出手段と、基準信号に
   基づきセンサ信号を補正する補正手段とを備えた光電変
   換装置。
2. 【請求項２】 上記初期化手段は、基準信号の検出後に
   光センサを再び初期化し、上記第２の検出手段は、再び
   初期化してから所定時間経過後にセンサ信号を検出する
   請求項１に記載の光電変換装置。
3. 【請求項３】 フォトダイオードに初期電圧を印加する
   初期化回路と、フォトダイオードの出力信号を次段に伝
   達する伝達回路と、伝達回路から初期化後に出力される
   基準信号を取り込む第１のコンデンサと、伝達回路から
   受光後に出力されるセンサ信号を取り込む第２のコンデ
   ンサと、第１のコンデンサが保持する基準信号に基づ
   き、第２のコンデンサが保持するセンサ信号を補正する
   補正回路からなる光電変換装置。
4. 【請求項４】 上記伝達回路は、フォトダイオードの出
   力電圧を電流信号に変換する電圧電流変換回路と、電流
   信号を伝達するカレントミラー回路と、カレントミラー
   回路の出力電流を電圧信号に変換する電流電圧変換回路
   からなる請求項３に記載の光電変換装置。
5. 【請求項５】 上記伝達回路は、第１のトランジスタか
   らなるソースフォロア回路により構成され、上記初期化
   回路は第１のトランジスタのドレイン電圧を初期電圧と
   する請求項３に記載の光電変換装置。
6. 【請求項６】 上記伝達回路は、第１のトランジスタの
   ソース電極に接続される第２のトランジスタと、第２の
   トランジスタにバイアス電圧を印加するバイアス電圧発
   生回路を備え、バイアス電圧発生器は、出力電圧を変更
   可能に構成され、第２のトランジスタをオン、オフ制御
   する請求項５に記載の光電変換装置。