JPH10126695A

JPH10126695A - 固体撮像素子およびその駆動方法並びにカメラ

Info

Publication number: JPH10126695A
Application number: JP8275692A
Authority: JP
Inventors: Kazuya Yonemoto; 和也米本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-10-18
Filing date: 1996-10-18
Publication date: 1998-05-15

Abstract

(57)【要約】【課題】水平信号線に水平画素数の２倍の水平スイッ
チが接続されることで、水平信号線の寄生容量が非常に
大きくなり、水平出力回路の利得が減少する。【解決手段】画素リセット前の信号と画素リセット後
の信号を順次出力し、ＣＤＳ回路２７で相関２重サンプ
リングして画素の固定パターンノイズを除去する構成の
増幅型固体撮像素子において、画素リセット前の信号と
画素リセット後の信号に対してそれぞれ第１，第２の水
平信号線２０ｓ，２０ｎを割り当てるとともに、これら
水平信号線２０ｓ，２０ｎの各出力端に第１，第２の切
り替えスイッチ２２ｓ，２２ｎを接続し、水平出力回路
２３から見て第１，第２の切り替えスイッチ２２ｓ，２
２ｎが交互に導通するように制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子およ
びその駆動方法並びにカメラに関し、特に増幅型固体撮
像素子に代表されるＸ‐Ｙアドレス型固体撮像素子およ
びその駆動方法、並びに撮像デバイスとしてＸ‐Ｙアド
レス型固体撮像素子を用いたカメラに関する。

【０００２】

【従来の技術】Ｘ‐Ｙアドレス型固体撮像素子は、図５
に示すように、多数の画素が行列状に配列されてなる画
素部１０１と、この画素部１０１の各行を順に選択する
ための垂直走査回路１０２と、画素部１０１の各列を順
に選択するための水平走査回路１０３と、信号を出力す
るための出力回路（電荷検出回路）１０４とを備えた構
成となっている。垂直走査回路１０２および水平走査回
路１０３は、例えばシフトレジスタによって構成され、
垂直走査（垂直選択）パルスφＶおよび水平走査パルス
φＨを各行および各列ごとに順に発生するようになって
いる。

【０００３】このＸ‐Ｙアドレス型固体撮像素子の一種
である増幅型固体撮像素子の構成の概略を図６に示す。
図６において、画素部１０１は、行列状に配置された複
数の画素トランジスタ（本例では、ＮＭＯＳトランジス
タ）１１１と、これら画素トランジスタ１１１の各ゲー
ト電極が行単位で接続された垂直選択線１１２と、各ソ
ース電極が列単位で接続された垂直信号線１１３と、各
ドレイン電極に電源電圧ＶＤを供給する電源線１１４と
から構成されている。垂直選択線１１２の各々は、垂直
走査回路１０２の各行の出力端に接続されている。

【０００４】水平走査回路１０３は、垂直信号線１１３
の各々に各ドレイン電極が接続されたＭＯＳトランジス
タからなる動作スイッチ１１５ｓ，１１５ｎと、これら
動作スイッチ１１５ｓ，１１５ｎの各ソース電極とグラ
ンドとの間に接続されたキャパシタ１１６ｓ，１１６ｎ
と、動作スイッチ１１５ｓ，１１５ｎの各ソース電極に
各ドレイン電極が接続されたＭＯＳトランジスタからな
る水平スイッチ１１７ｓ，１１７ｎと、これら水平スイ
ッチ１１７ｓ，１１７ｎの各ゲート電極に水平走査パル
スφＨ(S) ，φＨ(N) を与える水平シフトレジスタ１１
８と、水平スイッチ１１７ｓ，１１７ｎの各ソース電極
が接続された水平信号線１１９とから構成されている。
動作スイッチ１１５ｓ，１１５ｎの各ゲート電極には、
動作パルスφＯＰＳ，φＯＰＮが印加される。

【０００５】出力回路１０４は、水平信号線１１９に入
力端が接続された水平出力回路１２０と、この水平出力
回路１２０の出力信号を相関２重サンプリングするＣＤ
Ｓ回路１２１とから構成されている。水平出力回路１２
０は、水平信号線１１９に反転（−）入力端が接続さ
れ、非反転（＋）入力端に所定のバイアス電圧ＶＢが印
加された差動増幅器１２２と、この差動増幅器１２２の
反転入力端と出力端との間に接続された検出キャパシタ
１２３と、この検出キャパシタ１２３に並列に接続され
たＭＯＳトランジスタからなるリセットスイッチ１２４
とから構成されている。そして、リセットスイッチ１２
４のゲート電極には、リセットパルスφＲが印加され
る。

【０００６】次に、上記構成の従来例に係る増幅型固体
撮像素子の動作について、図７のタイミングチャートを
用いて説明する。

【０００７】水平ブランキング期間中に、垂直走査回路
１０２から出力される垂直走査パルスφＶ（φＶ1,…,
φＶm,φＶm+1,…）が、垂直選択線１１２を介して画素
トランジスタ１１１のゲート電極に与えられ、ある行の
画素トランジスタ１１１が選択されることにより、画素
トランジスタ１１１のソース電極から垂直信号線１１３
に、入射光を光電変換することによって蓄積された信号
電荷に応じた第１の画素信号が出力される。この第１の
画素信号はノイズを含む信号成分であり、動作スイッチ
１１５ｓを制御する動作パルスφＯＰＳが立ち上がり、
当該動作スイッチ１１５ｓが導通状態となることで、キ
ャパシタ１１６ｓに保持される。

【０００８】同じ水平ブランキング期間中に、同じ行の
画素トランジスタ１１１に蓄積された信号電荷が、基板
パルスφＶｓｕｂ．が立つことによってリセットされ
る。そして、画素トランジスタ１１１に信号電荷が無い
状態で、再び画素トランジスタ１１１のソース電極から
垂直信号線１１３に第２の画素信号が出力される。この
第２の画素信号はノイズ成分であり、動作スイッチ１１
５ｎを制御する動作パルスφＯＰＮが立ち上がり、当該
動作スイッチ１１５ｎが導通状態となることで、キャパ
シタ１１６ｎに保持される。

【０００９】続いて、水平映像期間に入ると、キャパシ
タ１１６ｓ，１１６ｎに保持された第１，第２の画素信
号（信号成分，ノイズ成分）は、水平シフトレジスタ１
１８から出力される水平走査パルスφＨ(S)(φＨ(S)1，
…，φＨ(S)n，φＨ(S)n+1，…）によって制御される水
平スイッチ１１７ｓ，１１７ｎが順次導通することによ
り、それぞれの画素信号が電荷として水平信号線１１９
に流れる。そして、水平出力回路１２０で電圧に復調さ
れて順次出力Ｄｅｔ.-ＯＵＴとしてＣＤＳ回路１２１に
供給され、このＣＤＳ回路１２１で相関２重サンプリン
グされる。これにより、画素の表面電位のバラツキ等に
起因する固定パターンノイズが除去された映像信号ＯＵ
Ｔを得ることができる。

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
た増幅型固体撮像素子では、１本の水平信号線１１９に
１列につき２個の水平スイッチ１１７ｓ，１１７ｎ、即
ち水平画素数の２倍の水平スイッチが接続されているた
め、ＭＯＳトランジスタ等で形成された水平スイッチ１
１７ｓ，１１７ｎの各ソース電極の持つ寄生容量の影響
で、水平信号線１１９の容量が非常に大きくなり、水平
出力回路１２０の利得が減少するという問題があった。

【００１１】いま、キャパシタ１１６ｓ，１１６ｎの容
量をＣｌ、水平スイッチ１１７ｓ，１１７ｎのソース電
極の持つ寄生容量が大半を占める水平信号線１１９の容
量をＣｂ、水平出力回路１２０の検出キャパシタ１２３
の容量をＣｄとしたとき、キャパシタ１１６ｓ，１１６
ｎに保持された信号電圧に対する水平出力回路１２０の
出力Ｄｅｔ.-ＯＵＴの信号電圧の利得Ｇは、次式で表さ
れる。

【００１２】

【数１】ただし、Ａは差動増幅器１２２のオープンループ利得で
ある。

【００１３】現実的に差動増幅器１２２の利得Ａは１０
〜１００程度であり、水平信号線１１９の容量Ｃｂが１
／Ａ倍されても検出キャパシタ１２３の容量Ｃｄに近い
値を示すため、特に水平信号線１１９の容量Ｃｂが大き
いと水平出力回路１２０の利得が減少してしまうのは明
らかである。そして、ハイビジョン等のように水平画素
数が益々多くなる傾向にあり、水平信号線１１９の容量
Ｃｂがさらに大きなものとなることから、その対策が望
まれている。

【００１４】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、水平信号線の寄生容
量を半減させ、水平出力回路の利得の低減を防止した固
体撮像素子およびその駆動方法並びにカメラを提供する
ことにある。

【００１５】

【課題を解決するための手段】本発明による固体撮像素
子は、行列状に配置された複数の画素と、垂直選択線で
共通に接続された同一行の画素の制御電極を制御する垂
直走査回路と、同一列の画素の主電極が共通に接続され
た垂直信号線を介して供給される画素リセット前の信号
と画素リセット後の信号とを第１，第２の水平信号線を
通して行単位で順次出力する水平走査回路と、第１，第
２の水平信号線の各々の出力端に各入力端が接続されか
つ各出力端が共通接続された第１，第２の切り替えスイ
ッチと、この第１，第２の切り替えスイッチの共通出力
端に入力端が接続された出力回路とを備えた構成となっ
ている。

【００１６】本発明による駆動方法は、上記構成の固体
撮像素子において、画素リセット前の信号と画素リセッ
ト後の信号とを順次第１，第２の水平信号線に出力し、
その出力に同期して第１，第２の切り替えスイッチを交
互に導通させて画素リセット前の信号と画素リセット後
の信号とを順次出力回路から出力させるように駆動す
る。

【００１７】本発明によるカメラは、上記構成の固体撮
像素子と、この固体撮像素子の撮像エリアに入射光を導
く光学系と、固体撮像素子の出力信号を処理する信号処
理回路とを具備した構成となっている。

【００１８】上記構成の固体撮像素子およびこれを撮像
デバイスとして用いたカメラにおいて、画素リセット前
の信号（明時信号）と画素リセット後の信号（暗時信
号）に対してそれぞれ第１，第２の水平信号線を割り当
て、出力回路から見て第１，第２の切り替えスイッチを
交互に導通させることで、実効的な水平信号線の寄生容
量が従来の半分近くまで低減する。その結果、水平信号
線の寄生容量による出力回路の利得の低減が抑えられ
る。

【００１９】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しつつ詳細に説明する。図１は、Ｘ‐Ｙアド
レス型固体撮像素子の一種である増幅型固体撮像素子に
適用された本発明の一実施形態を示す概略構成図であ
る。

【００２０】図１において、画素トランジスタ（本例で
は、ＮＭＯＳトランジスタ）１１が行列状に多数配列さ
れている。この画素トランジスタ１１において、各ゲー
ト電極（制御電極）が行単位で垂直選択線１２に、各ソ
ース電極（一方の主電極）が列単位で垂直信号線１３に
それぞれ接続され、各ドレイン電極（他方の主電極）に
は電源線１４を介して電源電圧ＶＤが供給されている。
以上により、画素部１０が構成されている。垂直選択線
１２の各々は、垂直走査回路１５の各行の出力端に接続
されている。

【００２１】垂直走査回路１５はシフトレジスタ等によ
って構成され、垂直走査しつつ各行ごとに画素信号を読
み出すために各垂直選択線１２に垂直走査パルスφＶ
（φＶ1,…，φＶm,φＶm+1,…）を与える。垂直信号線
１３の各々は水平走査回路１６に接続されている。水平
走査回路１６は、ＭＯＳトランジスタからなる第１，第
２の動作スイッチ１７ｓ，１７ｎ、第１，第２のキャパ
シタ１８ｓ，１８ｎ、ＭＯＳトランジスタからなる第
１，第２の水平スイッチ１９ｓ，１９ｎ、水平信号線２
０ｓ，２０ｎおよび水平シフトレジスタ２１によって構
成されている。

【００２２】この水平走査回路１６において、動作スイ
ッチ１７ｓ，１７ｎの各ゲート電極には、動作パルスφ
ＯＰＳ，φＯＰＮが印加される。動作スイッチ１７ｓ，
１７ｎの各ドレイン電極には垂直信号線１３が接続さ
れ、各ソース電極にはキャパシタ１８ｓ，１８ｎの各一
端および水平スイッチ１９ｓ，１９ｎの各ドレイン電極
がそれぞれ接続されている。キャパシタ１８ｓ，１８ｎ
の各他端は接地されている。水平スイッチ１９ｓ，１９
ｎの各ソース電極は、水平信号線２０ｓ，２０ｎに接続
され、各ゲート電極は水平シフトレジスタ２１の各列の
出力端に接続されている。

【００２３】水平シフトレジスタ２１は、水平走査しつ
つ各列ごとにキャパシタ１８ｓ，１８ｎに保持された画
素信号を読み出すために、水平スイッチ１９ｓ，１９ｎ
のゲート電極の各々に対して水平走査パルスφＨ(S)(φ
Ｈ(S)1，…，φＨ(S)n，φＨ(S)n+1，…），φＨ(N)(φ
Ｈ(N)1，…，φＨ(N)n，φＨ(N)n+1，…）を与える。水
平信号線２０ｓ，２０ｎの各出力端と水平出力回路２３
の入力端との間には、ＭＯＳトランジスタからなる第
１，第２の切り替えスイッチ２２ｓ，２２ｎが接続され
ている。これら切り替えスイッチ２２ｓ，２２ｎの各ゲ
ート電極には、切り替えパルスφＳ，φＮが印加され
る。

【００２４】上記の動作パルスφＯＰＳ，φＯＰＮおよ
び切り替えパルスφＳ，φＮを含む各種のタイミングパ
ルスは、図示せぬタイミングジェネレータから発生され
る。このタイミングジェネレータからはさらに、各画素
トランジスタ１１をリセットするための基板パルスφＶ
ｓｕｂ．（図３に示す）も発生される。この基板パルス
φＶｓｕｂ．は基板に印加されることにより、各画素ト
ランジスタ１１の基板側のポテンシャルバリアを崩し、
画素トランジスタ１１に溜まった電荷を基板に掃き捨て
ることによって画素リセットを行う。

【００２５】水平出力回路２３は、第１，第２の切り替
えスイッチ２２ｓ，２２ｎの各出力を反転（−）入力と
し、所定のバイアス電圧ＶＢを非反転（＋）入力とする
差動増幅器２４と、この差動増幅器２４の反転入力端と
その出力端との間に接続された検出キャパシタ２５と、
この検出キャパシタ２５に対して並列に接続されたＭＯ
Ｓトランジスタからなるリセットスイッチ２６とから構
成されている。リセットスイッチ２６のゲート電極に
は、リセットパルスφＲが印加される。水平出力回路２
３の出力Ｄｅｔ.-ＯＵＴは、ＣＤＳ回路２７に供給され
て相関２重サンプリングされる。

【００２６】図２に、ＣＤＳ回路２７の構成の一例を示
す。図２から明らかなように、ＣＤＳ回路２７は、水平
出力回路２３の出力Ｄｅｔ.-ＯＵＴを入力とする第１の
サンプルホールド（Ｓ／Ｈ）回路３１と、同様に水平出
力回路２３の出力Ｄｅｔ.-ＯＵＴを入力とする第２のサ
ンプルホールド回路３２と、この第２のサンプルホール
ド回路３２の出力を入力とする第３のサンプルホールド
回路３３と、第１のサンプルホールド回路３１の出力を
非反転入力とし、第３のサンプルホールド回路３３の出
力を反転入力とする差動アンプ３４とから構成されてい
る。そして、第１，第３のサンプルホールド回路３１，
３３にサンプルホールドパルスφＳＨＳが、第２のサン
プルホールド回路３２にサンプルホールドパルスφＳＨ
Ｎがそれぞれ与えられる。

【００２７】第１，第２，第３のサンプルホールド回路
３１，３２，３３は、ドレイン電極が入力端となるサン
プリング用ＭＯＳトランジスタＱ１と、このサンプリン
グ用ＭＯＳトランジスタＱ１のソース電極とグランドと
の間に接続されたホールド用キャパシタＣと、サンプリ
ング用ＭＯＳトランジスタＱ１のソース電極にゲート電
極が接続されかつドレイン電極が電源Ｖｄｄに接続され
たＭＯＳトランジスタＱ２と、このＭＯＳトランジスタ
Ｑ２のソース電極とグランドとの間に接続された抵抗Ｒ
とからなり、ＭＯＳトランジスタＱ２のソース電極から
出力を導出する構成となっている。

【００２８】次に、上記構成の本実施形態に係る増幅型
固体撮像素子の動作について、図３のタイミングチャー
トを用いて説明する。

【００２９】水平ブランキング期間中に、垂直走査回路
１５から出力される垂直走査パルスφＶ（φＶ1,…, φ
Ｖm,φＶm+1,…）が、垂直選択線１２を介して画素トラ
ンジスタ１１のゲート電極に与えられ、ある行の画素ト
ランジスタ１１が選択されることにより、画素トランジ
スタ１１のソース電極から垂直信号線１３に、入射光を
光電変換することによって蓄積された信号電荷に応じた
第１の画素信号が出力される。この第１の画素信号はノ
イズを含む信号成分であり、動作スイッチ１７ｓを制御
する動作パルスφＯＰＳが立ち上がり、当該動作スイッ
チ１７ｓが導通状態となることで、キャパシタ１８ｓに
保持される。

【００３０】同じ水平ブランキング期間中に、同じ行の
画素トランジスタ１１に蓄積された信号電荷が、基板パ
ルスφＶｓｕｂ．が立つことによってリセットされる。
そして、画素トランジスタ１１に信号電荷が無い状態
で、再び画素トランジスタ１１のソース電極から垂直信
号線１３に第２の画素信号が出力される。この第２の画
素信号はノイズ成分であり、動作スイッチ１７ｎを制御
する動作パルスφＯＰＮが立ち上がり、当該動作スイッ
チ１７ｎが導通状態となることで、キャパシタ１８ｎに
保持される。

【００３１】次に、水平映像期間に入ると、キャパシタ
１８ｓ，１８ｎに保持された第１，第２の画素信号（信
号成分，ノイズ成分）は、水平シフトレジスタ２１から
出力される水平走査パルスφＨ(S)(φＨ(S)1，…，φＨ
(S)n，φＨ(S)n+1，…），φＨ(N)(φＨ(N)1，…，φＨ
(N)n，φＨ(N)n+1，…）によって制御される水平スイッ
チ１９ｓ，１９ｎが順次導通することにより、それぞれ
の画素信号が電荷として水平信号線２０ｓ，２０ｎに流
れる。

【００３２】そして、切り替えパルスφＳ，φＮによっ
て制御される切り替えスイッチ２２ｓ，２２ｎが、水平
スイッチ１９ｓ，１９ｎに同期して交互に導通すること
により、水平信号線２０ｓ，２０ｎを流れる電荷が水平
出力回路２３に交互に供給される。切り替えスイッチ２
２ｓ，２２ｎを介して交互に供給される電荷は、水平出
力回路２３で電圧に復調されて順次出力Ｄｅｔ.-ＯＵＴ
としてＣＤＳ回路２７に供給される。

【００３３】水平走査パルスφＨ(S),φＨ(N) の後半の
タイミングでは、次の画素信号の出力に備えて、検出キ
ャパシタ２５と切り替えスイッチ２２ｓ，２２ｎのうち
導通している方に接続されている水平信号線２０ｓ，２
０ｎがリセットパルスφＲによってリセットされる。こ
のように順次出力Ｄｅｔ.-ＯＵＴとしてＣＤＳ回路２７
に供給される第１，第２の画素信号は、ＣＤＳ回路２７
で相関２重サンプリングされる。これにより、画素の表
面電位のバラツキ等に起因する固定パターンノイズが除
去された映像信号ＯＵＴを得ることができる。

【００３４】上述したように、第１，第２の水平スイッ
チ１９ｓ，１９ｎに対してそれぞれ第１，第２の水平信
号線２０ｓ．２０ｎを割り当てるとともに、これら水平
信号線２０ｓ．２０ｎの各出力端に第１，第２の切り替
えスイッチ２２ｓ，２２ｎを接続し、水平出力回路２３
から見て第１，第２の切り替えスイッチ２２ｓ，２２ｎ
が交互に導通するように制御する構成としたことによ
り、実効的な水平信号線の容量Ｃｂを従来の半分近くま
で低減できるので、水平信号線の容量Ｃｂによる水平出
力回路２３の利得の低減を抑えることができる。

【００３５】ところで、水平出力回路を２つ具備し、画
素リセット前と画素リセット後の２つの画素信号を得る
ととともにその差分をとることにより、画素の表面電位
のバラツキ等に起因する固定パターンノイズの除去を可
能とした増幅型固体撮像素子がある。かかる増幅型固体
撮像素子でも、水平信号線を２本有する構成となってい
る。その構成の概略を図８に示す。

【００３６】図８において、画素トランジスタ５１が行
列状に多数配列されている。この画素トランジスタ５１
において、各ゲート電極が行単位で垂直選択線５２に、
各ソース電極が列単位で垂直信号線５３にそれぞれ接続
され、各ドレイン電極には電源線５４を介して電源電圧
ＶＤが供給されている。以上により、画素部５０が構成
されている。垂直選択線５２の各々は、垂直走査回路５
５の各行の出力端に接続されている。

【００３７】垂直走査回路５５はシフトレジスタ等によ
って構成され、垂直走査しつつ各行ごとに画素信号を読
み出すために各垂直選択線５２に垂直走査パルスφＶ
（φＶ1,…，φＶm,φＶm+1,…）を与える。垂直信号線
５３の各々は水平走査回路５６に接続されている。水平
走査回路５６は、ＭＯＳトランジスタからなる第１，第
２の動作スイッチ５７ｓ，５７ｎ、第１，第２のキャパ
シタ５８ｓ，５８ｎ、ＭＯＳトランジスタからなる第
１，第２の水平スイッチ５９ｓ，５９ｎ、水平信号線６
０ｓ，６０ｎおよび水平シフトレジスタ６１によって構
成されている。

【００３８】この水平走査回路５６において、動作スイ
ッチ５７ｓ，５７ｎの各ゲート電極には、動作パルスφ
ＯＰＳ，φＯＰＮが印加される。動作スイッチ５７ｓ，
５７ｎの各ドレイン電極には垂直信号線５３が接続さ
れ、各ソース電極にはキャパシタ５８ｓ，５８ｎの各一
端および水平スイッチ５９ｓ，５９ｎの各ドレイン電極
がそれぞれ接続されている。キャパシタ５８ｓ，５８ｎ
の各他端は接地されている。水平スイッチ５９ｓ，５９
ｎの各ソース電極は、水平信号線６０ｓ，６０ｎに接続
され、各ゲート電極は水平シフトレジスタ６１の各列の
出力端に接続されている。

【００３９】水平シフトレジスタ６１は、水平走査しつ
つ各列ごとにキャパシタ５８ｓ，５８ｎに保持された画
素信号を読み出すために、水平スイッチ５９ｓ，５９ｎ
のゲート電極の各々に対して水平走査パルスφＨ(S)(φ
Ｈ(S)1，…，φＨ(S)n，φＨ(S)n+1，…），φＨ(N)(φ
Ｈ(N)1，…，φＨ(N)n，φＨ(N)n+1，…）を与える。水
平信号線６０ｓ，６０ｎの各出力端は、水平出力回路６
３ｓ，６３ｎの各入力端にそれぞれ接続されている。

【００４０】水平出力回路６３ｓ，６３ｎは、水平信号
線６０ｓ，６０ｎの各出力端に各反転入力端が接続さ
れ、かつ各非反転入力端に所定のバイアス電圧ＶＢが印
加された差動増幅器６４ｓ，６４ｎと、これら差動増幅
器６４ｓ，６４ｎの各反転入力端と各出力端との間に接
続された検出キャパシタ６５ｓ，６５ｎと、これら検出
キャパシタ６５ｓ，６５ｎの各々に並列に接続されたＭ
ＯＳトランジスタからなるリセットスイッチ６６ｓ，６
６ｎとから構成されている。リセットスイッチ６６ｓ，
６６ｎの各ゲート電極には、リセットパルスφＲが印加
される。

【００４１】水平出力回路６３ｓ，６３ｎの各出力信号
は、感度補正回路６７ｓ，６７ｎを介して差動増幅器６
８の２入力となる。そして、この差動増幅器６８におい
て、画素リセット前の第１の画素信号、即ち画素の表面
電位のバラツキ等に起因する固定パターンノイズを含む
信号成分と、画素リセット後の第２の画素信号、即ちノ
イズ成分との差分がとられる。これにより、画素の表面
電位のバラツキ等に起因する固定パターンノイズが除去
された映像信号ＯＵＴが得られる。

【００４２】この従来例に係る増幅型固体撮像素子にお
いても、２本の水平信号線６０ｓ，６０ｎを有してお
り、実効的な水平信号線の容量Ｃｂを半分近くまで低減
できるので、水平信号線の容量Ｃｂによる水平出力回路
６３ｓ，６３ｎの利得低減を抑えることができる。しか
しながら、水平出力回路６３ｓ，６３ｎが別々に設けら
れていると、相関２重サンプリングができないため、水
平出力回路６３ｓ，６３ｎから発生する低域のランダム
ノイズ、特に１／ｆノイズを抑圧することができず、Ｓ
／Ｎの劣化を引き起こしたり、水平出力回路６３ｓ，６
３ｎ相互のバラツキのために第１，第２の画素信号の感
度が違ってしまい、その感度差を補正するための回路６
７ｓ，６７ｎが必要になってしまう。

【００４３】これに対し、本発明のように、画素の表面
電位のバラツキ等に起因する固定パターンノイズを除去
するのに、画素リセット前後の信号を順次出力し、相関
２重サンプリングを行う構成の増幅型固体撮像素子にお
いて、画素リセット前後の信号に対して別々の水平信号
線２０ｓ，２０ｎを用意し、それぞれの出力端に接続し
た切り替えスイッチ２２ｓ，２２ｎを交互に切り替える
制御を行い、１つの水平出力回路２３から画素リセット
前後の信号を順次出力することにより、Ｓ／Ｎの劣化を
引き起こしたり、画素リセット前後の信号に感度差を生
じさせたりすることなく、水平出力回路２３の利得の低
減を抑えることができる。

【００４４】図４は、本発明に係るカメラの一例を示す
概略構成図である。図４において、被写体からの光はレ
ンズ４１等の光学系を経て撮像素子４２の撮像エリアに
入射する。撮像素子４２としては、先述した画素の表面
電位のバラツキに起因する固定パターンノイズを除去可
能な増幅型固体撮像素子が用いられる。この撮像素子４
２は、駆動回路４３によって駆動される。撮像素子４２
の出力信号は、信号処理回路４４において所定の信号処
理が行われる。撮像素子４２の駆動回路４３および信号
処理回路４４は、システムコントローラ４５によって制
御される。

【００４５】このように、Ｓ／Ｎの劣化を引き起こした
り、画素リセット前後の信号に感度差を生じさせたりす
ることなく、水平信号線の寄生容量に起因する水平出力
回路の利得低減を防止可能な増幅型固体撮像素子を撮像
デバイスとして用いることにより、カメラの性能を向上
できることになる。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
画素リセット前の信号と画素リセット後の信号に対して
それぞれ第１，第２の水平信号線を割り当てるととも
に、これら水平信号線の各出力端に第１，第２の切り替
えスイッチを接続し、水平出力回路から見て第１，第２
の切り替えスイッチが交互に導通するように制御する構
成としたことにより、実効的な水平信号線の寄生容量を
従来の半分近くまで低減できるので、水平信号線の寄生
容量に起因する出力回路の利得の低減を抑えることがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す概略構成図である。

【図２】ＣＤＳ回路の構成の一例を示すブロック図であ
る。

【図３】本発明に係るタイミングチャートである。

【図４】本発明に係るカメラの一例を示す概略構成図で
ある。

【図５】Ｘ‐Ｙアドレス型固体撮像素子の概略構成図で
ある。

【図６】一従来例を示す概略構成図である。

【図７】従来例に係るタイミングチャートである。

【図８】他の従来例を示す概略構成図である。

【符号の説明】

１０画素部１１画素トランジスタ１２垂
直選択線１３垂直信号線１５垂直走査回路１６水
平走査回路１７ｓ，１７ｎ動作スイッチ１８ｓ，１８ｎキ
ャパシタ１９ｓ，１９ｎ水平スイッチ２０ｓ，２０ｎ水
平信号線２１水平シフトレジスタ２２ｓ，２２ｎ切り替
えスイッチ２３水平出力回路２７ＣＤＳ回路２８出
力回路３１，３２，３３サンプルホールド回路３４差
動増幅器

Claims

【特許請求の範囲】

【請求項１】行列状に配置された複数の画素と、垂直選択線で共通に接続された同一行の画素の制御電極
を制御する垂直走査回路と、同一列の画素の主電極が共通に接続された垂直信号線を
介して供給される画素リセット前の信号と画素リセット
後の信号とを第１，第２の水平信号線を通して行単位で
順次出力する水平走査回路と、前記第１，第２の水平信号線の各々の出力端に各入力端
が接続されかつ各出力端が共通に接続された第１，第２
の切り替えスイッチと、前記第１，第２の切り替えスイッチの共通出力端に入力
端が接続された出力回路とを備えたことを特徴とする固
体撮像素子。
【請求項２】前記出力回路は、前記第１，第２の切り
替えスイッチの共通出力端に入力端が接続された水平出
力回路と、前記水平出力回路の出力信号を相関２重サン
プリングするＣＤＳ回路とからなることを特徴とする請
求項１記載の固体撮像素子。
【請求項３】行列状に配置された複数の画素と、垂直
選択線で共通に接続された同一行の画素の制御電極を制
御する垂直走査回路と、同一列の画素の主電極が共通に
接続された垂直信号線を介して供給される画素リセット
前の信号と画素リセット後の信号とを第１，第２の水平
信号線を通して行単位で順次出力する水平走査回路と、
前記第１，第２の水平信号線の各々の出力端に各入力端
が接続されかつ各出力端が共通に接続された第１，第２
の切り替えスイッチと、前記第１，第２の切り替えスイ
ッチの共通出力端に入力端が接続された出力回路とを備
えた固体撮像素子において、前記画素リセット前の信号と前記画素リセット後の信号
とを順次前記第１，第２の水平信号線に出力し、その出力に同期して前記第１，第２の切り替えスイッチ
を交互に導通させて前記画素リセット前の信号と前記画
素リセット後の信号とを順次前記出力回路から出力させ
ることを特徴とする固体撮像素子の駆動方法。
【請求項４】前記出力回路において、前記画素リセッ
ト前の信号と前記画素リセット後の信号とを相関２重サ
ンプリングすることを特徴とする請求項３記載の固体撮
像素子の駆動方法。
【請求項５】行列状に配置された複数の画素と、垂直
選択線で共通に接続された同一行の画素の制御電極を制
御する垂直走査回路と、同一列の画素の主電極が共通に
接続された垂直信号線を介して供給される画素リセット
前の信号と画素リセット後の信号とを第１，第２の水平
信号線を通して行単位で順次出力する水平走査回路と、
前記第１，第２の水平信号線の各々の出力端に各入力端
が接続されかつ各出力端が共通に接続された第１，第２
の切り替えスイッチと、前記第１，第２の切り替えスイ
ッチの共通出力端に入力端が接続された出力回路とを備
えた固体撮像素子と、前記固体撮像素子の撮像エリアに入射光を導く光学系
と、前記固体撮像素子の出力信号を処理する信号処理回路と
を具備することを特徴とするカメラ。