JP2016208421A

JP2016208421A - 撮像装置およびその制御方法

Info

Publication number: JP2016208421A
Application number: JP2015090871A
Authority: JP
Inventors: 石井　美絵; Mie Ishii; 美絵石井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2015-04-27
Filing date: 2015-04-27
Publication date: 2016-12-08

Abstract

【課題】クロップ撮影において、精度良く横縞状ノイズを補正する。【解決手段】撮像素子から画素信号を出力する領域を選択し、選択された領域の画素から撮像信号を読み出すとともに、選択されなかった領域の少なくとも一部の画素からノイズ信号を読み出し、ノイズ信号に基づいて前記ノイズ信号と同一行の撮像信号を補正する。【選択図】図５

Description

本発明は、撮像装置およびその制御方法に関する。

近年、デジタル一眼レフカメラやビデオカメラに、ＣＭＯＳ撮像素子が多く使用されている。また、撮像素子の画素数が多画素化され、最近では、１０００万画素を超える撮像素子が多くなってきている。このような多画素化により画素サイズが縮小傾向にあり、１画素で蓄積できる電荷が少なくなる。

一方、撮像の高速化、高ＩＳＯ化が求められており、高ＩＳＯ化に対応するためには、得られた撮像信号に対してより大きなゲインをかける必要がある。ゲインを大きくすると光信号成分だけではなく、回路等で発生するノイズ成分も増幅されてしまうため、高ＩＳＯの画像は低ＩＳＯの画像よりもノイズが大きくなる。

ノイズには、行または列ごとに一様のレベル差となって出力画像に現れるパターンノイズがある。例えば、撮像素子に供給する各種基準電源やグラウンド（ＧＮＤ）が共通であり、選択行の読み出し動作中にこれらの電源やＧＮＤの電位が変動すると、その際に読み出されていた画素の出力信号には、ほぼ一様のレベル差が生じる。

通常、撮像素子の信号読み出しは画面左上から１行ずつ左から右へと読み出される。電源やＧＮＤの電位変動によって発生したレベル差は、ほぼ行ごとのレベル差となって現れる。このような水平方向に一様なパターンノイズを、本出願では横縞ノイズと呼ぶ。なお、電源やＧＮＤの変動がランダムであれば、横縞ノイズもランダムになる。

このようなランダムな横縞ノイズを補正する手法として、撮像素子の遮光されたオプティカルブラック（ＯＢ）画素の出力信号のライン平均値を算出し、その行の有効画素の画素信号からＯＢ画素のライン平均値を減算する方法がある（特許文献１）。

特開平７−６７０３８号

しかし、ＯＢ画素の画素信号のライン平均値を減算する方法において、ランダムノイズが多い画像中においては、縞状ノイズを補正するための補正値を算出するのが困難である。また、横縞ノイズを精度良く補正するために、ＣＭＯＳ撮像素子のレイアウトとしてＯＢ画素を数百列も割り当てるのは現実的とはいえない。

本発明は、ＯＢ画素を増やすことなく、精度良く横縞ノイズを補正することのできる撮像装置を提供することを目的とする。

本発明は、上記課題を解決するためになされたものであり、複数の画素が行列状に配置された画素領域と、前記画素領域から信号を読み出す読み出し手段と、前記読み出し手段により前記画素領域の有効画素領域から信号を読み出す画素領域を選択する選択手段と、前記選択手段により選択された第１の画素領域から撮像信号を読み出し、前記有効画素領域の前記第１の画素領域と異なる第２の画素領域からノイズ信号を読み出すように前記読み出し手段を制御する制御手段と、前記ノイズ信号に基づいて、前記ノイズ信号と同一行から読み出した前記撮像信号を補正する補正手段と、を有することを特徴とする。

本発明によれば、精度良く横縞ノイズを補正することができる。

実施例に係る固体撮像装置の全体ブロック図。実施例に係る撮像素子の構成を示すブロック図。実施例１に係る画素回路及び列回路を説明する図。撮像素子の有効画素領域における、信号読み出し領域を示した図。撮像素子の信号読み出し動作例を示すタイミングチャート。実施例２に係る画素回路及び列回路を説明する図。実施例２の変形例に係る画素回路及び列回路を説明する図。実施例２の変形例２に係る画素回路及び列回路を説明する図。

以下に、本発明を実施するための実施例を詳しく説明する。

（実施例１）
図１は、本発明の代表的な実施例を示す撮像装置１００のブロック図である。

図１において、撮影レンズ１０１を通過した被写体からの像光は、絞り１０２を介して撮影レンズ１０１の焦点位置近傍にある撮像素子１０３上に結像する。撮像素子１０３は例えばＣＭＯＳ撮像素子であり、撮影レンズ１０１により結像された被写体像を撮像して画像として取り込む。

アナログ信号処理回路（ＡＦＥ）１０４は、撮像素子１０３から出力される画像信号に対して相関二重サンプリング処理、信号増幅、基準レベル調整、Ａ／Ｄ変換処理等を行う。デジタル信号処理回路（ＤＦＥ）１０５は、ＡＦＥ１０４から出力される画像信号に対して基準レベル調整等のデジタル画像処理を行う。

画像処理回路１０６は、ＤＦＥ１０５から出力された画像信号に対して、後述するＡ像、Ｂ像の相関演算や焦点検出、また所定の画像処理や欠陥補正等を施す。メモリ回路１０７は、画像処理回路１０６から出力された画像信号等を記録保持する不揮発性メモリである。記録回路１０８は、メモリカード等の記録媒体であり、メモリ回路１０７と同様に画像処理回路１０６から出力された画像信号等を記録保持する。

制御回路１０９は、撮像素子１０３や画像処理回路１０６等の撮像装置全体を統括的に駆動制御する。操作回路１１０は、撮像装置１００に備え付けられた操作部材からの信号を受け付け、制御回路１０９に対してユーザーの命令を反映する。表示回路１１１は、撮影された画像やライブビュー画像、各種設定画面等を表示する。

次に、撮像素子１０３の構成を図２及び図３を用いて説明する。図２は、本発明の実施例における撮像素子１０３の構成例を示すブロック図である。

図２に示すように撮像素子１０３の画素領域には、複数の画素２００が行列状に配置されている。なお、図２では説明を簡略にするために画素２００を８行８列の計６４個として図示するが、実際には数百万、数千万の画素２００が配置されている。各画素にはそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが設けられ、画素２００はベイヤー配列に従って配列されている。

図２において、画素２００の各々に記載されている文字及び数字は、設けられるカラーフィルタの色と画素アドレスを示している。例えばＧ０１は、０行１列目のＧ画素である。画素領域の各列には、列信号線２０１が設けられている。列信号線２０１には、垂直走査回路２０８の駆動制御により各列の各画素２００からノイズ信号と画素信号が読み出される。電流源２０２は、各列信号線２０１に接続される。

列信号線２０１には列回路２０３が接続され、各列信号線２０１に読み出されたノイズ信号と画素信号が入力される。列回路２０３に読み出されたノイズ信号と画素信号は、ｎチャネルトランジスタ３２０、３２１を介して差動増幅器３２５に入力される。差動増幅器３２５は、画素信号とノイズ信号の差分を出力する。

列回路２０３は画素領域の上下に配置されており、奇数列の列信号線２０１がチャンネル１（ＣＨ１）の列回路２０３に接続され、偶数列の列信号線２０１がチャンネル２（ＣＨ２）の列回路２０３に接続されている。水平走査回路２０７は、トランジスタ３２０、３２１のオン／オフを制御する。

垂直走査回路２０８は、各行ごとに接続される制御信号線２０９を介して各行の画素２００を選択的に駆動することで、選択した行に配置されている画素２００から信号を読み出す。なお、図２では０行目の制御信号線２０９のみ記載しているが、実際には各行に配置されている。

図３は、実施例１における撮像素子１０３の画素回路及び列回路の一例を示す図である。

画素２００は、フォトダイオード（光電変換部、以下ＰＤと表記）３０１、ＭＯＳトランジスタで構成される転送スイッチ３０２、リセットスイッチ３０３、フローティングディフュージョン（電荷電圧変換部、以下ＦＤと表記）３０４を有する。さらに、ソースフォロワアンプ（ＳＦ）３０５、選択スイッチ３０６を有する。

ＰＤ３０１は、撮像レンズによって結像された光学像を受けて電荷を発生し、蓄積する。ＰＤ３０１で蓄積された電荷は、転送スイッチ３０２を介してＦＤ３０４に転送される。ＦＤ３０４に転送された電荷は、電圧に変換されてＳＦ３０５から出力される。各画素を列信号線３０７と接続する選択スイッチ３０６がオンになることで、画素信号がＳＦ３０５から列信号線３０７に出力される。

リセットスイッチ３０３は、ＦＤ３０４の電位をリセット電源電圧ＶＤＤにリセットするとともに、転送スイッチ３０２を介してＰＤ３０１の電位をリセット電源電圧ＶＤＤにリセットする。転送スイッチ３０２、リセットスイッチ３０３、選択スイッチ３０６は、それぞれ垂直走査回路２０８に接続されている制御信号線２０９に出力される制御信号ＰＴＸ、ＰＲＥＳ、ＰＳＥＬによってオン／オフが制御される。

スイッチ３０８は、水平走査回路２０７から出力される制御信号ＰＶＬにより列ごとにオン／オフが制御され、列信号線３０７と列回路３１０とを接続／遮断する。なお、スイッチ３０８がオフしたときにスイッチ３０９がオンし、列回路３１０はグラウンドに接地される。

続いて、列回路３１０の回路構成について説明する。列回路３１０は、クランプ容量３１１、基準電源３１４、オペアンプ３１３、フィードバック容量３１２、容量３１６，３１７、スイッチ３１５，３１８〜３２１を備えている。

基準電源３１４は、オペアンプ３１３に基準電圧Ｖｒｅｆを供給する。スイッチ３１５は、リセット信号ＰＣ０Ｒによりオン／オフが制御され、フィードバック容量３１２の両端をショートさせる。

容量３１６，３１７は、オペアンプ３１３により増幅された信号の信号電圧を保持する。スイッチ３１８，３１９は、それぞれ制御信号ＰＴＳ，ＰＴＮによりオン／オフが制御され、容量３１６，３１７への信号の書き込みを制御する。

スイッチ３２０，３２１は、それぞれ水平走査回路２０７からの制御信号ＰＨＳ，ＰＨＮによりオン／オフが制御され、容量３１６，３１７に保持された信号を水平出力線３２３，３２４を介して差動増幅器３２５に出力する。

ところで、本実施例の撮像装置は、撮像素子における画素領域の一部領域の画素から撮像信号を読み出して画像を取得するクロップ撮影機能を備えている。クロップ撮影機能は、カメラの液晶モニタに撮像した画像を表示するライブビュー機能における拡大表示や、動画撮影において使用される。例えば、撮像素子の中央領域の画素から撮像信号を読み出せば、疑似的にズームアップされた画像を得ることができる。そして、画像処理で画像を切り出す場合と比べて撮像素子から画像処理部まで転送するデータ量が少なくなるため、撮像処理の高速化の観点で有利である。

本実施例における、クロップ撮影時の信号読み出し制御について説明する。図４は、撮像素子の有効画素領域におけるクロップ撮影時の撮像信号読み出し領域を示した図である。

図４における横方向（水平方向）の座標をＸ、縦方向（垂直方向）の座標をＹとした場合に、座標（Ｘ２、Ｙ１）、（Ｘ２、Ｙ２）、（Ｘ３、Ｙ１）、（Ｘ３、Ｙ２）で囲まれた矩形領域がクロップ撮影領域である。

また、クロップ撮影に使用されない画素領域の一部領域を後述する横縞ノイズ検出のための横縞ノイズ信号の取得領域として使用する。例えば、座標（Ｘ１、Ｙ１）、（Ｘ１、Ｙ２）、（Ｘ２、Ｙ１）、（Ｘ２、Ｙ２）で囲まれた矩形領域と、座標（Ｘ３、Ｙ１）、（Ｘ３、Ｙ２）、（Ｘ４、Ｙ１）、（Ｘ４、Ｙ２）で囲まれた矩形領域を横縞ノイズ取得領域として使用する。

クロップ撮影を行う場合、垂直走査回路２０８および水平走査回路２０７により読み出し画素領域を制御することで有効画素領域において必要な領域のみから撮像信号を読み出すことができる。すなわち、垂直走査回路２０８により画素領域の所望の行の画素に対して各種制御信号を供給するとともに、水平走査回路２０７により画素領域の所望の列に対して制御信号ＰＨＳ，ＰＨＮを供給するように制御する。このように制御することで、クロップ撮影領域（第１の画素領域）を選択する。また、同様にして、横縞ノイズ取得領域（第２の画素領域）を選択する。

図５は、図３の回路構成の撮像素子に対する読み出し駆動制御の一例を示すタイミングチャートである。

クロップ撮影領域（第１の画素領域）から撮像信号を読み出す場合には、水平走査回路２０７の制御により、クロップ撮影領域に対応した列に対して制御ＰＶＬをＨｉｇｈレベルとなるように駆動する。制御信号ＰＶＬをＨｉｇｈレベルとすることでスイッチ３０８がオンし、列信号線３０７と列回路３１０は接続された状態となる。以下に説明する制御は、垂直走査制御２０８により選択された行の全画素に対して同時に行う。

時刻ｔ０において、ＰＤ３０１からの電荷の読み出しに先立ち、リセットスイッチ３０３の制御信号ＰＲＥＳがＨｉｇｈレベルになる。これによって、ＳＦ３０５のゲートであるＦＤ３０４がリセット電源電圧ＶＤＤにリセットされる。

時刻ｔ１において、制御信号ＰＳＥＬをＨｉｇｈレベルとして選択スイッチ３０６をオンし、ＳＦ３０５を動作状態とする。時刻ｔ２において、制御信号ＰＲＥＳをＬｏｗレベルとすることでＦＤ３０４のリセットを解除する。このときのＦＤ３０４の電位が列信号線３０７にリセット信号レベル（リセットノイズ成分）として読み出され、列回路３１０に入力される。

時刻ｔ３において、リセット信号ＰＣ０ＲをＬｏｗレベルとすることでスイッチ３１５をオフする。

時刻ｔ４において制御信号ＰＴＮをＨｉｇｈレベル、時刻ｔ５において制御信号ＰＴＮをＬｏｗレベルとしてスイッチ３１９をオンオフ動作させることにより、オペアンプ３１３により増幅されたリセット信号レベルが容量３１７に書き込まれる。

時刻ｔ６において制御信号ＰＴＸをＨｉｇｈレベル、時刻ｔ７において制御信号ＰＴＸをＬｏｗレベルとして転送スイッチ３０２をオンオフ動作させることにより、ＰＤ３０１に蓄積された光電荷をＦＤ３０４に転送する。そして、ＦＤ３０４に転送された電荷量に応じた電位変動が列信号線３０７に光信号レベル（光成分＋リセットノイズ成分）として読み出され、列回路３１０に入力される。

時刻ｔ８において制御信号ＰＴＳをＨｉｇｈレベル、時刻ｔ９において制御信号ＰＴＳをＬｏｗレベルとしてスイッチ３１８をオンオフ動作させることにより、オペアンプ３１３により増幅された光信号レベルが容量３１６に書き込まれる。

時刻ｔ１０において、制御信号ＰＲＥＳをＨｉｇｈレベルとすることで、ＦＤ３０４をリセット状態にする。

続いて、容量３１６，３１７に保持された信号を水平走査回路２０７により読み出す。時刻ｔ１１から時刻ｔ１２の間に、列回路３１０ごとに制御信号ＰＨＳ、ＰＨＮを順次Ｈｉｇｈレベル、Ｌｏｗレベルとしスイッチ３２０，３２１を動作させる。そして、容量３１６，３１７に保持された信号が水平出力線３２３，３２４を介して差動増幅器３２５に出力される。差動増幅器３２５は、光信号レベル（光成分＋リセットノイズ成分）とリセット信号レベル（リセットノイズ成分）との差分を差動増幅して、光成分に対応する信号を出力する。

一方、横縞ノイズ取得領域（第２の画素領域）から横縞ノイズ信号を読み出す場合には、水平走査回路２０７の制御により、横縞ノイズ取得領域に対応した列に対しては制御信号ＰＶＬをＬｏｗレベルとなるように駆動する。制御信号ＰＶＬをＬｏｗレベルとすることでスイッチ３０９がオンするとともにスイッチ３０８がオフになり、列信号線３０７と列回路３１０は切り離された状態となる。このとき、列回路３１０には、スイッチ３０９を介してグラウンド電位が入力されることになる。

ここで、電源やグラウンドの電位が変動すると、その際に読み出されていた行の画素の出力信号には、ほぼ一様のレベル差が発生する。すなわち、同時に読み出される同じ行の画素の出力信号には、ほぼ同じレベルのノイズ成分が含まれることになり、一様のパターンノイズとなって出力画像に現れる。このような水平方向に一様なパターンノイズを、本出願では横縞ノイズと呼ぶ。

列信号線３０７と列回路３１０とが切り離され、スイッチ３０９を介してグラウンド電位が列回路３１０に入力された状態で読み出された信号には、読み出し動作中の電源電位やグラウンド電位の変動の影響による横縞ノイズの原因となるノイズ成分が含まれる。

次に、本実施例における横縞ノイズの補正処理について説明する。横縞ノイズ補正処理は、横縞ノイズ取得領域から読み出した横縞ノイズ信号を用いてＤＦＥ１０５や画像処理回路１０６などで実施する。

まず、横縞ノイズ取得領域から読み出された横縞ノイズ信号の平均値Ｎａｖｅを各行ごとに算出する。例えば、ｉ行目の横縞ノイズ信号の平均値をＮａｖｅ（ｉ）とする。図４の場合、平均値Ｎａｖｅ（ｉ）は、ｉ行目におけるＸ１〜Ｘ２−１，Ｘ３〜Ｘ４−１列の画素から出力される信号の平均値となる。

次に、以下に示す式１を用いて、クロップ撮影領域から読み出されたｉ行目ｊ列目の撮像信号Ｓ（ｉ、ｊ）からｉ行目の横縞ノイズ信号の平均値Ｎａｖｅ（ｉ）を引くことにより、横縞ノイズが補正された補正後の撮像信号Ｓ‘（ｉ、ｊ）を得ることができる。すなわち、横縞ノイズ信号に基づいて、横縞ノイズ信号を読み出した画素と同一行にある画素から読み出した撮像信号の横縞ノイズを補正することができる。
Ｓ‘（ｉ、ｊ）＝Ｓ（ｉ、ｊ）−Ｎａｖｅ（ｉ）・・・（式１）

なお、横縞ノイズの補正方法はこれに限らず、例えば、左側の画素領域で得られた横縞ノイズ信号の左側平均値Ｎａｖｅ＿Ｌ（ｉ）と右側の領域で得られた横縞ノイズ信号の右側平均値Ｎａｖｅ＿Ｒ（ｉ）をそれぞれ算出してもよい。そして、撮像信号の補正の際には、補正対象となる画素が位置する列によって左側平均値Ｎａｖｅ＿Ｌ（ｉ）を用いて補正するか、右側平均値Ｎａｖｅ＿Ｒ（ｉ）を用いて補正するのかを切り替えても良い。また、左側平均値Ｎａｖｅ＿Ｌ（ｉ）と右側平均値Ｎａｖｅ＿Ｒ（ｉ）の重みづけにより各列に対応した補正値を演算しても良い。

ここで、図２に示したような画素領域の上下に列回路２０３が配置されているような撮像素子の場合、読み出し動作中に受ける電源やグラウンドの電位変動の影響は画素領域の上下で異なる。このような構成では、上側の列回路２０３から読み出した撮像信号は上側の列回路２０３から読み出した横縞ノイズ信号を用いて補正することが望ましい。また、下側の列回路２０３から読み出した撮像信号は、下側の列回路２０３から読み出した横縞ノイズ信号を用いて補正することが望ましい。

また、横縞ノイズ取得領域として使用する列数を撮影条件に応じて変更しても良い。例えば、画素信号の読み出し時間を短くしたい高いフレームレートで撮像素子を駆動する場合や、ノイズが少ない低ＩＳＯ感度設定時には使用する列数を減らし、ノイズが増加する高ＩＳＯ感度設定時には使用する列数を増やしてもよい。

以上のように本実施例によれば、撮像素子の一部の画素領域の撮像信号のみを読み出して画像を取得するクロップ撮影において、画像取得に使用しない画素を用いて横縞ノイズ信号を読み出して同一行の撮像信号を補正するように構成した。そして、ＯＢ画素数を増やすことなく、また、撮像画像に影響を与えることなく、サンプリングされた横縞ノイズ信号から補正値を算出することができるため、精度良く横縞ノイズを補正することが可能となる。

（実施例２）
上記した実施例１では、横縞ノイズ取得領域から横縞ノイズ信号を読み出す場合には、列信号線３０７と列回路３１０は切り離した状態で読み出された信号に基づいて、横縞ノイズを補正する構成について説明した。これに対し、本実施例では、横縞ノイズ信号読み出しの他の実施例について説明する。

横縞ノイズ取得領域から横縞ノイズ信号を読み出す場合、横縞ノイズ信号の読み出しに使用する画素について、図５の時刻ｔ６から時刻ｔ７において制御信号ＰＴＸにより転送スイッチ３０２をオンオフしないように駆動制御する。なお、本実施例では、列信号線３０７と列回路３１０とを切り離し可能な構成とする必要がない。

図６は、実施例２における撮像素子１０３の画素回路及び列回路の一例を示す図である。なお、図３で説明した実施例１の撮像素子１０３の画素回路及び列回路と同じ構成要素には同じ符号を付し、説明を省略する。図６では、列信号線３０７と列回路３１０の接続／遮断を制御するスイッチ３０８，３０９及び制御信号ＰＶＬを供給する信号線がない。

その代わりに、転送スイッチ３０２のオンオフを制御する信号線にＡＮＤ回路６０１が接続された構成となっている。ＡＮＤ回路６０１には、垂直走査回路２０８から供給される制御信号ＰＴＸと、水平走査回路２０７から供給される制御信号ＰＴＸ＿ＳＷが入力される。

制御信号ＰＴＸ＿ＳＷをＨｉｇｈレベルにすれば、制御信号ＰＴＸに応じて転送スイッチ３０２がオンオフ駆動されるが、制御信号ＰＴＸ＿ＳＷがＬｏｗレベルの場合には、制御信号ＰＴＸの信号レベルにかかわらず転送スイッチ３０２はオフ状態が保たれる。

すなわち、図５の時刻ｔ６から時刻ｔ７において、横縞ノイズ取得領域の画素については制御信号ＰＴＸ＿ＳＷがＬｏｗレベルとなるように制御し、クロップ撮影領域の画素については制御信号ＰＴＸ＿ＳＷがＨｉｇｈレベルとなるように制御する。なお、時刻ｔ０から時刻ｔ５までの処理および時刻ｔ８以降の処理は、実施例１で説明した図５と同様であるため、ここでは説明を省略する。

このようにして読み出された信号には、読み出し動作中の電源電位やグラウンド電位の変動の影響による横縞ノイズの原因となるノイズ成分が含まれる。横縞ノイズ補正処理は、横縞ノイズ取得領域から読み出した横縞ノイズ信号を用いてＤＦＥ１０５や画像処理回路１０６などで実施する。なお、本実施例における横縞ノイズの補正処理については、実施例１と同様であるため、ここでは説明を省略する。

図７は、実施例２における撮像素子１０３の画素回路及び列回路の変形例を示す図である。図３で説明した実施例１の撮像素子１０３の画素回路及び列回路と同じ構成要素には同じ符号を付し、説明を省略する。図７でも、列信号線３０７と列回路３１０の接続／遮断を制御するスイッチ３０８，３０９及び制御信号ＰＶＬを供給する信号線がない。

その代わりに、リセットスイッチ３０３のオンオフを制御する信号線にＯＲ回路７０１が接続された構成となっている。ＯＲ回路７０１には、垂直走査回路２０８から供給される制御信号ＰＲＥＳと、水平走査回路２０７から供給される制御信号ＰＲＥＳ＿ＳＷが入力される。

制御信号ＰＲＥＳ＿ＳＷをＨｉｇｈレベルにすれば、制御信号ＰＲＥＳの信号レベルにかかわらずリセットスイッチ３０３は常にオン状態に保たれる。

すなわち、図５の時刻ｔ６から時刻ｔ７において、横縞ノイズ取得領域の画素については制御信号ＰＲＥＳ＿ＳＷがＨｉｇｈレベルとなるように制御し、クロップ撮影領域の画素については制御信号ＰＲＥＳ＿ＳＷがＬｏｗレベルとなるように制御する。なお、時刻ｔ０から時刻ｔ５までの処理および時刻ｔ８以降の処理は、実施例１で説明した図５と同様であるため、ここでは説明を省略する。

図８は、実施例２の変形例２のＣＭＯＳ撮像素子１０３の画素回路及び列回路のさらに他の変形例を示す図である。なお、図３で説明した実施例１の撮像素子１０３の画素回路及び列回路と同じ構成要素には同じ符号を付し、説明を省略する。図８では、列信号線３０７と列回路３１０の接続／遮断を制御するスイッチ３０８，３０９及び制御信号ＰＶＬを供給する信号線がない。

その代わりに、選択スイッチ３０６のオンオフを制御する信号線にＡＮＤ回路８０１が接続された構成となっている。ＡＮＤ回路８０１には、垂直走査回路２０８から供給されている制御信号ＰＳＥＬと、水平走査回路２０７から供給される制御信号ＰＳＥＬ＿ＳＷが入力される。

制御信号ＰＳＥＬ＿ＳＷをＨｉｇｈレベルにすれば、制御信号ＰＳＥＬに応じて選択スイッチ３０６がオンオフ駆動される。これに対し、制御信号ＰＳＥＬ＿ＳＷがＬｏｗレベルの場合、制御信号ＰＳＥＬの信号レベルにかかわらず選択スイッチ３０２はオフ状態に保たれる。

すなわち、図５の時刻ｔ６から時刻ｔ７において、横縞ノイズ取得領域の画素については制御信号ＰＳＥＬ＿ＳＷがＬｏｗレベルとなるように制御し、クロップ撮影領域の画素については制御信号ＰＳＥＬ＿ＳＷがＨｉｇｈレベルとなるように制御する。なお、時刻ｔ０から時刻ｔ５までの処理および時刻ｔ８以降の処理は、実施例１で説明した図５と同様であるため、ここでは説明を省略する。

（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０３撮像素子
１０５ＤＦＥ
１０６画像処理回路

Claims

複数の画素が行列状に配置された画素領域と、
前記画素領域から信号を読み出す読み出し手段と、
前記読み出し手段により前記画素領域の有効画素領域から信号を読み出す画素領域を選択する選択手段と、
前記選択手段により選択された第１の画素領域から撮像信号を読み出し、前記有効画素領域の前記第１の画素領域と異なる第２の画素領域からノイズ信号を読み出すように前記読み出し手段を制御する制御手段と、
前記ノイズ信号に基づいて、前記ノイズ信号と同一行から読み出した前記撮像信号を補正する補正手段と、
を有することを特徴とする撮像装置。
前記第２の画素領域として使用する列数を撮影条件に応じて変更することを特徴とする請求項１に記載の撮像装置。
前記画素領域の各列に設けられた列信号線と、
前記列信号線に接続された列回路と、
前記列信号線と前記列回路とを接続または遮断するスイッチ手段とを有し、
前記制御手段は、前記第２の画素領域から前記ノイズ信号を読み出す際に、前記スイッチ手段により前記列信号線と前記列回路とを遮断するように制御することを特徴とする請求項１または２に記載の撮像装置。
前記画素領域に配置された各画素は、光電変換部と、電荷電圧変換部と、前記光電変換部の電荷を前記電荷電圧変換部に転送する転送スイッチとを備え、
前記制御手段は、前記第２の画素領域から前記ノイズ信号を読み出す際に、前記第２の画素領域における各画素の前記転送スイッチをオフ状態にするように制御することを特徴とする請求項１または２に記載の撮像装置。
前記画素領域に配置された各画素は、光電変換部と、電荷電圧変換部と、前記電荷電圧変換部をリセットするリセットスイッチとを備え、
前記制御手段は、前記第２の画素領域から前記ノイズ信号を読み出す際に、前記第２の画素領域における各画素の前記リセットスイッチをオン状態にするように制御することを特徴とする請求項１または２に記載の撮像装置。
前記画素領域に配置された各画素は、前記列信号線と接続する選択スイッチを備え、
前記制御手段は、前記第２の画素領域から前記ノイズ信号を読み出す際に、前記選択スイッチをオフ状態にするように制御することを特徴とする請求項１または２に記載の撮像装置。