以下において、図面を参照して本技術の第1~第6実施形態を説明する。以下の説明で参照する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。なお、本明細書中に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本技術の技術的思想を限定するものではない。例えば、対象を90°回転して観察すれば上下は左右に変換して読まれ、180°回転して観察すれば上下は反転して読まれることは勿論である。
(第1実施形態)
上述したように、従来のソースフォロア型のCISと比較して、ゲインが大きく変換効率を大幅に高くすることができる差動増幅型のCISが提案されている。差動増幅型のCISでは、ソースフォロア型のCISと比較して、垂直信号線の本数が多く、配線面積を取るため、画素を微細化する上で障壁となる。また、高速化のために、複数行から同時に読み出す場合にも問題となる。そこで、第1実施形態では、差動増幅型の固体撮像装置において、垂直信号線の本数を削減することができる固体撮像装置を説明する。
<固体撮像装置の構成>
第1実施形態に係る固体撮像装置として、CISを例示する。CISは、被写体からの入射光(像光)を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
第1実施形態に係る固体撮像装置は、図1に示すように、画素アレイ部1及び周辺回路(2,3,4,5,6,7)を備える。第1実施形態に係る固体撮像装置は、図1に示した構成を1枚の基板で構成してもよく、複数の基板を貼り合わせた積層構造で構成してもよい。
画素アレイ部1は、2次元の行列状(マトリクス状)に配列された複数の画素を有する。複数の画素のそれぞれは、入射光量に応じた電荷量を光電変換して内部に蓄積し、信号として出力可能な光電変換部を有する。光電変換部は、例えばフォトダイオードで構成されている。画素アレイ部1には、画素行ごとに画素駆動配線8が接続され、画素列ごとに垂直信号線9が接続されている。画素駆動配線8は、転送信号、選択信号及びリセット信号等が入力される配線群で構成されている。垂直信号線9は、出力信号線、リセット入力線及び電流供給線等の配線群で構成されている。
周辺回路(2,3,4,5,6,7)は、垂直駆動部2、カラム読出し回路部3、カラム信号処理部4、水平駆動部5、信号処理部6及びシステム制御部7を含む。垂直駆動部2は、例えばシフトレジスタやアドレスデコーダ等で構成される。垂直駆動部2は、画素駆動配線8を順次選択し、選択した画素駆動配線8に画素を駆動するためのパルスを供給し、各画素を行単位で駆動する。
カラム読出し回路部3は、定電流を供給する回路や、カレントミラー回路等を画素列ごとに有し、画素アレイ部1の画素内のトランジスタと共に差動増幅器を構成する。カラム読出し回路部3は、画素アレイ部1から信号を垂直信号線9に読み出す。
カラム信号処理部4は、例えば、画素列ごとに配置されており、1行分の画素から出力される信号に対して画素列ごとに信号処理を行う。例えば、カラム信号処理部4は、相関2重サンプリング(CDS)及びアナログ・デジタル(AD)変換等の信号処理を行う。CDSは、画素から2回に亘って信号を読出し、それらの差分を画素データとして求めることにより、固定パターンノイズを低減する処理である。1回目に読み出される信号は例えばリセットレベルであり、P相レベルと呼ばれる。2回目に読み出される信号は例えば信号レベルであり、D相レベルと呼ばれる。
水平駆動部5は、例えばシフトレジスタやアドレスデコーダ等で構成される。水平駆動部5は、水平走査パルスをカラム信号処理部4に順次出力して、カラム信号処理部4を順番に選択し、選択したカラム信号処理部4に、信号処理が行われた画素信号を出力させる。信号処理部6は、カラム信号処理部4から出力される画素信号に対し信号処理を行い、信号処理が行われた画像データを出力する。
システム制御部7は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づき、垂直駆動部2、カラム読出し回路部3、カラム信号処理部4、及び水平駆動部5等の動作の基準となるクロック信号や制御信号を生成し、生成したクロック信号や制御信号を、垂直駆動部2、カラム読出し回路部3、カラム信号処理部4及び水平駆動部5等に出力する。
画素アレイ部1は、図2に示すように、行方向(水平方向)及び列方向(垂直方向)に配列された複数の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1,Xi+4,k+1,Xi+5,k+1を有する。行方向は、図2の左右方向として定義され、列方向は、図2の上下方向として定義される。図2では、k(kは整数),k+1列目で且つi(iは整数)行目~i+5行目の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1,Xi+4,k+1,Xi+5,k+1を模式的に示し、その他の画素の図示を省略している。また、図2以降の回路図で示す「I」「2I」「4I」等の表記と矢印は、電流の大きさと流れを示している。
図2に示した画素Xi,kは、図3に示すように、入射光を光電変換するフォトダイオードPDで構成された光電変換部と、光電変換された信号電荷を制御する複数の画素トランジスタ(T1,T2,T3,T4)とを有する。複数の画素トランジスタ(T1,T2,T3,T4)は、例えば、転送トランジスタT1、リセットトランジスタT2、選択トランジスタT3及び増幅トランジスタT4を含む。転送トランジスタT1、リセットトランジスタT2、選択トランジスタT3及び増幅トランジスタT4は、例えばnチャネルMOSトランジスタで構成される。
図3に示すように、フォトダイオードPDのアノードは接地され、フォトダイオードPDのカソードは転送トランジスタT1のソースに接続されている。転送トランジスタT1のドレインは浮遊拡散領域(フローティング・ディフュージョン)FDに接続されている。転送トランジスタT1のゲートには転送信号TRGiが印加される。転送トランジスタT1は、転送信号TRGiに基づき、フォトダイオードPDで生成された信号電荷を浮遊拡散領域FDに転送する。
浮遊拡散領域FDは、リセットトランジスタT2のソースと、増幅トランジスタT4のゲートに接続されている。浮遊拡散領域FDは、転送トランジスタT1により転送された電荷を蓄積する。浮遊拡散領域FDに蓄積された電荷量に応じて、浮遊拡散領域FDの電位は変調される。
増幅トランジスタT4のソースは電流供給線VCOMkに接続され、増幅トランジスタT4のドレインは選択トランジスタT3のソースに接続されている。増幅トランジスタT4は、浮遊拡散領域FDの電位を増幅し、浮遊拡散領域FDの電位に応じた電流を出力信号線VSL0kに出力する。
選択トランジスタT3のドレインは出力信号線VSL0kに接続されている。選択トランジスタT3のゲートには選択信号SELiが印加される。選択トランジスタT3は、選択信号SELiに基づき、画素Xi,kを読出し画素として選択する。
リセットトランジスタT2のドレインはリセット入力線VRD0kに接続されている。リセットトランジスタT2のゲートには、リセット信号RSTiが印加される。リセットトランジスタT2は、リセット信号RSTiに基づき、浮遊拡散領域FDに蓄積されていた電荷を排出(リセット)する。なお、フォトダイオードPDの極性が逆の場合には、リセットトランジスタT2のソース及びドレインを逆に接続してよい。その場合、リセットトランジスタT2のドレインが浮遊拡散領域FDに接続され、リセットトランジスタT2のソースがリセット入力線VRD0kに接続されている。
図2に示した画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1,Xi+4,k+1,Xi+5,k+1も、図3に示した画素Xi,kと同様の構成を有する。
図2に示すように、同一行であるi行目の画素Xi,k,Xi,k+1のそれぞれにおいて、転送トランジスタのゲートには転送信号TRGiが印加され、リセットトランジスタのゲートにはリセット信号RSTiが印加され、選択トランジスタのゲートには選択信号SELiが印加される。同一行であるi+1行目の画素Xi+1,k,Xi+1,k+1のそれぞれにおいて、転送トランジスタのゲートには転送信号TRGi+1が印加され、リセットトランジスタのゲートにはリセット信号RSTi+1が印加され、選択トランジスタのゲートには選択信号SELi+1が印加される。
同一行であるi+2行目の画素Xi+2,k,Xi+2,k+1のそれぞれにおいて、転送トランジスタのゲートには転送信号TRGi+2が印加され、リセットトランジスタのゲートにはリセット信号RSTi+2が印加され、選択トランジスタのゲートには選択信号SELi+2が印加される。同一行であるi+3行目の画素Xi+3,k,Xi+3,k+1のそれぞれにおいて、転送トランジスタのゲートには転送信号TRGi+3が印加され、リセットトランジスタのゲートにはリセット信号RSTi+3が印加され、選択トランジスタのゲートには選択信号SELi+3が印加される。
同一行であるi+4行目の画素Xi+4,k,Xi+4,k+1のそれぞれにおいて、転送トランジスタのゲートには転送信号TRGi+4が印加され、リセットトランジスタのゲートにはリセット信号RSTi+4が印加され、選択トランジスタのゲートには選択信号SELi+4が印加される。同一行であるi+5行目の画素Xi+5,k,Xi+5,k+1のそれぞれにおいて、転送トランジスタのゲートには転送信号TRGi+5が印加され、リセットトランジスタのゲートにはリセット信号RSTi+5が印加され、選択トランジスタのゲートには選択信号SELi+5が印加される。
第1実施形態に係る固体撮像装置は、信号電荷の読出しを行う読出し画素と、信号電荷なしの基準電圧を与える参照画素との対(差動対)により差動増幅器を構成する。例えば、読出し画素は、複数の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1,Xi+4,k+1,Xi+5,k+1から順次選択される。参照画素は、読出し画素に追従するように複数の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1,Xi+4,k+1,Xi+5,k+1から順次選択されてよく、或いは予め固定されていてもよい。ここでは、図2にハッチングを付して模式的に示すように、画素Xi,k,Xi+3,k,Xi,k+1,Xi+3,k+1が参照画素として選択され、画素Xi+1,k,Xi+2,k,Xi+1,k+1,Xi+2,k+1が読出し画素として選択された場合を説明する。
k列目の読出し画素Xi+1,k,Xi+2,kのリセットトランジスタのドレインには、リセット入力線VRD1k,VRD2kがそれぞれ接続されている。読出し画素Xi+1,k,Xi+2,kの選択トランジスタのドレインには、出力信号線VSL1k,VSL2kがそれぞれ接続されている。読出し画素Xi+1,k,Xi+2,kの増幅トランジスタのソースには、共通の電流供給線VCOMkが接続されている。k列目の参照画素Xi,k,Xi+3,kのリセットトランジスタのドレインには、共通のリセット入力線VRD0kが接続されている。参照画素Xi,k,Xi+3,kの選択トランジスタのドレインには、共通の出力信号線VSL0kが接続されている。参照画素Xi,k,Xi+3,kの増幅トランジスタのソースには、共通の電流供給線VCOMkが接続されている。
k+1列目の読出し画素Xi+1,k+1,Xi+2,k+1のリセットトランジスタのドレインには、リセット入力線VRD1k+1,VRD2k+1がそれぞれ接続されている。読出し画素Xi+1,k+1,Xi+2,k+1の選択トランジスタのドレインには、出力信号線VSL1k+1,VSL2k+1がそれぞれ接続されている。読出し画素Xi+1,k+1,Xi+2,k+1の増幅トランジスタのソースには、共通の電流供給線VCOMk+1が接続されている。k+1列目の参照画素Xi,k+1,Xi+3,k+1のリセットトランジスタのドレインには、共通のリセット入力線VRD0k+1が接続されている。参照画素Xi,k+1,Xi+3,k+1の選択トランジスタのドレインには、共通の出力信号線VSL0k+1が接続されている。参照画素Xi,k+1,Xi+3,k+1の増幅トランジスタのソースには、共通の電流供給線VCOMk+1が接続されている。
カラム読出し回路部3は、k,k+1列ごとに対応した構成を有する。カラム読出し回路部3は、k列目に対応する構成として、リセット電圧Vrstとリセット入力線VRD0k,VRD1k,VRD2kとの間に配置されたスイッチM0kを有する。スイッチM0kは、リセット電圧Vrstの接続先をリセット入力線VRD0k,VRD1k,VRD2kのいずれかに切り替える。スイッチM0kは、リセット電圧Vrstの接続先を参照画素Xi,k,Xi+3,kのリセットトランジスタのドレインが接続されたリセット入力線VRD0kに接続する。
更に、カラム読出し回路部3は、カレントミラー回路を構成するトランジスタT1k,T2k,T3k,T4kを有する。トランジスタT1k,T2k,T3k,T4kは、例えばpチャネルMOSトランジスタで構成されている。トランジスタT1k,T2k,T3k,T4kのドレインは電源電圧VDDに接続されている。トランジスタT1k,T2k,T3k,T4kのゲートは互いに接続され、且つトランジスタT1k,T2kのソースに接続されている。トランジスタT1k,T2kは、信号電流2Iをソースから出力する。トランジスタT3k,T4kは、参照電流Iをソースからそれぞれ出力する。
更に、カラム読出し回路部3は、トランジスタT1k,T2kのソースと出力信号線VSL0k,VSL1k,VSL2kとの間に配置されたスイッチM1kと、トランジスタT3kのソースと出力信号線VSL0k,VSL1k,VSL2kとの間に配置されたスイッチM2kと、トランジスタT4kのソースと出力信号線VSL0k,VSL1k,VSL2kとの間に配置されたスイッチM3kとを備える。スイッチM1kは、トランジスタT1k,T2kの接続先を出力信号線VSL0k,VSL1k,VSL2kのいずれかに切り替え可能であり、出力信号線VSL0kに接続している。スイッチM2kは、トランジスタT3kの接続先を出力信号線VSL0k,VSL1k,VSL2kのいずれかに切り替え可能であり、出力信号線VSL1kに接続している。スイッチM3kは、トランジスタT4kの接続先を出力信号線VSL0k,VSL1k,VSL2kのいずれかに切り替え可能であり、出力信号線VSL2kに接続している。
更に、カラム読出し回路部3は、リセット入力線VRD0kと出力信号線VSL0kとの間に配置されたスイッチS1kと、リセット入力線VRD1kと出力信号線VSL1kとの間に配置されたスイッチS2kと、リセット入力線VRD2kと出力信号線VSL2kとの間に配置されたスイッチS3kとを有する。スイッチS1kは開状態に制御されている。スイッチS2kは閉状態に制御され、リセット入力線VRD1kと出力信号線VSL1kとを短絡している。スイッチS3kは閉状態に制御され、リセット入力線VRD2kと出力信号線VSL2kとを短絡している。更に、カラム読出し回路部3は、電流供給線VCOMkに接続された定電流源L1kを有する。定電流源L1kは、例えばnチャネルMOSトランジスタで構成されている。定電流源L1kは、電流供給線VCOMkからの電流4Iを一定に制御する。
読出し画素Xi+1,k,Xi+2,kの増幅トランジスタと、参照画素Xi,k,Xi+3,kの増幅トランジスタと、トランジスタT1k,T2k,T3k,T4kで構成されるカレントミラー回路と、定電流源L1kとにより、一対の差動入力電圧を増幅する差動増幅器が構成されている。一対の差動入力電圧の一方が読出し画素Xi+1,k,Xi+2,kの増幅トランジスタに入力され、一対の差動入力電圧の他方が参照画素Xi,k,Xi+3,kの増幅トランジスタに入力される。そして、その差動入力電圧を増幅した出力電圧が、読出し画素Xi+1,k,Xi+2,kの増幅トランジスタのドレインに接続された出力信号線VSL1k,VSL2kを介してカラム読出し回路部3へ出力される。
カラム読出し回路部3は、k+1列目に対応する構成として、リセット電圧Vrstとリセット入力線VRD0k+1,VRD1k+1,VRD2k+1との間に接続されたスイッチM0k+1を有する。スイッチM0k+1は、リセット電圧Vrstの接続先をリセット入力線VRD0k+1,VRD1k+1,VRD2k+1のいずれかに切り替え可能であり、リセット入力線VRD0k+1に接続している。
更に、カラム読出し回路部3は、カレントミラー回路を構成するトランジスタT1k+1,T2k+1,T3k+1,T4k+1を有する。トランジスタT1k+1,T2k+1,T3k+1,T4k+1は、例えばpチャネルMOSトランジスタで構成されている。トランジスタT1k+1,T2k+1,T3k+1,T4k+1のドレインは電源電圧VDDに接続されている。トランジスタT1k+1,T2k+1,T3k+1,T4k+1のゲートは互いに接続され、且つトランジスタT1k+1,T2k+1のソースに接続されている。トランジスタT1k+1,T2k+1は、信号電流2Iをソースから出力する。トランジスタT3k+1,T4k+1は、参照電流Iをソースからそれぞれ出力する。
更に、カラム読出し回路部3は、トランジスタT1k+1,T2k+1のソースと出力信号線VSL0k+1,VSL1k+1,VSL2k+1との間に配置されたスイッチM1k+1と、トランジスタT3k+1のソースと出力信号線VSL0k+1,VSL1k+1,VSL2k+1との間に配置されたスイッチM2k+1と、トランジスタT4kのソースと出力信号線VSL0k,VSL1k,VSL2kとの間に配置されたスイッチM3k+1とを備える。スイッチM1k+1は、トランジスタT1k+1,T2k+1の接続先を出力信号線VSL0k+1,VSL1k+1,VSL2k+1のいずれかに切り替える。スイッチM2k+1は、トランジスタT3k+1の接続先を出力信号線VSL0k+1,VSL1k+1,VSL2k+1のいずれかに切り替える。スイッチM3kは、トランジスタT4の接続先を出力信号線VSL0k+1,VSL1k+1,VSL2k+1のいずれかに切り替える。
更に、カラム読出し回路部3は、リセット入力線VRD0k+1と出力信号線VSL0k+1との間に配置されたスイッチS1k+1と、リセット入力線VRD1k+1と出力信号線VSL1k+1との間に配置されたスイッチS2k+1と、リセット入力線VRD2k+1と出力信号線VSL2k+1との間に配置されたスイッチS3k+1とを有する。更に、カラム読出し回路部3は、電流供給線VCOMk+1に接続された定電流源L1k+1を有する。定電流源L1k+1は、例えばnチャネルMOSトランジスタで構成されている。定電流源L1k+1は、電流供給線VCOMk+1からの電流4Iを一定に制御する。
<差動増幅型の読み出し動作>
次に、図4に示すように、k列目のi,i+3行目の画素Xi,k,Xi+3,kが参照画素として選択され、k列目のi+1,i+2行目の画素Xi+1,k,Xi+2,kが読出し画素として選択された場合の差動増幅型の読出し動作を、図5のタイミングチャートを参照して説明する。
時刻t1~t5において、参照画素Xi,k,Xi+3,kの選択信号SELi,SELi+3としてハイ(H)レベルを印加すると共に、読出し画素Xi+1,k,Xi+2,kの選択信号SELi+1,SELi+2をHレベルとする。
時刻t1~t2において、読出し画素Xi+1,k,Xi+2,kのリセット信号RSTi+1,RSTi+2をHレベルとし、読出し画素Xi+1,k,Xi+2,kをリセットする。同時に、参照画素Xi,k,Xi+3,kのリセット信号RSTi,RSTi+3をHレベルとし、参照画素Xi,k,Xi+3,kをリセットする。このリセット時に、差動増幅器のボルテージフォロア機能により、出力信号線VSL1k,VSL2kの出力電圧がリセットレベルVrstとなる。時刻t2~t3において、出力信号線VSL1k,VSL2kからリセットレベルVrstがP相レベルとして読み出される。
時刻t3~t4において、読出し画素Xi+1,k,Xi+2,kの転送信号TRGi+1,TRGi+2をHレベルとし、出力信号線VSL1k,VSL2kのリセットレベルVrstが反転増幅され、D相レベルが読み出される。カラム信号処理部4は、P相レベルとD相レベルの差分を画像データとして出力する。
第1実施形態に係る固体撮像装置によれば、参照画素Xi,k,Xi+3,kが、リセットトランジスタのドレインに接続されたリセット入力線VRD0k、選択トランジスタのドレインに接続された出力信号線VSL0k、増幅トランジスタのソースに接続された電流供給線VCOMkをそれぞれ共有することにより、共有しない構成と比較して、垂直信号線の本数を削減することができる。このため、画素を微細化することができ、複数行の読み出し時の配線面積も削減可能となる。
なお、参照画素Xi,k,Xi+3,kが、必ずしもリセット入力線VRD0k、出力信号線VSL0k及び電流供給線VCOMkのすべてを共有しなくてもよい。参照画素Xi,k,Xi+3,kが、リセット入力線VRD0k、出力信号線VSL0k及び電流供給線VCOMkのうちの少なくともいずれかを共有すれば、垂直信号線の本数を削減することができる。
<第1実施形態の第1変形例>
第1実施形態の第1変形例に係る固体撮像装置は、図6に示すように、画素アレイ部1の構成が、図2に示した第1実施形態に係る固体撮像装置と異なる。
画素アレイ部1は、k列目のi行目~i+5行目の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,k、k+1列目のj行目~j+5行目(jは整数)の画素Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1,Xi+4,k+1,Xi+5,k+1、k+2列目のi行目~i+5行目の画素Xi,k+2,Xi+1,k+2,Xi+2,k+2,Xi+3,k+2,Xi+4,k+2,Xi+5,k+2、k+3列目のj行目~j+5行目の画素Xi,k+3,Xi+1,k+3,Xi+2,k+3,Xi+3,k+3,Xi+4,k+3,Xi+5,k+3を有する。
k列目において、i行目の画素Xi,kが参照画素として選択され、i+1行目の画素Xi+1,k+1が読出し画素として選択されている。k+1列目において、j+1行目の画素Xj+1,k+1が読出し画素として選択され、j+2行目の画素Xj+2,k+1が参照画素として選択されている。読出し画素Xi+1,k,Xj+1,k+1は同一行で互いに隣接する。
k,k+1列の読出し画素Xi+1,k,Xj+1,k+1のそれぞれのリセットトランジスタのドレインは、リセット入力線VRD1k,VRD2kにそれぞれ接続されている。読出し画素Xi+1,k,Xj+1,k+1のそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMkに接続されている。読出し画素Xi+1,k,Xj+1,k+1のそれぞれの選択トランジスタのドレインは、出力信号線VSL1k,VSL2kにそれぞれ接続されている。
k,k+1列の参照画素Xi,k,Xj+2,k+1のそれぞれのリセットトランジスタのドレインは、共通のリセット入力線VRD0kに接続されている。参照画素Xi,k,Xj+2,k+1のそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMkに接続されている。参照画素Xi,k,Xj+2,k+1のそれぞれの選択トランジスタのドレインは、共通の出力信号線VSL0kに接続されている。
また、k+2列目において、i行目の画素Xi,k+2が参照画素として選択され、i+1行目の画素Xi+1,k+2が読出し画素として選択されている。k+3列目において、j+1行目の画素Xj+1,k+1が読出し画素として選択され、j+2行目の画素Xj+2,k+3が参照画素として選択されている。読出し画素Xi+1,k+2,Xj+1,k+3は同一行で互いに隣接する。
k+2,k+3列の読出し画素Xi+1,k+2,Xj+1,k+3のそれぞれのリセットトランジスタのドレインは、リセット入力線VRD1k+1,VRD2k+1にそれぞれ接続されている。読出し画素Xi+1,k+2,Xj+1,k+3のそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMk+1に接続されている。読出し画素Xi+1,k+2,Xj+1,k+3のそれぞれの選択トランジスタのドレインは、出力信号線VSL1k+1,VSL2k+1にそれぞれ接続されている。
k+2,k+3列の参照画素Xi,k+2,Xj+2,k+3のそれぞれのリセットトランジスタのドレインは、共通のリセット入力線VRD0k+1に接続されている。参照画素Xi,k+2,Xj+2,k+3のそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMk+1に接続されている。参照画素Xi,k+2,Xj+2,k+3のそれぞれの選択トランジスタのドレインは、共通の出力信号線VSL0k+1に接続されている。
第1実施形態の第1変形例に係る固体撮像装置の他の構成は、図2に示した第1実施形態に係る固体撮像装置と同様であるので、重複した説明を省略する。
第1実施形態の第1変形例に係る固体撮像装置によれば、隣接列の参照画素Xi,k,Xj+2,k+1及び参照画素Xi,k+2,Xj+2,k+3が、リセットトランジスタのドレインに接続されたリセット入力線VRD0k,VRD0k+1、選択トランジスタのドレインに接続された出力信号線VSL0k,VSL0k+1、増幅トランジスタのソースに接続された電流供給線VCOMk,VCOMk+1をそれぞれ共有することにより、垂直信号線の本数を削減することができる。
<第1実施形態の第2変形例>
第1実施形態の第2変形例に係る固体撮像装置は、図7に示すように、画素アレイ部1において、k,k+1列目の各列において、読出し画素Xi+1,k,Xi+2,k,Xi+1,k+1,Xi+2,k+1が2個ずつ配置されている点は、図2に示した第1実施形態に係る固体撮像装置と共通する。しかし、第1実施形態の第2変形例に係る固体撮像装置は、k,k+1列目の各列において、参照画素Xi+3,k,Xi+3,k+1が1個ずつ配置されている点が、図2に示した第1実施形態に係る固体撮像装置と異なる。
参照画素Xi+3,k,Xi+3,k+1は、同一行であるi+3行目に配置されている。参照画素Xi+3,kの選択トランジスタのドレインに接続された出力信号線VSL0kと、参照画素Xi+3,k+1の選択トランジスタのドレインに接続された出力信号線VSL0k+1とは、カラム読出し回路部3において、スイッチM1k,M1k+1を介して短絡線51により短絡している。
参照画素Xi+3,kの増幅トランジスタのソースに接続された電流供給線VCOMkと、参照画素Xi+3,k+1の増幅トランジスタのソースに接続された電流供給線VCOMk+1とは、カラム読出し回路部3において短絡線52により短絡している。第1実施形態の第2変形例に係る固体撮像装置の他の構成は、図2に示した第1実施形態に係る固体撮像装置と同様であるので、重複した説明を省略する。
第1実施形態の第2変形例に係る固体撮像装置によれば、図7に示すように、k,k+1列目の各列に参照画素Xi+3,k,Xi+3,k+1が1個ずつ配置して、同一行の参照画素Xi+3,k,Xi+3,k+1のそれぞれの選択トランジスタのドレインに接続された出力信号線VSL0k,VSL0k+1を短絡線51により短絡すると共に、同一行の参照画素Xi+3,k,Xi+3,k+1のそれぞれの増幅トランジスタのソースに接続された電流供給線VCOMk,VCOMk+1を短絡線52により短絡することにより、ノイズを低減することができる。更には、カラム当たりの参照画素Xi+3,k,Xi+3,k+1の読出し数を減らして、消費電力を低減することができる。
<第1実施形態の第3変形例>
第1実施形態の第3変形例に係る固体撮像装置は、図8に示すように、画素アレイ部1において、参照画素Xi,k,Xi+3,k,Xi+6,k,Xi,k+1,Xi+3,k+1,Xi+6,k+1が読出し画素Xi+1,k,Xi+2,k,Xi+1,k+1,Xi+2,k+1よりも多く選択されている点が、図2に示した第1実施形態に係る固体撮像装置と異なる。
図8では、k列目において、i,i+3,i+6行目の3つの参照画素Xi,k,Xi+3,k,Xi+6,kが選択され、i+1,i+2行目の2つの読出し画素Xi+1,k,Xi+2,kが選択されている。k+1列目において、i,i+3,i+6行目の3つの参照画素Xi,k+1,Xi+3,k+1,Xi+6,k+1が選択され、i+1,i+2行目の2つの読出し画素Xi+1,k+1,Xi+2,k+1が選択されている。
なお、各列において4個以上の参照画素が選択されてもよく、各列において3個以上の読出し画素が選択されてもよい。第1実施形態の第3変形例に係る固体撮像装置の他の構成は、図2に示した第1実施形態に係る固体撮像装置と同様であるので、重複した説明を省略する。
第1実施形態の第3変形例に係る固体撮像装置によれば、参照画素Xi,k,Xi+3,k,Xi+6,k,Xi,k+1,Xi+3,k+1,Xi+6,k+1を読出し画素Xi+1,k,Xi+2,k,Xi+1,k+1,Xi+2,k+1よりも多く選択することにより、ノイズをより低減することができる。
<第1実施形態の第4変形例>
第1実施形態の第4変形例に係る固体撮像装置は、図9に示すように、同一列であるk列目の参照画素Xi,k,Xi+3,kが、出力信号線VSL0k、リセット入力線VRD0k及び電流供給線VCOMkを共有すると共に、同一列であるk+1列目の参照画素Xi,k+1,Xi+3,k+1が、出力信号線VSL0k+1、リセット入力線VRD0k+1及び電流供給線VCOMk+1を共有する点は、図2に示した第1実施形態に係る固体撮像装置と共通する。
しかし、第1実施形態の第4変形例に係る固体撮像装置は、k列目の読出し画素Xi+1,k,Xi+2,kが、リセットトランジスタのドレインに接続されたリセット入力線VRD1kを共有すると共に、k+1列目の読出し画素Xi+1,k+1,Xi+2,k+1が、リセットトランジスタのドレインに接続されたリセット入力線VRD1k+1を共有する点が、図2に示した第1実施形態に係る固体撮像装置と異なる。
カラム読出し回路部3は、k列目に対応する構成として、リセット入力線VRD0k,VRD1kと、出力信号線VSL0k,VSL1k,VSL2kとの間に配置されたスイッチM11k,M12kを有する。スイッチM11k,M12kは、リセット入力線VRD0k,VRD1kのいずれかと、出力信号線VSL0k,VSL1k,VSL2kのいずれかとの接続を切り替える。例えば、スイッチM11kは、読出し動作時に、リセット入力線VRD1kと、出力信号線VSL1kとを接続する。スイッチM12kは、読出し動作時に、リセット入力線VRD1kと、出力信号線VSL2kとを接続する。
カラム読出し回路部3は、k列目に対応する構成と同様に、k+1列目に対応する構成として、リセット入力線VRD0k+1,VRD1k+1と、出力信号線VSL0k+1,VSL1k+1,VSL2k+1との間に配置されたスイッチM11k+1,M12k+1を有する。第1実施形態の第3変形例に係る固体撮像装置の他の構成は、図2に示した第1実施形態に係る固体撮像装置と同様であるので、重複した説明を省略する。
次に、図10に示すように、k列目において、i+1,i+2行目の画素Xi+1,k,Xi+2,kが読出し画素として選択され、i,i+3行目の画素Xi,k,Xi+3,kが参照画素として選択された場合の差動増幅型の読出し動作を、図11のタイミングチャートを参照して説明する。
時刻t0~t3において、図10に示したスイッチM11kを閉状態とし、出力信号線VSL1kとリセット入力線VRD1kとを短絡させる。時刻t1~t2において、一方の読出し画素Xi+1,kのリセット信号RSTi+1をHレベルとし、読出し画素Xi+1,kをリセットする。同時に、参照画素Xi,k,Xi+3,kのリセット信号RSTi,RSTi+3をHレベルとし、参照画素Xi,k,Xi+3,kをリセットする。出力信号線VSL1kとリセット入力線VRD1kとは短絡しているため、出力信号線VSL1kがリセットレベルとなり、P相レベルとして読み出される。
時刻t3において、スイッチM11kを開状態とし、出力信号線VSL1kとリセット入力線VRD1kとを電気的に遮断する。時刻t3~t6において、スイッチM12kを閉状態とし、リセット入力線VRD1kと出力信号線VSL2kとを短絡させる。
時刻t4~t5において、他方の読出し画素Xi+2,kのリセット信号RSTi+2をHレベルとし、読出し画素Xi+2,kをリセットする。同時に、参照画素Xi,k,Xi+3,kのリセット信号RSTi,RSTi+3をHレベルとし、参照画素Xi,k,Xi+3,kをリセットする。リセット入力線VRD1kと出力信号線VSL2kとは短絡しているため、出力信号線VSL2kがリセットレベルとなり、P相レベルとして読み出される。時刻t6において、スイッチM12kを開状態とし、リセット入力線VRD1kと出力信号線VSL2kとを電気的に遮断する。
時刻t7~t8において、読出し画素Xi+1,k,Xi+2,kの転送信号TRGi+1,TRGi+2をHレベルとし、出力信号線VSL1k,VSL2kのリセットレベルが反転増幅される。その後、出力信号線VSL1k,VSL2kのD相レベルが同時に読み出される。
第1実施形態の第4変形例に係る固体撮像装置によれば、k列目の読出し画素Xi+1,k,Xi+2,kが、リセットトランジスタのドレインに接続されたリセット入力線VRD1kを共有すると共に、k+1列目の読出し画素Xi+1,k+1,Xi+2,k+1が、リセットトランジスタのドレインに接続されたリセット入力線VRD1k+1を共有することにより、垂直信号線の本数を更に削減することができる。
<第1実施形態の第5変形例>
第1実施形態の第5変形例に係る固体撮像装置は、図12に示すように、画素アレイ部1において、k列において1個の参照画素Xi,kが選択されている点が、図10に示した第1実施形態の第4変形例に係る固体撮像装置と異なる。この場合の差動増幅型の読出し動作を、図13のタイミングチャートを参照して説明する。
時刻t0~t3において、図10に示したスイッチM11kを閉状態とし、先にリセットされる読出し画素Xi+1,kに接続されている出力信号線VSL1kとリセット入力線VRD1kとを短絡させる。
時刻t1~t2において、参照画素Xi,kのリセット信号RSTiをHレベルとし、参照画素Xi,kをリセットする。同時に、一方の読出し画素Xi+1,kのリセット信号RSTi+1をHレベルとし、読出し画素Xi+1,kをリセットする。出力信号線VSL1kとリセット入力線VRD1kとは短絡しているため、出力信号線VSL1kがリセットレベルとなり、P相レベルが読み出される。時刻t3において、スイッチM11kを開状態とし、出力信号線VSL1kとリセット入力線VRD1kとを電気的に遮断する。
時刻t4~t7において、スイッチM12kを閉状態とし、次にリセットされる読出し画素Xi+2,kに接続されているリセット入力線VRD1kと出力信号線VSL2kとを短絡させる。
時刻t5~t6において、参照画素Xi,kのリセット信号RSTiをHレベルとし、参照画素Xi,kをリセットする。同時に、他方の読出し画素Xi+2,kのリセット信号RSTi+2をHレベルとし、読出し画素Xi+2,kをリセットする。リセット入力線VRD1kと出力信号線VSL2kとは短絡しているため、出力信号線VSL2kがリセットレベルとなり、P相レベルが読み出される。時刻t5~t6において、読出し画素Xi+1,kの転送信号TRGi+1をHレベルとし、出力信号線VSL1kのリセットレベルが反転増幅され、D相レベルが読み出される。
時刻t7において、スイッチM12kを開状態とし、リセット入力線VRD1kと出力信号線VSL2kとを電気的に遮断する。時刻t8~t9において、読出し画素Xi+2,kの転送信号TRGi+2をHレベルとし、出力信号線VSL2kのリセットレベルが信号レベルとなり、D相レベルが読み出される。
第1実施形態の第5変形例に係る固体撮像装置によれば、同時に選択された読出し画素Xi+1,k,Xi+2,kのP相レベル及びD相レベルの読み出しは、互いに半相ずれて行われ、一方の読出し画素Xi+1,kの信号レベル(D相レベル)を読み出すと同時に、他方の読出し画素Xi+2,kのリセットレベル(P相レベル)を読み出すことができるので、読み出しを高速化することができ、読み出し時間を短縮することができる。
(第2実施形態)
上述したように、従来のソースフォロア型のCISと比較して、ゲインが大きく変換効率を大幅に高くすることができる差動増幅型のCISが提案されている。一方で、差動増幅型のCISは、動作点が狭くダイナミックレンジ拡大が難しい。このため、差動増幅型の読み出しと、ソースフォロア型の読み出しとをスイッチにより切り替える構成が検討されている。
しかし、ソースフォロア型の読み出しのみの画素と比較して、ソースフォロア型の読み出しと差動増幅型の読み出しとを切り替える画素では、画素内の縦配線の追加が必要になる。例えば、特許文献2のように、画素1列当たり1個のカラムADCを配置した構成の場合、従来のソースフォロア型の読み出しのみの画素の縦配線は1~2本であるのに対し、ソースフォロア型の読み出しと差動増幅型の読み出しとを切り替える画素では縦配線が5本に増加する。画素内の縦配線の追加は、表面照射型のCISでは感度低下となるし、裏面照射型のCISであっても微細画素サイズにおいては画素内の配線自由度が低下し、メタル配線層が増大し高価となる。そこで、第2実施形態では、差動増幅型の読み出しとソースフォロア型の読み出しとを切り替え可能な固体撮像装置において、画素内の縦配線を削減することができる固体撮像装置を提供する。
<固体撮像装置の構成>
第2実施形態に係る固体撮像装置の全体構成は、図1に示した第1実施形態に係る固体撮像装置と共通する。しかしながら、第2実施形態に係る固体撮像装置は、図14に示すように、画素アレイ部1が、読出し画素領域1a及び参照画素領域1bを有する点が、図2に示した第1実施形態に係る固体撮像装置と異なる。
読出し画素領域1aは、2次元のマトリクス状に配置された画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1を有する。読出し画素領域1aに含まれる画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1は、読出し画素としてのみ選択可能であり、参照画素としては選択されない。読出し画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1の構成は、図3に示した画素Xi,kの構成と同様である。
k列目において、i,i+2行目の読出し画素Xi,k,Xi+2,kのそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMkに接続されている。読出し画素Xi,k,Xi+2,kのそれぞれの選択トランジスタのドレインは、共通の出力信号線VSL0kに接続されている。読出し画素Xi,k,Xi+2,kのそれぞれのリセットトランジスタのソースは浮遊拡散領域に接続され、リセットトランジスタのドレインは共通の出力信号線VSL0kに接続されている。読出し画素Xi,k,Xi+2,kは、リセットトランジスタを介して浮遊拡散領域と出力信号線VSL1kとを接続した負帰還ループを構成してリセット電圧を供給する。
k列目において、i+1,i+3行目の読出し画素Xi+1,k,Xi+3,kのそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMkに接続されている。読出し画素Xi+1,k,Xi+3,kのそれぞれの選択トランジスタのドレインは、共通の出力信号線VSL1kに接続されている。読出し画素Xi+1,k,Xi+3,kのそれぞれのリセットトランジスタのソースは浮遊拡散領域に接続され、リセットトランジスタのドレインは共通の出力信号線VSL1kに接続されている。読出し画素Xi+1,k,Xi+3,kは、リセットトランジスタを介して浮遊拡散領域と出力信号線VSL1kとを接続した負帰還ループを構成してリセット電圧を供給する。
k+1列目において、i,i+2行目の読出し画素Xi,k+1,Xi+2,k+1のそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMk+1に接続されている。読出し画素Xi,k+1,Xi+2,k+1のそれぞれの選択トランジスタのドレインは、共通の出力信号線VSL0k+1に接続されている。読出し画素Xi,k+1,Xi+2,k+1のそれぞれのリセットトランジスタのソースは浮遊拡散領域に接続され、リセットトランジスタのドレインは共通の出力信号線VSL0k+1に接続されている。即ち、読出し画素Xi,k+1,Xi+2,k+1は、リセットトランジスタを介して浮遊拡散領域と出力信号線VSL1k+1とを接続した負帰還ループを構成してリセット電圧を供給する。
k+1列目において、i+1,i+3行目の読出し画素Xi+1,k+1,Xi+3,k+1のそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMk+1に接続されている。読出し画素Xi+1,k+1,Xi+3,k+1のそれぞれの選択トランジスタのドレインは共通の出力信号線VSL1k+1に接続されている。読出し画素Xi+1,k+1,Xi+3,k+1のそれぞれのリセットトランジスタのソースは浮遊拡散領域に接続され、リセットトランジスタのドレインは共通の出力信号線VSL1k+1に接続されている。読出し画素Xi+1,k+1,Xi+3,k+1は、リセットトランジスタを介して浮遊拡散領域と出力信号線VSL1k+1とを接続した負帰還ループを構成してリセット電圧を供給する。
一方、参照画素領域1bは、画素アレイ部1の特定の行に固定された複数の画素XR,k,XR,k+1を有する。ここでは、画素XR,k,XR,k+1は、画素アレイ部1の最もカラム読出し回路部3側に位置する行であるR行目に配列された場合を例示する。画素XR,k,XR,k+1は、読出し画素領域1aのk,k+1列に対応して配置されている。画素XR,k,XR,k+1は、参照画素として固定されており、読出し画素としては選択されない。参照画素XR,k,XR,k+1の構成は、図3に示した画素Xi,kの構成と同様である。
k,k+1列目の参照画素XR,k,XR,k+1のそれぞれのリセットトランジスタのドレインは、共通のリセット入力線VRDに接続されている。即ち、参照画素XR,k,XR,k+1はリセット入力線VRDを共有する。リセット入力線VRDには、リセット電圧源から任意のリセット電圧Vrstが供給される。
k,k+1列目の参照画素XR,k,XR,k+1のそれぞれの選択トランジスタのドレインは、出力信号線VSLRk,VSLRk+1に接続されている。出力信号線VSLRk,VSLRk+1は、カラム読出し回路部3において、短絡線61により短絡している。
k,k+1列目の参照画素XR,k,XR,k+1のそれぞれの増幅トランジスタのソースは、電流供給線VCOMk,VCOMk+1にそれぞれ接続されている。電流供給線VCOMk,VCOMk+1は、カラム読出し回路部3において、短絡線62により短絡している。
カラム読出し回路部3は、k,k+1列目に対応する構成をそれぞれ有する。カラム読出し回路部3は、k列目に対応する構成として、定電流源L1k,L2kを有する。定電流源L1k,L2kは、nチャネルMOSトランジスタ等で構成されている。カラム読出し回路部3は、カレントミラー回路を構成するトランジスタT1k,T2k,T3kを有する。トランジスタT1k,T2k,T3kのドレインには電源電圧VDDが接続されている。トランジスタT1k,T2k,T3kのゲートは互いに接続され、且つトランジスタT1kのソースに接続されている。
カラム読出し回路部3は、k列目の読出し画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,kの増幅トランジスタの動作点を、ソースフォロア型の読み出しと差動増幅型の読み出しとで切り替える複数のスイッチ(切り替え部)S11k,S12k,S13k,S14k,S15k,S16k,S17k,S18k,S19k,S20kを有する。
スイッチS11kは、トランジスタT1kのソースと出力信号線VSLRkとの間に配置されている。スイッチS12kは、トランジスタT2kのソースと出力信号線VSL0kとの間に配置されている。スイッチS13kは、トランジスタT3kのソースと出力信号線VSL1kとの間に配置されている。スイッチS14kは、電源電圧VDDと電流供給線VCOMkとの間に配置されている。
スイッチS15kは、電源電圧VDDと出力信号線VSL0kとの間に配置されている。スイッチS16kは、電源電圧VDDと出力信号線VSL1kとの間に配置されている。スイッチS17kは、出力信号線VSL0kと定電流源L1kとの間に配置されている。スイッチS18kは、出力信号線VSL1kと定電流源L2kとの間に配置されている。スイッチS19kは、定電流源L1kと電流供給線VCOMkとの間に配置されている。スイッチS20kは、定電流源L2kと電流供給線VCOMkとの間に配置されている。
カラム読出し回路部3は、k+1列目の構成として、定電流源L1k+1,L2k+1及びトランジスタT1k+1,T2k+1,T3k+1を有する。定電流源L1k+1,L2k+1及びトランジスタT1k+1,T2k+1,T3k+1の構成は、k列目の構成である定電流源L1k,L2k及びトランジスタT1k,T2k,T3kと同様である。
カラム読出し回路部3は、k+1列目の読出し画素Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1の増幅トランジスタの動作点を、ソースフォロア型の読み出しと差動増幅型の読み出しとで切り替える複数のスイッチ(切り替え部)S11k+1,S12k+1,S13k+1,S14k+1,S15k+1,S16k+1,S17k+1,S18k+1,S19k+1,S20k+1を有する。複数のスイッチS11k+1,S12k+1,S13k+1,S14k+1,S15k+1,S16k+1,S17k+1,S18k+1,S19k+1,S20k+1の構成は、k列目の構成である複数のスイッチS11k,S12k,S13k,S14k,S15k,S16k,S17k,S18k,S19k,S20kと同様である。
図14は、第2実施形態に係る固体撮像装置の差動増幅型の読出しの状態を示している。カラム読出し回路部3のk列目の構成において、スイッチS11k,S12k,S13k,S19k,S20kは閉状態となり、スイッチS14k,S15k,S16k,S17k,S18kは開状態となる。また、カラム読出し回路部3のk+1列目の構成において、スイッチS11k+1,S12k+1,S13k+1,S19k+1,S20k+1は閉状態となり、スイッチS14k+1,S15k+1,S16+1k,S17k+1,S18k+1は開状態となる。
一方、図15は、第2実施形態に係る固体撮像装置のソースフォロア型の読出しの状態を示している。カラム読出し回路部3のk列目の構成において、スイッチS11k,S12k,S13k,S19k,S20kは開状態となり、スイッチS14k,S17k,S18kは閉状態となる。スイッチS15k,S16kは、ソースフォロア型の読出し動作中に開状態及び閉状態が切り替わる。また、カラム読出し回路部3のk+1列目の構成において、スイッチS11k+1,S12k+1,S13k+1,S19k+1,S20k+1は開状態となり、スイッチS14k+1,S17k+1,S18k+1は閉状態となる。スイッチS15k+1,S16k+1は、ソースフォロア型の読出し動作中に開状態及び閉状態が切り替わる。
<差動増幅型の読出し動作>
次に、図16に示すように、k列目において、i,i+1行目の画素Xi,k+1,Xi+1,k+1が読出し画素として選択され、参照画素XR,kが固定されている場合の差動増幅型の読出し動作を、図17のタイミングチャートを参照して説明する。
時刻t1~t5において、参照画素XR,kの選択信号SELRをHレベルとすると共に、読出し画素Xi,k,Xi+1,kの選択信号SELi,SELi+1をHレベルとする。なお、時刻t1~t5において、スイッチS15k,S16kの制御信号φVSWをLレベルとし、スイッチS15k,S16kを開状態とする。
時刻t1~t2において、読出し画素Xi,k,Xi+1,kのリセット信号RSTi,RSTi+1をHレベルとし、読出し画素Xi,k,Xi+1,kをリセットする。同時に、参照画素XR,kのリセット信号RSTRをHレベルとし、参照画素XR,kをリセットする。出力信号線VSL0k,VSL1kは、差動増幅器のボルテージフォロア機能によりリセットレベルVrstとなる。時刻t2~t3において、出力信号線VSL0k,VSL1kからリセットレベルVrstがP相レベルとして読み出される。
時刻t3~t4において、読出し画素Xi,k,Xi+1,kの転送信号TRGi,TRGi+1をHレベルとし、出力信号線VSL0k,VSL1kのリセットレベルVrstが反転増幅され、その後、D相レベルが読み出される。
<ソースフォロア型の読出し動作>
次に、図18に示すように、k列目において、i,i+1行目の画素Xi,k,Xi+1,kが読出し画素である場合のソースフォロア型の読出し動作を、図19のタイミングチャートを参照して説明する。
時刻t1~t6において、読出し画素Xi,k,Xi+1,kの選択信号SELi,SELi+1をHレベルとする。参照画素XR,kの選択信号SELRはLレベルであり、参照画素XR,kは選択されない。
時刻t1~t2において、読出し画素Xi,k,Xi+1,kのリセット信号RSTi,RSTi+1をHレベルとし、読出し画素Xi,k,Xi+1,kをリセットする。時刻t1~t3において、スイッチS15k,S16kの制御信号φVSWをHレベルとし、スイッチS15k,S16kを閉状態とすることにより、出力信号線VSL0k,VSL1kと電源電位VDDとを短絡する。その後、出力信号線VSL0k,VSL1kからP相レベルが読み出される。
時刻t4~t5において、読出し画素Xi,k,Xi+1,kの転送信号TRGi,TRGi+1をHレベルとし、出力信号線VSL0k,VSL1kのP相レベルが反転増幅され、D相レベルが読み出される。
第2実施形態に係る固体撮像装置によれば、複数のスイッチ(切り替え部)S11k,S12k,S13k,S14k,S15k,S16k,S17k,S18k,S19k,S20kにより、ソースフォロア型の読み出しと差動増幅型の読み出しとで切り替えることができる。更に、読出し画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,kが、選択トランジスタのドレイン及びリセットトランジスタのドレインを出力信号線VSL0k,VSL1kに接続した負帰還ループ構成とすることにより、リセット入力線を削減することができる。したがって、画素内の縦配線を削減することができ、感度が向上すると共に、配線の自由度も向上する。
更に、参照画素領域1bの画素XR,k,XR,k+1を、画素アレイ部1の最もカラム読出し回路部3側の行であるR行目又はその近傍の行に固定することにより、画素XR,k,XR,k+1のそれぞれの選択トランジスタのドレインが接続される出力信号線VSLRk,VSLRk+1の配線長を短縮することができる。
<第2実施形態の変形例>
第2実施形態の変形例に係る固体撮像装置は、図20に示すように、ソースフォロア型の読み出しと差動増幅型の読み出しとで切り替え可能な構成である点は、図14に示した第2実施形態に係る固体撮像装置と共通する。図20は、差動増幅型の読出しの状態を示す。第2実施形態の変形例に係る固体撮像装置は、読出し画素領域1aに含まれる読出し画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1及び参照画素領域1bに含まれる参照画素XR,k,XR,k+1の構成が、図14に示した第2実施形態に係る固体撮像装置と異なる。
読出し画素領域1aに含まれる読出し画素Xi,kは、入射光を光電変換するフォトダイオードPD1,PD2で構成された2つの光電変換部と、光電変換された信号電荷を制御する複数の画素トランジスタ(T1a,T1b,T2a,T2b,T3,T4)とを有する。複数の画素トランジスタ(T1a,T1b,T2a,T2b,T3,T4)は、例えば、転送トランジスタT1a,T1b、ソースフォロア型の読み出し用のリセットトランジスタ(ソースフォロア用リセットトランジスタ)T2a、差動増幅型の読み出し用のリセットトランジスタ(差動増幅用リセットトランジスタ)T2b、選択トランジスタT3及び増幅トランジスタT4を含む。
光電変換部であるフォトダイオードPD1,PD2のアノードはそれぞれ接地され、フォトダイオードPD1,PD2のカソードのそれぞれは、転送トランジスタT1a,T1bのソースにそれぞれ接続されている。転送トランジスタT1a,T1bのドレインは浮遊拡散領域FDに接続されている。転送トランジスタT1a,T1bのゲートには転送信号TRG0i,TRG1iがそれぞれ印加される。
浮遊拡散領域FDは、ソースフォロア用リセットトランジスタT2a及び差動増幅用リセットトランジスタT2bのソースと、増幅トランジスタT4のゲートに接続されている。増幅トランジスタT4のソースは電流供給線VCOMkに接続され、増幅トランジスタT4のドレインは選択トランジスタT3のソースに接続されている。選択トランジスタT3のドレインは出力信号線VSL0kに接続されている。選択トランジスタT3のゲートには選択信号SELiが印加される。
ソースフォロア用リセットトランジスタT2aのドレインは、電流供給線VCOMkに接続されている。差動増幅用リセットトランジスタT2bのドレインは、出力信号線VSL0kに接続されている。ソースフォロア用リセットトランジスタT2a及び差動増幅用リセットトランジスタT2bのゲートには、リセット信号RSTSi,RSTDiがそれぞれ印加される。読出し画素領域1aに含まれる他の読出し画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1及び参照画素領域1bに含まれる参照画素XR,k,XR,k+1も、読出し画素Xi,kと同様の構成を有する。
一方、参照画素領域1bにおいて、参照画素XR,k,XR,k+1のそれぞれのソースフォロア用リセットトランジスタのゲートには、リセット信号RSTSRが印加される。参照画素XR,k,XR,k+1のそれぞれのソースフォロア用リセットトランジスタのドレインは、電流供給線VCOMk,VCOMk+1に接続されている。
参照画素XR,k,XR,k+1のそれぞれの差動増幅用リセットトランジスタのゲートには、リセット信号RSTDRが印加される。参照画素XR,k,XR,k+1のそれぞれの差動増幅用リセットトランジスタのドレインは、共通のリセット入力線VRDに接続されている。第2実施形態の変形例に係る固体撮像装置のカラム読出し回路部3を含む他の構成は、図14に示した第2実施形態に係る固体撮像装置と同様であるので、重複した説明を省略する。
<差動増幅型の読出し動作>
次に、第2実施形態の変形例において、図21に示すように、k列目において、i,i+1行目の画素Xi,k+1,Xi+1,k+1が読出し画素であり、参照画素XR,kが固定されている場合の差動増幅型の読出し動作を、図22のタイミングチャートを参照して説明する。
時刻t1~t5において、参照画素XR,kの選択信号SELRをHレベルとすると共に、読出し画素Xi,k,Xi+1,kの選択信号SELi,SELi+1をHレベルとする。なお、時刻t1~t5において、スイッチS15k,S16kの制御信号φVSWをLレベルとし、スイッチS15k,S16kを開状態とする。また、時刻t1~t5において、読出し画素Xi,k,Xi+1,kのリセット信号RSTSi,RSTSi+1及び参照画素XR,kのリセット信号RSTSRをLレベルとする。
時刻t1~t2において、読出し画素Xi,k,Xi+1,kのリセット信号RSTDi,RSTDi+1をHレベルとし、読出し画素Xi,k,Xi+1,kをリセットする。同時に、参照画素XR,kのリセット信号RSTDRをHレベルとし、参照画素XR,kをリセットする。出力信号線VSL0k,VSL1kは、差動増幅器のボルテージフォロア機能によりリセットレベルVrstとなる。時刻t2~t3において、出力信号線VSL0k,VSL1kからリセットレベルVrstがP相レベルとして読み出される。
時刻t3~t4において、読出し画素Xi,k,Xi+1,kの転送信号TRG0i,TRG0i+1をHレベルとし、出力信号線VSL0k,VSL1kのリセットレベルVrstが反転増幅され、D相レベルが読み出される。
<ソースフォロア型の読出し動作>
次に、第2実施形態の変形例において、図23に示すように、i,i+1行目の画素Xi,k+1,Xi+1,k+1が読出し画素である場合のソースフォロア型の読出し動作を、図24のタイミングチャートを参照して説明する。
時刻t1~t5において、読出し画素Xi,k,Xi+1,kの選択信号SELi,SELi+1をHレベルとする。参照画素XR,kの選択信号SELRはLレベルであり、参照画素XR,kは選択されない。なお、読出し画素Xi,k,Xi+1,kのリセット信号RSTDi,RSTDi+1をLレベルとする。
時刻t1~t2において、読出し画素Xi,k,Xi+1,kのリセット信号RSTSi,RSTSi+1をHレベルとし、読出し画素Xi,k,Xi+1,kをリセットする。時刻t1~t3において、スイッチS15k,S16kの制御信号φVSWをHレベルとし、スイッチS15k,S16kを閉状態とすることにより、出力信号線VSL0k,VSL1kと電源電位VDDとを短絡させる。その後、出力信号線VSL0k,VSL1kからP相レベルが読み出される。
時刻t4~t5において、読出し画素Xi,k,Xi+1,kの転送信号TRGi,TRGi+1をHレベルとし、出力信号線VSL0k,VSL1kのP相レベルが反転増幅され、D相レベルが読み出される。
第2実施形態の変形例に係る固体撮像装置によれば、読出し画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1及び参照画素XR,k,XR,k+1のそれぞれが、ソースフォロア用リセットトランジスタT2a及び差動増幅用リセットトランジスタT2bを有することにより、図15に示した第2実施形態に係る固体撮像装置と比較して、電源電圧VDDと出力信号線VSL0kとの間に配置されたスイッチS15k及び電源電圧VDDと出力信号線VSL1kとの間に配置されたスイッチS16kがなくても、ソースフォロア型の読み出しと差動増幅型の読み出しとを切り替えて行うことができる。
(第3実施形態)
上述したように、従来のソースフォロア型のCISと比較して、ゲインが大きく変換効率を大幅に高くすることができる差動増幅型のCISが提案されている。しかし、差動増幅型のCISでは、読出し時の出力振幅レンジを確保するために浮遊拡散領域のリセット電圧を画素の電源電圧より下げる必要がある。このため、従来のソースフォロア型のCISでは、画素の増幅トランジスタのソース拡散層と、リセットトランジスタのソース拡散層とを共有できていたが、差動増幅型のCISでは、画素の増幅トランジスタのソース拡散層と、リセットトランジスタのソース拡散層とを共有できない。このため、差動増幅型のCISでは、ソースフォロア型のCISと比較して、レイアウト効率が悪く、特にサブミクロンサイズの小画素の場合には、増幅トランジスタのゲート長が小さくなり、RTSノイズが悪化する。そこで、第3実施形態では、画素サイズが小さくても増幅トランジスタのゲート長を長くすることができ、RTSノイズを改善することができる固体撮像装置を提供する。
<固体撮像装置の構成>
第3実施形態に係る固体撮像装置の全体構成は、図1に示した第1実施形態に係る固体撮像装置と共通する。第3実施形態に係る固体撮像装置は、図25に示すように、画素アレイ部1において、マトリクス状に配置された画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1,Xi+4,k+1,Xi+5,k+1を有する。
図25では、k列目において、i+1,i+2行目の画素Xi,k,Xi+1,kが読み出し画素として選択され、i+3行目の画素Xi+3,kが参照画素として選択されている。また、k+列目において、i+1,i+2行目の画素Xi,k+1,Xi+1,k+1が読み出し画素として選択され、i+3行目の画素Xi+3,k+1が参照画素として選択されている。
読出し画素Xi,k,Xi+1,k,Xi,k+1,Xi+1,k+1及び参照画素Xi+3,k,Xi+3,k+1のそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMkに接続されている。第3実施形態に係る固体撮像装置の他の回路構成は、図7に示した第1実施形態の第2変形例に係る固体撮像装置と同様であるので、重複した説明を省略する。
図26は、図25に示した読出し画素Xi+1,k,Xi+2,k,Xi+1,k+1,Xi+2,k+1及び参照画素Xi+3,k,Xi+3,k+1の部分の平面レイアウトを示す。k列目の読出し画素Xi+1,k,Xi+2,k及び参照画素Xi+3,kとk+1列目の読出し画素Xi+1,k+1,Xi+2,k+1及び参照画素Xi+3,k+1とは、図26の左右方向で線対称の平面レイアウト(平面パターン)を有する。即ち、k列目の読出し画素Xi+1,k,Xi+2,k及び参照画素Xi+3,kとk+1列目の読出し画素Xi+1,k+1,Xi+2,k+1及び参照画素Xi+3,k+1とは、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタ等の配置が線対称となっている。なお、図26以降の平面レイアウトでは、理解を容易にするために、各部位に「PD」、「TRG」、「FD」、「RST」、「VRD」、「VSL」、「SEL」、「AMP」、「VCOM」等の表記を付している。
k列目のi+1行目の読出し画素Xi+1,kは、基板電位印加用の拡散層70aと、フォトダイオードを構成する拡散層71aと、転送トランジスタのゲート電極81aと、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72aと、リセットトランジスタのゲート電極82aと、リセットトランジスタのドレイン拡散層73aと、選択トランジスタのソース拡散層74aと、選択トランジスタのゲート電極83aと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75aと、増幅トランジスタのゲート電極84aと、増幅トランジスタのソース拡散層76aとを備える。
読出し画素Xi+1,kに行方向で隣接する、k+1列目のi+1行目の読出し画素Xi+1,k+1は、基板電位印加用の拡散層70dと、フォトダイオードを構成する拡散層71dと、転送トランジスタのゲート電極81dと、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72dと、リセットトランジスタのゲート電極82dと、リセットトランジスタのドレイン拡散層73dと、選択トランジスタのドレイン拡散層74dと、選択トランジスタのゲート電極83dと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75dと、増幅トランジスタのゲート電極84dと、増幅トランジスタのソース拡散層76aとを備える。即ち、同一行であるi+1行目において、互いに隣接する読出し画素Xi+1,k,Xi+1,k+1は、増幅トランジスタのソース拡散層76aを共有する。
k列目のi+2行目の読出し画素Xi+2,kは、基板電位印加用の拡散層70bと、フォトダイオードを構成する拡散層71bと、転送トランジスタのゲート電極81bと、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72bと、リセットトランジスタのゲート電極82bと、リセットトランジスタのドレイン拡散層73bと、選択トランジスタのソース拡散層74bと、選択トランジスタのゲート電極83bと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75bと、増幅トランジスタのゲート電極84bと、増幅トランジスタのソース拡散層76bとを備える。
読出し画素Xi+2,kに行方向で隣接するk+1列目のi+2行目の読出し画素Xi+2,k+1は、基板電位印加用の拡散層70eと、フォトダイオードを構成する拡散層71eと、転送トランジスタのゲート電極81eと、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72eと、リセットトランジスタのゲート電極82eと、リセットトランジスタのドレイン拡散層73eと、選択トランジスタのドレイン拡散層74eと、選択トランジスタのゲート電極83eと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75eと、増幅トランジスタのゲート電極84eと、増幅トランジスタのソース拡散層76bとを備える。即ち、同一行であるi+2行目において、互いに隣接する読出し画素Xi+2,k,Xi+2,k+1は、増幅トランジスタのソース拡散層76bを共有する。
k列目のi+3行目の参照画素Xi+3,kは、基板電位印加用の拡散層70cと、フォトダイオードを構成する拡散層71cと、転送トランジスタのゲート電極81cと、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72cと、リセットトランジスタのゲート電極82cと、リセットトランジスタのドレイン拡散層73cと、選択トランジスタのソース拡散層74cと、選択トランジスタのゲート電極83bと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75cと、増幅トランジスタのゲート電極84cと、増幅トランジスタのソース拡散層76cとを備える。
参照画素Xi+3,kに行方向で隣接するk+1列目のi+3行目の参照画素Xi+3,k+1は、基板電位印加用の拡散層70fと、フォトダイオードを構成する拡散層71fと、転送トランジスタのゲート電極81fと、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72fと、リセットトランジスタのゲート電極82fと、リセットトランジスタのドレイン拡散層73fと、選択トランジスタのドレイン拡散層74fと、選択トランジスタのゲート電極83fと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75fと、増幅トランジスタのゲート電極84fと、増幅トランジスタのソース拡散層76cとを備える。即ち、同一行であるi+3行目において互いに隣接する参照画素Xi+3,k,Xi+3,k+1は、増幅トランジスタのソース拡散層76cを共有する。
第3実施形態に係る固体撮像装置によれば、同一行で互いに隣接する読出し画素Xi+1,k,Xi+2,k,Xi+1,k+1,Xi+2,k+1及び参照画素Xi+3,k,Xi+3,k+1が、増幅トランジスタのソース拡散層76a,76b,76cを共有する。これにより、画素サイズが小さくても、読出し画素Xi+1,k,Xi+2,k,Xi+1,k+1,Xi+2,k+1及び参照画素Xi+3,k,Xi+3,k+1のそれぞれの増幅トランジスタのゲート長を長くすることができ、RTSノイズを改善することができる。
<第3実施形態の第1変形例>
第3実施形態の第1変形例に係る固体撮像装置は、第1実施形態に係る固体撮像装置と同様に、図2に示した画素アレイ部1を有する。図2に示すように、k列目において、画素Xi,k,Xi+3,kが読出し画素として選択され、画素Xi+1,k,Xi+2,kが参照画素として選択されている。k+1列目において、画素Xi,k+1,Xi+3,k+1が読出し画素として選択され、画素Xi+1,k+1,Xi+2,k+1が参照画素として選択されている。
図27は、図2に示した画素アレイ部1のk列目の読出し画素Xi+2,k及び参照画素Xi+3,kと、k+1列目の読出し画素Xi+2,k+1及び参照画素Xi+3,k+1の部分の平面レイアウトを示す。同一行であるi+2行目の読出し画素Xi+2,k,Xi+2,k+1と、同一行であるi+3行目の参照画素Xi+3,k,Xi+3,k+1とは、図27の上下方向で線対称の平面レイアウトを有する。即ち、同一行であるi+2行目の読出し画素Xi+2,k,Xi+2,k+1と、同一行であるi+3行目の参照画素Xi+3,k,Xi+3,k+1とは、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタ等の配置が線対称となっている。
k列目のi+2行目の読出し画素Xi+2,kは、基板電位印加用の拡散層70bと、フォトダイオードを構成する拡散層71bと、転送トランジスタのゲート電極81bと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72bと、リセットトランジスタのゲート電極82bと、リセットトランジスタのドレイン拡散層73bと、選択トランジスタのソース拡散層74bと、選択トランジスタのゲート電極83bと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75bと、増幅トランジスタのゲート電極84bと、増幅トランジスタのソース拡散層76bとを備える。
また、読出し画素Xi+2,kに列方向で隣接するk行目のi+3行目の参照画素Xi+3,kは、基板電位印加用の拡散層70cと、フォトダイオードを構成する拡散層71cと、転送トランジスタのゲート電極81cと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72cと、リセットトランジスタのゲート電極82cと、リセットトランジスタのドレイン拡散層73cと、選択トランジスタのソース拡散層74cと、選択トランジスタのゲート電極83bと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75cと、増幅トランジスタのゲート電極84cと、増幅トランジスタのソース拡散層76bとを備える。即ち、同一列であるk行目において、互いに隣接する読出し画素Xi+2,k及び参照画素Xi+3,kは、増幅トランジスタのソース拡散層76bを共有する。
k+1列目のi+2行目の読出し画素Xi+2,k+1は、基板電位印加用の拡散層70eと、フォトダイオードを構成する拡散層71eと、転送トランジスタのゲート電極81eと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72e、リセットトランジスタのゲート電極82eと、リセットトランジスタのドレイン拡散層73eと、選択トランジスタのドレイン拡散層74eと、選択トランジスタのゲート電極83eと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75eと、増幅トランジスタのゲート電極84eと、増幅トランジスタのソース拡散層76eとを備える。
また、読出し画素Xi+2,k+1に列方向で隣接するk+1列目のi+3行目の参照画素Xi+3,k+1は、基板電位印加用の拡散層70fと、フォトダイオードを構成する拡散層71fと、転送トランジスタのゲート電極81fと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72fと、リセットトランジスタのゲート電極82fと、リセットトランジスタのドレイン拡散層73fと、選択トランジスタのドレイン拡散層74fと、選択トランジスタのゲート電極83fと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75fと、増幅トランジスタのゲート電極84fと、増幅トランジスタのソース拡散層76eとを備える。即ち、同一列であるk+1行目において、互いに隣接する読出し画素Xi+2,k+1及び参照画素Xi+3,k+1は、増幅トランジスタのソース拡散層76cを共有する。
第3実施形態の第1変形例に係る固体撮像装置によれば、同一列で互いに隣接する読出し画素Xi+2,k及び参照画素Xi+3,kと、読出し画素Xi+2,k+1及び参照画素Xi+3,k+1が、増幅トランジスタのソース拡散層76b,76fをそれぞれ共有する。これにより、画素サイズが小さくても、読出し画素Xi+2,k,Xi+2,k+1及び参照画素Xi+3,k,Xi+3,k+1のそれぞれの増幅トランジスタのゲート長を長くすることができ、RTSノイズを改善することができる。
なお、図27では、同一列で互いに隣接する読出し画素Xi+2,k及び参照画素Xi+3,kと、読出し画素Xi+2,k+1及び参照画素Xi+3,k+1が、増幅トランジスタのソース拡散層76b,76fをそれぞれ共有する場合を例示したが、読出し画素及び参照画素の組がドレイン拡散層を共有する場合に限定されない。例えば、図2に示した画素アレイ部1のk列目において、互いに隣接する読出し画素Xi+1,k,Xi+2,kが、増幅トランジスタのソース拡散層を共有してもよい。また、同一列において参照画素が互いに隣接する場合には、互いに隣接する参照画素が、増幅トランジスタのソース拡散層を共有してもよい。
<第3実施形態の第2変形例>
第3実施形態の第2変形例に係る固体撮像装置は、図28に示すように、画素アレイ部1が、読出し画素領域1a及び参照画素領域1bを有する点が、図14に示した第2実施形態に係る固体撮像装置と共通する。
しかし、第3実施形態の第2変形例に係る固体撮像装置は、読出し画素領域1aのk列目の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,k,及びk+1列目の画素Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1,Xi+4,k+1,Xi+5,k+1のそれぞれの増幅トランジスタのドレインが、共通の電流供給線VCOMkに接続されている点が、図14に示した第2実施形態に係る固体撮像装置と異なる。共通の電流供給線VCOMkは、カラム読出し回路部3の短絡線61により、図28で図示を省略する他の各列の電流供給線と短絡している。
k列目において、画素Xi,k,Xi+3,kが読出し画素として選択され、画素XR,kが参照画素として固定されている。k+1列目において、画素Xi,k+1,Xi+3,k+1が読出し画素として選択され、画素XR,k+1が参照画素として固定されている。第3実施形態の第2変形例に係る固体撮像装置の他の構成は、図14に示した第2実施形態に係る固体撮像装置と同様であるので、重複した説明を省略する。
図29は、図28に示した参照画素XR,k,XR,k+1の平面レイアウトを示す。同一行である参照画素XR,k,XR,k+1は、図29の左右方向で線対称の平面レイアウトを有する。即ち、同一行である参照画素XR,k,XR,k+1において、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタ等の配置が線対称となっている。
参照画素XR,kは、基板電位印加用の拡散層70gと、フォトダイオードを構成する拡散層71gと、転送トランジスタのゲート電極81gと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72gと、リセットトランジスタのゲート電極82gと、リセットトランジスタのドレイン拡散層73gと、選択トランジスタのドレイン拡散層74gと、選択トランジスタのゲート電極83gと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75gと、増幅トランジスタのゲート電極84gと、増幅トランジスタのソース拡散層76gとを備える。
参照画素XR,kに行方向で隣接する参照画素XR,k+1は、基板電位印加用の拡散層70hと、フォトダイオードを構成する拡散層71hと、転送トランジスタのゲート電極81hと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72hと、リセットトランジスタのゲート電極82hと、リセットトランジスタのドレイン拡散層73gと、選択トランジスタのドレイン拡散層74hと、選択トランジスタのゲート電極83hと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75hと、増幅トランジスタのゲート電極84a、増幅トランジスタのソース拡散層76hとを備える。即ち、参照画素XR,k,XR,k+1は、リセットトランジスタのドレイン拡散層73gを共有する。
第3実施形態の第2変形例に係る固体撮像装置によれば、同一行で互いに隣接する参照画素XR,k,XR,k+1が、リセットトランジスタのドレイン拡散層73gを共有することにより、画素サイズが小さくても、参照画素XR,k,XR,k+1のリセットトランジスタのゲート長を長くすることができ、RTSノイズを改善することができる。
<第3実施形態の第3変形例>
第3実施形態の第3変形例に係る固体撮像装置は、図28に示した第3実施形態の第2変形例に係る固体撮像装置の回路構成が共通する。しかし、参照画素XR,k,XR,k+1の平面レイアウトが、図29に示した第3実施形態の第2変形例に係る固体撮像装置とは異なる。
図30Aは、図28に示した参照画素XR,k,XR,k+1の平面レイアウトを示す。参照画素XR,kの左側にはk-1列目の参照画素XR,k-1が隣接し、参照画素XR,k+1の右側にはk+2列目の参照画素XR,k+2が隣接している。同一行である参照画素XR,k-1,XR,k,XR,k+1,XR,k+2は、図30Aの左右方向で互いに線対称の平面レイアウトを有する。即ち、同一行である参照画素XR,k-1,XR,k,XR,k+1,XR,k+2において、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタ等の配置が線対称となっている。
参照画素XR,kは、基板電位印加用の拡散層70g、フォトダイオードを構成する拡散層71gと、転送トランジスタのゲート電極81gと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72gと、リセットトランジスタのゲート電極82gと、リセットトランジスタのドレイン拡散層73gと、選択トランジスタのドレイン拡散層74gと、選択トランジスタのゲート電極83gと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75gと、増幅トランジスタのゲート電極84g、増幅トランジスタのソース拡散層76gとを備える。参照画素XR,kは、行方向で隣接する参照画素XR,k-1と共に、リセットトランジスタのドレイン拡散層73gを共有する。
参照画素XR,kに行方向で隣接する参照画素XR,k+1は、基板電位印加用の拡散層70hと、フォトダイオードを構成する拡散層71hと、転送トランジスタのゲート電極81hと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72hと、リセットトランジスタのゲート電極82hと、リセットトランジスタのドレイン拡散層73hと、選択トランジスタのドレイン拡散層74hと、選択トランジスタのゲート電極83hと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75hと、増幅トランジスタのゲート電極84hと、増幅トランジスタのソース拡散層76gとを備える。即ち、参照画素XRk,XR,k+1は、増幅トランジスタのソース拡散層76gを共有する。また、参照画素XR,k+1は、行方向で隣接する参照画素XR,k+2と共に、リセットトランジスタのドレイン拡散層73hを共有する。
図30Bは、図28に示した読出し画素Xi+2,k,Xi+2,k+1の平面レイアウトを示す。読出し画素Xi+2,kの左側にはk-1列目の読出し画素Xi+2,k-1が隣接し、読出し画素Xi+2,k+1の右側にはk+2列目の読出し画素Xi+2,k+2が隣接する。同一行である読出し画素Xi+2,k-1,Xi+2,k,Xi+2,k+1,Xi+2,k+2は、図30Bの左右方向で互いに線対称の平面レイアウトを有する。即ち、同一行である読出し画素Xi+2,k-1,Xi+2,k,Xi+2,k+1,Xi+2,k+2において、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタ等の配置が線対称となっている。
読出し画素Xi+2,kは、基板電位印加用の拡散層70bと、フォトダイオードを構成する拡散層71bと、転送トランジスタのゲート電極81bと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72bと、リセットトランジスタのゲート電極82bと、リセットトランジスタのドレイン拡散層73bと、選択トランジスタのソース拡散層74bと、選択トランジスタのゲート電極83bと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75bと、増幅トランジスタのゲート電極84bと、増幅トランジスタのソース拡散層76bとを備える。
また、画素Xi+2,kに行方向で隣接する読出し画素Xi+2,k+1は、基板電位印加用の拡散層70eと、フォトダイオードを構成する拡散層71eと、転送トランジスタのゲート電極81eと、転送トランジスタのドレイン拡散層、浮遊拡散領域及びリセットトランジスタのソース拡散層となる共通の拡散層72eと、リセットトランジスタのゲート電極82eと、リセットトランジスタのドレイン拡散層及び選択トランジスタのドレイン拡散層となる共通の拡散層74eと、選択トランジスタのゲート電極83eと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75eと、増幅トランジスタのゲート電極84e、増幅トランジスタのソース拡散層76bとを備える。即ち、同一行であるi+2行目において、互いに隣接する読出し画素Xi+2,k,Xi+2,k+1は、増幅トランジスタのソース拡散層76bを共有する。
第3実施形態の第3変形例に係る固体撮像装置によれば、同一行で隣接する参照画素XR,k-1,XR,k,XR,k+1,XR,k+2が、リセットトランジスタのドレイン拡散層73g,73hを共有すると共に、参照画素XR,k,XR,k+1は、増幅トランジスタのソース拡散層76gを共有する。更に、同一行で互いに隣接する読出し画素Xi+2,k,Xi+2,k+1が、リセットトランジスタのドレイン拡散層73gを共有する。これにより、画素サイズが小さくても、参照画素XR,k-1,XR,k,XR,k+1,XR,k+2及び読出し画素Xi+2,k,Xi+2,k+1の増幅トランジスタ及びリセットトランジスタのゲート長を長くすることができ、RTSノイズを改善することができる。
<第3実施形態の第4変形例>
第3実施形態の第4変形例に係る固体撮像装置は、第2実施形態の変形例に係る固体撮像装置と同様に、図20に示した画素アレイ部1を有する。図20に示すように、k列目において、画素Xi,k,Xi+1,kが読出し画素として選択され、参照画素XR,kが固定されている。k+1列目において、画素Xi,k+1,Xi+1,k+1が読出し画素として選択され、参照画素XR,k+1が固定されている。
図31は、図20に示した読出し画素Xi,k,Xi+1,k,Xi,k+1,Xi+1,k+1及び読出し画素として選択されていない画素(非選択画素)Xi+2,k,Xi+2,k+1の平面レイアウトを示す。図31の上下方向が画素アレイ部1の行方向を示し、図31の左右方向が画素アレイ部1の列方向を示している。同一列であるk列目の読出し画素Xi,k,Xi+1,k及び非選択画素Xi+2と、同一列であるk+1列目の読出し画素Xi,k+1,Xi+1,k+1及び非選択画素Xi+2,k+1とは、図31の上下方向で線対称の平面レイアウトを有する。即ち、同一列であるk列目の読出し画素Xi,k,Xi+1,k及び非選択画素Xi+2と、同一列であるk+1列目の読出し画素Xi,k+1,Xi+1,k+1及び非選択画素Xi+2,k+1とは、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタ等の配置が線対称となっている。
i+1行目、k列目の読出し画素Xi+1,kは、基板電位印加用の拡散層70x、フォトダイオードをそれぞれ構成する拡散層71x,71yと、転送トランジスタのゲート電極81x,81yと、浮遊拡散領域を構成する拡散層72xと、ソースフォロア用リセットトランジスタのドレイン拡散層73xと、ソースフォロア用リセットトランジスタのゲート電極82xと、浮遊拡散領域、ソースフォロア用リセットトランジスタのソース拡散層及び差動増幅用リセットトランジスタのソース拡散層となる共通の拡散層72yと、差動増幅用リセットトランジスタのゲート電極82yと、差動増幅用リセットトランジスタのドレイン拡散層及び選択トランジスタのソース拡散層となる共通の拡散層74xと、選択トランジスタのゲート電極83xと、選択トランジスタのソース拡散層及び増幅トランジスタのドレイン拡散層となる共通の拡散層75xと、増幅トランジスタのゲート電極84xと、増幅トランジスタのソース拡散層76xとを備える。図31に示した他の読出し画素Xi,k,Xi,k+1,Xi+1,k+1及び非選択画素Xi+2,k,Xi+2,k+1も、読出し画素Xi+1,kと同様の構成を有する。
同一列であるk列目において、読出し画素Xi,kのソースフォロア用リセットトランジスタのドレイン拡散層73xは、読出し画素Xi,kに隣接する読出し画素Xi+1,kの増幅トランジスタのソース拡散層と共有の拡散層となる。また、読出し画素Xi+1,kの増幅トランジスタのソース拡散層76xは、読出し画素Xi+1,kに隣接する非選択画素Xi+2,kのソースフォロア用リセットトランジスタのドレイン拡散層と共有の拡散層となる。
同一列であるk+1列目において、読出し画素Xi,k+1のソースフォロア用リセットトランジスタのドレイン拡散層77xは、読出し画素Xi,k+1に隣接する読出し画素Xi+1,k+1の増幅トランジスタのソース拡散層と共有の拡散層となる。また、読出し画素Xi+1,k+1の増幅トランジスタのソース拡散層77yは、読出し画素Xi+1,k+1に隣接する非選択画素Xi+2,k+1のソースフォロア用リセットトランジスタのドレイン拡散層と共有の拡散層となる。
第3実施形態の第4変形例に係る固体撮像装置によれば、同一列で互いに隣接する読出し画素Xi,k,Xi+1,k,Xi,k+1,Xi+1,k+1及び非選択画素Xi+2,k,Xi+2,k+1が、拡散層73x,77x,76x,77yを共有することにより、画素サイズが小さくても、拡散層を共有するトランジスタのゲート長を長くすることができ、RTSノイズを改善することができる。
(第4実施形態)
上述したように、従来のソースフォロア型のCISと比較して、ゲインが大きく変換効率を大幅に高くすることができる差動増幅型のCISが提案されている(特許文献1及び2参照)。しかし、差動増幅型のCISでは、ソースフォロア型のCISと比較して、増幅トランジスタの出力抵抗が大きいため、垂直信号線のRC時定数が増加し、読出し速度が遅くなる。
一方、周辺回路にサンプルホールド回路を有し、AD変換期間と垂直信号線のセトリング期間をオーバーラップさせることで読出し速度を高速化する技術がある(非特許文献1参照)。しかし、サンプルホールド回路のkTCノイズを画質に影響のないレベルに抑え込むためには例えば数pFの大きい容量を用いる必要があり、チップサイズが増大する。そこで、第4実施形態では、チップサイズの増大を抑制しつつ、読出し速度を高速化することができる固体撮像装置を提供する。
<固体撮像装置の構成>
第4実施形態に係る固体撮像装置の全体構成は、図1に示した第1実施形態に係る固体撮像装置と共通する。第4実施形態に係る固体撮像装置は、図32に示すように、画素アレイ部1及びカラム読出し回路部3の構成は、図14に示した第2実施形態に係る固体撮像装置と共通する。しかし、第4実施形態に係る固体撮像装置は、図32に示すように、カラム信号処理部4の構成が、図14に示した第2実施形態に係る固体撮像装置と異なる。
カラム信号処理部4は、出力信号線VSL0k,VSL1kにそれぞれ接続された2系統のサンプルホールド回路41,42と、サンプルホールド回路41,42にそれぞれ接続された2つのアナログ・デジタル変換部43,44とを有する。サンプルホールド回路41,42は、出力信号線VSL0k,VSL1kから読み出したリセットレベル及び信号レベルを順次サンプリングし、サンプリングしたリセットレベル及び信号レベルをアナログ・デジタル変換部43,44に順次出力する。
サンプルホールド回路41は、出力信号線VSL0kに互いに並列に接続されたスイッチS31,S32と、スイッチS31,S32に一端がそれぞれ接続され、且つ他端が接地されたコンデンサC1,C2と、コンデンサC1,C2の一端にそれぞれ接続され、且つアナログ・デジタル変換部43に互いに並列に接続されたスイッチS33,S34とを備える。スイッチS31,S32,S33,S34は、制御信号φPSMP,φDSMP,φPAD,φDADにより開閉状態が制御される。
サンプルホールド回路42は、出力信号線VSL1kに互いに並列に接続されたスイッチS35,S36と、スイッチS35,S36に一端が接地され、且つ他端が接地されたコンデンサC3,C4と、コンデンサC3,C4の一端にそれぞれ接続され、且つアナログ・デジタル変換部44に互いに並列に接続されたスイッチS37,S38とを備える。スイッチS35,S36,S37,S38は、制御信号φPSMP,φDSMP,φPAD,φDADにより開閉状態が制御される。
アナログ・デジタル変換部43は、サンプルホールド回路41から出力されたリセットレベル及び信号レベルをアナログ・デジタル(AD)変換することにより、画像信号を出力する。アナログ・デジタル変換部44は、サンプルホールド回路42から出力されたリセットレベル及び信号レベルをAD変換することにより、画像信号を出力する。
<差動増幅型の読み出し動作>
次に、図33のタイミングチャートを参照しながら、第4実施形態に係る固体撮像装置の差動増幅型の読み出し動作を説明する。ここで、参照画素XR,kは固定されており、画素Xi-2,k,Xi-1,k,Xi,k,Xi+1,k,Xi+2,k,Xi+3,kを読出し画素として順次選択するものとする。
時刻t1~9において、参照画素XR,kの選択信号SELRをHレベルとする。時刻t1~t5において、画素Xi,k,Xi+1,kの選択信号SELi,SELi+1をHレベルとし、読出し画素として選択する。時刻t1~t2において、読出し画素Xi,k,Xi+1,kのリセット信号RSTi,RSTi+1をHレベルとし、読出し画素Xi,k,Xi+1,kをリセットする。同時に、参照画素XR,kのリセット信号RSTRをHレベルとし、参照画素XR,kをリセットする。出力信号線VSL0k,VSL1kは、読出し画素Xi,k,Xi+1,kのリセットレベルとなり、P相レベルが読み出される。
時刻t1~t3において、制御信号φPSMPをHレベルとし、スイッチS31,S35を閉状態とすると共に、制御信号φPADをLレベルとし、スイッチS33,S37を開状態とすることにより、読出し画素Xi,k,Xi+1,kのP相レベルをコンデンサC1,C3にサンプリングする。同時に、制御信号φDADをHレベルとし、スイッチS34,S38を閉状態とすると共に、制御信号φDSMPをLレベルとし、スイッチDSMPをLレベルとすることにより、コンデンサC2,C4にサンプリングされていた読出し画素Xi-2,k,Xi-1,kのD相レベルをそれぞれ出力する。即ち、読出し画素Xi,k,Xi+1,kのP相レベルのサンプリング期間(セトリング期間)に、以前の読出し画素Xi-2,k,Xi-1,kのD相レベルのAD変換期間をオーバーラップさせる。アナログ・デジタル変換部43,44は、読出し画素Xi-2,k,Xi-1,kのD相レベルをAD変換して画像信号を出力する。
時刻t3~t4において、読出し画素Xi,k,Xi+1,kの転送信号TRGi,TRGi+1をHレベルとし、出力信号線VSL0k,VSL1kのP相レベルが反転増幅され、その後、読出し画素Xi,k,Xi+1,kのD相レベルが読み出される。
時刻t3~t5において、制御信号φDSMPをHレベルとし、スイッチS32,S36を閉状態とすると共に、制御信号φDADをLレベルとし、スイッチS34,S38を開状態とすることにより、読出し画素Xi,k,Xi+1,kのD相レベルをコンデンサC1,C3にサンプリングする。同時に、制御信号φPADをHレベルとし、スイッチS33,S37を閉状態とすると共に、制御信号φPSMPをLレベルとし、スイッチS31,S35を開状態とすることにより、コンデンサC1,C3にサンプリングされていた読出し画素Xi,k,Xi+1,kのP相レベルをそれぞれ出力する。即ち、読出し画素Xi,k,Xi+1,kのD相レベルのサンプリング期間(セトリング期間)に、以前の読出し画素Xi,k,Xi+1,kのP相レベルのAD変換期間をオーバーラップさせる。アナログ・デジタル変換部43,44は、読出し画素Xi,k,Xi+1,kのP相レベルをAD変換して画像信号を出力する。
時刻t5~t9において、画素Xi+2,k,Xi+3,kの選択信号SELi+2,SELi+3をHレベルとし、読出し画素として選択する。時刻t5~t6において、読出し画素Xi+2,k,Xi+3,kのリセット信号RSTi+2,RSTi+3をHレベルとし、読出し画素Xi+2,k,Xi+3,kをリセットする。同時に、参照画素XR,kのリセット信号RSTRをHレベルとし、参照画素XR,kをリセットする。出力信号線VSL0k,VSL1kは、画素Xi+2,k,Xi+3,kのリセットレベルとなり、P相レベルが読み出される。
時刻t5~t7において、制御信号φPSMPをHレベルとし、スイッチS31,S35を閉状態とすると共に、制御信号φPADをLレベルとし、スイッチS33,S37を開状態とすることにより、画素Xi+2,k,Xi+3,kのP相レベルをコンデンサC1,C3にサンプリングする。同時に、制御信号φDADをHレベルとし、スイッチS34,S38を閉状態とすると共に、制御信号φDSMPをLレベルとし、スイッチS32,S36を開状態とすることにより、コンデンサC2,C4にサンプリングされていた読出し画素Xi,k,Xi+1,kのD相レベルをそれぞれ出力する。即ち、読出し画素Xi+2,k,Xi+3,kのP相レベルのサンプリング期間(セトリング期間)に、以前の読出し画素Xi,k,Xi+1,kのD相レベルのAD変換期間をオーバーラップさせる。アナログ・デジタル変換部43,44は、読出し画素Xi,k,Xi+1,kのD相レベルをAD変換して画像信号を出力する。
時刻t7~t8において、読出し画素Xi+2,k,Xi+3,kの転送信号TRGi+2,TRGi+3をHレベルとし、出力信号線VSL0k,VSL1kのP相レベルが反転増幅され、D相レベルが読み出される。
時刻t7~t9において、制御信号φDSMPをHレベルとし、スイッチS32,S36を閉状態とすると共に、制御信号φDADをLレベルとし、スイッチS34,S38を開状態とすることにより、読出し画素Xi+2,k,Xi+3,kのD相レベルをコンデンサC1,C3にサンプリングする。同時に、制御信号φPADをHレベルとし、スイッチS33,S37を閉状態とすると共に、制御信号φPSMPをLレベルとし、スイッチS31,S35を開状態とすることにより、コンデンサC1,C3にサンプリングされていた読出し画素Xi,k,Xi+1,kのP相レベルをそれぞれ出力する。即ち、読出し画素Xi+2,k,Xi+3,kのD相レベルのサンプリング期間(セトリング期間)に、以前の読出し画素Xi,k,Xi+1,kのP相レベルのAD変換期間をオーバーラップさせる。アナログ・デジタル変換部43,44は、読出し画素Xi,k,Xi+1,kのP相レベルをAD変換して画像信号を出力する。
第4実施形態に係る固体撮像装置によれば、出力信号線VSL0k,VSL1kの1本当たりにつき2系統以上のサンプルホールド回路41,42を有することにより、非特許文献1の構成と比較してサンプルホールド回路41,42のサイズを1/10程度に抑えつつ、高速に低ノイズ読出しを両立することができる。なお、第4実施形態では、2系統のサンプルホールド回路41,42を有する場合を例示したが、2系統以上のサンプルホールド回路であればよい。例えば、4系統又は8系統のサンプルホールド回路とすれば、より高速化を図ることができる。
(第5実施形態)
上述したように、従来のソースフォロア型のCISと比較して、ゲインが大きく変換効率を大幅に高くすることができる差動増幅型のCISが提案されている。しかし、差動増幅型のCISでは、変換効率のばらつきが大きく、セトリングが遅く、更には読み出し信号レンジが狭いという問題点がある。これらの問題は、増幅トランジスタのゲート・ドレイン間の寄生容量のばらつき、選択トランジスタ及び増幅トランジスタの出力抵抗、高変換効率が主要因である。そこで、第5実施形態では、変換効率のばらつきを抑制し、セトリングを高速化し、読み出し信号レンジを広くすることができる個体撮像装置を提供する。
<固体撮像装置の構成>
第5実施形態に係る固体撮像装置の全体構成は、図1に示した第1実施形態に係る固体撮像装置と共通する。第5実施形態に係る固体撮像装置は、図34に示すように、画素アレイ部1の構成が、図1に示した第1実施形態に係る固体撮像装置と異なる。
画素アレイ部1は、複数の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1を有する。画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1の構成は、図2に示した画素Xi,kと基本的には同様である。k列目の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,kのそれぞれの増幅トランジスタのソースと、k+1列目の画素Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1のそれぞれの増幅トランジスタのソースは、共通の電流供給線VCOMkに接続されている。k列目の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,kのそれぞれの選択トランジスタのドレインは、共通の出力信号線VSL0kに接続されている。k+1列目の画素Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1のそれぞれの選択トランジスタのドレインは、共通の出力信号線VSL1kに接続されている。
画素アレイ部1は、k列目の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,kの浮遊拡散領域を短絡するスイッチS41i,S41i+1,S41i+2,S41i+3と、k+1列目の画素Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1の浮遊拡散領域を短絡するスイッチS42i,S42i+1,S42i+2,S42i+3とを画素セル単位で備える。
同一行であるi行目のスイッチS41i,S42iは、制御信号FDLiにより開閉状態が制御される。同一行であるi+1行目のスイッチS41i+1,S42i+1は、制御信号FDLi+1により開閉状態が制御される。同一行であるi+2行目のスイッチS41i+2,S42i+2は、制御信号FDLi+2により開閉状態が制御される。同一行であるi+3行目のスイッチS41i+3,S42i+3は、制御信号FDLi+3により開閉状態が制御される。
画素アレイ部1において、k列目のi行目の画素Xi,kが参照画素として選択され、k+1列目のi行目の画素Xi,k+1が読出し画素として選択されている。読出し画素Xi,k+1及び参照画素Xi,kのそれぞれの選択トランジスタはオンしている。一方、読出し画素又は参照画素として選択されていない画素(非選択画素)Xi+1,k,Xi+2,k,Xi+3,k,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1のそれぞれの選択トランジスタはオンしていない。
k列目の参照画素Xi,kと、参照画素Xi,kに列方向で隣接する非選択画素Xi+1,kとの間のスイッチS41iは閉状態に制御され、参照画素Xi,kの浮遊拡散領域と、非選択画素Xi+1,kの浮遊拡散領域が短絡している。一方、k列目の非選択画素Xi+1,k,Xi+2,k,Xi+3,kの間のスイッチS41i+1,S41i+2,S41i+3は、開状態に制御されている。
k+1列目の読出し画素Xi,k+1と、読出し画素Xi,k+1に列方向で隣接する非選択画素Xi+1,k+1との間のスイッチS42iは、閉状態に制御され、読出し画素Xi,kの浮遊拡散領域と、非選択画素Xi+1,k+1の浮遊拡散領域が短絡している。一方、k+1列目の非選択画素Xi+1,k+1,Xi+2,k+1,Xi+3,k+1の間のスイッチS42i+1,S42i+2,S42i+3は、開状態に制御されている。
なお、第5実施形態では、スイッチS41i,S42iのみを閉状態に制御した場合を例示したが、スイッチS41i+1,S41i+2,S41i+3,S42i+1,S42i+2,S42i+3を閉状態として、更に多くの浮遊拡散領域を連結してもよい。
ここで、ある画素内の選択トランジスタ及び増幅トランジスタの出力抵抗Rは、下記式(1)で表される。
R=RVSL+RAMPTr+RSELTr …(1)
式(1)において、RVSLは配線抵抗、RAMPTrは増幅トランジスタの出力抵抗、RSELTrは選択トランジスタの出力抵抗である。
また、変換効率ηは、下記式(2)で表される。
式(2)において、CFD_totalは浮遊拡散容量の総量、Avは浮遊拡散容量の平均値、CFD_VSLは配線の寄生容量、Cgdは増幅トランジスタのゲート・ドレイン間の寄生容量である。増幅トランジスタの寄生容量Cgdのばらつきは、配線の寄生容量CFD_VSLのばらつきよりも相対的に大きい。また、変換効率ηが高いほど、読出し信号レンジは狭くなる。
これに対して、第5実施形態に係る固体撮像装置によれば、スイッチS41iにより、参照画素Xi,kの浮遊拡散領域と、非選択画素Xi+1,kの浮遊拡散領域が短絡すると共に、スイッチS42iにより、読出し画素Xi,kの浮遊拡散領域と、非選択画素Xi+1,k+1の浮遊拡散領域が短絡することで、式(1)に示した浮遊拡散容量の総量CFD_totalが2倍に増大し、変換効率ηを低下させることができる。したがって、信号読み出し範囲を広くすることができる。
なお、第5実施形態に係る固体撮像装置において、スイッチを第5実施形態では、画素アレイ部1が、同一列に配置された複数の画素の浮遊拡散領域を連結するスイッチS41i,S41i+1,S41i+2,S41i+3を有さずに、k列目の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,kの浮遊拡散領域を短絡すると共に、スイッチS42i,S42i+1,S42i+2,S42i+3を有さずに、k+1列目の画素Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1の浮遊拡散領域を短絡してもよい。即ち、スイッチS41i,S41i+1,S41i+2,S41i+3,S42i,S42i+1,S42i+2,S42i+3による切り替えを行わずに、浮遊拡散容量を共有し、変換効率を低下させることができる。したがって、信号読み出し範囲を広くすることができる。
<第5実施形態の第1変形例>
第5実施形態の第1変形例に係る固体撮像装置は、図35に示すように、画素アレイ部1及びカラム読出し回路部3の構成は、図34に示した第5実施形態に係る固体撮像装置と共通する。
しかし、第5実施形態の第1変形例に係る固体撮像装置は、参照画素Xi,kの浮遊拡散領域と短絡された浮遊拡散領域を有する画素Xi+1,kの選択トランジスタをオンすると共に、読出し画素Xi,kの浮遊拡散領域と短絡された浮遊拡散領域を有する画素Xi+1,k+1の選択トランジスタをオンする点が、図34に示した第5実施形態に係る固体撮像装置と異なる。
なお、第5実施形態の第1変形例では、スイッチS41i,S42iのみを閉状態に制御した場合を例示したが、スイッチS41i+1,S41i+2,S41i+3,S42i+1,S42i+2,S42i+3を閉状態として、3つ以上の浮遊拡散領域を連結してもよい。そして、参照画素Xi,kの浮遊拡散領域と短絡された浮遊拡散領域をそれぞれ有する2つ以上の画素選択トランジスタをオンすると共に、読出し画素Xi,kの浮遊拡散領域と短絡された浮遊拡散領域をそれぞれ有する2つ以上の画素の選択トランジスタをオンしてもよい。
第5実施形態の第1変形例に係る固体撮像装置によれば、スイッチS41iにより、参照画素Xi,kの浮遊拡散領域と、非選択画素Xi+1,kの浮遊拡散領域が短絡すると共に、スイッチS42iにより、読出し画素Xi,kの浮遊拡散領域と、非選択画素Xi+1,k+1の浮遊拡散領域が短絡することで、浮遊拡散容量を増大させ、変換効率を低下させることができる。したがって、信号読み出し範囲を広くすることができる。
更に、参照画素Xi,kの浮遊拡散領域と短絡された浮遊拡散領域を有する画素Xi+1,kの選択トランジスタをオンすると共に、読出し画素Xi,kの浮遊拡散領域と短絡された浮遊拡散領域を有する画素Xi+1,k+1の選択トランジスタをオンすることにより、複数行(2行)の読出し画素Xi,k,Xi+1,k+1から並列読み出しを行うことができる。
図36Aに示すように、2つの増幅トランジスタの寄生容量C11,C12が並列接続されている場合、増幅トランジスタの寄生容量C11,C12の基準値をCdg0とすると、増幅トランジスタの寄生容量C11,C12の値はそれぞれCdg0+ΔCdg0となる。一方、図36Bに示すように、1つの増幅トランジスタの寄生容量C13の値は、2Cdg0+√2ΔCdg0となる。
ここで、N(Nは2以上の整数)行の並列読み出しを行う場合の増幅トランジスタの寄生容量CgdのばらつきΔCgd/Cgdは、下記式(3)で表される。
即ち、N行の並列読み出しすることで、ゲート・ドレイン間の寄生容量CgdのばらつきΔCgd/Cgdが1/√N倍となり、変換効率ηのばらつきが抑制される。
また、N行の並列読み出しの場合、選択トランジスタ及び増幅トランジスタの出力抵抗Rは、下記式(4)で表される。
R=RVSL+1/N(RAMPTr+RSELTr) …(1)
即ち、N行の並列読み出しの場合には、式(1)で示した並列読出しを行わない場合と比較して、増幅トランジスタの出力抵抗RAMPTr及び選択トランジスタの出力抵抗RSELTrが1/N倍となり、読み出し速度が向上する。
また、スイッチS41i,S41i+1を追加することによるフォトダイオードの面積欠損は、増幅トランジスタのゲート幅を2倍に増加した場合のフォトダイオードの面積欠損よりも小さい。
<第5実施形態の第2変形例>
第5実施形態の第2変形例に係る固体撮像装置は、図37に示すように、画素アレイ部1及びカラム読出し回路部3の構成は、図35に示した第5実施形態の第1変形例に係る固体撮像装置と共通する。
しかし、第5実施形態の第2変形例に係る固体撮像装置は、画素アレイ部1において、スイッチS41i,S41i+1,S42i,S42i+1による画素Xi,k,Xi+1,k,Xi+2,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1の浮遊拡散領域の短絡数を3個に増加した点が、図35に示した第5実施形態の第1変形例に係る固体撮像装置と異なる。スイッチS41i,S41i+1が閉状態に制御され、k列目の参照画素Xi,k及び参照画素Xi,kに隣接する画素Xi+1,k,Xi+2,kの浮遊拡散領域が短絡している。また、スイッチS42i,S42i+1を閉状態とし、k+1列目の読出し画素Xi,k+1及び読出し画素Xi,k+1に隣接する画素Xi+1,k+1,Xi+2,k+1の浮遊拡散領域を短絡する。なお、スイッチS41i+2,S41i+3,S42i+2,S42i+3を閉状態として、画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1,Xi+3,k+1の浮遊拡散領域の短絡数を4個以上に増加させてもよい。
また、参照画素Xi,kに隣接する画素Xi+1,k,Xi+2,kのそれぞれの選択トランジスタもオンすると共に、読出し画素Xi,k+1に隣接する画素Xi+1,k+1,Xi+2,k+1のそれぞれの選択トランジスタもオンする。第5実施形態の第2変形例に係る固体撮像装置の他の構成は、図35に示した第5実施形態の第1変形例に係る固体撮像装置と同様であるので、重複した説明を省略する。
第5実施形態の第2変形例に係る固体撮像装置によれば、スイッチS41i,S41i+1,S42i,S42i+1により画素Xi,k,Xi+1,k,Xi+2,k,Xi,k+1,Xi+1,k+1,Xi+2,k+1の浮遊拡散領域の短絡数を3個以上に増加させることにより、浮遊拡散容量をより増大し、変換効率をより低下させることができる。この結果、信号読み出し範囲を更に広くすることができる。
<第5実施形態の第3変形例>
第5実施形態の第3変形例に係る固体撮像装置は、図38に示すように、画素アレイ部1が複数の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,kを有すると共に、スイッチS41i,S41i+1,S41i+2,S41i+3,S41i+4,S41i+5を有する点は、図34に示した第5実施形態に係る固体撮像装置と共通する。
しかし、第5実施形態の第3変形例に係る固体撮像装置は、同一列であるk列目において、画素Xi,k,Xi+2,kが読出し画素として選択され、画素Xi+4,kが参照画素として選択されている点が、図35に示した第5実施形態に係る固体撮像装置と異なる。
読出し画素Xi,k及び非選択画素Xi+1,kは、リセット入力線VRD1k,VSL1k,VCOMkを共有する。読出し画素Xi+2,k及び非選択画素Xi+3,kは、リセット入力線VRD2k,VSL2k,VCOMkを共有する。参照画素Xi+4,k及び非選択画素Xi+5,kは、リセット入力線VRD0k,VSL0k,VCOMkを共有する。
スイッチS41iが閉状態に制御され、読出し画素Xi,kの浮遊拡散領域と、非選択画素Xi+1,kの浮遊拡散領域とが短絡する。スイッチS41i+2が閉状態に制御され、読出し画素Xi+2,kの浮遊拡散領域と、非選択画素Xi+3,kの浮遊拡散領域とが短絡する。スイッチS41i+4が閉状態に制御され、読出し画素Xi+4,kの浮遊拡散領域と、非選択画素Xi+5,kの浮遊拡散領域とが短絡する。第5実施形態の第3変形例に係る固体撮像装置の他の構成は、図34に示した第5実施形態に係る固体撮像装置と同様であるので、重複した説明を省略する。
第5実施形態の第3変形例に係る固体撮像装置によれば、同一列であるk列目において、画素Xi,k,Xi+2,kが読出し画素として選択され、画素Xi+4,kが参照画素として選択されている場合でも、スイッチS41i+4により、参照画素Xi+4,kの浮遊拡散領域と、非選択画素Xi+5,kの浮遊拡散領域が短絡し、スイッチS41iにより、読出し画素Xi,kの浮遊拡散領域と、非選択画素Xi+1,kの浮遊拡散領域が短絡し、スイッチS41i+2により、読出し画素Xi+2,kの浮遊拡散領域と、非選択画素Xi+3,kの浮遊拡散領域が短絡することで、浮遊拡散容量を増大させ、変換効率を低下させることができる。したがって、信号読み出し範囲を広くすることができる。
<第5実施形態の第4変形例>
第5実施形態の第4変形例に係る固体撮像装置は、図39に示すように、画素アレイ部1が複数の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,kを有すると共に、スイッチS41i,S41i+1,S41i+2,S41i+3,S41i+4,S41i+5を有する点は、図38に示した第5実施形態の第3変形例に係る固体撮像装置と共通する。
しかし、第5実施形態の第4変形例に係る固体撮像装置は、スイッチS41i,S41i+1,S41i+2,S41i+3,S41i+4,S41i+5が同一列において隣接しない画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,kの浮遊拡散領域を接続する点が、図38に示した第5実施形態の第3変形例に係る固体撮像装置と異なる。
同一列であるk列目において、画素Xi,kが参照画素として選択され、画素Xi+1,k,Xi+2,kが読出し画素として選択されている。スイッチS41iは、参照画素Xi,kの浮遊拡散領域と、非選択画素Xi+3,kの浮遊拡散領域との間に接続され、且つスイッチS41i+3に接続されている。スイッチS41i+1は、読出し画素Xi+1,kの浮遊拡散領域と、非選択画素Xi+4,kの浮遊拡散領域との間に接続され、且つスイッチS41i+4に接続されている。スイッチS41i+2は、読出し画素Xi+2,kの浮遊拡散領域と、非選択画素Xi+5,kの浮遊拡散領域との間に接続され、且つスイッチS41i+5に接続されている。第5実施形態の第4変形例に係る固体撮像装置の他の構成は、図38に示した第5実施形態の第3変形例に係る固体撮像装置と同様であるので、重複した説明を省略する。
第5実施形態の第4変形例に係る固体撮像装置によれば、スイッチS41i,S41i+1,S41i+2,S41i+3,S41i+4,S41i+5が同一列において隣接せずに互いに離間した画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,k,Xi+4,k,Xi+5,kの浮遊拡散領域を接続する場合でも、浮遊拡散容量を増大させ、変換効率を低下させることができる。したがって、信号読み出し範囲を広くすることができる。
<第5実施形態の第5変形例>
第5実施形態の第5変形例に係る固体撮像装置は、図40に示すように、画素アレイ部1が複数の画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,kを有すると共に、スイッチS41i,S41i+1,S41i+2,S41i+3を有する点は、図34に示した第5実施形態に係る固体撮像装置と共通する。
しかし、第5実施形態の第5変形例に係る固体撮像装置は、図40に示すように、画素アレイ部1が、読出し画素領域1aとは個別に固定された参照画素領域1bを有する点が、図34に示した第5実施形態に係る固体撮像装置と異なる。参照画素領域1bは、画素アレイ部1の端部、即ち、画素アレイ部1の最もカラム読出し回路部3側に位置する行に配置されている。
読出し画素領域1aに含まれる画素Xi,k,Xi+1,k,Xi+2,k,Xi+3,kのうち、画素Xi,k,Xi+2,kが読出し画素として選択され、画素Xi+1,k,Xi+3,kが非選択画素となる。画素アレイ部1は、読出し画素領域1aの読出し画素Xi,k,Xi+2,k及び非選択画素Xi+1,k,Xi+3,kのそれぞれの浮遊拡散領域を連結するスイッチS41i,S41i+1,S41i+2,S41i+を有する。スイッチS41iが閉状態に制御され、読出し画素Xi,kの浮遊拡散領域と、非選択画素Xi+1の浮遊拡散領域が接続されている。スイッチS41i+2が閉状態に制御され、読出し画素Xi+2,kの浮遊拡散領域と、非選択画素Xi+3の浮遊拡散領域が接続されている。
参照画素領域1bは、R,R+1行目に配列された複数の画素XR,k,XR+1,kを有する。なお、参照画素領域1bは、3行以上に配列された複数の画素を有していていもよい。参照画素領域1bに含まれる画素XR,k,XR+1,kのうち、R行目の画素XR,kが参照画素として選択され、画素XR,kが非選択画素となる。
画素アレイ部1は、参照画素領域1bの参照画素XR,k及び非選択画素XR+1,kのそれぞれの浮遊拡散領域を連結するスイッチS41R,S41R+1を有する。スイッチS41Rが閉状態に制御され、参照画素XR,kの浮遊拡散領域と、非選択画素XR+1の浮遊拡散領域が接続されている。第5実施形態の第5変形例に係る固体撮像装置の他の構成は、図34に示した第5実施形態に係る固体撮像装置と同様であるので、重複した説明を省略する。
第5実施形態の第5変形例に係る固体撮像装置によれば、画素アレイ部1が、読出し画素領域1aとは個別に特定行に固定された参照画素領域1bを有する場合には、参照画素領域1b内の参照画素XR,k及び非選択画素XR+1,kのそれぞれの浮遊拡散領域をスイッチS41R,S41R+1により接続することができる。このため、浮遊拡散容量を増大させ、変換効率を低下させることができる。したがって、信号読み出し範囲を広くすることができる。
<第5実施形態の第6変形例>
第5実施形態の第6変形例に係る固体撮像装置は、図41に示すように、画素アレイ部1が、読出し画素領域1a及び参照画素領域1bを有すると共に、スイッチS41i,S41i+1,S41i+2,S41i+3,スイッチS41R,S41R+1を有する点が、図40に示した第5実施形態の第5変形例に係る固体撮像装置と共通する。
しかし、第5実施形態の第6変形例に係る固体撮像装置は、参照画素XR,kの浮遊拡散領域と連結された浮遊拡散領域を有する非選択画素XR+1,kの選択トランジスタをオンにすると共に、読出し画素Xi,k,Xi+2,kの浮遊拡散領域と連結された浮遊拡散領域をそれぞれ有する画素Xi+1,k,Xi+3,kのそれぞれの選択トランジスタをオンにする点が、図40に示した第4実施形態の第4変形例に係る固体撮像装置と異なる。第5実施形態の第6変形例に係る固体撮像装置の他の構成は、図40に示した第5実施形態の第5変形例に係る固体撮像装置と同様であるので、重複した説明を省略する。
第5実施形態の第6変形例に係る固体撮像装置によれば、参照画素XR,kの浮遊拡散領域と連結された浮遊拡散領域を有する非選択画素XR+1,kの選択トランジスタをオンにすると共に、読出し画素Xi,k,Xi+2,kの浮遊拡散領域と連結された浮遊拡散領域をそれぞれ有する画素Xi+1,k,Xi+3,kのそれぞれの選択トランジスタをオンにすることにより、複数行(2行)から並列読み出しを行うことができる。
(第6実施形態)
第6実施形態として、第1~第5実施形態に係る固体撮像装置の適用例を説明する。
<表面照射型CISへの適用例>
図42は、第1~第5実施形態に係る固体撮像装置の表面照射型のCISへの適用例を示す。図42に示すように、表面照射型のCISは、第1~第5実施形態に係る固体撮像装置の複数の画素Xi,k,Xi+1,k,Xi+2,kを有する。
複数の画素Xi,k,Xi+1,k,Xi+2,kのそれぞれにおいて、シリコン(Si)等からなる基板91の上部に、pn接合で構成されるフォトダイオード92が設けられている。フォトダイオード92の上方には、画素トランジスタ93が設けられている。画素トランジスタ93は、転送トランジスタ、リセットトランジスタ、増幅トランジスタ及び選択トランジスタの一例である。フォトダイオード92の上方には、絶縁層94を挟んで積層された配線層95,96,97が設けられている。配線層95,96,97の上面には、カラーフィルタ98及びオンチップレンズ(OCL)99が設けられている。
<裏面照射型CISへの適用例>
図43は、第1~第5実施形態に係る固体撮像装置の裏面照射型のCISへの適用例を示す。図43に示すように、表面照射型のCISは、第1~第5実施形態に係る固体撮像装置の複数の画素Xi,k,Xi+1,k,Xi+2,kを有する。
複数の画素Xi,k,Xi+1,k,Xi+2,kのそれぞれにおいて、シリコン(Si)等からなる基板91の上面に、絶縁層94を挟んで積層された配線層95,96,97が設けられている。配線層95,96,97の上部には画素トランジスタ93が設けられている。画素トランジスタ93は、転送トランジスタ、リセットトランジスタ、増幅トランジスタ及び選択トランジスタの一例である。配線層95,96,97の上方には、pn接合で構成されるフォトダイオード92が設けられている。フォトダイオード92の上方には、カラーフィルタ98及びオンチップレンズ(OCL)99が設けられている。
図44は、第1~第5実施形態に係る固体撮像装置の裏面照射型のCISへの適用例を示す。図44に示した裏面照射型のCISは、第1基板101と、第2基板102とを積層して構成されている。第1基板101は支持基板である。第2基板102には、画素アレイ部1と、周辺回路103が設けられている。周辺回路103は、カラム読出し回路部3a,3b及びカラム信号処理部4a,4bを含む。
図45は、第1~第5実施形態に係る固体撮像装置の裏面照射型のCISへの適用例を示す。図45に示した裏面照射型のCISは、第1基板101と、第2基板102とを積層して構成されている。第1基板101には、周辺回路103が設けられている。周辺回路103は、カラム読出し回路部3a,3b及びカラム信号処理部4a,4bを含む。第2基板102には、画素アレイ部1が設けられている。
<電子機器への適用例>
第1~第5実施形態に係る固体撮像装置は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。例えば、図46に示す電子機器は、例えば、静止画又は動画を撮影可能なビデオカメラであり、固体撮像装置200と、光学系201と、シャッタ装置202と、固体撮像装置200及びシャッタ装置202を駆動する駆動部204と、信号処理部203とを有する。
固体撮像装置200は、第1~第5実施形態に係る固体撮像装置を適用可能である。光学系201は、被写体からの像光(入射光)を固体撮像装置200の画素アレイ部1へ導く。この光学系201は、複数の光学レンズから構成されていてもよい。シャッタ装置202は、固体撮像装置200への光照射期間及び遮光期間を制御する。駆動部204は、固体撮像装置200の転送動作及びシャッタ装置202のシャッタ動作を制御する。信号処理部203は、固体撮像装置200から出力された信号に対し、各種の信号処理を行う。信号処理後の映像信号は、メモリ等の記憶媒体に記憶されるか、或いは、モニタ等に出力される。
(その他の実施形態)
上記のように、本技術は第1~第6実施形態によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。上記の実施形態が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本技術に含まれ得ることが明らかとなろう。また、上記の実施形態において説明される各構成を任意に応用した構成等、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本技術の技術的範囲は上記の例示的説明から妥当な、特許請求の範囲に係る発明特定事項によってのみ定められるものである。
また、第1~第6実施形態及びそれらの各変形例がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。例えば、複数の異なる実施形態がそれぞれ開示する構成を組み合わせてもよく、同一の実施形態の複数の異なる変形例がそれぞれ開示する構成を組み合わせてもよい。
なお、本技術は、以下のような構成を取ることができる。
(1)
行列状に配列された画素を有する画素アレイ部と、
前記画素アレイ部の周辺に配置された周辺回路と、
を備え、
前記画素のそれぞれは、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタを有し、
前記画素のうちの読出し画素及び参照画素は差動増幅器を構成し、
前記参照画素は、同一行、同一列又は隣接列に複数配置され、
前記複数の参照画素は、前記リセットトランジスタのドレイン又はソースに接続された参照側のリセット入力線、前記選択トランジスタのドレインに接続された参照側の出力信号線、前記増幅トランジスタのソースに接続された電流供給線のうちの少なくともいずれかを共有する、
固体撮像装置。
(2)
前記読出し画素は、同一行、同一列又は隣接列に複数配置され、
前記複数の読出し画素は、前記リセットトランジスタのドレイン又はソースに接続された読出し側のリセット入力線を共有する、
前記(1)に記載の固体撮像装置。
(3)
前記読出し画素は複数同時に選択され、
前記周辺回路は、前記同時に選択される読出し画素のそれぞれの、前記リセットトランジスタのドレイン又はソースに接続された読出し側のリセット入力線と、前記選択トランジスタのドレインに接続された読出し側の出力信号線とを短絡するスイッチを更に備え、
前記同時に選択された読出し画素を順次リセットする、
前記(1)又は(2)に記載の固体撮像装置。
(4)
前記同時に選択された読出し画素のうちの一方のリセットレベルを読み出すと同時に、前記同時に選択された読出し画素のうちの他方の信号レベルを読み出す、
前記(3)に記載の固体撮像装置。
(5)
前記参照画素のリセットトランジスタのソースは前記参照画素の浮遊拡散領域に接続され、
前記参照画素のリセットトランジスタのドレインは参照側のリセット入力線に接続され、
前記読出し画素のリセットトランジスタのソースは前記読出し画素の浮遊拡散領域に接続され、
前記読出し画素のリセットトランジスタのドレインは出力信号線に接続され、
前記参照画素は、前記画素アレイ部の特定の行に固定されている、
前記(1)~(4)のいずれかに記載の固体撮像装置。
(6)
前記参照画素の浮遊拡散領域は、前記参照側のリセット入力線からリセット電圧を供給し、
前記読出し画素の浮遊拡散領域は、前記リセットトランジスタを介して前記浮遊拡散領域と前記読出し側の出力信号線とを接続して負帰還ループを構成してリセット電圧を供給する、
前記(5)に記載の固体撮像装置。
(7)
前記周辺回路は、前記画素の増幅トランジスタの動作点を、ソースフォロア型の読出しと差動増幅型の読出しとで切り替える切り替え部を有し、
前記切り替え部は、前記ソースフォロア型の読出し時に前記読出し側の出力信号線を電源電位に短絡するスイッチを有する、
前記(1)~(6)のいずれかに記載の固体撮像装置。
(8)
前記参照画素は、前記参照画素の浮遊拡散領域にソースが接続され、且つ前記電流供給線にドレインが接続された他のリセットトランジスタを更に有する、
前記(7)に記載の固体撮像装置。
(9)
同一行又は同一列で互いに隣接する前記画素は、前記増幅トランジスタのソース拡散層を共有する、
前記(1)~(8)のいずれかに記載の固体撮像装置。
(10)
同一行又は同一列で互いに隣接する前記画素は、前記リセットトランジスタのドレイン拡散層を共有する、
前記(1)~(9)のいずれかに記載の固体撮像装置。
(11)
同一行又は同一列で互いに隣接する前記画素において、前記浮遊拡散領域、前記リセットトランジスタ、前記増幅トランジスタ及び前記選択トランジスタの配置が線対称である、
(9)又は(10)に記載の固体撮像装置。
(12)
前記画素アレイ部において、同一行又は同一列に配置された複数の前記画素の浮遊拡散領域が連結されている、
(1)~(7)に記載の固体撮像装置。
(13)
前記画素アレイ部が、同一行又は同一列に配置された複数の前記画素の浮遊拡散領域を連結するスイッチを更に備える、
前記(1)~(8)のいずれかに記載の固体撮像装置。
(14)
前記スイッチにより前記浮遊拡散領域が連結される前記画素は、当該画素の選択トランジスタのドレインに接続される出力信号線を共有する、
(13)に記載の固体撮像装置。
(15)
前記スイッチにより前記浮遊拡散領域が連結された前記画素の前記選択トランジスタを同時にオンする、
前記(13)又は(14)に記載の固体撮像装置。
(16)
前記周辺回路は、複数の前記読出し画素のそれぞれの選択トランジスタのドレインに接続された共通の読出し側の出力信号線に接続された2系統以上のサンプルホールド回路を有する、
(1)~(15)のいずれかに記載の固体撮像装置。
(17)
行列状に配列された画素を有する画素アレイ部と、
前記画素アレイ部の周辺に配置された周辺回路と、
を備え、
前記画素のそれぞれは、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタを有し、
前記画素のうちの読出し画素及び参照画素は差動増幅器を構成し、
前記参照画素のリセットトランジスタのソースは前記参照画素の浮遊拡散領域に接続され、
前記参照画素のリセットトランジスタのドレインはリセット入力線に接続され、
前記読出し画素のリセットトランジスタのソースは前記読出し画素の浮遊拡散領域に接続され、
前記読出し画素のリセットトランジスタのドレインは出力信号線に接続され、
前記参照画素は、前記画素アレイ部の特定の行に固定されている、
固体撮像装置。
(18)
行列状に配列された画素を有する画素アレイ部と、前記画素アレイ部の周辺に配置された周辺回路とを有する固体撮像装置と、
前記固体撮像装置からの画像信号の信号処理を行う信号処理回路と、
を備える電子機器であって、
前記画素のそれぞれは、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタを有し、
前記画素のうちの読出し画素及び参照画素は差動増幅器を構成し、
前記参照画素は、同一行、同一列又は隣接列に複数配置され、
前記複数の参照画素は、前記リセットトランジスタのドレイン又はソースに接続された参照側のリセット入力線、前記選択トランジスタのドレインに接続された参照側の出力信号線、前記増幅トランジスタのソースに接続された電流供給線のうちの少なくともいずれかを共有する、電子機器。
(19)
行列状に配列された画素を有する画素アレイ部と、前記画素アレイ部の周辺に配置された周辺回路とを有する固体撮像装置と、
前記固体撮像装置からの画像信号の信号処理を行う信号処理回路と、
を備える電子機器であって、
前記画素のそれぞれは、浮遊拡散領域、リセットトランジスタ、増幅トランジスタ及び選択トランジスタを有し、
前記画素のうちの読出し画素及び参照画素は差動増幅器を構成し、
前記参照画素のリセットトランジスタのソースは前記参照画素の浮遊拡散領域に接続され、
前記参照画素のリセットトランジスタのドレインはリセット入力線に接続され、
前記読出し画素のリセットトランジスタのソースは前記読出し画素の浮遊拡散領域に接続され、
前記読出し画素のリセットトランジスタのドレインは出力信号線に接続され、
前記参照画素は、前記画素アレイ部の特定の行に固定されている、
電子機器。