JP2011015158A - 固体撮像装置 - Google Patents

Abstract

【課題】CMOSイメージセンサにおける非選択行の単位画素のフローティングディフュージョンの電圧上昇を抑え、出力のダイナミックレンジを拡大する。
【解決手段】CMOSイメージセンサの画素アレイにおける単位画素１０は、フォトダイオード１と、リードトランジスタ２と、フローティングディフュージョンFDと、リセットトランジスタ３と、増幅トランジスタ４とを具備する。垂直信号線VSIGには、負荷トランジスタ６および第１のスイッチトランジスタ６が直列に接続され、さらにバイアス電圧を印加するための第２のスイッチトランジスタ７が接続されている。非選択行の単位画素のフローティングディフュージョンは電源電圧をLow レベルにしている間にリセットされ、選択行の単位画素のフローティングディフュージョンは電源電圧をHighレベルにしている間にリセットされることによってアレイにおける行選択が制御される。
【選択図】図１

Description

本発明は、固体撮像装置に係り、特に画素信号読み出し回路に関するもので、例えばCMOSイメージセンサに使用される。

CMOSイメージセンサは、様々な理由から画素ピッチの縮小が進んでおり、特に施策することなく画素ピッチを縮小すると、単位画素におけるトランジスタや制御線の占有面積の割合が大きくなり、開口率が減少し、光感度が低下する等の問題点が生じる。

この問題を解決する手段として、例えば特許文献１の図１に示されているように、信号出力の行選択を行うアドレストランジスタを省略した構成の画素アレイを用いる場合がある。この単位画素の動作は以下の通りである。まず、画素電源電圧をLow レベルに下げ、非選択行のみの単位画素のリセットトランジスタをオンさせる。これによりフローティングディフュージョンの電圧が画素電源電圧のLow レベルに設定され、増幅トランジスタがオフし、非選択画素となる。その後、画素電源電圧をHighレベル（VDD ）に上げ、選択行のみの単位画素のリセットトランジスタのみをオンさせてフローティングディフュージョンの電圧をVDD に設定する。

このように選択行の単位画素のフローティングディフュージョンをVDD にリセットした後、選択行の単位画素のリードトランジスタをオンすると、フォトダイオードで光電変換された信号電荷がフローティングディフュージョンに転送される。なお、この後、ソースフォロワの電流源用トランジスタをオンさせることで、信号電荷に応じた信号電圧が増幅トランジスタによって増幅されて垂直信号線に出力される。

特許文献１に記載されている単位画素では、増幅トランジスタのソースまたはドレイン側にアドレストランジスタを配置して出力行の選択を行うのではなく、非選択行の増幅トランジスタのゲートを低い電圧に設定することで出力行の選択を行っている。この際、非選択行を一度オフするために、画素電源電圧をLow レベルに下げた後、Highレベルに戻して選択行の読み出しを行う必要がある。しかし、画素電源電圧をHighレベルに戻す際に、フローティングディフュージョンは画素電源電圧のノードとの容量結合により、設定したLow レベルよりも上昇する。また、Low レベルを低くし過ぎると、蓄積途中のフォトダイオードとフローティングディフュージョンとの間でリークが発生するので、フローティングディフュージョンにおける電圧上昇分だけLow レベルを下げることもできない。それゆえ、画素の信号電荷が多い場合に非選択行の増幅トランジスタから垂直信号線へのリークが増えてソースフォロワのダイナミックレンジが減少し、画素の飽和信号量を十分に出力できなくなるなどの問題が生じる。

なお、特許文献２には、アドレストランジスタを省略した構成の画素アレイを用いた固体撮像装置において、垂直信号線にバイアス印加用のトランジスタを接続し、このトランジスタをオン状態にして垂直信号線にバイアス電圧を印加する方式が提案されている。この方式では、画素電源電圧をパルス駆動はせずに、Highレベルに固定し、垂直信号線を高い電位のフローティング状態にした後、ソースフォロワを動作させて垂直信号線の電圧を下げる。この時、選択行の単位画素のリセットトランジスタはオンにしておき、非選択行のリセットトランジスタをオフにする。これにより、非選択行の単位画素のフローティングディフュージョンのみ、垂直信号線との配線間容量結合により電位が下がり、非選択行の単位画素の増幅トランジスタはオフする。このように画素電源電圧を常に高い電位に保ったまま非選択行の単位画素の増幅トランジスタをオフすることにより、ブルーミングを抑制することができる。しかし、非選択行の単位画素のフローティングディフュージョンの電圧をフローティングディフュージョンと垂直信号線との間の容量結合のみによって制御しているので、出力のダイナミックレンジが狭くなる。

特許第３５７９１９４号明細書 特開２００７−１２３６０４号公報

本発明は前記した従来の問題点を解決すべくなされたもので、非選択行のフローティングディフュージョンの電圧上昇を抑え、出力のダイナミックレンジを拡大し得る画素信号読み出し回路を備えた固体撮像装置を提供することを目的とする。

本発明の固体撮像装置は、入射光を光電変換するフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を電圧に変換するフローティングディフュージョンと、前記フォトダイオードとフローティングディフュージョンとの間に接続され前記信号電荷を前記フローティングディフュージョンに転送するリードトランジスタと、２値に変化する電圧が供給される画素電源ノードと、前記画素電源ノードと前記フローティングディフュージョンとの間に接続され前記フローティングディフュージョンを前記２値の電圧のいずれかに設定するリセットトランジスタと、前記画素電源ノードと出力信号線との間に接続され前記フローティングディフュージョンの電圧を増幅する増幅トランジスタとを有する単位画素が行列状に複数個配置された画素アレイと、前記出力信号線に直列に接続された第１のスイッチトランジスタおよび負荷トランジスタと、前記出力信号線に接続され、前記出力信号線にバイアス電圧を印加する第２のスイッチトランジスタとを具備し、前記複数個の単位画素のうち非選択行の単位画素の前記フローティングディフュージョンは、前記画素電源ノードに第１の値の電圧が供給されている間に前記リセットトランジスタを介して第１の値の電圧に設定され、前記複数個の単位画素のうち選択行の単位画素の前記フローティングディフュージョンは、前記画素電源ノードに前記第１の値よりも大きい第２の値の電圧が供給されている間に前記リセットトランジスタを介して第２の値の電圧に設定されることによって前記画素アレイにおける行選択が行われることを特徴とする。

本発明によれば、非選択行のフローティングディフュージョンの電圧上昇を抑え、出力のダイナミックレンジを拡大し得る画素信号読み出し回路を備えた固体撮像装置を提供することができる。

本発明の第１の実施形態に係るCMOSイメージセンサの画素アレイにおける単位画素および画素信号読み出し回路の一例を示す回路図。 図１のCMOSイメージセンサにおける画素アレイの一部を取り出してパターンレイアウトを概略的に示す平面図。 図１のCMOSイメージセンサにおける画素信号読み出し動作の一例を説明するために示すタイミングチャート図。 図１のCMOSイメージセンサにおける画素信号読み出し特性の一例を示す図。

以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。

図１は、本発明の固体撮像装置の一実施形態に係るCMOSイメージセンサの画素アレイにおける単位画素および画素信号読み出し回路の一例を示す回路図である。このCMOSイメージセンサにおいて、画素アレイ内に行列状に配置されている単位画素１０は、入射光を光電変換するフォトダイオード１と、フォトダイオード１で光電変換された信号電荷をフローティングディフュージョンFDに転送するリードトランジスタ２と、フローティングディフュージョンFDの電圧を画素電源ノードPXVDD に供給される電圧にリセットするリセットトランジスタ３と、フローティングディフュージョンFDの電圧を増幅して列毎に共通の垂直信号線（出力信号線）VSIGに出力する増幅トランジスタ４とを有する。なお、画素電源ノードPXVDD に供給される電圧は、例えば接地電圧（第１の値）と、接地電圧よりも大きいVDD （第２の値）の２値に変化する。

垂直信号線VSIGと接地電圧のノードとの間には、ソースフォロワの電流源として機能する負荷トランジスタ５と、スイッチトランジスタ６とが直列に接続されている。負荷トランジスタ５のゲートにはバイアス電圧BIAS1 が印加され、スイッチトランジスタ６のゲートにはスイッチ制御信号SW1 が印加される。通常、上記各トランジスタはNMOS FETである。

さらに、本実施形態の固体撮像装置では、垂直信号線VSIGにバイアス電圧BIAS2 を印加するためのスイッチトランジスタ（例えばPMOSトランジスタ）７が各垂直信号線VSIGに１つ配置されている。このスイッチトランジスタ７は、一端が垂直信号線VSIGに接続され、他端がバイアス電圧BIAS2 の電圧源に接続され、ゲートにスイッチ制御信号SW2 が印加される。

図２は、図１のCMOSイメージセンサにおける画素アレイの一部を取り出してパターンレイアウトを概略的に示す平面図である。単位画素１０におけるリードトランジスタ２とリセットトランジスタ３との接続ノードと、増幅トランジスタ４のゲートノードとが例えば金属による配線２１により相互に接続されている。増幅トランジスタ４に接続されている例えば金属による配線（垂直信号線VSIG）２２が上記配線２１と並行するように配置されている。さらに、増幅トランジスタ４とリセットトランジスタ３とを接続する例えば金属による配線（PXVDD の供給線）２３が、上記両配線２１、２２と並行するように配置されている。ここで、上記両配線２１、２２相互間には寄生的に容量Ｃが生じており、この寄生容量Ｃの値は比較的大きい。このため、上記両配線２１、２２相互間には大きな容量結合が生じ易い。

次に、図１のCMOSイメージセンサにおける画素信号読み出し動作の一例を図３および図４を用いて説明する。図３はタイミングチャート図であり、図４は図１のCMOSイメージセンサにおける画素信号読み出し特性の一例を示す図である。

図１のCMOSイメージセンサにおける画素信号読み出し動作は、追加したスイッチトランジスタ７以外の動作は、前述した従来のCMOSイメージセンサにおける画素信号読み出し動作と同様である。即ち、まず、画素電源ノードPXVDD の電圧をLow レベル（例えば接地電圧）に下げ、非選択行の単位画素１０のリセットトランジスタ３をオンさせる。これにより、フローティングディフュージョンFDの電圧が画素電源ノードPXVDD のLow レベルに設定され、増幅トランジスタ４がオフし、非選択画素となる。

ここで、本実施形態では、フローティングディフュージョンFDを画素電源ノードPXVDD の電圧のLow レベルに設定している間に、スイッチトランジスタ７をオン状態にし、垂直信号線VSIGの電圧をフローティング状態から上昇させてバイアス電圧BIAS2 に固定する。その後、スイッチトランジスタ７をオフさせ、垂直信号線VSIGをフローティングにする。

その後、従来と同様に、画素電源ノードPXVDD の電圧をHighレベル（VDD ）に上げ、選択行の単位画素１０のリセットトランジスタ３をオンさせてフローティングディフュージョンFDの電圧をVDD に設定する。この際、画素電源ノードPXVDD の電圧をHighレベルに戻す時に、フローティングディフュージョンFDは画素電源ノードPXVDD との容量結合によりΔVup だけ上昇する。しかし、予めスイッチトランジスタ７を介して垂直信号線VSIGを、その動作範囲（選択行の出力レベル）よりも高いバイアス電圧BIAS2 に設定しておくことで、その後、スイッチトランジスタ６をオンさせてソースフォロワの電流源用の負荷トランジスタ５を動作させた時に垂直信号線VSIGの電圧が減少し、垂直信号線VSIGとの間の容量結合によりフローティングディフュージョンFDの電圧がΔVdown だけ減少する。図３では、ΔVup とΔVdown の振幅が等しい場合を例示しているが、必ずしも等しくなくてもよい。

ΔVdown は、下記の（１）式に示すようにフローティングディフュージョンFDと垂直信号線VSIG との間の容量（図２の容量Ｃに相当）Cvsig 、フローティングディフュージョンFD自体の容量Cfd 、垂直信号線VSIGの電圧の変化量ΔVsigによって決まる。ソースフォロワの電流源用の負荷トランジスタ５を動作させた際の垂直信号線VSIGにおける電圧の収束値は一定なので、バイアス電圧BIAS2 の値を変えることで非選択行の単位画素１０のフローティングディフュージョンFDの電圧の上昇をコントロールすることができる。

ΔVdown ＝（Cvsig ／Cfd ）×ΔVsig ……（１）
前述したように選択行の単位画素１０のフローティングディフュージョンFDをVDD にリセットした後、選択行の単位画素１０のリードトランジスタ２をオン状態にすると、フォトダイオード１で光電変換された信号電荷がフローティングディフュージョンFDに転送される。なお、この後、ソースフォロワの電流源用の負荷トランジスタ５に直列に接続されたスイッチトランジスタ６をオンさせることで、フローティングディフュージョンFDに読み出された信号が増幅トランジスタ４を介して垂直信号線VSIGに出力される。

本実施形態によれば、スイッチトランジスタ７を追加することで、スイッチ制御信号SW1 によりスイッチトランジスタ６をオンさせたときに、非選択行の単位画素１０のフローティングディフュージョンFDの電圧はΔVdown だけ低くなる。また、上記タイミングにおける選択行の単位画素１０のフローティングディフュージョンFDの電圧は、画素電源ノードPXVDD に供給されているHighレベルなので、選択行の単位画素１０と非選択行の単位画素１０のフローティングディフュージョンFD間の電位差ΔVfd が広がる。そのため、読み出す信号電荷が多い場合でも、図３に示すように、従来と比べてΔVfd を大きくできるので、図４に示すように出力のダイナミックレンジを拡大することができる。

即ち、本実施形態では、画素電源ノードPXVDD の電圧をパルス状に２値に変化させて単位画素１０の増幅トランジスタ４のオン／オフを制御し、非選択行の単位画素のフローティングディフュージョンと垂直信号線との間の容量結合を利用することにより、非選択行のフローティングディフュージョンFDの電圧上昇を抑制することできる。この結果、従来に比べてソースフォロワのダイナミックレンジが優位となる。

１…フォトダイオード、２…リードトランジスタ、３…リセットトランジスタ、４…増幅トランジスタ、５…負荷トランジスタ、６…スイッチトランジスタ、７…スイッチトランジスタ、１０…単位画素、FD…フローティングディフュージョン、VSIG…垂直信号線。

Claims (5)

1. 入射光を光電変換するフォトダイオードと、
   前記フォトダイオードに蓄積された信号電荷を電圧に変換するフローティングディフュージョンと、
   前記フォトダイオードとフローティングディフュージョンとの間に接続され前記信号電荷を前記フローティングディフュージョンに転送するリードトランジスタと、
   ２値に変化する電圧が供給される画素電源ノードと、
   前記画素電源ノードと前記フローティングディフュージョンとの間に接続され前記フローティングディフュージョンを前記２値の電圧のいずれかに設定するリセットトランジスタと、
   前記画素電源ノードと出力信号線との間に接続され前記フローティングディフュージョンの電圧を増幅する増幅トランジスタとを有する単位画素が行列状に複数個配置された画素アレイと、
   前記出力信号線に直列に接続された第１のスイッチトランジスタおよび負荷トランジスタと、
   前記出力信号線に接続され、前記出力信号線にバイアス電圧を印加する第２のスイッチトランジスタとを具備し、
   前記複数個の単位画素のうち非選択行の単位画素の前記フローティングディフュージョンは、前記画素電源ノードに第１の値の電圧が供給されている間に前記リセットトランジスタを介して第１の値の電圧に設定され、前記複数個の単位画素のうち選択行の単位画素の前記フローティングディフュージョンは、前記画素電源ノードに前記第１の値よりも大きい第２の値の電圧が供給されている間に前記リセットトランジスタを介して第２の値の電圧に設定されることによって前記画素アレイにおける行選択が行われることを特徴とする固体撮像装置。
2. 前記バイアス電圧は、選択行の単位画素の出力信号線の出力レベルよりも大きな電圧であることを特徴とする請求項１記載の固体撮像装置。
3. 前記非選択行の単位画素の前記フローティングディフュージョンが前記リセットトランジスタを介して前記第１の値の電圧に設定される際に、前記第２のスイッチトランジスタを介して前記バイアス電圧が前記出力信号線に印加され、その後、前記第１のスイッチトランジスタがオンにされることによって前記出力信号線の電圧を降下させることを特徴とする請求項１記載の固体撮像装置。
4. 前記出力信号線と前記非選択行の単位画素のフローティングディフュージョンとの間に寄生的に生じる容量による容量結合を利用し、当該非選択行の単位画素のフローティングディフュージョンの電圧を降下させることを特徴とする請求項２または３記載の固体撮像装置。
5. 前記画素電源ノードに供給される電圧を前記第１の値の電圧から前記第２の値の電圧に変化させた際の前記非選択行の単位画素のフローティングディフュージョンの電圧上昇を、前記出力信号線と前記非選択行の単位画素のフローティングディフュージョンとの間に寄生的に生じる容量による容量結合を利用して抑制させることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。

Images