JP2002077731A - 固体撮像装置および撮像システム - Google Patents
固体撮像装置および撮像システムInfo
- Publication number
- JP2002077731A JP2002077731A JP2000256356A JP2000256356A JP2002077731A JP 2002077731 A JP2002077731 A JP 2002077731A JP 2000256356 A JP2000256356 A JP 2000256356A JP 2000256356 A JP2000256356 A JP 2000256356A JP 2002077731 A JP2002077731 A JP 2002077731A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- reset
- solid
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 238000003384 imaging method Methods 0.000 claims description 33
- 238000012546 transfer Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 13
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- DOTTUEYUTNVWMJ-KSTFQPQISA-N 2,2-dimethyl-3-[(3e,7e,11e,15e,19z)-3,7,12-trimethyl-16-prop-2-enylhenicosa-3,7,11,15,19-pentaenyl]oxirane Chemical compound C\C=C/CC\C(CC=C)=C/CC\C(C)=C\CC\C=C(/C)CC\C=C(/C)CCC1OC1(C)C DOTTUEYUTNVWMJ-KSTFQPQISA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005375 photometry Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/533—Control of the integration time by using differing integration times for different sensor regions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
(57)【要約】
【課題】 画素を構成するＭＯＳトランジスタおよびゲ
ート電位制御線の数を減らす。 【解決手段】 光電変換部２と、光電変換部からの信号
を読み出す読み出し手段３と、読み出し手段の入力部を
リセットするために、リセット信号を入力部に供給する
ためのリセット手段５とを含む画素と、読み出し手段３
からの信号が読み出される出力線８とを有し、リセット
手段５は、出力線８の信号レベルに応じて制御される。
ート電位制御線の数を減らす。 【解決手段】 光電変換部２と、光電変換部からの信号
を読み出す読み出し手段３と、読み出し手段の入力部を
リセットするために、リセット信号を入力部に供給する
ためのリセット手段５とを含む画素と、読み出し手段３
からの信号が読み出される出力線８とを有し、リセット
手段５は、出力線８の信号レベルに応じて制御される。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置および
撮像システムに係わり、特に光電変換部と、前記光電変
換部からの信号を読み出す読み出し手段と、前記読み出
し手段の入力部をリセットするために、リセット信号を
前記入力部に供給するためのリセット手段とを含む画素
を有する固体撮像装置および撮像システムに関するもの
である。
撮像システムに係わり、特に光電変換部と、前記光電変
換部からの信号を読み出す読み出し手段と、前記読み出
し手段の入力部をリセットするために、リセット信号を
前記入力部に供給するためのリセット手段とを含む画素
を有する固体撮像装置および撮像システムに関するもの
である。
【０００２】
【従来の技術】従来、固体撮像装置としては、そのＳＮ
比の良さからＣＣＤが多く使われている。しかし、一方
ではその使い方の簡便さや消費電力の小ささを長所とす
るいわゆる増幅型固体撮像装置の開発も行なわれてき
た。増幅型固体撮像装置とは、受光画素に蓄積された信
号電荷を、画素部に備わったトランジスタの制御電極に
導き、増幅された信号を主電極から出力するタイプのも
のであり、増幅用トランジスタとしてＳＩＴ（静電誘導
トランジスタ）を使ったＳＩＴ型イメージセンサ、バイ
ポーラトランジスタを使ったＢＡＳＩＳ、制御電極が空
乏化するＪＦＥＴ（接合型電界効果トランジスタ）を使
ったＣＭＤ、ＭＯＳトランジスタを使ったＣＭＯＳセン
サなどがある。特にＣＭＯＳセンサは、ＣＭＯＳプロセ
スとのマッチングが良く周辺ＣＭＯＳ回路をオンチップ
化できることから開発に力が注がれている。
比の良さからＣＣＤが多く使われている。しかし、一方
ではその使い方の簡便さや消費電力の小ささを長所とす
るいわゆる増幅型固体撮像装置の開発も行なわれてき
た。増幅型固体撮像装置とは、受光画素に蓄積された信
号電荷を、画素部に備わったトランジスタの制御電極に
導き、増幅された信号を主電極から出力するタイプのも
のであり、増幅用トランジスタとしてＳＩＴ（静電誘導
トランジスタ）を使ったＳＩＴ型イメージセンサ、バイ
ポーラトランジスタを使ったＢＡＳＩＳ、制御電極が空
乏化するＪＦＥＴ（接合型電界効果トランジスタ）を使
ったＣＭＤ、ＭＯＳトランジスタを使ったＣＭＯＳセン
サなどがある。特にＣＭＯＳセンサは、ＣＭＯＳプロセ
スとのマッチングが良く周辺ＣＭＯＳ回路をオンチップ
化できることから開発に力が注がれている。
【０００３】図４は、従来のＣＭＯＳイメージセンサを
表わす回路図であり、同図において１は単位画素であっ
て、簡単のため２×２画素としている。２は光を受け信
号電荷を蓄積するためのフォトダイオード、３は信号電
荷増幅用のＭＯＳトランジスタ、４はフォトダイオード
２に蓄積された信号電荷をＭＯＳトランジスタ３のゲー
ト電極部に転送するための転送用ＭＯＳトランジスタ、
５はＭＯＳトランジスタ３のゲート電極電位をリセット
するためのリセット用ＭＯＳトランジスタ、６は電源電
位供給線であり、リセット用ＭＯＳトランジスタ５のド
レイン電極と増幅用ＭＯＳトランジスタ３のドレイン電
極は、共通に電源電位供給線６に接続されている。７は
出力画素を選択するための選択スイッチ用ＭＯＳトラン
ジスタ、８は画素出力線であり、選択スイッチ用ＭＯＳ
トランジスタ７がオン状態になると、増幅用ＭＯＳトラ
ンジスタ３のソース電極と出力線８とが導通し、選択さ
れた画素の信号出力が出力線８に導かれる。９は画素出
力線８に定電流を供給するための定電流供給用ＭＯＳト
ランジスタであり、選択された画素の選択スイッチ用Ｍ
ＯＳトランジスタ７を通して増幅用ＭＯＳトランジスタ
３に負荷電流を供給し、増幅用ＭＯＳトランジスタ３を
ソースフォロワとして動作させ、ＭＯＳトランジスタ３
のゲート電位とある一定の電圧差を持つ電位が出力線８
に表われるようにしている。
表わす回路図であり、同図において１は単位画素であっ
て、簡単のため２×２画素としている。２は光を受け信
号電荷を蓄積するためのフォトダイオード、３は信号電
荷増幅用のＭＯＳトランジスタ、４はフォトダイオード
２に蓄積された信号電荷をＭＯＳトランジスタ３のゲー
ト電極部に転送するための転送用ＭＯＳトランジスタ、
５はＭＯＳトランジスタ３のゲート電極電位をリセット
するためのリセット用ＭＯＳトランジスタ、６は電源電
位供給線であり、リセット用ＭＯＳトランジスタ５のド
レイン電極と増幅用ＭＯＳトランジスタ３のドレイン電
極は、共通に電源電位供給線６に接続されている。７は
出力画素を選択するための選択スイッチ用ＭＯＳトラン
ジスタ、８は画素出力線であり、選択スイッチ用ＭＯＳ
トランジスタ７がオン状態になると、増幅用ＭＯＳトラ
ンジスタ３のソース電極と出力線８とが導通し、選択さ
れた画素の信号出力が出力線８に導かれる。９は画素出
力線８に定電流を供給するための定電流供給用ＭＯＳト
ランジスタであり、選択された画素の選択スイッチ用Ｍ
ＯＳトランジスタ７を通して増幅用ＭＯＳトランジスタ
３に負荷電流を供給し、増幅用ＭＯＳトランジスタ３を
ソースフォロワとして動作させ、ＭＯＳトランジスタ３
のゲート電位とある一定の電圧差を持つ電位が出力線８
に表われるようにしている。
【０００４】また、１０は転送用ＭＯＳトランジスタ４
のゲート電位を制御するための転送制御線、１１はリセ
ット用ＭＯＳトランジスタ５のゲート電位を制御するた
めのリセット制御線、１２は選択用ＭＯＳトランジスタ
７のゲート電位を制御するための選択制御線、１３はＭ
ＯＳトランジスタ９が定電流供給源となるような飽和領
域動作をするようにＭＯＳトランジスタ９のゲートに一
定の電位を供給するための定電位供給線である。１４は
転送制御線１０に転送パルスを供給するためのパルス端
子、１５はリセット制御線１１にリセットパルスを供給
するためのパルス端子、１６は選択制御線１２に選択パ
ルスを供給するためのパルス端子、１７は行列配置の画
素の行を順次選択走査するための垂直走査回路、１８は
垂直走査回路１７の出力線であって、１８−１は第１行
選択出力線、１８−２は第２行選択出力線である。１９
は転送制御線１０にパルス端子１４からのパルスを導く
ためのスイッチ用ＭＯＳトランジスタ、２０はリセット
制御線１１にパルス端子１５からのパルスを導くための
スイッチ用ＭＯＳトランジスタ、２１は選択制御線１２
にパルス端子１６からのパルスを導くためのスイッチ用
ＭＯＳトランジスタであって、ＭＯＳトランジスタ１
９，２０，２１のゲートは行選択出力線１８に接続さ
れ、どの行の画素が駆動されるかは行選択出力線１８の
状態によって決まる。
のゲート電位を制御するための転送制御線、１１はリセ
ット用ＭＯＳトランジスタ５のゲート電位を制御するた
めのリセット制御線、１２は選択用ＭＯＳトランジスタ
７のゲート電位を制御するための選択制御線、１３はＭ
ＯＳトランジスタ９が定電流供給源となるような飽和領
域動作をするようにＭＯＳトランジスタ９のゲートに一
定の電位を供給するための定電位供給線である。１４は
転送制御線１０に転送パルスを供給するためのパルス端
子、１５はリセット制御線１１にリセットパルスを供給
するためのパルス端子、１６は選択制御線１２に選択パ
ルスを供給するためのパルス端子、１７は行列配置の画
素の行を順次選択走査するための垂直走査回路、１８は
垂直走査回路１７の出力線であって、１８−１は第１行
選択出力線、１８−２は第２行選択出力線である。１９
は転送制御線１０にパルス端子１４からのパルスを導く
ためのスイッチ用ＭＯＳトランジスタ、２０はリセット
制御線１１にパルス端子１５からのパルスを導くための
スイッチ用ＭＯＳトランジスタ、２１は選択制御線１２
にパルス端子１６からのパルスを導くためのスイッチ用
ＭＯＳトランジスタであって、ＭＯＳトランジスタ１
９，２０，２１のゲートは行選択出力線１８に接続さ
れ、どの行の画素が駆動されるかは行選択出力線１８の
状態によって決まる。
【０００５】また、２２は画素からの出力読み出し回路
であり、２３は画素のリセット信号出力を保持するため
の容量、２４は画素の光信号出力を保持するための容
量、２５は画素出力線８と容量２３との導通をオンオフ
するためのスイッチ用ＭＯＳトランジスタ、２６は画素
出力線８と容量２４との導通をオンオフするためのスイ
ッチ用ＭＯＳトランジスタ、２７は容量２３に保持され
たリセット出力が導かれるノイズ出力線、２８は容量２
４に保持された光出力が導かれる信号出力線、２９は容
量２３とノイズ出力線２７との導通をオンオフするため
のスイッチ用ＭＯＳトランジスタ、３０は容量２４と信
号出力線２８との導通をオンオフするためのスイッチ用
ＭＯＳトランジスタ、３１はノイズ出力線２７の電位を
リセットするためのノイズ出力線リセット用ＭＯＳトラ
ンジスタ、３２は信号出力線２８の電位をリセットする
ための信号出力線リセット用ＭＯＳトランジスタ、３３
はリセット用ＭＯＳトランジスタ３１及び３２のソース
電極にリセット電位を供給するための電源端子、３４は
行列配置の画素の列毎に設けられた上記容量２３，２４
を順次選択していくための水平走査回路であって、３５
−１は第１列を選択する出力線、３５−２は第２列を選
択する出力線であり、この水平走査回路３４の出力線は
スイッチ用ＭＯＳトランジスタ２９，３０に接続されて
いる。また３６はリセット用ＭＯＳトランジスタ３１，
３２のゲートにパルスを印加するためのパルス供給端
子、３７，３８は各々スイッチ用ＭＯＳトランジスタ２
５，２６のゲートにパルスを印加するためのパルス供給
端子、３９はノイズ出力線２７の電位と信号出力線２８
の電位との差電圧分を増幅して出力する差動アンプ、４
０は差動アンプ３９の出力端子である。
であり、２３は画素のリセット信号出力を保持するため
の容量、２４は画素の光信号出力を保持するための容
量、２５は画素出力線８と容量２３との導通をオンオフ
するためのスイッチ用ＭＯＳトランジスタ、２６は画素
出力線８と容量２４との導通をオンオフするためのスイ
ッチ用ＭＯＳトランジスタ、２７は容量２３に保持され
たリセット出力が導かれるノイズ出力線、２８は容量２
４に保持された光出力が導かれる信号出力線、２９は容
量２３とノイズ出力線２７との導通をオンオフするため
のスイッチ用ＭＯＳトランジスタ、３０は容量２４と信
号出力線２８との導通をオンオフするためのスイッチ用
ＭＯＳトランジスタ、３１はノイズ出力線２７の電位を
リセットするためのノイズ出力線リセット用ＭＯＳトラ
ンジスタ、３２は信号出力線２８の電位をリセットする
ための信号出力線リセット用ＭＯＳトランジスタ、３３
はリセット用ＭＯＳトランジスタ３１及び３２のソース
電極にリセット電位を供給するための電源端子、３４は
行列配置の画素の列毎に設けられた上記容量２３，２４
を順次選択していくための水平走査回路であって、３５
−１は第１列を選択する出力線、３５−２は第２列を選
択する出力線であり、この水平走査回路３４の出力線は
スイッチ用ＭＯＳトランジスタ２９，３０に接続されて
いる。また３６はリセット用ＭＯＳトランジスタ３１，
３２のゲートにパルスを印加するためのパルス供給端
子、３７，３８は各々スイッチ用ＭＯＳトランジスタ２
５，２６のゲートにパルスを印加するためのパルス供給
端子、３９はノイズ出力線２７の電位と信号出力線２８
の電位との差電圧分を増幅して出力する差動アンプ、４
０は差動アンプ３９の出力端子である。
【０００６】次に図５のタイミングチャートを使い、図
４のセンサの動作を説明する。なお図４で示されている
ＭＯＳトランジスタはすべてＮ型とし、ゲート電位がＨ
ｉｇｈのレベルでオン状態、Ｌｏｗのレベルでオフ状態
になるとする。図５におけるタイミングパルスを示す番
号は図４におけるパルス入力端子の番号と一致させてい
る。
４のセンサの動作を説明する。なお図４で示されている
ＭＯＳトランジスタはすべてＮ型とし、ゲート電位がＨ
ｉｇｈのレベルでオン状態、Ｌｏｗのレベルでオフ状態
になるとする。図５におけるタイミングパルスを示す番
号は図４におけるパルス入力端子の番号と一致させてい
る。
【０００７】まず垂直走査回路１７の動作によって行選
択出力線１８−１がＨｉｇｈレベルとなると画素行列の
第１行の動作が可能となる。パルス端子１６がＨｉｇｈ
レベルとなると画素の増幅用ＭＯＳトランジスタ３のソ
ースが出力線８を通して定電流源９と接続することで画
素のソースフォロワ出力が出力線８に出力される。そし
てパルス端子１５をＨｉｇｈレベルとすることで増幅用
ＭＯＳトランジスタ３のゲート部がリセット用ＭＯＳト
ランジスタ５によってリセットされ、次にパルス供給端
子３７にＨｉｇｈパルスを印加した時、画素のリセット
出力がＭＯＳトランジスタ２５を通して容量２３に蓄積
される。
択出力線１８−１がＨｉｇｈレベルとなると画素行列の
第１行の動作が可能となる。パルス端子１６がＨｉｇｈ
レベルとなると画素の増幅用ＭＯＳトランジスタ３のソ
ースが出力線８を通して定電流源９と接続することで画
素のソースフォロワ出力が出力線８に出力される。そし
てパルス端子１５をＨｉｇｈレベルとすることで増幅用
ＭＯＳトランジスタ３のゲート部がリセット用ＭＯＳト
ランジスタ５によってリセットされ、次にパルス供給端
子３７にＨｉｇｈパルスを印加した時、画素のリセット
出力がＭＯＳトランジスタ２５を通して容量２３に蓄積
される。
【０００８】次に端子１４にＨｉｇｈパルスを印加する
ことでフォトダイオード２に蓄積された信号電荷が転送
用ＭＯＳトランジスタ４を通してＭＯＳトランジスタ３
のゲートに転送される。引き続き端子３８にＨｉｇｈパ
ルスを印加した時、画素のリセット出力に信号が上乗せ
された出力がＭＯＳトランジスタ２６を通して容量２４
に蓄積される。画素のリセット出力は各画素のＭＯＳト
ランジスタ３のしきい電圧のばらつきがあるためばらつ
きを生じる。よって容量２３と容量２４に蓄積された出
力の差分がノイズのない純粋な信号となる。水平走査回
路３４を動かせば出力線３５−１,３５−２が順次Ｈｉ
ｇｈとなり各列の容量２３，２４に蓄積された出力はそ
れぞれＭＯＳトランジスタ２９，３０を通して水平出力
線２７，２８に導かれる。出力線３５−１，３５−２の
Ｈｉｇｈパルスが出力される前には端子３６をＨｉｇｈ
レベルとしＭＯＳトランジスタ３１，３２を通して水平
出力線２７，２８をリセットしておく。水平出力線２
７，２８に導かれた画素リセット出力及び画素リセット
レベルに上乗せされた信号出力は差動アンプ３９に入力
され、リセットレベル分が差し引かれた、すなわちノイ
ズのない画素信号が出力端子４０から出力される。
ことでフォトダイオード２に蓄積された信号電荷が転送
用ＭＯＳトランジスタ４を通してＭＯＳトランジスタ３
のゲートに転送される。引き続き端子３８にＨｉｇｈパ
ルスを印加した時、画素のリセット出力に信号が上乗せ
された出力がＭＯＳトランジスタ２６を通して容量２４
に蓄積される。画素のリセット出力は各画素のＭＯＳト
ランジスタ３のしきい電圧のばらつきがあるためばらつ
きを生じる。よって容量２３と容量２４に蓄積された出
力の差分がノイズのない純粋な信号となる。水平走査回
路３４を動かせば出力線３５−１,３５−２が順次Ｈｉ
ｇｈとなり各列の容量２３，２４に蓄積された出力はそ
れぞれＭＯＳトランジスタ２９，３０を通して水平出力
線２７，２８に導かれる。出力線３５−１，３５−２の
Ｈｉｇｈパルスが出力される前には端子３６をＨｉｇｈ
レベルとしＭＯＳトランジスタ３１，３２を通して水平
出力線２７，２８をリセットしておく。水平出力線２
７，２８に導かれた画素リセット出力及び画素リセット
レベルに上乗せされた信号出力は差動アンプ３９に入力
され、リセットレベル分が差し引かれた、すなわちノイ
ズのない画素信号が出力端子４０から出力される。
【０００９】
【発明が解決しようとする課題】しかし上記従来例では
ひとつの画素を構成するＭＯＳトランジスタおよび、制
御線の数が多く、縮小画素を実現するのが困難であると
いう課題があった。すなわち、図４に示した従来例にお
いては、１画素はフォトダイオード、電源線、画素出力
線のほか４つのＭＯＳトランジスタおよび３本の制御線
を有しており、単純な構成であるＣＣＤの画素と比べる
と縮小画素の実現は不利であった。
ひとつの画素を構成するＭＯＳトランジスタおよび、制
御線の数が多く、縮小画素を実現するのが困難であると
いう課題があった。すなわち、図４に示した従来例にお
いては、１画素はフォトダイオード、電源線、画素出力
線のほか４つのＭＯＳトランジスタおよび３本の制御線
を有しており、単純な構成であるＣＣＤの画素と比べる
と縮小画素の実現は不利であった。
【００１０】本発明の主たる目的は、ＣＭＯＳセンサ等
のXYアドレス型のセンサの画素を構成するトランジスタ
および制御線の数を減らし、画素の縮小化を容易にする
ことにある。
のXYアドレス型のセンサの画素を構成するトランジスタ
および制御線の数を減らし、画素の縮小化を容易にする
ことにある。
【００１１】
【課題を解決するための手段および作用】本発明の固体
撮像装置は、光電変換部と、前記光電変換部からの信号
を読み出す読み出し手段と、前記読み出し手段の入力部
をリセットするために、リセット信号を前記入力部に供
給するためのリセット手段とを含む画素と、前記読み出
し手段からの信号が読み出される出力線とを有し、前記
リセット手段は、前記出力線の信号レベルに応じて制御
されることを特徴とする。
撮像装置は、光電変換部と、前記光電変換部からの信号
を読み出す読み出し手段と、前記読み出し手段の入力部
をリセットするために、リセット信号を前記入力部に供
給するためのリセット手段とを含む画素と、前記読み出
し手段からの信号が読み出される出力線とを有し、前記
リセット手段は、前記出力線の信号レベルに応じて制御
されることを特徴とする。
【００１２】また本発明の固体撮像装置は、それぞれ、
光電変換部と、前記光電変換部からの信号を読み出す読
み出し手段と、前記読み出し手段の入力部をリセットす
るためのリセット手段とを含む、水平方向と垂直方向に
配列された複数の画素を有し、前記読み出し手段を駆動
させるための信号配線と、前記リセット手段を介して前
記読み出し手段の入力部にリセット信号を供給するため
の信号配線とを共通にし、共通の前記信号配線は、水平
方向の複数の画素毎に信号を独立に供給することを特徴
とする。
光電変換部と、前記光電変換部からの信号を読み出す読
み出し手段と、前記読み出し手段の入力部をリセットす
るためのリセット手段とを含む、水平方向と垂直方向に
配列された複数の画素を有し、前記読み出し手段を駆動
させるための信号配線と、前記リセット手段を介して前
記読み出し手段の入力部にリセット信号を供給するため
の信号配線とを共通にし、共通の前記信号配線は、水平
方向の複数の画素毎に信号を独立に供給することを特徴
とする。
【００１３】本発明について、図１の構成を例にとって
説明する。
説明する。
【００１４】図１に示すように、本発明は、リセット手
段となるリセット用ＭＯＳトランジスタ５のドレイン部
に接続するリセット電位供給線を、読み出し手段となる
増幅用ＭＯＳトランジスタ３のドレイン部に接続する電
源供給線と共通化し、また画素出力線８をリセット用Ｍ
ＯＳトランジスタ５のゲートに接続し、行選択用のＭＯ
Ｓトランジスタとそのゲート電位制御線およびリセット
用ＭＯＳトランジスタのゲート電位制御線をなくすこと
を可能とするものである。
段となるリセット用ＭＯＳトランジスタ５のドレイン部
に接続するリセット電位供給線を、読み出し手段となる
増幅用ＭＯＳトランジスタ３のドレイン部に接続する電
源供給線と共通化し、また画素出力線８をリセット用Ｍ
ＯＳトランジスタ５のゲートに接続し、行選択用のＭＯ
Ｓトランジスタとそのゲート電位制御線およびリセット
用ＭＯＳトランジスタのゲート電位制御線をなくすこと
を可能とするものである。
【００１５】上記構成において、画素出力線はリセット
制御線の役目を兼ねさせ、増幅用トランジスタのゲート
を電源線電位にリセットする動作時、画素出力線の電位
を制御し、リセット用ＭＯＳトランジスタをＯＮ、ＯＦ
Ｆする。また電源供給線は行毎独立に電位が変えられる
ようにし、上記リセット動作時に、非選択行のリセット
電位供給線は増幅用トランジスタが非動作となるような
電位、選択行の電源供給線は増幅用トランジスタが動作
するような電位に設定する。このような画素出力線およ
び電源供給線の設定、制御により、従来のリセット用Ｍ
ＯＳトランジスタのゲート電位制御線、行選択用のＭＯ
Ｓトランジスタおよびそのゲート電位制御線は不要とな
り、画素の縮小化が容易となる。
制御線の役目を兼ねさせ、増幅用トランジスタのゲート
を電源線電位にリセットする動作時、画素出力線の電位
を制御し、リセット用ＭＯＳトランジスタをＯＮ、ＯＦ
Ｆする。また電源供給線は行毎独立に電位が変えられる
ようにし、上記リセット動作時に、非選択行のリセット
電位供給線は増幅用トランジスタが非動作となるような
電位、選択行の電源供給線は増幅用トランジスタが動作
するような電位に設定する。このような画素出力線およ
び電源供給線の設定、制御により、従来のリセット用Ｍ
ＯＳトランジスタのゲート電位制御線、行選択用のＭＯ
Ｓトランジスタおよびそのゲート電位制御線は不要とな
り、画素の縮小化が容易となる。
【００１６】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 ［第１の実施例］図１は本発明の第１の実施例を示す回
路図である。本発明は画素構成および画素動作にかかわ
り、読み出し回路、水平走査系は図４に示した従来例と
同じであるのでこの部分を省略し、ここでは、２×２画
素固体撮像装置の画素配置部と垂直走査系、および画素
出力線電位制御回路のみを示している。図１において、
図４と同じ部分については同じ番号を付し、説明を省略
する。
詳細に説明する。 ［第１の実施例］図１は本発明の第１の実施例を示す回
路図である。本発明は画素構成および画素動作にかかわ
り、読み出し回路、水平走査系は図４に示した従来例と
同じであるのでこの部分を省略し、ここでは、２×２画
素固体撮像装置の画素配置部と垂直走査系、および画素
出力線電位制御回路のみを示している。図１において、
図４と同じ部分については同じ番号を付し、説明を省略
する。
【００１７】図１において、４１は画素ソースフォロワ
の定電流供給用ＭＯＳトランジスタ９のゲートに電位を
供給し、定電流のＯＮ、ＯＦＦ制御をおこなうための制
御端子、４２は画素出力線８の電位を制御するためのＭ
ＯＳトランジスタ、４３はＭＯＳトランジスタ４２のゲ
ート電位を制御するためのパルス入力端子である。また
各列の画素出力線８はその列の画素のリセット用ＭＯＳ
トランジスタ５のゲートに接続されている。またリセッ
ト用ＭＯＳトランジスタ５のドレインと増幅用ＭＯＳト
ランジスタ３のドレインは共通に垂直シフトレジスタ
（垂直走査回路）１７の出力線と接続している。この垂
直シフトレジスタの出力線１８−１,１８−２は各行の
画素ソースフォロワの電源としての役割を担うため、大
きな電流供給能力があるとする。
の定電流供給用ＭＯＳトランジスタ９のゲートに電位を
供給し、定電流のＯＮ、ＯＦＦ制御をおこなうための制
御端子、４２は画素出力線８の電位を制御するためのＭ
ＯＳトランジスタ、４３はＭＯＳトランジスタ４２のゲ
ート電位を制御するためのパルス入力端子である。また
各列の画素出力線８はその列の画素のリセット用ＭＯＳ
トランジスタ５のゲートに接続されている。またリセッ
ト用ＭＯＳトランジスタ５のドレインと増幅用ＭＯＳト
ランジスタ３のドレインは共通に垂直シフトレジスタ
（垂直走査回路）１７の出力線と接続している。この垂
直シフトレジスタの出力線１８−１,１８−２は各行の
画素ソースフォロワの電源としての役割を担うため、大
きな電流供給能力があるとする。
【００１８】なお、図１に示す各ＭＯＳトランジスタ
は、ＭＯＳトランジスタ４２以外はＮ型とし、ゲート電
位がＨｉｇｈレベルの時にＯＮ、Ｌｏｗレベルの時にＯ
ＦＦになるとする。ＭＯＳトランジスタ４２はＰ型と
し、ゲート電位がＨｉｇｈレベルの時にＯＦＦ、Ｌｏｗ
レベルの時にＯＮになるとする。
は、ＭＯＳトランジスタ４２以外はＮ型とし、ゲート電
位がＨｉｇｈレベルの時にＯＮ、Ｌｏｗレベルの時にＯ
ＦＦになるとする。ＭＯＳトランジスタ４２はＰ型と
し、ゲート電位がＨｉｇｈレベルの時にＯＦＦ、Ｌｏｗ
レベルの時にＯＮになるとする。
【００１９】次に本実施例の動作について説明するが、
本実施例の動作は、図４、図５で説明した従来例と比べ
て、１行の画素信号の読み出しを行う前のリセット動作
に違いがあるだけである。このリセット動作は端子４１
および端子４３をＬｏｗレベルとして、ＭＯＳトランジ
スタ９をＯＦＦ、Ｐ型ＭＯＳトランジスタ４２をＯＮと
して、画素出力線８の電位をＨｉｇｈレベルとする。こ
の時リセット用ＭＯＳトランジスタ５はＯＮ状態となる
が、垂直シフトレジスタの出力に従い、選択された行の
画素の増幅用ＭＯＳトランジスタ３のゲート電位はＨｉ
ｇｈに、非選択行の画素の増幅用ＭＯＳトランジスタ３
のゲート電位はＬｏｗにリセットされる。次にＭＯＳト
ランジスタ９が定電流を流すように端子４１の電位を設
定、端子４３電位をＨｉｇｈとしてＭＯＳトランジスタ
４２をＯＦＦにする。この状態においては選択行の画素
ソースフォロワのみが動作し、画素のリセット出力が出
力線８に読み出される。以下、読み出し回路においてリ
セット出力を蓄積、フォトダイオード２の信号電荷をＭ
ＯＳトランジスタ３のゲートへ転送、読み出し回路にお
いてリセット＋信号出力を蓄積、という一連の動作、駆
動は図４、図５で説明した動作、駆動と同じである。
本実施例の動作は、図４、図５で説明した従来例と比べ
て、１行の画素信号の読み出しを行う前のリセット動作
に違いがあるだけである。このリセット動作は端子４１
および端子４３をＬｏｗレベルとして、ＭＯＳトランジ
スタ９をＯＦＦ、Ｐ型ＭＯＳトランジスタ４２をＯＮと
して、画素出力線８の電位をＨｉｇｈレベルとする。こ
の時リセット用ＭＯＳトランジスタ５はＯＮ状態となる
が、垂直シフトレジスタの出力に従い、選択された行の
画素の増幅用ＭＯＳトランジスタ３のゲート電位はＨｉ
ｇｈに、非選択行の画素の増幅用ＭＯＳトランジスタ３
のゲート電位はＬｏｗにリセットされる。次にＭＯＳト
ランジスタ９が定電流を流すように端子４１の電位を設
定、端子４３電位をＨｉｇｈとしてＭＯＳトランジスタ
４２をＯＦＦにする。この状態においては選択行の画素
ソースフォロワのみが動作し、画素のリセット出力が出
力線８に読み出される。以下、読み出し回路においてリ
セット出力を蓄積、フォトダイオード２の信号電荷をＭ
ＯＳトランジスタ３のゲートへ転送、読み出し回路にお
いてリセット＋信号出力を蓄積、という一連の動作、駆
動は図４、図５で説明した動作、駆動と同じである。
【００２０】図１において、各行のリセット電位供給源
には垂直シフトレジスタの出力を用いているが、電流供
給能力の高いバッファ回路を通した出力を用いてもよ
い。また上記動作において、画素のリセットが終了し、
選択された画素の信号が画素出力線に出力された時点で
リセット電位供給線がＨｉｇｈレベルとなるように駆動
回路を設定してもよい。この時、画素出力線の電位は低
く、非選択行の画素のＭＯＳトランジスタ３が導通する
ほどＭＯＳトランジスタ３のゲート電位が上がることは
ない。
には垂直シフトレジスタの出力を用いているが、電流供
給能力の高いバッファ回路を通した出力を用いてもよ
い。また上記動作において、画素のリセットが終了し、
選択された画素の信号が画素出力線に出力された時点で
リセット電位供給線がＨｉｇｈレベルとなるように駆動
回路を設定してもよい。この時、画素出力線の電位は低
く、非選択行の画素のＭＯＳトランジスタ３が導通する
ほどＭＯＳトランジスタ３のゲート電位が上がることは
ない。
【００２１】以上説明した第１の実施例によって、画素
を構成するＭＯＳトランジスタ、制御線の数が従来に比
べて減るため、縮小画素の実現が容易となる。 ［第２の実施例］図２は本発明の第２の実施例を示す回
路図である。本発明は画素構成および画素動作にかかわ
り、読み出し回路、水平走査系は図４に示した従来例と
同じであるのでこの部分を省略し、４行×２列の２次元
固体撮像装置の画素配置部と垂直走査系、および画素出
力線電位制御回路のみを示している。図２において、図
１、図４と同じ部品については同じ番号を付し、説明を
省略する。
を構成するＭＯＳトランジスタ、制御線の数が従来に比
べて減るため、縮小画素の実現が容易となる。 ［第２の実施例］図２は本発明の第２の実施例を示す回
路図である。本発明は画素構成および画素動作にかかわ
り、読み出し回路、水平走査系は図４に示した従来例と
同じであるのでこの部分を省略し、４行×２列の２次元
固体撮像装置の画素配置部と垂直走査系、および画素出
力線電位制御回路のみを示している。図２において、図
１、図４と同じ部品については同じ番号を付し、説明を
省略する。
【００２２】図２において、４４は列方向に隣接する２
つのフォトダイオードを含む単位画素を示している。フ
ォトダイオードは各々独立であるので、単位画素４４は
撮像装置としての画素２つ分に相当するが、上記２つの
フォトダイオードに蓄積した信号電荷は共通のアンプ用
ＭＯＳトランジスタ３のゲート部に転送される。各列の
画素出力線８はその列の画素のリセット用ＭＯＳトラン
ジスタ５のゲートに接続されているのは図１と同じであ
る。リセット用ＭＯＳトランジスタ５のドレインと増幅
用ＭＯＳトランジスタ３のドレインが共通に接続するの
も図１と同じであるが、フォトダイオードの行列配置に
おいて２行につき１本のリセット兼電源供給線がある。
１８−１，１８−２，１８−３，１８−４は垂直シフト
レジスタ１７の出力であり、それぞれ第１行目、第２行
目、第３行目、第４行目のフォトダイオードを読み出す
ために選択する。４５は論理和ゲートであって、垂直シ
フトレジスタの出力線２本が入力され、その出力線４６
は単位画素４４のリセット兼電源供給線となり、選択さ
れたフォトダイオードが属する単位画素の供給線４６は
Ｈｉｇｈレベルとなるが、電源供給用として十分な電流
供給能力があるとする。
つのフォトダイオードを含む単位画素を示している。フ
ォトダイオードは各々独立であるので、単位画素４４は
撮像装置としての画素２つ分に相当するが、上記２つの
フォトダイオードに蓄積した信号電荷は共通のアンプ用
ＭＯＳトランジスタ３のゲート部に転送される。各列の
画素出力線８はその列の画素のリセット用ＭＯＳトラン
ジスタ５のゲートに接続されているのは図１と同じであ
る。リセット用ＭＯＳトランジスタ５のドレインと増幅
用ＭＯＳトランジスタ３のドレインが共通に接続するの
も図１と同じであるが、フォトダイオードの行列配置に
おいて２行につき１本のリセット兼電源供給線がある。
１８−１，１８−２，１８−３，１８−４は垂直シフト
レジスタ１７の出力であり、それぞれ第１行目、第２行
目、第３行目、第４行目のフォトダイオードを読み出す
ために選択する。４５は論理和ゲートであって、垂直シ
フトレジスタの出力線２本が入力され、その出力線４６
は単位画素４４のリセット兼電源供給線となり、選択さ
れたフォトダイオードが属する単位画素の供給線４６は
Ｈｉｇｈレベルとなるが、電源供給用として十分な電流
供給能力があるとする。
【００２３】なお、図２のＭＯＳトランジスタは、ＭＯ
Ｓトランジスタ９以外はＮ型とし、ゲート電位がＨｉｇ
ｈレベルの時にＯＮ、Ｌｏｗレベルの時にＯＦＦになる
とする。ＭＯＳトランジスタ９のみはＰ型とし、ゲート
電位がＨｉｇｈレベルの時にＯＦＦ、Ｌｏｗレベルの時
にＯＮになるとする。
Ｓトランジスタ９以外はＮ型とし、ゲート電位がＨｉｇ
ｈレベルの時にＯＮ、Ｌｏｗレベルの時にＯＦＦになる
とする。ＭＯＳトランジスタ９のみはＰ型とし、ゲート
電位がＨｉｇｈレベルの時にＯＦＦ、Ｌｏｗレベルの時
にＯＮになるとする。
【００２４】次にこの実施例の動作であるが、選択され
たＭＯＳトランジスタ３のゲートをＨｉｇｈ電位でリセ
ット、同時に選択されていないＭＯＳトランジスタ３の
ゲートをＬｏｗ電位でリセット、リセット出力読み出
し、選択されたフォトダイオードの信号電荷転送、（リ
セット＋信号）出力読み出しという一連の動作は実施例
１と同じであり、実施例１と違うのは、ひとつの単位画
素に２つのフォトダイオードの出力を割り当てられてい
るため、ひとつの単位画素が２行連続して選択されると
いうことだけである。よって詳しい説明は省略する。
たＭＯＳトランジスタ３のゲートをＨｉｇｈ電位でリセ
ット、同時に選択されていないＭＯＳトランジスタ３の
ゲートをＬｏｗ電位でリセット、リセット出力読み出
し、選択されたフォトダイオードの信号電荷転送、（リ
セット＋信号）出力読み出しという一連の動作は実施例
１と同じであり、実施例１と違うのは、ひとつの単位画
素に２つのフォトダイオードの出力を割り当てられてい
るため、ひとつの単位画素が２行連続して選択されると
いうことだけである。よって詳しい説明は省略する。
【００２５】以上説明した第２の実施例においては、画
素を構成するＭＯＳトランジスタ、制御線の数がフォト
ダイオード数に比べて、第１の実施例と比べてもさらに
減るため、縮小画素の実現が容易となる。なお第２の実
施例においては単位画素は２つのフォトダイオードを含
むとしているが、２つ以上のフォトダイオードを含む構
成にしても成り立つ。
素を構成するＭＯＳトランジスタ、制御線の数がフォト
ダイオード数に比べて、第１の実施例と比べてもさらに
減るため、縮小画素の実現が容易となる。なお第２の実
施例においては単位画素は２つのフォトダイオードを含
むとしているが、２つ以上のフォトダイオードを含む構
成にしても成り立つ。
【００２６】なお上記第１の実施例、および第２の実施
例におけるＭＯＳトランジスタのＮ型、Ｐ型、および駆
動パルスの極性をそれぞれ逆にしてもよい。
例におけるＭＯＳトランジスタのＮ型、Ｐ型、および駆
動パルスの極性をそれぞれ逆にしてもよい。
【００２７】次に上記第１及び第２の実施例の固体撮像
装置を用いた撮像システムについて説明する。図３に基
づいて、本発明の固体撮像素子をスチルカメラに適用し
た場合の一実施例について詳述する。
装置を用いた撮像システムについて説明する。図３に基
づいて、本発明の固体撮像素子をスチルカメラに適用し
た場合の一実施例について詳述する。
【００２８】図３は本発明の固体撮像素子を“スチルビ
デオカメラ”に適用した場合を示すブロック図である。
デオカメラ”に適用した場合を示すブロック図である。
【００２９】図３において、１０１はレンズのプロテク
トとメインスイッチを兼ねるバリア、１０２は被写体の
光学像を固体撮像素子１０４に結像させるレンズ、１０
３はレンズ１０２を通った光量を可変するための絞り、
１０４はレンズ１０２で結像された被写体を画像信号と
して取り込むための固体撮像素子、１０６は固体撮像素
子１０４より出力される画像信号のアナログ−ディジタ
ル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器１０
６より出力された画像データに各種の補正を行ったりデ
ータを圧縮する信号処理部、１０８は固体撮像素子１０
４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信
号処理部１０７に、各種タイミング信号を出力するタイ
ミング発生部、１０９は各種演算とスチルビデオカメラ
全体を制御する全体制御・演算部、１１０は画像データ
を一時的に記憶するためのメモリ部、１１１は記録媒体
に記録または読み出しを行うためのインターフェース
部、１１２は画像データの記録または読み出しを行うた
めの半導体メモリ等の着脱可能な記録媒体、１１３は外
部コンピュータ等と通信するためのインターフェース部
である。
トとメインスイッチを兼ねるバリア、１０２は被写体の
光学像を固体撮像素子１０４に結像させるレンズ、１０
３はレンズ１０２を通った光量を可変するための絞り、
１０４はレンズ１０２で結像された被写体を画像信号と
して取り込むための固体撮像素子、１０６は固体撮像素
子１０４より出力される画像信号のアナログ−ディジタ
ル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器１０
６より出力された画像データに各種の補正を行ったりデ
ータを圧縮する信号処理部、１０８は固体撮像素子１０
４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信
号処理部１０７に、各種タイミング信号を出力するタイ
ミング発生部、１０９は各種演算とスチルビデオカメラ
全体を制御する全体制御・演算部、１１０は画像データ
を一時的に記憶するためのメモリ部、１１１は記録媒体
に記録または読み出しを行うためのインターフェース
部、１１２は画像データの記録または読み出しを行うた
めの半導体メモリ等の着脱可能な記録媒体、１１３は外
部コンピュータ等と通信するためのインターフェース部
である。
【００３０】次に、前述の構成における撮影時のスチル
ビデオカメラの動作について、説明する。
ビデオカメラの動作について、説明する。
【００３１】バリア１０１がオープンされるとメイン電
源がオンされ、次にコントロール系の電源がオンし、さ
らに、Ａ／Ｄ変換器１０６などの撮像系回路の電源がオ
ンされる。
源がオンされ、次にコントロール系の電源がオンし、さ
らに、Ａ／Ｄ変換器１０６などの撮像系回路の電源がオ
ンされる。
【００３２】それから、露光量を制御するために、全体
制御・演算部１０９は絞り１０３を開放にし、固体撮像
素子４から出力された信号はＡ／Ｄ変換器１０６で変換
された後、信号処理部１０７に入力される。そのデータ
を基に露出の演算を全体制御・演算部１０９で行う。
制御・演算部１０９は絞り１０３を開放にし、固体撮像
素子４から出力された信号はＡ／Ｄ変換器１０６で変換
された後、信号処理部１０７に入力される。そのデータ
を基に露出の演算を全体制御・演算部１０９で行う。
【００３３】この測光を行った結果により明るさを判断
し、その結果に応じて全体制御・演算部１０９は絞りを
制御する。
し、その結果に応じて全体制御・演算部１０９は絞りを
制御する。
【００３４】次に、固体撮像素子１０４から出力された
信号をもとに、高周波成分を取り出し被写体までの距離
の演算を全体制御・演算部１０９で行う。その後、レン
ズを駆動して合焦か否かを判断し、合焦していないと判
断したときは、再びレンズを駆動し測距を行う。
信号をもとに、高周波成分を取り出し被写体までの距離
の演算を全体制御・演算部１０９で行う。その後、レン
ズを駆動して合焦か否かを判断し、合焦していないと判
断したときは、再びレンズを駆動し測距を行う。
【００３５】そして、合焦が確認された後に本露光が始
まる。露光が終了すると、固体撮像素子１０４から出力
された画像信号はＡ／Ｄ変換器１０６でＡ−Ｄ変換さ
れ、信号処理部１０７を通り全体制御・演算１０９によ
りメモリ部に書き込まれる。その後、メモリ部１１０に
蓄積されたデータは、全体制御・演算部１０９の制御に
より記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱
可能な記録媒体１１２に記録される。又外部Ｉ／Ｆ部１
１３を通り直接コンピュータ等に入力して画像の加工を
行ってもよい。
まる。露光が終了すると、固体撮像素子１０４から出力
された画像信号はＡ／Ｄ変換器１０６でＡ−Ｄ変換さ
れ、信号処理部１０７を通り全体制御・演算１０９によ
りメモリ部に書き込まれる。その後、メモリ部１１０に
蓄積されたデータは、全体制御・演算部１０９の制御に
より記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱
可能な記録媒体１１２に記録される。又外部Ｉ／Ｆ部１
１３を通り直接コンピュータ等に入力して画像の加工を
行ってもよい。
【００３６】
【発明の効果】以上説明したように本発明によれば、画
素を構成する構成部材、例えばＣＭＯＳセンサではＭＯ
Ｓトランジスタ、ゲート電位制御線の数を従来に比べて
減らすことができ、画素の縮小化が容易となる。
素を構成する構成部材、例えばＣＭＯＳセンサではＭＯ
Ｓトランジスタ、ゲート電位制御線の数を従来に比べて
減らすことができ、画素の縮小化が容易となる。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】本発明の固体撮像装置をスチルビデオカメラに
適用した場合を示すブロック図である。
適用した場合を示すブロック図である。
【図４】従来例の固体撮像装置を示す図である。
【図５】図４の固体撮像装置のタイミングチャート図で
ある。
ある。
１ 画素 ２ フォトダイオード ３ ＭＯＳトランジスタ ４ ＭＯＳトランジスタ ５ ＭＯＳトランジスタ ６ 電源線 ７ ＭＯＳトランジスタ ８ 画素出力線 ９ ＭＯＳトランジスタ １０ ゲート制御線 １１ ゲート制御線 １２ ゲート制御線 １３ ゲート制御線 １４ パルス入力端子 １５ パルス入力端子 １６ パルス入力端子 １７ 垂直シフトレジスタ １８−１,１８−２，１８−３，１８−４ 垂直シフト
レジスタ出力線 １９ ＭＯＳトランジスタ ２０ ＭＯＳトランジスタ ２１ ＭＯＳトランジスタ ２２ 読み出し回路 ２３ 蓄積容量 ２４ 蓄積容量 ２５ ＭＯＳトランジスタ ２６ ＭＯＳトランジスタ ２７ 水平出力線 ２８ 水平出力線 ２９ ＭＯＳトランジスタ ３０ ＭＯＳトランジスタ ３１ ＭＯＳトランジスタ ３２ ＭＯＳトランジスタ ３３ 電位供給端子 ３４ 水平シフトレジスタ ３５−１，３５−２ 水平シフトレジスタの出力線 ３６ パルス入力端子 ３７ パルス入力端子 ３８ パルス入力端子 ３９ 差動アンプ ４０ 出力端子 ４１ ゲート電位入力端子 ４２ ＭＯＳトランジスタ ４３ パルス入力端子 ４４ フォトダイオード共通単位画素 ４５ 論理和ゲート ４６ 論理和ゲート４５の出力（画素のリセット兼電源
供給線）
レジスタ出力線 １９ ＭＯＳトランジスタ ２０ ＭＯＳトランジスタ ２１ ＭＯＳトランジスタ ２２ 読み出し回路 ２３ 蓄積容量 ２４ 蓄積容量 ２５ ＭＯＳトランジスタ ２６ ＭＯＳトランジスタ ２７ 水平出力線 ２８ 水平出力線 ２９ ＭＯＳトランジスタ ３０ ＭＯＳトランジスタ ３１ ＭＯＳトランジスタ ３２ ＭＯＳトランジスタ ３３ 電位供給端子 ３４ 水平シフトレジスタ ３５−１，３５−２ 水平シフトレジスタの出力線 ３６ パルス入力端子 ３７ パルス入力端子 ３８ パルス入力端子 ３９ 差動アンプ ４０ 出力端子 ４１ ゲート電位入力端子 ４２ ＭＯＳトランジスタ ４３ パルス入力端子 ４４ フォトダイオード共通単位画素 ４５ 論理和ゲート ４６ 論理和ゲート４５の出力（画素のリセット兼電源
供給線）
Claims (7)
- 【請求項１】 光電変換部と、前記光電変換部からの信
号を読み出す読み出し手段と、前記読み出し手段の入力
部をリセットするために、リセット信号を前記入力部に
供給するためのリセット手段とを含む画素と、 前記読み出し手段からの信号が読み出される出力線とを
有し、 前記リセット手段は、前記出力線の信号レベルに応じて
制御されることを特徴とする固体撮像装置。 - 【請求項２】 それぞれ、光電変換部と、前記光電変換
部からの信号を読み出す読み出し手段と、前記読み出し
手段の入力部をリセットするためのリセット手段とを含
む、水平方向と垂直方向に配列された複数の画素を有
し、 前記読み出し手段を駆動させるための信号配線と、前記
リセット手段を介して前記読み出し手段の入力部にリセ
ット信号を供給するための信号配線とを共通にし、 共通の前記信号配線は、水平方向の複数の画素毎に信号
を独立に供給することを特徴とする固体撮像装置。 - 【請求項３】 請求項１又は請求項２に記載の固体撮像
装置において、前記読み出し手段の入力部をリセットす
るためのリセット電位は該読み出し手段に接続される電
源配線から供給されることを特徴とする固体撮像装置。 - 【請求項４】 請求項１又は請求項２に記載の固体撮像
装置において、前記読み出し手段及び前記リセット手段
はそれぞれＭＯＳ型トランジスタであることを特徴とす
る固体撮像装置。 - 【請求項５】 請求項１〜４のいずれかの請求項に記載
の固体撮像装置において、前記光電変換部と前記読み出
し手段の入力部との間に転送スイッチを備え、該光電変
換部に蓄積された信号電荷は該転送スイッチを通して前
記読み出し手段の入力部に転送されることを特徴とする
固体撮像装置。 - 【請求項６】 請求項１〜４のいずれかの請求項に記載
の固体撮像装置において、前記読み出し手段の入力部に
は複数の転送スイッチが接続され、各転送スイッチによ
り複数の光電変換部から独立に信号電荷が転送されるこ
とを特徴とする固体撮像装置。 - 【請求項７】 請求項１〜６のいずれかの請求項に記載
の固体撮像装置と、該固体撮像装置へ光を結像する光学
系と、該固体撮像装置からの出力信号を処理する信号処
理回路とを有することを特徴とする撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000256356A JP3585219B2 (ja) | 2000-08-25 | 2000-08-25 | 固体撮像装置および撮像システム |
| US09/935,589 US7116367B2 (en) | 2000-08-25 | 2001-08-24 | Solid-state image pickup apparatus having a reset transistor controlled by an output line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000256356A JP3585219B2 (ja) | 2000-08-25 | 2000-08-25 | 固体撮像装置および撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002077731A true JP2002077731A (ja) | 2002-03-15 |
| JP3585219B2 JP3585219B2 (ja) | 2004-11-04 |
Family
ID=18744980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000256356A Expired - Fee Related JP3585219B2 (ja) | 2000-08-25 | 2000-08-25 | 固体撮像装置および撮像システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7116367B2 (ja) |
| JP (1) | JP3585219B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222427A (ja) * | 2005-02-07 | 2006-08-24 | Samsung Electronics Co Ltd | 共有構造相補性金属酸化膜半導体センサアレイのレイアウト |
| US7391453B2 (en) | 2002-09-02 | 2008-06-24 | Fujitsu Limited | Solid-state image sensor and image reading method |
| JP2008167478A (ja) * | 2008-03-10 | 2008-07-17 | Sony Corp | 固体撮像装置 |
| US7436010B2 (en) | 2003-02-13 | 2008-10-14 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging apparatus, method for driving the same and camera using the same |
| JP2008546199A (ja) * | 2005-06-01 | 2008-12-18 | イーストマン コダック カンパニー | 対称配置された電界効果トランジスタを有する画素 |
| US7468750B2 (en) | 2003-04-18 | 2008-12-23 | Sony Corporation | Solid state imaging device having transition time relationship for drive signals |
| JP2010161200A (ja) * | 2009-01-08 | 2010-07-22 | Sony Corp | 固体撮像素子 |
| JP2011015158A (ja) * | 2009-07-01 | 2011-01-20 | Toshiba Corp | 固体撮像装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4094364B2 (ja) * | 2002-07-19 | 2008-06-04 | 富士フイルム株式会社 | 固体撮像装置およびその測光方法 |
| JP2004134867A (ja) * | 2002-10-08 | 2004-04-30 | Canon Inc | 固体撮像装置、その駆動方法、及び撮像システム |
| JP4297416B2 (ja) * | 2003-06-10 | 2009-07-15 | シャープ株式会社 | 固体撮像素子、その駆動方法およびカメラ |
| US7542085B2 (en) * | 2003-11-26 | 2009-06-02 | Aptina Imaging Corporation | Image sensor with a capacitive storage node linked to transfer gate |
| JP4979195B2 (ja) * | 2005-02-21 | 2012-07-18 | ソニー株式会社 | 固体撮像素子、固体撮像素子の駆動方法および撮像装置 |
| JP4340660B2 (ja) * | 2005-04-14 | 2009-10-07 | シャープ株式会社 | 増幅型固体撮像装置 |
| JP2009267836A (ja) * | 2008-04-25 | 2009-11-12 | Panasonic Corp | 固体撮像装置、その駆動方法およびカメラ |
| US8350939B2 (en) | 2008-10-01 | 2013-01-08 | Micron Technology, Inc. | Vertical 4-way shared pixel in a single column with internal reset and no row select |
| JP5659759B2 (ja) | 2010-12-10 | 2015-01-28 | セイコーエプソン株式会社 | 固体撮像装置 |
| TWI452520B (zh) * | 2011-12-27 | 2014-09-11 | Ind Tech Res Inst | 感測裝置及其驅動方法 |
| JP6019714B2 (ja) * | 2012-04-27 | 2016-11-02 | ソニー株式会社 | 信号処理装置および方法、撮像装置、並びに、固体撮像素子 |
| JP5813047B2 (ja) * | 2013-04-26 | 2015-11-17 | キヤノン株式会社 | 撮像装置、および、撮像システム。 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE34309E (en) * | 1984-12-26 | 1993-07-13 | Canon Kabushiki Kaisha | Image sensor device having plural photoelectric converting elements |
| JP2708455B2 (ja) | 1988-03-25 | 1998-02-04 | 株式会社日立製作所 | 固体撮像装置 |
| US5288988A (en) * | 1990-08-07 | 1994-02-22 | Canon Kabushiki Kaisha | Photoconversion device having reset control circuitry |
| EP0653881B1 (en) * | 1993-11-17 | 2001-08-16 | Canon Kabushiki Kaisha | Solid-state image pickup device |
| JP3031606B2 (ja) | 1995-08-02 | 2000-04-10 | キヤノン株式会社 | 固体撮像装置と画像撮像装置 |
| EP0757475B1 (en) * | 1995-08-02 | 2004-01-21 | Canon Kabushiki Kaisha | Solid-state image sensing device with common output line |
| JP3579194B2 (ja) | 1996-09-17 | 2004-10-20 | 株式会社東芝 | 固体撮像装置の駆動方法 |
| KR19990084630A (ko) * | 1998-05-08 | 1999-12-06 | 김영환 | 씨모스 이미지 센서 및 그 구동 방법 |
| JP2000224482A (ja) | 1999-01-28 | 2000-08-11 | Ind Technol Res Inst | 共用読出し構造を有するアクティブイメージセンサ |
-
2000
- 2000-08-25 JP JP2000256356A patent/JP3585219B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-24 US US09/935,589 patent/US7116367B2/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391453B2 (en) | 2002-09-02 | 2008-06-24 | Fujitsu Limited | Solid-state image sensor and image reading method |
| US8106431B2 (en) | 2003-02-13 | 2012-01-31 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| US8084796B2 (en) | 2003-02-13 | 2011-12-27 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| US7436010B2 (en) | 2003-02-13 | 2008-10-14 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging apparatus, method for driving the same and camera using the same |
| US8378401B2 (en) | 2003-02-13 | 2013-02-19 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| US7468750B2 (en) | 2003-04-18 | 2008-12-23 | Sony Corporation | Solid state imaging device having transition time relationship for drive signals |
| US8431879B2 (en) | 2003-04-18 | 2013-04-30 | Sony Corporation | Solid-state imaging device and drive control method for the same |
| US9521343B2 (en) | 2003-04-18 | 2016-12-13 | Sony Corporation | Solid state imaging device having bias line providing fixing potential |
| US9860471B2 (en) | 2003-04-18 | 2018-01-02 | Sony Corporation | Solid-state imaging device |
| JP2006222427A (ja) * | 2005-02-07 | 2006-08-24 | Samsung Electronics Co Ltd | 共有構造相補性金属酸化膜半導体センサアレイのレイアウト |
| JP2008546199A (ja) * | 2005-06-01 | 2008-12-18 | イーストマン コダック カンパニー | 対称配置された電界効果トランジスタを有する画素 |
| JP2008167478A (ja) * | 2008-03-10 | 2008-07-17 | Sony Corp | 固体撮像装置 |
| JP2010161200A (ja) * | 2009-01-08 | 2010-07-22 | Sony Corp | 固体撮像素子 |
| US8704934B2 (en) | 2009-01-08 | 2014-04-22 | Sony Corporation | Solid-state imaging device having pixels arranged in a honeycomb structure |
| JP2011015158A (ja) * | 2009-07-01 | 2011-01-20 | Toshiba Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7116367B2 (en) | 2006-10-03 |
| JP3585219B2 (ja) | 2004-11-04 |
| US20020024068A1 (en) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3585219B2 (ja) | 固体撮像装置および撮像システム | |
| US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| JP3658278B2 (ja) | 固体撮像装置およびそれを用いた固体撮像システム | |
| EP1416721B1 (en) | Image pickup apparatus | |
| JP4194544B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| JP4251811B2 (ja) | 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたｃｍｏｓイメージセンサ | |
| US6903771B2 (en) | Image pickup apparatus | |
| JP4558216B2 (ja) | Ｃｍｏｓイメージセンサーのアクティブピクセル回路 | |
| JPH04290081A (ja) | 固体撮像装置 | |
| US6791613B2 (en) | Signal processing apparatus | |
| JP4243688B2 (ja) | 増幅型固体撮像装置 | |
| JP2001339643A (ja) | 固体撮像装置用黒レベル発生回路及び固体撮像装置 | |
| JP4557469B2 (ja) | 光電変換装置、及び固体撮像システム | |
| JP3890207B2 (ja) | 撮像装置および撮像システム | |
| JP4761491B2 (ja) | 固体撮像装置及びそれを用いた撮像システム | |
| JP2003017677A (ja) | 撮像装置 | |
| JPH10257389A (ja) | 増幅型固体撮像装置及びその動作方法 | |
| JP5106596B2 (ja) | 撮像装置 | |
| JP2000022118A (ja) | 撮像装置 | |
| JP4336508B2 (ja) | 撮像装置 | |
| JP3836911B2 (ja) | 固体撮像装置 | |
| JP4708583B2 (ja) | 撮像装置 | |
| JP2004104116A (ja) | 撮像装置 | |
| JP2007214791A (ja) | 撮像素子、撮像装置、及び撮像素子の駆動方法 | |
| JP2002247456A (ja) | 走査回路とそれを用いた撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040729 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |