JP2019041200A - 固体撮像装置および固体撮像装置の撮像方法、撮像装置、並びに、電子機器 - Google Patents

Abstract

【課題】画素信号の読み出しモードとしてSF（ソースフォロワ）モードと差動モードとが切り替えられる構成においても、差動モードにおける画素読出を高速化する。
【解決手段】差動対となる第１の画素と第２の画素との画素信号を読み出す際、第１の画素のD相のデータと、第２の画素信号のP相のデータとを、同一の参照信号のスロープで同時にAD変換する。本開示は、撮像装置に適応することができる。
【選択図】図７

Description

本開示は、固体撮像装置および固体撮像装置の撮像方法、撮像装置、並びに、電子機器に関し、特に、差動モードとソースフォロワモードとで使い分けることが可能な構成であって、差動モードにおける画素信号の読み出しの高速化を実現できるようにした固体撮像装置および固体撮像装置の撮像方法、撮像装置、並びに、電子機器に関する。

従来、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサでは、光電子をFD（Floating Diffusion）領域（フローティングディフュージョン領域）で電荷電圧変換し、画素内の増幅トランジスタでソースフォロワ（以下、SF（Source Follower）とも称する）回路を構成してFD領域から画素の信号を読み出していた。このようにして画素から読み出された信号はAD（Analog Digital）変換器等を有するカラム回路で処理される。

カラム回路における入力換算ノイズを低減させるには、画素部で信号増幅をすることが効果的である。そこで、画素内のトランジスタ数を増やさずに差動増幅器を構成する読み出し技術が提案されている（例えば、特許文献１および特許文献２参照）。

このように差動増幅器を構成して画素内で信号増幅を行い、増幅後の信号を読み出す読み出し回路では、受光した光を電気信号に変換して読み出す際に高い変換効率を得ることができ、読み出された画素の信号から低ノイズで高画質な画像を得ることができる。

特開２００８−２７１２８０号公報 特開２００３−２５９２１８号公報

ところで、従来のSF回路からなる画素増幅回路（画素アンプリファイア：以降においては、単に、画素アンプとも称する）は、フローティングディフュージョン容量の逆数で変換効率が決まってしまうが、差動増幅型画素アンプは、ゲインが大きく変換効率を大幅にアップする事が可能である。

ところが、出力電圧の振幅幅（ダイナミックレンジ）が狭いという特徴があるため、極暗所撮影等の特殊用途以外では、暗時は差動モード、明時はソースフォロワモードと、周辺回路部に設けたスイッチ（以降においてはSWとも称する）を切り替えて使う事が望ましい。

しかしながら、SFモードのみの画素に対して、差動モードとソースフォロワ（SF）モードとを切り替え可能な構成の画素とするためには、画素内縦配線の追加と、カラム読出回路部へのカレントミラー回路の追加、および切替スイッチ回路の追加が必要になる。

一方、従来画素では、垂直信号線となる画素内縦配線を増やして、同時に複数行の画素をSF読出しで読みだす高速読出しが知られている。

これに対し、従来の差動モードとソースフォロワ（SF）モードとを切り替え可能な構成の画素の場合、従来SFモードのみの画素が並列読出しで2行/1水平クロックに高速化したときと同じ縦配線数が必要となるにも関わらず、SFモードの読出し速度は1行/1水平クロック、差動モードの読出し速度は0.5行/1水平クロックとなってしまう。

本開示は、このような状況に鑑みてなされたものであり、特に、差動モードとソースフォロワ（SF）モードとを切り替え可能な構成の画素であっても、差動モードにおいて高速な画素読み出しを実現するものである。

本開示の一側面の固体撮像素子は、入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、前記アナログデジタル変換部は、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する固体撮像素子である。

前記差動回路を形成する第１の画素の入力部と、前記差動回路の出力をショートして第２の画素の入力部にリセット電圧を供給して、前記第１の画素および前記第２の画素の入力電荷を排出するリセット部をさらに含ませるようにすることができる。

前記アナログデジタル変換部には、参照信号を所定のレートで変化させて生成する参照信号生成部と、前記参照信号と、前記差動回路の出力とを比較する比較部と、前記参照信号が生成されてからの経過時間をカウントし、前記比較部の比較結果に基づいて、カウントを停止してカウントコードとして保持するカウンタとを含ませるようにすることができ、前記カウンタに保持されるカウントコードと、前記所定のレートとに基づいて、前記差動回路の出力をアナログデジタル変換し、前記参照信号生成部により、同一のタイミングで生成される前記参照信号で、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態のそれぞれの前記差動回路の出力とを同時に比較したときの比較結果に応じた、前記カウンタのカウントコードに基づいて、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換させるようにすることができる。

前記比較部および前記カウンタには、前記第１の画素、および前記第２の画素について、それぞれ設けられており、前記比較部には、入力端子と出力端子とをショートしてリセットレベルをオフセットするオートゼロ動作を実施するオートゼロスイッチを含ませるようにすることができ、前記第１の画素の比較部には、前記第１の画素、および前記第２の画素が、前記リセット部によりリセットされたとき、前記オートゼロスイッチによりオートゼロ動作が実施され、前記参照信号生成部は、前記参照信号に前記オフセットに対応する第１のオフセットを掛けるようにさせることができる。

前記参照信号生成部には、前記参照信号に前記第１のオフセットを掛けた後、前記参照信号を基準電圧に戻して、前記参照信号を所定のレートで生成させ、前記第１の画素のカウンタにはカウントコードのカウントを開始させ、前記第１の画素の比較部には、前記第１の画素のリセット状態の前記差動回路の出力と、前記参照信号とを比較させ、比較結果が反転するとき、前記カウンタは、カウントコードのカウントを停止させ、前記カウントコードを、前記第１の画素のリセット状態における前記差動回路の出力として保持させるようにすることができる。

前記第１の画素のカウンタにおいて、前記第１の画素のリセット状態におけるカウントコードが保持された後、前記第２の画素の比較部には、前記オートゼロスイッチによりオートゼロ動作が実施されるようにし、前記参照信号生成部には、前記参照信号に第２のオフセットを掛けるようにさせることができる。

前記参照信号生成部には、前記参照信号に第２のオフセットを掛けた後、前記基準電圧に戻して、前記参照信号を前記所定のレートで生成させ、前記第１の画素のカウンタには、カウントコードをビット反転させた後、カウントを開始させ、前記第１の画素の比較部には、前記第１の画素の電荷を転送した状態の前記差動回路の出力と、前記参照信号とを比較させ、比較結果が反転するとき、前記第１の画素のカウンタには、カウントコードのカウントを停止し、前記カウントコードを、前記第１の画素のリセット状態と、前記第１の画素の電荷を転送した状態との差分となるアナログデジタル変換結果として保持させ、前記第２の画素のカウンタはカウントコードのカウントを開始させ、前記第２の画素の比較部には、前記第２の画素のリセット状態の前記差動回路の出力と、前記参照信号とを比較させ、比較結果が反転するとき、前記第２の画素のカウンタは、カウントコードのカウントを停止させ、前記カウントコードを、前記第２の画素のリセット状態として保持させるようにすることができる。

前記第２の画素のカウンタが、前記第２の画素のリセット状態の前記差動回路の出力のカウントコードを保持し、かつ、前記第２の画素の電荷を転送した状態になった後、前記参照信号生成部には、前記参照信号を、前記基準電圧にして、前記参照信号を前記所定のレートで発生させ、前記第２の画素のカウンタはカウントコードをビット反転した後、カウントを開始させ、前記第２の画素の比較部には、前記第２の画素の電荷を転送した状態の前記差動回路の出力と、前記参照信号とを比較させ、比較結果が反転するとき、前記第２の画素のカウンタは、カウントコードのカウントを停止させ、前記カウントコードを、前記第２の画素のリセット状態と、前記第２の画素の電荷を転送した状態との差分となるアナログデジタル変換結果として保持させるようにすることができる。

前記第１の画素の電荷の転送に伴う画素信号を増幅する第１の増幅トランジスタと、前記第２の画素の電荷の転送に伴う画素信号を増幅する第２の増幅トランジスタとの接続を切り替えるスイッチをさらに含ませるようにすることができ、前記スイッチには、接続を切り替えることにより、前記第１の増幅トランジスタと、前記第２の増幅トランジスタとにより、前記第１の画素と、前記第２の画素とのそれぞれの画素信号を出力するソースフォロワ回路を形成させるようにすることができる。

本開示の一側面の撮像装置は、入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、前記アナログデジタル変換部は、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する撮像装置である。

本開示の一側面の電子機器は、入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、前記アナログデジタル変換部は、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する電子機器である。

本開示の一側面においては、入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力が、同時にアナログデジタル変換される。

本開示の一側面によれば、差動モードとソースフォロワ（SF）モードとを切り替え可能な構成の画素であっても、差動モードにおいて高速な画素読み出しを実現することが可能となる。

本開示の固体撮像素子の第１の実施の形態の構成例を説明する図である。 図１の固体撮像素子における単位画素の構成を説明する図である。 図１の画素アレイ部、カラム読出回路部、およびカラム信号処理部における差動モードの構成例を説明する図である。 図３の等価回路を説明する回路図である。 図１の画素アレイ部、カラム読出回路部、およびカラム信号処理部におけるソースフォロワモードの構成例を説明する図である。 図５の等価回路を説明する回路図である。 図１の固体撮像素子が差動モードであるときの動作を説明するタイミングチャートである。 図１の固体撮像素子がソースフォロワモードであるときの動作を説明するタイミングチャートである。 本開示の固体撮像素子の第２の実施の形態の構成例を説明する図である。 図９の画素アレイ部、カラム読出回路部、およびカラム信号処理部における差動モードの構成例を説明する図である。 図９の画素アレイ部、カラム読出回路部、およびカラム信号処理部におけるソースフォロワモードの構成例を説明する図である。 図９の固体撮像素子が差動モードであるときの動作を説明するタイミングチャートである。 図９の固体撮像素子がソースフォロワモードであるときの動作を説明するタイミングチャートである。 裏面照射型固体撮像素子および表面照射型固体撮像素子の構成例を説明する図である。 裏面照射型固体撮像素子への適用例を示す図である。 本開示の撮像装置の構成を適用した電子機器としての撮像装置の構成例を示すブロック図である。 本開示の技術を適用した撮像装置の使用例を説明する図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

また、以下の順序で説明を行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．電子機器への適用例
６．撮像素子の使用例
７．移動体への応用例

＜＜１．第１の実施の形態＞＞
本開示の固体撮像素子においては、ソースフォロワ（SF）モードと、差動モードとを切り替え可能な構成（以降においては、単に、SF/差動モード切替画素とも称する）においても、差動モードにおける画素読み出しの高速化を可能とするものである。

図１は、本開示の技術を適用した固体撮像素子の第１の実施の形態の構成例を示す図である。

図１に示す固体撮像素子１１は、例えばCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子からなり、システム制御部３１、垂直駆動部３２、画素アレイ部３３、カラム読出回路部３４、カラム信号処理部３５、水平駆動部３６、信号処理部３７、およびデータ格納部３８を備えている。

図１の固体撮像素子１１では、例えばシステム制御部３１乃至データ格納部３８は、１つの半導体基板上に形成されているが、これらのうちの一部が他の半導体基板上などに形成されるようにしてもよい。

システム制御部３１は、各種のタイミング信号を生成するタイミングジェネレータ等により構成され、タイミングジェネレータで生成された各種のタイミング信号に基づいて垂直駆動部３２、カラム読出回路部３４、カラム信号処理部３５、および水平駆動部３６の駆動を制御する。

垂直駆動部３２は、例えば、シフトレジスタやアドレスデコーダなどにより構成され、画素アレイ部３３の各画素を、全画素同時または行単位等で駆動する画素駆動部である。

なお、垂直駆動部３２の具体的な構成については図示を省略するが、垂直駆動部３２は読み出し走査系と、掃き出し走査系、または一括掃き出し系および一括転送のための回路とを有する構成となっている。

垂直駆動部３２は、システム制御部３１によって制御され、単位画素５１から画素信号を読み出すために、画素アレイ部３３の単位画素５１を行単位で順に選択走査する。

行駆動、すなわちローリングシャッタ動作の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。

また、グローバル露光、すなわちグローバルシャッタ動作の場合、一括転送よりもシャッタスピードの時間分だけ先行して一括掃き出しが行なわれる。この掃き出しにより、読み出し行の単位画素５１の光電変換素子から不要な電荷が掃き出される（リセットされる）。

そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、直前まで光電変換素子に蓄積されていた不要な光電荷を排出して、新たに露光を開始する（光電荷の蓄積を開始する）動作のことをいう。

読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に単位画素５１に入射した光の光量に対応するものである。

さらに、行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素５１における光電荷の蓄積時間（露光時間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの時間が蓄積時間（露光時間）となる。

また、ここでは、垂直駆動部３２と、単位画素５１からなる画素行とは、各種の信号線により接続されている。

すなわち、例えば単位画素５１からなる画素行には、その画素行の単位画素５１を選択状態とするための信号線ＳＥＬ（図２）と、単位画素５１をリセットするための信号線ＲＳＴ（図２）と、単位画素５１内で電荷を転送するための信号線ＴＲＧ（図２）とが接続されている。

同様に、他の画素行にも信号線ＳＥＬ（図２）、信号線ＲＳＴ（図２）、および信号線ＴＲＧ（図２）に対応する信号線が接続されている。例えばｎ行目の単位画素５１からなる画素行には、ｎ行目の画素行の単位画素５１を選択状態とするための信号線ＳＥＬ（図２）と、単位画素５１をリセットするための信号線ＲＳＴ（図２）と、単位画素５１内で電荷を転送するための信号線ＴＲＧ（図２）とが接続されている。

これらの信号線ＳＥＬ（図２），ＲＳＴ（図２），ＴＲＧ（図２）は、単位画素５１の画素行ごとに設けられている。

画素アレイ部３３には、行列状に複数の画素が配置されており、主に被写体から入射した光を受光して光電変換し、目的とする画素信号を得るための単位画素５１が配置されている。

このように画素アレイ部３３の有効画素領域には、行列状に、つまりアレイ状に複数の単位画素５１が２次元配置されている。

各単位画素５１は、被写体から入射した光を光電変換することで、入射光量に応じた電荷量の光電荷を生成して内部に蓄積し、その光電荷に応じた信号を出力可能な光電変換素子を有する有効単位画素である。特に、この例では、単位画素５１は、外部から入射した光の光量に応じた画素信号の読み出し対象となる読み出し画素とされる。単位画素５１には、例えば光電変換素子としてフォトダイオードが設けられている。

尚、画素アレイ部３３には、有効単位画素の他に、光電変換を行うフォトダイオードを持たない構造のダミー単位画素、および受光面を遮光して外部からの光入射を遮断している事以外は有効画素と等価な遮光単位画素が、行列状に２次元配置されている領域を含む場合がある。

また、以下では、適宜、単位画素を単に画素とも称し、単位画素に入射した光の入射光量に応じた電荷量の光電荷を、適宜、電荷とも称することとする。

カラム読出回路部３４は、少なくとも画素アレイ部３３内の選択された画素行に対して、画素列ごとに定電流を供給する回路（定電流源）７１、高ゲインアンプを構成するカレントミラー回路７２、および、これらを切り替える読出しモード切替スイッチＳＷ１乃至ＳＷ９（図３）から成り、画素アレイ部３３内の選択画素内のトランジスタと共に増幅器を構成し、光電荷信号を電圧信号に変換して垂直画素配線に出力する。

カラム読出回路部３４は、画素アレイ部３３の選択画素内のトランジスタとともに差動増幅回路を構成し、差動増幅回路が光電荷の信号を電圧信号に変換して垂直信号線に出力する。

カラム信号処理部３５は、例えば、比較器９１、カウンタ９２、および参照信号生成部９３等からなるシングルスロープ型のカラムAD変換器であり、システム制御部３１の制御に応じて、単位画素５１から読み出した信号をAD変換し、得られた画素信号を信号処理部３７に供給する。また、カラム信号処理部３５は、ノイズ除去処理として、例えばCDS（Correlated Double Sampling;相関二重サンプリング）処理を実行し、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズを除去する。

水平駆動部３６は、シフトレジスタやアドレスデコーダなどにより構成され、カラム信号処理部３５の画素列に対応する単位回路を順番に選択する水平駆動部である。この水平駆動部３６による選択走査により、カラム信号処理部３５で信号処理された画素信号が順番に信号処理部３７に出力される。

信号処理部３７は、カラム信号処理部３５から供給された画素信号に対して加算処理等の種々の信号処理を行う。

データ格納部３８は、信号処理部３７での信号処理にあたって、その処理に必要なデータを一時的に格納する。

尚、信号処理部３７およびデータ格納部３８は、固体撮像素子１１とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)や、他の演算装置によりソフトウェアで処理される構成としてもよいし、固体撮像素子１１と同じ基板上に搭載してもよい。

＜単位画素の基本構成と機能例＞
次に、図２を参照して、単位画素５１の基本的な構成と機能例について説明する。

図２に示す単位画素５１は、フォトダイオードＰＤ（Photodiode）、転送トランジスタＴｒｇ−Ｔｒ、リセットトランジスタＲｓｔ−Ｔｒ、増幅トランジスタＡｍｐ−Ｔｒ、選択トランジスタＳｅｌ−Ｔｒ、および浮遊拡散領域ＦＤ（以降において、単にＦＤとも称する）を有している。

ここでは、転送トランジスタＴｒｇ−Ｔｒ、リセットトランジスタＲｓｔ−Ｔｒ、増幅トランジスタＡｍｐ−Ｔｒ、および選択トランジスタＳｅｌ−Ｔｒは、ｎＭＯＳトランジスタとなっている。

フォトダイオードＰＤは、外部から入射した光を光電変換することで、入射した光の光量に応じた電荷を生成する光電変換素子である。

転送トランジスタＴｒｇ−Ｔｒは、フォトダイオードＰＤとＦＤの間に設けられており、フォトダイオードＰＤにおける光電変換により得られ、フォトダイオードＰＤに蓄積された電荷を、ＦＤへと転送する。

ここでは、転送トランジスタＴｒｇ−Ｔｒのゲートには信号線ＴＲＧが接続されており、転送トランジスタＴｒｇ−Ｔｒは、信号線ＴＲＧを介して垂直駆動部３２から供給された信号パルスである駆動信号TRG_Sに応じて駆動する。

具体的には、転送トランジスタＴｒｇ−Ｔｒは、駆動信号TRG_Sによりオンにされると、つまり駆動信号TRG_Sがより高い電圧レベルであるハイレベルとされると、フォトダイオードＰＤに蓄積された電荷をＦＤへと転送する。

リセットトランジスタＲｓｔ−Ｔｒは、所定の電源とＦＤの間に設けられており、リセットトランジスタＲｓｔ−Ｔｒのゲートには信号線ＲＳＴが接続されている。特に、ここではリセットトランジスタＲｓｔ−Ｔｒのドレインが信号線ＶＲＤを介して所定の電源と接続されている。なお、リセットトランジスタＲｓｔ−Ｔｒのソースが信号線ＶＲＤに接続されるようにしてもよい。

リセットトランジスタＲｓｔ−Ｔｒは、信号線ＲＳＴを介して垂直駆動部３２から供給された信号パルスである駆動信号RST_Sに応じて駆動する。

具体的には、リセットトランジスタＲｓｔ−Ｔｒは、単位画素５１からの信号読み出しの前後などにおいて、駆動信号RST_Sによりオンにされると、つまり駆動信号RST_Sがより高い電圧レベルであるハイレベルとされるとリセット動作を行う。すなわち、リセットトランジスタＲｓｔ−Ｔｒは、ＦＤやフォトダイオードＰＤに蓄積されている電荷を、信号線ＶＲＤを介して所定の電源に排出することで、ＦＤやフォトダイオードＰＤをリセットする。

増幅トランジスタＡｍｐ−Ｔｒのドレインは選択トランジスタＳｅｌ−Ｔｒのソースに接続されており、増幅トランジスタＡｍｐ−Ｔｒのソースは信号線ＶＰＸに接続されている。なお、増幅トランジスタＡｍｐ−Ｔｒのドレインが信号線ＶＰＸに接続されるようにしてもよい。

また、増幅トランジスタＡｍｐ−Ｔｒのゲートは、ＦＤに接続されている。増幅トランジスタＡｍｐ−Ｔｒは、自身のゲートに接続されたＦＤの電位変動を入力信号とする増幅器として機能し、増幅トランジスタＡｍｐ−Ｔｒから出力される出力電圧信号は、選択トランジスタＳｅｌ−Ｔｒを介して垂直信号線ＶＳＬに出力される。

このようにして増幅トランジスタＡｍｐ−Ｔｒから出力された出力電圧信号は、選択トランジスタＳｅｌ−Ｔｒおよび垂直信号線ＶＳＬを介してカラム読出回路部３４に出力される。

また、増幅トランジスタＡｍｐ−Ｔｒに接続される信号線ＶＰＸは、１つの単位画素５１から構成される差動増幅回路において、単位画素５１からの信号の読み出し時にテール電流源Ｍｎ[2j]，Ｍｎ[2j-1]（図３参照）が接続される差動対の同相ノードである。

選択トランジスタＳｅｌ−Ｔｒのドレインは、垂直信号線ＶＳＬに接続されており、選択トランジスタＳｅｌ−Ｔｒのソースは増幅トランジスタＡｍｐ−Ｔｒのドレインに接続されている。なお、選択トランジスタＳｅｌ−Ｔｒのソースが垂直信号線ＶＳＬに接続されるようにしてもよい。

また、選択トランジスタＳｅｌ−Ｔｒは、信号線ＳＥＬを介して垂直駆動部３２から供給された信号パルスである駆動信号SEL_Sに応じて駆動する。

具体的には、選択トランジスタＳｅｌ−Ｔｒは、単位画素５１からの信号読み出し時において、駆動信号SEL_Sによりオンにされると、つまり駆動信号SEL_Sがより高い電圧レベルであるハイレベルとされると、垂直信号線ＶＳＬと増幅トランジスタＡｍｐ−Ｔｒとを電気的に接続し、自身が設けられた単位画素５１を選択状態とする。単位画素５１が選択状態とされると、増幅トランジスタＡｍｐ−Ｔｒから出力された出力電圧信号が、選択トランジスタＳｅｌ−Ｔｒを介して垂直信号線ＶＳＬに出力されるようになる。

以上のような構成の単位画素５１では、フォトダイオードＰＤおよびＦＤに溜まった電荷を排出するリセットトランジスタＲｓｔ−Ｔｒは、垂直駆動部３２から信号線ＲＳＴを介して供給される駆動信号RST_Sに従って、ＦＤに蓄積されている電荷の排出をオン、オフする。

例えばハイレベルの駆動信号RST_Sが供給されると、リセットトランジスタＲｓｔ−Ｔｒは、ＦＤに蓄積されている電荷を、信号線ＶＲＤを介して排出する。つまり、ＦＤのリセットが行われる。

これに対して、例えばハイレベルよりも低い電圧レベルであるローレベルの駆動信号RST_Sが供給されると、リセットトランジスタＲｓｔ−Ｔｒは、ＦＤと信号線ＶＲＤとを電気的に切り離す。これによりＦＤは浮遊状態となる。

一方、フォトダイオードＰＤは、外部からの入射光を光電変換し、入射光の光量に応じた電荷を生成して蓄積する。

転送トランジスタＴｒｇ−Ｔｒは、垂直駆動部３２から供給される駆動信号TRG_Sに従って、フォトダイオードＰＤからＦＤへの電荷の転送をオン、オフする。

例えば転送トランジスタＴｒｇ−Ｔｒは、ハイレベルの駆動信号TRG_Sが供給されると、フォトダイオードＰＤに蓄積されている電荷をＦＤへと転送し、ローレベルの駆動信号TRG_Sが供給されると、ＦＤへの電荷の転送を停止する。

なお、転送トランジスタＴｒｇ−ＴｒがＦＤへの電荷の転送を停止している間、光電変換により得られた電荷がフォトダイオードＰＤに蓄積される。

浮遊拡散領域であるＦＤは、フォトダイオードＰＤから転送トランジスタＴｒｇ−Ｔｒを介して転送されてくる電荷を蓄積する機能を持つ。

リセットトランジスタＲｓｔ−ＴｒがオフされてＦＤが浮遊状態となっているときには、ＦＤに蓄積された電荷の電荷量に応じて、ＦＤの電位が変調される。

選択トランジスタＳｅｌ−Ｔｒは、垂直駆動部３２から供給される駆動信号SEL_Sに従って、増幅トランジスタＡｍｐ−Ｔｒからの出力電圧信号の垂直信号線ＶＳＬへの出力をオン、オフする。

例えば、選択トランジスタＳｅｌ−Ｔｒは、ハイレベルの駆動信号SEL_Sが供給されると、出力電圧信号を垂直信号線ＶＳＬに出力し、ローレベルの駆動信号SEL_Sが供給されると、出力電圧信号の垂直信号線ＶＳＬへの出力を停止する。

これにより、複数の単位画素５１が接続された垂直信号線ＶＳＬにおいて、選択状態となっている単位画素５１から出力される出力電圧信号のみを取り出す（読み出す）ことが可能となる。

なお、単位画素５１の画素構成は、図２に示した構成に限らず、メモリ搭載のグローバルシャッタ動作可能な画素構成や、フローティングディフュージョン共有型の画素構成など、どのような画素構成とされてもよい。すなわち、本技術は様々な画素構成に適用可能である。

＜基本画素読出ユニットの差動モードにおける構成例＞
次に、図３を参照して、図１の固体撮像素子における、基本画素読出ユニットの差動モードの構成例について説明する。ここで、基本画素読出ユニットとは、差動対を形成する同一行近傍列の単位画素ペアと2行並列読出しを行う近傍行の単位画素ペアであり、基本画素読出ユニットがさらに行列状に２次元配置され画素アレイ部３３が形成されている。また、基本画素読出ユニットは、後述するスイッチＳＷ１乃至ＳＷ１１の動作に応じて、単位画素ペアを個別に読み出すこともできる。以降においては、単位画素ペアで２行並列読出しを行うモードを差動モードと称し、単位画素ペアで個別に読出しを行うモードをソースフォロワ（SF）モードと称する。

尚、図３においては、スイッチＳＷ１乃至ＳＷ１１が、差動モード時の接続状態として示されている。

これらのカラム読出回路部３４およびカラム信号処理部３５は、例えば図３に示すように構成される。なお、図３において図１や図２における構成と同一の機能を備えた構成について同一の符号を付してあり、その説明は適宜省略する。また、図３では、画素アレイ部３３における[2j-1]列目と[2j]列目の所定の列における単位画素５１のペアの例が示されており、ペアとなる単位画素５１を、単位画素５１[2j-1]、および単位画素５１[2j]と称するものとし、その他の構成も同様に称するものとする。

図３に示す例では、単位画素５１[2j-1]と単位画素５１[2j]とが差動対とされて、それらの単位画素５１[2j-1]、および単位画素５１[2j]と、カラム読出回路部３４とによって差動型増幅器である差動増幅回路が形成されている。

特に、ここでは単位画素５１[2j-1]が差動対の参照側、つまり正の入力側とされており、単位画素５１[2j]が差動対の信号読み出し側、つまり負の入力側とされている。

すなわち、単位画素５１[2j-1]は、フォトダイオードＰＤ[2j-1]、転送トランジスタＴｒｇ−Ｔｒ[2j-1]、リセットトランジスタＲｓｔ−Ｔｒ[2j-1]、増幅トランジスタＡｍｐ−Ｔｒ[2j-1]、選択トランジスタＳｅｌ−Ｔｒ[2j-1]、および浮遊拡散領域ＦＤ[2j-1]を有している。

これらのフォトダイオードＰＤ[2j-1]、転送トランジスタＴｒｇ−Ｔｒ[2j-1]、リセットトランジスタＲｓｔ−Ｔｒ[2j-1]、増幅トランジスタＡｍｐ−Ｔｒ[2j-1]、選択トランジスタＳｅｌ−Ｔｒ[2j-1]、および浮遊拡散領域ＦＤ[2j-1]は、単位画素５１[2j]のフォトダイオードＰＤ[2j]、転送トランジスタＴｒｇ−Ｔｒ[2j]、リセットトランジスタＲｓｔ−Ｔｒ[2j-1]、増幅トランジスタＡｍｐ−Ｔｒ[2j]、選択トランジスタＳｅｌ−Ｔｒ[2j]、および浮遊拡散領域ＦＤ[2j]に対応し、同様の接続関係で配置されている。

選択トランジスタＳｅｌ−Ｔｒ[2j-1]のゲートは信号線ＳＥＬ２[n]に接続されており、選択トランジスタＳｅｌ−Ｔｒ[2j-1]は、信号線ＳＥＬ２[n]を介して垂直駆動部３２から供給された駆動信号SEL2[n]に応じて駆動する。

同様に、リセットトランジスタＲｓｔ−Ｔｒ[2j-1]のゲートは信号線ＲＳＴ２[n]に接続されており、リセットトランジスタＲｓｔ−Ｔｒ[2j-1]は、信号線ＲＳＴ２[n]を介して垂直駆動部３２から供給された駆動信号RST2[n]に応じて駆動する。

転送トランジスタＴｒｇ−Ｔｒ[2j-1]のゲートは信号線ＴＲＧ[2]に接続されており、転送トランジスタＴｒｇ−Ｔｒ[2j-1]は、信号線ＴＲＧ[2]を介して垂直駆動部３２から供給された駆動信号TRG2[n]に応じて駆動する。

さらに単位画素５１[2j-1]では、増幅トランジスタＡｍｐ−Ｔｒ[2j-1]のソースが信号線ＶＰＸ[2j-1]に接続されており、選択トランジスタＳｅｌ−Ｔｒ[2j-1]のドレインが、垂直信号線ＶＳＬ[2j-1]に接続されている。また、リセットトランジスタＲｓｔ−Ｔｒ[2j-1]のドレインが信号線ＶＲＤ[2j-1]に接続されている。

なお、増幅トランジスタＡｍｐ−Ｔｒ[2j-1]のドレインが信号線ＶＰＸ[2j-1]に接続され、選択トランジスタＳｅｌ−Ｔｒ[2j-1]のソースが垂直信号線ＶＳＬに接続され、リセットトランジスタＲｓｔ−Ｔｒ[2j-1]のソースが信号線ＶＲＤ[2j-1]に接続されるようにしてもよい。

また、カラム読出回路部３４は、差動対のテール電流源Ｍｎ[2j-1]，Ｍｎ[2j]、差動対の出力負荷となる負荷トランジスタＭｐ−Ｔｒ[2j]、および負荷トランジスタＭｐ−Ｔｒ[2j]に所定の電流をコピーするカレントミラー回路７２の参照先となる負荷トランジスタＭｐ−Ｔｒ[2j-1]を有している。差動対のテール電流源Ｍｎ[2j-1]，Ｍｎ[2j]が、定電流源７１を構成する。

ここで、負荷トランジスタＭｐ−Ｔｒ[2j]および負荷トランジスタＭｐ−Ｔｒ[2j-1]は、ｐＭＯＳトランジスタからなり、負荷トランジスタＭｐ−Ｔｒ[2j]および負荷トランジスタＭｐ−Ｔｒ[2j-1]によってカレントミラー回路７２が構成されている。

さらに、カラム読出回路部３４は、差動モードとSFモードとを切り替えるスイッチＳＷ１乃至ＳＷ９を備えている。スイッチＳＷ１，ＳＷ２は、差動モードにおいてオンにされ、SFモードにおいて、オフにされる。また、スイッチＳＷ３は、差動モードにおいてオフとされ、SFモードにおいてオンにされる。スイッチＳＷ４，ＳＷ５は、差動モードにおいてオンにされ、SFモードにおいてオフにされる。スイッチＳＷ６，ＳＷ７は、差動モードにおいてはオフにされ、SFモードにおいてオンにされる。

すなわち、差動モードの場合、図３で示されるように、スイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５，ＳＷ９がオンにされ、スイッチＳＷ３、ＳＷ６，ＳＷ７，ＳＷ８がオフにされる。

図３の例では、信号線ＶＲＤ[2j-1]は、単位画素５１[2j-1]のFD[2j-1]に蓄積された電荷を排出するための信号線となっている。

テール電流源Ｍｎ[2j-1]，Ｍｎ[2j]は、差動対である単位画素５１[2j-1]および単位画素５１[2j]に対して一定の電流を流す。

ここでは、電流源Ｍｎ[2j-1]，Ｍｎ[2j]のスイッチＳＷ４，ＳＷ５は、画素内配線としての信号線ＶＰＸ[2j-1]，ＶＰＸ[2j]により、単位画素５１[2j-1]の増幅トランジスタＡｍｐ−Ｔｒ[2j-1]のソース、および単位画素５１[2j]の増幅トランジスタＡｍｐ−Ｔｒ[2j]のソースと電気的に接続されている。

負荷トランジスタＭｐ−Ｔｒ[2j]のドレインは、画素内配線である垂直信号線ＶＳＬ[2j]を介して単位画素５１[2j]の選択トランジスタＳｅｌ−Ｔｒ[2j]のドレインと電気的に接続されており、負荷トランジスタＭｐ−Ｔｒ[2j]のソースは所定の電圧VDDの電源に接続されている。

また、負荷トランジスタＭｐ−Ｔｒ[2j-1]のドレインは、画素内配線である垂直信号線ＶＳＬ[2j-1]を介して単位画素[2j-1]の選択トランジスタＳｅｌ−Ｔｒ[2j-1]のドレインと電気的に接続されており、負荷トランジスタＭｐ−Ｔｒ[2j-1]のソースは所定の電圧VDDの電源に接続されている。

さらに、負荷トランジスタＭｐ−Ｔｒ[2j-1]のゲートは、負荷トランジスタＭｐ−Ｔｒ[2j]のゲート、および負荷トランジスタＭｐ−Ｔｒ[2j-1]のドレインと接続されており、これにより負荷トランジスタＭｐ−Ｔｒ[2j-1]と負荷トランジスタＭｐ−Ｔｒ[2j]とからカレントミラー回路７２が構成されている。

また、信号線ＶＲＤ[2j-1]は、単位画素５１[2j-1]のリセットトランジスタＲｓｔ−Ｔｒ[2j-1]のドレインと電気的に接続されている。

さらに、画素アレイ部３３とカラム読出回路部３４とが差動モードで機能する場合、単位画素５１[2j-1]のFD[2j-1]が差動増幅回路の正の入力側（入力ノード）となり、単位画素５１[2j]のFD[2j]が差動増幅回路の負の入力側（入力ノード）となる。つまり、FD[2j-1]に蓄積された信号が正の入力となり、FD[2j]に蓄積された信号が負の入力となる。そして、垂直信号線ＶＳＬ[2j]の電位が出力となり、出力端子Ｖｏｕｔ[2j]よりカラム信号処理部３５に出力される。尚、出力端子Ｖｏｕｔ[2j-1は、]垂直信号線ＶＳＬ[2j-1]の電位をカラム信号処理部３５に出力する。

また、図３における差動モードにおいては、垂直信号線ＶＳＬ[2j]と信号線ＶＲＤ[2j]とが電気的に接続されており、FD[2j]のリセット時に差動増幅回路としての入出力をショートさせることで負帰還をかけ、差動増幅回路として安定動作するための動作点を確保することができる。

以上のようなカラム読出回路部３４、単位画素５１[2j]、および単位画素５１[2j-1]が、差動モードで機能する場合、例えば画素アレイ部３３に設けられた画素列の数（列数）だけ、つまり画素列ごとに並列に設けられる。

カラム信号処理部３５は、比較器９１[2j-1]，９１[2j]，およびカウンタ９２[2j-1]，９２[2j]、参照信号生成部９３、並びに、スイッチＳＷ１０，ＳＷ１１より構成されており、カラム読出回路部３４より読み出された画素信号をアナログ信号からデジタル信号に変換して出力する。

比較器９１[2j]は、正入力端子に参照信号生成部９３より供給されるランプ電圧からなる参照信号と、出力端子Ｖｏｕｔ[2j]より入力される読出信号とを比較して、出力端子Ｖｏｕｔ[2j]より入力される読出信号が、ランプ電圧を超えるときカウンタ９２[2j]に出力する。

カウンタ９２[2j]は、参照信号生成部９３により発生されるランプ電圧からなる参照信号のスロープに対応するようにカウンタをカウントアップし、比較器９１の比較結果が反転したタイミングにおけるカウントコードをデジタル信号からなる画素信号をとして保持する。

比較器９１[2j-1]は、正入力端子に参照信号生成部９３より供給されるランプ電圧と、出力端子Ｖｏｕｔ[2j-1]、または、出力端子Ｖｏｕｔ[2j]より入力される読出信号とを比較して、出力端子Ｖｏｕｔ[2j-1]、または、出力端子Ｖｏｕｔ[2j]より入力される読出信号が、ランプ電圧を超えるときカウンタ９２[2j-1]に出力する。

スイッチＳＷ１０，ＳＷ１１は、比較器９１[2j-1]の負入力端子への接続を、出力端子Ｖｏｕｔ[2j-1]、または、出力端子Ｖｏｕｔ[2j-1]のいずれかを切り替える。差動モードにおいては、スイッチＳＷ１０がオフにされ、スイッチＳＷ１１がオンにされる。また、SFモードにおいては、スイッチＳＷ１０がオンにされ、スイッチＳＷ１１がオフにされる。

カウンタ９２[2j-1]は、参照信号生成部９３により発生されるランプ電圧からなる参照信号のスロープに対応するようにカウンタをカウントアップし、比較器９１の比較結果が反転したタイミングにおけるカウントコードをデジタル信号からなる画素信号をとして出力する。

このような構成により、比較器９１[2j-1]，９１[2j]およびカウンタ９２[2j-1]，９２[2j]により、それぞれシングルスロープ型のAD変換器が構成される。

また、比較器９１[2j-1]，９１[2j]は、それぞれオートゼロスイッチＡＺＳＷ１−１，１−２、およびＡＺＳＷ２−１，２−２を備えており、オートゼロ動作がなされる際にオンにされる。

図４は、図３における画素アレイ部３３およびカラム読出回路部３４が、差動モードにおける等価回路を示したものである。図４で示されるように、単位画素５１[2j-1]，５１[2j]、並びに、定電流源７１およびカレントミラー回路７２により差動読出回路が構成され、単位画素５１[2j-1]，５１[2j]により単位画素ペアが構成される。

＜基本画素読出ユニットのSFモードにおける構成例＞
次に、図５を参照して、図１の固体撮像素子１１の基本画素読出ユニットのSF（ソースフォロワ）モードにおける構成例について説明する。尚、各種の回路構成については、図３を参照して説明した構成と同様であるので、構成についての説明は省略し、ここでは、ＳＷ１乃至ＳＷ１１の動作について説明する。

ソースフォロワモードにおいては、スイッチＳＷ６乃至ＳＷ８，ＳＷ１０がオンにされ、スイッチＳＷ１乃至ＳＷ５，ＳＷ９，ＳＷ１１がオフにされる。

結果として、図６の等価回路図で示されるように、基本画素読出ユニットは、単位画素５１[2j-1]，５１[2j]に対応する、それぞれがソースフォロワ回路として機能し、それぞれ独立して、比較器９１[2j-1]，９１[2j]に画素信号が読み出される。

＜図３の基本画素読出ユニットにおける差動モードの画素読出動作＞
次に、図７のタイミングチャートを参照して、図３の差動モードの基本画素読出ユニットにおける画素読出動作について説明する。ここでは、n行目の画素読出について説明する。

尚、図７は、上から、水平同期信号XHS、駆動信号SEL[n]、単位画素５１[2j]の駆動信号RST1[n]、単位画素５１[2j-1]の駆動信号RST2[n]、単位画素５１[2j]の駆動信号TRG1[n]、単位画素５１[2j-1]の駆動信号TRG2[n]、オートゼロスイッチＡＺＳＷ１−１，ＡＺＳＷ１−２の制御信号AZSW1、オートゼロスイッチＡＺＳＷ２−１，ＡＺＳＷ２−２の制御信号AZSW2、並びに、カウンタ９２[2j]の動作期間、カウンタ９２[2j-1]の動作期間が、それぞれ実線の波形で示されている。

また、カウンタ９２[2j]の動作期間、およびカウンタ９２[2j-1]の動作期間の下には、出力端子Ｖｏｕｔ[2j]における比較器９１[2j-1]の内部ノード、および出力端子Ｖｏｕｔ[2j]における比較器９１[2j]の内部ノードが、それぞれ一点鎖線と二点鎖線の波形で示されており、比較器９１[2j]，９１[2j-1]の内部ノードに対応する参照信号が太線の波形で示されている。

さらに、比較器９１[2j]，９１[2j-1]の内部ノードの下には、カウンタ９２[2j]のカウンタコード、およびカウンタ９２[2j-1]のカウンタコードが実線の波形で示されている。

すなわち、時刻ｔ０において、水平同期信号XHSが入力される。

時刻ｔ１乃至ｔ２４において、駆動信号SEL[n]がＬレベルからＨレベルに切り替えられると、増幅トランジスタＡｍｐ−Ｔｒ[2j-1]，Ａｍｐ−Ｔｒ[2j]のソースからドレインに向けてテール電流源Ｍｎ[2j-1]，Ｍｎ[2j]から電流が供給され、選択された単位画素５１[2j-1]，５１[2j]の浮遊拡散領域ＦＤ[2j-1]，ＦＤ[2j]の電位を入力電圧信号とする差動増幅回路としてＶＳＬ[2j-1]，ＶＳＬ[2j]に増幅された電圧信号が出力される。

時刻ｔ２乃至ｔ５において、比較器９１[2j]のオートゼロスイッチＡＺＳＷ１−１，１−２がオンとなりオートゼロ動作が行われることで、比較器９１[2j]内の正入力端子および負入力端子のそれぞれがほぼ同じ電圧となる。

また、時刻ｔ３乃至ｔ４の期間において、駆動信号ＲＳＴ１[n]，ＲＳＴ２[n]にＨレベルが印加され、単位画素５１[2j]，５１[2j-1]の浮遊拡散領域ＦＤ[2j]，ＦＤ[2j-1]に蓄積されていた電荷が排出され、信号レベルが初期化（リセット）される。

この時、差動増幅回路の出力である出力端子Ｖｏｕｔ[2j]は単位画素５１[2j]のＶＲＤ[2j]および単位画素５１[2j]のリセットトランジスタＲｓｔ−Ｔｒ[2j]を通して、差動増幅回路の入力の１つである単位画素５１[2j]の浮遊拡散領域ＦＤ[2j]に電気的に接続される。

結果として、差動増幅回路は、出力Ｖｏｕｔ[2j]が片方の入力側となる浮遊拡散領域ＦＤ[2j]に負帰還されて仮想接地状態となるため、電源Ｖｒｓｔに外部印可で固定されているもう一つのＦＤ[2j-1]と、ＦＤ[2j]、電源Ｖｏｕｔ[2j]が同電位となり、いわゆる、ボルテージフォロワ回路が形成される。

時刻ｔ４乃至ｔ５の期間において、リセット信号ＲＳＴ[n]がＬレベルに印加され単位画素５１[2j-1]，５１[2j]の浮遊拡散領域ＦＤ[2j-1]，ＦＤ[2j]は、それぞれの信号線ＶＲＤ[2j-1]，ＶＲＤ[2j]と電気的に切断され浮遊状態になる。

この時、単位画素５１[2j]の浮遊拡散領域ＦＤ[2j]および単位画素５１[2j-1]の浮遊拡散領域ＦＤ[2j-1]は、ほぼ等価な構造であるので、リセットオフ時の電位変動（リセットフィードスルー）もほぼ同じなので、浮遊拡散領域ＦＤ[2j-1]，ＦＤ[2j]の電位はほぼ同じ動きをするため、同相信号としてキャンセルされ差動増幅回路の出力はリセットＯＮ時の電源Ｖｒｓｔからほぼ変化しない状態となる。

また、上述したように、比較器９１[2j]のオートゼロスイッチＡＺＳＷ１−１，ＡＺＳＷ１−２がオンの状態となりオートゼロ動作が行われることで、比較器９１[2j]内の正入力端子および負入力端子がほぼ同じ電圧となる。

時刻ｔ５乃至ｔ６において、参照信号生成部９３は、基準電圧（例えばGNDレベル）に対してオフセットＶＰＯＦ１をかけて、比較器９１[2j]の正入力端子に参照信号をかける。これは、P相レベルが画素（列）ごとに一定の分布をもってバラつくため、その分布がP相のスロープ信号の範囲内に収まるようにするためである。

次に、時刻ｔ６において、参照信号生成部９３は、参照信号は基準電圧にリセットをかけ、十分なセトリング期間を確保したのち、時刻ｔ７において、参照信号生成部９３は、ランプ電圧からなる参照信号を所定の時間間隔で上昇させながら出力し、AD変換を開始する。

また、時刻ｔ７において、システム制御部３１は、カウンタ９２[2j]とカウンタ９２[2j-1]のうち、カウンタ９２[2j]のみをカウント有効状態にする。カウンタ９２[2j]は、参照信号生成部９３からの参照信号からなるスロープ信号の遷移開始タイミングから、比較器９１[2j]の出力が反転するまでの時間をカウントする。

すなわち、カウンタ９２[2j]は、図７の時刻ｔ７乃至ｔ８の時間をカウントし、単位画素５１[2j]のP相の信号のカウントコードＰ１として内部の図示せぬデータ保持部にデータを保持する。尚、参照信号生成部９３は、時刻ｔ９までランプ電圧を上昇させる。

時刻ｔ１０乃至ｔ１３の期間において、参照信号生成部９３は、基準電圧に対して、オフセットＶＰＯＦ２をかけた状態にする。このとき、比較器９１[2j-1]のオートゼロスイッチＡＺＳＷ２−１，ＡＺＳＷ２−２がオン状態にされ、比較器[2j-1]のオートゼロ動作が行われる。

時刻ｔ１１乃至ｔ１２において、単位画素５１[2j]の駆動信号ＴＲＧ１[n]がパルス状に印加されると、単位画素５１[2j]のフォトダイオードＰＤ[2j]に蓄積された電荷が転送トランジスタＴｒｇ−Ｔｒ[2j]によって浮遊拡散領域ＦＤ[2j]に転送される。

転送された電荷により単位画素５１[2j]の浮遊拡散領域ＦＤ[2j]の電位は変調され、これが単位画素５１[2j]の増幅トランジスタＡｍｐ−Ｔｒ[2j]のゲートに電圧信号として入力されると、単位画素５１[2j]側の垂直信号線ＶＳＬ[2j]に蓄積電荷量に応じた電圧信号が正方向の振幅として出力端子Ｖｏｕｔ[2j]に出力される。

このとき、参照信号生成部９３は、基準電圧に対して、参照信号にオフセットＶＰＯＦ２をかけた状態にし、比較器９１[2j-1]のオートゼロスイッチＡＺＳＷ２−１，ＡＺＳＷ２−２をオンの状態にすることで、比較器９１[2j-1]のオートゼロ動作が行われている。単位画素５１[2j]の画素信号が転送されて出力端子Ｖｏｕｔ[2j]が電源Ｖｒｓｔから振幅した状態であるが、この状態が単位画素５１[2j-1]にとってのリセットレベルとなる。

時刻ｔ１２乃至ｔ１３の間に、カウンタ９２[2j]は、保持しているカウントコードＰ１を全bit反転させ、カウントコード（−Ｐ１）として保持する。

時刻ｔ１３において、参照信号生成部９３は、参照信号をリセットし、オフセットＶＰＯＦ２をかけた状態から基準電圧に戻す。

参照信号を基準電圧にリセットをかけ、十分なセトリング期間を確保した後の時刻ｔ１４乃至ｔ１７において、カウンタ９２[2j]，９２[2j-1]は、カウント動作を有効にし、参照信号生成部９３は、ランプ電圧からなる参照信号を発生して、同一の出力端子Ｖｏｕｔ[2j]の信号に対してAD変換を開始する。

このとき、カウンタ９２[2j]は、カウントコード（−Ｐ１）を初期値として参照信号生成部９３より発生される参照信号のスロープ信号遷移開始時点からカウントを開始して比較器９１[2j]の出力が反転するとカウント動作を停止する。図７においては、時刻ｔ１５において、比較器９１[2j]の出力が反転しているので、カウンタ９２[2j]は、時刻ｔ１５において、カウント動作を停止してカウント結果を記憶する。

このとき、カウンタ９２[2j]が記憶しているカウントコードはD相のカウントコードＤ１からP相のカウントコードＰ１が減算されたカウントコード（Ｄ１−Ｐ１）となり、信号処理部３７に出力されるまでカウンタ９２[2j]に保持される。

一方で、比較器９１[2j-1]は、時刻ｔ１０乃至ｔ１３にてオートゼロ動作をした動作点を基準にし、比較動作をし、カウンタ９２[2j-1]は、参照信号生成部９３によるスロープ信号遷移開始時点からカウントを開始して、時刻ｔ１６において、比較器９１[2j-1]の出力が反転するとカウント動作を停止し、単位画素５１[2j-1]のP相信号のカウントコードＰ２を格納する。

時刻ｔ１８において、参照信号生成部９３は、参照信号にリセットを掛けて、基準電圧に戻す。

時刻ｔ１９乃至ｔ２０においては、単位画素５１[2j-1]の駆動信号ＴＲＧ２[n]がパルス状に印加されると、単位画素５１[2j-1]のフォトダイオードＰＤ[2j-1]に蓄積された電荷が転送トランジスタＴｒｇ−Ｔｒ[2j-1]によって浮遊拡散領域ＦＤ[2j-1]に転送される。転送された電荷により単位画素５１[2j-1]の浮遊拡散領域ＦＤ[2j-1]の電位は変調され、これが単位画素５１[2j-1]の増幅トランジスタＡｍｐ−Ｔｒ[2j-1]のゲートに電圧信号として入力されると、蓄積電荷量に応じた電圧信号が、時刻ｔ１６における電圧を基準とした負方向の振幅として出力端子Ｖｏｕｔ[2j]に出力される。

時刻ｔ１９乃至ｔ２０の期間において、カウンタ９２[2j-1]で保持されたカウントコードＰ２を全bit反転させカウントコード（−Ｐ２）としておく。

時刻ｔ２１乃至ｔ２３において、カウンタ９２[2j-1]のカウント動作が有効にされてAD変換が実行される。カウンタ９２[2j-1]はカウントコード（−Ｐ２）を初期値として、参照信号生成部９３により生成される参照信号のスロープ信号遷移開始時点からカウントを開始して比較器９１[2j-1]の出力が反転する、図７の時刻ｔ２２において、カウント動作を停止し、単位画素５１[2j-1]のD相信号と、P相信号との差分であるカウントコード（Ｄ２−Ｐ２）を得る。

尚、カウントコード（Ｄ１−Ｐ１）とカウントコード（Ｄ２−Ｐ２）とにより求められる、単位画素５１[2j]，５１[2j-1]の画素信号のデジタルコードの極性は相互に反転しているため、信号処理部３７（または、外部のDSP（Digital Signal Processor）など）により、カウント（Ｄ２−Ｐ２）の正負を反転し、オフセット加算することで極性および基準レベル（例えばDark撮像時のレベル）を合わせる処理が必要である。このようにして、読み出されたリセットレベルと信号レベルとの差分をとることでノイズを除去するCDS処理が成立する。

また、以上の処理により、単位画素５１[2j]のP相信号、単位画素５１[2j]のD相信号、５１[2j-1]の画素信号のP相信号、５１[2j-1]の画素信号のD相信号の4種類の信号を検出するにあたって、単位画素５１[2j]のD相信号と、５１[2j-1]の画素信号のP相信号とは、同一のスロープ信号の遷移開始時点からのカウントにより求めることができるので、ほぼ同時に検出することが可能となる。

結果として、４種類の信号を、４回のスロープ信号の遷移ではなく、３回のスロープ信号の遷移により求めることができるので、単位画素５１[2j]，５１[2j-1]の２画素分の画素信号の読み出しに必要とされる期間を短縮することが可能となり、差動モードにおいても、高速な画素信号の読み出しを実現することが可能となる。

＜図５の基本画素読出ユニットにおけるSFモードの画素読出動作＞

次に、図８のタイミングチャートを参照して、図５のSFモードの基本画素読出ユニットにおける画素読出動作について説明する。ここでは、n行目の画素読出について説明する。

時刻ｔ０において、水平同期信号XHSが入力される。

時刻ｔ１０１乃至ｔ１１７において、駆動信号SEL[n]がＬレベルからＨレベルに切り替えられると、増幅トランジスタＡｍｐ−Ｔｒ[2j-1]，Ａｍｐ−Ｔｒ[2j]のソースからドレインに向けて、それぞれ負荷ＭＯＳ回路となるテール電流源Ｍｎ[2j-1]，Ｍｎ[2j]から電流が供給され、選択された単位画素５１[2j-1]，５１[2j]の浮遊拡散領域ＦＤ[2j-1]，ＦＤ[2j]の電位を入力電圧信号とする差動増幅回路としてＶＳＬ[2j-1]，ＶＳＬ[2j]に増幅された電圧信号が出力される。

時刻ｔ１０２乃至ｔ１０５において、比較器９１[2j]，９１[2j-1]のそれぞれのオートゼロスイッチＡＺＳＷ１−１，ＡＺＳＷ１−２，ＡＺＳＷ２−１，ＡＺＳＷ２−２がオンとなりオートゼロ動作が行われることで、比較器９１[2j]，９１[2j-1]内のそれぞれの正入力端子および負入力端子のそれぞれがほぼ同じ電圧となる。

また、参照信号生成部９３は、基準電圧（例えばGNDレベル）に対してオフセットＶＰＯＦ１をかけて、比較器９１[2j]，９１[2j-1]の正入力端子に参照信号をかける。これは、P相レベルが画素（列）ごとに一定の分布をもってバラつくため、その分布がP相のスロープ信号の範囲内に収まるようにするためである。

時刻ｔ１０３乃至ｔ１０４の期間において、駆動信号ＲＳＴ１[n]，ＲＳＴ２[n]にＨレベルが印加され、単位画素５１[2j]，５１[2j-1]の浮遊拡散領域ＦＤ[2j]，ＦＤ[2j-1]に蓄積されていた電荷が排出され、信号レベルが初期化（リセット）される。

時刻ｔ１０４乃至ｔ１０５の期間において、駆動信号ＲＳＴ[n]がＬレベルに印加され単位画素５１[2j-1]，５１[2j]の浮遊拡散領域ＦＤ[2j-1]，ＦＤ[2j]は、それぞれの信号線ＶＲＤ[2j-1]，ＶＲＤ[2j]と電気的に切断され浮遊状態になる。

時刻ｔ１０６において、参照信号生成部９３は、参照信号は基準電圧に上昇するようにリセットをかけ、十分なセトリング期間を確保したのち、時刻ｔ１０７において、参照信号生成部９３は、ランプ電圧からなる参照信号を所定の時間間隔で降下させながら出力し、AD変換を開始する。

また、時刻ｔ１０７乃至ｔ１０９において、システム制御部３１は、カウンタ９２[2j]およびカウンタ９２[2j-1]をカウント有効状態にする。カウンタ９２[2j]およびカウンタ９２[2j-1]は、参照信号である参照信号生成部９３からのスロープ信号の遷移開始タイミングから、比較器９１[2j]，９１[2j-1]の出力が反転するまでの時間をカウントする。

すなわち、カウンタ９２[2j]は、図７の時刻ｔ１０７乃至ｔ１０８の時間をカウントし、単位画素５１[2j]，５１[2j-1]のP相の信号のカウントコードＰ１，Ｐ２として内部の図示せぬデータ保持部にデータを保持する。尚、参照信号生成部９３は、時刻ｔ１０９までランプ電圧を降下させる。

時刻ｔ１１０乃至ｔ１１１において、単位画素５１[2j]，５１[2j-1]の駆動信号ＴＲＧ１[n]，ＴＲＧ２[n]がパルス状に印加されると、単位画素５１[2j]，５１[2j-1]のフォトダイオードＰＤ[2j]，ＰＤ[2j-1]に蓄積された電荷がそれぞれ転送トランジスタＴｒｇ−Ｔｒ[2j]，Ｔｒｇ−Ｔｒ[2j-1]によって浮遊拡散領域ＦＤ[2j]，ＦＤ[2j-1]に転送される。

転送された電荷により単位画素５１[2j]，５１[2j-1]の浮遊拡散領域ＦＤ[2j]，ＦＤ[2j-1]の電位は変調され、これが単位画素５１[2j]，５１[2j-1]のそれぞれの増幅トランジスタＡｍｐ−Ｔｒ[2j]，Ａｍｐ−Ｔｒ[2j-1]のゲートに電圧信号として入力されると、それぞれ垂直信号線ＶＳＬ[2j]，ＶＳＬ[2j-1]に蓄積電荷量に応じた電圧信号が出力される。

時刻ｔ１１２において、カウンタ９２[2j]，９２[2j-1]は、それぞれカウントコードＰ１，Ｐ２を全bit反転しカウントコード（−Ｐ１），（−Ｐ２）を得る。

時刻ｔ１１３乃至ｔ１１６において、システム制御部３１は、カウンタ９２[2j]，９２[2j-1]を制御して、それぞれカウント有効状態にする。

カウンタ９２[2j]は、参照信号生成部９３により生成される参照信号からなるスロープ信号の遷移開始タイミングから比較器９１[2j]の出力が反転するまでの時間だけカウント動作をする。図８においては、カウンタ９２[2j]は、時刻ｔ１１３乃至ｔ１１４までの時間までカウントし、カウントコードＤ１−Ｐ１を記憶する。

また、カウンタ９２[2j-1]は、参照信号生成部９３により生成される参照信号からなるスロープ信号の遷移開始タイミングから比較器９１[2j-1]出力が反転するまでの時間だけカウント動作をする。図８においては、カウンタ９２[2j-1]は、時刻ｔ１１３乃至ｔ１１５までの時間までカウントし、カウントコードＤ２−Ｐ２を記憶する。

このようにして、カウンタ９２[2j]，９２[2j-1]は、読み出されたリセットレベルと信号レベルとの差分をとることでノイズを除去するCDS処理を行い、ノイズが除去された画素信号を読み出す。

以上のような動作により、SFモードの動作を実現することができる。

尚、図７，図８のタイミングチャートを参照した画素読出の処理において、参照信号生成部９３により生成される参照信号のスロープ向きについては、図７の差動モードのときには、ランプ電圧が、昇圧するスロープ信号の例について、説明していたが、降圧のスロープ信号を用いても良い。また、図８のソースフォロワモードのときには、ランプ電圧が、降圧するスロープ信号の例について説明してきたが、昇圧するスロープ信号を用いても良い。

すなわち、以上のように、図３，図５を参照して説明した、本開示の固体撮像素子１１においては、差動モードとSFモードとの切り替えが可能である。このため、暗時に差動モードを使用して、感度を向上して使用し、明時にSFモードを使用して高解像度の画像を撮像することが可能となる。また、SFモードにおいては、通常の画素読出を実現することが可能になると共に、差動モードにおいても、単位画素ペアとなる画素間において、一方の単位画素のD相信号と、他方の単位画素のP相信号とを、ほぼ同時に読み出すことが可能となるので、差動モードにおける画素信号の読み出しを高速化することが可能となる。

＜＜２．第２の実施の形態＞＞
以上においては、各列に比較器９１、およびカウンタ９２を設ける例について説明してきたが、単位画素ペアとなる２列に１個ずつ設けるようにして、回路規模を簡略化し、消費電力や製造コストを低減できるようにしてもよい。

図９は、本技術を適用した固体撮像素子１１の第２の実施の形態の構成例を示す図である。尚、図９の固体撮像素子の構成例において、図１の固体撮像素子１１の構成と同一の機能を備えた構成については、同一の符号を付しており、その説明は適宜省略する。

すなわち、図９の固体撮像素子において、図１の固体撮像素子と異なる点は、カラム信号処理部３５において、比較器９１およびカウンタ９２が、２列に１個ずつ配置されている点である。

図９の固体撮像素子で示されるように、２列に１個ずつ比較器９１およびカウンタ９２が、設けられることにより、回路規模を簡略化することができるので、消費電力や製造コストを低減させることが可能となる。

＜基本画素読出ユニットの差動モードにおける構成例＞
次に、図１０を参照して、図９の固体撮像素子における、基本画素読出ユニットの差動モードにおける構成例について説明する。尚、図５の基本画素読出ユニットの差動モードにおける構成例における構成と同一の機能を備えた構成については、同一の符号を付しており、その説明は適宜省略するものとする。

すなわち、図１０の基本画素読出ユニットの差動モードにおける構成例において、図５の基本画素読出ユニットの差動モードにおける構成例と異なる点は、単位画素ペアについて、１個ずつ、合計２個設けられていた比較器９１とカウンタ９２とが、それぞれ１個になっている点である。

すなわち、図１０の基本画素読出ユニットの差動モードにおける構成例において、図５の基本画素読出ユニットの差動モードにおける構成例と異なる点は、カラム信号処理部３５において、比較器９１[2j-1]およびカウンタ９２[2j-1]が省略されて、比較器９１[2j]およびカウンタ９２[2j]のみが設けられており、スイッチＳＷ１０，ＳＷ１１に代えて、スイッチＳＷ１２，ＳＷ１３が設けられている点である。

スイッチＳＷ１２は、差動モードであるときオンにされ、スイッチＳＷ１３は、オフにされる。また、SFモードの場合、スイッチＳＷ１２，ＳＷ１３は、単位画素５１[2j]，５１[2j-1]とのそれぞれの読み出し時に、対応してオンまたはオフが切り替えられる（図１１参照）。

尚、比較器９１[2j]およびカウンタ９２[2j]は、単位画素ペアで１個であるので、差動モードにおける動作は、図７のタイミングチャートを参照して説明した動作とは異なるが、その説明については、図１２のタイミングチャートを参照して後述する。

＜基本画素読出ユニットのSFモードにおける構成例＞
次に、図１１を参照して、図９の固体撮像素子の基本画素読出ユニットのSF（ソースフォロワ）モードにおける構成例について説明する。尚、各種の回路構成については、図１０を参照して説明した構成と同様であるので、その説明は省略し、ここでは、ＳＷ１２，ＳＷ１３の動作について説明する。

ソースフォロワモードにおいては、単位画素５１[2j]の画素信号が読み出される場合、スイッチＳＷ１２がオンにされ、スイッチＳＷ１３がオフにされ、単位画素５１[2j-1]の画素信号が読み出される場合、スイッチＳＷ１２がオフにされ、スイッチＳＷ１３がオンにされる。

すなわち、この場合、単位画素５１[2j]の画素信号と、単位画素５１[2j-1]の画素信号とは、それぞれ異なるタイミングで交互に独立して読み出される。

＜図１０の基本画素読出ユニットにおける差動モードの画素読出動作＞
次に、図１２のタイミングチャートを参照して、図１０の差動モードの基本画素読出ユニットにおける画素読出動作について説明する。ここでは、n行目の画素読出について説明する。

尚、図１２においては、AZSW2、出力端子Ｖｏｕｔ[2j]における比較器９１[2j-1]の内部ノード、および、カウンタ９２[2j-1]のカウンタコードの記載がなく、カウンタ９２[2j]動作期間の下部にカウンタデータ転送タイミングおよび信号処理期間が追加されている。

時刻ｔ０において、水平同期信号XHSが入力される。

時刻ｔ２０１乃至ｔ２２３において、駆動信号SEL[n]がＬレベルからＨレベルに切り替えられると、増幅トランジスタＡｍｐ−Ｔｒ[2j-1]，Ａｍｐ−Ｔｒ[2j]のソースからドレインに向けてテール電流源Ｍｎ[2j-1]，Ｍｎ[2j]から電流が供給され、選択された単位画素５１[2j-1]，５１[2j]の浮遊拡散領域ＦＤ[2j-1]，ＦＤ[2j]の電位を入力電圧信号とする差動増幅回路としてＶＳＬ[2j-1]，ＶＳＬ[2j]に増幅された電圧信号が出力される。

時刻ｔ２０２乃至ｔ２０５において、比較器９１[2j]のオートゼロスイッチＡＺＳＷ１−１，ＡＺＳＷ１−２がオンとなりオートゼロ動作が行われることで、比較器９１[2j]内の正入力端子および負入力端子のそれぞれがほぼ同じ電圧となる。

また、時刻ｔ２０３乃至ｔ２０４の期間において、駆動信号ＲＳＴ１[n]，ＲＳＴ２[n]にＨレベルが印加され、単位画素５１[2j]，５１[2j-1]の浮遊拡散領域ＦＤ[2j]，ＦＤ[2j-1]に蓄積されていた電荷が排出され、信号レベルが初期化（リセット）される。

この時、差動増幅回路の出力である出力端子Ｖｏｕｔ[2j]は単位画素５１[2j]のＶＲＤ[2j]および単位画素５１[2j]のリセットトランジスタＲｓｔ−Ｔｒ[2j]を通して、差動増幅回路の入力の１つである単位画素５１[2j]の浮遊拡散領域ＦＤ[2j]に電気的に接続される。

結果として、差動増幅回路は出力Ｖｏｕｔ[2j]が片方の入力側となる浮遊拡散領域ＦＤ[2j]に負帰還されて仮想接地状態となるため、電源Ｖｒｓｔに外部印可で固定されているもう一つのＦＤ[2j-1]と、ＦＤ[2j]、電源Ｖｏｕｔ[2j]が同電位となり、いわゆる、ボルテージフォロワ回路が形成される。

時刻ｔ２０４乃至ｔ２０５の期間において、リセット信号ＲＳＴ[n]がＬレベルに印加され単位画素５１[2j-1]，５１[2j]の浮遊拡散領域ＦＤ[2j-1]，ＦＤ[2j]は、それぞれの信号線ＶＲＤ[2j-1]，ＶＲＤ[2j]と電気的に切断され浮遊状態になる。

この時、単位画素５１[2j]の浮遊拡散領域ＦＤ[2j]および単位画素５１[2j-1]の浮遊拡散領域ＦＤ[2j-1]は、ほぼ等価な構造であるので、リセットオフ時の電位変動（リセットフィードスルー）もほぼ同じなので、浮遊拡散領域ＦＤ[2j-1]，ＦＤ[2j]の電位はほぼ同じ動きをするため、同相信号としてキャンセルされ差動増幅回路の出力はリセットオン時の電源Ｖｒｓｔからほぼ変化しない状態となる。

このとき、上述したように、比較器９１[2j]のオートゼロスイッチＡＺＳＷ１−１，ＡＺＳＷ１−２がオンの状態となりオートゼロ動作が行われることで、比較器９１[2j]内の正入力端子および負入力端子がほぼ同じ電圧となる。

時刻ｔ２０５乃至ｔ２０６において、参照信号生成部９３は、基準電圧（例えばGNDレベル）に対してオフセットＶＰＯＦ１をかけて、比較器９１[2j]の正入力端子に参照信号をかける。これは、P相レベルが画素（列）ごとに一定の分布をもってバラつくため、その分布がP相のスロープ信号の範囲内に収まるようにするためである。

次に、時刻ｔ２０６において、参照信号生成部９３は、参照信号を基準電圧にリセットをかけ、十分なセトリング期間を確保したのち、時刻ｔ２０７において、参照信号生成部９３は、ランプ電圧からなる参照信号を所定の時間間隔で上昇させながら出力し、AD変換を開始する。

また、時刻ｔ２０７において、システム制御部３１は、カウンタ９２[2j]のみをカウント有効状態にする。カウンタ９２[2j]は、参照信号である参照信号生成部９３からのスロープ信号の遷移開始タイミングから、比較器９１[2j]の出力が反転するまでの時間をカウントする。

すなわち、カウンタ９２[2j]は、図１２の時刻ｔ２０７乃至ｔ２０８の時間をカウントし、単位画素５１[2j]のP相の信号のカウントコード（第１の信号）Ｓ１として内部の図示せぬデータ保持部にデータを保持する。尚、参照信号生成部９３は、時刻ｔ２０９までランプ電圧を上昇させる。

時刻ｔ２１０乃至ｔ２１１の期間において、単位画素５１[2j]の駆動信号ＴＲＧ１[n]がパルス状に印加されると、単位画素５１[2j]のフォトダイオードＰＤ[2j]に蓄積された電荷が転送トランジスタＴｒｇ−Ｔｒ[2j]によって浮遊拡散領域ＦＤ[2j]に転送される。

転送された電荷により単位画素５１[2j]の浮遊拡散領域ＦＤ[2j]の電位は変調され、これが単位画素５１[2j]の増幅トランジスタＡｍｐ−Ｔｒ[2j]のゲートに電圧信号として入力されると、単位画素５１[2j]側の垂直信号線ＶＳＬ[2j]に蓄積電荷量に応じた電圧信号が正方向の振幅として出力端子Ｖｏｕｔ[2j]に出力される。このとき、カウンタ９２[2j]は、カウントコードＳ１を信号処理部３７に転送し、カウントコードをリセットする。

時刻ｔ２１２において、参照信号生成部９３は、参照信号をリセットし、基準電圧に戻す。

参照信号を基準電圧にリセットをかけ、十分なセトリング期間を確保した後の時刻ｔ２１３乃至ｔ２１５において、カウンタ９２[2j]は、カウント動作を有効にし、参照信号生成部９３は、ランプ電圧からなる参照信号を所定の時間間隔で昇圧させて、同一の出力端子Ｖｏｕｔ[2j]の信号に対してAD変換を開始する。

このとき、カウンタ９２[2j]は、参照信号生成部９３より発生される参照信号のスロープ信号遷移開始時点からカウントを開始して比較器９１[2j]の出力が反転するとカウント動作を停止する。図１２においては、時刻ｔ２１４において、比較器９１[2j]の出力が反転しているので、カウンタ９２[2j]は、時刻ｔ２１５において、カウント動作を停止してカウント結果であるカウントコード（第２の信号）Ｓ２を記憶する。尚、参照信号生成部９３は、時刻ｔ２０９まで昇圧した電圧レベルに対して電圧Ｖｓ２だけ加算した値まで昇圧する。

このとき、カウンタ９２[2j]が記憶しているカウントコードＳ１は単位画素５１[2j]のD相信号であると同時に、単位画素５１[2j-1]のP相信号であり、信号処理部３７に出力されるまでカウンタ９２[2j]に保持される。

時刻ｔ２１６において、参照信号生成部９３は、参照信号にリセットを掛けて、基準電圧に戻す。このとき、参照信号生成部９３は、基準電圧に対して、電圧Ｖｓ３だけ低減した電圧にリセットを掛ける。

時刻ｔ２１７乃至ｔ２１８においては、単位画素５１[2j-1]の駆動信号ＴＲＧ２[n]がパルス状に印加されると、単位画素５１[2j-1]のフォトダイオードＰＤ[2j-1]に蓄積された電荷が転送トランジスタＴｒｇ−Ｔｒ[2j-1]によって浮遊拡散領域ＦＤ[2j-1]に転送される。転送された電荷により単位画素５１[2j-1]の浮遊拡散領域ＦＤ[2j-1]の電位は変調され、これが単位画素５１[2j-1]の増幅トランジスタＡｍｐ−Ｔｒ[2j-1]のゲートに電圧信号として入力されると、蓄積電荷量に応じた電圧信号が、時刻ｔ２１６における電圧を基準とした負方向の振幅として出力端子Ｖｏｕｔ[2j]に出力される。このとき、カウンタ９２[2j]は、カウントＳ２を信号処理部３７に転送し、カウントコードをリセットする。

時刻ｔ２１９乃至ｔ２２１において、カウンタ９２[2j]のカウント動作が有効にされてAD変換が実行される。カウンタ９２[2j]は、カウント０からなる初期値から、参照信号生成部９３により生成される参照信号のスロープ信号遷移開始時点からカウントを開始して比較器９１[2j]の出力が反転する、図１２の時刻ｔ２２０において、カウント動作を停止し、単位画素５１[2j-1]のD相信号であるカウントコード（第３の信号）Ｓ３を得る。

時刻ｔ２２２乃至ｔ２２４において、カウンタ９２[2j]は、カウントＳ３を信号処理部３７に転送し、カウントをリセットする。

時刻ｔ２２５乃至ｔ２２６において、信号処理部３７は、カウントコードＳ２−カウントコードＳ１の減算処理によりCDSを実現し、リセットレベルと信号レベルの差分で固定パターンノイズを除去された良好な単位画素５１[2j]の画素信号を得ることができる。また、信号処理部３７は、カウントコードＳ３−カウントコードＳ２の減算処理によりCDSを実現し、リセットレベルと信号レベルの差分で固定パターンノイズを除去された良好な単位画素５１[2j-1]の画素信号を得ることができる。

尚、信号処理部３７は、カウントコードＳ３−カウントコードＳ２の正負を反転し、デジタル処理をさらに加えることで、デジタル信号の極性および基準レベル（例えば、Dark撮像レベル）を単位画素５１[2j]に合わせることができる。

尚、電圧Ｖｓ２，Ｖｓ３については、アナログデジタル変換回路としての信号レンジを保証するために設けられた値であり、アナログデジタル変換回路の信号レンジ以上の電圧レンジにすることが望ましい。しかしながら、電圧Ｖｓ２，Ｖｓ３を大きく設定すると、大きなカウントコードとなるため、カウンタ９２[2j]のカウント動作時間が長くなり、処理時間が低減したり、消費電力が増大する。

以上の処理により、２列に１個ずつ比較器９１、およびカウンタ９２を設けるようにして、回路規模を簡略化しても、各列に１個ずつ比較器９１、およびカウンタ９２を設ける固体撮像装置と同等の処理速度で、差動モードによる画素信号の読み出しを実現することができ、さらに、消費電力や製造コストを低減することが可能となる。

＜図１１の基本画素読出ユニットにおけるSFモードの画素読出＞
次に、図１３のタイミングチャートを参照して、図１１の基本画素読出ユニットにおけるSFモードの画素読出について説明する。

尚、図１３においては、図８の波形図に対して、オートゼロスイッチの制御信号AZSW2、出力端子Ｖｏｕｔ[2j]における比較器９１[2j-1]の内部ノード、および、カウンタ９２[2j-1]のカウンタコードの記載がなく、オートゼロスイッチの制御信号AZSW1の下部にスイッチＳＷ１２，ＳＷ１３の動作タイミングが示されている。

すなわち、図１３の波形図の時刻ｔ３０２乃至ｔ３１７の期間においては、スイッチＳＷ１２が、オンで、かつ、スイッチＳＷ１３がオフの期間においては、図８におけるタイミグチャートにおける単位画素５１[2j]の画素読出処理動作がなされる。また、時刻ｔ３１８乃至ｔ３３３の期間においては、スイッチＳＷ１２が、オフで、かつ、スイッチＳＷ１３がオンの期間においては、図８におけるタイミグチャートにおける単位画素５１[2j-1]の画素読出処理動作がなされる。

すなわち、単位画素５１[2j-1]と、単位画素５１[2j]との画素読出動作が、それぞれ異なるタイミングで交互に実行される。

したがって、SFモードにおける処理速度は、図８を参照して説明した処理の２倍となるが、SFモードと差動モードとを切り替えて使用することができる上、差動モードにおいては、画素読出動作を高速化することができ、回路規模を小さくすることができるので、消費電力と製造コストの低減を実現することができる。

＜＜３．第３の実施の形態＞＞
＜表面照射型固体撮像素子および裏面照射型固体撮像素子＞
次に、本開示の図１，図９の固体撮像素子１１は、表面照射型固体撮像素子および裏面照射型固体撮像素子のいずれであってもよい。

裏面照射型固体撮像素子とは、図１４の右部で示される構成である。裏面照射型固体撮像素子において、光の入射方向が、図中上方から下方である場合、上から画素単位で入射光をフォトダイオードＰＤにおいて集光させるオンチップレンズ１０１、入射光より所定の波長の光を透過させるカラーフィルタ１０２、光電変換により入射光の光量に応じた画素信号を発生するフォトダイオードＰＤが設けられる光電変換層１０３、配線が設けられる配線層１０４、および基板１０５の順序で構成される。

また、表面照射型固体撮像素子とは、図１４の左部で示される構成である。表面照射型固体撮像素子において、光の入射方向が、図中上方から下方である場合、上から画素単位で入射光をフォトダイオードＰＤにおいて集光させるオンチップレンズ１０１、入射光より所定の波長の光を透過させるカラーフィルタ１０２、配線が設けられる配線層１０４、光電変換により入射光の光量に応じた画素信号を発生するフォトダイオードＰＤが設けられる光電変換層１０３、および基板１０５の順序で構成される。

ただし、表面照射型の配線層１０４においては、入射光の開口エリアＤ２が設けられているが、配線が設けられることにより、裏面照射型の開口エリアＤ１よりも小さい。このため、裏面照射型固体撮像素子は、表面照射型固体撮像素子よりも感度、Full-well-capacity等の画素特性上有利である。一方、表面照射型固体撮像素子は、裏面照射型固体撮像素子よりも製造プロセスがシンプルであるため、低コストで製造可能である。

＜＜４．第４の実施の形態＞＞
＜固体撮像素子の画素構造について＞
ところで、図３，図５，図１０，図１１に示した構成の固体撮像素子では、画素信号の読み出しのために差動増幅回路が形成されるので画素内の配線が増えてしまう。

そのため、表面照射型の固体撮像素子よりも、裏面照射型の固体撮像素子に対して本技術を適用した方が感度低下などのデメリットをより少なくすることができる。

そこで、例えばシステム制御部３１、垂直駆動部３２、カラム読出回路部３４、カラム信号処理部３５、水平駆動部３６、信号処理部３７、およびデータ格納部３８などの画素周辺回路を、画素アレイ部３３が形成された基板と別の基板に積層して配置するようにしてもよい。

すなわち、例えば本技術を一般的な裏面照射型のイメージセンサに適用した場合、図１５の矢印W11に示すように、所定の基板BLK11上に画素アレイ部３３と、システム制御部３１等の画素周辺回路とが形成される。なお、図１５において図１における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。

ここでは、基板BLK11の中心部分に画素アレイ部３３が形成されており、その画素アレイ部３３の周囲にある領域R31や領域R32の部分に読出し負荷部２２等の画素周辺回路が形成される。

そして、基板BLK11と、支持用のシリコン基板である基板BLK12とが張り合わせられて、つまり基板BLK12に基板BLK11が積層されて、図３，図５，図１０，図１１に示した固体撮像素子に対応する１つの裏面照射型イメージセンサとされる。

しかしながら、本技術では差動増幅回路を構成するための、pMOSトランジスタからなるカレントミラー回路７２やスイッチＳＷ１乃至ＳＷ１３等の各種の切り替えスイッチなどが必要となることなどから、画素周辺回路の面積が大きくなる傾向にある。

そこで、例えば矢印W12に示すように画素アレイ部３３と、画素周辺回路とを別の基板に設けた積層裏面照射型のイメージセンサとすることで、面積の増大を抑制することができる。

すなわち、矢印W12に示す例では、基板BLK11に画素アレイ部３３が形成されており、システム制御部３１等の画素周辺回路は、基板BLK12の領域R41や領域R42の部分に形成されている。

そして、それらの基板BLK11と基板BLK12とが張り合わせられて、図３，図５，図１０，図１１に示した固体撮像素子に対応する、本技術を適用した１つの積層裏面照射型イメージセンサとされる。

このような積層裏面照射型イメージセンサでは、イメージセンサ自体のチップ面積を小さく抑えることができる。また、積層裏面照射型イメージセンサでは、画素が形成される基板BLK11は画素専用プロセスで製造し、画素周辺回路が形成される基板BLK12は、画素の形成等を気にすることなく画素周辺回路専用のプロセスで製造することができる。これらのことから、固体撮像素子１１の低コスト化および高性能化を実現することができる。

なお、矢印W12に示す例では、画素周辺回路が全て基板BLK12側で形成されているが、画素周辺回路の少なくとも一部が基板BLK12側に形成され、残りの一部の画素周辺回路が基板BLK11側に形成されるようにしてもよい。

＜＜５．電子機器への適用例＞＞
上述した固体撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。

図１６は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。

図１６に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。

光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。

シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路２０５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。

固体撮像素子２０４は、上述した固体撮像素子を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。

駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。

信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。

このように構成されている撮像装置２０１においても、光学系２０２、および固体撮像素子２０４に、上述した図３，図５，図１０，図１１の固体撮像素子１１を適用することにより、差動モードおよびSFモードを切り替えて動作可能な構成とした上で、差動モードにおける画素読出速度を高速化させることが可能となる。

＜＜６．撮像素子の使用例＞＞
図１７は、上述の図３，図５，図１０，図１１の固体撮像素子１１を使用する使用例を示す図である。

上述した撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

＜７．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図１８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図１９は、撮像部１２０３１の設置位置の例を示す図である。

図１９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図１９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。具体的には、図１の固体撮像素子１１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、差動モードとソースフォロワモードとで使い分けることが可能な構成であって、差動モードにおける画素信号の読み出しの高速化を実現することが可能となる。

尚、本開示は、以下のような構成も取ることができる。
＜１＞ 入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、
前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、
前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、
前記アナログデジタル変換部は、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する
固体撮像素子。
＜２＞ 前記差動回路を形成する第１の画素の入力部と、前記差動回路の出力をショートして第２の画素の入力部にリセット電圧を供給して、前記第１の画素および前記第２の画素の入力電荷を排出するリセット部をさらに含む
＜１＞に記載の固体撮像素子。
＜３＞ 前記アナログデジタル変換部は、
参照信号を所定のレートで変化させて生成する参照信号生成部と、
前記参照信号と、前記差動回路の出力とを比較する比較部と、
前記参照信号が生成されてからの経過時間をカウントし、前記比較部の比較結果に基づいて、カウントを停止してカウントコードとして保持するカウンタとを含み、
前記カウンタに保持されるカウントコードと、前記所定のレートとに基づいて、前記差動回路の出力をアナログデジタル変換し、
前記参照信号生成部により、同一のタイミングで生成される前記参照信号で、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態のそれぞれの前記差動回路の出力とを同時に比較したときの比較結果に応じた、前記カウンタのカウントコードに基づいて、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する
＜２＞に記載の固体撮像素子。
＜４＞ 前記比較部および前記カウンタは、前記第１の画素、および前記第２の画素について、それぞれ設けられており、
前記比較部は、入力端子と出力端子とをショートしてリセットレベルをオフセットするオートゼロ動作を実施するオートゼロスイッチを含み、
前記第１の画素の比較部は、前記第１の画素、および前記第２の画素が、前記リセット部によりリセットされたとき、前記オートゼロスイッチによりオートゼロ動作が実施され、
前記参照信号生成部は、前記参照信号に前記オフセットに対応する第１のオフセットを掛ける
＜３＞に記載の固体撮像素子。
＜５＞ 前記参照信号生成部は、前記参照信号に前記第１のオフセットを掛けた後、前記参照信号を基準電圧に戻して、前記参照信号を所定のレートで生成し、
前記第１の画素のカウンタはカウントコードのカウントを開始し、
前記第１の画素の比較部は、前記第１の画素のリセット状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記カウンタは、カウントコードのカウントを停止し、前記カウントコードを、前記第１の画素のリセット状態における前記差動回路の出力として保持する
＜４＞に記載の固体撮像素子。
＜６＞ 前記第１の画素のカウンタにおいて、前記第１の画素のリセット状態におけるカウントコードが保持された後、前記第２の画素の比較部は、前記オートゼロスイッチによりオートゼロ動作が実施され、
前記参照信号生成部は、前記参照信号に第２のオフセットを掛ける
＜５＞に記載の固体撮像素子。
＜７＞ 前記参照信号生成部は、前記参照信号に第２のオフセットを掛けた後、前記基準電圧に戻して、前記参照信号を前記所定のレートで生成し、
前記第１の画素のカウンタは、カウントコードをビット反転させた後、カウントを開始し、
前記第１の画素の比較部は、前記第１の画素の電荷を転送した状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記第１の画素のカウンタは、カウントコードのカウントを停止し、前記カウントコードを、前記第１の画素のリセット状態と、前記第１の画素の電荷を転送した状態との差分となるアナログデジタル変換結果として保持し、
前記第２の画素のカウンタはカウントコードのカウントを開始し、
前記第２の画素の比較部は、前記第２の画素のリセット状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記第２の画素のカウンタは、カウントコードのカウントを停止し、前記カウントコードを、前記第２の画素のリセット状態として保持する
＜６＞に記載の固体撮像素子。
＜８＞ 前記第２の画素のカウンタが、前記第２の画素のリセット状態の前記差動回路の出力のカウントコードを保持し、かつ、前記第２の画素の電荷を転送した状態になった後、
前記参照信号生成部は、前記参照信号を、前記基準電圧にして、前記参照信号を前記所定のレートで発生し、
前記第２の画素のカウンタはカウントコードをビット反転した後、カウントを開始し、
前記第２の画素の比較部は、前記第２の画素の電荷を転送した状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記第２の画素のカウンタは、カウントコードのカウントを停止し、前記カウントコードを、前記第２の画素のリセット状態と、前記第２の画素の電荷を転送した状態との差分となるアナログデジタル変換結果として保持する
＜７＞に記載の固体撮像素子。
＜９＞ 前記第１の画素の電荷の転送に伴う画素信号を増幅する第１の増幅トランジスタと、前記第２の画素の電荷の転送に伴う画素信号を増幅する第２の増幅トランジスタとの接続を切り替えるスイッチをさらに含み、
前記スイッチは、接続を切り替えることにより、前記第１の増幅トランジスタと、前記第２の増幅トランジスタとにより、前記第１の画素と、前記第２の画素とのそれぞれの画素信号を出力するソースフォロワ回路を形成する
＜１＞乃至＜８＞のいずれかに記載の固体撮像素子。
＜１０＞ 入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、
前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、
前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、
前記アナログデジタル変換部は、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する
撮像装置。
＜１１＞ 入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、
前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、
前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、
前記アナログデジタル変換部は、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する
電子機器。
＜１２＞ 前記比較部および前記カウンタは、前記第１の画素、および前記第２の画素のいずれかに設けられており、
前記比較部は、入力端子と出力端子とをショートしてリセットレベルをオフセットするオートゼロ動作を実施するオートゼロスイッチを含み、
前記比較部は、前記第１の画素、および前記第２の画素が、前記リセット部によりリセットされたとき、前記オートゼロスイッチによりオートゼロ動作が実施され、
前記参照信号生成部は、前記参照信号に前記オフセットを掛ける
＜３＞に記載の固体撮像素子。
＜１３＞ 前記参照信号生成部は、前記参照信号に前記オフセットを掛けた後、前記参照信号を基準電圧に戻して、前記参照信号を前記所定のレートで生成し、
前記カウンタはカウントコードのカウントを開始し、
前記比較部は、前記第１の画素のリセット状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記カウンタは、カウントコードのカウントを停止し、前記カウントコードを、第１の処理結果として保持する
＜１２＞に記載の固体撮像素子。
＜１４＞ 前記カウンタが、前記第１の画素のリセット状態における前記差動回路の出力を保持した後、前記参照信号生成部は、前記基準電圧から、前記参照信号を前記所定のレートで生成し、
前記カウンタは、カウントコードのカウントを開始し、
前記比較部は、前記第１の画素の電荷を転送した状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記カウンタは、カウントコードのカウントを停止し、前記カウントコードを、第２の処理結果として保持する
＜１３＞に記載の固体撮像素子。
＜１５＞ 前記カウンタが、前記第２の処理結果を保持し、かつ、前記第２の画素の電荷を転送した状態になった後、
前記参照信号生成部は、前記参照信号を、前記基準電圧よりも所定電圧低くオフセットして、前記参照信号を前記所定のレートで発生し、
前記カウンタはカウントコードのカウントを開始し、
前記比較部は、前記第２の画素の電荷を転送した状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記カウンタは、カウントコードのカウントを停止し、前記カウントコードを、第３の処理結果として保持する
＜１４＞に記載の固体撮像素子。
＜１６＞ 前記第１の処理結果乃至前記第３の処理結果となるカウントコードを信号処理する信号処理部をさらに含み、
前記信号処理部は、
前記第２の処理結果と第１の処理結果との差分から、前記第１の画素のリセット状態と、前記第１の画素の電荷を転送した状態との差分となるアナログデジタル変換結果を求め、
前記第３の処理結果と第２の処理結果との差分から、前記第２の画素のリセット状態と、前記第２の画素の電荷を転送した状態との差分となるアナログデジタル変換結果を求める
＜１５＞に記載の固体撮像素子。

１１ 固体撮像素子， ３１ システム制御部， ３２ 垂直駆動部， ３３ 画素アレイ部， ３４ カラム読出回路部， ３５ カラム信号処理部， ３６ 水平駆動部， ３７ 信号処理部， ３８ データ格納部， ５１，５１[2j]，５１[2j-1] 単位画素， ７１ 定電流源， ７２ カレントミラー回路， ９１，９１[2j]，９１[2j-1] 比較器， ９２，９２[2j]，９２[2j-1] カウンタ

Claims (11)

1. 入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、
   前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、
   前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、
   前記アナログデジタル変換部は、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する
   固体撮像素子。
2. 前記差動回路を形成する第１の画素の入力部と、前記差動回路の出力をショートして第２の画素の入力部にリセット電圧を供給して、前記第１の画素および前記第２の画素の入力電荷を排出するリセット部をさらに含む
   請求項１に記載の固体撮像素子。
3. 前記アナログデジタル変換部は、
   参照信号を所定のレートで変化させて生成する参照信号生成部と、
   前記参照信号と、前記差動回路の出力とを比較する比較部と、
   前記参照信号が生成されてからの経過時間をカウントし、前記比較部の比較結果に基づいて、カウントを停止してカウントコードとして保持するカウンタとを含み、
   前記カウンタに保持されるカウントコードと、前記所定のレートとに基づいて、前記差動回路の出力をアナログデジタル変換し、
   前記参照信号生成部により、同一のタイミングで生成される前記参照信号で、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態のそれぞれの前記差動回路の出力とを同時に比較したときの比較結果に応じた、前記カウンタのカウントコードに基づいて、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する
   請求項２に記載の固体撮像素子。
4. 前記比較部および前記カウンタは、前記第１の画素、および前記第２の画素について、それぞれ設けられており、
   前記比較部は、入力端子と出力端子とをショートしてリセットレベルをオフセットするオートゼロ動作を実施するオートゼロスイッチを含み、
   前記第１の画素の比較部は、前記第１の画素、および前記第２の画素が、前記リセット部によりリセットされたとき、前記オートゼロスイッチによりオートゼロ動作が実施され、
   前記参照信号生成部は、前記参照信号に前記オフセットに対応する第１のオフセットを掛ける
   請求項３に記載の固体撮像素子。
5. 前記参照信号生成部は、前記参照信号に前記第１のオフセットを掛けた後、前記参照信号を基準電圧に戻して、前記参照信号を所定のレートで生成し、
   前記第１の画素のカウンタはカウントコードのカウントを開始し、
   前記第１の画素の比較部は、前記第１の画素のリセット状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記カウンタは、カウントコードのカウントを停止し、前記カウントコードを、前記第１の画素のリセット状態における前記差動回路の出力として保持する
   請求項４に記載の固体撮像素子。
6. 前記第１の画素のカウンタにおいて、前記第１の画素のリセット状態におけるカウントコードが保持された後、前記第２の画素の比較部は、前記オートゼロスイッチによりオートゼロ動作が実施され、
   前記参照信号生成部は、前記参照信号に第２のオフセットを掛ける
   請求項５に記載の固体撮像素子。
7. 前記参照信号生成部は、前記参照信号に第２のオフセットを掛けた後、前記基準電圧に戻して、前記参照信号を前記所定のレートで生成し、
   前記第１の画素のカウンタは、カウントコードをビット反転させた後、カウントを開始し、
   前記第１の画素の比較部は、前記第１の画素の電荷を転送した状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記第１の画素のカウンタは、カウントコードのカウントを停止し、前記カウントコードを、前記第１の画素のリセット状態と、前記第１の画素の電荷を転送した状態との差分となるアナログデジタル変換結果として保持し、
   前記第２の画素のカウンタはカウントコードのカウントを開始し、
   前記第２の画素の比較部は、前記第２の画素のリセット状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記第２の画素のカウンタは、カウントコードのカウントを停止し、前記カウントコードを、前記第２の画素のリセット状態として保持する
   請求項６に記載の固体撮像素子。
8. 前記第２の画素のカウンタが、前記第２の画素のリセット状態の前記差動回路の出力のカウントコードを保持し、かつ、前記第２の画素の電荷を転送した状態になった後、
   前記参照信号生成部は、前記参照信号を、前記基準電圧にして、前記参照信号を前記所定のレートで発生し、
   前記第２の画素のカウンタはカウントコードをビット反転した後、カウントを開始し、
   前記第２の画素の比較部は、前記第２の画素の電荷を転送した状態の前記差動回路の出力と、前記参照信号とを比較し、比較結果が反転するとき、前記第２の画素のカウンタは、カウントコードのカウントを停止し、前記カウントコードを、前記第２の画素のリセット状態と、前記第２の画素の電荷を転送した状態との差分となるアナログデジタル変換結果として保持する
   請求項７に記載の固体撮像素子。
9. 前記第１の画素の電荷の転送に伴う画素信号を増幅する第１の増幅トランジスタと、前記第２の画素の電荷の転送に伴う画素信号を増幅する第２の増幅トランジスタとの接続を切り替えるスイッチをさらに含み、
   前記スイッチは、接続を切り替えることにより、前記第１の増幅トランジスタと、前記第２の増幅トランジスタとにより、前記第１の画素と、前記第２の画素とのそれぞれの画素信号を出力するソースフォロワ回路を形成する
   請求項１に記載の固体撮像素子。
10. 入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、
    前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、
    前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、
    前記アナログデジタル変換部は、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する
    撮像装置。
11. 入射した光の光量に応じて画素信号を発生する画素が配置されてなる画素アレイ部と、
    前記画素アレイ部に配置された第１の画素および第２の画素によって形成される差動回路と、
    前記第１の画素のリセット状態、前記第１の画素の電荷を転送した状態、前記第２の画素のリセット状態、前記第２の画素の電荷を転送した状態の、それぞれの前記差動回路の出力をアナログデジタル変換するアナログデジタル変換部とを含み、
    前記アナログデジタル変換部は、前記第１の画素の電荷を転送した状態、および前記第２の画素のリセット状態の前記差動回路の出力を、同時にアナログデジタル変換する
    電子機器。

Images