JP5883082B2 - 放射線撮像装置 - Google Patents

放射線撮像装置 Download PDF

Info

Publication number
JP5883082B2
JP5883082B2 JP2014139997A JP2014139997A JP5883082B2 JP 5883082 B2 JP5883082 B2 JP 5883082B2 JP 2014139997 A JP2014139997 A JP 2014139997A JP 2014139997 A JP2014139997 A JP 2014139997A JP 5883082 B2 JP5883082 B2 JP 5883082B2
Authority
JP
Japan
Prior art keywords
switch
signal
pixel
imaging
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014139997A
Other languages
English (en)
Other versions
JP2015019366A (ja
Inventor
貴史 山▲崎▼
貴史 山▲崎▼
松本 和正
和正 松本
齋藤 秀彦
秀彦 齋藤
可菜子 堂脇
可菜子 堂脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014139997A priority Critical patent/JP5883082B2/ja
Publication of JP2015019366A publication Critical patent/JP2015019366A/ja
Application granted granted Critical
Publication of JP5883082B2 publication Critical patent/JP5883082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、放射線撮像装置に関する。
近年、デジタル放射線撮像装置の分野では、イメージインテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを押さえることを目的に光電変換素子を用いた等倍光学系の大面積フラットパネル式のセンサが普及している。光電変換素子を用いた撮像装置には、アモルファスシリコン型、CCD型やCMOS型がある。ガラス基板上のアモルファスシリコン半導体を使った撮像素子は大画面のものを作成しやすい。しかしその反面、アモルファスシリコンは単結晶シリコン半導体基板に比べガラス基板上の半導体基板の微細加工が難しく、その結果、出力信号線の容量が大きくなるなど半導体特性が十分ではない。CCD型の撮像装置については、完全空乏型で高感度であるが、大画面の撮像装置としては電荷転送の転送段数が増加し、消費電力がCMOS型の撮像素子に比較して10倍以上大きくなるなど大画面化には不向きである。
特許文献1では、大面積フラットパネル式のセンサとして、光電変換素子にCMOS型撮像素子を使用し、シリコン半導体ウエハからCMOS型の光電変換素子を矩形状に切り出した矩形撮像素子をタイリングすることにより大面積の撮像を実現している。CMOS型撮像素子は、微細加工によりアモルファスシリコンより高速読み出しが可能で、さらに高感度が得られる。またCMOS型撮像素子は、CCD型撮像素子のような電荷転送の転送段数や消費電力に問題が無く大面積化が容易であり、大面積フラットパネル式のセンサとして、優位性が高いことが知られている。
また、特許文献2にはCMOS型撮像素子内の画素加算回路と感度切り換えスイッチを使用した構成が開示されている。
特開2002−344809号公報 特開2006−319529号公報
しかしながら、画素加算および感度切り替えを両立したCMOS型撮像素子において、例えば、高感モードで駆動を行った場合に、感度切り換えスイッチはオフとなり、ダイナミックレンジ拡大用容量の片端はオープンとなりフローティングとなる。このフローティングとなっている容量に蓄積される電荷は不定であるため、CMOS型撮像素子の回路内に不定電位が発生する。動画撮影においてCMOS型撮像素子の回路内に不定な電位が存在すると、CMOS型撮像素子回路内のMOSトランジスタのゲート−ソース間の微量リークなどが不定となり、各フレームのランダムノイズとして影響する。
また、CMOS型撮像素子はオフセット値を持ち、光を照射しなくともゼロでない値を各画素が光信号として出力する。光を照射しないで取得した光信号データをCMOS型撮像素子の固定パターンノイズ(FPN)パターンとし、動画像を取得する際に得た光信号データからFPNパターンを減算する方法がある。しかし、動画撮影ごとのフローティング部の電位は時間と共に変化するため、FPNパターンを撮影以前に取得したCMOS型撮像素子内のフローティング部の電位と、実際に動画像を取得した際のフローティング部の電位にも差が生じる。これが原因で、FPNパターンと、FPN補正を行う動画像データにフローティング部の不定電位に起因するノイズ成分の差が生じ、正しいFPN補正を行うことができない。
そこで、本発明では、CMOS型撮像素子の画素回路内のフローティング部の不定の電位を固定するために撮像部による撮像前のタイミングにおいて電源の所定の電圧で不定電位を固定する駆動を行う(電位固定駆動)。電位固定駆動により画素回路内のフローティング部の不定電位を固定し、ノイズ成分を低減することを可能にする放射線撮像装置を提供することを目的とする。
上記の目的を達成する本発明の一つの側面にかかる放射線撮像装置は、フォトダイオードで発生した電荷に応じた電圧を出力するための画素アンプと、前記電圧に応じた電荷を信号用ホールド容量にサンプルホールドさせるための信号用サンプルホールドスイッチと、前記画素アンプと前記フォトダイオードとの間に所定の電圧を供給するためのスイッチ手段と、を各々が有する複数の画素回路が配列された撮像手段と、
前記複数の画素回路に前記信号用ホールド容量に保持された電荷に応じた信号を出力させる撮像を複数回行うように前記複数の画素回路の動作を制御する撮像制御手段と、
を備える放射線撮像装置であって、
前記撮像制御手段は、放射線撮像装置の動作を制御するシステム制御部と通信する通信手段を有し、
前記撮像制御手段は、前記システム制御部から送信された前記画素回路の電源を投入する指示の受信に応じて前記画素アンプ、前記信号用サンプルホールドスイッチ、及び、前記スイッチ手段を動作させて、前記信号用ホールド容量の電位を前記所定の電圧に応じた電位で固定化させる電位固定駆動を実行させることを特徴とする。
本発明によれば、撮像手段による撮像前のタイミングで電源の所定の電圧で画素回路内のフローティング部の不定の電位を固定し、ノイズ成分を低減することが可能になる。
第1の実施形態における画素回路の駆動タイミングを示す図。 第2の実施形態における画素回路の駆動タイミングを示す図。 第3実施形態にかかる放射線撮像装置の概略的な構成を示す図。 第4実施形態にかかる放射線撮像装置の概略的な構成を示す図。 第4実施形態にかかる放射線撮像装置における撮像制御部の駆動手順の流れを示す図である。 CMOS撮像素子の画素回路の構成を例示する図。 CMOS撮像素子の画素回路の駆動タイミングチャート。 (a)CMOS型撮像素子の画素回路における加算回路の構成を例示する図、(b)加算回路で接続されたCMOS型撮像素子の模式的構成図。 (a)第1実施形態にかかる放射線撮像装置の構成を例示する図、(b)CMOS型撮像素子の1画素分の画素回路の機能構成を示す図。
(第1実施形態)
本発明の実施形態にかかる放射線撮像装置204の構成を図9(a)、(b)に示す。図9(a)に示す放射線撮像装置204は、複数のCMOS型撮像素子202により構成される撮像部210と、複数のCMOS型撮像素子202のそれぞれの動作を制御する撮像制御部201とを有する。図9(b)はCMOS型の光電変換素子を矩形状に切り出した矩形撮像素子のタイリングに用いられるCMOS型撮像素子の1画素分の画素回路の機能構成を示す図である。画素回路を、2次元領域内にm行n列(m、nは2以上の自然数)を配置して撮像部210は構成されている。画素回路のスイッチ部910は、所定の電圧を供給する電源と動作時に接続し非動作時に電源との接続を遮断する。蓄積部920は入力された放射線信号に対応した1画素分の信号を蓄積する。除去部930は蓄積部920に蓄積されている信号からノイズを除去する。保持部940は除去部930によりノイズが除去された信号を保持し、出力することが可能である。加算部950は保持部940で保持されている信号と、隣り合うa個(aは2以上の自然数)の他の画素回路の保持部で保持されている信号との加算処理を行う。撮像制御部201は撮像部210を構成するそれぞれの画素回路の動作を制御することが可能である。撮像部210による撮像前のタイミングで、撮像制御部201は、画素回路を構成するスイッチ部910、蓄積部920、除去部930、保持部940、および加算部950を動作させる。そして、撮像制御部201は、スイッチ部910を介して接続される電源の所定の電圧を、蓄積部920、除去部930、保持部940、および加算部950に設定する(電位固定駆動)。電位固定駆動により、撮像部210の撮像前のタイミングで、電源の所定の電圧で画素回路内の蓄積部920、除去部930、保持部940及び加算部950の不定電位を固定し、ノイズ成分を低減し、固定パターンノイズの補正を精度良く行うことが可能になる。以下、CMOS撮像素子の具体的な回路構成を参照して電位固定駆動を説明する。
(CMOS撮像素子の回路構成例)
図6はCMOS型の光電変換素子を矩形状に切り出した矩形撮像素子のタイリングに用いられるCMOS型撮像素子の1画素分の画素回路の一例を示す図である。図6において、PDは光電変換を行うフォトダイオードである。Cfdは、フォトダイオード(PD)により放射線信号から変換された光信号に応じた電荷を蓄積するフローティングディフュージョン(浮遊拡散領域)の容量である。M2はフローティングディフュージョンに蓄積された電荷を放電させるためのリセットMOSトランジスタ(リセットスイッチ)である。リセットスイッチ(M2)は、動作時において所定の電圧としてリセット電圧(VRES)を供給する第1の電源と接続し、非動作時において、第1の電源との接続を遮断する。
M1は高ダイナミックレンジモードと高感度モードとを切り換え、設定するための感度切り換え用MOSトランジスタ(感度切り換えスイッチ)である。C1はダイナミックレンジ拡大用の容量であり、感度切り換えスイッチ(M1)をオンすると電荷の蓄積が可能となる。感度切り換えスイッチ(M1)をオンすると電荷蓄積部(フローティングディフュージョン)の容量(Cfd)が増え、感度は低くなるがダイナミックレンジを拡大することができる。例えば、高感度が必要な透視撮像時には感度切り換えスイッチ(M1)をオフし、高ダイナミックレンジが必要なDSA撮像時などには感度切り換えスイッチ(M1)をオンする。M4はソースフォロアとして動作する増幅MOSトランジスタ(第1の画素アンプ)である。M3は第1の画素アンプ(M4)を動作状態とさせるための選択MOSトランジスタ(選択スイッチ1)である。
第1の画素アンプ(M4)の後段には、リセットスイッチ(M2)のオンによるリセット電圧(VRES)との接続で発生するリセットノイズ(kTCノイズ)を除去するクランプ回路(ノイズ除去回路)が設けられている。Cclはクランプ容量で、M5はクランプ用MOSトランジスタ(クランプスイッチ)である。クランプスイッチ(M5)は、動作時において所定の電圧としてクランプ電圧(VCL)を供給する第2の電源と接続し、非動作時において、第2の電源との接続を遮断する。M7はソースフォロアとして動作する増幅MOSトランジスタ(第2の画素アンプ)である。M6は第2の画素アンプ(M7)を動作状態とするための選択MOSトランジスタ(選択スイッチ2)である。
第2の画素アンプ(M7)の後段には2つのサンプルホールド回路が設けられている。M8は光信号蓄積用のサンプルホールド回路(第1のサンプルホールド回路)を構成する、サンプルホールド用MOSトランジスタ(サンプルホールドスイッチS)である。CSは光信号用ホールド容量である。M11はノイズ信号蓄積用のサンプルホールド回路(第2のサンプルホールド回路)を構成する、サンプルホールドMOSトランジスタ(サンプルホールドスイッチN)である。CNはノイズ信号用ホールド容量である。M10はソースフォロアとして動作する光信号の増幅MOSトランジスタ(画素アンプS)である。画素アンプS(第3の画素アンプ)は、光信号蓄積用のサンプルホールド回路(第1のサンプルホールド回路)に保持された光信号電圧を出力する。
M9は画素アンプS(M10)で増幅された光信号をS信号出力線へ出力するためのアナログスイッチ(転送スイッチS)である。M13はソースフォロアとしての動作するノイズ信号の増幅MOSトランジスタ(画素アンプN)である。画素アンプN(第4の画素アンプ)は、ノイズ信号蓄積用のサンプルホールド回路(第2のサンプルホールド回路)に保持されたノイズ信号電圧を出力する。M12は画素アンプN(M13)で増幅されたノイズ信号をN信号出力線へ出力するためのアナログスイッチ(転送スイッチN)である。
選択スイッチ1(M3)および選択スイッチ2(M6)のゲートにEN信号入力部が接続され、EN信号入力部から入力されるEN信号により第1の画素アンプ(M4)および第2の画素アンプ(M7)の動作状態が制御される。EN信号がハイレベルの時、第1の画素アンプ(M4)、第2の画素アンプ(M7)は同時に動作状態となる。一方、EN信号がローレベルの時、第1の画素アンプ(M4)、第2の画素アンプ(M7)は同時に停止状態となる。WIDE信号入力部は、感度切り換えスイッチ(M1)のゲートに接続され、WIDE信号入力部から入力されるWIDE信号により感度の切換が制御される。WIDE信号がローレベルの時は、感度切り換えスイッチがオフし高感度モードとなる。一方、WIDE信号がハイレベルの時は、感度切り換えスイッチがオンし低感度モードとなる。PRES信号は、リセットスイッチ(M2)をオンしてフローティングディフュージョン容量(Cfd)に蓄積された電荷を放電させるリセット信号である。PCL信号はクランプスイッチ(M5)を制御する信号で、PCL信号がハイレベルのときクランプスイッチ(M5)がオンし、クランプ容量(Ccl)を基準電圧としてのクランプ電圧(VCL)にセットする。TS信号は光信号サンプルホールド制御信号で、TS信号をハイレベルとし、サンプルホールドスイッチS(M8)をオンすることにより、この光信号が第2の画素アンプ(M7)を通して容量CSに一括転送される。
次いで、全画一括でTS信号をローレベルとし、サンプルスイッチS(M8)をオフすることで、サンプルホールド回路への光信号電荷の保持を終了する。TN信号はノイズ信号サンプルホールド制御信号で、TN信号をハイレベルとし、サンプルホールドスイッチN(M11)をオンすることでこのノイズ信号が第2の画素アンプ(M7)を通して容量CNに一括転送される。次いで、全画一括でTN信号をローレベルとし、サンプルスイッチN(M11)をオフすることで、サンプルホールド回路へのノイズ信号電荷の保持を終了する。
(CMOS撮像素子の駆動例)
図7は図6の画素回路において電位固定駆動が実行されない場合の、動画撮像時の駆動タイミングを例示するタイミングチャートである。以下、動画像撮像において、光信号用ホールド容量CSおよびノイズ信号用ホールド容量CNに電荷がサンプルホールドされるまでの制御信号の立ち上がり、立下りのタイミングについて図7を用いて説明する。
時刻(t0)で蓄積開始駆動が始まる。蓄積開始駆動はリセットとクランプを行う駆動である。まず、時刻(t0)でEN信号をローレベルからハイレベルにし、第1の画素アンプ(M4)、第2の画素アンプ(M7)を動作状態にする。次に、信号PRESをローレベルからハイレベルにし、フォトダイオードPDをリセット電圧(VRES)に接続してリッセットを行う。次に、PRES信号をハイレベルからローレベルにしてリセットを終了し、クランプ容量(Ccl)の第1の画素アンプ(M4)側にリセット電圧(VRES)がセットされる。
次に、時刻(t1)でPCL信号をローレベルからハイレベルにすることによりクランプスイッチ(M5)をオンし、クランプ容量(Ccl)の第2の画素アンプ(M7)側にクランプ電圧(VCL)がセットされる。時刻(t2)でPCL信号をハイレベルからローレベルにすることによりクランプスイッチ(M5)をオフにする。クランプ電圧(VCL)と、リセット電圧(VRES)との差分の電圧に応じた電荷がクランプ容量(Ccl)に蓄積されクランプが終了する。時刻(t2)で蓄積開始駆動が終了する。
蓄積開始駆動を終了し、時刻(t2)から光電変換部(フローティングディフュージョン容量(Cfd))の蓄積が開始される。タイリングされたCMOS型撮像素子は、動画撮像時に撮像素子間、走査線間の時間的スイッチングのずれにより発生する画像ズレを防止するために、タイリングされた各撮像素子の全ての画素を一括して同一のタイミング、同一の期間で蓄積開始駆動が行われる。その後一括してフォトダイオードPDで発生した光電荷がフローティングディフュージョン容量(Cfd)に蓄積される。時刻(t0)から(t2)までの蓄積開始駆動において、リセットスイッチ(M2)のオンによるリセット電圧(VRES)との接続でリセットノイズ(kTCノイズ)が発生する。このリセットノイズ(kTCノイズ)は、クランプ回路のクランプ容量(Ccl)の第2の画素アンプ(M7)側がクランプ電圧(VCL)で固定されていることによりリセットノイズは除去される。
次に、時刻(t3)で初期駆動が始まる。EN信号をローレベルからハイレベルにして、選択スイッチ1(M3)、選択スイッチ2(M6)をオンする。これによりフローティングディフュージョン容量(Cfd)に蓄積されている電荷は電荷/電圧変換され、変換された電圧はソースフォロアとして動作する第1の画素アンプ(M4)からクランプ容量(Ccl)に出力される。第1の画素アンプ(M4)から出力される電圧はリセットノイズを含む。クランプ回路によりリセット時に第2の画素アンプ(M7)側をクランプ電圧(VCL)にセットしているので、リセットノイズを含む電圧は、リセットノイズが除去された光信号電圧となって第2の画素アンプ(M7)に出力される。次に、サンプルホールド制御信号TSをハイレベルとし、サンプルホールドスイッチS(M8)をオンすることで、光信号電圧は第2の画素アンプ(M7)を通して光信号用ホールド容量(CS)に一括転送される。
時刻(t4)でTS信号をハイレベルからローレベルとし、サンプルホールドスイッチS(M8)をオフすることで、光信号用ホールド容量(CS)に光信号電圧に対応した応じた電荷(光信号電荷)がサンプルホールドされる。
次に時刻(t4)でリセット信号PRESをローレベルからハイレベルとし、リセットスイッチ(M2)をオンし、フローティングディフュージョン容量(Cfd)をリセット電圧(VRES)に応じた電位でリセットする。時刻(t5)でリセット信号PRESをハイレベルからローレベルとしてリセットを完了する。このとき、クランプ容量(Ccl)の第1の画素アンプ(M4)側にリセット電圧(VRES)がセットされる。
次に時刻(t5)でPCL信号をローレベルからハイレベルとする。これによりクランプスイッチ(M5)がオンし、クランプ容量(Ccl)の第2の画素アンプ(M7)側にクランプ電圧(VCL)がセットされる。クランプ電圧(VCL)と、リセット電圧(VRES)との差分の電圧に応じた電荷がクランプ容量(Ccl)に蓄積される。
また時刻(t5)において、TN信号をローレベルからハイレベルとし、サンプルホールドスイッチN(M11)をオンすることで、クランプ電圧(VCL)にセットされた時に生じたノイズ信号電圧をノイズ信号用ホールド容量(CN)に転送する。
時刻(t6)で、TN信号をハイレベルからローレベルとし、サンプルホールドスイッチN(M11)をオフすることで、ノイズ信号のノイズ信号用ホールド用容量(CN)にノイズ信号電圧に応じた電荷(ノイズ信号電荷)がサンプルホールドされる。また、時刻(t6)においてEN信号、PCL信号をハイレベルからローレベルとし、初期駆動を終了する。初期駆動は全画素を一括して行う。
初期駆動の後、時刻(t7)にて再び蓄積開始駆動が行われ、現フレーム(Nフレーム(N:自然数))の次のフレーム(N+1フレーム)におけるフォトダイオードPDの蓄積を開始させる。光信号およびノイズ信号の走査は画素ごとに行われる。転送スイッチS(M9)と、転送スイッチN(M12)とをオンすることにより、光信号用ホールド容量(CS)の電荷に応じた光信号電圧と、ノイズ信号用ホールド用容量(CN)の電荷に応じたノイズ信号電圧とが出力される。光信号用ホールド容量(CS)の電荷に応じた光信号電圧は、画素アンプS(M10)を介して光信号出力線に転送される。ノイズ信号用ホールド用容量(CN)の電荷に応じたノイズ信号電圧は、画素アンプN(M13)を介して、ノイズ信号出力線に転送される。
光信号出力線に転送された光信号電圧と、ノイズ信号出力線に転送されたノイズ信号電圧とは、光信号出力線とノイズ信号出力線とに接続された不図示の作動入力アンプで減算され、両者の差分が求められる。ノイズ信号電圧は、例えば、画素アンプでの熱ノイズ、1/fノイズ、温度差、プロセスのばらつきによる固定パターンノイズ(FPN)に対応するものである。作動入力アンプでの減算処理により光信号電圧から固定パターンノイズ(FPN)が除去される。現フレームに関するノイズ信号電圧および光信号電圧の転送可能な期間は、サンプルホールド終了時(t6)から、次のフレームに関する光信号電荷がサンプルホールドされる時刻(t9)までの間である。
図6の回路において、フローティングディフュージョン容量(Cfd)の蓄積開始のタイミングは、図7の時刻(t2)や時刻(t8)でPCL信号をローレベルにしてクランプが完了した時点である。また蓄積終了のタイミングは、時刻(t4)や時刻(t10)でTS信号をハイレベルからローレベルにして光信号電圧をサンプルホールドした時点である。光信号電圧およびノイズ信号電圧をサンプルホールドする初期駆動701と初期駆動702との間に、蓄積時間開始のための蓄積開始駆動または初期駆動を挿入することにより、蓄積時間を制限することができる。図7の例では時刻(t7)のタイミングで蓄積開始駆動703を挿入している。光信号電圧のサンプルホールドの周期は時刻(t4)から時刻(t10)までであるのに対し、蓄積時間を、時刻(t2)から時刻(t4)までと同じ時間である時刻(t8)から時刻(t10)までの時間に制限している。
画素回路は光信号蓄積用のサンプルホールド回路(第1のサンプルホールド回路)と、他の画素回路の光信号蓄積用のサンプルホールド回路(第3のサンプルホールド回路)とを接続し光信号電圧を加算する第1の加算回路を有する。画素回路はノイズ信号のサンプルホールド回路(第2のサンプルホールド回路)と、他の画素回路のノイズ信号のサンプルホールド回路(第4のサンプルホールド回路)とを接続しノイズ信号電圧を加算する第2の加算回路を有する。
図8(a)はCMOS型撮像素子の画素回路における加算回路(第1の加算回路、第2の加算回路)の構成を例示する図である。図8(a)では、2回路分の画素回路801、802を簡略表示した回路構成に加算回路(第1の加算回路、第2の加算回路)を挿入した回路構成を例示している。フォトダイオード160、161のそれぞれは図6のフォトダイオードPDにあたる。162、163、166、167、172および173はそれぞれの回路においてソースフォロアとして動作する増幅MOSトランジスタ(画素アンプ)である。画素アンプ162、163は図6の第1の画素アンプ(M4)にあたり、画素アンプ166、167は図6の第2の画素アンプ(M7)にあたる。画素アンプ172、173は図6の画素アンプS(M10:第3の画素アンプ)、画素アンプN(M13:第4の画素アンプ)にあたる。164、165はそれぞれの画素回路のクランプ容量であり、図6のクランプ容量(Ccl)にあたる。168、169は、それぞれの画素回路の光信号電圧もしくはノイズ信号電圧を蓄積するためのサンプルホールド回路を構成するサンプルMOSトランジスタ(サンプルホールドスイッチ)である。サンプルホールドスイッチ168、169は図6のサンプルホールドスイッチS(M8)もしくはサンプルホールドスイッチN(M11)にあたる。170、171は光信号用ホールド容量もしくはノイズ信号用ホールド容量であり、図6の光信号用ホールド容量(CS)もしくはノイズ信号用ホールド容量(CN)にあたる。加算回路150は、画素回路801側の光信号用ホールド容量(ノイズ信号用ホールド容量)と加算回路151とを接続している。加算回路151は、画素回路802側の光信号用ホールド容量(ノイズ信号用ホールド容量)と加算回路150を接続している。簡略表示のため、図8(a)において加算回路150、151は夫々1つの回路素子として示されているが、光信号電圧を加算する第1の加算回路と、ノイズ信号電圧を加算する第2の加算回路に対応する回路素子が配置される。
図8(b)は加算回路(第1の加算回路、第2の加算回路)で接続されたCMOS型撮像素子の模式的構成を示す図であり、図6に示した画素回路を矩形“□”で示している。図8(a)の点線で囲まれた部分と図8(b)の点線で囲まれた部分とは同じ回路部を示している。
図8(b)に示すように、隣り合う画素ごとの光信号用ホールド容量もしくはノイズ信号用ホールド容量を接続し、画素加算を行う。これにより画素情報を捨てることなく走査する画素を減らし、より高速なフレームレートでの信号の読み出しを可能としている。加算信号をLowレベル(ローレベル)からHighレベル(ハイレベル)にすると、加算信号ラインに接続された加算用のMOSトランジスタも全て動作可能(ON)になる。図8(b)において、ADD信号をハイレベル、ADD1信号をローレベルにすると、画素サイズ2×2の画素加算を行うことができる。また、ADD信号をハイレベル、ADD1信号をハイレベルにすると4×4の画素加算を行うことができる。さらに、ADD信号、ADD信号1、およびADD2信号をハイレベルにすると8×8の画素加算を行うことができる。
(CMOS撮像素子の駆動制御)
次に、本発明の特徴となる電位固定駆動を行なうCMOS撮像素子の駆動制御を図1のタイミングチャートの参照により説明する。図1は、図6および図8に示すCMOS型撮像素子の1画素分の画素回路において、動画撮像時の1枚目から2枚目の撮像を行う際の駆動波形のタイミングチャートを示している。画素回路の設定は、高感度で、画素加算なしであり、図1の駆動をCMOS型撮像素子内にて全画素一括で行うものとする。
図1のタイミングチャートを時系列に説明する。本実施形態では、CMOS型撮像素子の画素回路内のフローティング部の不定の電位を固定するために撮像部による撮像前のタイミングにおいて電源の所定の電圧で不定電位を固定する駆動を行う(電位固定駆動)。まず、時刻(t11)において、EN信号、TS信号、PRES信号、PCL信号、TN信号、WIDE信号をローレベルからハイレベルとする。これによりリセットスイッチ(M2)、クランプスイッチ(M5)、サンプルホールドスイッチS(M8)、サンプルホールドスイッチN(M11)、感度切り換えスイッチ(M1)、選択スイッチ1(M3)、選択スイッチ2(M6)がオンする。図6において、画素回路の入力側から転送スイッチS(M9)、転送スイッチN(M12)までの出力側のフローティング部にそれぞれ安定した電位が印加される。画素回路の全てのフローティング部をそれぞれ安定した電位で固定化した後に、時刻(t12)において、EN信号、TS信号、PRES信号、PCL信号、TN信号、WIDE信号をハイレベルからローレベルとする。これによりリセットスイッチ(M2)、クランプスイッチ(M5)、サンプルホールドスイッチS(M8)、サンプルホールドスイッチN(M11)、感度切り換えスイッチ(M1)、選択スイッチ1(M3)、選択スイッチ2(M6)がオフする。これにより図6において、画素回路の入力側から転送スイッチS(M9)、転送スイッチN(M12)までの出力側の全てのフローティング部はそれぞれ安定した電位で固定(クランプ)される。
更に、時刻(t12)において、ADD、ADD1、ADD2をローレベルからハイレベルにし、加算回路150、加算回路151(図8(b))をオンさせる。これにより、図8(b)に示す画素回路の全てのフローティング部に安定した電位が設定される。図8(b)に示す画素回路の全てのフローティング部を安定した電位で固定化するために、時刻(t13)において、ADD、ADD1、ADD2をハイレベルからローレベルとする。これにより図8(b)に示す画素回路のフローティング部は安定した電位に固定される。CMOS型撮像素子内の画素回路の全てのフローティング部が、固定された電位になる。図1の時刻(t11)から時刻(t12)までに電位固定駆動が実行される。
次に蓄積開始駆動を行う。蓄積開始駆動は、図1の時刻(t14)から時刻(t16)までのリセットとクランプとを行う駆動である。まず、時刻(t14)でEN信号をローレベルからハイレベルにし、第1の画素アンプ(M4)、第2の画素アンプ(M7)を動作状態にする。次にリセット信号(PRES信号)をローレベルからハイレベルにしてリセットスイッチがオンすると、フローティングディフュージョン容量(Cfd)はリセット電圧(VRES)との接続によりリセットされる。時刻(t15)において、PRES信号をハイレベルからローレベルにしてリセットを終了し、クランプ容量(Ccl)の第1の画素アンプ(M4)側にリセット電圧(VRES)がセットされる。
時刻(t15)において、PCL信号をローレベルからハイレベルにすることによりクランプスイッチ(M5)をオンし、クランプ容量(Ccl)の第2の画素アンプ(M7)側にクランプ電圧(VCL)がセットされる。
時刻(t16)でPCL信号をハイレベルからローレベルにすると、クランプスイッチ(M5)はオフし、クランプ電圧(VCL)と、リセット電圧(VRES)との差分の電圧に応じた電荷がクランプ容量(Ccl)に蓄積されクランプが終了する。時刻(t16)で蓄積開始駆動は終了する。
一方、時刻(t16)からフローティングディフュージョン容量(Cfd)の蓄積が開始される。タイリングされたCMOS型撮像素子は、動画撮像時に撮像素子間、走査線間の時間的スイッチングのずれにより発生する画像ズレを防止するために、タイリングされた各撮像素子の全ての画素を一括して同一のタイミング、同一の期間で蓄積開始駆動が行われる。その後一括してフォトダイオードPDで発生した光電荷がフローティングディフュージョン容量(Cfd)に蓄積される。時刻(t14)から時刻(t16)までの蓄積開始駆動においてリセットスイッチ(M2)のオンによるリセット電圧(VRES)との接続でリセットノイズ(kTCノイズ)が発生する。このリセットノイズ(kTCノイズ)は、クランプ回路のクランプ容量(Ccl)の第2の画素アンプ(M7)側がクランプ電圧(VCL)で固定されていることによりリセットノイズは除去される。
時刻(t17)で始まる初期駆動について説明する。EN信号をローレベルからハイレベルにして、選択スイッチ1(M3)および選択スイッチ2(M6)をオンする。これにより、フローティングディフュージョン容量(Cfd)に蓄積されている電荷は電荷/電圧変換され、変換された電圧はソースフォロアとして動作する第1の画素アンプ(M4)からクランプ容量(Ccl)に出力される。第1の画素アンプ(M4)から出力される電圧はリセットノイズを含むが、第2の画素アンプ(M7)側がクランプ電圧(VCL)で固定されていることによりリセットノイズは除去される。セットノイズが除去された光信号電圧は第2の画素アンプ(M7)に出力される。
時刻(t17)でサンプルホールド制御信号TSをローレベルからハイレベルとし、サンプルホールドスイッチS(M8)をオンすることで、光信号電圧は第2の画素アンプ(M7)を通して光信号用ホールド容量(CS)に一括転送される。
時刻(t18)でTS信号をハイレベルからローレベルとし、サンプルホールドスイッチS(M8)をオフすることで、光信号用ホールド容量(CS)に光信号電圧に対応した光信号電荷がサンプルホールドされる。
次に時刻(t18)でリセット信号PRESをローレベルからハイレベルとし、リセットスイッチ(M2)をオンし、フローティングディフュージョン容量(Cfd)をリセット電圧(VRES)に応じた電荷でリセットする。時刻(t19)でリセット信号PRESをハイレベルからローレベルとしリセットを完了する。クランプ容量(Ccl)の第1の画素アンプ(M4)側にリセット電圧(VRES)がセットされる。
次に、時刻(t19)で、PCL信号をローレベルからハイレベルとする。これによりクランプスイッチ(M5)がオンし、クランプ容量(Ccl)の第2の画素アンプ(M7)側にクランプ電圧(VCL)がセットされる。クランプ電圧(VCL)と、リセット電圧(VRES)との差分の電圧に応じた電荷がクランプ容量(Ccl)に蓄積される。
また、時刻(t19)において、TN信号をローレベルからハイレベルとし、サンプルホールドスイッチN(M11)をオンすることで、クランプ電圧(VCL)にセットされた時に生じたノイズ信号電圧をノイズ信号用ホールド容量(CN)に転送する。
時刻(t20)で、TN信号をハイレベルからローレベルとし、サンプルホールドスイッチN(M11)をオフすることで、ノイズ信号のノイズ信号用ホールド用容量(CN)にノイズ信号電圧に対応したノイズ信号電荷がサンプルホールドされる。また、時刻(t20)においてEN信号、PCL信号をハイレベルからローレベルとし、初期駆動を終了する。初期駆動は全画素を一括して行う。
初期駆動の後、時刻(t21)にて再び蓄積開始駆動が行われ、現フレーム(Nフレーム(N:自然数))の次のフレーム(N+1フレーム)におけるフローティングディフュージョン容量(Cfd)の蓄積を開始させる。光信号およびノイズ信号の走査は画素ごとに行われる。転送スイッチS(M9)と、転送スイッチN(M12)とをオンすることにより、光信号用ホールド容量(CS)の光信号電圧と、ノイズ信号用ホールド用容量(CN)のノイズ信号電圧とが出力される。すなわち、光信号用ホールド容量(CS)の光信号電圧は、画素アンプS(M10:第3の画素アンプ)を介して、光信号出力線に転送される。また、ノイズ信号用ホールド用容量(CN)のノイズ信号電圧は、画素アンプN(M13:第4の画素アンプ)を介してノイズ信号出力線に転送される。
ノイズ信号出力線に転送されたノイズ信号電圧と光信号出力線に転送された光信号電圧とは、ノイズ信号出力線と光信号出力線とに接続された不図示の作動入力アンプで減算され、両者の差分が求められる。ノイズ信号電圧は、例えば、画素アンプでの熱ノイズ、1/fノイズ、温度差、プロセスのばらつきによる固定パターンノイズ(FPN)に対応するものである。作動入力アンプでの減算処理により光信号電圧から固定パターンノイズ(FPN)が除去される。
現フレームのノイズ信号電圧及び光信号電圧の転送可能な期間は、サンプルホールド終了時(t20)から、光信号用ホールド容量(CS)に、次のフレームの光信号電荷が再びサンプルホールドされる(t23)までの間である。
差動入力アンプにより減算処理されて求められた光信号は、光を照射しない条件で予め取得した光信号のFPNパターンにより、更にFPN補正が施される。
図1の駆動では高感度設定で画素加算も行わないため、蓄積開始駆動後は感度切り換えスイッチ(M1)、加算回路150、加算回路151をオンせず、容量(C1)および加算回路150と加算回路151の間はフローティング部のままである。しかし、容量(C1)及び加算回路150と加算回路151の間の電位を動画像の撮像前に固定することで、回路内の不定電位によって、撮像画像のバックグラウンドに発生するランダムなノイズの一部を固定化している。ランダムノイズの一部を固定化することにより、FPNパターンを取得した時のCMOS型撮像素子回路内のフローティング部の電位と、実際に動画像を取得した際のフローティング部の電位に差がないため、精度のよいFPN補正を行うことができる。
図6の回路において、フローティングディフュージョン容量(Cfd)の蓄積開始のタイミングは、図1の時刻(t16)または(t22)でPCL信号をローレベルにしてクランプが完了した時点である。また蓄積終了のタイミングは、時刻(t18)または(t24)でTS信号をローレベルにて光信号をサンプルホールドした時点である。光信号およびノイズ信号をサンプルホールドする初期駆動101と初期駆動102の間に、蓄積時間開始のための蓄積開始駆動または初期駆動を挿入することにより、蓄積時間を制限することができる。
図1の例では時刻(t21)のタイミングで蓄積開始駆動103を挿入している。光信号のサンプルホールドの周期は時刻(t18)から時刻(t24)までであるのに対し、蓄積時間を、時刻(t16)から時刻(t18)までと同じ時間の時刻(t22)から時刻(t24)までの時間に制限される。ただし、時刻(t21)のタイミングで初期駆動を挿入する場合は、走査期間は(t20)から初期駆動が開始し光信号電荷がサンプルホールドされる前の時刻(t21)までの間に制限される。要求する蓄積時間とサンプル周期が同じ場合は時刻(t21)から時刻(t22)までの蓄積開始駆動を挿入せず、時刻(t21)から初期駆動を開始させる。
(低感度モード、画素加算無し)
次に、画素回路の感度の設定を低くし、ダイナミックレンジを拡張させた場合の画素回路の動作モード(低感度モード(高ダイナミックレンジモード))を説明する。画素加算は行わないものとする。WIDE信号以外は図1に示したタイミングチャートと同様の駆動タイミングで動作するので、図1との相違点を、図1と図6を用いて説明する。時刻(t14)でWIDE信号をローレベルからハイレベルにし、感度切り換えスイッチ(M1)をオンする。これによりフローティングディフュージョン容量(Cfd)と容量(C1)とが並列に接続され、フローティングノード部の容量が増え、感度が低下する代わりにダイナミックレンジが拡張される。WIDE信号は図1の時刻(t14)でローレベルからハイレベルになった後、撮像が終了するまでハイレベルのままである。これにより、撮像中は常に感度が低いがダイナミックレンジが拡張された状態となる。感度を低くした時は、加算回路150と加算回路151の間がフローティング部となる。しかしながら、動画像の撮像前に、撮像手段による撮像前のタイミングで電源の所定の電圧で画素回路内のフローティング部の不定の電位を固定することで、ノイズ成分を低減することが可能になる。
(高感度モード、画素加算有り)
次に、画素加算の例として、2×2の画素加算を例にして説明する。感度は高感度モードであるとする。2×2の画素加算の例において、ADD信号以外は図1に示したタイミングチャートと同様であるので、図1との相違点を、図1と図6、図8を用いて説明する。時刻(t20)において、撮像制御部201は、TN信号をハイレベルからローレベルにして、サンプルホールドスイッチN(M11)をオフにして、ノイズ信号成分のノイズ信号用ホールド容量(CN)への蓄積が終了する。その後、ADD信号をハイレベルにし、加算回路150および加算回路151をオンする。このとき図8(b)のADD信号ラインに接続されたMOSトランジスタも全てオンする。これにより、時刻(t18)において光信号用ホールド容量(CS)へ蓄積が終了した光信号とともに、ノイズ信号用ホールド容量(CN)へ蓄積が終了したノイズ信号について、2×2の画素加算が行われる。撮像制御部201は、ADD信号を、時刻(t23)においてハイレベルからローレベルにする。光信号とノイズ信号の走査期間は隣り合う2×2の画素が画素加算状態となる。
図7のタイミングチャートに従って高感度モードにおける2×2の画素加を行う場合、容量(C1)、図8(b)の4×4の画素加算、8×8の画素加算に用いる加算回路がフローティング部となる。しかしながら、図1のタイミングチャートに従って動画像の撮像前に、電位固定駆動を行うことにより画素回路内のフローティング部の不定の電位を固定し、ノイズ成分を低減することが可能になる。
同様に、4×4の画素加算を行なう場合、撮像制御部201は、時刻(t20)においてADD信号、ADD1信号をローレベルからハイレベルにし、ADD信号ライン、ADD1信号ラインに接続されたMOSトランジスタも全てオンする。これにより、時刻(t18)において光信号用ホールド容量(CS)へ蓄積が終了した光信号とともに、ノイズ信号用ホールド容量(CN)へ蓄積が終了したノイズ信号について、4×4の画素加算が行われる。時刻(t23)において、撮像制御部201は、ADD信号、ADD1信号をハイレベルからローレベルとする。図7のタイミングチャートに従って高感度モードにおける4×4の画素加算を行う場合、容量(C1)および、図8(b)の8×8の画素加算回路がフローティング部となる。しかしながら、図1のタイミングチャートに従って動画像の撮像前に、電位固定駆動を行うことにより画素回路内のフローティング部の不定の電位を固定し、ノイズ成分を低減することが可能になる。
同様に8×8で画素加算を行なう場合、時刻(t20)において撮像制御部201は、ADD信号、ADD1信号、ADD2信号をローレベルからハイレベルにする。ADD信号ライン、ADD1信号ライン、およびADD2信号ラインに接続されたMOSトランジスタも全てオンする。これにより、時刻(t18)において光信号用ホールド容量(CS)へ蓄積が終了した光信号とともに、ノイズ信号用ホールド容量(CN)へ蓄積が終了したノイズ信号について、8×8の画素加算が行われる。撮像制御部201は、時刻(t23)においてADD信号ライン、ADD1信号ライン、およびADD2信号をハイレベルからローレベルとする。図7のタイミングチャートに従って高感度モードにおける8×8の画素加算では、容量(C1)がフローティング部となる。しかしながら、図1のタイミングチャートに従って動画像の撮像前に、電位固定駆動を行うことにより画素回路内のフローティング部の不定の電位を固定し、ノイズ成分を低減することが可能になる。さらにFPN補正も精度よく行なうことが可能になる。
高感度モードにおいては、容量(C1)がフローティング部となるが、感度を低くする場合、撮像制御部201はWIDE信号をローレベルからハイレベルにし、感度切り換えスイッチ(M1)をオンする。これによりフローティングディフュージョン容量(Cfd)と容量(C1)とが並列に接続され、フローティングノード部の容量が増え、感度が低下する代わりにダイナミックレンジが拡張される。感度を低くして、2×2、4×4、8×8の画素加算を行なう場合は、容量(C1)はフローティング部にならない。
感度を低くして2×2の画素加算を行う場合、4×4の画素加算、8×8の画素加算に用いる加算回路がフローティング部となる。感度を低くして4×4の画素加算を行う場合、8×8の画素加算に用いる加算回路がフローティング部となる。これらの場合にも、動画像の撮像前に、電位固定駆動(図1)を行うことにより画素回路内のフローティング部の不定の電位を固定し、ノイズ成分を低減することが可能になる。さらにFPN補正も精度よく行なうことが可能になる。
尚、電位固定駆動においてEN信号、TS信号、PRES信号、PCL信号、TN信号、WIDE信号、ADD信号、ADD1信号、ADD2信号をローレベルからハイレベルにしている。全てのフローティング部を安定した電位にするという目的を達成できれば、各信号のローレベルからハイレベルになるタイミング、ハイレベルからローレベルになるタイミングを変えてもよい。例えば、電位固定駆動におけるEN信号、TS信号、PRES信号、PCL信号、TN信号を初期駆動と同じ駆動パターンとなるように各信号のローレベルになるタイミング、ハイレベルになるタイミングを変えてもよい。また、一つの信号に対して、ハイレベルからローレベルの変換を繰り返し行ってもよい。
また、図1に示した蓄積開始駆動と初期駆動とは異なる駆動パターンであるが、必ずしもこの例に限らず、例えば、蓄積開始駆動は初期駆動と同様の駆動パターンで行うことも可能である。これにより駆動パターンを一つ実装するのみでよくなり、実装の簡易化につながる。また、(t21)からの蓄積開始駆動および(t23)からの初期駆動を行わなくてもよい。これにより1フレームのみの撮像も可能である。
本実施形態によれば、撮像部による撮像前のタイミングで電源の所定の電圧で画素回路内のフローティング部の不定の電位を固定し、ノイズ成分を低減し、固定パターンノイズの補正を精度良く行うことが可能になる。
(第2実施形態)
次に、本発明の第2実施形態にかかるCMOS撮像素子の駆動制御を図2のタイミングチャートの参照により説明する。図2は、図1と同様に、図6および図8に示すCMOS型撮像素子の1画素分の画素回路において、動画撮像時の1枚目から2枚目の撮像を行う際の駆動波形のタイミングチャートを示している。画素回路の設定は、高感度で、画素加算なしである。図2の駆動をCMOS型撮像素子内にて全画素一括で行う。
図2のタイミングチャートは、図1のタイミングチャートと比較して、電位固定駆動に動画撮像開始1枚目の蓄積開始駆動を含めたところに差異がある。以下、図2を時系列に説明する。すべてのフローティング部をそれぞれ安定した電位(固定電位)にするための駆動(電位固定駆動)を行うことは、第1実施形態と同様である。時刻(t25)において、EN信号、TS信号、PRES信号、PCL信号、TN信号、WIDE信号をローレベルからハイレベルにする。これによりリセットスイッチ(M2)、クランプスイッチ(M5)、サンプルホールドスイッチS(M8)、サンプルホールドスイッチN(M11)、感度切り換えスイッチ(M1)、選択スイッチ1(M3)、選択スイッチ2(M6)がオンする。図6において、画素回路の入力側から転送スイッチS(M9)、転送スイッチN(M12)までの出力側の全ての部分にそれぞれ安定した電位が印加される。
CMOS型撮像素子内の全ての電位が固定されてから、時刻(t26)において、TS信号、PCL信号、TN信号、WIDE信号をハイレベルからローレベルとする。選択スイッチ1(M3)およびリセットスイッチ(M2)をオンした状態にしておき、時刻(t26)から蓄積開始駆動を開始させる。
時刻(t26)において、ADD信号、ADD1信号、ADD2信号をローレベルからハイレベルとし、図8(b)に示す画素加算回路の電位を固定する。
時刻(t27)において、PRES信号をハイレベルからローレベルにしてリセットを終了し、クランプ容量(Ccl)の第1の画素アンプ(M4)側にリセット電圧(VRES)がセットされる。時刻(t27)において、PCL信号をローレベルからハイレベルにすることにより、クランプスイッチ(M5)をオンし、クランプ容量(Ccl)の第2の画素アンプ(M7)側にクランプ電圧(VCL)がセットされる。クランプ電圧(VCL)と、リセット電圧(VRES)との差分の電圧に応じた電荷がクランプ容量(Ccl)に蓄積されクランプが終了する。
時刻(t28)において、EN信号、PCL信号、ADD信号、ADD1信号、ADD2信号がハイレベルからローレベルになり、電位固定駆動および蓄積開始駆動を組み合わせた動作が終了する。時刻(t28)において、ADD信号、ADD1信号、ADD2信号は、EN信号、PCL信号と同時にハイレベルからローレベルに制御されている。この場合、図8(b)に示す画素加算回路と、クランプ容量(Ccl)およびフローティングディフュージョン容量(Cfd)とは、TS信号およびTN信号をハイレベルにしない限り電気的に切断されており、このような駆動をさせても問題ない。
時刻(t28)以降は、第1実施形態における図1の時刻(t13)以降と同様の駆動パターンで動作を行う。
電位固定駆動および蓄積開始駆動を組み合わせて画素回路を動作させることにより、電位固定駆動が終了したと同時に、蓄積開始駆動を行うことができる。このため、光電変換素子が電位固定駆動を開始してから一枚目の画像を取得までに要する時間を短縮することが可能になる。
本実施形態によれば、撮像部による撮像前のタイミングで電源の所定の電圧で画素回路内のフローティング部の不定の電位を固定し、ノイズ成分を低減し、固定パターンノイズの補正を精度良く行うことが可能になる。
(第3実施形態)
本発明の第3実施形態にかかる放射線撮像装置の概略的な構成を図3に示す。放射線撮像装置204内の全てのCMOS型撮像素子202(画素回路)は撮像制御部201に接続されており、撮像制御部201からの制御信号によりそれぞれのCMOS型撮像素子202(画素回路)は制御される。放射線撮像装置204は時刻を計測するタイマー205(計時ユニット)を有する。撮像制御部201は、電位固定駆動を行わせるためにCMOS型撮像素子202(画素回路)へ制御信号を送信した時刻を、撮像制御部201に接続されているメモリ203に記憶する。
放射線撮像装置204に電源を投入後、第1の設定による駆動により動画像取得を行ったあと、すぐに第2の設定に変更して動画像取得を行うとする。放射線撮像装置204に電源を投入後、最初に動画像を取得する場合は、CMOS型撮像素子202(画素回路)内の各フローティング部の電位差は不定となり、フローティング部の電位が安定するまでの時間は、必然的に長くなる。しかし、動画像を撮像した後に動画像を再撮像する場合は、一度、電位固定駆動を行っているために、フローティング部の電位を固定化するまでの時間は短くなり、場合によっては電位固定駆動を行わなくてもよい場合がある。電位固定駆動を行うか、行わないか、もしくはどの程度の時間、電位固定駆動を行うのがよいのかは、前回の電位固定駆動を行ってから、どの程度時間が経過したかに依存する。
第1の撮像により動画像を撮像した後に、第2の撮像により動画像を再撮像する際に、撮像制御部201は、現在の時刻とメモリ203に記憶されている時刻とを比較して、電位固定駆動を行った前回の時刻からの経過時間を算出する。電位固定駆動を制御するための基準となる閾値時間は、例えば、事前にメモリ203に記憶しておくことが可能である。あるいは、不図示の操作入力部を介して閾値時間を設定することも可能である。撮像制御部201は、閾値時間(TH)と、算出した経過時間(TE)とを比較して、比較結果に従って電位固定駆動を制御することが可能である。
例えば、経過時間が閾値時間以内の場合(TE≦TH)、撮像制御部201は電位固定駆動を行わないように制御することが可能である。一方、経過時間(TE)が閾値時間(TH)を超える場合(TE>TH)、撮像制御部201は、電位固定駆動を行なうように制御することが可能である。撮像制御部201は画素回路を構成するスイッチ部910、蓄積部920、除去部930及び保持部940を動作させて、スイッチ部910を介して接続される電源の所定の電圧に応じた電位を、蓄積部920、除去部930及び保持部940に設定する。
閾値時間は、動画像の撮像環境や撮像条件に応じて、一つ、あるいは二つ以上(TH1、TH2:TH1<TH2)を用いることが可能である。この場合、撮像制御部201は経過時間(TE)と、第1の閾値時間(TH1)および第2の閾値時間(TH2)とを比較して、比較結果に従って電位固定駆動を制御することが可能である。例えば、経過時間(TE)が第1の閾値時間(TH1)以内の場合(TE≦TH1)、撮像制御部201は電位固定駆動を行わないように制御することが可能である。一方、経過時間(TE)が第1の閾値時間(TH1)を超え、第2の閾値時間(TH2)以内の場合(TH1<TE≦TH2)、撮像制御部201は、第1の電位固定時間(TC1)において電位固定駆動を行なうように制御することが可能である。更に、経過時間(TE)が第2の閾値時間(TH2)を超える場合、撮像制御部201は、第1の電位固定時間(TC1)よりも長い第2の電位固定時間(TC2)において電位固定駆動を行なうように制御することが可能である。上述の例では、複数の閾値時間の例として第1の閾値時間(TH1)、第2の閾値時間(TH2)を用いる例を示したが、本発明の趣旨はこの例に限定されるものではない。例えば、撮像制御部201は、経過時間(TE)と、N(自然数)個の閾値時間を用いて、多段的に電位固定駆動を制御することが可能である。
経過時間と閾値時間との比較結果に応じて、電位固定駆動の時間を変化させる。これによって、一度、動画撮像を行い、続いて再撮像時を行う場合の放射線曝射可能までの電位固定駆動による時間ロスを少なくすることができる。
また、制御信号が送信された時刻を記憶するメモリ203を用いずに、撮像制御部201に電位固定駆動を行うとリセットされるカウンタを用意する方法でもよい。撮像制御部201はカウンタの値を参照して電位固定駆動を制御することも可能である。
(第4実施形態)
本発明の第4実施形態にかかる放射線撮像装置の概略的な構成を図4に示す。放射線撮像装置204は、装置の動作を制御するシステム制御部206、放射線画像表示部207、X線管209と接続するX線発生装置208を有する。放射線撮像装置204内の全てのCMOS型撮像素子202(画素回路)は撮像制御部201に接続されており、撮像制御部201からの制御信号によりそれぞれのCMOS型撮像素子202(画素回路)は制御される。
システム制御部206は画像処理機能を有しており、CMOS型撮像素子202(画素回路)で撮像された画像を処理して放射線画像表示部207へ出力する。撮像時において、システム制御部206により、放射線撮像装置204とX線発生装置208とが同期制御される。被写体を透過した放射線は不図示のシンチレータにより可視光に変換される。その後、光量に応じた光電変換が放射線撮像装置204のCMOS型撮像素子202で行われる。光電変換後、A/D変換が行われ、X線照射に対応したフレーム画像データが放射線撮像装置204からシステム制御部206に転送される。システム制御部206の画像処理機能により、画像処理が行われた後、放射線画像表示部207に放射線画像がリアルタイムに表示される。ここで、システム制御部206は放射線撮像装置204の撮像制御部201とコマンドによる通信を行う。撮像制御部201はシステム制御部206から送信されたコマンドによりCMOS型撮像素子202の電源の制御や駆動の設定を行う。駆動の設定とは、感度、画素加算、フレームレート、放射線の蓄積時間の設定である。
図5は第4実施形態にかかる放射線撮像装置204における撮像制御部201の駆動手順の流れを示す図である。図5に従い、処理の流れを説明する。撮像制御部201は、外部のシステム制御部206と有線または無線による通信を行なうための通信機能を有する。まず、システム制御部206は放射線撮像装置204の初期設定を行うコマンドを撮像制御部201に送信する(c1)。次に、システム制御部206は、CMOS型撮像素子202(画素回路)を駆動するための設定コマンドを撮像制御部201に送信する(c2)。ここで、設定コマンドを受信した撮像制御部201は感度、画素加算、フレームレート、放射線の蓄積時間の設定を行なう。続いて、システム制御部206は、CMOS型撮像素子202の電源を投入するコマンドを撮像制御部201に送信する(c3)。ステップ(c3)でシステム制御部206から送信されたコマンドを撮像制御部201が受信すると、撮像制御部201はCMOS型撮像素子202の電源を投入し、さらに電位固定駆動を開始させる。ここで、ステップ(c2)およびステップ(c3)は順番が逆でもよい。続いて、システム制御部206は、撮像を開始するコマンドを撮像制御部201に送信する(c4)。ステップ(c4)で送信されたコマンドを撮像制御部201が受信すると、撮像制御部201はCMOS型撮像素子202に対して、電位固定駆動を終了させ、撮像駆動を開始させる。撮像駆動とは、図1の時刻(t13)から開始される駆動を示す。その後、システム制御部206は、撮像の終了タイミングで、撮像終了のコマンドを撮像制御部201に送信する(c5)。ステップ(c5)で送信されたコマンドを撮像制御部201が受信すると、撮像制御部201はCMOS型撮像素子202に対して、撮像駆動を終了させる。
次の撮像がある場合、システム制御部206は、再び駆動の設定を行うコマンドを撮像制御部201に送信し(c6)、撮像制御部201における感度、画素加算、フレームレート、放射線の蓄積時間の再設定を行う。ステップ(c6)で送信されたコマンドを撮像制御部201が受信すると、撮像制御部201はCMOS型撮像素子に対して、電位固定駆動を開始させる。そして、システム制御部206は、撮像開始コマンドを撮像制御部201に送信し(c7)、CMOS型撮像素子の撮像駆動を開始させる。撮像を終了する場合、先のステップ(c5)と同様に、システム制御部206は、撮像の終了タイミングで、撮像終了のコマンドを撮像制御部201に送信する。送信された撮像終了のコマンドを撮像制御部201が受信すると、撮像制御部201はCMOS型撮像素子202に対して、撮像駆動を終了させる。
このように、電位固定駆動は、撮像制御部201がシステム制御部206からコマンドを受信した時から開始するようにする(ステップ(c2)、(c6))。撮像を開始するコマンドを撮像制御部201が受信(ステップ(c4)、(c7))してから電位固定駆動を行う場合、電位固定駆動を動作させている時間、放射線撮像装置204は曝射許可状態にならない。このため、操作者が撮像を開始したいタイミングですぐに放射線曝射を開始することができず、操作者は電位固定駆動を見込んだ撮像開始の遅延を考慮しながら操作せねばならない。しかしながら、本実施形態によれば、撮像開始のコマンドを受信するよりも前に電位固定駆動を事前に開始することが可能になる。このため電位固定駆動に十分な時間を設けることができ、さらに操作者は電位固定駆動による撮像開始のタイミングの遅延を考慮することなく、放射線撮像装置を操作することが可能になる。
(その他の実施例)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (11)

  1. フォトダイオードで発生した電荷に応じた電圧を出力するための画素アンプと、前記電圧に応じた電荷を信号用ホールド容量にサンプルホールドさせるための信号用サンプルホールドスイッチと、前記画素アンプと前記フォトダイオードとの間に所定の電圧を供給するためのスイッチ手段と、を各々が有する複数の画素回路が配列された撮像手段と、
    前記複数の画素回路に前記信号用ホールド容量に保持された電荷に応じた信号を出力させる撮像を複数回行うように前記複数の画素回路の動作を制御する撮像制御手段と、
    を備える放射線撮像装置であって、
    前記撮像制御手段は、放射線撮像装置の動作を制御するシステム制御部と通信する通信手段を有し、
    前記撮像制御手段は、前記システム制御部から送信された前記画素回路の電源を投入する指示の受信に応じて前記画素アンプ、前記信号用サンプルホールドスイッチ、及び、前記スイッチ手段を動作させて、前記信号用ホールド容量の電位を前記所定の電圧に応じた電位で固定化させる電位固定駆動を実行させることを特徴とする放射線撮像装置。
  2. 前記複数の画素回路は夫々、前記画素アンプのノイズに応じた電荷をノイズ用ホールド容量にサンプルホールドさせるためのノイズ用サンプルホールドスイッチを更に含み、
    前記撮像制御手段は、前記電位固定駆動として、前記撮像の前に、前記画素アンプ、前記ノイズ用サンプルホールドスイッチ、前記信号用サンプルホールドスイッチ、及び、前記スイッチ手段を動作させて、前記ノイズ用ホールド容量及び前記信号用ホールド容量の電位を前記所定の電圧に応じた電位で固定化させることを特徴とする請求項1に記載の放射線撮像装置。
  3. 前記複数の画素回路は夫々、前記複数の画素回路のうちの所定の画素回路の前記信号用ホールド容量と前記複数の画素回路のうちの前記所定の画素回路と異なる他の画素回路の前記信号用ホールド容量とを接続するための信号用加算回路と、前記所定の画素回路の前記ノイズ用ホールド容量と前記他の画素回路の前記ノイズ用ホールド容量とを接続するためのノイズ用加算回路と、を含み、
    前記所定の画素回路の前記信号用加算回路と前記他の画素回路の前記信号用加算回路とが接続されており、
    前記所定の画素回路の前記ノイズ用加算回路と前記他の画素回路の前記ノイズ用加算回路とが接続されており、
    前記撮像制御手段は、前記電位固定駆動として、前記撮像の前に、前記画素アンプ、前記ノイズ用サンプルホールドスイッチ、前記信号用サンプルホールドスイッチ、前記信号用加算回路、前記ノイズ用加算回路、及び、前記スイッチ手段を動作させることを特徴とする請求項2に記載の放射線撮像装置。
  4. 前記複数の画素回路は夫々、前記フォトダイオードで発生した電荷を蓄積するための電荷蓄積部と、前記電荷蓄積部で蓄積されている前記電荷に応じた電圧を出力するための他の画素アンプと、前記電荷蓄積部にリセット電圧を供給するためのリセットスイッチと、前記他の画素アンプと前記スイッチ手段との間及び前記画素アンプと前記スイッチ手段との間に設けられたクランプ容量と、を更に含み、
    前記撮像制御手段は、前記電位固定駆動として、前記撮像の前に、前記画素アンプ、前記ノイズ用サンプルホールドスイッチ、前記信号用サンプルホールドスイッチ、前記信号用加算回路、前記ノイズ用加算回路、前記他の画素アンプ、前記リセットスイッチ、及び、前記スイッチ手段を動作させることを特徴とする請求項3に記載の放射線撮像装置。
  5. 前記複数の画素回路は夫々、前記電荷蓄積部とダイナミックレンジ拡大用容量とを接続するための感度切り替えスイッチを更に含み、
    前記撮像制御手段は、前記電位固定駆動として、前記撮像の前に、前記画素アンプ、前記ノイズ用サンプルホールドスイッチ、前記信号用サンプルホールドスイッチ、前記信号用加算回路、前記ノイズ用加算回路、前記他の画素アンプ、前記リセットスイッチ、前記感度切り替えスイッチ、及び、前記スイッチ手段を動作させることを特徴とする請求項4に記載の放射線撮像装置。
  6. 前記複数の画素回路は夫々、前記画素アンプを動作させるための選択スイッチと、前記他の画素アンプを動作させるための他の選択スイッチと、を更に含み、
    前記撮像制御手段は、前記電位固定駆動として、前記撮像の前に、前記選択スイッチ、前記ノイズ用サンプルホールドスイッチ、前記信号用サンプルホールドスイッチ、前記信号用加算回路、前記ノイズ用加算回路、前記他の選択スイッチ、前記リセットスイッチ、前記感度切り替えスイッチ、及び、前記スイッチ手段を動作させることを特徴とする請求項5に記載の放射線撮像装置。
  7. 前記撮像制御手段は、複数回の前記撮像のうち第1の撮像の後に第2の撮像を行う際に、前記第1の撮像から前記第2の撮像までの経過時間が閾値時間を超える場合、前記第2の撮像の前に、前記画素アンプ、前記信号用サンプルホールドスイッチ、及び、前記スイッチ手段を動作させ、前記経過時間が前記閾値時間以内の場合、前記第2の撮像の前に、前記画素アンプ、前記信号用サンプルホールドスイッチ、及び、前記スイッチ手段を動作させないことを特徴とする請求項6に記載の放射線撮像装置。
  8. 時刻を計測する計時手段と、
    複数回の前記撮像のうち第1の撮像を行う際に、前記スイッチ手段を動作させるために前記撮像制御手段から制御信号を送信した時刻を記憶する記憶手段と、
    を更に備え、
    前記第1の撮像の後に第2の撮像を行う際に、前記撮像制御手段は、前記記憶手段に記憶されている時刻から前記計時手段により求められる現在の時刻までの経過時間が閾値時間を超える場合、前記第2の撮像の前に、前記画素アンプ、前記信号用サンプルホールドスイッチ、及び、前記スイッチ手段を動作させ、前記記憶手段に記憶されている時刻から前記計時手段により求められる現在の時刻までの経過時間が閾値時間以内の場合、前記第2の撮像の前に、前記画素アンプ、前記信号用サンプルホールドスイッチ、及び、前記スイッチ手段を動作させないことを特徴とする請求項7に記載の放射線撮像装置。
  9. 前記記憶手段は、前記第1の撮像を行う際に、前記選択スイッチ、前記ノイズ用サンプルホールドスイッチ、前記信号用サンプルホールドスイッチ、前記信号用加算回路、前記ノイズ用加算回路、前記他の選択スイッチ、前記リセットスイッチ、前記感度切り替えスイッチ、及び、前記スイッチ手段を動作させるために前記撮像制御手段から制御信号を送信した時刻を記憶し、
    前記第2の撮像を行う際に、前記撮像制御手段は、前記記憶手段に記憶されている時刻から、前記計時手段により求められる現在の時刻までの経過時間が閾値時間を超える場合、前記選択スイッチ、前記ノイズ用サンプルホールドスイッチ、前記信号用サンプルホールドスイッチ、前記信号用加算回路、前記ノイズ用加算回路、前記他の選択スイッチ、前記リセットスイッチ、前記感度切り替えスイッチ、及び、前記スイッチ手段を動作させ、前記記憶手段に記憶されている時刻から現在の時刻までの経過時間が閾値時間以内の場合、前記選択スイッチ、前記ノイズ用サンプルホールドスイッチ、前記信号用サンプルホールドスイッチ、前記信号用加算回路、前記ノイズ用加算回路、前記他の選択スイッチ、前記リセットスイッチ、前記感度切り替えスイッチ、及び、前記スイッチ手段を動作させないことを特徴とする請求項8に記載の放射線撮像装置。
  10. 前記撮像制御手段は、前記システム制御部から送信された、前記画素回路を駆動するための指示の受信により、前記選択スイッチ、前記ノイズ用サンプルホールドスイッチ、前記信号用サンプルホールドスイッチ、前記信号用加算回路、前記ノイズ用加算回路、前記他の選択スイッチ、前記リセットスイッチ、前記感度切り替えスイッチ、及び、前記スイッチ手段を動作させることを特徴とする請求項9に記載の放射線撮像装置。
  11. 前記複数の画素回路は夫々、前記信号用ホールド容量にサンプルホールドされた電荷に応じた電圧を出力する第3の画素アンプと、前記ノイズ用ホールド容量にサンプルホールドされた電荷に応じた電圧を出力する第4の画素アンプと、を更に含むことを特徴とする請求項10に記載の放射線撮像装置。
JP2014139997A 2014-07-07 2014-07-07 放射線撮像装置 Active JP5883082B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014139997A JP5883082B2 (ja) 2014-07-07 2014-07-07 放射線撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014139997A JP5883082B2 (ja) 2014-07-07 2014-07-07 放射線撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010219766A Division JP5576754B2 (ja) 2010-09-29 2010-09-29 放射線撮像装置

Publications (2)

Publication Number Publication Date
JP2015019366A JP2015019366A (ja) 2015-01-29
JP5883082B2 true JP5883082B2 (ja) 2016-03-09

Family

ID=52439930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014139997A Active JP5883082B2 (ja) 2014-07-07 2014-07-07 放射線撮像装置

Country Status (1)

Country Link
JP (1) JP5883082B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416432B2 (ja) * 1996-12-24 2003-06-16 キヤノン株式会社 光電変換装置及びその駆動方法
JP3890207B2 (ja) * 2001-06-25 2007-03-07 キヤノン株式会社 撮像装置および撮像システム
JP4208482B2 (ja) * 2002-05-08 2009-01-14 キヤノン株式会社 撮像装置及び同撮像装置を用いたx線診断システム
JP2006247138A (ja) * 2005-03-10 2006-09-21 Konica Minolta Medical & Graphic Inc 放射線画像撮影システム
JP2007013895A (ja) * 2005-07-04 2007-01-18 Konica Minolta Photo Imaging Inc 撮像装置
JP2007067622A (ja) * 2005-08-30 2007-03-15 Konica Minolta Holdings Inc 放射線撮像装置

Also Published As

Publication number Publication date
JP2015019366A (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
JP5576754B2 (ja) 放射線撮像装置
JP6116152B2 (ja) イメージセンサ駆動装置および方法、放射線画像撮像装置
JP5955007B2 (ja) 撮像装置及び撮像方法
JP6039926B2 (ja) 放射線撮影装置、放射線撮影装置の制御方法、およびプログラム
US9565384B2 (en) Radiation imaging apparatus and control method thereof
JP2006050443A (ja) 撮像装置
JP2009010787A (ja) 固体撮像装置およびその駆動方法、撮像装置
WO2018083894A1 (ja) 放射線撮像装置、放射線撮像システム、放射線撮像装置の駆動方法およびプログラム
US20190230299A1 (en) Imaging apparatus and radiation imaging system
JP2008300898A (ja) 固体撮像装置とそれを用いた撮像システム
JP5883082B2 (ja) 放射線撮像装置
US10969501B2 (en) Radiation imaging apparatus, driving method therefor, and radiation imaging system
JP5921615B2 (ja) 放射線撮像装置及びその制御方法
JP5781198B2 (ja) 放射線撮像装置
JP2016163224A (ja) 放射線撮像装置、放射線撮像システム及び放射線撮像装置の駆動方法
JP6109374B2 (ja) 放射線撮像装置及びその制御方法
JP2015126367A (ja) 画像処理装置、その制御方法、および制御プログラム、並びに撮像装置
JP6053374B2 (ja) 放射線撮像装置、放射線撮像装置の制御方法、およびプログラム
JP2011142434A (ja) 固体撮像装置
JP2018019268A (ja) 撮像装置、撮像システムおよび撮像装置の駆動方法
JP2021168450A (ja) 放射線撮像装置、放射線撮像システム、放射線撮像装置の駆動方法、および、プログラム
JP2015095759A (ja) 放射線撮像装置及び放射線撮像システム
JP6103847B2 (ja) イメージセンサ駆動装置および方法、放射線画像撮像装置
JP2017200013A (ja) 撮像装置、放射線撮像システム及び撮像装置の制御方法
JP2012235248A (ja) 撮像装置、放射線撮像装置、及び撮像装置の制御方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160204

R151 Written notification of patent or utility model registration

Ref document number: 5883082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151