KR101962261B1 - 반도체 장치 및 반도체 장치의 구동 방법 - Google Patents

반도체 장치 및 반도체 장치의 구동 방법 Download PDF

Info

Publication number
KR101962261B1
KR101962261B1 KR1020147003071A KR20147003071A KR101962261B1 KR 101962261 B1 KR101962261 B1 KR 101962261B1 KR 1020147003071 A KR1020147003071 A KR 1020147003071A KR 20147003071 A KR20147003071 A KR 20147003071A KR 101962261 B1 KR101962261 B1 KR 101962261B1
Authority
KR
South Korea
Prior art keywords
transistor
wiring
potential
film
photodiode
Prior art date
Application number
KR1020147003071A
Other languages
English (en)
Other versions
KR20140044896A (ko
Inventor
히카루 타무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140044896A publication Critical patent/KR20140044896A/ko
Application granted granted Critical
Publication of KR101962261B1 publication Critical patent/KR101962261B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 다이나믹 레인지를 향상시킬 수 있는 반도체 장치를 제공하는 것을 과제로 한다.
반도체 장치는 열 방향 및 행 방향으로 배치된 복수의 화소와, 복수의 화소의 수보다 적은 제 1 트랜지스터를 포함한다. 복수의 화소는 각각 포토 다이오드와 증폭 회로를 포함한다. 증폭 회로는 축적된 전하를 유지하고, 적어도 포토 다이오드의 캐소드와 전기적으로 접속되는 제 2 트랜지스터를 포함한다. n행의 화소에서 포토 다이오드의 캐소드와 (n＋1)행의 화소에서 포토 다이오드의 캐소드는 제 1 트랜지스터와 전기적으로 접속된다. 상기 n은 자연수이다. n행에서 화소와 (n＋1)행에서 화소는 같은 열에 속한다.

Description

반도체 장치 및 반도체 장치의 구동 방법{SEMICONDUCTOR DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 반도체 장치와 반도체 장치의 구동 방법에 관한 것이다. 구체적으로, 본 발명은 포토 센서가 제공된 복수의 화소를 포함하는 고체 촬상 장치와, 고체 촬상 장치의 구동 방법에 관한 것이다. 또한, 본 발명은 이 고체 촬상 장치를 포함하는 전자기기에 관한 것이다.
단, 반도체 장치란, 반도체 소자 자체 또는 반도체 소자를 포함하는 장치를 말한다. 반도체 소자의 예는 박막 트랜지스터를 포함한다. 따라서, 반도체 장치는 표시 장치와 기억 장치를 포함한다.
CMOS 센서로 불리는 MOS 트랜지스터의 증폭 기능을 이용한 포토 센서는 범용의 CMOS 프로세스를 이용하여 제조할 수 있다. 따라서, 각 화소에 CMOS 센서를 포함하는 고체 촬상 장치의 제조 비용을 낮출 수 있을 뿐만 아니라, 동일 기판 위에 형성된 포토 센서와 표시 소자를 가지는 반도체 장치를 실현할 수 있다. 또한, CMOS 센서는 CCD 센서에 비해 낮은 구동 전압이 요구된다. 따라서, 고체 촬상 장치의 소비 전력을 낮게 억제할 수 있다.
CMOS 센서를 포함하는 고체 촬상 장치는, 촬상 시에, 포토 다이오드에서 전하의 축적 동작과 상기 전하의 판독 동작을, 행마다 순차적으로 수행하는 롤링 셔터 방식을 일반적으로 이용하고 있다(특허문헌 1 참조). 또한, 그러한 고체 촬상 장치는 롤링 셔터 방식 대신에, 모든 화소가 전하의 축적 동작을 일제히 행하는 글로벌 셔터 방식을 이용하는 경우도 있다.
일본국 특개 2009-141717호 공보
롤링 셔터 방식이나 글로벌 셔터 방식을 사용할 때, CMOS 센서를 포함하는 고체 촬상 장치는 다양한 환경 하에서의 촬상을 수행하기 위해, 다이내믹 레인지(dynamic range)의 향상을 요구하고 있다.
예를 들면, 외광의 조도가 낮은 환경 하(야간이나 어두운 실내 등)에서의 촬상은 포토 다이오드에 조사되는 광이 약하다(광량이 적다). 따라서, 노광 시간을 길게 할 필요가 있다. 또한, 노광 시간 동안 피사체가 움직이거나, 또는 고체 촬상 장치가 움직이게 되어, 변형된 피사체의 화상 데이터가 생성된다. 따라서, 노광 시간을 길게 하는 것은 변형된 피사체의 화상 데이터를 생성할 우려가 있다.
고체 촬상 장치의 크기가 작아지면, 포토 다이오드의 광이 조사되는 영역도 작아지기 때문에, 외광의 조도가 낮은 환경 하에서의 촬상은 더욱 어려워진다.
고체 촬상 장치의 성능을 평가함에 있어서, 저소비 전력은 중요한 지표의 하나이다. 특히, 휴대전화 등의 휴대형의 전자기기의 경우, 고체 촬상 장치의 높은 소비 전력은 연속 사용 시간의 단축화라고 하는 단점으로 이어진다.
본 발명의 일 양태는, 다이내믹 레인지를 향상시킬 수 있는 고체 촬상 장치를 제공하는 것을 과제의 하나로 한다. 또한, 본 발명의 일 양태는, 화상의 품질을 향상시킬 수 있는 고체 촬상 장치를 제공하는 것을 과제의 하나로 한다. 또한, 본 발명의 일 양태는 저소비 전력의 고체 촬상 장치를 제공하는 것을 과제의 하나로 한다.
상기 과제를 감안하여, 본 발명의 일 양태는 열 방향 및 행 방향으로 배치된 복수의 화소와, 이 복수의 화소의 수보다 소수 배치된 제 1 트랜지스터를 포함하는 반도체 장치이다. 이 복수의 화소는 조사되는 광의 강도에 따라 흐르는 전류값이 정해지는 포토 다이오드와, 이 전류값에 의해 축적되는 전하의 양이 정해지고, 이 전하의 양을 정보로서 포함하는 출력 신호를 생성하는 증폭 회로를 각각 포함한다. 이 증폭 회로는 축적된 이 전하를 유지하고, 이 포토 다이오드의 캐소드와 전기적으로 접속되는 제 2 트랜지스터를 적어도 포함한다. n행의 화소가 가지는 이 포토 다이오드의 캐소드와 (n＋1)행에 배치된 화소가 가지는 이 포토 다이오드의 캐소드는 이 제 1 트랜지스터와 전기적으로 접속된다. 상기 n은 자연수이다. 상기 n행의 화소와 상기 (n＋1)행의 화소는 같은 열에 속한다.
본 발명의 일 양태는 열 방향 및 행 방향으로 배치된 복수의 화소와, 이 복수의 화소의 수보다 소수 배치된 제 1 트랜지스터를 포함하는 반도체 장치이다. 이 복수의 화소의 각 화소는 적어도 적색, 청색 및 녹색의 부화소를 가지고, 이 부화소는 포토 다이오드에 조사되는 광의 강도에 따라 흐르는 전류값이 정해지는 포토 다이오드와, 이 전류값에 의해 축적되는 전하의 양이 정해지고, 이 전하의 양을 정보로서 포함하는 출력 신호를 생성하는 증폭 회로를 각각 포함한다. 이 증폭 회로는 축적된 이 전하를 유지하고, 이 포토 다이오드의 캐소드와 전기적으로 접속되는 제 2 트랜지스터를 적어도 포함한다. n행에 배치된 이 부화소가 가지는 이 포토 다이오드의 캐소드와 (n＋1)행에 제공되고, 이 n행과 같은 색의 부화소에서 포토 다이오드의 캐소드의 각각은 제 1 트랜지스터와 전기적으로 접속된다. 상기 n은 자연수이다. 상기 n행의 화소와 상기 (n＋1)행의 화소는 같은 열에 속한다.
상기 반도체 장치에서, 제 1 트랜지스터의 오프 전류 밀도 및 제 2 트랜지스터의 오프 전류 밀도는 10 aA/μm 이하, 바람직하게는 100 yA/μm 이하이다. 본 발명의 일 양태의 고체 촬상 장치는 n행에 제공된 화소군과 (n＋1)행에 제공된 화소군에서 같은 열의 화소들끼리 제 1 트랜지스터에 의해 접속된다. 따라서, 제 1 트랜지스터로서 오프 전류 밀도가 매우 낮은 트랜지스터를 이용함으로써, n행에 제공된 화소군의 촬상에 의해 축적된 전하와, (n＋1)행에 제공된 화소군의 축적된 전하가 혼합되는 것을 억제할 수 있다. 또한, 제 2 트랜지스터로서 오프 전류 밀도가 매우 낮은 트랜지스터를 이용함으로써, 또한, 촬상에 의해 축적된 전하를 유지하기 위한 스위칭 소자로서 제 2 트랜지스터를 이용함으로써, 전하 유지 기간이 다른 것에 기인하는 계조의 변화를 낮은 레벨로 유지할 수 있다. 따라서, 촬상된 피사체의 화상 데이터의 품질을 향상시킬 수 있다.
트랜지스터는 실리콘보다 밴드 갭이 넓고, 진성 캐리어 밀도가 실리콘보다 낮은 반도체 재료를 채널 형성 영역에 포함할 때 매우 낮은 오프 전류 밀도를 실현할 수 있다. 이 반도체 재료로서는 산화물 반도체가 있다. 본 명세서에서 산화물 반도체란, 반도체 특성을 가지는 금속 산화물을 말한다.
상기 고체 촬상 장치에 포함되는 트랜지스터로서, 산화물 반도체를 채널 형성 영역에 포함하는 트랜지스터를 이용함으로써, 각 트랜지스터의 누출 전류, 구동 전압, 및 상기 고체 촬상 장치의 소비 전력을 저감시킬 수 있다.
상기 고체 촬상 장치는 롤링 셔터 방식 및 글로벌 셔터 방식을 이용할 수 있다. 외광의 조도에 의해, 상기 고체 촬상 장치에서 제 1 트랜지스터의 온 상태 및 오프 상태를 선택하고, 출력 신호가 부여되는 배선을 공유하고 있는 각 화소가 가지는 포토 다이오드, 또는 출력 신호가 부여된 배선을 공유하고 있는 같은 색의 부화소가 가지는 포토 다이오드를 도통시킬 수 있다. 예를 들면, 외광의 조도가 낮은 환경 하에서의 촬상 시는 출력 신호가 부여되는 배선을 공유하는 화소(또는 같은 색의 부화소)가 가지는 포토 다이오드를 도통시키기 위해 상기 고체 촬상 장치의 제 1 트랜지스터를 온 상태로 한다. 따라서, 촬상 시의 광이 입사하는 포토 다이오드의 영역을 확대할 수 있고, 축전되는 전하의 양이 증대되고, 이 전하의 양에 대응하는 출력 신호 전위를 증대시킬 수 있다. 결과적으로, 외광의 조도가 낮은 환경 하에서의 촬상 시에, 노광 시간을 길게 하지 않고, 변형이 적은 화상 데이터를 얻을 수 있다. 즉, 고체 촬상 장치의 다이내믹 레인지를 향상시킬 수 있다.
본 발명의 일 양태에 의해, 다이내믹 레인지가 향상된 고체 촬상 장치, 촬상된 화상의 품질을 향상시킬 수 있는 고체 촬상 장치, 및 저소비 전력의 고체 촬상 장치를 제공할 수 있다.
도 1(A) 및 도 1(B)은 본 발명의 일 양태에 따른 고체 촬상 장치의 구성도이다.
도 2(A) 및 도 2(B)는 화소부의 회로도이다.
도 3(A)은 포토 센서의 회로도이고, 도 3(B)은 이 포토 센서를 포함하는 화소부의 회로도이다.
도 4는 포토 센서의 타이밍 차트를 나타내는 도면이다.
도 5는 포토 센서의 타이밍 차트를 나타내는 도면이다.
도 6은 컬러 필터의 일 양태를 나타내는 도면이다.
도 7은 화소부의 회로도이다.
도 8은 화소부의 회로도이다.
도 9는 포토 센서의 타이밍 차트를 나타내는 도면이다.
도 10은 포토 센서의 타이밍 차트를 나타내는 도면이다.
도 11(A) 내지 도 11(C)은 포토 센서에 포함되는 포토 다이오드 및 트랜지스터의 제작 방법을 나타내는 단면도이다.
도 12(A) 내지 도 12(D)는 전자기기를 설명하는 도면이다.
이하에서는 본 발명의 실시형태에 대하여 도면을 참조하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 것이다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용으로 한정하여 해석되는 것은 아니다.
본 명세서에서 "접속"이란 전기적인 접속을 의미하고, 전류, 전압 또는 전위가 공급 가능하거나, 혹은 전송 가능한 상태에 상당한다. 따라서, 접속하고 있는 상태란, 직접 접속하고 있는 상태뿐만 아니라, 전류, 전압 또는 전위가 공급 가능하거나, 혹은 전송 가능한 배선, 저항, 다이오드, 또는 트랜지스터 등의 회로 소자를 통하여 간접적으로 접속하고 있는 상태도 의미한다.
(실시형태 1)
본 발명의 일 양태에 따른 고체 촬상 장치의 구조, 및 이 고체 촬상 장치에 포함된 포토 센서의 구조 및 이 포토 센서의 접속 관계에 대하여, 도면을 참조하여 설명한다. 단, 본 실시형태에서는 글로벌 셔터 방식을 이용하는 경우에 대하여 설명한다.
도 1(A)은 본 발명의 일 양태에 따른 고체 촬상 장치(100)의 구조예를 나타내는 도면이다. 고체 촬상 장치(100)는 적어도 화소부(101)와, 수평 방향 선택 회로(103)와, 데이터 출력 회로(105)와, 데이터 처리 회로(107)와, 각각이 평행 또는 실질적으로 평행하게 배치되고, 또한 수평 방향 선택 회로(103)에 접속되어 있음으로써, 전위가 제어되는 복수의 선택선(109) 및 각각이 평행 또는 실질적으로 평행하게 배치되고, 또한 데이터 출력 회로(105)에 접속되어 출력 신호의 전위가 인가되는 복수의 출력선(111)을 포함한다. 단, 상기 고체 촬상 장치(100)는 도 1(A)에 도시한 선택선(109) 및 출력선(111)에 더하여, 다른 배선을 포함하고 있어도 좋다.
화소부(101)에는 화소(113)가 매트릭스 상으로 배치되어 있다. 각 선택선(109)은 한 행에 제공된 복수의 화소(113)에 접속되어 있다. 각 출력선(111)은 한 열에 제공된 복수의 화소(113)에 접속되어 있다.
수평 방향 선택 회로(103), 데이터 출력 회로(105) 및 데이터 처리 회로(107)는 적어도 논리 회로부와, 스위치부 또는 버퍼부를 포함한다. 데이터 출력 회로(105)는 출력선(111)에 부여되는 출력 신호의 증폭 및 변환 등을 행하고, 데이터 처리 회로(107)에 증폭 및 변환된 신호를 보낸다. 예를 들면, 데이터 처리 회로(107)는 수평 방향 선택 회로(103)의 제어, 노광 시간의 제어, 및 이 출력 신호를 처리하여 화상 데이터의 취득(또는 생성) 등을 행한다.
수평 방향 선택 회로(103), 데이터 출력 회로(105), 및 데이터 처리 회로(107)는 화소부(101)와 같은 기판 위에 형성해도 좋다. 그 대신에, 수평 방향 선택 회로(103), 데이터 출력 회로(105) 및 데이터 처리 회로(107)의 일부 또는 전부를 IC 등의 반도체 장치에 실장해도 좋다.
도 1(B)은 화소부(101)의 확대도이다. 도 1(B)에서는 명료화를 위해 선택선(109) 및 출력선(111)을 도시하지 않았다. 고체 촬상 장치(100)에 있어서, 컬러 표시의 촬상을 행하기 위해 화소(113)는 적색(R), 녹색(G), 및 청색(B)의 컬러 필터가 제공된 부화소를 포함해도 좋다. 단, 도 1(B)에서는 화소(113)가 4개의 부화소를 포함한다. 즉, 1개의 적색의 부화소, 1개의 청색의 부화소, 및 2개의 녹색의 부화소를 포함하지만, 그 조성은 이것으로 한정되는 것은 아니다. 여기에서는 4개의 부화소를 포함하는 화소(113)를 1 화소로서 1행의 화소군 및 1열의 화소군이 형성된다. 단, 선택선(109) 및 출력선(111)은 화소(113)를 구성하는 각 부화소에도 접속되도록 분기시켜 형성한다.
또한, 고체 촬상 장치(100)는 흑백 화상으로 표시하도록 고안된 경우에 도 1(B)에 도시한 것과 같은 부화소를 제공하지 않아도 좋다.
도 2(A)는 화소부(101)의 회로도의 일례이다. 각 화소(113)에 포함된 RGB 부화소에는 각각 포토 센서가 제공된다. n행(n은 자연수)의 화소군과 (n＋1)행의 화소군에서, 같은 열이고 같은 색의 부화소에 제공된 포토 센서는 스위칭 소자(201)를 통하여 서로 접속되어 있다. 단, "n행의 화소군"은 "n번째행의 화소"라고도 부를 수 있고, "n＋1행의 화소군"은 "n＋1번째행의 화소"라고도 부를 수 있다.
구체적으로는, n번째행의 화소(113)에 포함되는 R 부화소(202)에 제공된 포토 센서와, (n＋1)번째행의 화소(113)에 포함되는 R 부화소(203)에 제공된 포토 센서가 스위칭 소자(201)에 의해 접속되어 있다. n번째행의 화소(113) 및 (n＋1)번째행의 화소(113)에 포함되는 B 부화소에 있어서도, 포토 센서들은 스위칭 소자(201)에 의해 서로 접속되어 있다. n번째행의 화소(113) 및 (n＋1)번째행의 화소(113)에 포함되는 G 부화소의 포토 센서들은 스위칭 소자(201)에 의해 접속되어 있다. 스위칭 소자(201)로서는 트랜지스터가 사용될 수 있다.
도 2(B)는 각 화소(113)에 포함되는 포토 센서 사이의 접속 관계를 나타내는 회로도의 일례이다. 여기에서는, R 부화소(202)와 R 부화소(203) 사이의 접속 관계를 예로 설명한다. R 부화소(202)와 R 부화소(203)에 포함된 포토 센서(도 2(B)에서는 포토 센서(205) 및 포토 센서(206))는 포토 다이오드(207)와 증폭 회로(209)를 각각 포함한다. 포토 다이오드(207)는 반도체의 접합부에 광이 조사되면 전류가 발생하는 광전 변환 소자이다. 증폭 회로(209)는 포토 다이오드(207)에 의한 수광을 통하여 얻어지는 전류를 증폭하거나, 혹은 상기 전류에 의해 축적된 전하를 유지하는 회로이다. 각 화소는 포토 센서, 또 포토 다이오드를 포함하고 있기 때문에, 본 명세서에서, "화소"는 "포토 센서" 또는 "포토 다이오드"라고 적절히 바꿔 부를 수도 있다.
증폭 회로(209)는 포토 다이오드(207)에서 생기는 전류를 증폭할 수 있다면 어떠한 구성을 가져도 좋고, 적어도 증폭 회로(209)는 스위칭 소자로서 기능하는 트랜지스터(211)를 포함한다. 이 스위칭 소자는 증폭 회로(209) 내로 상기 전류를 공급하는 것을 제어한다.
포토 센서(205) 및 포토 센서(206)가 서로 접속되는 스위칭 소자(201)로서 기능하는 트랜지스터(213)는 트랜지스터(213)의 온 상태 및 오프 상태를 스위칭함으로써, 포토 센서(205)의 포토 다이오드(207) 및 포토 센서(206)의 포토 다이오드(207)를 도통시킬지 아닐지를 선택할 수 있다. 예를 들면, 외광의 조도가 낮은 환경 하에서의 촬상 시에, 트랜지스터(213)를 온 상태로 함으로써, 포토 센서(205)의 포토 다이오드(207) 및 포토 센서(206)의 포토 다이오드(207)는 도통한다. 포토 센서(205)의 포토 다이오드(207) 및 포토 센서(206)의 포토 다이오드(207)를 도통함으로써, 포토 센서(205)의 포토 다이오드(207) 및 포토 센서(206)의 포토 다이오드(207)는 병렬로 접속된다.
본 발명의 일 양태에서는, 트랜지스터(211, 213)의 채널 형성 영역이, 실리콘 반도체보다 밴드 갭이 넓고, 진성 캐리어 밀도가 실리콘보다 낮은 반도체 재료를 포함하고 있어도 좋다. 이 반도체 재료의 일례로서, 탄화 규소(SiC), 질화 갈륨(GaN) 등의 화합물 반도체, 산화 아연(ZnO) 등의 금속 산화물을 포함하는 산화물 반도체 등을 들 수 있다. 상기 반도체 중에서도, 산화물 반도체는 스퍼터링법이나 습식법(예를 들면, 인쇄법 등)에 의해 형성할 수 있기 때문에, 양산성이 뛰어나다는 이점이 있다. 탄화 실리콘이나 질화 갈륨 등의 화합물 반도체는 단결정인 것이 요구되고, 단결정 재료를 얻기 위해서는, 산화물 반도체의 프로세스 온도보다 현저하게 높은 온도에서의 결정 성장이나, 혹은 특수한 기판 위의 에피택셜 성장(epitaxial growth)이 요구된다. 한편, 산화물 반도체는 그 막이 실온에서도 형성 가능하고, 입수가 용이한 실리콘 웨이퍼나, 저렴하고, 기판의 크기가 커질 때 적용할 수 있는 유리 기판 위에 형성할 수 있기 때문에, 양산성이 우수하다. 또한, 실리콘이나 갈륨 등의 통상의 반도체 재료를 포함하는 집적회로 위에, 산화물 반도체를 포함하는 반도체 소자를 적층시키는 것도 가능하다. 또한, 트랜지스터의 성능(예를 들면, 전계 효과 이동도나 신뢰성)을 향상시키기 위해 결정성의 산화물 반도체를 얻고자 하는 경우에도, 200℃에서 800℃의 열 처리에 의해 용이하게 결정성의 산화물 반도체를 얻을 수 있다.
이하의 설명에서는 넓은 밴드 갭을 가지는 반도체로서 상기 이점을 가지는 산화물 반도체를 이용하는 경우를 예로 설명한다.
상술한 특성을 가지는 반도체 재료가 채널 형성 영역에 포함될 때, 트랜지스터(211, 213)는 매우 낮은 오프 전류 밀도와, 높은 내압을 가질 수 있다. 또한, 상기 구조를 가지는 트랜지스터(211, 213)가 스위칭 소자로서 이용될 때, 증폭 회로(209) 내에 축적된 전하의 누출을 막을 수 있다. 또한, n번째행의 포토 센서(205)의 증폭 회로(209) 내에 축적된 전하와 (n＋1)번째행의 포토 센서(206)의 증폭 회로(209) 내에 축적된 전하의 혼합을 막을 수 있다.
단, 트랜지스터(211, 213)의 활성층에 산화물 반도체 등의 넓은 밴드 갭을 가지는 반도체를 이용하는 것이 바람직하지만, 본 발명은 반드시 이 구조에 한정될 필요는 없다. 산화물 반도체 이외의, 비정질 실리콘, 미결정 실리콘, 다결정 실로콘, 단결정의 실리콘, 비정질 게르마늄, 미결정 게르마늄, 다결정 게르마늄, 또는 단결정의 게르마늄 등의 반도체가 트랜지스터(211, 213)의 활성층에 이용되고 있는 경우에도, 글로벌 셔터 방식에 의해 고체 촬상 장치(100)를 동작시키는 것은 가능하다.
별도로 기술하지 않는 한, 본 명세서에서 오프 전류란, n 채널형 트랜지스터에서는 드레인 전극의 전위가 소스 전극의 전위와 게이트 전극의 전위보다 높은 상태에서, 소스 전극의 전위에 대하여 게이트 전극의 전위가 0 V 이하일 때, 소스 전극과 드레인 전극의 사이에 흐르는 전류를 말한다. 또한, 본 명세서에서 오프 전류란, p 채널형 트랜지스터에서는 드레인 전극의 전위가 소스 전극의 전위와 게이트 전극의 전위보다 낮은 상태에서, 소스 전극의 전위에 대하여 게이트 전극의 전위가 0 V 이상일 때, 소스 전극과 드레인 전극의 사이에 흐르는 전류를 말한다.
트랜지스터에 포함된 "소스 전극"과 "드레인 전극"의 명칭은 트랜지스터의 극성 또는 각 전극에 인가되는 전위의 레벨에 따라 바뀐다. 일반적으로, n 채널형 트랜지스터에서는 낮은 전위가 인가되는 전극이 소스 전극이라고 불리고, 높은 전위가 인가되는 전극이 드레인 전극이라고 불린다. 또한, p 채널형 트랜지스터에서는 낮은 전위가 인가되는 전극이 드레인 전극이라고 불리고, 높은 전위가 인가되는 전극이 소스 전극이라고 불린다. 소스 전극과 드레인 전극의 어느 한쪽을 제 1 단자, 다른 한쪽을 제 2 단자라고 하고, 포토 센서(205, 206) 내의 접속 관계 및 포토 센서(205, 206)가 가지는 포토 다이오드(207)와 트랜지스터(213)의 접속 관계를 이하에 설명한다(도 2(B) 참조). 다른 색의 부화소에 대해서도 이하의 설명과 같은 구성 및 접속 관계를 가진다.
포토 센서(205)에 있어서, 포토 다이오드(207)의 애노드는 배선 PR에 접속되어 있다. 포토 다이오드(207)의 캐소드는 트랜지스터(211)의 제 1 단자에 접속되어 있다. 트랜지스터(211)의 제 2 단자는 증폭 회로(209) 내에 포함된 다른 반도체 소자에 접속되고, 따라서, 트랜지스터(211)의 제 2 단자의 접속처는 증폭 회로(209) 내의 구성에 따라 다르다. 트랜지스터(211)의 게이트 전극은 배선 TX에 접속되어 있다. 배선 TX에는 트랜지스터(211)의 스위칭을 제어하기 위한 신호의 전위가 인가된다. 포토 센서(205)는 배선 OUT에 접속되어 있다. 배선 OUT에는 증폭 회로(209)로부터 출력되는 출력 신호의 전위가 인가된다. 단, 배선 OUT는 고체 촬상 장치(100)의 출력선(111)에 상당한다(도 1(A) 참조).
포토 센서(206)의 구조 및 접속 관계는 상기에 설명한 포토 센서(205)의 구조 및 접속 관계와 같다.
트랜지스터(213)의 제 1 단자는 포토 센서(205)의 포토 다이오드(207)의 캐소드와 접속되어 있다. 트랜지스터(213)의 제 2 단자는 포토 센서(206)가 가지는 포토 다이오드(207)의 캐소드와 접속되어 있다. 트랜지스터(213)의 게이트 전극은 배선 PA에 접속되어 있다. 배선 PA에는 외광의 조도에 따라, 트랜지스터(213)의 스위칭을 제어하기 위한 신호의 전위가 인가된다.
회로도 상은 서로 접속되어 있는 독립 구성 요소들을 나타내는 경우에도, 배선의 일부가 전극으로서 기능하는 경우 등, 하나의 도전막이 복수의 구성 요소의 기능을 가지는 경우도 있다. 본 명세서서 "접속"이란 이러한 하나의 도전막이 복수의 구성 요소의 기능을 가지는 경우도 의미한다.
도 2(B)에서는 배선 PR, 배선 TX, 및 배선 OUT이 각 포토 센서에 접속되어 있는 경우를 예시하고 있지만, 본 발명의 일 양태에서는 각 포토 센서에 포함되는 배선의 수는 이 예에 한정되지 않는다. 상기 배선에 더하여, 전원 공급 전위가 공급되는 배선, 증폭 회로(209)에 의해 유지되고 있는 전하의 양을 리셋하기 위한 신호가 공급되는 배선 등이 각 포토 센서에 접속되어 있어도 좋다.
본 발명의 일 양태에 있어서, 하나의 배선 OUT는 같은 열의 화소 또는 같은 열의 부화소가 가지는 각 포토 센서와 접속되어 있고, 이 각 포토 센서는 다른 열의 화소 또 다른 열의 부화소가 가지는 각 포토 센서와 접속되어 있는 배선 OUT(다른 배선 OUT)에는 접속되지 않고, 전기적으로 그것으로부터 분리되어 있다. 또한, 본 발명의 일 양태에 있어서, 제 1 포토 센서군은 하나의 배선 OUT에 접속되어 있는 복수의 포토 센서를 포함하고; 제 2 포토 센서군은 다른 배선 OUT에 접속되어 있는 복수의 포토 센서를 포함하고; 제 1 포토 센서군에 접속된 배선 TX는 제 2 포토 센서군에 접속된 배선 TX에 접속되어 있어도 좋다(도 2(B) 참조). 본 발명의 일 양태에서는, 제 1 포토 센서군에 접속된 배선 PR은 제 2 포토 센서군에 접속된 배선 PR에 접속되어 있어도 좋다(도 2(B) 참조). 본 발명의 일 양태에서는, 제 1 포토 센서군에 접속된 배선 PA가 제 2 포토 센서군에 접속된 배선 PA에 접속되어 있어도 좋다(도 2(B)에서는 서로 접속되어 있지 않음).
본 발명의 일 양태에서, 상기 구성에 의해, 배선 PR이나 배선 TX나 배선 PA의 저항에 기인한 전위의 강하나 신호의 지연을 억제할 수 있다. 그 결과, 포토 다이오드(207)의 애노드에 공급되는 전위, 트랜지스터(211)의 스위칭을 제어하기 위한 신호의 전위, 혹은 트랜지스터(213)의 스위칭을 제어하기 위한 신호의 전위가 화소부(101) 내에서 편차가 생기는 것을 막을 수 있다. 따라서, 포토 센서(205, 206)로부터 출력되는 신호의 전위에 편차가 생기는 것을 막을 수 있고, 화상의 품질을 향상시킬 수 있다.
단, 도 2(B)는 증폭 회로(209)가 스위칭 소자로서 기능하는 트랜지스터(211)를 1개만 포함하는 포토 센서(205, 206)의 구성을 나타내고 있지만, 증폭 회로(209)는 이 구성으로 한정되지 않는다. 본 발명의 일 양태에서는 하나의 트랜지스터가 하나의 스위칭 소자로서 기능하는 구성을 나타내고 있지만, 복수의 트랜지스터가 하나의 스위칭 소자로서 기능하고 있어도 좋다. 복수의 트랜지스터가 하나의 스위칭 소자로서 기능하는 경우, 이 복수의 트랜지스터는 각각 병렬로 접속하여도 좋고, 직렬로 접속하여도 좋고, 직렬 접속과 병렬 접속이 조합되어 있어도 좋다.
본 명세서에서, 트랜지스터가 서로 직렬로 접속되어 있다는 것은, 예를 들면, 제 1 트랜지스터의 제 1 단자와 제 2 단자의 어느 한쪽만이, 제 2 트랜지스터의 제 1 단자와 제 2 단자의 어느 한쪽에만 접속되어 있는 상태를 말한다. 또한, 트랜지스터가 서로 병렬로 접속되어 있다는 것은, 제 1 트랜지스터의 제 1 단자가 제 2 트랜지스터의 제 1 단자에 접속되고, 제 1 트랜지스터의 제 2 단자가 제 2 트랜지스터의 제 2 단자에 접속되어 있는 상태를 말한다.
도 2(B)에, 트랜지스터(211, 213)가 게이트 전극을 활성층의 한쪽에만 포함하고 있는 경우를 나타낸다. 트랜지스터(211, 213) 각각이 사이에 끼워진 활성층을 가지는 한쌍의 게이트 전극을 포함하는 경우, 게이트 전극의 한쪽에는 스위칭을 제어하기 위한 신호가 부여되고, 게이트 전극의 다른 한쪽은 플로팅 상태(예를 들면, 전기적으로 절연된 상태)여도 좋고, 전위가 공급되고 있는 상태여도 좋다. 후자의 경우, 한쌍의 전극에 같은 레벨의 전위가 공급되어도 좋고, 게이트 전극의 다른 한쪽에만 그라운드 전위 등의 고정 전위가 공급되어도 좋다. 게이트 전극의 다른 한쪽에 공급되는 전위의 레벨을 제어함으로써 트랜지스터(211, 213)의 문턱 전압을 제어할 수 있다.
다음에, 포토 센서(205, 206)의 구체적인 구성의 일례에 대하여 설명한다. 도 3(A)은 포토 센서(205, 206)의 일례의 회로도이다. 포토 센서(206)는 포토 센서(205)와 같은 구성 및 접속 관계를 가지기 때문에, 여기에서는 포토 센서(205)에 대해서만 설명한다.
도 3(A)에 나타내는 포토 센서(205)에서, 증폭 회로(209)는 트랜지스터(211)에 더하여 트랜지스터(215)와 트랜지스터(217)를 포함한다. 트랜지스터(215)에서, 그 제 1 단자와 제 2 단자간의 전류값 또는 저항값은 트랜지스터(211)의 제 2 단자에 공급되는 전위에 의해 결정된다. 트랜지스터(217)는 상기 전류값 또는 저항값에 의해 결정되는 출력 신호의 전위를, 배선 OUT에 공급하기 위한 스위칭 소자로서 기능한다.
구체적으로, 도 3(A)에서, 트랜지스터(211)의 제 2 단자는 트랜지스터(215)의 게이트 전극에 접속되어 있다. 트랜지스터(215)의 제 1 단자는 고전위 전원 전위(VDD)가 공급되고 있는 배선 VR(고전위측 전원 전위선이라고도 함)에 접속되어 있다. 트랜지스터(215)의 제 2 단자는 트랜지스터(217)의 제 1 단자에 접속되어 있다. 트랜지스터(217)의 제 2 단자는 배선 OUT에 접속되어 있다. 트랜지스터(217)의 게이트 전극은 배선 SE에 접속되어 있고, 배선 SE에는 트랜지스터(217)의 스위칭을 제어하기 위한 신호의 전위가 공급된다. 단, 배선 SE는 고체 촬상 장치(100)의 선택선(109)에 상당한다(도 1(A) 참조).
도 3(A)에서, 트랜지스터(211)의 제 2 단자와 트랜지스터(215)의 게이트 전극이 서로 접속되어 있는 노드를 노드 FD로서 나타낸다. 트랜지스터(215)의 제 1 단자와 제 2 단자 사이의 전류값 또는 저항값은 노드 FD에 축적된 전하의 양에 의해 결정된다. 이것에 더하여, 트랜지스터(217)의 제 2 단자로부터 출력되는 출력 신호의 전위는 트랜지스터(217)의 스위칭을 제어하기 위한 신호의 전위에 의해 결정된다. 노드 FD에서 전하를 보다 확실하게 유지하기 위해, 노드 FD에 스토리지 커패시터(storage capacitor)가 접속되어도 좋다.
도 3(B)은 도 2(B)의 포토 센서(205, 206)가 상기 구성을 가지는 경우를 나타내는 회로도이다.
n번째행에 제공된 포토 센서(205)는 배선 SE 중 배선 SE_[n]과 접속되어 있다. (n＋1)번째행에 제공된 포토 센서(206)는 배선 SE_[n＋1]과 접속되어 있다. 단, 배선 SE는 각 행에 대하여 독립적으로 제공되어 있다.
m번째열(m은 자연수)에 제공된 포토 센서는 배선 PR 중 배선 PR_[m]과 접속되어 있고, 배선 OUT 중 배선 OUT_[m]과 접속되어 있고, 배선 VR 중 배선 VR_[m]과 접속되어 있다. 단, 배선 PR은 상술한 것처럼 각 열에 대하여 독립적으로 제공되어 있는 것이 바람직하다. 배선 VR도 각 열에 대하여 독립적으로 제공되어 있어도 좋다. 배선 OUT는 각 열에 대하여 독립적으로 제공되어 있다.
n번째행 및 m번째열(n, m)의 포토 센서(205)는 배선 TX 중 배선 TX_[nm1]과 접속되어 있다. (n＋1)번째행 및 m번째열(n＋1, m)의 포토 센서(206)는 배선 TX 중 배선 TX_[nm2]과 접속되어 있다. 단, 여기에서 배선 TX_[nm1] 및 배선 TX_[nm2]은 별도로 제공되어 있지만, 본 발명은 이것에 한정하지 않고, 상술한 바와 같이 배선 TX들이 서로 접속되어 있어도 좋다.
n번째행 및 m번째열의 포토 센서(205)가 가지는 포토 다이오드(207)의 캐소드는 트랜지스터(213)의 제 1 단자와 접속된다. (n＋1)번째행 및 m번째열의 포토 센서(206)가 가지는 포토 다이오드(207)의 캐소드는 트랜지스터(213)의 제 2 단자와 접속된다. 트랜지스터(213)의 게이트 전극은 배선 PA 중 배선 PA_[m]과 접속된다. 단, 배선 PA는 각 열에 대하여 독립적으로 제공되어 있어도 좋다. 그 대신에, 상술한 바와 같이 배선 PA들이 서로 접속되어 있어도 좋다.
상기 구성에서, m열의 배선 OUT_[m] 및 m열의 배선 VR_[m]에 접속되어 있는 복수의 포토 센서(205)는 m열과 다른 열의 배선 OUT 및 m열과 다른 열의 배선 VR에는 접속되지 않고, 따라서 m열과 다른 열의 포토 센서로부터 전기적으로 분리되어 있다(도 3(B) 참조).
상기 구성에 의해, 도 2(A) 및 도 2(B)에 나타낸 경우와 마찬가지로, 배선 PR, 배선 TX, 또는 배선 PA의 저항에 기인한 전위의 강하나 신호의 지연을 억제할 수 있다. 그 결과, 포토 다이오드(207)의 애노드에 공급되는 전위, 트랜지스터(211)의 스위칭을 제어하기 위한 신호의 전위, 혹은 트랜지스터(213)의 스위칭을 제어하기 위한 신호의 전위가 화소부(101) 내에서 편차가 생기는 것을 막을 수 있다. 따라서, 화소부(101) 내의 포토 센서로부터 출력되는 신호의 전위에 편차가 생기는 것을 막을 수 있어, 화상의 품질을 향상시킬 수 있다.
단, 도 3(A) 및 도 3(B)에 있어서, 산화물 반도체막이 트랜지스터(211, 213)를 제외한, 즉, 증폭 회로(209)에 포함된 트랜지스터(215, 217)의 활성층에 이용되어도 좋다. 산화물 반도체막이 화소부(101) 내 모든 트랜지스터의 활성층에 이용됨으로써, 제조 공정을 간략화할 수 있다. 또는, 산화물 반도체 이외의 비정질 실리콘, 미결정 실리콘, 다결정 실리콘, 단결정 실리콘, 비정질 게르마늄, 미결정 게르마늄, 다결정 게르마늄, 또는 단결정 게르마늄 등의 반도체가 트랜지스터(215, 217)의 활성층에 이용되어도 좋다. 다결정 또는 단결정의 실리콘 등과 같이 산화물 반도체보다 높은 이동도를 제공하는 반도체 재료를 트랜지스터(215, 217)의 활성층에 이용함으로써, 화상 데이터는 포토 센서로부터 고속으로 판독될 수 있다.
다음에, 화소부(101)의 구동 방법에 대하여 설명한다. 화소부(101)의 m번째열의 화소를 예로 설명한다. 도 4는 배선 TX_[nm1], 배선 TX_[nm2], 배선 PA_[m], 배선 PR_[m], 배선 VR_[m], 및 배선 OUT_[m]에 인가되는 전위를 나타내는 타이밍 차트의 일례이다. 도 4는 화소부(101)의 각 행의 화소에 대하여, 배선 SE_[1] 내지 배선 SE_[n＋1]에 인가되는 전위, 및 노드 FD_[n] 및 노드 FD_[n＋1]에 인가되는 전위에 대해서도 나타내는 타이밍 차트의 일례이다.
단, 본 실시형태에 나타내는 타이밍 차트에서, 구동 방법을 알기 쉽게 설명하기 위해, 상기 배선에는 하이 레벨 전위 및 로 레벨 전위가 공급되는 것으로 가정한다. 구체적으로, 배선 TX_[nm1] 및 배선 TX_[nm2]에는 각각 하이 레벨의 전위 HTX_[nm1] 및 HTX_[nm2]와 로 레벨의 전위 LTX_[nm1] 및 LTX_[nm2]가 각각 공급되는 것으로 하고; 배선 SE_[1] 내지 배선 SE_[n＋1]에는 각각 하이 레벨의 전위 HSE_[1] 내지 HSE_[n＋1]과 로 레벨의 전위 LSE_[1] 및 LSE_[n＋1]이 각각 공급되는 것으로 하고; 배선 PA_[m]에는 하이 레벨의 전위 HPA_[m]과 로 레벨의 전위 LPA_[m]이 공급되는 것으로 하고; 배선 PR_[m]에는 하이 레벨의 전위 HPR_[m]과 로 레벨의 전위 LPR_[m]이 공급되는 것으로 하고; 배선 OUT_[m]에는 하이 레벨의 전위 HOUT_[m]과 로 레벨의 전위 LOUT_[m]이 공급되는 것으로 한다. 단, 배선 VR_[m]은 VDD가 공급되고 있는 것으로 추정되기 때문에, 도 4에는 도시하지 않았다.
도 4는 n번째행의 포토 센서(205)의 포토 다이오드(207)와 (n＋1)번째행의 포토 센서(206)의 포토 다이오드(207)의 사이에서 도통하고 있지 않은, 즉, 트랜지스터(213)가 오프 상태인 경우의 구동 방법을 나타내는 타이밍 차트이다. 이 구동 방법에 있어서, 배선 PA_[m]은 항상 전위 LPA_[m]이다.
먼저, 시각 T1에서, 배선 PR_[m]의 전위는 전위 LPR_[m]으로부터 전위 HPR_[m]으로 변화된다. 또한, 시각 T1에서, 배선 TX_[nm1] 및 배선 TX_[nm2]의 전위는 전위 LTX_[nm1]로부터 전위 HTX_[nm1] 및 전위 LTX_[nm2]로부터 전위 HTX_[nm2]로 변화된다. 배선 TX_[nm1] 및 배선 TX_[nm2]의 전위가 전위 HTX_[nm1] 및 전위 HTX_[nm2]로 각각 변화되면, 트랜지스터(211)는 온 상태가 된다. 시각 T1에서, 배선 SE_[1] 내지 배선 SE_[n＋1]에는 전위 LSE_[1] 내지 전위 LSE_[n＋1]이 각각 공급된다.
다음에, 시각 T2에서, 배선 PR_[m]의 전위는 전위 HPR_[m]로부터 전위 LPR_[m]로 변화된다. 시각 T2에서, 배선 TX_[nm1] 및 배선 TX_[nm2]의 전위는 각각 전위 HTX_[nm1] 및 전위 HTX_[nm2]로 유지되고, 배선 SE_[1] 내지 배선 SE_[n＋1]의 전위는 각각 전위 LSE_[1] 내지 전위 LSE_[n＋1]로 유지된다. 따라서, 노드 FD_[n] 및 노드 FD_[n＋1]에는 전위 HPR_[m]이 인가되기 때문에, 노드 FD_[n] 및 노드 FD_[n＋1]에 유지되는 전하의 양은 리셋된다. 시각 T1에서 시각 T2까지의 기간을 "리셋 기간(300)"이라고 부르기로 하고, 리셋 기간(300)에서의 동작을 "리셋 동작"이라고 부르기로 한다.
여기에서는 명료화를 위해, 시각 T1에서, 배선 PR_[m]의 전위, 배선 TX_[nm1] 및 배선 TX_[nm2]의 전위는 변화되었다. 그러나, 배선 PR_[m]의 전위가 변화되기 전에, 배선 TX_[nm1] 및 배선 TX_[nm2]의 전위가 변화되어도 좋다. 배선 PR_[m]의 전위가 변화되기 전에, 트랜지스터(211)를 온 상태로 해 둠으로써, 노드 FD_[n] 및 노드 FD_[n＋1]은 충분히 리셋될 수 있다.
도 4에는 도시하지 않았지만, 노드 FD_[n] 및 노드 FD_[n＋1]에 유지되는 전하의 양뿐만 아니라, m번째열의 화소의 모든 포토 센서의 노드 FD(예를 들면, 노드 FD_[1], 노드 FD_[2] 등)에 유지되어 있는 전하의 양은 리셋된다.
그리고 나서, 시각 T2에서, 배선 PR_[m]의 전위가 전위 LPR_[m]으로 변화되면, 포토 다이오드(207)에 역방향의 바이어스 전압이 인가되게 된다. 그리고, 포토 다이오드(207)에 광이 입사하면, 포토 다이오드(207)에 역방향의 바이어스 전압이 인가된 상태로, 포토 다이오드(207)의 캐소드에서 애노드를 향해 전류가 흐른다. 전류값은 광의 강도에 따라 변화한다. 즉, 포토 다이오드(207)에 입사하는 광의 강도가 높을수록 상기 전류값은 높아지고, 노드 FD_[n] 및 노드 FD_[n＋1]로부터 누출되는 전하의 양도 커진다. 반대로, 포토 다이오드(207)에 입사하는 광의 강도가 낮을수록 상기 전류값은 낮아지고, 노드 FD_[n] 및 노드 FD_[n＋1]로부터 누출되는 전하의 양도 작아진다. 따라서, 광의 강도가 높을수록 노드 FD_[n] 및 노드 FD_[n＋1]의 전위의 변화량이 크고, 광의 강도가 낮을수록 변화량이 작아진다.
그리고 나서, 시각 T3에서, 배선 TX_[nm1]의 전위는 전위 HTX_[nm1]로부터 전위 LTX_[nm1]로 변화되고, 배선 TX_[nm2]의 전위는 전위 HTX_[nm2]로부터 전위 LTX_[nm2]로 변화되어, 트랜지스터(211)는 오프 상태가 된다. 따라서, 노드 FD_[n] 및 노드 FD_[n＋1]로부터 포토 다이오드(207)에의 전하의 이동이 멈추기 때문에, 노드 FD_[n] 및 노드 FD_[n＋1]의 전위가 결정된다. 시각 T2에서 시각 T3까지의 기간을 "노광 기간(301)"이라고 부르기로 하고, 노광 기간(301)에서의 동작을 "축적 동작"이라고 부르기로 한다.
다음에, 시각 T4에서, 1번째행의 화소의 포토 센서(205)에 접속되어 있는 배선 SE_[1]의 전위가 전위 LSE_[1]로부터 전위 HSE_[1]로 변화되어, 1번째행의 화소의 포토 센서(205)에 포함된 트랜지스터(217)는 온 상태가 된다. 그리고 나서, 1번째행의 포토 센서(205)의 노드 FD_[1](도시하지 않음)의 전위에 따라 배선 VR_[m]으로부터 배선 OUT_[m]으로 전하가 이동된다.
다음에, 시각 T5에서, 배선 SE_[1]의 전위는 전위 HSE_[1]으로부터 전위 LSE_[1]로 변화되어, 배선 VR_[m]로부터 1번째행의 화소의 배선 OUT_[m]으로의 전하의 이동이 정지되고, 1번째행의 화소의 배선 OUT_[m]의 전위가 결정된다. 이 1번째행의 화소의 배선 OUT_[m]의 전위는 1행 m열의 화소가 포함하는 포토 센서(205)의 출력 신호의 전위에 상당한다. 또한, 출력 신호의 전위는 1행 m열의 화소에 의해 생성된 피사체의 화상 데이터를 포함하고 있다. 시각 T4에서 시각 T5까지의 기간을 "판독 기간(302)"이라고 부르고, 판독 기간(302)에서의 동작을 "판독 동작"이라고 부른다. 배선 SE_[1]의 판독 동작을 행하는 타이밍은 적절히 결정할 수 있다.
시각 T5부터, 배선 SE_[2] 내지 배선 SE_[n＋1]에 대해서도 순차적으로 판독 동작을 행하여, 도 4에 나타낸 것처럼 순차적으로 배선 OUT_[m]의 전위가 결정된다. 이 순차적으로 결정된 배선 OUT_[m]의 전위는 m번째열의 화소가 포함하는 포토 센서(205)의 출력 신호의 전위에 상당한다. 이 출력 신호의 전위는 m번째열의 화소에 의해 생성된 피사체의 화상 데이터를 포함하고 있다.
상기 일련의 동작은 리셋 동작, 축적 동작, 및 판독 동작을 포함한다. 즉, 촬상된 피사체의 화상 데이터는 모든 열의 화소 상에서도, 리셋 동작, 축적 동작, 판독 동작을 행함으로써 취득할 수 있다.
글로벌 셔터 방식에서, 모든 화소는 리셋 동작 및 축적 동작을 일제히 행하기 때문에, 모든 열의 화소에 대한 배선 TX은 일제히 배선 TX_[nm1] 및 배선 TX_[nm2]와 마찬가지로 전위 변화를 행한다.
축적 동작이 종료되고 나서 판독 동작이 개시될 때까지의 기간은 전하가 각 열의 화소의 노드 FD에 유지되기 때문에, 이 기간을 "전하 유지 기간"이라고 부른다. 글로벌 셔터 방식에서, 모든 화소는 리셋 동작과 축적 동작을 일제히 행하기 때문에, 노광 기간이 종료하는 타이밍은 모든 화소에서 같지만, 각 행의 화소에 대하여 순차적으로 판독 동작을 행하기 때문에, 전하 유지 기간의 길이는 각 행의 화소에 따라 다르다. 예를 들면, 1번째행의 화소에 대한 전하 유지 기간은 시각 T3에서 T4까지이고, 2번째행의 화소에 대한 전하 유지 기간은 시각 T3에서 시각 T5까지의 기간이다. 판독 동작은 각 행마다 행하기 때문에, 판독 기간이 개시되는 타이밍은 각 행마다 다르다. 따라서, 포토 센서에 대한 전하 유지 기간의 길이는 마지막 행의 화소에서 최장이 된다.
획일적인 계조 레벨의 화상이 얻어지면, 이상적으로는 모든 화소의 포토 센서는 같은 높이의 전위를 가지는 출력 신호가 제공된다. 그러나, 전하 유지 기간의 길이가 화소의 행마다 다른 경우, 각 행의 화소의 노드 FD에 축적되어 있는 전하가 시간의 경과와 함께 누출되면, 포토 센서의 출력 신호의 전위가 행마다 달라지게 되고, 화상 데이터는 행마다 그 계조 레벨이 변화하게 된다.
그러나, 본 발명의 일 양태에서, 오프 전류 밀도가 현저하게 낮은 트랜지스터(211)는 포토 센서(205)에서 축적된 전하, 구체적으로는, 노드 FD에 축적된 전하를 유지하기 위한 스위칭 소자로서 이용할 수 있다. 이 경우, 글로벌 셔터 방식을 이용하여 촬상을 행하여도, 전하 유지 기간의 길이가 다른 것에 기인한 화상 데이터의 계조의 변화를 작게 억제할 수 있고, 화상의 품질을 향상시킬 수 있다.
단, 도 4에 나타낸 타이밍 차트에 따른 구동 방법은 일반적인 글로벌 셔터 방식이기 때문에, 이 구동 방법을 "GS 구동 방법"이라고 부른다.
도 2(A) 및 도 2(B), 도 3(A) 및 도 3(B)에 나타낸 회로 구성을 이용하여, 통상 GS 구동 방법을 행하는 경우, n번째행의 화상 데이터와 (n＋1)번째행의 화상 데이터가 혼합될 가능성이 있지만, 트랜지스터(213)는 오프 전류 밀도가 현저하게 낮기 때문에, 이 화상 데이터가 혼합되는 것을 방지할 수 있다.
통상 GS 구동 방법으로 촬상하는 경우, 외광의 조도가 낮고 각 화소의 포토 다이오드에 입사하는 광의 강도가 낮을 때, 축적 동작에서의 노드 FD로부터의 전하의 유출량이 작고, 노드 FD의 전위의 변화가 작다. 노광 기간을 길게 함으로써 이 변화를 크게 할 수 있지만, 노광 기간을 길게 하는 것은, 예를 들면, 변형된 피사체의 화상 데이터를 취득하는 등, 화상의 품질을 열화시킬 가능성이 있다.
도 2(A) 및 도 2(B), 도 3(A) 및 도 3(B)에 나타낸 화소 구성을 이용함으로써, 상기 가능성을 억제하는 구동 방법을 실시할 수 있다. 따라서, 본 발명의 일 양태에 따라, 통상 GS 구동 방법과는 다른 구동 방법에 대하여 설명한다.
구체적으로는, 이 구동 방법에서, 도 2(A) 및 도 2(B), 도 3(A) 및 도 3(B)에 나타낸 트랜지스터(215)는 온 상태이고, n번째행의 화소가 포함하는 포토 센서와 (n＋1)번째행의 화소가 포함하는 포토 센서를 도통시킴으로써, 광이 입사하는 포토 다이오드의 영역을 확대하고, 노광 기간을 길게 하지 않고, 노드 FD(상세하게는 노드 FD_[n])의 전위의 변화를 크게 한다.
n번째행의 화소가 포함하는 포토 센서와 (n＋1)번째행의 화소가 포함하는 포토 센서를 도통시키기 때문에, 취득되는 피사체의 화상 데이터의 해상도는 도통시키지 않은 경우에 비해 낮아진다. 그러나, 외광의 조도가 낮은 환경 하에서는 노광 기간을 길게 하여 촬상하는 것보다도, 해상도를 낮게 하고, 노광 기간을 길게 하지 않고 촬상하는 것이 고품질의 화상이 되기 때문에, 이하 설명하는 구동 방법은 바람직하다. 단, 이하 설명하는 구동 방법은 통상 GS 구동 방법과 구별하기 위해, "입사 영역 확대 GS 구동 방법"이라고 부르기로 한다.
본 발명의 일 양태에 따른 입사 영역 확대 GS 구동 방법은 통상 GS 구동 방법과 마찬가지로, 화소부(101)의 m열의 화소군을 예로서 설명한다. 도 5는 입사 영역 확대 GS 구동 방법에서, 배선 TX_[nm1], 배선 TX_[nm2], 배선 SE_[1] 내지 배선 SE_[n＋1], 배선 PA_[m], 배선 PR_[m], 배선 VR_[m], 및 배선 OUT_[m]에 인가되는 전위를 나타내는 타이밍 차트의 일례이다. 도 5는 노드 FD_[n] 및 노드 FD_[n＋1]의 전위에 대해서도 나타낸다.
입사 영역 확대 GS 구동 방법은 배선 TX_[nm2] 및 배선 PA_[m]에 인가되는 전위, 및 노드 FD_[n] 및 배선 OUT_[m]의 전위에서 도 4의 타이밍 차트에 따른 구동 방법과 다르다. 여기에서, 통상 GS 구동 방법의 설명을 참조하여 입사 영역 확대 GS 구동 방법을 설명한다.
입사 영역 확대 GS 구동 방법에 있어서, n번째행의 화소가 포함하는 포토 센서와 (n＋1)번째행의 화소가 포함하는 포토 센서를 도통하기 위해, 전위 LTX_[nm2]는 항상 배선 TX_[nm2]에 인가된다. 따라서, 노드 FD_[n＋1]은 항상 로 레벨의 전위가 된다.
먼저, 리셋 기간(300)에 대하여 설명한다. 시각 T1에서, 배선 PR_[m]의 전위가 전위 LPR_[m]에서 전위 HPR_[m]로 변화된다. 또한, n번째행의 화소가 포함하는 포토 센서에서의 배선 TX_[nm1]만 전위 LTX_[nm1]에서 전위 HTX_[nm1]로 변화된다. 따라서, n번째행의 화소가 포함하는 포토 센서에서의 트랜지스터(211)만 온 상태가 된다. 시각 T1에서, 배선 SE_[1] 내지 배선 SE_[n＋1]에는 각각 전위 LSE_[1] 내지 전위 LSE_[n＋1]이 인가된다.
다음에, 시각 T2에서, 배선 PR_[m]의 전위는 전위 HPR_[m]에서 전위 LPR_[m]으로 변화된다. 시각 T2에서, 배선 TX_[nm1]의 전위는 전위 HTX_[nm1]로 유지되고, 배선 SE_[1] 내지 배선 SE_[n＋1]의 전위는 각각 전위 LSE_[1] 내지 전위 LSE_[n＋1]로 유지된다. 따라서, 노드 FD_[n]에는 전위 HPR_[m]이 공급되기 때문에, 노드 FD_[n]에 유지된 전하의 양은 리셋된다.
여기에서는 명료화를 위해, 시각 T1에서, 배선 PR_[m]의 전위, 배선 TX_[nm1]의 전위는 변화된다. 그러나, 배선 PR_[m]의 전위가 변화되기 전에, 배선 TX_[nm1]의 전위가 변화되어도 좋다. 배선 PR_[m]의 전위가 변화되기 전에, 트랜지스터(211)를 온 상태로 해 둠으로써, 노드 FD_[n]는 충분히 리셋될 수 있다.
도 5에는 도시하지 않았지만, 노드 FD_[n]에 유지된 전하의 양뿐만 아니라, m번째열의 홀수행의 화소의 포토 센서에서 노드 FD(예를 들면, 노드 FD_[1], 노드 FD_[3] 등)에 유지되어 있는 전하의 양은 리셋된다.
다음에, 노광 기간(301)에 대하여 설명한다. 시각 T2에서, 배선 PR_[m]의 전위는 전위 LPR_[m]으로 변화된다. 또한, 시각 T2에서, 배선 PR_[m]의 전위가 변화된 후, 배선 PA_[m]의 전위는 전위 LPA_[m]에서 전위 HPA_[m]로 변화된다. 결과적으로, 트랜지스터(213)가 온 상태가 되어, n번째행의 화소가 포함하는 포토 센서와 (n＋1)번째행의 화소가 포함하는 포토 센서가 도통한다. 따라서, n번째행의 화소가 가지는 포토 다이오드(207)와 (n＋1)번째행의 화소가 가지는 포토 다이오드(207)는 병렬로 접속된다. 이것은 광이 입사하는 포토 다이오드의 영역을 확대하는 것과 같은 효과를 얻을 수 있게 되어, 리셋된 노드 FD_[n]로부터 일정 기간 동안에 유출하는 전하의 양은 증대된다.
시각 T3에서, 배선 TX_[nm1]의 전위는 전위 HTX_[nm1]에서 전위 LTX_[nm1]로 변화되어, 트랜지스터(211)는 오프 상태가 된다. 따라서, 노드 FD_[n]에서 포토 다이오드(207)로의 전하의 이동이 멈추기 때문에, 노드 FD_[n]의 전위가 결정된다. 이것은 광이 입사하는 포토 다이오드의 영역을 확대하는 것과 같은 효과를 얻을 수 있게 되어, 리셋된 노드 FD_[n]로부터 일정 기간 동안에 유출하는 전하의 양은 증대된다.
다음에, 판독 기간(302)에 대하여 설명한다. 시각 T4 이후, 구동 방법은 도 4에 나타낸 타이밍 차트와 마찬가지로 도 5에 나타낸 타이밍 차트에 따라 실시된다. 배선 SE_[1] 내지 배선 SE_[n＋1]은 판독 기간(302) 동안 순차적으로 동작을 수행하여, 도 5에 나타낸 바와 같이, 순차적으로, 배선 OUT_[m]의 전위가 결정된다. 이 순차적으로 결정한 배선 OUT_[m]의 전위는 m번째열의 화소가 포함하는 포토 센서(205)의 출력 신호의 전위에 상당한다. 이 출력 신호의 전위는 m번째열의 화소에 의해 생성된 피사체의 화상 데이터를 포함한다.
단, n번째행의 화소에서는 통상 GS 구동 방법과 마찬가지로 n번째행의 화소의 배선 OUT_[m]의 전위가 결정된다. 이 전위는 m열의 화소에 의해 생성된 화상 데이터를 포함한다. (n＋1)번째행의 화소에서, 배선 TX_[nm2]는 항상 전위 LTX_[nm2]이기 때문에, 배선 SE_[n＋1]이 전위 HSE_[n＋1]로 변화할 때에도, (n＋1)번째행의 화소의 배선 OUT_[m]의 전위는 변화하지 않는다. 따라서, 출력 신호의 전위는 출력되지 않는다.
그러나, 도 5에 나타내는 타이밍 차트에 따르면, 배선 SE_[1] 내지 배선 SE_[n＋1]은 판독 기간(302) 동안 순차적으로 동작을 행하기 때문에, (n＋1)번째행의 화소의 배선 OUT_[m]의 전위가 미소하게 변화할 가능성이 있다. 즉, n번째행의 출력 신호의 전위보다 낮은 출력 신호의 전위가 (n＋1)번째행으로부터 출력될 가능성이 있지만, 그 경우는 n번째행의 화소에서의 출력 신호의 전위에 상당하는 화상 데이터는 제거된다. 예를 들면, 고체 촬상 장치(100)의 데이터 처리 회로(107)(도 1(A) 참조)에는 이 화상 데이터를 제거하기 위한 회로가 제공된다. 배선 SE_[1]의 판독 동작을 행하는 타이밍은 적절히 결정될 수 있다.
모든 열의 화소 상에서, 리셋 동작, 축적 동작, 판독 동작을 행함으로써, 피사체의 화상 데이터를 취득할 수 있다.
입사 영역 확대 GS 구동 방법은 통상 GS 구동 방법과 마찬가지로 글로벌 셔터 방식을 채용한다. 따라서, 전하 유지 기간의 길이는 각 행마다 다르디. 따라서, 마지막 행의 화소의 포토 센서에서의 전하 유지 기간의 길이는 최장이 된다. 획일적인 계조 레벨의 화상을 촬상하면, 이상적으로는 모든 화소의 포토 센서는 같은 높이의 전위를 가지는 출력 신호를 제공한다. 그러나, 입사 영역 확대 GS 구동 방법에서도, 전하 유지 기간의 길이가 화소의 행마다 다른 경우, 각 행의 화소의 노드 FD에 축적되어 있는 전하가 시간의 경과와 함께 누출되면, 포토 센서의 출력 신호의 전위가 행마다 달라지게 되고, 화상 데이터는 행마다 그 계조 레벨이 변화하게 된다.
상기 문제의 관점에서, 오프 전류 밀도가 현저하게 낮은 트랜지스터(211)는 포토 센서(205)에서 축적된 전하, 구체적으로는, 노드 FD에 축적된 전하를 유지하기 위한 스위칭 소자로서 이용할 수 있다. 따라서, 전하 유지 기간이 다른 것에 기인하는 화상 데이터의 계조 레벨의 변화를 억제하고, 화상의 품질을 향상시킬 수 있다.
상기에 설명한 바와 같이, 본 발명의 일 양태에 따른 고체 촬상 장치(100)는 통상 GS 구동 방법 및 입사 영역 확대 GS 구동 방법을 병용할 수 있다. 예를 들면, 외광의 조도가 높을 때는 통상 GS 구동 방법을 이용하고, 촬상 후, 데이터 처리 회로(107)로 이 화상 데이터에 블랙을 나타내는 데이터가 많은 상태(촬상한 환경이 어두운 상태)인지 아닌지 판정한다. 이 화상 데이터가 블랙을 나타내는 데이터가 많은 상태(촬상한 환경이 어두운 상태)라면, 구동 방법은 입사 영역 확대 GS 구동 방법으로 전환할 수 있다. 단, 이 전환은 데이터 처리 회로(107)에 의해 자동적으로 행해지거나, 사용자에 의해 행해진다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)는 도 2(A) 및 도 2(B), 도 3(A) 및 도 3(B)에 나타내는 회로 구성을 가지고, 노광 기간을 조정할 수 있게 하고, 통상 GS 구동 방법 및 입사 영역 확대 GS 구동 방법을 병용할 수 있고, 향상된 다이내믹 레인지를 갖는다.
도 2(A) 및 도 2(B), 도 3(A) 및 도 3(B)에서는 같은 열의 화소군에서, 하나의 행의 화소가 가지는 포토 다이오드와 다음의 행의 화소가 가지는 포토 다이오드는 트랜지스터(스위칭 소자)와 서로 접속된다. 본 발명의 일 양태에 따른 고체 촬상 장치(100)에서는 서로 접속하는 포토 다이오드의 수를 적절히 결정할 수 있다. 예를 들면, 같은 열의 화소군에서, 3행 또는 4행의 포토 다이오드가 서로 접속할 수 있다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)는 통상 GS 구동 방법 및 입사 영역 확대 GS 구동 방법을 병용할 수 있기 때문에, 화소부(101)의 일부 영역만 입사 영역 확대 GS 구동 방법에 의해 동작되고, 다른 영역은 통상 GS 구동 방법에 의해 동작된다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)에 있어서, 화소부(101)에서 매트릭스 상으로 배치된 복수의 화소에는 컬러 필터가 제공된다. 이 컬러 필터의 배치 및 형상은 특별히 한정되지 않는다. 예를 들면, 도 6(A)에 도시한 바와 같이 직사각형이어도 좋고, 도 6(B)에 도시한 바와 같이 마름모형이어도 좋다. 단, 이 복수의 화소를 구성하는 배선 및 각 화소 내의 포토 센서를 구성하는 배선의 배치 및 형상은 컬러 필터의 배치 및 형상에 맞추어 적절히 변형할 수 있다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)는 컬러 화상 데이터를 취득하기 위해, 외광을 이용하거나, 혹은 적어도 적색, 청색, 및 녹색의 광을 순차 점등시킴으로써 촬상을 행할 수 있다. 이들 광을 순차 점등시킴으로써, 복수의 색에 대응하는 복수의 화상 데이터를 취득할 수 있다. 그러한 복수의 화상 데이터를 이용한 가법혼색에 의해, 컬러의 화상 데이터를 취득할 수 있다.
상기 광을 순차 점등시키는 것은, 각 화소에 컬러 필터를 제공할 필요가 없게 한다. 이들 광의 이용 효율을 높임으로써, 고체 촬상 장치의 소비 전력을 저감할 수 있다. 또한, 하나의 화소로 복수의 색에 대응하는 화상 데이터의 취득할 수 있고, 혹은 복수의 색의 계조 레벨을 생산할 수 있기 때문에, 고정밀의 화상 데이터를 얻을 수 있다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)에서는 포토 센서가 가지는 포토 다이오드에 광이 입사될 때, 이 광으로부터 발생된 출력 신호를 출력한다. 따라서, 고체 촬상 장치(100)는 가시광뿐만 아니라, 다양한 파장의 광(예를 들면, 적외선, 자외선, 및 X선 등)을 이용하여 동작시킬 수 있다. 예를 들면, 고체 촬상 장치는 형광체 등 X선을 가시광으로 변환할 수 있는 층이 제공될 때, X선을 이용할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구조와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 2)
본 실시형태에서는 고체 촬상 장치(100)가 롤링 셔터 방식을 이용하는 경우에 대하여 설명한다.
롤링 셔터 방식은 실시형태 1에 설명한 글로벌 셔터 방식과 달리, 배선 PR에 각 행마다 인가되는 전위는 순차 변화되기 때문에, 배선 PR은 각 행마다 독립적으로 제공된다. 도 7에 화소부(101)의 회로도의 일례를 나타낸다. 도 7은 n번째행 및 (n＋1)번째행의 화소에 대하여 도시한다.
롤링 셔터 방식을 이용하는 경우에, 배선 PR에 각 행마다 인가되는 전위는 순차적으로 변화되기 때문에, 도 1(A)에서, 수평 방향 리셋 회로가 추가된 고체 촬상 장치(100)가 이용된다. 이 수평 방향 리셋 회로는 각 행의 배선 PR과 접속되어 있고, 수평 방향 선택 회로(103), 데이터 출력 회로(105) 및 데이터 처리 회로(107)와 마찬가지로, 적어도 논리 회로부, 스위치부, 또는 버퍼부를 포함한다. 이 수평 방향 리셋 회로는 화소부(101)를 형성하는 같은 기판에 형성할 수 있다. 그 대신에, 이 수평 방향 리셋 회로는 IC 등의 반도체 장치에 일부 또는 전부를 실장해도 좋다.
단, 롤링 셔터 방식을 이용하는 경우, 실시형태 1에 기재한 전하 유지 기간은 이용되지 않는다. 따라서, 도 7에 나타낸 회로 구성에서, 증폭 회로(209)가 포토 다이오드(207)에 의해 생기는 전류를 증폭할 수 있다면, 증폭 회로(209)에서 트랜지스터(211)를 제공할 필요는 없다. 트랜지스터(211)를 제공하지 않으면, 포토 센서 및 화소를 미세화할 수 있어, 고체 촬상 장치를 미세화할 수 있고, 제작 비용을 저감할 수 있다.
도 8은 도 3(A)의 포토 센서(205)와 같은 구조를 가지는 도 7의 포토 센서(205, 206)를 사용한 경우를 나타내는 회로도이다. 단, 도 8은 m번째열의 n행 및 (n＋1)행의 화소를 도시한다.
상술한 바와 같이, 배선 PR은 각 행에 대하여 독립적으로 제공되기 때문에, n번째행에 제공된 포토 센서(205)의 포토 다이오드(207)의 애노드는 배선 PR 중 배선 PR_[n]에 접속된다. (n＋1)번째행에 제공된 포토 센서(206)의 포토 다이오드(207)의 애노드는 배선 PR 중 배선 PR_[n＋1]에 접속된다. 따라서, 롤링 셔터 방식을 채용하는 경우, 도 3(B)의 배선 PR_[m] 대신 배선 PR_[n] 및 배선 PR_[n＋1]이 사용된다.
다음에, 롤링 셔터 방식에 의한 화소부(101)의 구동 방법에 대하여 설명한다. 도 9는 화소부(101)의 m번째열의 화소에 대하여, 배선 TX_[nm1], 배선 TX_[nm2], 배선 PA_[m], 배선 VR_[m], 및 배선 OUT_[m]에 인가되는 전위를 나타내는 타이밍 차트의 일례이다. 도 9는 화소부(101)의 각 행의 화소에 대하여, 배선 SE_[1] 내지 배선 SE_[n＋1] 및 배선 PR_[1] 내지 배선 PR_[n＋1]에 인가되는 전위를 나타내는 타이밍 차트의 일례이다. 또한, 도 9는 노드 FD_[n] 및 노드 FD_[n＋1]의 전위에 대해서도 나타낸다.
본 실시형태에 나타내는 타이밍 차트에서는 실시형태 1과 마찬가지로 상기 배선에는 하이 레벨이나 로 레벨의 전위가 인가되는 것이라고 가정한다. 본 실시형태는 배선 PR_[1] 내지 배선 PR_[n＋1]에 각각 하이 레벨의 전위 HPR_[1] 내지 전위 HPR_[n＋1], 및 각각 로 레벨의 전위 LPR_[1] 내지 전위 LPR_[n＋1]이 공급되는 점에서 실시형태 1과 다르다. 다른 배선에 공급되는 전위는 실시형태 1과 마찬가지로 한다. VR_[m]는 VDD가 공급되고 있는 것으로 가정하여, 도 9에는 도시하지 않았다.
도 9는 n번째행의 포토 센서(205)의 포토 다이오드(207)와 (n＋1)번째행의 포토 센서(206)의 포토 다이오드(207)가 도통하고 있지 않은 상태, 즉, 트랜지스터(213)가 오프 상태인 경우의 구동 방법에 대한 타이밍 차트이다. 이 구동 방법에서, 배선 PA_[m]은 항상 전위 LPA_[m]이다. 롤링 셔터 방식을 이용하기 때문에, 배선 TX_[nm1] 및 배선 TX_[nm2]는 각각 항상 전위 HTX_[nm1] 및 전위 HTX_[nm2]이다. 따라서, n번째행의 화소가 포함하는 포토 센서(205)의 트랜지스터(211)와 (n＋1)번째행의 화소가 포함하는 포토 센서(206)의 트랜지스터(211)는 항상 온 상태이다.
먼저, 시각 T1에서, 배선 PR_[1]의 전위는 전위 LPR_[1]에서 전위 HPR_[1]로 변화된다. 또한, 시각 T1에서, 다른 배선에는 모두 로 레벨의 전위가 공급된다.
다음에, 시각 T2에서, 배선 PR_[1]의 전위는 전위 HPR_[1]로 변화된다. 이 시각 T1에서 시각 T2의 기간은 실시형태 1에 설명한 리셋 기간(300)에 상당한다. 하지만, 롤링 셔터 방식을 이용하기 때문에, 실시형태 1에 나타낸 글로벌 셔터 방식과는 달리, 리셋 기간(300)에 행해지는 리셋 동작이 각 행마다 순차적으로 행해진다. 따라서, 시각 T2에서, 배선 PR_[2]의 전위는 전위 LPR_[2]에서 전위 HPR_[2]로 변화되고, 시각 T3에서, 배선 PR_[2]의 전위는 전위 HPR_[2]에서 전위 LPR_[2]로 변화되고, 2번째행의 포토 센서에 대하여 리셋 동작이 행해진다. 단, 시각 T2 및 시각 T3에서, 다른 배선에는 모두 로 레벨의 전위가 공급된다.
도 9는 순차 리셋 동작이 행해질 때, n번째행의 포토 센서(205) 및 (n＋1)행의 포토 센서(206)의 리셋 동작의 타이밍을 나타낸다.
여기서, 시각 T2에서, 배선 PR_[1]의 전위는 전위 LPR_[1]로 변화되어, 역방향의 바이어스 전압이 1번째행의 포토 다이오드(207)에 인가되게 된다. 실시형태 1에 설명한 바와 같이, 포토 다이오드(207)에 광이 입사하면, 포토 다이오드(207)의 캐소드에서 애노드를 향하여 전류가 흐른다. 이 전류에 의해, 1번째행의 포토 센서(205)의 노드 FD_[1](도시하지 않음)의 전위가 결정된다. 단, 실시형태 1에 기재한 것처럼, 노드 FD_[1]에 조사되는 광의 강도가 높을수록 노드 FD_[1]의 전위의 변화량이 크고, 노드 FD_[1]에 조사되는 광의 강도가 낮을수록 노드 FD_[1]의 전위의 변화량이 작다.
다음에, 시각 T4에서, 1번째행의 화소의 포토 센서(205)에 접속된 배선 SE_[1]의 전위는 전위 LSE_[1]으로부터 전위 HSE_[1]로 변화되어, 1번째행의 화소의 포토 센서(205)에 포함되는 트랜지스터(217)가 온 상태가 된다. 그리고 나서, 노드 FD_[1]의 전위에 따라, 배선 VR_[m]으로부터 배선 OUT_[m]으로 전하가 이동한다.
배선 TX_[nm1] 및 배선 TX_[nm2]은 각각 항상 전위 HTX_[nm1] 및 전위 HTX_[nm2]이기 때문에, 배선 SE_[1]의 전위를 전위 LSE_[1]에서 전위 HSE_[1]로 변화시킴으로써, 노드 FD_[1]의 전위를 결정한다. 따라서, 1번째행의 포토 센서(205)에 대한 노광 기간(301)은 시각 T2로부터 시각 T4까지의 기간에 상당하고, 노광 기간(301) 동안의 동작은 축적 동작이다.
다음에, 시각 T5에서, 배선 SE_[1]의 전위는 전위 HSE_[1]에서 전위 LSE_[1]로 변화되어, 배선 VR_[m]에서 1번째행의 화소의 배선 OUT_[m]으로의 전하의 이동이 정지되고, 1번째행의 화소의 배선 OUT_[m]의 전위가 결정된다. 이 1번째행의 화소의 배선 OUT_[m]의 전위가 1행 m열의 화소가 포함하는 포토 센서(205)의 출력 신호의 전위에 상당한다. 그리고, 출력 신호의 전위는 1행 m열의 화소에 의해 생긴 피사체의 화상 데이터를 포함한다. 1번째행의 포토 센서(205)의 판독 기간(302)은 시각 T4에서 시각 T5까지의 기간에 상당하고, 판독 기간(302) 동안의 동작을 판독 동작이라고 한다. 배선 SE_[1]이 판독 동작을 행하는 타이밍은 적절히 결정할 수 있다.
시각 T5 이후, 배선 SE_[2] 내지 배선 SE_[n＋1]도 순차로 판독 동작이 행해져, 도 9에 나타낸 것처럼, 순차로 배선 OUT_[m]의 전위가 결정된다. 이 순차 결정된 배선 OUT_[m]의 전위가 m번째열의 화소가 포함하는 포토 센서(205)의 출력 신호의 전위에 상당한다. 이 출력 신호의 전위는 m번째열의 화소에 의해 생긴 피사체의 화상 데이터를 포함한다.
시각 T1 이후, 배선 PR_[2] 내지 배선 PR_[n＋1]은 순차로 리셋 동작이 행해진다. 시각 T5 이후, 배선 SE_[2] 내지 배선 SE_[n＋1]도 순차로 판독 동작이 행해진다. 따라서, 통상 RS 구동 방법에서, (n＋1)번째행의 포토 센서(206)의 노광 기간(301)은 PR_[n＋1]의 전위가 전위 HPR_[n＋1]로부터 전위 LPR_[n＋1]로 변화한 시각으로부터 배선 SE_[n＋1]의 전위가 전위 LSE_[n＋1]로부터 전위 HSE_[n＋1]로 변화한 시각까지의 기간에 상당한다.
또한, 배선 TX_[nm1] 및 배선 TX_[nm2]는 각각 항상 전위 HTX_[nm1] 및 전위 HTX_[nm2]이기 때문에, 노드 FD_[n] 및 노드 FD_[n＋1]의 전위는 n번째행의 포토 센서(205) 및 (n＋1)번째행의 포토 센서(206)의 리셋 동작이 재차 행해질 때까지 감소하게 된다.
피사체의 화상 데이터는 모든 열의 화소 상에서, 리셋 동작, 축적 동작, 판독 동작을 행함으로써 얻을 수 있다.
단, 도 9에 나타낸 타이밍 차트에 따른 구동 방법은 범용의 롤링 셔터 방식이기 때문에, 이 구동 방법을 "통상 RS 구동 방법"이라고 부른다.
도 7 및 도 8에 나타낸 회로 구성을 이용하여, 통상 RS 구동 방법을 행하는 경우, n번째행의 화상 데이터와 (n＋1)번째행의 화상 데이터가 혼합될 가능성이 있지만, 트랜지스터(213)는 오프 전류 밀도가 현저하게 낮기 때문에, 이 화상 데이터가 혼합되는 것을 방지할 수 있다.
통상 RS 구동 방법을 이용하는 경우에도, 외광의 조도가 낮고 각 화소의 포토 다이오드에 입사하는 광의 강도가 낮은 경우, 축적 동작 동안의 노드 FD로부터의 전하의 유출량이 작고, 노드 FD의 전위의 변화가 작아지게 된다. 노광 기간을 길게 함으로써 이 변화를 크게 할 수 있지만, 노광 기간을 길게 하는 것은, 예를 들면, 변형된 피사체의 화상 데이터를 취득하는 등 화상의 품질을 열화시킬 가능성이 있다.
실시형태 1과 마찬가지로, 도 7 및 도 8에 나타낸 화소 구성을 이용함으로써, 상기 가능성을 억제하는 구동 방법을 실시할 수 있다. 본 발명의 일 양태에 따라, 통상 RS 구동 방법과는 다른 구동 방법에 대하여 설명한다.
구체적으로, 이 구동 방법에서는 도 7 및 도 8에 나타낸 트랜지스터(215)를 온 상태로 하고, n번째행의 화소가 포함하는 포토 센서(205)와 (n＋1)번째행의 화소가 포함하는 포토 센서(206)를 도통시킴으로써, 광이 입사하는 포토 다이오드의 영역이 확대되고, 노광 기간을 길게 하지 않고, 노드 FD(구체적으로는 노드 FD_[n])의 전위의 변화를 크게 한다.
n번째행의 화소가 포함하는 포토 센서(205)와 (n＋1)번째행의 화소가 포함하는 포토 센서(206)를 도통시키기 때문에, 취득된 피사체의 화상 데이터의 해상도는 도통시키지 않은 경우에 비해 낮다. 그러나, 외광의 조도가 낮은 환경 하에서는, 노광 기간을 길게 하여 촬상하는 것보다, 노광 기간을 길게 하지 않고 해상도를 낮게 하여 촬상한 화상이 고품질이기 때문에, 이하 설명하는 구동 방법은 바람직하다. 단, 이하 설명하는 구동 방법은, 통상 RS 구동 방법과 구별하기 위해, "입사 영역 확대 RS 구동 방법"이라고 부른다.
본 발명의 일 양태에 따른 입사 영역 확대 RS 구동 방법은 통상 RS 구동 방법과 마찬가지로, 화소부(101)의 m열의 화소군을 예로 들어 설명한다. 도 10은 입사 영역 확대 RS 구동 방법에서, 배선 TX_[nm1], 배선 TX_[nm2], 배선 PA_[m], 배선 VR_[m], 및 배선 OUT_[m]에 인가되는 전위를 나타내는 타이밍 차트의 일례이다. 또한, 도 10은 화소부(101)의 각 열의 화소에 대하여, 배선 SE_[1] 내지 배선 SE_[n＋1] 및 배선 PR_[1] 내지 배선 PR_[n＋1]에 인가되는 전위를 나타내는 타이밍 차트의 일례이다. 또한, 도 10은 노드 FD_[n] 및 노드 FD_[n＋1]의 전위에 대해서도 나타낸다.
입사 영역 확대 RS 구동 방법은 배선 TX_[nm2] 및 배선 PA_[m]에 인가되는 전위, 및 노드 FD_[n] 및 배선 OUT_[m]의 전위가 도 9에 나타낸 타이밍 차트에 따른 구동 방법과 다르다. 여기에, 입사 영역 확대 RS 구동 방법은 통상 RS 구동 방법의 설명을 참조하여 설명한다.
입사 영역 확대 RS 구동 방법에서, n번째행의 화소가 포함하는 포토 센서(205)와 (n＋1)번째행의 화소가 포함하는 포토 센서(206)를 도통시키기 위해, 전위 LTX_[nm2]는 항상 배선 TX_[nm2]에 인가된다. 따라서, 노드 FD_[n＋1]은 항상 로 레벨의 전위가 된다. (n＋1)번째행의 화소가 포함하는 포토 센서(206)의 트랜지스터(211)는 항상 오프 상태이다.
배선 TX_[nm1]는 항상 전위 HTX_[nm1]이다. 결과적으로, n번째행의 화소가 포함하는 포토 센서(205)의 트랜지스터(211)는 항상 온 상태이다. 따라서, n번째행의 화소가 가지는 포토 다이오드(207)와 (n＋1)번째행의 화소가 가지는 포토 다이오드(207)는 병렬로 접속된다. 이것은 광이 입사하는 포토 다이오드의 영역을 확대하는 것과 같은 효과를 만들어내서, 리셋된 노드 FD_[n]로부터 일정 기간 동안에 유출하는 전하의 양은 증대된다.
리셋 기간(300)에 대하여 설명한다. 시각 T1에서, 배선 PR_[1]의 전위는 전위 LPR_[1]에서 전위 HPR_[1]로 변화된다. 또한, 시각 T1에서, 다른 배선에는 모두 로 레벨의 전위가 인가된다.
다음에, 시각 T2에서, 배선 PR_[1]의 전위는 전위 HPR_[1]에서 전위 LPR_[1]로 변화된다. 이 시각 T1에서 시각 T2의 기간은 통상 RS 구동 방법과 마찬가지로 리셋 기간(300)에 상당한다.
입사 영역 확대 RS 구동 방법에 있어서, 순차 리셋 동작은 1행 간격으로 행해지는 것이 바람직하다. 입사 영역 확대 RS 구동 방법에서, 통상 RS 구동 방법과 마찬가지로 리셋 동작을 각 행마다 순차로 행하면, n번째행의 포토 센서(205)에 대한 노광 기간(301)은 배선 PR_[n＋1]의 전위가 전위 HPR_[n＋1]에서 전위 LPR_[n＋1]로 변화시킨 시각으로부터 배선 SE_[n]의 전위를 전위 LSE_[n]에서 전위 HSE_[n]로 변화시킨 시각에 상당한다. 이것은 n번째행의 포토 센서(205)의 포토 다이오드(207)와 (n＋1)번째행의 포토 센서(206)의 포토 다이오드(207)가 도통(병렬 접속)되어 있기 때문에, n번째행의 포토 센서(205)의 노광 기간(301)이 시작될 때, (n＋1)번째행의 포토 센서(206)의 리셋 기간(300)도 시작되게 되어, n번째행의 포토 센서(205)도 다시 리셋 동작되게 되기 때문이다. 즉, 입사 영역 확대 RS 구동 방법에서, 각 행마다 리셋 동작을 순차로 행하면, 통상 RS 구동 방법보다 노광 기간(301)이 짧아진다.
단, 입사 영역 확대 RS 구동 방법에서, 통상 RS 구동 방법과 마찬가지로 리셋 동작을 각 행마다 순차로 행하는 경우, 배선 SE_[n＋1]의 전위가 LSE_[n＋1]에서 전위 HSE_[n＋1]로 변화되는 타이밍을, 배선 PR_[n＋1]에 입력되는 펄스폭만큼 늦춤으로써, n번째행의 포토 센서(205)의 노광 기간(301)을 통상 RS 구동 방법에서 (n+1)번째 행의 포토 센서(205)의 노광 기간(301)의 길이와 같게 할 수 있다.
이하의 설명에서, n번째행의 포토 센서(205)만 순차 리셋 동작을 행하는 것으로 가정한다. 리셋 동작을 행한 후는, 통상 RS 구동 방법과 마찬가지로, 광이 n번째행의 포토 센서(205)의 포토 다이오드(207)에 입사하면, 전류는 포토 다이오드(207)의 캐소드에서 애노드를 향해 흐른다. 이 전류에 의해, n번째행의 포토 센서(205)의 노드 FD_[n]의 전위가 결정된다. 단, 노드 FD_[n]에 입사하는 광의 강도가 높을수록 노드 FD_[n]의 전위의 변화량이 크고, 노드 FD_[n]에 입사하는 광의 강도가 낮을수록 노드 FD_[n]의 전위의 변화량이 작다.
시각 T4 이후, 통상 RS 구동 방법과 같은 타이밍에서, 배선 SE_[1] 내지 배선 SE_[n＋1]는 순차로 판독 동작이 행해져, 도 10에 나타낸 것처럼 배선 OUT_[m]의 전위가 순차로 결정된다. (n＋1)번째행의 포토 센서(206)에서, 배선 OUT_[m]의 전위는 전위 LOUT_[m]이다. 순차로 결정된 배선 OUT_[m]의 전위는 m번째열의 화소가 포함하는 포토 센서(205)의 출력 신호의 전위에 상당한다. 이 출력 신호의 전위는 m번째열의 화소에 의해 생긴 피사체의 화상 데이터를 포함한다. 배선 SE_[1]이 판독 동작을 행하는 타이밍은 적절히 결정할 수 있다.
배선 TX_[nm1]은 항상 전위 HTX_[nm1]이기 때문에, 노드 FD_[n＋1]의 전위는 (n＋1)번째행의 포토 센서(206)의 리셋 동작이 다시 행해질 때까지 감소하게 된다.
모든 열의 화소에서, 리셋 동작, 축적 동작, 판독 동작을 행함으로써, 피사체의 화상 데이터를 취득할 수 있다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)는 통상 RS 구동 방법 및 입사 영역 확대 RS 구동 방법을 병용할 수 있다. 예를 들면, 외광의 조도가 높을 때는 통상 RS 구동 방법을 이용하고, 촬상 후, 데이터 처리 회로(107)로 이 화상 데이터에 블랙을 나타내는 데이터가 많은 상태(촬상한 환경이 어두운 상태)인지 아닌지 판정한다. 이 화상 데이터가 블랙을 나타내는 데이터가 많은 상태(촬상한 환경이 어두운 상태)라면, 구동 방법은 입사 영역 확대 RS 구동 방법으로 전환할 수 있다. 단, 이 전환은 데이터 처리 회로(107)에 의해 자동적으로 행해지는 구성으로 해도 좋고, 사용자에 의해 행하는 구성으로 해도 좋다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)는 도 7 및 도 8에 나타내는 회로 구성을 가지고, 노광 기간(301)을 조정할 수 있게 하고, 통상 RS 구동 방법 및 입사 영역 확대 RS 구동 방법을 병용할 수 있고, 향상된 다이내믹 레인지를 갖는다.
도 7 및 도 8에서는 같은 열의 화소군에서, 하나의 행의 화소가 가지는 포토 다이오드와 다음의 행의 화소가 가지는 포토 다이오드가 트랜지스터(스위칭 소자)와 서로 접속된다. 본 발명의 일 양태에 따른 고체 촬상 장치(100)에서는 접속하는 포토 다이오드의 수를 적절히 결정할 수 있다. 예를 들면, 같은 열의 화소군에서, 3행 또는 4행의 포토 다이오드가 서로 접속할 수 있다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)는 통상 GS 구동 방법 및 입사 영역 확대 GS 구동 방법을 병용할 수 있기 때문에, 화소부(101)의 일부 영역만 입사 영역 확대 GS 구동 방법에 의해 동작되고, 다른 영역은 통상 GS 구동 방법에 의해 동작된다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)에 있어서, 화소부(101)에서 매트릭스 상으로 배치된 복수의 화소에는 컬러 필터가 제공된다. 이 컬러 필터의 배치 및 형상은 특별히 한정되지 않는다. 예를 들면, 도 6(A)에 도시한 바와 같이 직사각형이어도 좋고, 도 6(B)에 도시한 바와 같이 마름모형이어도 좋다. 단, 이 복수의 화소를 구성하는 배선 및 각 화소 내의 포토 센서를 구성하는 배선의 배치 및 형상은 컬러 필터의 배치 및 형상에 맞추어 적절히 변형할 수 있다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)는 컬러 화상 데이터를 취득하기 위해, 외광을 이용하거나, 혹은 적어도 적색, 청색, 및 녹색의 광을 순차 점등시킴으로써 촬상을 행할 수 있다. 이들 광을 순차 점등시킴으로써, 복수의 색에 대응하는 화상 데이터를 취득할 수 있다. 그러한 복수의 화상 데이터를 이용한 가법혼색에 의해, 컬러의 화상 데이터를 취득할 수 있다.
상기 광을 순차 점등하는 것은, 각 화소에 컬러 필터를 제공할 필요를 없게 한다. 이들 광의 이용 효율을 높임으로써, 고체 촬상 장치의 소비 전력을 저감할 수 있다. 또한 하나의 화소로 복수의 색에 대응하는 화상 데이터를 취득할 수 있고, 혹은 복수의 색의 계조 레벨을 만들 수 있기 때문에, 고정밀의 화상 데이터를 얻을 수 있다.
본 발명의 일 양태에 따른 고체 촬상 장치(100)에서는 포토 센서가 가지는 포토 다이오드에 광이 입사될 때, 이 광으로부터 발생된 출력 신호를 출력한다. 따라서, 고체 촬상 장치(100)는 가시광뿐만 아니라, 다양한 파장의 광(예를 들면, 적외선, 자외선, 및 X선 등)을 이용하여 동작시킬 수 있다. 예를 들면, 고체 촬상 장치는 형광체 등 X선을 가시광으로 변환할 수 있는 층을 제공함으로써, X선을 이용할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 양태에 따른 고체 촬상 장치의 제작 방법을 도 3(B)에 나타낸 포토 센서(205)의 제작 방법을 예로 들어 설명한다. 단, 트랜지스터(217)는 트랜지스터(215)와 마찬가지로 하여 제작할 수 있기 때문에, 이하의 설명에서 이용하는 도면에 도시하지 않았다. 트랜지스터(215)에 대한 기재는 트랜지스터(217)에도 적용된다.
단, 본 발명의 일 양태에서, 산화물 반도체는 트랜지스터(211) 및 트랜지스터(213)의 채널 형성 영역에 이용되어도 좋고, 게르마늄, 실리콘, 실리콘 게르마늄, 또는 단결정 탄화 실리콘 등의 반도체가 이용되어도 좋다. 예를 들면, 실리콘을 포함하는 트랜지스터는 실리콘 웨이퍼 등의 단결정 반도체 기판, SOI법에 의해 형성된 실리콘 박막, 기상 증착법에 형성 제작된 실리콘 박막 등을 이용하여 형성할 수 있다. 트랜지스터(211) 및 트랜지스터(213)는 오프 전류 밀도가 매우 낮은 것이 바람직하기 때문에, 여기에서는 산화물 반도체가 채널 형성 영역에 이용된다.
먼저, 도 11(A)에 나타낸 바와 같이, 포토 다이오드(207), 공지의 CMOS의 제작 방법에 의해 트랜지스터(215)는 기판(700)의 절연 표면 위에 형성된다. 단, 트랜지스터(215)는 n 채널형 트랜지스터이다.
상기 실시형태에 기재한 바와 같이, 트랜지스터(215)는 채널 형성 영역에 산화물 반도체를 포함할 수 있다. 그러나, 다결정 또는 단결정의 실리콘 등과 같이, 산화물 반도체보다 높은 이동도를 제공하는 반도체 재료를 이용함으로써, 화상 데이터는 포토 센서(205)로부터 고속으로 판독될 수 있다. 본 실시형태에서는 포토 다이오드(207), 트랜지스터(215)가 상기 열거한 반도체의 어느 것으로 구성된 단결정의 반도체 기판으로부터 분리된 단결정 반도체막을 이용하여 형성되는 경우를 설명한다.
단결정 반도체막의 제작 방법의 구체적인 일례에 대하여, 간단하게 설명한다. 먼저, 전계에서 가속된 이온을 포함하는 이온 빔을 단결정의 반도체 기판에 주입하고, 결정 구조가 국소적으로 흐트러짐으로써 취약화된 취화층이 반도체 기판의 표면으로부터 일정한 깊이의 영역에 형성된다. 취화층이 형성되는 영역의 깊이는 이온 빔의 가속 에너지와 이온 빔의 입사각에 의해 조절할 수 있다. 그리고 나서, 반도체 기판과 절연막(701)이 제공된 기판(700)은 사이에 이 절연막(701)이 끼워지도록 부착된다. 반도체 기판과 기판(700)을 중첩시킨 후, 두 기판이 부착되도록 반도체 기판과 기판(700)의 일부에 대략 1 N/cm2 이상 500 N/cm2 이하, 바람직하게는 11 N/cm2 이상 20 N/cm2 이하의 압력이 가해진다. 압력이 가해지면, 그 부분으로부터 반도체 기판과 절연막(701) 사이에 접합이 개시되고, 결과적으로 반도체 기판과 절연막(701)이 서로 밀착된 면 전체에 접합이 이루어진다. 다음에, 가열 처리를 행함으로써, 취화층에 존재하는 미소 보이드(microvoid)들이 결합하여, 미소 보이드의 체적을 증가시킨다. 그 결과, 반도체 기판의 일부인 단결정 반도체막이 취화층을 따라 반도체 기판으로부터 분리된다. 상기 가열 처리는 기판(700)의 변형점을 넘지 않는 온도에서 행해진다. 그리고 나서, 상기 단결정 반도체막을 에칭 등에 의해 원하는 형상으로 가공함으로써, 섬 형상의 반도체막(702), 섬 형상의 반도체막(703)을 형성할 수 있다.
포토 다이오드(207)는 절연막(701) 위의 섬 형상의 반도체막(702)을 이용하여 형성되고, 트랜지스터(215)는 절연막(701) 위의 섬 형상의 반도체막(703)을 이용하여 형성된다. 포토 다이오드(207)는 섬 형상의 반도체막(702) 내에 p형의 도전성을 가지는 영역(727), i형의 도전성을 가지는 영역(728), n형의 도전성을 가지는 영역(729)이 형성된 횡형 접합 타입이다. 트랜지스터(215)는 게이트 전극(707)을 포함한다. 또한, 트랜지스터(215)는 섬 형상의 반도체막(703)과 게이트 전극(707)의 사이에 절연막(708)을 포함한다.
단, i형의 도전성을 가지는 영역(728)은 1×1020 cm-3 이하의 농도로 p형 혹은 n형을 부여하는 불순물을 포함하고, 암전도도에 대하여 광전도도가 100배 이상인 반도체막의 영역을 나타낸다. i형의 도전성을 가지는 영역(728)은 주기표 제 13 족 혹은 제15 족에 속하는 불순물 원소를 포함하는 것도 그 범주에 포함한다. 즉, i형의 반도체는 원자가 전자 제어를 목적으로 한 불순물 원소가 의도적으로 첨가되지 않을 때에 약한 n형의 전기 전도성을 가진다. 따라서, i형의 도전성을 가지는 영역(728)은 p형의 도전성을 부여하는 불순물 원소가 성막 시 혹은 성막 후에, 의도적 혹은 비의도적으로 첨가된 것을 그 범주에 포함한다.
기판(700)으로서 사용할 수 있는 기판에 특별히 제한은 없지만, 적어도, 후의 가열 처리에 견딜 수 있을 정도의 내열성을 가지고 있는 것이 필요하다. 예를 들면, 퓨전법이나 플로트법으로 제작되는 유리 기판, 석영 기판, 세라믹 기판 등이 기판(700)으로서 이용될 수 있다. 후의 가열 처리의 온도가 높은 경우, 유리 기판으로서는 변형점이 730℃ 이상의 것을 이용하는 것이 바람직하다. 또한, 스테인리스 스틸 기판 등의 금속 기판, 또는 절연막이 실리콘 기판의 표면 위에 형성된 기판을 이용해도 좋다. 플라스틱 등의 가요성을 가지는 합성 수지로 이루어지는 기판은 일반적으로 상기 기판과 비교하여 내열 온도가 낮은 경향이 있지만, 제작 공정 동안의 처리 온도에 견딜 수 있다면 이용해도 좋다.
단, 본 실시형태에서는 단결정의 반도체막을 이용하여 포토 다이오드(207)와 트랜지스터(215)를 형성하는 예에 대하여 설명하고 있지만, 본 발명은 이 구성으로 한정되지 않는다. 예를 들면, 기상 증착법을 이용하여 절연막(701) 위에 형성된 다결정 또는 미결정의 반도체막이 이용되어도 좋다. 대신에, 상기 반도체막이 공지의 기술에 의해 결정화됨으로써 형성되어도 좋다. 공지의 결정화 방법은 레이저광을 이용한 레이저 결정화법, 촉매 원소를 이용하는 결정화법을 포함한다. 혹은 촉매 원소를 이용하는 결정화법과 레이저 결정화법을 조합하여 이용할 수도 있다. 석영과 같은 내열성 기판을 이용하는 경우, 다음의 결정화법을 조합하여 이용할 수 있다. 즉, 전열노를 사용한 열결정화 방법, 적외광을 이용한 램프 어닐 결정화법, 촉매 원소를 이용하는 결정화법, 및 950℃ 정도의 고온 어닐법을 조합한 결정화법을 이용해도 좋다.
또한, 도 11(A)에서는, 도전막이 절연막(708) 위에 형성된 후, 상기 도전막이 에칭 등에 의해 원하는 형상으로 가공됨으로써, 게이트 전극(707) 뿐만 아니라 배선(711)이 형성된다. 즉, 게이트 전극(707)과 배선(711)은 후에 제작되는 트랜지스터(211)의 도전막(720)과 접속되기 때문에, 도 3(B)의 회로도에 나타낸 접속 관계를 얻을 수 있다.
다음에, 도 11(A)에 나타낸 바와 같이, 절연막(712)이 포토 다이오드(207), 트랜지스터(215), 배선(711)을 덮도록 형성된다. 단, 본 실시형태에서는 절연막(712)으로서 단층의 절연막이 이용되는 경우를 예시하고 있지만, 상기 절연막(712)은 단층일 필요는 없고, 2층 이상을 포함하는 절연막을 적층한 것을 이용해도 좋다.
절연막(712)은 후의 제작 공정에서의 가열 처리의 온도에 견딜 수 있는 재료를 이용하여 형성된다. 구체적으로, 절연막(712)으로서 산화 규소, 질화 규소, 질화 산화 규소, 산화 질화 규소, 질화 알루미늄, 산화 알루미늄 등을 이용하는 것이 바람직하다.
본 명세서에 있어서 산화 질화물이란, 질소보다 산소의 함유량이 많은 물질을 말하고, 또한, 질화 산화물이란, 산소보다 질소의 함유량이 많은 물질을 말한다.
절연막(712)의 표면은 CMP법 등에 의해 평탄화시켜도 좋다.
다음에, 트랜지스터(211) 및 트랜지스터(213)는 절연막(712) 위에 형성된다. 도 11(A)에 나타낸 바와 같이, 게이트 전극(713)은 절연막(712) 위에 형성된다.
게이트 전극(713)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등의 금속 재료, 이들 금속 재료를 주성분으로 포함하는 합금 재료, 혹은 이것들 금속의 질화물을 포함하는 하나 이상의 도전막을 이용하여 형성할 수 있다. 게이트 전극(713)은 단층 구조 또는 적층 구조를 가지도록 형성할 수 있다. 단, 후의 공정에 있어서 행해지는 가열 처리의 온도에 견딜 수 있다면, 상기 금속 재료로서 알루미늄, 구리를 이용할 수도 있다. 알루미늄 또는 구리는 내열성이나 부식성의 문제를 회피하기 위해, 고융점 금속 재료와 조합하여 이용하면 좋다. 고융점 금속 재료로서는, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등을 이용할 수 있다.
예를 들면, 2층의 적층 구조를 가지는 게이트 전극(713)으로서, 알루미늄막 위에 몰리브덴막이 적층된 2층의 적층 구조; 구리막 위에 몰리브덴막이 적층된 2층 구조; 구리막 위에 질화 티탄막 혹은 질화 탄탈막이 적층된 2층 구조; 및 질화 티탄막과 몰리브덴막이 적층된 2층 구조로 하는 것이 바람직하다. 3층의 적층 구조를 가지는 게이트 전극(713)으로서, 중간층으로서 알루미늄막, 알루미늄과 실리콘의 합금막, 알루미늄과 티탄의 합금막, 또는 알루미늄과 네오디뮴의 합금막을 포함하는 적층 구조로 하고, 상하층으로서 텅스텐막, 질화 텅스텐막, 질화 티탄막 및 티탄막을 포함하는 적층 구조로 하는 것이 바람직하다.
또한, 게이트 전극(713)으로서 산화 인듐, 산화 인듐과 산화 주석 혼합물, 산화 인듐과 산화 아연 혼합물, 산화 아연, 산화 아연 알루미늄, 산질화 아연 알루미늄, 또는 산화 아연 갈륨 등의 투광성을 가지는 산화물 도전막을 이용할 수도 있다.
게이트 전극(713)의 막 두께는 10 nm 내지 400 nm, 바람직하게는 100 nm 내지 200 nm로 한다. 본 실시형태에서, 게이트 전극용의 도전막이 텅스텐 타겟을 이용한 스퍼터링법에 의해 150 nm의 막 두께를 가지도록 형성된 후, 이 도전막이 에칭에 의해 원하는 형상으로 가공(패터닝)됨으로써, 게이트 전극(713)이 형성된다. 위에 적층하는 게이트 절연막의 피복성이 향상되기 때문에, 형성된 게이트 전극은 단부가 테이퍼 형상인 것이 바람직하다. 단, 레지스트 마스크는 잉크젯법에 의해 형성되어도 좋다. 레지스트 마스크를 잉크젯법에 의해 형성하면, 포토마스크를 사용할 필요가 없기 때문에, 제조 비용을 저감할 수 있다.
다음에, 도 11(B)에 나타낸 바와 같이, 게이트 절연막(714)은 게이트 전극(713) 위에 형성된다. 게이트 절연막(714)은 플라즈마 CVD법 또는 스퍼터링법 등에 의해 형성된 산화 규소막, 질화 규소막, 산화 질화 규소막, 질화 산화 규소막, 산화 알루미늄막, 질화 알루미늄막, 산화 질화 알루미늄막, 질화 산화 알루미늄막, 산화 하프늄막, 및 산화 탄탈막으로부터 선택된 하나 이상의 막을 이용하여 단층 또는 적층 구조를 가지도록 형성할 수 있다. 게이트 절연막(714)은 수분이나, 수소 등의 불순물을 가능한 한 극력 포함하지 않는 것이 바람직하다. 스퍼터링법에 의해 산화 규소막을 성막하는 경우에는, 타겟으로서 실리콘 타겟 또는 석영 타겟이 이용되고, 스퍼터링 가스로서 산소 또는 산소 및 아르곤의 혼합 가스가 이용된다.
불순물이 감소된 산화물 반도체(고순도화된 산화물 반도체)는 계면 준위, 계면 전하에 대하여 매우 민감하기 때문에, 고순도화된 산화물 반도체와 게이트 절연막(714)과의 계면은 중요하다. 따라서 고순도화된 산화물 반도체에 접하는 게이트 절연막(GI)은 고품질화가 요구된다.
예를 들면, 치밀하고 높은 내압을 가지는 고품질의 절연막은 마이크로파(주파수 2.45 GHz)를 이용한 고밀도 플라즈마 CVD에 의해 형성되므로, 바람직하다. 이것은 고순도화된 산화물 반도체와 고품질 게이트 절연막이 밀접함으로써, 계면 준위를 저감하여 계면 특성을 양호한 것으로 할 수 있기 때문이다.
물론, 게이트 절연막(714)으로서 양질인 절연막을 형성할 수 있는 것이라면, 스퍼터링법이나 플라즈마 CVD법 등 다른 성막 방법을 적용할 수 있다. 성막 후의 열 처리에 의해 막질이 개선된 게이트 절연막이나, 산화물 반도체와의 계면 특성이 개선된 절연막을 이용해도 좋다. 어쨌든, 게이트 절연막으로서의 막질이 양호한 것은 물론, 게이트 절연막과 산화물 반도체와의 계면 준위 밀도를 저감하고, 양호한 계면을 형성할 수 있는 절연막이 사용될 수 있다.
또한, 계면 특성이 개선된 절연막의 예로서는 후에 형성되는 섬 형상의 산화물 반도체막(715)과 접하는 부분에 산소를 포함하고, 산소의 일부가 가열에 의해 탈리하는 산화 절연막을 들 수 있다. 예를 들면, 게이트 절연막(714)은 이 산화 절연막의 일례인, 화학량론비보다 과잉의 산소를 포함하는 산화 실리콘(SiOx에서 x＞2)막에 의해 형성되면, 산소는 가열 처리에 의해, 후에 형성되는 산화물 반도체막(715)에 공급될 수 있고, 산화물 반도체막(715) 중의 산소 결손이나 계면 특성이 개선되어, 트랜지스터(211) 및 트랜지스터(213)의 저저항화를 방지할 수 있다.
게이트 절연막(714)은 장벽이 높은 재료를 이용하여 형성된 절연막과 산화 규소막, 산화 질화 규소막 등의 질소의 함유 비율이 낮은 절연막이 적층된 구조를 가지도록 형성되어도 좋다. 이 경우, 산화 규소막, 산화 질화 규소막 등의 절연막은 장벽이 높은 절연막과 산화물 반도체막의 사이에 형성된다. 장벽이 높은 절연막으로서, 예를 들면, 질화 규소막, 질화 산화 규소막, 질화 알루미늄막, 또는 질화 산화 알루미늄막 등을 들 수 있다. 장벽이 높은 절연막을 이용함으로써, 수분 또는 수소 등의 분위기 중의 불순물, 혹은 기판 내에 포함되는 알칼리 금속, 중금속 등의 불순물이 산화물 반도체막 내, 게이트 절연막(714) 내, 혹은 산화물 반도체막과 다른 절연막의 계면과 그 근방에 들어가는 것을 막을 수 있다. 또한, 산화물 반도체막에 접하는, 산화 규소막, 산화 질화 규소막 등의 질소의 함유 비율이 낮은 절연막을 형성함으로써, 장벽이 높은 절연막이 산화물 반도체막에 직접 접하는 것을 막을 수 있다.
예를 들면, 게이트 절연막(714)은, 다음의 방식으로 형성되어도 좋다. 제 1 게이트 절연막으로서 막 두께 50 nm 이상 200 nm 이하의 질화 규소막(SiNy(y＞0))이 스퍼터링법에 의해 형성되고, 제 2 게이트 절연막으로서 막 두께 5 nm 이상 300 nm 이하의 산화 규소막(SiOx(x＞0))이 제 1 게이트 절연막 위에 적층됨으로써 형성해도 좋다. 게이트 절연막(714)의 막 두께는 트랜지스터에 요구되는 특성에 따라 적절히 설정하면 좋고, 100 nm 내지 500 nm 정도여도 좋다.
단, 게이트 절연막(714)은 하프늄 실리케이트(HfSiOx), 질소가 첨가된 하프늄 실리케이트(HfSixOyNz), 질소가 첨가된 하프늄 알루미네이트(HfAlxOyNz), 산화 하프늄, 산화 이트륨 또는 산화 란탄 등의 high-k 재료를 이용하여 형성하면, 게이트 누출 전류를 저감할 수 있다. 여기서, 게이트 누출 전류란, 게이트 전극과 소스 전극 또는 드레인 전극의 사이에 흐르는 누출 전류를 말한다. high-k 재료에 의해 형성된 제 1 게이트 절연막, 산화 실리콘, 산화 질화 실리콘, 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 산화 질화 알루미늄 또는 산화 갈륨에 의해 형성된 제 2 게이트 절연막의 적층막을 게이트 절연막(714)으로서 이용해도 좋다.
본 실시형태에서, 게이트 절연막(714)은 스퍼터링법으로 형성된 막 두께 100 nm의 산화 규소막이 스퍼터링법으로 형성된 막 두께 50 nm의 질화 규소막 위에 적층되는 구조를 가지도록 형성된다.
단, 게이트 절연막(714)은 후에 형성되는 산화물 반도체와 접한다. 수소가 산화물 반도체에 함유되면, 트랜지스터의 특성에 악영향을 미치므로, 게이트 절연막(714)은 수소, 수산기 및 수분을 포함하지 않는 것이 바람직하다. 게이트 절연막(714)에 수소, 수산기 및 수분이 가능한 한 포함되지 않게 하기 위해, 성막의 전 처리로서 스퍼터링 장치의 예비 가열실에서 게이트 전극(713)이 형성된 기판(700)을 예비 가열함으로써, 수분 또는 수소 등의 기판(700)에 흡착한 불순물을 탈리하고 배기하는 것이 바람직하다. 예비 가열의 온도는 100℃ 이상 400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하이다. 예비 가열실에 제공하는 배기 수단은 크라이오 펌프가 바람직하다. 단, 이 예비 가열의 처리는 생략할 수도 있다.
다음에, 게이트 절연막(714) 위에 막 두께 2 nm 이상 200 nm 이하, 바람직하게는 막 두께 3 nm 이상 50 nm 이하, 더욱 바람직하게는 막 두께 3 nm 이상 20 nm 이하의 산화물 반도체막을 형성한다. 산화물 반도체막은 산화물 반도체를 타겟을 이용하여 스퍼터링법에 의해 형성된다. 또한, 산화물 반도체막은 희가스(예를 들면, 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스(예를 들면, 아르곤) 및 산소 혼합 분위기 하에서 스퍼터링법에 의해 형성할 수 있다. 산화물 반도체막으로서 비정질의 산화물 반도체막 또는 결정성을 가지는 산화물 반도체막을 이용할 수 있다.
단, 산화물 반도체막을 스퍼터링법에 의해 형성하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 행하여, 게이트 절연막(714)의 표면에 부착된 있는 먼지를 제거하는 것이 바람직하다. 역스퍼터링이란, 타겟측에 전압을 인가하지 않고, 아르곤 분위기 하에서 기판측에 RF 전원을 이용하여 기판 근방에 플라즈마를 형성하고 표면을 개질하는 방법을 말한다. 단, 아르곤 분위기 대신에 질소, 헬륨 등을 이용해도 좋다. 대신에, 아르곤 분위기에 산소, 아산화 질소 등을 더한 분위기에서 행하여도 좋다. 또는, 아르곤 분위기에 염소, 사불화 탄소 등을 더한 분위기에서 행하여도 좋다.
이용하는 산화물 반도체로서는 적어도 인듐(In) 혹은 아연(Zn)을 포함하는 것이 바람직하다. 특히, In과 Zn을 포함하는 것이 바람직하다. 이 산화물 반도체를 포함하는 트랜지스터의 전기 특성의 편차를 줄이기 위한 스태빌라이저로서, 갈륨(Ga)을 추가적으로 포함하는 것이 바람직하다. 스태빌라이저로서 주석(Sn)을 포함하는 것이 바람직하다. 스태빌라이저로서 하프늄(Hf)을 포함하는 것이 바람직하다. 스태빌라이저로서 알루미늄(Al)을 포함하는 것이 바람직하다. 다른 스태빌라이저로서 란타노이드인, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 중 어느 하나 혹은 복수종을 포함해도 좋다.
구체적으로, 산화물 반도체로서는, 상술한 바와 같이, 산화 인듐, 산화 주석, 산화 아연, 2원계 금속의 산화물인 In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, 3원계 금속의 산화물인 In-Ga-Zn계 산화물(IGZO라고도 표기함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, 4원계 금속의 산화물인 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 이용할 수 있다.
여기서, 예를 들면, In-Ga-Zn계 산화물이란, In, Ga, 및 Zn을 포함하는 산화물이라는 의미이며, In, Ga, 및 Zn의 비율은 제한되지 않는다. 또한, In, Ga, 및 Zn 이외의 금속 원소를 포함해도 좋다.
본 실시형태에서는, 산화물 반도체막으로서, In(인듐), Ga(갈륨), 및 Zn(아연)을 포함하는 타겟을 이용한 스퍼터링법에 의해 얻어지는 막 두께 30 nm의 In-Ga-Zn계 산화물 반도체의 박막을 이용한다. In-Ga-Zn계 산화물 반도체막을 스퍼터링법으로 형성하는 경우, In：Ga：Zn = 1：1：1( = 1/3：1/3：1/3) 혹은 2：2：1( = 2/5：2/5：1/5)의 원자수비를 가지는 In-Ga-Zn계 산화물이나 그 조성의 근방의 산화물을 타겟으로 이용할 수 있다.
상술한 원자수비를 가지는 In-Ga-Zn계 산화물의 타겟을 이용하여 산화물 반도체막을 형성함으로써, 다결정 또는 C축 배향 결정(CAAC)이 형성되기 쉬워진다(자세한 것은 후술). In, Ga, 및 Zn을 포함하는 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 100% 미만이다. 충전율이 높은 타겟을 이용함으로써, 치밀한 산화물 반도체막이 형성된다.
In(인듐), Sn(주석), 및 Zn(아연)를 포함하는 타겟을 이용한 스퍼터링법에 의해 형성되는 In-Sn-Zn계 산화물의 박막을, 산화물 반도체막으로서 이용하는 경우, In：Sn：Zn = 1：1：1( = 1/3：1/3：1/3), 2：1：3( = 1/3：1/6：1/2) 혹은 2：1：5( = 1/4：1/8：5/8)의 원자수비를 가지는 In-Sn-Zn계 산화물이나 그 조성의 근방의 산화물을 타겟으로 이용하면 좋다.
In-Zn계 산화물 재료를 산화물 반도체로서 이용하는 경우, 이용하는 타겟은 50：1 내지 1：2(25：1 내지 1：4의 In2O3：ZnO 몰수비)의 In：Zn 원자수비, 바람직하게는 20：1 내지 1：1(10：1 내지 1：2의 In2O3：ZnO 몰수비)의 In：Zn 원자수비, 더욱 바람직하게는 15：1 내지 1.5：1(15：2 내지 3：4의 In2O3：ZnO 몰수비)의 In：Zn 몰수비를 가진다. 예를 들면, In：Zn：O = X：Y：Z의 원자수비를 가지는 In-Zn계 산화물 반도체의 형성에 이용되는 타겟에서, Z＞1.5X＋Y의 관계가 성립된다. Zn의 비율을 상기 범위로 함으로써, 이동도의 향상을 실현할 수 있다.
본 실시형태에서, 감압 상태로 유지된 처리실 내에 기판을 유지하고, 처리실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 상기 타겟을 이용하여, 기판(700) 위에 산화물 반도체막(700)을 형성한다. 성막 시에, 기판 온도는 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 해도 좋다. 기판이 가열된 상태에서 산화물 반도체막을 형성함으로써, 형성된 산화물 반도체막에 포함된 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들면, 크라이오 펌프, 이온 펌프, 또는 티탄 서블리메이션 펌프를 이용하는 것이 바람직하다. 배기 수단으로서는 터보 펌프에 콜드 트랩이 제공된 것이어도 좋다. 크라이오 펌프를 이용하여 배기된 성막실에서, 예를 들면, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는, 탄소 원자를 포함하는 화합물도) 등이 배기되기 때문에, 이 성막실에서 형성한 산화물 반도체막에 포함된 불순물의 농도를 저감할 수 있다.
성막 조건의 일례로서, 기판과 타겟 사이의 거리를 100 mm, 압력 0.6 Pa, 직류(DC) 전원 0.5 kW, 산소(산소 유량 비율 100%) 분위기 하의 조건이 적용된다. 단, 펄스 직류(DC) 전원은 성막 시에 발생하는 먼지를 경감할 수 있어, 막 두께가 균일하게 되기 때문에 바람직하다.
산화물 반도체막에 수소, 수산기 및 수분이 가능한 한 포함되지 않게 하기 위해, 성막의 전 처리로서 스퍼터링 장치의 예비 가열실에서 게이트 절연막(714)까지가 형성된 기판(700)을 예비 가열하여, 기판(700)에 흡착한 수분 또는 수소 등의 불순물을 탈리하고 배기하는 것이 바람직하다. 예비 가열의 온도는 100℃ 이상 400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하이다. 예비 가열실에 제공되는 배기 수단은 크라이오 펌프가 바람직하다. 단, 이 예비 가열의 처리는 생략할 수도 있다. 이 예비 가열은 후에 행해지는 절연막(722)의 성막 전에, 도전막(716) 내지 도전막(721)까지 형성한 기판(700)에도 마찬가지로 행하여도 좋다.
다음에, 도 11(B)에 나타낸 바와 같이, 산화물 반도체막은 에칭 등에 의해 원하는 형상으로 가공(패터닝)되고, 섬 형상의 산화물 반도체막(715)은 게이트 절연막(714) 위의 섬 형상의 산화물 반도체막(715)이 게이트 전극(713)과 중첩되는 위치에 형성된다.
산화물 반도체막(715)을 형성하기 위한 레지스트 마스크는 잉크젯법에 의해 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크가 요구되지 않으므로, 제조 비용을 저감할 수 있다.
단, 산화물 반도체막(715)을 형성하기 위한 에칭은 습식 에칭, 건식 에칭, 또는 건식 에칭 및 습식 에칭을 모두 이용해도 좋다. 건식 에칭에 이용하는 에칭 가스로서는 염소를 포함하는 가스(염소(Cl2), 삼염화 붕소(BCl3), 사염화 규소(SiCl4), 또는 사염화 탄소(CCl4) 등의 염소계 가스)가 바람직하다. 대신에, 불소를 포함하는 가스(사불화 탄소(CF4), 육불화 유황(SF6), 삼불화 질소(NF3), 또는 트리플루오로메탄(CHF3) 등의 불소계 가스), 불화 수소(HBr), 산소(O2), 이러한 가스에 헬륨(He)이나 아르곤(Ar) 등의 희가스를 첨가한 가스 등을 이용할 수 있다.
건식 에칭법으로서는 평행 평판형 반응성 이온 에칭(RIE：Reactive Ion Etching)법이나, 유도 결합형 플라즈마(ICP：Inductively Coupled Plasma) 에칭법을 이용할 수 있다. 원하는 가공 형상으로 막을 에칭할 수 있도록, 에칭 조건(예를 들면, 코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 및 기판측의 전극 온도 등)을 적절히 조절한다.
습식 에칭에 이용하는 에천트로서 ITO-07N(칸토 화학사(KANTO CHEMICAL CO., INC.)제)를 이용해도 좋다.
단, 다음 공정의 도전막을 형성하기 전에 역스퍼터링을 실시하여, 산화물 반도체막(715) 및 게이트 절연막(714)의 표면에 부착되어 있는 레지스트 잔사 등을 제거하는 것이 바람직하다.
단, 스퍼터링법 등에 의해 형성된 산화물 반도체막 중에는 불순물로서의 수분 또는 수소가 다량으로 포함되어 있는 경우가 있다. 수분 또는 수소는 도너 준위를 형성하기 쉽기 때문에, 산화물 반도체에서는 불순물 역할을 한다. 따라서, 본 발명의 일 양태에서는 산화물 반도체막 중의 수분 또는 수소 등의 불순물을 저감하기 위해, 산화물 반도체막(715)에 대하여, 질소, 산소, 초건조 공기, 또는 희가스(예를 들면, 아르곤, 헬륨)의 분위기 하에서, 산화물 반도체막(715)에 가열 처리를 실시한다. 상기 가스는 물의 함유량이 20 ppm 이하, 바람직하게는 1 ppm 이하, 보다 바람직하게는 10 ppb 이하인 것이 바람직하다.
산화물 반도체막(715)에 가열 처리를 실시함으로써, 산화물 반도체막(715) 중의 수분 또는 수소를 탈리시킬 수 있다. 구체적으로는, 300℃ 이상 700℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하에서 가열 처리를 행하면 좋다. 예를 들면, 500℃에서, 3분 이상 6분 이하 정도 동안 행하면 좋다. 가열 처리에 RTA법을 이용하면, 단시간에 탈수화 또는 탈수소화를 행할 수 있기 때문에, 유리 기판의 변형점보다 높은 온도에서도 처리할 수 있다. 이런 식으로 산화물 반도체막의 수소 농도를 낮게 함으로써, 트랜지스터의 문턱 전압이 마이너스로 시프트하는 것을 방지할 수 있다.
스퍼터링법 등에 의해 성막된 산화물 반도체막 중에는 산소 결손이 형성되기 쉽다. 산소 결손의 일부는 캐리어의 생성에 기여하여, 트랜지스터를 저저항화시킨다. 따라서, 게이트 절연막(714)으로서 산화 절연막을 이용하고, 가열 처리를 행함으로써 산소 결손을 보충할 수 있다. 위에서 설명한 바와 같이 산소의 일부가 가열에 의해 탈리하는 산화 절연막을 이용함으로써, 이 산화 절연막은 산소 결손이 더욱 보충될 수 있다. 이런 방법으로, 트랜지스터(211) 및 트랜지스터(213)의 저저항화를 방지할 수 있다.
산화물 반도체막(715)에 실시하는 가열 처리는 패터닝하기 전의 산화물 반도체막에 행하여도 좋다.
본 실시형태에서는 가열 처리 장치의 하나인 전기로를 이용한다.
단, 가열 처리 장치는 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 포함하고 있어도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는 할로겐 램프, 메탈 핼라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 가열 처리를 행하는 장치이다. 기체로서는, 질소, 또는 아르곤 등의 희가스와 같은 가열 처리에 의해 진행된 피처리물과 반응하지 않는 불활성 기체가 이용된다.
가열 처리에서, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에, 수분 또는 수소 등이 포함되지 않는 것이 바람직하다. 대신에 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상, (즉 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)로 하는 것이 바람직하다.
상기 공정을 통하여, 산화물 반도체막(715) 중의 수소 농도를 저감할 수 있고, 산화물 반도체막(715)을 고순도화할 수 있다. 따라서 산화물 반도체막이 안정화될 수 있다. 또한, 유리 전이 온도 이하의 가열 처리에 의해, 수소에 기인하여 발생하는 캐리어 밀도가 낮고, 밴드 갭이 넓은 산화물 반도체막을 형성할 수 있다. 이 때문에, 대면적 기판을 이용하여 트랜지스터를 제작할 수 있어, 양산성을 높일 수 있다. 단, 가열 처리에 의해, 산화물 반도체막(715)에서의 수소 농도는 5×1019/cm3 이하, 또한, 5×1018/cm3 이하로 하는 것이 바람직하다. 또한, 산소 결손을 보충하는 것에 의해, 산화물 반도체막(715)은 화학량론비에 비하여 산소가 과잉으로 포함되어 있는 것이 바람직하다.
수소 농도가 상기 값까지 저감된 산화물 반도체막(715)을 포함하는 완성된 트랜지스터(트랜지스터(211, 213))는 실온 하에서 채널폭 1μm당 10 aA(1×10-17 A) 이하, 1 aA(1×10-18 A) 이하, 1 zA(1×10-21 A) 이하, 또는 1 yA(1×10-24 A) 이하의 오프 전류값을 가질 수 있다. 따라서, 완성된 트랜지스터(트랜지스터(211, 213))는 오프 전류 밀도가 매우 낮은 트랜지스터이기 때문에, 본 발명의 일 양태에 따른 고체 촬상 장치를 제작할 수 있다.
단, 산화물 반도체막을 가열하는 경우, 산화물 반도체막의 재료나 가열 조건에 따라서도 다르지만, 산화물 반도체막의 표면에 판 모양 결정이 형성되는 경우가 있다. 판 모양 결정은 산화물 반도체막의 표면에 대하여 실질적으로 수직인 방향으로 c축 배향된 단결정체인 것이 바람직하다. 판 모양 결정이 단결정체가 아니어도, 각 결정이 산화물 반도체막의 표면에 대하여 실질적으로 수직인 방향으로 c축 배향된 다결정체인 것이 바람직하다. 상기 다결정체는 c축 배향하고 있는 것에 더하여, 각 결정의 a-b면, a축, 혹은 b축이 일치되어 있는 것이 바람직하다. 단, 산화물 반도체막의 하지 표면에 요철이 있는 경우, 판 모양 결정은 다결정체가 된다. 따라서, 하지 표면은 가능한 한 평탄한 것이 바람직하다. 구체적으로, 하지 표면의 평균면 거칠기(Ra)가 1 nm 이하, 바람직하게는 0.3 nm 이하인 것이 바람직하다. 본 명세서에 있어서, 상기 판 모양 결정을 포함하는 산화물 반도체막을 CAAC-OS(CAxis Aligned Crystalline Oxide Semiconductor)라고 부른다.
CAAC-OS막을 형성하는 방법으로서는 3가지 방법이 있다.
첫번째는, 100℃ 이상 450℃ 이하의 온도에서 산화물 반도체막을 형성하여, 산화물 반도체막에 포함되는 결정부의 c축이 산화물 반도체막이 형성되는 표면의 법선 벡터 또는 산화물 반도체막의 표면의 법선 벡터에 평행한 방향으로 정렬된 결정부를 형성하는 방법이다.
두번째는, 산화물 반도체막을 얇은 막 두께로 성막한 후, 200℃ 이상 700℃ 이하에서 가열하여, 산화물 반도체막에 포함되는 결정부의 c축이 산화물 반도체막이 형성되는 표면의 법선 벡터 또는 산화물 반도체막의 표면의 법선 벡터에 평행한 방향으로 정렬된 결정부를 형성하는 방법이다.
세번째는, 첫번째층의 산화물 반도체막을 얇게 성막한 후, 200℃ 이상 700℃ 이하에서 가열하고, 두번째층의 산화물 반도체막을 성막하여, 산화물 반도체막에 포함되는 결정부의 c축이 산화물 반도체막이 형성되는 표면의 법선 벡터 또는 산화물 반도체막의 표면의 법선 벡터에 평행한 방향으로 정렬된 결정부를 형성하도록 산화물 반도체막을 형성하는 방법이다.
CAAC-OS막은, 예를 들면, 다결정의 산화물 반도체 스퍼터링용 타겟을 이용하여 스퍼터링법에 의해 성막되는 것이 바람직하다. 이 스퍼터링용 타겟과 이온이 충돌하면, 스퍼터링용 타겟에 포함된 결정 영역이 a-b면을 따라 타켓으로부터 분리되고, 즉, a-b면에 평행한 면(평판 모양의 스퍼터링 입자 또는 펠릿 형상의 스퍼터링 입자)을 가지는 스퍼터링 입자가 스퍼터링 타겟으로부터 박리된다. 이 경우, 이 평판 모양의 스퍼터링 입자가 결정 상태를 유지한 채로 기판에 도달함으로써, CAAC-OS막을 성막할 수 있다.
CAAC-OS막을 성막하기 위해, 이하의 조건을 이용하는 것이 바람직하다.
성막 시에 CAAC-OS막에 혼입되는 불순물의 양을 저감함으로써, 불순물에 의해 결정 상태가 무너지는 것을 방지할 수 있다. 예를 들면, 성막실 내에 존재하는 불순물 농도(예를 들면, 수소, 물, 이산화탄소 및 질소)를 저감하면 좋다. 또한, 성막 가스 중의 불순물 농도를 저감하면 좋다. 구체적으로는, 노점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 성막 가스를 이용한다.
성막 시의 기판 가열 온도를 높임으로써, 기판 도달 후에 스퍼터링 입자의 마이그레이션(migration)이 일어난다. 구체적으로는, 성막할 때의 기판 가열 온도는 100℃ 이상 740℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하이다. 성막 시의 기판 가열 온도를 높임으로써, 평판 모양의 스퍼터링 입자가 기판에 도달한 경우, 기판 표면 위에서 마이그레이션이 일어나, 평판 모양의 스퍼터링 입자의 평평한 면이 기판에 부착된다.
또한, 성막 시의 플라즈마 대미지를 경감하기 위해, 성막 가스 중의 산소 비율을 높이고, 전력을 최적화하는 것이 바람직하다. 성막 가스 중의 산소 비율은 30 체적% 이상, 바람직하게는 100 체적%로 한다.
스퍼터링용 타겟의 일례로서 In-Ga-Zn-O 화합물 타겟에 대하여 이하에 나타낸다.
다결정인 In-Ga-Zn-O 화합물 타겟은 InOX 분말, GaOY 분말 및 ZnOZ 분말을 소정의 mol수비로 혼합하고, 가압 처리 후, 1000℃ 이상 1500℃ 이하의 온도에서 가열 처리를 함으로써 만들어진다. 단, X, Y 및 Z는 임의의 양수이다. 여기서, InOX 분말, GaOY 분말 및 ZnOZ 분말의 소정의 mol수비는, 예를 들면, 이, 2：2：1, 8：4：3, 3：1：1, 1：1：1, 4：2：3 또는 3：1：2이다. 분말의 종류, 및 그 혼합하는 분말의 mol수비는 원하는 스퍼터링용 타겟에 따라 적절히 결정하면 좋다.
트랜지스터에서 CAAC-OS막을 이용하여, 가시광이나 자외광의 조사로 인한 전기 특성의 변동이 저감될 수 있다, 따라서, 트랜지스터는 높은 신뢰성을 가지게 된다.
다음에, 절연막(708), 절연막(712), 및 게이트 절연막(714)이 부분적으로 에칭됨으로써, 섬 형상의 반도체막(702), 섬 형상의 반도체막(703), 및 배선(711)에 이르는 컨택트홀이 형성된다.
그리고, 도전막은 스퍼터링법이나 진공 증착법에 의해 산화물 반도체막(715)을 덮도록 형성된다. 그 후, 이 도전막은 에칭 등에 의해 패터닝됨으로써, 도 11(C)에 나타낸 바와 같이, 각각 소스 전극, 드레인 전극, 또는 배선으로서 기능하는 도전막(716) 내지 도전막(721)이 형성된다.
단, 도전막(716) 및 도전막(717)은 섬 형상의 반도체막(702)에 접하고 있다. 또한, 도 11(C)에는 도시하지 않았지만, 도전막(717)은 도전막(720)과 접속되어 있다. 도전막(718) 및 도전막(719)은 섬 형상의 반도체막(703)에 접하고 있다. 도전막(720)은 배선(711) 및 산화물 반도체막(715)에 접하고 있다. 도전막(721)은 산화물 반도체막(715)에 접하고 있다.
도전막(716) 내지 도전막(721)을 형성하기 위한 도전막의 재료로서는 다음의 재료 중 어느 하나가 사용될 수 있다. 즉, 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 텅스텐으로부터 선택된 원소; 또는 상술한 원소를 포함하는 합금; 상술한 원소를 조합한 것을 포함하는 합금막 등을 들 수 있다. 대신에, 알루미늄, 구리 등의 금속막의 하측 혹은 상측에 크롬, 탄탈, 티탄, 몰리브덴, 텅스텐 등의 고융점 금속막을 적층시킨 구성을 채용해도 좋다. 또한, 알루미늄 또는 구리는 내열성이나 부식성의 문제를 회피하기 위해, 고융점 금속 재료와 조합하여 이용하면 좋다. 고융점 금속 재료로서는 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐, 이트륨 등을 이용할 수 있다.
또한, 도전막은 단층 구조 또는 2층 이상의 층을 포함하는 적층 구조로 해도 좋다. 예를 들면, 실리콘을 포함하는 알루미늄막의 단층 구조; 알루미늄막 위에 티탄막을 포함하는 2층 구조; 티탄막, 알루미늄막, 티탄막이 차례로 적층된 3층 구조 등을 들 수 있다.
도전막(716) 내지 도전막(721)을 형성하기 위한 도전막으로서는 도전성의 금속 산화물을 이용하여 형성해도 좋다. 도전성의 금속 산화물로서는 산화 인듐, 산화 주석, 산화 아연, 산화 인듐 산화 주석 혼합물, 산화 인듐 산화 아연 혼합물, 또는 실리콘 혹은 산화 실리콘을 포함하는 상기 금속 산화물 재료의 혼합물을 이용할 수 있다.
도전막 형성 후에 가열 처리를 행하는 경우, 도전막은 이 가열 처리에 견딜 수 있는 내열성을 가지는 것이 바람직하다.
단, 도전막의 에칭 시에, 산화물 반도체막(715)이 가능한 한 제거되지 않도록 각각의 재료 및 에칭 조건을 적절히 조절한다. 에칭 조건에 따라서는 산화물 반도체막(715)의 노출된 부분이 일부 에칭됨으로써, 홈부(오목부)가 형성되는 일도 있다.
본 실시형태에서는 도전막으로서 티탄막이 이용된다. 따라서, 암모니아와 과산화 수소수를 포함하는 용액(암모니아과수)을 이용하여 선택적으로 도전막을 습식 에칭할 수 있지만, 산화물 반도체막(715)이 일부 에칭되는 경우도 있다. 구체적으로는, 암모니아과수로서, 31 중량%의 과산화 수소수와 28 중량%의 암모니아수와 물을, 체적비 5：2：2로 혼합한 용액이 이용된다. 혹은 염소(Cl2), 염화 붕소(BCl3) 등을 포함하는 가스를 이용하여 도전막을 건식 에칭해도 좋다.
포토리소그래피 공정에서 이용하는 포토마스크수 및 공정수를 삭감하기 위해, 에칭 공정은 다단계의 강도를 가지도록 광이 투과된 노광 마스크인 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 행하여도 좋다. 다계조 마스크를 이용하여 형성한 레지스트 마스크는 복수의 막 두께를 가지는 형상이 되고, 에칭을 행함으로써 형상을 더욱 변형할 수 있기 때문에, 다른 패턴으로 가공하는 복수의 에칭 공정에 이용할 수 있다. 따라서, 한 장의 다계조 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서 노광 마스크수를 삭감할 수 있고, 대응하는 포토리소그래피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능하게 된다.
다음에, N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행한다. 이 플라즈마 처리에 의해, 노출된 산화물 반도체막의 표면에 부착된 물 등을 제거한다. 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리를 행하여도 좋다.
플라즈마 처리를 행한 후, 도 11(C)에 나타낸 바와 같이, 절연막(722)은 도전막(716) 내지 도전막(721)과 산화물 반도체막(715)을 덮도록 형성한다. 절연막(722)은 수분이나, 수소 등의 불순물을 가능한 한 포함하지 않는 것이 바람직하다. 절연막(722)으로서 단층의 절연막, 또는 적층된 복수의 절연막이 채용될 수 있다. 절연막(722)에 수소가 포함되면, 그 수소가 산화물 반도체막에 침입하거나, 또는 수소에 의해 산화물 반도체막 중의 산소가 추출되어, 산화물 반도체막의 백 채널부가 저저항화(n형화)하게 되므로, 기생 채널이 형성될 우려가 있다. 따라서, 가능한 한 수소를 포함하지 않는 절연막(722)을 형성하기 위해, 성막 방법으로는 수소를 이용하지 않는 것이 중요하다. 상기 절연막(722)에는 게이트 절연막(714)에 적용할 수 있는 재료를 이용할 수 있고, 장벽이 높은 재료를 이용하는 것이 바람직하다. 예를 들면, 장벽이 높은 절연막으로서 질화 규소막, 질화 산화 규소막, 질화 알루미늄막, 또는 질화 산화 알루미늄막 등을 이용할 수 있다. 복수의 적층된 절연막을 이용하는 경우, 산화 규소막, 산화 질화 규소막 등의 질소의 함유 비율이 낮은 절연막이 상기 장벽이 높은 절연막보다, 산화물 반도체막(715)에 가까운 측에 형성된다. 그리고, 질소의 함유 비율이 낮은 절연막을 사이에 끼우고, 도전막(716) 내지 도전막(721) 및 산화물 반도체막(715)과 중첩되도록, 장벽이 높은 절연막을 형성한다. 장벽이 높은 절연막을 이용함으로써, 수분 또는 수소 등의 불순물이 산화물 반도체막(715) 내, 게이트 절연막(714) 내, 혹은 산화물 반도체막(715)과 다른 절연막의 계면과 그 근방에 들어가는 것을 막을 수 있다. 또한, 산화물 반도체막(715)에 접하도록 형성된 산화 규소막, 산화 질화 규소막 등의 질소의 비율이 낮은 절연막은 장벽이 높은 재료를 이용하여 형성된 절연막이 직접 산화물 반도체막(715)에 접하는 것을 막을 수 있다.
본 실시형태에서, 절연막(722)은 스퍼터링법으로 형성된 막 두께 200 nm의 산화 규소막 위에, 스퍼터링법으로 형성된 막 두께 100 nm의 질화 규소막이 적층된 구조를 가지도록 형성된다. 성막 시의 기판 온도는 실온 이상 300℃ 이하로 하면 좋고, 본 실시형태에서는 100℃로 한다.
절연막(722)을 형성한 후에, 가열 처리를 행하여도 좋다. 가열 처리는 질소 분위기, 초건조 공기 분위기, 또는 희가스(예를 들면, 아르곤, 헬륨)의 분위기 하에서, 바람직하게는 200℃ 이상 400℃ 이하, 예를 들면, 250℃ 이상 350℃ 이하에서 행한다. 상기 가스에서 물은 함유량이 20 ppm 이하, 바람직하게는 1 ppm 이하, 보다 바람직하게는 10 ppb 이하인 것이 바람직하다. 본 실시형태에서는, 예를 들면, 질소 분위기 하에서 250℃, 1시간의 가열 처리를 행한다. 혹은 도전막(716) 내지 도전막(721)을 형성하기 전에, 수분 또는 수소를 저감시키기 위한 산화물 반도체막에 대하여 행한 앞의 가열 처리와 마찬가지로, 고온 단시간의 RTA 처리를 행하여도 좋다. 산소를 포함하는 절연막(722)이 형성된 후에, 가열 처리가 실시됨으로써, 산화물 반도체막에 대하여 행한 앞의 가열 처리에 의해, 산화물 반도체막(715)에 산소 결손이 발생하였다고 하더라도, 절연막(722)으로부터 산화물 반도체막(715)에 산소가 공급된다. 산화물 반도체막(715)에 산소가 공급됨으로써, 산화물 반도체막(715)에 있어서, 도너의 역할을 하는 산소 결손을 저감하고, 화학량론비를 만족시키는 것이 가능하다. 산화물 반도체막(715)에서는 화학량론비보다 높은 산소가 포함되어 있는 것이 바람직하다. 그 결과, 산화물 반도체막(715)은 실질적으로 i형이고, 산소 결손에 의한 트랜지스터의 전기 특성의 편차가 경감되므로, 전기 특성이 향상될 수 있다. 이 가열 처리를 행하는 타이밍은 절연막(722)의 형성 후라면 특별히 한정되지 않는다. 이 가열 처리는 다른 공정, 예를 들면, 수지막 형성 시의 가열 처리나, 투명 도전막을 저저항화시키기 위한 가열 처리를 겸함으로써, 산화물 반도체막(715)은 공정수의 증가 없이 고순도화될 수 있다.
또한, 산소 분위기 하에서 산화물 반도체막(715)에 가열 처리를 실시함으로써, 산화물 반도체에 산소를 첨가하고, 산화물 반도체막(715) 중에서 도너의 역할을 하는 산소 결손을 저감시켜도 좋다. 가열 처리는 예를 들면, 100℃ 이상 350℃ 미만, 바람직하게는 150℃ 이상 250℃ 미만의 온도에서 행한다. 상기 산소 분위기 하의 가열 처리에 이용되는 산소 가스에는 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는 가열 처리 장치에 도입되는 산소 가스의 순도는 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 산소 중의 불순물 농도를 1 ppm 이하, 바람직하게는 0.1 ppm 이하)으로 하는 것이 바람직하다.
또는, 산소는 이온 주입법(ion implantation method) 또는 이온 도핑법(ion doping method) 등을 이용하여, 도너의 역할을 하는 산소 결손을 저감하도록 산화물 반도체막(715)에 산소를 첨가해도 좋다. 예를 들면, 2.45 GHz의 마이크로파로 플라즈마화한 산소를 산화물 반도체막(715)에 첨가하면 좋다.
단, 절연막(722) 위에 도전막을 형성한 후, 이 도전막을 패터닝함으로써, 산화물 반도체막(715)과 중첩되는 위치에 백 게이트 전극을 형성해도 좋다. 백 게이트 전극을 형성한 경우는 백 게이트 전극을 덮도록 절연막을 형성하는 것이 바람직하다. 백 게이트 전극은 게이트 전극(713), 혹은 도전막(716) 내지 도전막(721)과 같은 재료, 및 구조를 이용하여 형성할 수 있다.
백 게이트 전극의 막 두께는 10 nm 내지 400 nm, 바람직하게는 100 nm 내지 200 nm이다. 예를 들면, 백 게이트 전극은 티탄막, 알루미늄막, 및 티탄막이 적층된 구조를 가지는 도전막을 형성한 후, 포토리소그래피법 등에 의해 레지스트 마스크를 형성하고, 에칭에 의해 불필요한 부분을 제거하여, 이 도전막을 원하는 형상으로 가공(패터닝)함으로써 형성하면 좋다.
이상의 공정에 의해, 트랜지스터(211) 및 트랜지스터(213)가 형성된다.
트랜지스터(211) 및 트랜지스터(213)는 각각 게이트 전극(713), 게이트 전극(713) 위의 게이트 절연막(714), 게이트 절연막(714) 위이고 게이트 전극(713)과 중첩되어 있는 산화물 반도체막(715), 산화물 반도체막(715) 위에 형성된 한쌍의 도전막(720) 및 도전막(721)을 포함한다. 또한, 트랜지스터(211) 및 트랜지스터(213)는 각각 절연막(722)을 그 구성 요소로서 포함해도 좋다. 도 11(C)에 나타내는 트랜지스터(211) 및 트랜지스터(213)는 도전막(720)과 도전막(721)의 사이에서, 산화물 반도체막(715)의 일부가 에칭된 채널 에치형 트랜지스터이다.
트랜지스터(211) 및 트랜지스터(213)는 싱글 게이트 구조의 트랜지스터를 이용하여 설명했지만, 필요에 따라, 서로 전기적으로 접속된 복수의 게이트 전극(713)을 포함함으로써, 채널 형성 영역을 복수 포함하는 멀티 게이트 구조의 트랜지스터도 제작할 수 있다. 트랜지스터(211) 및 트랜지스터(213)는 역스태거형의 보텀 게이트 트랜지스터이지만, 트랜지스터의 구조는 이것에 한정되는 것은 아니다. 예를 들면, 채널 보호형(채널 스톱형)인 역스태거형의 보텀 게이트 트랜지스터, 스태거형의 탑 게이트 트랜지스터, 또는, 트랜지스터(215)와 같이 코플래너형의 탑 게이트 트랜지스터여도 좋다.
트랜지스터(211) 및 트랜지스터(213)를 코플래너형의 탑 게이트 트랜지스터로 하기 위해, 게이트 전극은 마스크로서 이용되고, 도펀트는 산화물 반도체막에 첨가되어, 산화물 반도체막에 소스 영역 및 드레인 영역을 셀프 얼라인으로 형성되도록 하는 것이 바람직하다. 이것은, 트랜지스터의 미세화에 기인한 문턱값의 마이너스 시프트의 억제에 효과적이다. 도펀트는 이온 주입법 또는 이온 도핑법에 의해 첨가되면 좋다. 또는 도펀트는 도펀트를 포함하는 가스 분위기 중에서 플라즈마 처리를 행함으로써 도펀트가 첨가되어도 좋다. 또한, 첨가되는 도펀트로서는, 질소, 인 또는 붕소 등을 이용하면 좋다. 단, 트랜지스터(215)에 있어서도, 도펀트를 첨가한 후에, 셀프 얼라인으로 소스 영역 및 드레인 영역을 형성해도 좋다.
본 실시형태는 다른 실시형태에 기재한 구조와 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 4)
상기 실시형태에 설명한 고체 촬상 장치는 표시 장치, 휴대전화, 휴대형 게임기, 휴대 정보 단말, 전자 서적, 비디오 카메라, 디지털 스틸카메라 등의 전자기기에 이용할 수 있다. 상기 실시형태에 설명한 고체 촬상 장치를 이용한 전자기기의 구체적인 예를 도 12(A) 내지 도 12(D)에 나타낸다.
도 12(A)는 하우징(5001), 표시부(5002), 지지대(5003), 촬상부(5004) 등을 포함하는 표시 장치를 나타낸다. 상기 실시형태에 설명한 고체 촬상 장치는 촬상부(5004)에 이용할 수 있다. 촬상부(5004)에 상기 실시형태에 설명한 고체 촬상 장치를 이용함으로써, 높은 품질의 화상 데이터의 취득을 행할 수 있고, 고정밀 화상을 촬상할 수 있는 표시 장치를 제공할 수 있다. 단, 표시 장치에는 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시 장치가 포함된다.
도 12(B)는 하우징(5101), 표시부(5102), 조작 키(5103), 촬상부(5104) 등을 포함하는 휴대 정보 단말을 나타낸다. 상기 실시형태에 설명한 고체 촬상 장치는 촬상부(5104)에 이용할 수 있다. 촬상부(5104)에 상기 실시형태에 설명한 고체 촬상 장치를 이용함으로써, 높은 품질의 화상 데이터의 취득을 행할 수 있고, 고정밀 화상을 촬상할 수 있는 휴대 정보 단말을 제공할 수 있다.
도 12(C)는 하우징(5301), 하우징(5302), 표시부(5303), 표시부(5304), 마이크로폰(5305), 스피커(5306), 조작 키(5307), 스타일러스(5308), 촬상부(5309) 등을 포함하는 휴대형 게임기를 나타낸다. 상기 실시형태에 설명한 고체 촬상 장치는 촬상부(5309)에 이용할 수 있다. 촬상부(5309)에 상기 실시형태에 설명한 고체 촬상 장치를 이용함으로써, 높은 품질의 화상 데이터의 취득을 행할 수 있고, 고정밀 화상을 촬상할 수 있는 휴대형 게임기를 제공할 수 있다. 단, 도 12(C)에 나타낸 휴대형 게임기는 2개의 표시부(5303)와 표시부(5304)를 포함하고 있지만, 휴대형 게임기에 포함되는 표시부의 수는 두 개에 한정되지 않는다.
도 12(D)는 하우징(5401), 표시부(5402), 음성 입력부(5403), 음성 출력부(5404), 조작 키(5405), 촬상부(5406) 등을 포함하는 휴대전화이다. 상기 실시형태에 설명한 고체 촬상 장치는 촬상부(5406)에 이용할 수 있다. 촬상부(5406)에 상기 실시형태에 설명한 고체 촬상 장치를 이용함으로써, 높은 품질의 화상 데이터의 취득을 행할 수 있고, 고정밀 화상을 촬상할 수 있는 휴대전화를 제공할 수 있다.
100：고체 촬상 장치, 101：화소부, 103：수평 방향 선택 회로, 105：데이터 출력 회로, 107：데이터 처리 회로, 109：선택선, 111：출력선, 113：화소, 201：스위칭 소자, 202：부화소, 203：부화소, 205：포토 센서, 206：포토 센서, 207：포토 다이오드, 209：증폭 회로, 211：트랜지스터, 213：트랜지스터, 215：트랜지스터, 217：트랜지스터, 300：리셋 기간, 301：노광 기간, 302：판독 기간, 700：기판, 701：절연막, 702：반도체막, 703：반도체막, 707：게이트 전극, 708：절연막, 711：배선, 712：절연막, 713：게이트 전극, 714：게이트 절연막, 715：산화물 반도체막, 722：절연막, 727：영역, 728：영역, 729：영역, 5001：하우징, 5002：표시부, 5003：지지대, 5004：촬상부, 5101：하우징, 5102：표시부, 5103：조작 키, 5104：촬상부, 5301：하우징, 5302：하우징, 5303：표시부, 5304：표시부, 5305：마이크로폰, 5306：스피커, 5307：조작 키, 5308：스타일러스, 5309：촬상부, 5401：하우징, 5402：표시부, 5403：음성 입력부, 5404：음성 출력부, 5405：조작 키, 5406：촬상부,
본 출원은 2011년 7월 15일에 일본 특허청에 출원된 일련 번호가 2011-156679인 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 반도체 장치로서,
    제 1 포토 다이오드;
    제 2 포토 다이오드;
    제 1 트랜지스터;
    제 2 트랜지스터;
    제 3 트랜지스터;
    제 4 트랜지스터;
    제 5 트랜지스터;
    제 6 트랜지스터;
    제 7 트랜지스터; 및
    출력선을 포함하고,
    상기 제 1 포토 다이오드의 전극은 상기 제 1 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 출력선에 전기적으로 접속되고,
    상기 제 2 포토 다이오드의 전극은 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 하나는 상기 출력선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 포토 다이오드의 상기 전극에 직접 접속되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 나머지 하나는 상기 제 2 포토 다이오드의 상기 전극에 직접 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 포토 다이오드의 상기 전극에 전기적으로 접속되고, 상기 제 4 트랜지스터의 상기 소스 및 상기 드레인 중 나머지 하나는 상기 제 1 트랜지스터의 상기 게이트에 전기적으로 접속되어, 상기 제 1 포토 다이오드의 상기 전극은 상기 제 4 트랜지스터를 통해 상기 제 1 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 포토 다이오드의 상기 전극에 전기적으로 접속되고, 상기 제 5 트랜지스터의 상기 소스 및 상기 드레인 중 나머지 하나는 상기 제 2 트랜지스터의 상기 게이트에 전기적으로 접속되어, 상기 제 2 포토 다이오드의 상기 전극은 상기 제 5 트랜지스터를 통해 상기 제 2 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 6 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 상기 하나에 전기적으로 접속되고, 상기 제 6 트랜지스터의 상기 소스 및 상기 드레인 중 나머지 하나는 상기 출력선에 전기적으로 접속되어, 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 상기 하나는 상기 제 6 트랜지스터를 통해 상기 출력선에 전기적으로 접속되고,
    상기 제 7 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 상기 하나에 전기적으로 접속되고, 상기 제 7 트랜지스터의 상기 소스 및 상기 드레인 중 나머지 하나는 상기 출력선에 전기적으로 접속되어, 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 상기 하나는 상기 제 7 트랜지스터를 통해 상기 출력선에 전기적으로 접속되는, 반도체 장치.
  4. 삭제
  5. 삭제
  6. 제 3 항에 있어서,
    상기 제 3 트랜지스터의 오프 전류 밀도는 100 yA/㎛ 이하인, 반도체 장치.
  7. 제 3 항에 있어서,
    상기 제 3 트랜지스터는 실리콘보다 밴드 갭이 넓고, 진성 캐리어 밀도가 실리콘보다 낮은 반도체 재료를 채널 형성 영역에 포함하는, 반도체 장치.
  8. 제 7 항에 있어서,
    상기 반도체 재료는 산화물 반도체인, 반도체 장치.
  9. 반도체 장치로서,
    제 1 포토 다이오드;
    제 2 포토 다이오드;
    제 1 트랜지스터;
    제 2 트랜지스터;
    제 3 트랜지스터;
    제 4 트랜지스터;
    제 5 트랜지스터;
    하이 레벨 전위 및 로 레벨 전위가 공급되는 배선; 및
    출력선을 포함하고,
    상기 제 1 포토 다이오드의 제 1 전극은 상기 제 1 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 출력선에 전기적으로 접속되고,
    상기 제 2 포토 다이오드의 제 1 전극은 상기 제 2 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 하나는 상기 출력선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 포토 다이오드의 상기 제 1 전극에 직접 접속되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 나머지 하나는 상기 제 2 포토 다이오드의 상기 제 1 전극에 직접 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 포토 다이오드의 상기 제 1 전극에 전기적으로 접속되고, 상기 제 4 트랜지스터의 상기 소스 및 상기 드레인 중 나머지 하나는 상기 제 1 트랜지스터의 상기 게이트에 전기적으로 접속되어, 상기 제 1 포토 다이오드의 상기 제 1 전극은 상기 제 4 트랜지스터를 통해 상기 제 1 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 포토 다이오드의 상기 제 1 전극에 전기적으로 접속되고, 상기 제 5 트랜지스터의 상기 소스 및 상기 드레인 중 나머지 하나는 상기 제 2 트랜지스터의 상기 게이트에 전기적으로 접속되어, 상기 제 2 포토 다이오드의 상기 제 1 전극은 상기 제 5 트랜지스터를 통해 상기 제 2 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 1 포토 다이오드의 제 2 전극은 상기 배선에 직접 접속되고,
    상기 제 2 포토 다이오드의 제 2 전극은 상기 배선에 직접 접속되는, 반도체 장치.
  10. 제 9 항에 있어서,
    상기 제 3 트랜지스터의 오프 전류 밀도는 100 yA/㎛ 이하인, 반도체 장치.
  11. 제 9 항에 있어서,
    상기 제 3 트랜지스터는 실리콘보다 밴드 갭이 넓고, 진성 캐리어 밀도가 실리콘보다 낮은 반도체 재료를 채널 형성 영역에 포함하는, 반도체 장치.
  12. 제 11 항에 있어서,
    상기 반도체 재료는 산화물 반도체인, 반도체 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020147003071A 2011-07-15 2012-06-28 반도체 장치 및 반도체 장치의 구동 방법 KR101962261B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-156679 2011-07-15
JP2011156679 2011-07-15
PCT/JP2012/067243 WO2013011844A1 (en) 2011-07-15 2012-06-28 Semiconductor device and method for driving the same

Publications (2)

Publication Number Publication Date
KR20140044896A KR20140044896A (ko) 2014-04-15
KR101962261B1 true KR101962261B1 (ko) 2019-03-26

Family

ID=47518402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147003071A KR101962261B1 (ko) 2011-07-15 2012-06-28 반도체 장치 및 반도체 장치의 구동 방법

Country Status (5)

Country Link
US (2) US8952313B2 (ko)
JP (8) JP6049963B2 (ko)
KR (1) KR101962261B1 (ko)
TW (1) TWI559769B (ko)
WO (1) WO2013011844A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612321B (zh) 2013-02-27 2018-01-21 半導體能源研究所股份有限公司 成像裝置
JP6368115B2 (ja) 2013-05-10 2018-08-01 キヤノン株式会社 固体撮像装置およびカメラ
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9379138B2 (en) 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
US9674470B2 (en) * 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US11205669B2 (en) 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TW202243228A (zh) * 2014-06-27 2022-11-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US9729809B2 (en) * 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
JP2016029795A (ja) 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 半導体装置、撮像装置及び電子機器
JP6688116B2 (ja) 2015-03-24 2020-04-28 株式会社半導体エネルギー研究所 撮像装置および電子機器
US20180097027A1 (en) * 2015-04-17 2018-04-05 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device including same
US9912897B2 (en) * 2015-05-11 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
TWI728162B (zh) * 2017-08-02 2021-05-21 聯華電子股份有限公司 半導體元件及其製作方法
JP2019041142A (ja) * 2017-08-22 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP7042140B2 (ja) 2018-03-30 2022-03-25 株式会社Provigate センサチップ
KR20200139327A (ko) * 2019-06-04 2020-12-14 삼성전자주식회사 이미지 센싱 장치
US11961854B2 (en) * 2020-12-29 2024-04-16 Sywe Neng Lee Semiconductor device
KR102668675B1 (ko) * 2022-07-13 2024-05-23 한국도로공사 프리캐스트 교량 바닥판 응력집중 방지 자동형 받침장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044887A (ja) * 2009-08-20 2011-03-03 Canon Inc 固体撮像装置
JP2011119711A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138360A (en) * 1980-03-31 1981-10-28 Canon Inc Photoelectric converter
JP3363528B2 (ja) * 1992-06-25 2003-01-08 キヤノン株式会社 光電変換装置及びその駆動方法
US5386108A (en) * 1992-06-25 1995-01-31 Canon Kabushiki Kaisha Photoelectric conversion device for amplifying and outputting photoelectrically converted signal, and a method thereof
JPH06334920A (ja) * 1993-03-23 1994-12-02 Nippon Hoso Kyokai <Nhk> 固体撮像素子とその駆動方法
JP3031606B2 (ja) 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
US6043478A (en) * 1998-06-25 2000-03-28 Industrial Technology Research Institute Active pixel sensor with shared readout structure
JP3501682B2 (ja) * 1999-05-31 2004-03-02 キヤノン株式会社 カラー撮像装置及びそれを用いた撮像システム
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
US6855937B2 (en) * 2001-05-18 2005-02-15 Canon Kabushiki Kaisha Image pickup apparatus
JP3890207B2 (ja) * 2001-06-25 2007-03-07 キヤノン株式会社 撮像装置および撮像システム
US20040012684A1 (en) * 2002-07-16 2004-01-22 Fairchild Imaging Image reconstruction techniques for charge coupled devices
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP2004318067A (ja) * 2003-03-31 2004-11-11 Toshiba Matsushita Display Technology Co Ltd 画像表示装置およびその製造方法
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
JP4307322B2 (ja) 2004-05-18 2009-08-05 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
JP4449627B2 (ja) * 2004-07-27 2010-04-14 ソニー株式会社 固体撮像装置
JP4725095B2 (ja) * 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
US7705900B2 (en) 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
JP4878005B2 (ja) * 2006-05-30 2012-02-15 株式会社半導体エネルギー研究所 半導体装置及びそれを用いた電子機器
JP2008028516A (ja) * 2006-07-19 2008-02-07 Olympus Corp カメラシステム
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
US7759628B2 (en) * 2007-06-22 2010-07-20 Seiko Epson Corporation Detection device and electronic apparatus having plural scanning lines, detection lines, power supply lines and plural unit circuits arranged on a substrate
JP2009033316A (ja) * 2007-07-25 2009-02-12 Nikon Corp 固体撮像装置及びこれを用いた電子カメラ
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP2009141717A (ja) 2007-12-07 2009-06-25 Hitachi Ltd 撮像装置
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP2010239317A (ja) * 2009-03-30 2010-10-21 Nikon Corp 固体撮像素子
JP5279638B2 (ja) * 2009-07-08 2013-09-04 キヤノン株式会社 撮像装置
JP5625284B2 (ja) * 2009-08-10 2014-11-19 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
KR101605984B1 (ko) * 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102333270B1 (ko) 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101978106B1 (ko) * 2010-01-20 2019-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011102183A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5771079B2 (ja) * 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044887A (ja) * 2009-08-20 2011-03-03 Canon Inc 固体撮像装置
JP2011119711A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
TWI559769B (zh) 2016-11-21
JP2018067742A (ja) 2018-04-26
JP2017135395A (ja) 2017-08-03
JP6767549B2 (ja) 2020-10-14
JP2023052874A (ja) 2023-04-12
WO2013011844A1 (en) 2013-01-24
JP2017073804A (ja) 2017-04-13
JP2013042481A (ja) 2013-02-28
US9911782B2 (en) 2018-03-06
JP6705843B2 (ja) 2020-06-03
JP6049963B2 (ja) 2016-12-21
US8952313B2 (en) 2015-02-10
JP2021108392A (ja) 2021-07-29
US20150145006A1 (en) 2015-05-28
JP6110552B1 (ja) 2017-04-05
TW201320740A (zh) 2013-05-16
JP2019212920A (ja) 2019-12-12
JP2021002673A (ja) 2021-01-07
KR20140044896A (ko) 2014-04-15
US20130015326A1 (en) 2013-01-17
JP6281003B2 (ja) 2018-02-14

Similar Documents

Publication Publication Date Title
JP6767549B2 (ja) イメージセンサ
JP7349485B2 (ja) イメージセンサ
JP6441971B2 (ja) イメージセンサ
KR101836812B1 (ko) 고체 촬상 장치, 반도체 표시 장치
JP6423493B2 (ja) 固体撮像素子
KR101824123B1 (ko) 반도체 장치
US9773916B2 (en) Semiconductor device
US20140111262A1 (en) Semiconductor device
US9362417B2 (en) Semiconductor device
JP5960430B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant