JP2013042481A

JP2013042481A - 半導体装置及び半導体装置の駆動方法

Info

Publication number: JP2013042481A
Application number: JP2012149760A
Authority: JP
Inventors: Teru Tamura; 輝田村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-07-15
Filing date: 2012-07-03
Publication date: 2013-02-28
Anticipated expiration: 2032-07-03
Also published as: JP6049963B2; JP2017073804A; JP2017135395A; US20150145006A1; JP6767549B2; JP2021108392A; JP2023052874A; JP6281003B2; KR101962261B1; US8952313B2; JP2018067742A; US20130015326A1; KR20140044896A; US9911782B2; JP6705843B2; JP2021002673A; TW201320740A; JP6110552B1; JP2019212920A; WO2013011844A1

Abstract

【課題】ダイナミックレンジを向上させることができる半導体装置を提供する。
【解決手段】列方向及び行方向に配設された複数の画素と、複数の画素の数より少数配設された第１のトランジスタと、を有し、複数の画素は、照射される光の強度により流れる電流値が定まるフォトダイオードと、電流値により蓄積される電荷の量が定まり、且つ電荷の量を情報として含む出力信号を生成する増幅回路と、をそれぞれ有し、増幅回路は、蓄積された電荷を保持し、且つフォトダイオードの陰極と電気的に接続される第２のトランジスタを少なくとも有し、同じ列に属する、ｎ行（ｎは自然数）の画素が有する前記フォトダイオードの陰極と、ｎ＋１行に配設された画素が有するフォトダイオードの陰極のそれぞれは、第１のトランジスタと電気的に接続されている半導体装置である。
【選択図】図２

Description

本発明は、半導体装置とその駆動方法に関する。具体的には、複数の画素にフォトセンサが設けられた固体撮像装置と、その駆動方法に関する。更には、当該固体撮像装置を有する電子機器に関する。

なお、半導体装置とは、半導体素子自体又は半導体素子を含むものをいい、このような半導体素子として、例えば薄膜トランジスタが挙げられる。従って、表示装置及び記憶装置なども半導体装置に含まれるものである。

ＣＭＯＳセンサと呼ばれる、ＭＯＳトランジスタの増幅機能を用いたフォトセンサは、汎用のＣＭＯＳプロセスを用いて製造できる。そのため、ＣＭＯＳセンサを各画素に有する固体撮像装置の製造コストを低くできる上に、フォトセンサと表示素子を同一基板上に作り込んだ半導体装置を実現することができる。また、ＣＭＯＳセンサはＣＣＤセンサに比べて駆動電圧が低いため、固体撮像装置の消費電力を低く抑えることができる。

ＣＭＯＳセンサを用いた固体撮像装置では、撮像の際に、フォトダイオードにおける電荷の蓄積動作と、上記電荷の読み出し動作とを、行ごとに順次行うローリングシャッタ方式が一般的に用いられている（特許文献１参照）。また、ローリングシャッタ方式の代わりに、電荷の蓄積動作を全画素において一斉に行われるグローバルシャッタ方式が採用される場合もある。

特開２００９−１４１７１７号公報

ローリングシャッタ方式及びグローバルシャッタ方式に関わらず、ＣＭＯＳセンサを用いた固体撮像装置では、様々な環境下での撮像を可能にするために、ダイナミックレンジの向上が求められている。

例えば、外光の照度が低い環境下（夜間や暗い室内など）での撮像は、フォトダイオードに照射される光が弱い（光量が少ない）ため、露光時間を長くする必要がある。また、露光時間内に被写体が動いてしまう、又は固体撮像装置を動かしてしまうことで、歪んだ被写体の画像データが形成される。そのため、露光時間を長くすることは、歪んだ被写体の画像データを形成するおそれがある。

また、固体撮像装置の微細化に伴い、フォトダイオードの光が照射される領域も小さくなるため、外光の照度が低い環境下での撮像はさらに難しくなる。

また、固体撮像装置の性能を評価する上で、低消費電力は重要な指標の一つである。特に、携帯電話などの携帯型の電子機器だと、固体撮像装置の消費電力の高さは、連続使用時間の短縮化というデメリットに繋がる。

本発明の一態様は、ダイナミックレンジを向上させることが可能な固体撮像装置を提供することを課題の一とする。また、本発明の一態様は、撮像された画像の品質を向上させることが可能な固体撮像装置を提供することを課題の一とする。また、本発明の一態様は、低消費電力である固体撮像装置を提供することを課題の一とする。

上記課題を鑑み、本発明の一態様は、列方向及び行方向に配設された複数の画素と、当該複数の画素の数より少数配設された第１のトランジスタと、を有し、当該複数の画素は、照射される光の強度により流れる電流値が定まるフォトダイオードと、当該電流値により蓄積される電荷の量が定まり、且つ当該電荷の量を情報として含む出力信号を生成する増幅回路をそれぞれ有し、当該増幅回路は、蓄積された当該電荷を保持し、且つ当該フォトダイオードの陰極と電気的に接続される第２のトランジスタを少なくとも有し、同じ列に属する、ｎ行（ｎは自然数）の画素が有する当該フォトダイオードの陰極と、ｎ＋１行に配設された画素が有する当該フォトダイオードの陰極のそれぞれは、当該第１のトランジスタと電気的に接続されている半導体装置である。

本発明の一態様は、列方向及び行方向に配設された複数の画素と、当該複数の画素の数より少数配設された第１のトランジスタと、を有し、当該複数の画素の各画素は、少なくとも赤色、青色及び緑色の副画素を有し、当該副画素は、照射される光の強度により流れる電流値が定まるフォトダイオードと、当該電流値により蓄積される電荷の量が定まり、且つ当該電荷の量を情報として含む出力信号を生成する増幅回路と、をそれぞれに有し、当該増幅回路は、蓄積された当該電荷を保持し、且つ当該フォトダイオードの陰極と電気的に接続される第２のトランジスタを少なくとも有し、同じ列に属する、ｎ行（ｎは自然数）に配設された当該副画素が有する当該フォトダイオードの陰極と、ｎ＋１行に配設され、当該ｎ行と同色の当該副画素が有する当該フォトダイオードの陰極のそれぞれは、当該第１のトランジスタと電気的に接続されている半導体装置である。

上記において、第１のトランジスタのオフ電流密度及び第２のトランジスタのオフ電流密度は、１０ａＡ／μｍ以下とし、１００ｙＡ／μｍ以下とすることが好ましい。本発明の一態様の固体撮像装置は、ｎ行に配設された画素群とｎ＋１行に配設された画素群において同列の画素同士が、第１のトランジスタによって接続されることになるため、第１のトランジスタにオフ電流密度が極めて低いトランジスタを用いることで、ｎ行に配設された画素群の撮像によって蓄積された電荷と、ｎ＋１行に配設された画素群の蓄積された電荷とが混合することを抑制できる。また、第２のトランジスタにもオフ電流密度が極めて低いトランジスタを用いることで、撮像によって蓄積された電荷を保持するためのスイッチング素子に用いることで、電荷保持期間が異なることに起因する階調の変化を小さく抑えることができる。従って、撮像された被写体の画像データの品質を向上させることができる。

また、オフ電流密度が極めて低いトランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含むことで実現できる。さらに、当該半導体材料としては酸化物半導体がある。なお、本明細書において酸化物半導体とは、半導体特性を有する金属酸化物のことをいう。

なお、上記固体撮像装置に含まれるトランジスタを、酸化物半導体をチャネル形成領域に含むトランジスタとすることで、各トランジスタのリーク電流を低減し、駆動電圧を低くすることができ、上記固体撮像装置の消費電力を低減させることができる。

また、上記固体撮像装置は、ローリングシャッタ方式及びグローバルシャッタ方式を用いることができ、外光の照度により、上記固体撮像装置の第１のトランジスタのオン状態及びオフ状態を選択し、出力信号が与えられる配線を共有している各画素が有するフォトダイオード、又は、出力信号が与えられる配線を共有している同色の副画素が有するフォトダイオードを導通させることができる。例えば、外光の照度が低い環境下での撮像時は、上記固体撮像装置の第１のトランジスタをオン状態とし、出力信号が与えられる配線を共有する画素（又は同色の副画素）が有するフォトダイオードを導通させる。このようにすることで、撮像時の光が入射するフォトダイオードの領域を拡大することができ、蓄電される電荷の量が増大し、当該電荷の量に対応する出力信号電位を増大することができる。従って、外光の照度が低い環境下での撮像時において、露光時間を長くすることなく、歪みの少ない画像データを得ることができる。つまり、固体撮像装置のダイナミックレンジを向上させることができる。

本発明の一態様により、ダイナミックレンジが向上した固体撮像装置を提供することができる。また、撮像された画像の品質が向上した固体撮像装置を提供することができる。また、低消費電力である固体撮像装置を提供することができる。

本発明の一態様に係る固体撮像装置の構成図である。画素部の回路図である。フォトセンサの回路図及び当該フォトセンサを有する画素部の回路図である。フォトセンサのタイミングチャートを示す図である。フォトセンサのタイミングチャートを示す図である。カラーフィルタの一形態を示す図である。画素部の回路図である。画素部の回路図である。フォトセンサのタイミングチャートを示す図である。フォトセンサのタイミングチャートを示す図である。フォトセンサを構成するフォトダイオード及びトランジスタの作製方法を示す断面図である。電子機器を説明する図である。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

また、本明細書において接続とは電気的な接続を意味しており、電流、電圧又は電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧又は電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。

（実施の形態１）
本発明の一態様に係る固体撮像装置の構成、及び当該固体撮像装置が有するフォトセンサの構成及び当該フォトセンサの接続関係について、図面を参照して説明する。なお、本実施の形態では、グローバルシャッタ方式を用いる場合について説明する。

図１（Ａ）は、本発明の一態様に係る固体撮像装置１００の構成例を示す図である。固体撮像装置１００は、少なくとも画素部１０１と、水平方向選択回路１０３と、データ出力回路１０５と、データ処理回路１０７と、各々が平行又は略平行に配設され、且つ水平方向選択回路１０３に接続されていることで電位が制御される複数の選択線１０９と、を有している。また、各々が平行又は略平行に配設され、且つデータ出力回路１０５に接続され、出力信号の電位が与えられる複数の出力線１１１と、を有する。なお、図１（Ａ）に図示した選択線１０９及び出力線１１１に加えて、他の配線を有していてもよい。

画素部１０１には、画素１１３がマトリクス状に配設されている。各選択線１０９は、いずれかの行に配設された複数の画素１１３に接続されている。また、各出力線１１１は、いずれかの列に配設された複数の画素１１３に接続されている。

水平方向選択回路１０３、データ出力回路１０５及びデータ処理回路１０７は、少なくとも論理回路部と、スイッチ部又はバッファ部と、を有する。また、データ出力回路１０５は出力線１１１に与えられる出力信号を増幅及び変換などを行い、データ処理回路１０７に増幅及び変換した信号を送る。データ処理回路１０７は、水平方向選択回路１０３の制御、露光時間の制御及び当該出力信号を処理して画像データの取得（又は生成）などを行う。

また、水平方向選択回路１０３、データ出力回路１０５及びデータ処理回路１０７は、画素部１０１を形成する基板に形成してもよいし、水平方向選択回路１０３、データ出力回路１０５及びデータ処理回路１０７の一部又は全部をＩＣ等の半導体装置で実装してもよい。

図１（Ｂ）は、画素部１０１の拡大図である。図１（Ｂ）では、明瞭化のために選択線１０９及び出力線１１１を図示していない。固体撮像装置１００において、カラー表示の撮像を行うために画素１１３は、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）のカラーフィルタが設けられた副画素を有する構成としてもよい。なお、図１（Ｂ）では、赤の副画素を１つ、青の副画素を１つ、緑の副画素を２つの計４つの副画素により画素１１３を構成しているが、これに限定されるものではない。ここでは、４つの副画素で構成される画素１１３を１画素として、１行の画素群及び１列の画素群を構成している。なお、選択線１０９及び出力線１１１は、画素１１３を構成する各副画素にも接続されるように分岐させて設ける。

また、固体撮像装置１００において、白黒表示とする場合には図１（Ｂ）に図示したような副画素を設けなくてよい。

図２（Ａ）は、画素部１０１における回路図の一例である。各画素１１３が有するＲＧＢの副画素には、それぞれフォトセンサが配置されている。ｎ行（ｎは自然数）の画素群とｎ＋１行の画素群において、同列且つ同色の副画素に配置されたフォトセンサは、それぞれ、スイッチング素子２０１によって接続されている。なお、「ｎ行の画素群」は「ｎ行目の画素」と換言でき、「ｎ＋１行の画素群」は「ｎ＋１行目の画素」と換言できるものとする。

具体的には、ｎ行目の画素１１３に含まれるＲの副画素２０２に配置されたフォトセンサと、ｎ＋１行目の画素１１３に含まれるＲの副画素２０３に配置されたフォトセンサとがスイッチング素子２０１によって接続されている。ｎ行目の画素１１３及びｎ＋１行目の画素１１３に含まれるＢの副画素においても、フォトセンサ同士はスイッチング素子２０１によって接続されている。ｎ行目の画素１１３及びｎ＋１行目の画素１１３に含まれるＧの副画素のフォトセンサ同士はスイッチング素子２０１によって接続されている。スイッチング素子２０１としては、トランジスタを適用できる。

図２（Ｂ）は、各画素１１３が有するフォトセンサの接続関係を示す回路図の一例である。ここでは、Ｒの副画素２０２とＲの副画素２０３における接続関係を例に説明する。Ｒの副画素２０２とＲの副画素２０３が有するフォトセンサ（図２（Ｂ）ではフォトセンサ２０５及びフォトセンサ２０６とする）は、フォトダイオード２０７と、増幅回路２０９とを有している。フォトダイオード２０７は、半導体の接合部に光があたると電流が発生する性質を有する光電変換素子である。増幅回路２０９は、フォトダイオード２０７が受光することで得られる電流を増幅する、或いは、上記電流によって蓄積された電荷を保持する回路である。なお、各画素は、フォトセンサ、さらにはフォトダイオードを有していることから、本明細書において、「画素」は「フォトセンサ」又は「フォトダイオード」と適宜読み替えてもよい。

増幅回路２０９の構成は、フォトダイオード２０７において生じる電流を増幅できるのであれば良く、あらゆる形態を採用することができるが、少なくとも増幅回路２０９は、スイッチング素子として機能するトランジスタ２１１を有する。当該スイッチング素子は、増幅回路２０９内への上記電流の供給を制御する。

また、フォトセンサ２０５及びフォトセンサ２０６を接続するスイッチング素子２０１として機能するトランジスタ２１３は、トランジスタ２１３のオン状態及びオフ状態を選択（スイッチング）することで、フォトセンサ２０５のフォトダイオード２０７及びフォトセンサ２０６のフォトダイオード２０７を導通させるか否かを選択できる。例えば、外光の照度が低い環境下での撮像時に、トランジスタ２１３をオン状態にすることで、フォトセンサ２０５のフォトダイオード２０７及びフォトセンサ２０６のフォトダイオード２０７は導通する。なお、フォトセンサ２０５のフォトダイオード２０７及びフォトセンサ２０６のフォトダイオード２０７を導通することで、フォトセンサ２０５のフォトダイオード２０７及びフォトセンサ２０６のフォトダイオード２０７は並列に接続される。

そして、本発明の一態様では、トランジスタ２１１、２１３のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を含んでいてもよい。当該半導体材料の一例として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、酸化亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができる。この中でも酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能であり、量産性に優れるといった利点がある。また、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で、単結晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による結晶成長、或いは、特殊な基板上のエピタキシャル成長が必要である。一方、酸化物半導体は、室温でも形成可能なため、入手が容易なシリコンウェハや、安価で大型化に対応できるガラス基板上への形成が可能であり、量産性が優れている。また、通常のシリコンやガリウムなどの半導体材料を用いた集積回路上に、酸化物半導体による半導体素子を積層させることも可能である。また、トランジスタの性能（例えば電界効果移動度や信頼性）を向上させるために結晶性の酸化物半導体を得ようとする場合でも、２００℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。

以下の説明では、バンドギャップが広い半導体として、上記利点を有する酸化物半導体を用いる場合を例に説明する。

上述した特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流密度が極めて低く、且つ高耐圧であるトランジスタ２１１、２１３を実現することができる。そして、上記構成を有するトランジスタ２１１、２１３をスイッチング素子として用いることで、増幅回路２０９内に蓄積された電荷のリークを防ぐことができる。さらに、ｎ行目のフォトセンサ２０５の増幅回路２０９内に蓄積された電荷と、ｎ＋１行目のフォトセンサ２０６の増幅回路２０９内に蓄積された電荷とが混合を防ぐことができる。

なお、トランジスタ２１１、２１３の活性層に酸化物半導体などのバンドギャップの大きい半導体を用いることが望ましいが、本発明は必ずしもこの構成に限定されない。トランジスタ２１１、２１３の活性層に酸化物半導体以外の、非晶質、微結晶、多結晶、又は単結晶のシリコン又はゲルマニウムなどの半導体が用いられていても、固体撮像装置１００をグローバルシャッタ方式で動作させることは可能である。

なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０Ｖ以下であるときに、ソース電極とドレイン電極の間に流れる電流のことをいう。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０Ｖ以上であるときに、ソース電極とドレイン電極の間に流れる電流のことをいう。

また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。以下、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子とし、フォトセンサ２０５、２０６内の接続関係及びフォトセンサ２０５、２０６が有するフォトダイオード２０７とトランジスタ２１３の接続関係を説明する（図２（Ｂ）参照）。なお、他の色の副画素についても以下の説明と同様の構成及び接続関係を有する。

フォトセンサ２０５において、フォトダイオード２０７の陽極は、配線ＰＲに接続されている。また、フォトダイオード２０７の陰極が、トランジスタ２１１の第１端子に接続されている。トランジスタ２１１の第２端子は、増幅回路２０９内の他の半導体素子に接続されているため、増幅回路２０９内の構成によって、トランジスタ２１１の第２端子の接続先は異なる。また、トランジスタ２１１のゲート電極は、配線ＴＸに接続されている。配線ＴＸには、トランジスタ２１１のスイッチングを制御するための信号の電位が与えられる。また、フォトセンサ２０５は配線ＯＵＴに接続されている。配線ＯＵＴには、増幅回路２０９から出力される出力信号の電位が与えられる。なお、配線ＯＵＴは、固体撮像装置１００の出力線１１１に相当する（図１（Ａ）参照）。

また、フォトセンサ２０６は、上記したフォトセンサ２０５と同様の構成であり、同様の接続関係を有する。

そして、トランジスタ２１３の第１端子は、フォトセンサ２０５のフォトダイオード２０７の陰極と接続されている。トランジスタ２１３の第２の端子は、フォトセンサ２０６が有するフォトダイオード２０７の陰極と接続されている。トランジスタ２１３のゲート電極は、配線ＰＡに接続されている。配線ＰＡには、外光の照度に伴って、トランジスタ２１３のスイッチングを制御するための信号の電位が与えられる。

なお、回路図上は独立している構成要素同士が接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

また、図２（Ｂ）では、配線ＰＲと、配線ＴＸと、配線ＯＵＴとが各フォトセンサに接続されている場合を例示しているが、本発明の一態様では、各フォトセンサが有する配線の数はこれに限定されない。上記配線に加えて、電源電位が与えられる配線、増幅回路２０９に保持されている電荷の量をリセットするための信号が与えられる配線などが、各フォトセンサに接続されていてもよい。

また、本発明の一態様において、一の配線ＯＵＴは、同列の画素又は同列の副画素が有する各フォトセンサと接続されており、当該各フォトセンサは、他列の画素さらには他列の副画素が有する各フォトセンサと接続されている配線ＯＵＴ（他の配線ＯＵＴ）には接続されておらず、電気的に分離している。また、一の配線ＯＵＴに接続されている複数のフォトセンサを第１のフォトセンサ群とし、他の配線ＯＵＴに接続されている複数のフォトセンサを第２のフォトセンサ群とすると、本発明の一態様では、第１のフォトセンサ群に接続された配線ＴＸは、第２のフォトセンサ群に接続された配線ＴＸに接続されていてもよい（図２（Ｂ）参照）。或いは、本発明の一態様では、第１のフォトセンサ群に接続された配線ＰＲが、第２のフォトセンサ群に接続された配線ＰＲに接続されていてもよい（図２（Ｂ）参照）。或いは、本発明の一態様では、第１のフォトセンサ群に接続された配線ＰＡが、第２のフォトセンサ群に接続された配線ＰＡに接続されていてもよい（図２（Ｂ）では接続されていない）。

本発明の一態様では、上記構成により、配線ＰＲや配線ＴＸや配線ＰＡの抵抗による電位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード２０７の陽極に与えられる電位、或いは、トランジスタ２１１のスイッチングを制御する信号の電位、或いはトランジスタ２１３のスイッチングを制御する信号の電位が、画素部１０１内でばらつくことを防ぐことができる。よって、フォトセンサ２０５、２０６から出力される信号の電位がばらつくことを防ぐことができ、撮像された画像の品質を向上させることができる。

なお、図２（Ｂ）では、増幅回路２０９がスイッチング素子として機能するトランジスタ２１１を一つだけ有するフォトセンサ２０５、２０６の構成を示しているが、増幅回路２０９はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していてもよい。複数のトランジスタが一のスイッチング素子として機能する場合、当該複数のトランジスタはそれぞれ並列接続でもよいし、直列接続でよいし、直列接続と並列接続が組み合わされていてもよい。

本明細書において、トランジスタの直列接続とは、例えば、第１のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１端子と第２端子のいずれか一方のみに接続されている状態をいう。また、トランジスタの並列接続とは、第１のトランジスタの第１端子が第２のトランジスタの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端子に接続されている状態をいう。

また、図２（Ｂ）では、トランジスタ２１１、２１３がゲート電極を活性層の片側にのみ有している場合を示している。トランジスタ２１１、２１３が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの状態であってもよいし、電位が他から与えられている状態であってもよい。後者の場合、一対の電極に同じ高さの電位が与えられていてもよいし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていてもよい。他方のゲート電極に与える電位の高さを制御することでトランジスタ２１１、２１３のしきい値電圧を制御することができる。

次いで、フォトセンサ２０５、２０６の、具体的な構成の一例について説明する。図３（Ａ）に、フォトセンサ２０５、２０６の一例を回路図で示す。なお、フォトセンサ２０６は、フォトセンサ２０５と同様の構成及び接続関係を有することから、ここでは、フォトセンサ２０５についてのみ説明する。

図３（Ａ）に示すフォトセンサ２０５は、増幅回路２０９が、トランジスタ２１１の他にトランジスタ２１５とトランジスタ２１７とを有している。トランジスタ２１５は、トランジスタ２１１の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値又は抵抗値が定まる。また、トランジスタ２１７は、上記電流値又は抵抗値によって定まる出力信号の電位を、配線ＯＵＴに供給するためのスイッチング素子として機能する。

具体的に、図３（Ａ）では、トランジスタ２１１の第２端子がトランジスタ２１５のゲート電極に接続されている。トランジスタ２１５の第１端子は、高電位電源電位（ＶＤＤ）が与えられている配線ＶＲ（高電位側電源電位線ともいう）に接続されている。トランジスタ２１５の第２端子は、トランジスタ２１７の第１端子に接続されている。トランジスタ２１７の第２端子は、配線ＯＵＴに接続されている。トランジスタ２１７のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ２１７のスイッチングを制御する信号の電位が与えられる。なお、配線ＳＥは、固体撮像装置１００の選択線１０９に相当する（図１（Ａ）参照）。

図３（Ａ）では、トランジスタ２１１の第２端子とトランジスタ２１５のゲート電極が接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、トランジスタ２１５の第１端子と第２端子間の電流値又は抵抗値が定まり、これに加えて、トランジスタ２１７のスイッチングを制御する信号の電位を与えることで、トランジスタ２１７の第２端子から出力される出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに保持容量を接続する構成にしてもよい。

図３（Ｂ）は、図２（Ｂ）のフォトセンサ２０５、２０６を上記構成のフォトセンサとした場合の回路図である。

ｎ行目に配設されたフォトセンサ２０５は、配線ＳＥのうち、配線ＳＥ＿［ｎ］と接続されている。ｎ＋１行目に配設されたフォトセンサ２０６は、配線ＳＥ＿［ｎ＋１］と接続されている。なお、配線ＳＥは、各行に対して独立して設けられている。

ｍ列目（ｍは自然数）に配設されたフォトセンサは、配線ＰＲのうち、配線ＰＲ＿［ｍ］と接続されており、配線ＯＵＴのうち、配線ＯＵＴ＿［ｍ］と接続されており、配線ＶＲのうち、配線ＶＲ＿［ｍ］と接続されている。なお、配線ＰＲは、上述したように各列に対して独立して設けられていることが好ましい。また、配線ＶＲも各列に対して独立して設けられていてもよい。また、配線ＯＵＴは、各列に対して独立に設けられている。

ｍ列目に配設されたフォトセンサにおいて、ｎ行目に配設されたフォトセンサ２０５（ｎ行ｍ列）は、配線ＴＸのうち、配線ＴＸ＿［ｎｍ１］と接続されている。また、ｎ＋１行目に配設されたフォトセンサ２０６（ｎ＋１行ｍ列）は、配線ＴＸのうち、配線ＴＸ＿［ｎｍ２］と接続されている。なお、ここでは、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］は、独立して設けられているが、これに限らず、上述したように配線ＴＸ同士を接続されていてもよい。

また、ｍ列目に配設されたフォトセンサのうち、ｎ行目のフォトセンサ２０５が有するフォトダイオード２０７の陰極はトランジスタ２１３の第１端子と接続され、ｎ＋１行目のフォトセンサ２０６が有するフォトダイオード２０７の陰極はトランジスタ２１３の第２端子と接続される。トランジスタ２１３のゲート電極は配線ＰＡのうち、配線ＰＡ＿［ｍ］と接続される。なお、配線ＰＡは各列に対して独立に設けられていてもよいし、上述したように配線ＰＡ同士が接続されていてもよい。

上記構成より、ｍ列の配線ＯＵＴ＿［ｍ］及びｍ列の配線ＶＲ＿［ｍ］に接続されている複数のフォトセンサ２０５は、ｍ列と異なる列の配線ＯＵＴ及びｍ列と異なる列の配線ＶＲには接続されておらず、ｍ列と異なる列のフォトセンサから電気的に分離している（図３（Ｂ）参照）。

上記構成により、図２の場合と同様に、配線ＰＲや配線ＴＸや配線ＰＡの抵抗による電位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード２０７の陽極に与えられる電位、或いは、トランジスタ２１１のスイッチングを制御する信号の電位、或いは、トランジスタ２１３のスイッチングを制御する信号の電位が、画素部１０１内でばらつくことを防ぐことができる。よって、画素部１０１内のフォトセンサから出力される信号の電位がばらつくことを防ぐことができ、撮像された画像の品質を向上させることができる。

なお、図３（Ａ）及び図３（Ｂ）において、トランジスタ２１１、２１３以外の、増幅回路２０９を構成しているトランジスタ２１５、２１７は、その活性層に、酸化物半導体膜が用いられていてもよい。画素部１０１内全てのトランジスタの活性層に、酸化物半導体膜を用いることで、プロセスを簡略化することができる。また、トランジスタ２１５、２１７の活性層に、酸化物半導体以外の、非晶質、微結晶、多結晶、又は単結晶の、シリコン、又はゲルマニウムなどの半導体が用いられていてもよい。また、トランジスタ２１５、２１７の活性層に、例えば、多結晶又は単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサからの画像データの読み出しを高速で行うことができる。

次いで、画素部１０１の駆動方法について説明する。画素部１０１のｍ列目の画素を例に説明する。配線ＴＸ＿［ｎｍ１］、配線ＴＸ＿［ｎｍ２］、配線ＰＡ＿［ｍ］、配線ＰＲ＿［ｍ］、配線ＶＲ＿［ｍ］、及び配線ＯＵＴ＿［ｍ］に与えられる電位のタイミングチャートの一例を図４に示す。また、画素部１０１の各行ごとの画素について、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］に与えられる電位のタイミングチャートの一例、及びノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位についても図４に示す。

なお、本実施の形態に示すタイミングチャートでは、駆動方法を分かりやすく説明するため、上記配線には、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］には、ハイレベルの電位ＨＴＸ＿［ｎｍ１］及びＨＴＸ＿［ｎｍ２］と、ローレベルの電位ＬＴＸ＿［ｎｍ１］及びＬＴＸ＿［ｎｍ２］が与えられるものとし、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］には、ハイレベルの電位ＨＳＥ＿［１］乃至ＨＳＥ＿［ｎ＋１］と、ローレベルの電位ＬＳＥ＿［１］及びＬＳＥ＿［ｎ＋１］が与えられるものとし、配線ＰＡ＿［ｍ］には、ハイレベルの電位ＨＰＡ＿［ｍ］と、ローレベルの電位ＬＰＡ＿［ｍ］が与えられるものとし、配線ＰＲ＿［ｍ］には、ハイレベルの電位ＨＰＲ＿［ｍ］と、ローレベルの電位ＬＰＲ＿［ｍ］が与えられるものとし、配線ＯＵＴ＿［ｍ］には、ハイレベルの電位ＨＯＵＴ＿［ｍ］と、ローレベルの電位ＬＯＵＴ＿［ｍ］が与えられるものとする。なお、配線ＶＲ＿［ｍ］は、ＶＤＤが与えられているものとするため、図４には示していない。

図４は、ｎ行目のフォトセンサ２０５のフォトダイオード２０７と、ｎ＋１行目のフォトセンサ２０６のフォトダイオード２０７とが導通していない、つまり、トランジスタ２１３がオフ状態である場合の駆動方法についてのタイミングチャートである。この駆動方法において、配線ＰＡ＿［ｍ］は常に電位ＬＰＡ＿［ｍ］である。

まず、時刻Ｔ１において、配線ＰＲ＿［ｍ］の電位を、電位ＬＰＲ＿［ｍ］から電位ＨＰＲ＿［ｍ］に変化させる。また、時刻Ｔ１において、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］の電位を、電位ＬＴＸ＿［ｎｍ１］から電位ＨＴＸ＿［ｎｍ１］及び電位ＬＴＸ＿［ｎｍ２］から電位ＨＴＸ＿［ｎｍ２］に変化させる。配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］の電位が電位ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］になると、トランジスタ２１１はオン状態になる。また、時刻Ｔ１において、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］には電位ＬＳＥ＿［１］乃至電位ＬＳＥ＿［ｎ＋１］が与えられている。

次いで、時刻Ｔ２において、配線ＰＲ＿［ｍ］の電位を、電位ＨＰＲ＿［ｍ］から電位ＬＰＲ＿［ｍ］に変化させる。また、時刻Ｔ２において、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］の電位は、電位ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］のままであり、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］の電位も電位ＬＳＥ＿［１］乃至電位ＬＳＥ＿［ｎ＋１］のままである。よって、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］には、電位ＨＰＲ＿［ｍ］が与えられるため、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］に保持されている電荷の量はリセットされる。そこで、時刻Ｔ１から時刻Ｔ２までの期間をリセット期間３００と呼ぶことにし、リセット期間３００での動作をリセット動作と呼ぶことにする。

なお、ここでは明瞭化のために時刻Ｔ１において、配線ＰＲ＿［ｍ］の電位、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］の電位を変化させたが、配線ＰＲ＿［ｍ］の電位を変化させる前に、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］の電位を変化させてもよい。配線ＰＲ＿［ｍ］の電位を変化させる前に、トランジスタ２１１をオン状態にしておくことで、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］を十分にリセットさせることができる。

なお、図４には図示していないが、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］に限らず、ｍ列目の画素すべてのフォトセンサのノードＦＤ（例えばノードＦＤ＿［１］、ノードＦＤ＿［２］など）に保持されている電荷の量はリセットされる。

次いで、時刻Ｔ２において、配線ＰＲ＿［ｍ］の電位が電位ＬＰＲ＿［ｍ］になると、フォトダイオード２０７に逆方向バイアスの電圧が印加されることになる。そして、フォトダイオード２０７に逆方向バイアスの電圧が印加された状態で、フォトダイオード２０７に光が入射すると、フォトダイオード２０７の陰極から陽極に向かって電流が流れる。電流値は光の強度に従って変化する。すなわち、フォトダイオード２０７に入射する光の強度が高いほど上記電流値は高くなり、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］からの電荷の流出も大きくなる。逆に、フォトダイオード２０７に入射する光の強度が低いほど上記電流値は低くなり、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］からの電荷の流出も小さくなる。よって、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。

次いで、時刻Ｔ３において、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］の電位を、電位ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］から電位ＬＴＸ＿［ｎｍ１］及び電位ＬＴＸ＿［ｎｍ２］に変化させると、トランジスタ２１１はオフ状態になる。よって、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］からフォトダイオード２０７への電荷の移動が止まるため、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位が定まる。そこで、時刻Ｔ２から時刻Ｔ３までの期間を露光期間３０１と呼ぶことにし、露光期間３０１での動作を蓄積動作と呼ぶことにする。

次いで、時刻Ｔ４において、１行目の画素のフォトセンサ２０５に接続されている配線ＳＥ＿［１］の電位を、電位ＬＳＥ＿［１］から電位ＨＳＥ＿［１］に変化させると、１行目の画素のフォトセンサ２０５が有するトランジスタ２１７がオン状態になる。すると、１行目のフォトセンサ２０５のノードＦＤ＿［１］（図示せず）の電位に応じて配線ＶＲ＿［ｍ］から配線ＯＵＴ＿［ｍ］へと電荷が移動する。

次いで、時刻Ｔ５において、配線ＳＥ＿［１］の電位を、電位ＨＳＥ＿［１］から電位ＬＳＥ＿［１］に変化させると、配線ＶＲ＿［ｍ］から１行目の画素の配線ＯＵＴ＿［ｍ］への電荷の移動が停止し、１行目の画素の配線ＯＵＴ＿［ｍ］の電位が決定する。この１行目の画素の配線ＯＵＴ＿［ｍ］の電位が、１行ｍ列の画素が有するフォトセンサ２０５の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の１行ｍ列の画素に対応する画像データが含まれている。そこで、時刻Ｔ４から時刻Ｔ５までの期間を読み出し期間３０２と呼ぶことし、読み出し期間３０２での動作を読み出し動作と呼ぶことにする。また、配線ＳＥ＿［１］の読み出し動作を行うタイミングは適宜決めることができる。

時刻Ｔ５以降、配線ＳＥ＿［２］乃至配線ＳＥ＿［ｎ＋１］についても順次読み出し動作を行うことで、図４に示したように順次配線ＯＵＴ＿［ｍ］の電位が決定する。この順次決定した配線ＯＵＴ＿［ｍ］の電位が、ｍ列目の画素が有するフォトセンサ２０５の出力信号の電位に相当する。そして、当該出力信号の電位には、撮像された被写体のｍ列目の画素に対応する画像データが含まれている。

上記一連の動作は、リセット動作、蓄積動作、読み出し動作を有する。すなわち、全ての列の画素についても、リセット動作、蓄積動作、読み出し動作を行うことで、撮像された被写体の画像データを取得することができる。

また、グローバルシャッタ方式では、リセット動作及び蓄積動作を全画素で一斉に行うため、全ての列の画素の配線ＴＸにおいて、一斉に配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］と同様の電位変化を行う。

蓄積動作が終了してから読み出し動作が開始されるまでの期間は、各行の画素のノードＦＤに電荷が保持されるため、当該期間を電荷保持期間と呼ぶことにする。グローバルシャッタ方式では、リセット動作と蓄積動作を全画素で一斉に行うため、露光期間が終了するタイミングは全画素で同じとなるが、各行の画素について順次読み出し動作を行うため、電荷保持期間が各行の画素によって異なる。例えば、１行目の画素の電荷保持期間は、時刻Ｔ３からＴ４までであり、２行目の画素の電荷保持期間は、時刻Ｔ３から時刻Ｔ５までの期間である。読み出し動作は各行毎に行うため、読み出し期間が開始されるタイミングは各行毎に異なる。よって、最終行の画素のフォトセンサにおける電荷保持期間は最長となる。

階調数が画一的な画像を撮像すると、理想的には全ての画素のフォトセンサにおいて同じ高さの電位を有する出力信号が得られる。しかし、電荷保持期間の長さが画素の行毎に異なる場合、各行の画素のノードＦＤに蓄積されている電荷が時間の経過と共にリークしてしまうと、フォトセンサの出力信号の電位が行毎に異なってしまい、行毎にその階調数が変化した画像データが得られてしまう。

しかし、本発明の一態様では、オフ電流密度が著しく低いトランジスタ２１１を、フォトセンサ２０５において蓄積された電荷、具体的にはノードＦＤに蓄積された電荷を保持するためのスイッチング素子として用いることができる。この場合、グローバルシャッタ方式を用いて撮像を行っても、電荷保持期間が異なることに起因する画像データの階調の変化を小さく抑え、撮像された画像の品質を向上させることができる。

なお、図４に示したタイミングチャートに沿った駆動方法は、汎用されるグローバルシャッタ方式であることから当該駆動方法を通常ＧＳ駆動方法と呼ぶことにする。

さらに、図２及び図３に示した回路構成を用いて、通常ＧＳ駆動方法を行う場合、ｎ行目の画像データと、ｎ＋１行目の画像データが混合する可能性があるが、トランジスタ２１３はオフ電流密度が著しく低いため、当該画像データが混合することを抑制できる。

また、通常ＧＳ駆動方法で撮像する際、外光の照度が低く各画素のフォトダイオードに入射する光の強度が低い場合、蓄積動作でのノードＦＤからの電荷の流出が小さく、ノードＦＤの電位の変化が小さいものとなる。露光期間を長くすることで当該変化を大きくできるが、露光期間を長くすることは、その分、歪んだ被写体の画像データを取得するなど、撮像した画像の品質を劣化させる可能性がある。

図２及び図３に示した画素構成を用いることで、上記可能性を抑える駆動方法を実施することができる。そこで、本発明の一態様に係り、通常ＧＳ駆動方法とは異なる駆動方法について説明する。

具体的には、図２及び図３に示したトランジスタ２１５をオン状態にし、ｎ行目の画素が有するフォトセンサとｎ＋１行目の画素が有するフォトセンサを導通させることで、フォトダイオードにおいて入射する光の領域を拡大し、露光期間を長くすることなく、ノードＦＤ（詳細にはノードＦＤ＿［ｎ］）の電位の変化を大きくする駆動方法である。

ｎ行目の画素が有するフォトセンサとｎ＋１行目の画素が有するフォトセンサを導通させるため、取得される被写体の画像データの解像度は、導通させてない場合に比べて低くなる。しかし、外光の照度が低い環境下では、露光期間を長くして撮像するよりも、解像度を低くしても露光期間を長くせずに撮像する方が、撮像した画像は高品質なものであるため、以下説明する駆動方法は好ましい。なお、以下説明する駆動方法を、通常ＧＳ駆動方法と区別するため、入射領域拡大ＧＳ駆動方法と呼ぶことにする。

本発明の一態様に係る入射領域拡大ＧＳ駆動方法は、通常ＧＳ駆動方法と同様に、画素部１０１のｍ列の画素群を例にして説明する。入射領域拡大ＧＳ駆動方法について、配線ＴＸ＿［ｎｍ１］、配線ＴＸ＿［ｎｍ２］、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］、配線ＰＡ＿［ｍ］、配線ＰＲ＿［ｍ］、配線ＶＲ＿［ｍ］、及び配線ＯＵＴ＿［ｍ］に与えられる電位のタイミングチャートの一例を図５に示す。また、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位についても図５に示す。

入射領域拡大ＧＳ駆動方法は、配線ＴＸ＿［ｎｍ２］及び配線ＰＡ＿［ｍ］に与えられる電位、並びにノードＦＤ＿［ｎ］及び配線ＯＵＴ＿［ｍ］の電位が、図４に示したタイミングチャートに沿った駆動方法と異なる。そこで、通常ＧＳ駆動方法の説明を参照して入射領域拡大ＧＳ駆動方法を説明する。

入射領域拡大ＧＳ駆動方法において、ｎ行目の画素が有するフォトセンサとｎ＋１行目の画素が有するフォトセンサを導通するため、配線ＴＸ＿［ｎｍ２］に与えられる電位は、常に電位ＬＴＸ＿［ｎｍ２］とする。従って、ノードＦＤ＿［ｎ＋１］は常にローレベルの電位となる。

まず、リセット期間３００について説明する。時刻Ｔ１において、配線ＰＲ＿［ｍ］の電位を、電位ＬＰＲ＿［ｍ］から電位ＨＰＲ＿［ｍ］に変化させる。また、ｎ行目の画素が有するフォトセンサにおける配線ＴＸ＿［ｎｍ１］のみ、電位ＬＴＸ＿［ｎｍ１］から電位ＨＴＸ＿［ｎｍ１］に変化させる。従って、ｎ行目の画素が有するフォトセンサにおけるトランジスタ２１１のみオン状態になる。また、時刻Ｔ１において、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］には電位ＬＳＥ＿［１］乃至電位ＬＳＥ＿［ｎ＋１］が与えられている。

次いで、時刻Ｔ２において、配線ＰＲ＿［ｍ］の電位を、電位ＨＰＲ＿［ｍ］から電位ＬＰＲ＿［ｍ］に変化させる。また、時刻Ｔ２において、配線ＴＸ＿［ｎｍ１］電位は、電位ＨＴＸ＿［ｎｍ１］のままであり、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］の電位も電位ＬＳＥ＿［１］乃至電位ＬＳＥ＿［ｎ＋１］のままである。よって、ノードＦＤ＿［ｎ］には、電位ＨＰＲ＿［ｍ］が与えられるため、ノードＦＤ＿［ｎ］に保持されている電荷の量はリセットされる。

なお、ここでは明瞭化のために時刻Ｔ１において、配線ＰＲ＿［ｍ］の電位、配線ＴＸ＿［ｎｍ１］の電位を変化させたが、配線ＰＲ＿［ｍ］の電位を変化させる前に、配線ＴＸ＿［ｎｍ１］の電位を変化させてもよい。配線ＰＲ＿［ｍ］の電位を変化させる前に、トランジスタ２１１をオン状態にしておくことで、ノードＦＤ＿［ｎ］を十分にリセットすることができる。

なお、図５には図示していないが、ノードＦＤ＿［ｎ］に限らず、ｍ列目の奇数行の画素におけるフォトセンサのノードＦＤ（例えばノードＦＤ＿［１］、ノードＦＤ＿［３］など）に保持されている電荷の量はリセットされる。

次いで、露光期間３０１について説明する。時刻Ｔ２において、配線ＰＲ＿［ｍ］の電位を電位ＬＰＲ＿［ｍ］に変化させる。また、時刻Ｔ２において、配線ＰＲ＿［ｍ］の電位を変化させた後、配線ＰＡ＿［ｍ］の電位を電位ＬＰＡ＿［ｍ］から電位ＨＰＡ＿［ｍ］に変化させる。これにより、トランジスタ２１３はオン状態になり、ｎ行目の画素が有するフォトセンサとｎ＋１行目の画素が有するフォトセンサが導通する。従って、ｎ行目の画素が有するフォトダイオード２０７とｎ＋１行目の画素が有するフォトダイオード２０７は並列に接続される。並列に接続されることでフォトダイオードの光が入射する領域を拡大することと同じ効果が得られることになり、リセットされたノードＦＤ＿［ｎ］から一定期間内に流出する電荷の量は増大する。

時刻Ｔ３において、配線ＴＸ＿［ｎｍ１］の電位を、電位ＨＴＸ＿［ｎｍ１］から電位ＬＴＸ＿［ｎｍ１］に変化させると、トランジスタ２１１はオフ状態になる。よって、ノードＦＤ＿［ｎ］からフォトダイオード２０７への電荷の移動が止まるため、ノードＦＤ＿［ｎ］の電位が定まる。これにより、並列接続されることでフォトダイオードの光が入射する領域を拡大することと同じ効果が得られることになり、リセットされたノードＦＤ＿［ｎ］から一定期間内に流出する電荷の量は増大する。よって、入射領域拡大ＧＳ駆動方法は、露光期間３０１を長くすることなく、リセットされたノードＦＤ＿［ｎ］から電荷が流出する量が増大させることができ、ノードＦＤ＿［ｎ］の電位の変化量を大きくすることができる。

次いで、読み出し期間３０２について説明する。時刻Ｔ４以降は、図４に示したタイミングチャートと同様に図５に示したタイミングチャートに従って行えばよい。配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］について順次読み出し期間３０２に相当する動作を行うことで、図５に示したように順次、配線ＯＵＴ＿［ｍ］の電位が決定する。この順次決定した配線ＯＵＴ＿［ｍ］の電位が、ｍ列目の画素が有するフォトセンサ２０５の出力信号の電位に相当する。そして、当該出力信号の電位には、撮像された被写体のｍ列目の画素に対応する画像データが含まれている。

なお、ｎ行目の画素においては、通常ＧＳ駆動方法と同様にｎ行目の画素の配線ＯＵＴ＿［ｍ］の電位が決定され、当該電位にはｎ行ｍ列の画素に対応する画像データが含まれている。また、ｎ＋１行目の画素において、配線ＴＸ＿［ｎｍ２］は常に電位ＬＴＸ＿［ｎｍ２］であることから、配線ＳＥ＿［ｎ＋１］が電位ＨＳＥ＿［ｎ＋１］に変化しても、ｎ＋１行目の画素の配線ＯＵＴ＿［ｍ］の電位は変化しない。つまり、出力信号の電位が出力されない。

しかし、図５に示すタイミングチャートによると、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］は、順次読み出し期間３０２に相当する動作を行うため、ｎ＋１行目の画素の配線ＯＵＴ＿［ｍ］の電位が微小に変化する可能性がある。つまり、ｎ行目の出力信号の電位に対して低い出力信号の電位がｎ＋１行目から出力される可能性があるが、その場合はｎ行目の画素においての出力信号の電位に相当する画像データは除けばよい。例えば、固体撮像装置１００のデータ処理回路１０７（図１（Ａ）参照）に当該画像データを除くための回路を設ければよい。また、配線ＳＥ＿［１］の読み出し動作を行うタイミングは適宜決めることができる。

また、全ての列の画素についても、リセット動作、蓄積動作、読み出し動作を行うことで、撮像された被写体の画像データを取得することができる。

また、入射領域拡大ＧＳ駆動方法は、通常ＧＳ駆動方法と同様にグローバルシャッタ方式を用いていることから、電荷保持期間は各行毎に異なり、最終行の画素のフォトセンサにおける電荷保持期間は最長となる。また、階調数が画一的な画像を撮像すると、理想的には全ての画素のフォトセンサにおいて同じ高さの電位を有する出力信号が得られるが、入射領域拡大ＧＳ駆動方法においても、ノードＦＤに蓄積されている電荷が時間の経過と共にリークしてしまうと、フォトセンサの出力信号の電位が行毎に異なってしまい、行毎にその階調数が変化した画像データが得られてしまう。

そこで、オフ電流密度が著しく低いトランジスタ２１１を、フォトセンサ２０５において蓄積された電荷、具体的にはノードＦＤに蓄積された電荷を保持するためのスイッチング素子として用いることで、電荷保持期間が異なることに起因する画像データの階調の変化を小さく抑え、撮像された画像の品質を向上させることができる。

上記より、本発明の一態様に係る固体撮像装置１００は、通常ＧＳ駆動方法及び入射領域拡大ＧＳ駆動方法を併用することができるものである。例えば、外光の照度が高い時は、通常ＧＳ駆動方法を用いて、撮像後、取得した画像データを一旦、データ処理回路１０７で当該画像データに黒のデータが多い状態（撮像した環境が暗い状態）か否か判定し、当該画像データに黒のデータが多い状態（撮像した環境が暗い状態）であれば、入射領域拡大ＧＳ駆動方法に切り替えることできる。なお、当該切り替えは、データ処理回路１０７により自動に行われる構成としてもよく、使用者が行う構成としてもよい。

本発明の一態様に係る固体撮像装置１００は、図２及び図３に示す回路構成を有し、露光期間を調整することや、通常ＧＳ駆動方法及び入射領域拡大ＧＳ駆動方法を併用することができ、ダイナミックレンジが向上した固体撮像装置である。

また、図２及び図３では、同列の画素群において、一の行の画素が有するフォトダイオードと次の行の画素が有するフォトダイオードがトランジスタ（スイッチング素子）で接続されている形態であるが、本発明の一態様に係る固体撮像装置１００は、接続するフォトダイオードの数を適宜決めることができる。例えば、同列の画素群において、３行分のフォトダイオードを接続する形態でもよく、４行分のフォトダイオードを接続する形態でもよい。

そして、本発明の一態様に係る固体撮像装置１００は、通常ＧＳ駆動方法及び入射領域拡大ＧＳ駆動方法を併用することができるため、画素部１０１の一部領域のみ入射領域拡大ＧＳ駆動方法で動作させ、他の領域は通常ＧＳ駆動方法で動作させてもよい。

また、本発明の一態様に係る固体撮像装置１００は、画素部１０１にマトリクス状に設けられた複数の画素において、カラーフィルタが設けられているものとしているが、当該カラーフィルタの配置及び形状は、特に限定されない。例えば、図６（Ａ）のように長方形であってもよく、図６（Ｂ）のように菱形であってもよい。なお、当該複数の画素を構成する配線及び各画素内のフォトセンサを構成する配線の配置及び形状は、カラーフィルタの配置及び形状に合わせて適宜変形すればよい。

本発明の一態様に係る固体撮像装置１００は、外光を利用して撮像を行うこともできるが、外光ではなく、少なくとも赤、青及び緑の単色光を順次点灯させることでカラーの画像データを取得するようにしてもよい。単色光を順次点灯させることで、複数の色にそれぞれ対応する画像データを取得し、それら複数の画像データを用いた加法混色により、カラーの画像データを取得することができる。

また、上記単色光を順次点灯させることで、各画素にカラーフィルタを設ける必要がなくなり、単色光の利用効率を高めることで固体撮像装置の消費電力を低減することができる。また、１つの画素で複数の色に対応する画像データの取得、或いは階調の表示を行うことができるため、高精細な画像データの取得することができる。

なお、本発明の一態様に係る固体撮像装置１００は、フォトセンサが有するフォトダイオードに光が入射されることで、当該光に対応した出力信号を出力することであるから、可視光に限らず、様々な波長の光（赤外線、紫外線、及びＸ線など）を利用して固体撮像装置１００を動作させることができる。例えば、蛍光体などＸ線を可視光に変換できる層を設けることで、Ｘ線を利用した固体撮像装置を実施することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、固体撮像装置１００について、ローリングシャッタ方式を用いる場合について説明する。

ローリングシャッタ方式は、実施の形態１で説明したグローバルシャッタ方式と異なり、配線ＰＲに与える電位を各行毎に順次変化させるため、配線ＰＲは各行毎に独立して設けられる。図７に画素部１０１における回路図の一例を示す。図７は、ｎ行目及びｎ＋１行目の画素について図示している。

また、ローリングシャッタ方式を用いる場合は、配線ＰＲに与える電位を各行毎に順次変化させるため、図１（Ａ）に示した固体撮像装置１００の構成例に加えて水平方向リセット回路を設ける。当該水平方向リセット回路は、各行の配線ＰＲと接続されており、水平方向選択回路１０３、データ出力回路１０５及びデータ処理回路１０７と同様に少なくとも論理回路部と、スイッチ部又はバッファ部と、を有する。また、当該水平方向リセット回路は、画素部１０１を形成する基板に形成してもよいし、当該水平方向リセット回路の一部又は全部をＩＣ等の半導体装置で実装してもよい。

なお、ローリングシャッタ方式を用いる場合、実施の形態１で記載した電荷保持期間はないため、図７示した回路図において、増幅回路２０９の構成は、フォトダイオード２０７において生じる電流を増幅できるのであればよいため、トランジスタ２１１を設けない構成であってもよい。トランジスタ２１１を設けない構成とすることで、フォトセンサ及び画素を微細化することができ、固体撮像装置の微細化及び作製コストを低減することができる。

図８は、図７のフォトセンサ２０５、２０６を図３（Ａ）に示したフォトセンサ２０５とした場合の回路図である。なお、図８は、ｍ列目の画素におけるｎ行及びｎ＋１行を図示している。

上述したように、配線ＰＲは、各行に対して独立に設けられるため、ｎ行目に配設されたフォトセンサ２０５のフォトダイオード２０７の陽極は、配線ＰＲのうち、配線ＰＲ＿［ｎ］と接続されている。ｎ＋１行目に配設されたフォトセンサ２０６のフォトダイオード２０７の陽極は、配線ＰＲのうち、配線ＰＲ＿［ｎ＋１］と接続されている。このようにローリングシャッタ方式を用いる場合は、図３（Ｂ）における配線ＰＲ＿［ｍ］が配線ＰＲ＿［ｎ］及び配線ＰＲ＿［ｎ＋１］に置き換わる。

次いで、ローリングシャッタ方式を用いる場合の画素部１０１の駆動方法について説明する。画素部１０１のｍ列目の画素について、配線ＴＸ＿［ｎｍ１］、配線ＴＸ＿［ｎｍ２］、配線ＰＡ＿［ｍ］、配線ＶＲ＿［ｍ］、及び配線ＯＵＴ＿［ｍ］に与えられる電位のタイミングチャートの一例を図９に示す。また、画素部１０１の各行ごとの画素について、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］及び配線ＰＲ＿［１］乃至配線ＰＲ＿［ｎ＋１］に与えられる電位のタイミングチャートの一例も図９に示す。さらに、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位についても図９に示す。

なお、本実施の形態に示すタイミングチャートでは、実施の形態１と同様に上記配線には、ハイレベルかローレベルの電位が与えられるものと仮定する。本実施の形態では、実施の形態１に比べて、配線ＰＲ＿［１］乃至配線ＰＲ＿［ｎ＋１］には、ハイレベルの電位ＨＰＲ＿［１］乃至電位ＨＰＲ＿［ｎ＋１］と、ローレベルの電位ＬＰＲ＿［１］乃至電位ＬＰＲ＿［ｎ＋１］が与えられるものとする。他の配線に与えられる電位については、実施の形態１と同様とする。また、ＶＲ＿［ｍ］は、ＶＤＤが与えられているものとするため、図９には示していない。

図９は、ｎ行目のフォトセンサ２０５のフォトダイオード２０７と、ｎ＋１行目のフォトセンサ２０６のフォトダイオード２０７とが導通していない、つまり、トランジスタ２１３がオフ状態である場合の駆動方法についてのタイミングチャートである。この駆動方法において、配線ＰＡ＿［ｍ］は常に電位ＬＰＡ＿［ｍ］である。また、ローリングシャッタ方式であることから、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］は、常に電位ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］である。従って、ｎ行目の画素が有するフォトセンサ２０５のトランジスタ２１１と、ｎ＋１行目の画素が有するフォトセンサ２０６のトランジスタ２１１は常にオン状態である。

まず、時刻Ｔ１において、配線ＰＲ＿［１］の電位を、電位ＬＰＲ＿［１］から電位ＨＰＲ＿［１］に変化させる。また、時刻Ｔ１において、他の配線には全てローレベルの電位が与えられている。

次いで、時刻Ｔ２において、配線ＰＲ＿［１］の電位を、電位ＨＰＲ＿［１］に変化させる。この時刻Ｔ１から時刻Ｔ２の期間は、実施の形態１で説明したリセット期間３００に相当する。ただし、ローリングシャッタ方式を用いるため、実施の形態１に示したグローバルシャッタ方式とは異なり、リセット期間３００で行われるリセット動作を各行毎順次行う。従って、時刻Ｔ２では、配線ＰＲ＿［２］の電位を、電位ＬＰＲ＿［２］から電位ＨＰＲ＿［２］に変化させ、時刻Ｔ３で、配線ＰＲ＿［２］の電位を、電位ＨＰＲ＿［２］から電位ＬＰＲ＿［２］に変化させ、２行目のフォトセンサについてリセット動作を行う。なお、時刻Ｔ２及び時刻Ｔ３において、他の配線には全てローレベルの電位が与えられている。

順次リセット動作を行うと、ｎ行目のフォトセンサ２０５及びｎ＋１行のフォトセンサ２０６のリセット動作のタイミングは図９のようになる。

ここで、時刻Ｔ２において、配線ＰＲ＿［１］の電位が電位ＬＰＲ＿［１］になると、１行目のフォトダイオード２０７に逆方向バイアスの電圧が印加されることになる。実施の形態１で説明したようにフォトダイオード２０７に光が入射すると、フォトダイオード２０７の陰極から陽極に向かって電流が流れる。当該電流によって、１行目のフォトセンサ２０５のノードＦＤ＿［１］（図示せず）の電位が決定する。なお、実施の形態１に記載したように、ノードＦＤ＿［１］の電位は照射される光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。

次いで、時刻Ｔ４において、１行目の画素のフォトセンサ２０５に接続されている配線ＳＥ＿［１］の電位を、電位ＬＳＥ＿［１］から電位ＨＳＥ＿［１］に変化させると、１行目の画素のフォトセンサ２０５が有するトランジスタ２１７がオン状態になる。すると、ノードＦＤ＿［１］の電位に応じて配線ＶＲ＿［ｍ］から配線ＯＵＴ＿［ｍ］へと電荷が移動する。

配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］が、常に電位ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］であることから、配線ＳＥ＿［１］の電位を、電位ＬＳＥ＿［１］から電位ＨＳＥ＿［１］に変化させることで、ノードＦＤ＿［１］の電位は定まる。よって、１行目のフォトセンサ２０５の露光期間３０１は時刻Ｔ２から時刻Ｔ４までの期間となり、露光期間３０１での動作を蓄積動作とする。

次いで、時刻Ｔ５において、配線ＳＥ＿［１］の電位を、電位ＨＳＥ＿［１］から電位ＬＳＥ＿［１］に変化させると、配線ＶＲ＿［ｍ］から１行目の画素の配線ＯＵＴ＿［ｍ］への電荷の移動が停止し、１行目の画素の配線ＯＵＴ＿［ｍ］の電位が決定する。この１行目の画素の配線ＯＵＴ＿［ｍ］の電位が、１行ｍ列の画素が有するフォトセンサ２０５の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の１行ｍ列の画素に対応する画像データが含まれている。そこで、１行目のフォトセンサ２０５の読み出し期間３０２は時刻Ｔ４から時刻Ｔ５までの期間となり、読み出し期間３０２での動作を読み出し動作とする。また、配線ＳＥ＿［１］の読み出し動作を行うタイミングは適宜決めることができる。

時刻Ｔ５以降、配線ＳＥ＿［２］乃至配線ＳＥ＿［ｎ＋１］についても順次、読み出し動作を行うことで、図９に示したように順次、配線ＯＵＴ＿［ｍ］の電位が決定する。この順次決定した配線ＯＵＴ＿［ｍ］の電位が、ｍ列目の画素が有するフォトセンサ２０５の出力信号の電位に相当する。そして、当該出力信号の電位には、撮像された被写体のｍ列目の画素に対応する画像データが含まれている。

時刻Ｔ１以降、配線ＰＲ＿［２］乃至配線ＰＲ＿［ｎ＋１］について順次リセット動作を行い、時刻Ｔ５以降、配線ＳＥ＿［２］乃至配線ＳＥ＿［ｎ＋１］についても順次読み出し動作を行うことから、通常ＲＳ駆動方法において、ｎ＋１行目のフォトセンサ２０６の露光期間３０１は、ＰＲ＿［ｎ＋１］の電位が電位ＨＰＲ＿［ｎ＋１］から電位ＬＰＲ＿［ｎ＋１］に変化した時刻から配線ＳＥ＿［ｎ＋１］の電位が電位ＬＳＥ＿［ｎ＋１］から電位ＨＳＥ＿［ｎ＋１］に変化した時刻までの期間となる。

また、配線ＴＸ＿［ｎｍ１］及び配線ＴＸ＿［ｎｍ２］が、常に電位ＨＴＸ＿［ｎｍ１］及び電位ＨＴＸ＿［ｎｍ２］であることから、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位は、ｎ行目のフォトセンサ２０５及びｎ＋１行目のフォトセンサ２０６のリセット動作が再度行われるまで減少することになる。

全ての列の画素についても、リセット動作、蓄積動作、読み出し動作を行うことで、撮像された被写体の画像データを取得することができる。

なお、図９に示したタイミングチャートに沿った駆動方法は、汎用されるローリングシャッタ方式であることから、当該駆動方法を通常ＲＳ駆動方法と呼ぶことにする。

図７及び図８に示した回路構成を用いて、通常ＲＳ駆動方法を行う場合、ｎ行目の画像データと、ｎ＋１行目の画像データが混合する可能性があるが、トランジスタ２１３はオフ電流密度が著しく低いため、当該画像データが混合することを抑制できる。

また、通常ＲＳ駆動方法を用いる場合においても、外光の照度が低く各画素のフォトダイオードに入射する光の強度が低い場合、蓄積動作でのノードＦＤからの電荷の流出が小さく、ノードＦＤの電位の変化が小さいものとなる。露光期間を長くすることで当該変化を大きくできるが、露光期間を長くすることは、その分、歪んだ被写体の画像データを取得するなど撮像した画像の品質を劣化させる可能性がある。

そこで、実施の形態１と同様に、図７及び図８に示した画素構成を用いることで、上記可能性を抑える駆動方法を実施することができる。そこで、本発明の一態様に係り、通常ＲＳ駆動方法とは異なる駆動方法について説明する。

具体的には、図７及び図８に示したトランジスタ２１５をオン状態にし、ｎ行目の画素が有するフォトセンサ２０５とｎ＋１行目の画素が有するフォトセンサ２０６を導通させることで、フォトダイオードにおいて入射する光の領域を拡大し、露光期間を長くすることなく、ノードＦＤ（詳細にはノードＦＤ＿［ｎ］）の電位の変化を大きくする駆動方法である。

ｎ行目の画素が有するフォトセンサ２０５とｎ＋１行目の画素が有するフォトセンサ２０６を導通させるため、取得される被写体の画像データの解像度は、導通させてない場合に比べて低くなる。しかし、外光の照度が低い環境下では、露光期間を長くして撮像するよりも、解像度を低くしても露光期間を長くせずに撮像する方が、撮像した画像は高品質なものであるため、以下説明する駆動方法は好ましい。なお、以下説明する駆動方法を、通常ＲＳ駆動方法と区別するため、入射領域拡大ＲＳ駆動方法と呼ぶことにする。

本発明の一態様に係る入射領域拡大ＲＳ駆動方法は、通常ＲＳ駆動方法と同様に、画素部１０１のｍ列の画素群を例にして説明する。入射領域拡大ＲＳ駆動方法について、配線ＴＸ＿［ｎｍ１］、配線ＴＸ＿［ｎｍ２］、配線ＰＡ＿［ｍ］、配線ＶＲ＿［ｍ］、及び配線ＯＵＴ＿［ｍ］に与えられる電位のタイミングチャートの一例を図１０に示す。また、画素部１０１の各行ごとの画素について、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］及び配線ＰＲ＿［１］乃至配線ＰＲ＿［ｎ＋１］に与えられる電位のタイミングチャートの一例も図１０に示す。さらに、ノードＦＤ＿［ｎ］及びノードＦＤ＿［ｎ＋１］の電位についても図１０に示す。

入射領域拡大ＲＳ駆動方法は、配線ＴＸ＿［ｎｍ２］及び配線ＰＡ＿［ｍ］に与えられる電位、並びにノードＦＤ＿［ｎ］及び配線ＯＵＴ＿［ｍ］の電位が、図９に示したタイミングチャートに沿った駆動方法と異なる。そこで、入射領域拡大ＲＳ駆動方法は、通常ＲＳ駆動方法の説明を参照して説明する。

入射領域拡大ＲＳ駆動方法において、ｎ行目の画素が有するフォトセンサ２０５とｎ＋１行目の画素が有するフォトセンサ２０６を導通させるため、配線ＴＸ＿［ｎｍ２］に与えられる電位は、常に電位ＬＴＸ＿［ｎｍ２］とする。従って、ノードＦＤ＿［ｎ＋１］は常にローレベルの電位となる。ｎ＋１行目の画素が有するフォトセンサ２０６のトランジスタ２１１は常にオフ状態である。

配線ＴＸ＿［ｎｍ１］は、常に電位ＨＴＸ＿［ｎｍ１］である。従って、ｎ行目の画素が有するフォトセンサ２０５のトランジスタ２１１は常にオン状態である。つまり、ｎ行目の画素が有するフォトダイオード２０７とｎ＋１行目の画素が有するフォトダイオード２０７は並列接続される。並列接続されることでフォトダイオードの光が入射する領域を拡大することと同じことになり、リセットされたノードＦＤ＿［ｎ］から一定期間内に流出する電荷の量は増大する。

リセット期間３００について説明する。時刻Ｔ１において、配線ＰＲ＿［１］の電位を、電位ＬＰＲ＿［１］から電位ＨＰＲ＿［１］に変化させる。また、時刻Ｔ１において、他の配線には全てローレベルの電位が与えられている。

次いで、時刻Ｔ２において、配線ＰＲ＿［１］の電位を、電位ＨＰＲ＿［１］から電位ＬＰＲ＿［１］に変化させる。この時刻Ｔ１から時刻Ｔ２の期間は、通常ＲＳ駆動方法と同様にリセット期間３００に相当する。

また、入射領域拡大ＲＳ駆動方法においては、１行おきに順次リセット動作を行うことが好ましい。入射領域拡大ＲＳ駆動方法において、通常ＲＳ駆動方法と同様にリセット動作を各行毎順次行うと、ｎ行目のフォトセンサ２０５の露光期間３０１が、配線ＰＲ＿［ｎ＋１］の電位を電位ＨＰＲ＿［ｎ＋１］から電位ＬＰＲ＿［ｎ＋１］に変化させた時刻から配線ＳＥ＿［ｎ］の電位を電位ＬＳＥ＿［ｎ］から電位ＨＳＥ＿［ｎ］に変化させた時刻までとなる。これは、ｎ行目のフォトセンサ２０５のフォトダイオード２０７とｎ＋１行目のフォトセンサ２０６のフォトダイオード２０７が導通（並列接続）されているため、ｎ行目のフォトセンサ２０５の露光期間３０１が始まるときにｎ＋１行目のフォトセンサ２０６のリセット期間３００も始まることになり、ｎ行目のフォトセンサ２０５も再度リセット動作されることになるからである。つまり、入射領域拡大ＲＳ駆動方法において、リセット動作を各行毎順次行うと通常ＲＳ駆動方法より露光期間３０１が短くなる。

なお、入射領域拡大ＲＳ駆動方法において、通常ＲＳ駆動方法と同様にリセット動作を各行毎順次行う場合は、配線ＳＥ＿［ｎ＋１］の電位をＬＳＥ＿［ｎ＋１］から電位ＨＳＥ＿［ｎ＋１］に変化させるタイミングを、配線ＰＲ＿［ｎ＋１］に入力されるパルス幅分遅らせることで、ｎ行目のフォトセンサ２０５の露光期間３０１を通常ＲＳ駆動方法と同じにすることができる。

以下の説明は、ｎ行目のフォトセンサ２０５のみ順次リセット動作を行うものとする。リセット動作を行った後は、ｎ行目のフォトセンサ２０５におけるフォトダイオード２０７は、通常ＲＳ駆動方法と同様に、光が入射すると、フォトダイオード２０７の陰極から陽極に向かって電流が流れる。当該電流によって、ｎ行目のフォトセンサ２０５のノードＦＤ＿［ｎ］の電位が決定する。なお、ノードＦＤ＿［ｎ］は照射される光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。

時刻Ｔ４以降は、通常ＲＳ駆動方法と同様のタイミングにて、配線ＳＥ＿［１］乃至配線ＳＥ＿［ｎ＋１］について順次読み出し動作を行うことで、図１０に示したように順次配線ＯＵＴ＿［ｍ］の電位が決定する。ｎ＋１行目のフォトセンサ２０６において、配線ＯＵＴ＿［ｍ］の電位は、電位ＬＯＵＴ＿［ｍ］である。また、順次決定した配線ＯＵＴ＿［ｍ］の電位は、ｍ列目の画素が有するフォトセンサ２０５の出力信号の電位に相当する。そして、当該出力信号の電位には、撮像された被写体のｍ列目の画素に対応する画像データが含まれている。また、配線ＳＥ＿［１］の読み出し動作を行うタイミングは適宜決めることができる。

なお、配線ＴＸ＿［ｎｍ１］が、常に電位ＨＴＸ＿［ｎｍ１］であることから、ノードＦＤ＿［ｎ＋１］の電位は、ｎ＋１行目のフォトセンサ２０６のリセット動作が再度行われるまで減少することになる。

本発明の一態様に係る固体撮像装置１００は、通常ＲＳ駆動方法及び入射領域拡大ＲＳ駆動方法を併用することができるものである。例えば、外光の照度が高い時は、通常ＲＳ駆動方法を用いて、撮像後、取得した画像データを一旦、データ処理回路１０７で、当該画像データに黒のデータが多い状態（撮像した環境が暗い状態）か否か判定し、当該画像データに黒のデータが多い状態（撮像した環境が暗い状態）であれば、入射領域拡大ＲＳ駆動方法に切り替えることできる。なお、当該切り替えは、データ処理回路１０７により自動に行われる構成としてもよく、使用者が行う構成としてもよい。

さらに、本発明の一態様に係る固体撮像装置１００は、図７及び図８に示す回路構成を有し、露光期間３０１を調整することや、通常ＲＳ駆動方法及び入射領域拡大ＲＳ駆動方法を併用することができ、ダイナミックレンジが向上した固体撮像装置である。

また、図７及び図８では、同列の画素群において、一の行の画素が有するフォトダイオードと次の行の画素が有するフォトダイオードがトランジスタ（スイッチング素子）で接続されている形態であるが、本発明の一態様に係る固体撮像装置１００は、接続するフォトダイオードの数を適宜決めることができる。例えば、同列の画素群において、３行分のフォトダイオードを接続する形態でもよく、４行分のフォトダイオードを接続する形態でもよい。

上記単色光を順次点灯させることで、各画素にカラーフィルタを設ける必要がなくなり、単色光の利用効率を高めることで固体撮像装置の消費電力を低減することができる。また、１つの画素で複数の色に対応する画像データの取得、或いは階調の表示を行うことができるため、高精細な画像データの取得することができる。

（実施の形態３）
本実施の形態では、本発明の一態様に係る固体撮像装置の作製方法について説明する。ここでは、図３（Ｂ）に示したフォトセンサ２０５の作製方法を例に説明する。なお、トランジスタ２１７は、トランジスタ２１５と同様にして作製することができるため、以下、説明にて参照する図面に図示していない。さらに、トランジスタ２１５についての記載は、トランジスタ２１７においても適用される。

なお、本発明の一態様は、トランジスタ２１１及びトランジスタ２１３のチャネル形成領域に、酸化物半導体を用いてもよいし、ゲルマニウム、シリコン、シリコンゲルマニウムや、単結晶炭化シリコンなどの半導体を用いていてもよい。例えば、シリコンを用いたトランジスタは、シリコンウェハなどの単結晶半導体基板、ＳＯＩ法により作製されたシリコン薄膜、気相成長法により作製されたシリコン薄膜などを用いて形成することができる。トランジスタ２１１及びトランジスタ２１３はオフ電流密度が極めて低いことが好ましいことから、ここでは、チャネル形成領域に酸化物半導体を用いるものとして説明する。

まず、図１１（Ａ）に示すように、基板７００の絶縁表面上に、公知のＣＭＯＳの作製方法を用いて、フォトダイオード２０７、トランジスタ２１５を形成する。なお、トランジスタ２１５はｎチャネル型トランジスタである。

先の実施の形態に記載したように、トランジスタ２１５においてもチャネル形成領域に酸化物半導体を用いることができる。しかし、多結晶又は単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ２０５からの画像データの読み出しを高速で行うことができる。そこで、本実施の形態では、上記列挙した半導体のいずれかで構成された単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード２０７、トランジスタ２１５を形成する場合を説明する。

具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板７００とを重ね合わせた後、半導体基板と基板７００の一部に、１Ｎ／ｃｍ^２以上５００Ｎ／ｃｍ^２以下、好ましくは１１Ｎ／ｃｍ^２以上２０Ｎ／ｃｍ^２以下程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜７０２、島状の半導体膜７０３を形成することができる。

フォトダイオード２０７は、絶縁膜７０１上の島状の半導体膜７０２を用いて形成されており、トランジスタ２１５は、絶縁膜７０１上の島状の半導体膜７０３を用いて形成されている。また、フォトダイオード２０７は、島状の半導体膜７０２内にｐ型の導電性を有する領域７２７と、ｉ型の導電性を有する領域７２８と、ｎ型の導電性を有する領域７２９とが形成された横型接合タイプである。また、トランジスタ２１５は、ゲート電極７０７を有している。そして、トランジスタ２１５は、島状の半導体膜７０３とゲート電極７０７の間に、絶縁膜７０８を有する。

なお、ｉ型の導電性を有する領域７２８は、半導体膜のうち、含まれるｐ型若しくはｎ型を付与する不純物が１×１０^２０ｃｍ^−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である領域を指す。ｉ型の導電性を有する領域７２８には、周期表第１３族若しくは第１５族の不純物元素を有するものも、その範疇に含む。すなわち、ｉ型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ｉ型の導電性を有する領域７２８は、ｐ型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。

基板７００として使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いるとよい。また、ステンレス基板を含む金属基板又はシリコン基板の表面に絶縁膜を形成したものを用いてもよい。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード２０７とトランジスタ２１５を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いてもよいし、上記半導体膜を公知の技術により結晶化してもよい。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いてもよい。

また、図１１（Ａ）では、絶縁膜７０８上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極７０７と共に、配線７１１を形成する。つまり、ゲート電極７０７と配線７１１は、後に作製されるトランジスタ２１１の導電膜７２０と接続されるため、図３（Ｂ）に示した回路図の接続関係を実施できる。

次いで、図１１（Ａ）に示すように、フォトダイオード２０７、トランジスタ２１５、配線７１１を覆うように、絶縁膜７１２を形成する。なお、本実施の形態では、単層の絶縁膜７１２を用いる場合を例示しているが、上記絶縁膜７１２は単層である必要はなく、２層以上の絶縁膜を積層させて絶縁膜７１２として用いてもよい。

絶縁膜７１２は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜７１２として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。

なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質でいい、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。

絶縁膜７１２は、その表面をＣＭＰ法などにより平坦化させてもよい。

次いで、絶縁膜７１２上にトランジスタ２１１及びトランジスタ２１３を形成する。図１１（Ａ）に示すように、絶縁膜７１２上にゲート電極７１３を形成する。

ゲート電極７１３の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を用いることができる。また、ゲート電極７１３は単層構造又は積層構造とすることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウム又は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いるとよい。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。

例えば、二層の積層構造を有するゲート電極７１３として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、又は、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電極７１３としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜又はアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜又はチタン膜を上下層として積層した構造とすることが好ましい。

また、ゲート電極７１３に酸化インジウム、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、又は酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。

ゲート電極７１３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタリング法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７１３を形成する。なお、形成されたゲート電極の端部がテーパ形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

次いで、図１１（Ｂ）に示すように、ゲート電極７１３上に、ゲート絶縁膜７１４を形成する。ゲート絶縁膜７１４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜又は酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜７１４は、水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。

不純物を除去した酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜７１４との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。

例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。

もちろん、ゲート絶縁膜７１４として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であってもよい。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであればよい。

また、界面特性が改善される絶縁膜としては、後に形成される島状の酸化物半導体膜７１５と接する部分に酸素を含み、酸素の一部が加熱により脱離する酸化絶縁膜が挙げられる。例えば、ゲート絶縁膜７１４を当該酸化絶縁膜の一例である、化学量論比より過剰な酸素を含む酸化シリコン（ＳｉＯｘにおいてｘ＞２）膜により形成すると、加熱処理によって、後に形成される酸化物半導体膜７１５に酸素を供給することができ、酸化物半導体膜７１５中の酸素欠損や界面特性が改善され、トランジスタ２１１及びトランジスタ２１３の低抵抗化を防止することができる。

バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜７１４を形成してもよい。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分又は水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜７１４内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。

例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜（ＳｉＮ_ｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯ_ｘ（ｘ＞０））を積層して、ゲート絶縁膜７１４としてもよい。ゲート絶縁膜７１４の膜厚は、トランジスタに要求される特性によって適宜設定すればよく、１００ｎｍ乃至５００ｎｍ程度でもよい。

なお、ゲート絶縁膜７１４として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウム又は酸化ランタンなどのｈｉｇｈ−ｋ材料を用いると、ゲートリーク電流を低減することができる。ここで、ゲートリーク電流とは、ゲート電極とソース電極又はドレイン電極の間に流れるリーク電流をいう。さらには、第１のゲート絶縁膜をｈｉｇｈ−ｋ材料により形成される絶縁膜とし、第２のゲート絶縁膜を、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム又は酸化ガリウムにより形成される絶縁膜とした積層膜をゲート絶縁膜７１４としてもよい。

本実施の形態では、スパッタリング法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタリング法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜７１４を形成する。

なお、ゲート絶縁膜７１４は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７１４は水素、水酸基及び水分が含まれないことが望ましい。ゲート絶縁膜７１４に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７１３が形成された基板７００を予備加熱し、基板７００に吸着した水分又は水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。

次いで、ゲート絶縁膜７１４上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタリング法により形成することができる。また、形成する酸化物半導体膜は、非晶質な酸化物半導体膜又は結晶性を有する酸化物半導体膜とすることができる。

なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜７１４の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。

用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

具体的に、酸化物半導体しては、上述したように、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタリング法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物をターゲットに用いることができる。

また、前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶又はＣＡＡＣ（詳細は後述）が形成されやすくなる。そして、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。

なお、Ｉｎ（インジウム）、Ｓｎ（スズ）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタリング法により得られるＩｎ−Ｓｎ−Ｚｎ系酸化物の薄膜を、酸化物半導体膜として用いる場合、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比を有するＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物をターゲットに用いるとよい。

なお、Ｉｎ−Ｚｎ系酸化物を酸化物半導体として用いる場合、用いるターゲット中の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。

本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としてもよい。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。

成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。

なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７１４までが形成された基板７００を予備加熱し、基板７００に吸着した水分又は水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に行われる絶縁膜７２２の成膜前に、導電膜７１６〜導電膜７２１まで形成した基板７００にも同様に行ってもよい。

次いで、図１１（Ｂ）に示すように、酸化物半導体膜をエッチングなどにより所望の形状に加工（パターニング）し、ゲート絶縁膜７１４上のゲート電極７１３と重なる位置に、島状の酸化物半導体膜７１５を形成する。

酸化物半導体膜７１５を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

なお、酸化物半導体膜７１５を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、三塩化硼素（ＢＣｌ_３）、四塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、六弗化硫黄（ＳＦ_６）、三弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。

ドライエッチング法としては、平行平板型ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法や、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。

ウェットエッチングに用いるエッチング液として、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。

なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体膜７１５及びゲート絶縁膜７１４の表面に付着しているレジスト残渣などを除去することが好ましい。

なお、スパッタリング法などで成膜された酸化物半導体膜中には、不純物としての水分又は水素が多量に含まれていることがある。水分又は水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分又は水素などの不純物を低減するために、酸化物半導体膜７１５に対して、窒素、酸素、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、酸化物半導体膜７１５に加熱処理を施す。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。

酸化物半導体膜７１５に加熱処理を施すことで、酸化物半導体膜７１５中の水分又は水素を脱離させることができる。具体的には、３００℃以上７００℃以下、好ましくは３００℃以上５００℃以下で加熱処理を行えばよい。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。酸化物半導体膜の水素濃度を低くすることで、トランジスタのしきい値電圧がマイナスにシフトすることを抑制できる。

また、スパッタリング法などで成膜された酸化物半導体膜中には、酸素欠損が形成されやすい。酸素欠損の一部は、キャリアの生成に寄与し、トランジスタを低抵抗化させる。そこで、ゲート絶縁膜７１４に酸化絶縁膜を用いて、加熱処理を行うことで酸素欠損を補うことができる。なお、当該酸化絶縁膜は、上述のように酸素の一部が加熱により脱離する酸化絶縁膜とすることで、酸素欠損をより補うことができる。これにより、トランジスタ２１１及びトランジスタ２１３の低抵抗化を防止することができる。

酸化物半導体膜７１５に施す加熱処理は、パターニングする前の酸化物半導体膜に行ってもよい。

本実施の形態では、加熱処理装置の一つである電気炉を用いる。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。

なお、加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

上記工程により、酸化物半導体膜７１５中の水素濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、水素に起因するキャリア密度が少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。なお、加熱処理によって、酸化物半導体膜７１５における水素濃度は５×１０^１９／ｃｍ^３以下、さらに５×１０^１８／ｃｍ^３以下にすることが好ましい。さらに、酸素欠損を補うことによって、酸化物半導体膜７１５は、化学量論比に対して酸素が過剰に含まれていることが好ましい。

水素濃度が上記値まで低減された酸化物半導体膜７１５を有し、完成したトランジスタ（トランジスタ２１１、２１３）は、チャネル幅１μｍあたりのオフ電流値を室温下において１０ａＡ（１×１０^−１７Ａ）以下にすること、さらには、１ａＡ（１×１０^−１８Ａ）以下、さらには１ｚＡ（１×１０^−２１Ａ）以下、さらには１ｙＡ（１×１０^−２４Ａ）以下にすることが可能である。従って、完成したトランジスタ（トランジスタ２１１、２１３）は、オフ電流密度が極めて低いトランジスタであるため、本発明の一態様に係る固体撮像装置を作製することができる。

なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各結晶が、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体であることが好ましい。そして、上記多結晶体は、ｃ軸配向している事に加えて、各結晶のａｂ面が一致するか、ａ軸、或いは、ｂ軸が一致していることが好ましい。なお、酸化物半導体膜の下地表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。そこで、下地表面の平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下であることが好ましい。また、本明細書において、上記板状結晶を有する酸化物半導体膜をＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）とよぶ。

また、ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。

一つめは、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

また、ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能であり、信頼性が高いトランジスタとなる。

次に、絶縁膜７０８、絶縁膜７１２、ゲート絶縁膜７１４を部分的にエッチングすることで、島状の半導体膜７０２、島状の半導体膜７０３、配線７１１に達するコンタクトホールを形成する。

そして、酸化物半導体膜７１５を覆うように、スパッタリング法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、図１１（Ｃ）に示すように、ソース電極、ドレイン電極、又は配線として機能する導電膜７１６〜導電膜７２１を形成する。

なお、導電膜７１６及び導電膜７１７は、島状の半導体膜７０２に接している。また、図１１（Ｃ）には図示されていないが、導電膜７１７は導電膜７２０と接続されている。導電膜７１８及び導電膜７１９は、島状の半導体膜７０３に接している。導電膜７２０は、配線７１１及び酸化物半導体膜７１５に接している。導電膜７２１は、酸化物半導体膜７１５に接している。

導電膜７１６〜導電膜７２１となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としてもよい。また、アルミニウム又は銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いるとよい。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。

また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。

また、導電膜７１６〜導電膜７２１となる導電膜としては、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物又は前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。

導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。

なお、導電膜のエッチングの際に、酸化物半導体膜７１５がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、酸化物半導体膜７１５の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。

本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができるが、酸化物半導体膜７１５も一部エッチングされる場合もある。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と、水とを、体積比５：２：２で混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）などを含むガスを用いて、導電膜をドライエッチングしてもよい。

なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

次いで、Ｎ_２Ｏ、Ｎ_２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。

なお、プラズマ処理を行った後、図１１（Ｃ）に示すように、導電膜７１６〜導電膜７２１と、酸化物半導体膜７１５とを覆うように、絶縁膜７２２を形成する。絶縁膜７２２は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であってもよいし、積層された複数の絶縁膜で構成されていてもよい。絶縁膜７２２に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７２２はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜７２２には、ゲート絶縁膜７１４に適用できる材料を用いることができ、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜７１５に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１６〜導電膜７２１及び酸化物半導体膜７１５と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜７１５内、ゲート絶縁膜７１４内、或いは、酸化物半導体膜７１５と他の絶縁膜の界面とその近傍に、水分又は水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜７１５に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜７１５に接するのを防ぐことができる。

本実施の形態では、スパッタリング法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタリング法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜７２２を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。

なお、絶縁膜７２２を形成した後に、加熱処理を施してもよい。加熱処理は、窒素、超乾燥空気、又は希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７１６〜導電膜７２１を形成する前に、水分又は水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行ってもよい。酸素を含む絶縁膜７２２が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜７１５に酸素欠損が発生していたとしても、絶縁膜７２２から酸化物半導体膜７１５に酸素が供与される。そして、酸化物半導体膜７１５に酸素が供与されることで、酸化物半導体膜７１５において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。酸化物半導体膜７１５には、化学量論比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜７１５をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７２２の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体膜７１５を高純度化させることができる。

また、酸素雰囲気下で酸化物半導体膜７１５に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体膜７１５中においてドナーとなる酸素欠損を低減させてもよい。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

或いは、イオン注入法又はイオンドーピング法などを用いて、酸化物半導体膜７１５に酸素を添加することで、ドナーとなる酸素欠損を低減させてもよい。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜７１５に添加すればよい。

なお、絶縁膜７２２上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜７１５と重なる位置にバックゲート電極を形成してもよい。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極７１３、或いは導電膜７１６〜導電膜７２１と同様の材料、構造を用いて形成することが可能である。

バックゲート電極の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工することで、バックゲート電極を形成するとよい。

以上の工程により、トランジスタ２１１及びトランジスタ２１３が形成される。

トランジスタ２１１及びトランジスタ２１３は、ゲート電極７１３と、ゲート電極７１３上のゲート絶縁膜７１４と、ゲート絶縁膜７１４上においてゲート電極７１３と重なっている酸化物半導体膜７１５と、酸化物半導体膜７１５上に形成された一対の導電膜７２０又は導電膜７２１とを有する。さらに、トランジスタ２１１及びトランジスタ２１３は、絶縁膜７２２を、その構成要素に含めてもよい。図１１（Ｃ）に示すトランジスタ２１１及びトランジスタ２１３は、導電膜７２０と導電膜７２１の間において、酸化物半導体膜７１５の一部がエッチングされたチャネルエッチ型である。

なお、トランジスタ２１１及びトランジスタ２１３はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極７１３を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。そして、トランジスタ２１１及びトランジスタ２１３は、逆スタガ型のボトムゲートトランジスタであるが、トランジスタの構造はこれに限られるものではない。例えば、チャネル保護型（チャネルストップ型ともいう）である逆スタガ型のボトムゲートトランジスタでもよい。さらに、スタガ型のトップゲートトランジスタでもよく、トランジスタ２１５のようにコプラナー型のトップゲートトランジスタでもよい。

トランジスタ２１１及びトランジスタ２１３を、コプラナー型のトップゲートトランジスタとする場合、ゲート電極をマスクとして、酸化物半導体膜にドーパントを添加して、酸化物半導体膜にソース領域及びドレイン領域をセルフアラインに形成することが好ましい。これにより、トランジスタの微細化に起因するしきい値のマイナスシフトの抑制に有利である。ドーパントの添加は、イオンインプランテーション法又はイオンドーピング法により行えばよい。又は、ドーパントを含むガス雰囲気中でプラズマ処理を行うことでドーパントの添加を行ってもよい。また、添加するドーパントとしては、窒素、リン又はボロンなどを用いればよい。なお、トランジスタ２１５においてもドーパントを添加してセルフアラインにソース領域及びドレイン領域を形成してもよい。

（実施の形態４）
上記実施の形態で説明した固体撮像装置は、表示装置、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどの電子機器に用いることができる。上記実施の形態で説明した固体撮像装置を用いた電子機器の具体例を図１２に示す。

図１２（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３、撮像部５００４等を有する。上記実施の形態で説明した固体撮像装置は、撮像部５００４に用いることができる。撮像部５００４に上記実施の形態で説明した固体撮像装置を用いることで、高い品質の画像データの取得を行うことができ、高精細な画像を撮像できる表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図１２（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３、撮像部５１０４等を有する。上記実施の形態で説明した固体撮像装置は、撮像部５１０４に用いることができる。撮像部５１０４に上記実施の形態で説明した固体撮像装置を用いることで、高い品質の画像データの取得を行うことができ、高精細な画像を撮像できる携帯情報端末を提供することができる。

図１２（Ｃ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８、撮像部５３０９等を有する。上記実施の形態で説明した固体撮像装置は、撮像部５３０９に用いることができる。撮像部５３０９に上記実施の形態で説明した固体撮像装置を用いることで、高い品質の画像データの取得を行うことができ、高精細な画像を撮像できる携帯型ゲーム機を提供することができる。なお、図１２（Ｃ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

図１２（Ｄ）は携帯電話であり、筐体５４０１、表示部５４０２、音声入力部５４０３、音声出力部５４０４、操作キー５４０５、撮像部５４０６等を有する。上記実施の形態で説明した固体撮像装置は、撮像部５４０６に用いることができる。撮像部５４０６に上記実施の形態で説明した固体撮像装置を用いることで、高い品質の画像データの取得を行うことができ、高精細な画像を撮像できる携帯電話を提供することができる。

１００固体撮像装置
１０１画素部
１０３水平方向選択回路
１０５データ出力回路
１０７データ処理回路
１０９選択線
１１１出力線
１１３画素
２０１スイッチング素子
２０２副画素
２０３副画素
２０５フォトセンサ
２０６フォトセンサ
２０７フォトダイオード
２０９増幅回路
２１１トランジスタ
２１３トランジスタ
２１５トランジスタ
２１７トランジスタ
３００リセット期間
３０１露光期間
３０２読み出し期間
７００基板
７０１絶縁膜
７０２半導体膜
７０３半導体膜
７０７ゲート電極
７０８絶縁膜
７１１配線
７１２絶縁膜
７１３ゲート電極
７１４ゲート絶縁膜
７１５酸化物半導体膜
７２２絶縁膜
７２７領域
７２８領域
７２９領域
５００１筐体
５００２表示部
５００３支持台
５００４撮像部
５１０１筐体
５１０２表示部
５１０３操作キー
５１０４撮像部
５３０１筐体
５３０２筐体
５３０３表示部
５３０４表示部
５３０５マイクロホン
５３０６スピーカー
５３０７操作キー
５３０８スタイラス
５３０９撮像部
５４０１筐体
５４０２表示部
５４０３音声入力部
５４０４音声出力部
５４０５操作キー
５４０６撮像部

Claims

列方向及び行方向に配設された複数の画素と、
前記複数の画素の数より少数配設された第１のトランジスタと、を有し、
前記複数の画素は、照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、且つ前記電荷の量を情報として含む出力信号を生成する増幅回路と、をそれぞれに有し、
前記増幅回路は、蓄積された前記電荷を保持し、且つ前記フォトダイオードの陰極と電気的に接続される第２のトランジスタを少なくとも有し、
同じ列に属する、ｎ行（ｎは自然数）に配設された画素が有する前記フォトダイオードの陰極と、ｎ＋１行に配設された画素が有する前記フォトダイオードの陰極のそれぞれは、前記第１のトランジスタと電気的に接続されていることを特徴とする半導体装置。
列方向及び行方向に配設された複数の画素と、
前記複数の画素の数より少数配設された第１のトランジスタと、を有し、
前記複数の画素の各画素は、少なくとも赤色、青色及び緑色の副画素を有し、
前記副画素は、照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、且つ前記電荷の量を情報として含む出力信号を生成する増幅回路と、をそれぞれに有し、
前記増幅回路は、蓄積された前記電荷を保持し、且つ前記フォトダイオードの陰極と電気的に接続される第２のトランジスタを少なくとも有し、
同じ列に属する、ｎ行（ｎは自然数）に配設された前記副画素が有する前記フォトダイオードの陰極と、ｎ＋１行に配設され、前記ｎ行と同色の前記副画素が有する前記フォトダイオードの陰極のそれぞれは、前記第１のトランジスタと電気的に接続されていることを特徴とする半導体装置。
請求項１又は請求項２において、
前記第１のトランジスタのオフ電流密度及び前記第２のトランジスタのオフ電流密度は、１００ｙＡ／μｍ以下であることを特徴とする半導体装置。
請求項１乃至請求項３のいずれか一において、
前記第１のトランジスタ及び前記第２のトランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含んでいることを特徴とする半導体装置。
請求項４において、
前記半導体材料は、酸化物半導体であることを特徴とする半導体装置。
請求項１乃至請求項５のいずれか一に記載の半導体装置の駆動方法であって、
外光の照度により、前記第１のトランジスタのオン状態及びオフ状態を選択し、
前記オン状態では、同じ列に属する、前記ｎ行（ｎは自然数）の前記画素が有する前記フォトダイオードと、前記ｎ＋１行の前記画素が有する前記フォトダイオードとを導通させること、又は、同じ列に属する、前記ｎ行の前記副画素が有する前記フォトダイオードと、前記ｎ＋１行の前記副画素が有する前記フォトダイオードとを導通させることを特徴とする半導体装置の駆動方法。