JPH06334920A - 固体撮像素子とその駆動方法 - Google Patents

固体撮像素子とその駆動方法

Info

Publication number
JPH06334920A
JPH06334920A JP5297676A JP29767693A JPH06334920A JP H06334920 A JPH06334920 A JP H06334920A JP 5297676 A JP5297676 A JP 5297676A JP 29767693 A JP29767693 A JP 29767693A JP H06334920 A JPH06334920 A JP H06334920A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
group
mos transistor
conversion element
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5297676A
Other languages
English (en)
Inventor
Fumihiko Ando
文彦 安藤
Kazuhisa Taketoshi
和久 竹歳
Katsu Tanaka
克 田中
Masao Yamawaki
正雄 山脇
Hidekazu Yamamoto
秀和 山本
Hikari Kawashima
光 川島
Naofumi Murata
直文 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Japan Broadcasting Corp
Original Assignee
Mitsubishi Electric Corp
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Mitsubishi Electric Corp
Priority to JP5297676A priority Critical patent/JPH06334920A/ja
Priority to DE4409835A priority patent/DE4409835C2/de
Priority to US08/216,535 priority patent/US5539461A/en
Publication of JPH06334920A publication Critical patent/JPH06334920A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
    • H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD

Abstract

(57)【要約】 【目的】 ２行混合読出が可能でかつ高い集積度を有す
る増幅読出型イメージセンサを提供する。 【構成】 固体撮像素子は、光電変換素子（ＰＤ）と、
光電変換素子にゲートが接続された第１ＭＯＳトランジ
スタ（３２，７２）と、第１ＭＯＳトランジスタに直列
に接続された第２ＭＯＳトランジスタ（３３，７３）
と、光電変換素子に直列に接続された第３ＭＯＳトラン
ジスタ（４３，７５）を含み、第３ＭＯＳトランジスタ
のしきい値電圧は第２ＭＯＳトランジスタのしきい値電
圧よりも高く設定されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は固体撮像素子（イメー
ジセンサとも称す）に関し、特に、増幅読出型固体撮像
素子の改善に関するものである。
【０００２】
【従来の技術】近年のイメージセンサの水平方向の高解
像度化と高密度化にともなって、イメージセンサ中の１
画素あたりの面積が縮小し、１画素あたりに入射する光
量が減少している。したがって、イメージセンサから読
出される信号の強度が低下し、Ｓ／Ｎ比の低下を招いて
いる。このような問題を克服するために、増幅読出型の
イメージセンサを用いることが望ましいと考えられてい
る。
【０００３】図２１は、従来の増幅型イメージセンサの
典型的な一例を示す回路図である。このイメージセンサ
は、たとえばＰＮ接合で形成された光電変換素子３１、
増幅用ＭＯＳトランジスタ３２、垂直選択用ＭＯＳトラ
ンジスタ３３、光電変換素子をリセットするためのＭＯ
Ｓトランジスタ３４、それらの機能素子３１〜３４を含
む画素に電源を供給する水平電源線３５、垂直方向に配
列された画素を選択するための垂直選択線３６、垂直方
向に配置された垂直信号線３７、水平方向に配列された
画素を選択するための水平選択用ＭＯＳトランジスタ３
８、水平信号線３９、信号電流を電圧に変換するための
Ｉ／Ｖ変換アンプ４０、水平走査回路４１、および垂直
走査回路４２を含んでいる。
【０００４】図２２は、図２１のイメージセンサにおけ
る任意の１つの画素の動作を説明するための回路図であ
り、図２３は、図２２の画素の動作を説明するためのタ
イミングチャートである。図２２において種々の参照符
号で表わされたそれぞれの位置における信号は、図２３
において同一の参照符号で表わされている。図２３にお
いて、期間１Ｈは通常のテレビ方式における１水平期間
であって、期間Ｈ−ＢＬＫは水平帰線期間であり、そし
て、期間Ｒｅａｄ−Ｏｕｔは信号読出期間に相当する。
また、クロックＶ１およびクロックＨ１は、それぞれ垂
直走査回路４２および水平走査回路４１に供給されるク
ロックを模式的に表わしている。
【０００５】時刻Ｔ０においては、垂直選択線３６（Ｖ
Ｓ）と水平電源線３５（ＶＬ）が高レベルにされてお
り、トランジスタ３２と３３が導通状態になっている。
トランジスタ３２のゲート電極には光電変換素子３１の
出力が接続されているので、トランジスタ３２は光電変
換素子３１の出力電位Ｖpdに依存するインピーダンスで
導通状態になっている。その後、水平読出期間Ｒｅａｄ
−Ｏｕｔ内の時刻Ｔ１において、信号Ｈｉが高レベルに
なって水平選択用ＭＯＳトランジスタ３８が導通状態に
なれば、垂直信号線３７がＩ／Ｖ変換アンプ４０へ電気
的に接続され、光電変換素子３１の電位Ｖpdに対応した
信号電流が電圧信号として読出されることになる。次の
水平期間内の時刻Ｔ２において次の行の垂直選択線４５
（ＶＲ）が高レベルになり、光電変換素子３１はＭＯＳ
トランジスタ３４を通して水平電源線３５から供給され
る電圧レベルＶｒｅｓｅｔにリセットされる。さらに次
の水平期間内の時刻Ｔ３から、光電変換素子３１は入射
光に依存して発生する信号電荷を積分する蓄積モードに
入る。
【０００６】
【発明が解決しようとする課題】通常、イメージセンサ
のインターレース走査の場合、１行おきの第１の画素グ
ループがＡフィールドにおいて走査され、他方の１行お
きの第２の画素グループがＢフィールドにおいて走査さ
れる。
【０００７】ところで、従来のイメージセンサでは、画
素アレイ内に配置される配線数を減らして集積度を高め
るために、図２１に示されているように、光電変換素子
３１のリセットは次の行の垂直選択線３６によって行な
われる。したがって、図２１のイメージセンサにおいて
は、Ａフィールドを読出すために第１の画素グループを
走査している間に第２の画素グループがリセットされて
しまい、第２画素グループ中の信号電荷が利用され得な
い。同様に、Ｂフィールドを読出すために第２の画素グ
ループを走査している間に第１の画素グループがリセッ
トされてしまい、第１画素グループの信号電荷が利用さ
れ得ない。すなわち、図２１の増幅型イメージセンサに
おいては、信号強度を改善するためにＣＣＤイメージセ
ンサでは実現されている２行混合読出が不可能となって
いる。
【０００８】したがって、本発明は、２行混合読出が可
能でかつ集積度の高い増幅型イメージセンサとその好ま
しい駆動方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明の１つの態様によ
る固体撮像素子は、複数の画素を含み、それらの画素の
各々は、光電変換素子と、光電変換素子にゲートが接続
された第１のＭＯＳトランジスタと、第１ＭＯＳトラン
ジスタに直列に接続された第２のＭＯＳトランジスタ
と、光電変換素子に直列に接続された第３のＭＯＳトラ
ンジスタとを含み、第３ＭＯＳトランジスタのしきい値
電圧は第２ＭＯＳトランジスタのしきい値電圧より高く
設定されていることを特徴としている。
【００１０】本発明の他の態様による固体撮像素子は、
水平方向に沿った複数の行と垂直方向に沿った複数のコ
ラムを含むマトリクス状に配置された複数の画素を備
え、１行おきの第１グループの行に含まれる画素の各々
は、光電変換素子と、光電変換素子にゲートが接続され
た第１のＭＯＳトランジスタと、第１ＭＯＳトランジス
タに直列に接続された第２のＭＯＳトランジスタと、光
電変換素子に直列に接続された第３のＭＯＳトランジス
タとを含み、他方の１行おきの第２グループの行に含ま
れる画素の各々は光電変換素子を含み、コラム内におい
て隣接する第１グループの光電変換素子と第２グループ
の光電変換素子を接続する第４のＭＯＳトランジスタが
さらに設けられていることを特徴としている。
【００１１】本発明のさらに他の態様による固定撮像素
子の駆動方法は、水平方向に沿った複数の行と垂直方向
に沿った複数のコラムを含むマトリックス状に配置され
た複数の画素を備え、１行おきの第１グループの行に含
まれる画素の各々は、光電変換素子と、光電変換素子に
ゲートが接続された第１のＭＯＳトランジスタと、第１
ＭＯＳトランジスタに直列に接続された第２のＭＯＳト
ランジスタと、光電変換素子に直列に接続された第３の
ＭＯＳトランジスタとを含み、他方の１行おきの第２グ
ループの行に含まれる画素の各々は光電変換素子を含
み、コラム内において隣接する第１グループの光電変換
素子と第２グループの光電変換素子を接続する第４のＭ
ＯＳトランジスタがさらに設けられた固体撮像素子の駆
動方法であって、選択された行の第４ＭＯＳトランジス
タを導通状態にして、それらの選択された第４ＭＯＳト
ランジスタに接続された第１と第２のグループの光電変
換素子内に蓄積された信号電荷を第１グループの光電変
換素子内において混合し、選択された第４ＭＯＳトラン
ジスタに接続された第２グループの光電変換素子の各々
が接続された他の第４ＭＯＳトランジスタを導通状態に
し、そして、選択された第４ＭＯＳトランジスタの行に
接続された第１グループの光電変換素子内で混合された
電荷を読出すステップを含むことを特徴としている。
【００１２】本発明のさらに他の態様による固体撮像素
子の駆動方法は、水平方向に沿った複数の行と垂直方向
に沿った複数のコラムを含むマトリックス状に配置され
た複数の画素を備え、１行おきの第１グループの行に含
まれる画素の各々は、光電変換素子と、光電変換素子に
ゲートが接続された第１のＭＯＳトランジスタと、第１
ＭＯＳトランジスタに直列に接続された第２のＭＯＳト
ランジスタと、光電変換素子に直列に接続された第３の
ＭＯＳトランジスタとを含み、他方の１行おきの第２グ
ループの行に含まれる画素の各々は光電変換素子を含
み、コラム内において隣接する第１グループの光電変換
素子と第２グループの光電変換素子を接続する第４のＭ
ＯＳトランジスタがさらに設けられている固体撮像素子
の駆動方法であって、選択された行の第４ＭＯＳトラン
ジスタを導通状態にして、それらの選択された第４ＭＯ
Ｓトランジスタに接続された第１と第２のグループの光
電変換素子内に蓄積された信号電荷を第１グループの光
電変換素子内において混合し、第４ＭＯＳトランジスタ
の垂直走査の順方向において選択された行の次の行の第
４ＭＯＳトランジスタを導通状態にして、当該次の行の
第４ＭＯＳトランジスタに接続された第１と第２のグル
ープの光電変換素子内に蓄積された信号電荷を第１グル
ープの光電変換素子内において混合し、選択された行の
第４ＭＯＳトランジスタに接続された第１グループの光
電変換素子の各々が接続された他方の第４ＭＯＳトラン
ジスタを導通状態にし、そして、選択された第４ＭＯＳ
トランジスタの行に接続された第１グループの光電変換
素子内で混合された電荷を読出すステップを含むことを
特徴としている。
【００１３】本発明のさらに他の態様による固体撮像素
子の駆動方法は、水平方向に沿った複数の行と垂直方向
に沿った複数のコラムを含むマトリックス状に配置され
た複数の画素を備え、１行おきの第１グループの行に含
まれる画素の各々は、光電変換素子と、光電変換素子に
ゲートが接続された第１のＭＯＳトランジスタと、第１
ＭＯＳトランジスタに直列に接続された第２のＭＯＳト
ランジスタと、光電変換素子に直列に接続された第３の
ＭＯＳトランジスタとを含み、他方の１行おきの第２グ
ループの行に含まれる画素の各々は光電変換素子を含
み、コラム内において隣接する第１グループの光電変換
素子と第２グループの光電変換素子を接続する第４のＭ
ＯＳトランジスタがさらに設けられている固体撮像素子
の駆動方法であって、選択された第ｉ行の第４ＭＯＳト
ランジスタを導通状態にして、第ｉ行の第４ＭＯＳトラ
ンジスタに接続された第ｊ行の第１グループの光電変換
素子および第ｋ行の第２グループの光電変換素子内に蓄
積された信号電荷を第ｊ行の光電変換素子内において混
合し、第（ｊ−１）行の第１グループの光電変換素子の
各々の両側に接続された２つの第４ＭＯＳトランジスタ
を導通状態にし、そして、第ｊ行の第１グループの光電
変換素子内で混合された電荷を読出すステップを含み、
ここで、ｉ，ｊおよびｋは、それぞれ垂直走査の順方向
における第４ＭＯＳトランジスタの行番号、第１グルー
プの光電変換素子の行番号、および第２グループの光電
変換素子の行番号を表わしていることを特徴としてい
る。
【００１４】本発明のさらに他の態様による固体撮像素
子の駆動方法は、水平方向に沿った複数の行と垂直方向
に沿った複数のコラムを含むマトリックス状に配置され
た複数の画素を備え、１行おきの第１グループの行に含
まれる画素の各々は、光電変換素子と、光電変換素子に
ゲートが接続された第１のＭＯＳトランジスタと、１Ｍ
ＯＳトランジスタの一方の導通端子に直列に接続された
第２のＭＯＳトランジスタおよび他方の導通端子に接続
された電源供給線と、光電変換素子に直列に接続された
第３のＭＯＳトランジスタとを含み、他方の１行おきの
第２グループの行に含まれる画素の各々は光電変換素子
を含み、コラム内において隣接する第１グループの光電
変換素子と第２グループの光電変換素子を接続する第４
のＭＯＳトランジスタがさらに設けられている固体撮像
素子の駆動方法であって、選択された行の第４ＭＯＳト
ランジスタが導通状態にされるとき、選択された第４Ｍ
ＯＳトランジスタが接続された第１グループの光電変換
素子にゲートが接続された第１ＭＯＳトランジスタに接
続された第１の電源供給線と少なくともその第１電源供
給線の一方側と他方側に隣接する第２と第３の電源供給
線とが同一の電位にされることを特徴としている。
【００１５】
【作用】本発明の１つの態様による固体撮像素子におい
ては、第３のＭＯＳトランジスタのしきい値電圧が第２
のＭＯＳトランジスタのしきい値電圧より高く設定され
ているので、集積度を低下させることなく２行混合読出
が可能となる。
【００１６】本発明の他の態様による固体撮像素子にお
いては、第４のＭＯＳトランジスタが２行混合読出を可
能にし、第４のＭＯＳトランジスタは第１グループの光
電変換素子と第２グループの光電変換素子の間において
ほとんど付加的な半導体領域を必要とすることなく形成
され得る。
【００１７】本発明のさらに他の態様による固体撮像素
子の駆動方法においては、第２グループの光電変換素子
内の信号電荷を第１グループの光電変換素子内へ混合し
た後に、第２グループの光電変換素子内に残留する電荷
を掃き出す動作を含んでいるので、表示画面上における
フィールド間のフリッカを低減させることができる。
【００１８】本発明のさらに他の態様による固体撮像素
子の駆動方法においては、選択された行の第４ＭＯＳト
ランジスタが導通状態にされるときに、その第４ＭＯＳ
トランジスタの近傍に存在する複数の電源供給線が同一
電位にされるので、容量カップリングの影響によるフィ
ールドフリッカが低減される。
【００１９】
【実施例】図１において、本発明の一実施例によるイメ
ージセンサが概略的に図解されている。図１のイメージ
センサの多くの部分は図２１に示された従来のイメージ
センサのそれらの部分に類似しており、両図において対
応する部分は同一の参照符号が付されている。しかし、
図１のイメージセンサにおいては、光電変換素子３１を
リセットするために用いられるＭＯＳトランジスタ４３
のゲート電極は、その光電変換素子３１の属する行を選
択するための垂直選択線３６に接続されている。また、
このリセット用ＭＯＳトランジスタ４３のしきい値電圧
は垂直選択用ＭＯＳトランジスタ３３のしきい値電圧よ
り高く設定されている。
【００２０】図２は、図１のイメージセンサにおける１
つのコラム中の互いに隣接する２つの画素の動作を説明
するための図であり、図３は、図２中の２つの画素の動
作を説明するためのタイミングチャートである。時刻Ｔ
０においては、２行分の垂直選択線３６，４６（ＶＳ）
と２行分の水平電源線３５，４５（ＶＬ）が選択されて
いる。リセット用ＭＯＳトランジスタ４３は、選択レベ
ルＶＳＳではＯＮ状態とならないしきい値電圧Ｖｔｈを
有しているので、垂直選択時には動作しない。次の水平
読出期間Ｒｅａｄ−Ｏｕｔの時刻Ｔ１において水平読出
ＭＯＳトランジスタ３８が選択されれば、垂直信号線３
７が水平信号線３９を介してＩ／Ｖ変換アンプ４０へ電
気的に接続され、信号電流が読出される。このとき、Ｉ
／Ｖ変換アンプ４０の入力インピーダンスが画素回路の
出力インピーダンスより十分に低いので、光電変換素子
ＰＤ１とＰＤ２からの信号電流Ｉｓｉｇ１とＩｓｉｇ２
が合計されて読出されることになる。次の水平期間内の
時刻Ｔ２では、垂直選択線３６，４６がＶＳＨＨレベル
に持上げられていてリセット用トランジスタ４３がＯＮ
状態になっているので、光電変換素子ＰＤ１とＰＤ２の
電位Ｖｐｄは水平電源線３５，４５（ＶＬ）によってレ
ベルＶｒｅｓｅｔにリセットされることになる。さらに
次の水平期間内の時刻Ｔ３においては、これら２つの画
素は非選択状態となって、信号電荷を積分する蓄積状態
になっている。
【００２１】以上のように、光電変換素子３１（ＰＤ）
のリセット用ＭＯＳトランジスタ４３のしきい値電圧Ｖ
ｔｈを行選択時にはトランジスタ４３がＯＮ状態になら
ないように設定し、リセット時にはトランジスタ４３が
完全にＯＮ状態になるような高レベルの電位を与えるよ
うにすることにより、隣接画素の読出の影響を受けるこ
となく各画素の蓄積時間を制御することができるように
なる。その結果、２行分の信号を合成して読出すことが
可能となる。
【００２２】図４においては、本発明のもう１つの実施
例によるイメージセンサが概略的に図解されている。図
４のイメージセンサは図１のものに類似しているが、リ
セット用ＭＯＳトランジスタ４３ａのゲート電極が隣接
の画素選択線３６に接続されている。このＭＯＳトラン
ジスタ４３ａは、上述の実施例の場合と同様に、高いし
きい値電圧Ｖｔｈを有している。図４のイメージセンサ
における信号の読出方法は図３に関連して説明されたも
のと類似しており、リセットされるべき画素中のリセッ
ト用ＭＯＳトランジスタ４３ａが選択されるようにリセ
ットクロックの印加方法のみを変えて垂直走査回路４２
を駆動すればよい。
【００２３】図５において、本発明のさらに他の実施例
によるイメージセンサが概略的に図解されている。図５
のイメージセンサも図１のものに類似しているが、リセ
ット用ＭＯＳトランジスタ４３ｂのゲートとドレインの
端子が隣りの垂直選択線３６へ共通に接続されており、
リセット用ＭＯＳトランジスタ４３ｂは上述の実施例の
場合と同様に高いしきい値電圧Ｖｔｈを有している。図
５のイメージセンサの動作も、図３と関連して説明され
たものに類似している。ただし、リセットレベルＶｒｅ
ｓｅｔは次式で表わされる値に設定される。Ｖｒｅｓｅ
ｔ＝ＶＳＨＨ−Ｖｔｈｒここで、Ｖｔｈｒはリセット用
ＭＯＳトランジスタ４３ｂのしきい値電圧であり、ＶＳ
ＨＨはリセット時における垂直選択線３６の電位であ
る。すなわち、図１と図４の実施例では水平電源線３５
の低レベルでリセット電位Ｖｒｅｓｅｔを定めていた
が、図５の実施例では垂直選択線３６のＶＳＨＨレベル
でリセットレベルを決定することができるので、水平電
源線３５の低レベルＶｒｅｓｅｔの制御が不要となる。
【００２４】図６において、本発明のさらに他の実施例
によるイメージセンサが概略的に図解されている。図６
のイメージセンサは、垂直信号線３７が付加的な低入力
インピーダンスアンプ６０を介して水平選択用ＭＯＳト
ランジスタ３８に接続されていることを除けば、図１の
ものと同様である。上述の実施例では、２行分の信号の
合成がＩ／Ｖ変換アンプ４０によって行なわれている。
このとき、水平選択用ＭＯＳトランジスタ３８のＯＮ抵
抗を介してＩ−Ｖ変換アンプ４０で２行分の信号が合成
されるので、読出速度が低下したり２行間の干渉によっ
て信号合成の精度が劣化することがある。これらの問題
は、図６に示されているように、各垂直信号線３７にバ
ッファとして低入力インピーダンスのアンプ６０を設け
ることによって解決できるのである。
【００２５】図７において、本発明のさらに他の実施例
によるイメージセンサが概略的に図解されている。以上
の実施例においては、２行分の信号が垂直信号線３７上
で合成される。しかし、図７のイメージセンサにおいて
は、隣接する光電変換素子内で２行分の信号が合成され
た後に読出される。このイメージセンサは、たとえばＰ
Ｎ接合で形成された光電変換素子７１、増幅用ＭＯＳト
ランジスタ７２、垂直選択用ＭＯＳトランジスタ７３、
隣接する光電変換素子の信号電荷を混合するためのＭＯ
Ｓトランジスタ７４、光電変換素子７１のリセットのた
めに用いられかつ高いしきい値電圧Ｖｔｈを有する２重
ＭＯＳトランジスタ７５、画素に電源を供給する水平電
源線７６、垂直方向に配列された画素を選択するための
垂直選択線７７、隣接する光電変換素子７１の信号電荷
を合成する制御線７８、垂直方向に配置された垂直信号
線７９、水平方向に配列された画素を選択するための水
平ＭＯＳトランジスタ８０、水平信号線８１、信号電流
を電圧に変換するためのＩ／Ｖ変換アンプ８２、水平走
査回路８３、および垂直走査回路８４を含んでいる。
【００２６】図８において、図７のイメージセンサの動
作を説明するために１つのコラム中で連続する４つの画
素が示されており、図９は図８中の画素の動作を説明す
るためのタイミングチャートである。まず、Ａフィール
ドの走査の場合、時刻Ｔ０においては水平電源線ＶＬ１
が高レベルＶＬＨに設定され、垂直選択線ＶＳ１が中間
レベルＶＳＳに設定される。このとき、光電変換素子Ｐ
Ｄ１とＰＤ２の間のＭＯＳトランジスタ７４が導通し、
それぞれの光電変換素子に蓄えられていた信号電荷が合
成される。次に、水平読出期間Ｒｅａｄ−Ｏｕｔ中の時
刻Ｔ１において水平選択ＭＯＳトランジスタ８０が選択
されれば、垂直信号線７９がＩ／Ｖ変換アンプ８２へ電
気的に接続され、信号電流が読出される。その後、次の
水平期間内の時刻Ｔ２では、垂直選択線ＶＳ１は高レベ
ルＶＳＨＨまで昇圧されて、リセット用ＭＯＳトランジ
スタ７５が導通状態になり、光電変換素子ＰＤ１とＰＤ
２は垂直電源線ＶＬ１の低レベルＶｒｅｓｅｔにリセッ
トされる。さらに次の水平期間の時刻Ｔ３では選択線Ｖ
Ｓ１は低レベルとなり、光電変換素子ＰＤ１とＰＤ２は
電荷蓄積を開始する。
【００２７】同様に、Ｂフィールドの走査の場合、まず
時刻Ｔ０において水平電源線ＶＬ１が高レベルＶＬＨに
設定され、画素合成制御線ＶＴ１が中間レベルＶＳＳに
設定される。このとき、光電変換素子ＰＤ２とＰＤ３の
間のトランジスタ７４が導通し、それぞれの光電変換素
子に蓄えられていた信号電荷が合成される。次に、水平
読出期間Ｒｅａｄ−Ｏｕｔ中の時刻Ｔ１において水平選
択ＭＯＳトランジスタ８０が選択されれば、垂直信号線
７９がＩ／Ｖ変換アンプ８２へ電気的に接続され、信号
電流が読出される。その後、次の水平期間内の時刻Ｔ２
では、合成制御線ＶＴ１が中間レベルＶＳＳから高レベ
ルＶＳＨＨまで昇圧されてリセット用ＭＯＳトランジス
タ７５が導通状態になり、光電変換素子ＰＤ２とＰＤ３
は垂直電源線ＶＬ１の低レベルＶｒｅｓｅｔにリセット
される。さらに続く水平期間中の時刻Ｔ３では選択線Ｖ
Ｓ１と制御線ＶＴ１が低レベルとなり、光電変換素子Ｐ
Ｄ２とＰＤ３は電荷蓄積を開始する。
【００２８】以上のように、図７のイメージセンサにお
いては、Ａフィールド走査とＢフィールド走査の間にお
いて、光電変換素子ＰＤのペアリングを変えることがで
き、すなわちインターレース走査における２行混合読出
が可能である。本実施例においては、以前の実施例にお
けるように信号線３７上での信号合成を必要としないの
で、高速で精度の高い信号読出が可能となる。
【００２９】図１０は、図８のイメージセンサ中の線Ｘ
−Ｘに沿った断面構造の一例を説明するための概略図で
ある。図１０（Ａ）のイメージセンサの構造は、たとえ
ばＰ型の半導体基板１、たとえばＮ型の不純物を含む光
電変換素子７１、コラム方向に隣接する２つの画素の合
成を制御するためのＭＯＳトランジスタ７４を含んでい
る。図１０（Ｂ）は信号電荷の蓄積状態における光電変
換素子ＰＤ１〜ＰＤ３のエネルギポテンシャルを模式的
に示しており、光電変換素子ＰＤ１には信号電荷Ｑｓｉ
ｇ１が蓄積され、光電変換素子ＰＤ２には信号電荷Ｑｓ
ｉｇ２が蓄積されている。図１０（Ｃ）は、画素信号の
合成が行なわれているときのポテンシャル図である。画
素合成を行なった後の増幅用ＭＯＳトランジスタ７２の
ゲート電極の電位Ｖｇは、次式のように表わされる。
【００３０】 Ｖｇ＝（Ｑｓｉｇ１＋Ｑｓｉｇ２）／（Ｃｐｄ＋Ｃｐｄ） ＝（Ｖｓｉｇ１×Ｃｐｄ＋Ｖｓｉｇ２×Ｃｐｄ）／２×Ｃｐｄ ＝（Ｖｓｉｇ１＋Ｖｓｉｇ２）／２ ここで、Ｃｐｄは光電変換素子の寄生容量を表わし、Ｖ
ｓｉｇ１とＶｓｉｇ２はそれぞれ画素合成前の光電変換
素子ＰＤ１とＰＤ２の電位を表わす。この式によれば、
図１０で示された構造を含む図８のイメージセンサにお
ける増幅用ＭＯＳトランジスタ７２のゲート電位Ｖｇは
合成される２つの光電変換素子の平均値となり、増幅率
を決定するゲート電位Ｖｇが信号電荷の合成前と同程度
であることが示唆されている。
【００３１】図１１は、図１０に示された断面構造に代
わり得るもう１つの断面構造の例を説明するための概略
図である。図１１（Ａ）の構造は、図１０（Ａ）のもの
に類似しているが、光電変換素子ＰＤ１とＰＤ３の表面
に形成された付加的な浅い不純物層２を含んでいる。そ
れらの付加的な不純物層２は光電変換素子の導電型（た
とえばＮ型）と逆の導電型（たとえばＰ型）を有してい
る。
【００３２】図１１（Ｂ）は、図１１（Ａ）の構造によ
って実現される光電変換素子ＰＤ１〜ＰＤ３に関するポ
テンシャル図である。光電変換素子ＰＤ１とＰＤ３は、
逆導電型の不純物層２の存在によって、リセット時に完
全に空乏化され、ポテンシャルが一定値に固定される。
逆導電型不純物層２を含まない光電変換素子ＰＤ２のポ
テンシャルは、リセット用ＭＯＳトランジスタ７５のド
レイン電圧で制御することができ、光電変換素子ＰＤ１
とＰＤ３のポテンシャルより深く設定される。
【００３３】光電変換素子ＰＤ１とＰＤ２との間で信号
電荷が合成されるとき、図１１（Ｃ）において図解され
ているように、光電変換素子ＰＤ１とＰＤ２の間でＭＯ
Ｓトランジスタ７４がＯＮ状態にされ、浅いポテンシャ
ルの光電変換素子ＰＤ１から深いポテンシャルの光電変
換素子ＰＤ２へ信号電荷Ｑｓｉｇ１が転送される。
【００３４】その後、図１１（Ｄ）に示されているよう
に、光電変換素子ＰＤ１とＰＤ２との間のＭＯＳトラン
ジスタ７４がＯＦＦ状態にされれば、深いポテンシャル
の光電変換素子ＰＤ２内に２行分の信号電荷Ｑｓｉｇ１
＋Ｑｓｉｇ２が蓄えられ、増幅用ＭＯＳトランジスタ７
２のゲート電位Ｖｇ′は次式で表わされる値となる。
【００３５】 Ｖｇ′＝（Ｑｓｉｇ１＋Ｑｓｉｇ２）／Ｃｐｄ ＝Ｖｓｉｇ１＋Ｖｓｉｇ２ すなわち、ゲート電位Ｖｇ′の変化は２画素分の電位変
化が加算されたものになり、増幅用ＭＯＳトランジスタ
７２のチャンネルコンダクタンスが大きく変化するの
で、２画素の信号電荷の合成効果が有効に利用され得
る。浅いポテンシャルの光電変換素子ＰＤ１は、電荷の
転送後に再び完全空乏化することによって、図１１
（Ｄ）で示されたポテンシャルに固定され、再び電荷蓄
積を開始する。
【００３６】図１２は、図１１に関連して説明された動
作を実現するためのタイミングチャートである。時刻Ｔ
０において互いに隣接する光電変換素子の電荷が合成さ
れ、時刻Ｔ１において読出が行なわれ、そして時刻Ｔ２
において光電変換素子がリセットされる。
【００３７】図１１（Ａ）の構造では、隣接する光電変
換素子間でポテンシャルの差を設けるために完全空乏化
された光電変換素子（ＰＤ１，ＰＤ３など）と通常の光
電変換素子（ＰＤ２など）との組合せを用いているが、
すべての光電変換素子を完全空乏化された光電変換素子
で形成する場合でも、導電型不純物層の不純物濃度や光
電変換素子の不純物濃度を変えることによって、隣接す
る光電変換素子間でポテンシャルの差を設けることがで
きる。
【００３８】さらに、図１３において図解されているよ
うに、図１１（Ｂ）ないし（Ｄ）に関連して説明された
動作は、図１０（Ａ）の構造を有するイメージセンサに
おいても可能である。図１３（Ａ）は図１０（Ａ）と同
一の構造を示している。図１３（Ｂ）ないし（Ｄ）に示
された動作は図１１（Ａ）ないし（Ｄ）のものに対応し
ており、図１１（Ｅ）はリセット後の状態を示してい
る。
【００３９】光電変換素子ＰＤ１とＰＤ３のリセットレ
ベルは、ゲート電極７４の電位で形成されるポテンシャ
ルＶｘで定められる（図１３（Ｃ）参照）。他方、光電
変換素子ＰＤ２のリセットレベルはリセットＭＯＳトラ
ンジスタ７５のリセット電位Ｖｒｅｓｅｔで定められ、
光電変換素子ＰＤ１とＰＤ３において設定されるポテン
シャルより十分深いレベルに設定される。したがって、
光電変換素子ＰＤ１とＰＤ３からは、高レベルにあるゲ
ート７４によって作られるポテンシャルＶｘ以上の電荷
が読出される。図１３（Ｂ）ないし（Ｅ）において図解
された動作は、それぞれの光電変換素子のリセット時の
ポテンシャルが設定できるように駆動クロックなどのレ
ベルを調整することによって実現され得る。
【００４０】図１４において、本発明のさらに他の実施
例によるイメージセンサが概略的に図解されている。図
１４のイメージセンサは図８のものに類似しているが、
２重のリセット用トランジスタ７５が単一のリセット用
トランジスタ７５ａに置換えられている。すなわち、図
１４のイメージセンサにおいては、図８のものに比べて
リセット用トランジスタの数を半分に減らすことができ
る。図１４のイメージセンサにおいては、画素混合用の
ＭＯＳトランジスタ７４ａとリセット用トランジスタ７
５ａが高いしきい値電圧Ｖｔｈを有している。
【００４１】図１５は、図１４のイメージセンサの動作
を説明するためのタイミングチャートである。１水平期
間１Ｈの開始時刻Ｔ０後の時刻Ｔ１では画素の合成が行
なわれ、時刻Ｔ２では信号が増幅されて垂直信号線７９
上に読出される。その後、水平スイッチＭＯＳトランジ
スタ８０を順次走査し、垂直信号線７９上に読出された
信号が外部に読出される。光電変換素子ＰＤのリセット
は読出直後の水平帰線期間中の時刻Ｔ３において行なわ
れる。図１５中の符号ＨとＭは、それぞれクロックの高
レベルと中間レベルを表わしており、そのようなレベル
を含むクロックで駆動することによって、光電変換素子
ＰＤのポテンシャルを図１３に示されたように設定する
ことができる。
【００４２】図１６において、本発明のさらに他の実施
例によるイメージセンサが概略的に図解されている。今
までに述べられた実施例によるイメージセンサの動作に
おいては３値のクロックを必要としたが、図１６のイメ
ージセンサでは２値のクロックで動作させられ得る。図
１６のイメージセンサは互いに直列に接続されたリセッ
ト用のＭＯＳトランジスタ５と６を含んでいる。これら
のＭＯＳトランジスタ５と６のゲート電極は互いに異な
った配線に接続されており、トランジスタ５と６が同時
にＯＮ状態になったときにのみ光電変換素子７１がリセ
ットされる。
【００４３】図１７は図１６のイメージセンサの動作を
説明するために１つのコラム中で連続する４つの画素を
示しており、図１８は図１７中の画素の動作を説明する
ためのタイミングチャートである。図１８中の時刻Ｔ０
において画素合成が行なわれ、時刻Ｔ１において信号が
読出される。画素のリセットは読出から２水平期間離れ
た水平期間内の時刻Ｔ３において行なわれる。すなわ
ち、時刻Ｔ３では隣接する垂直選択線ＶＳと画素合成制
御線ＶＴが同時に高レベルに設定され、連続する３つの
光電変換素子（ＰＤ１〜ＰＤ３）が同時にリセットされ
る。ここでは、水平帰線期間Ｈ−ＢＬＫ内のみにリセッ
トクロックを挿入しているが、今までの実施例で示され
ているように１水平期間１Ｈにわたってリセットクロッ
クを挿入することもできる。その場合、Ｖｒｅｓｅｔレ
ベルはトランジスタ７３のしきい値電圧Ｖｔｈより低く
設定される。
【００４４】今まで、光電変換素子ＰＤが半導体基板１
中に形成されるイメージセンサについて説明されたが、
本発明は図１９に示されているように、光電変換素子Ｐ
Ｄのためにアモルファス半導体層を用いる積層型のイメ
ージセンサにも適用され得る。図１９のイメージセンサ
は、Ｐ型半導体基板１、電荷を蓄積するＮ型の不純物層
１１、層間絶縁膜１２、画素電極１３、アモルファスＳ
ｉのようなアモルファス半導体からなる光電変換膜１
４、ＩＴＯのような透明電極１５および画素合成用ＭＯ
Ｓトランジスタ７４を含んでいる。
【００４５】図１９において、画素混合を制御するＭＯ
Ｓトランジスタ７４は、図１０（Ａ）に示されたのと同
様の構造を有するモノリシックタイプのトランジスタと
して示されている。しかし、画素を構成する他のＭＯＳ
トランジスタも必要であるので、高集積化のためには、
画素混合用ＭＯＳトランジスタ７４はできるだけ小さく
形成されることが望ましい。
【００４６】図２０は、光電変換素子ＰＤのためにアモ
ルファス半導体層を利用したイメージセンサのもう１つ
の例を示している。図２０のイメージセンサは図１９の
ものに類似しているが、画素混合制御用のトランジスタ
としてＴＦＴ（薄膜トランジスタ）を有している。すな
わち、図２０のイメージセンサは、ＴＦＴのゲート酸化
膜１６、画素混合制御用ＴＦＴのゲート電極１７、画素
の下地電極１３ａとＴＦＴ１７のチャンネル領域１９を
含んでいてたとえばポリシリコン膜で形成された層１
８、および画素電極１３ａと導電領域１１を接続するた
めの導体２０とを含んでいる。ＴＦＴを画素混合用のト
ランジスタとして用いることにより、ＴＦＴのゲートの
下層に増幅用ＭＯＳトランジスタのゲートまたは垂直選
択用ＭＯＳトランジスタのゲート（図２０において図示
されず）と積層構造にすることができ、イメージセンサ
の集積度を向上させることができる。
【００４７】以下において、図１４のイメージセンサに
関する改善およびそのより好ましい駆動方法について説
明する。
【００４８】図２１において図１４と同一のイメージセ
ンサが示されているが、以後の説明の都合上、幾つかの
符号が変更されている。すなわち、それぞれＡフィール
ドとＢフィールドにおいて信号電荷の混合に関与するＭ
ＯＳトランジスタ７４Ａと７４Ｂは、図１４の画素混合
用ＭＯＳトランジスタ７４ａに対応している。また、信
号線ＶＴＡとＶＴＢは、それぞれ図１４の信号線ＶＳと
ＶＴに対応している。ところで、図２１の画素混合用Ｍ
ＯＳトランジスタ７４Ａと７４Ｂのしきい値電圧が等し
くない場合や、それらのＭＯＳトランジスタの近傍で容
量カップリングに不均等性がある場合、図２１のイメー
ジセンサを図１５に示されているようなタイミングチャ
ートに従って駆動すれば表示画面上においてＡフィール
ドとＢフィールドとの間でフィールドフリッカを生じる
ことがある。
【００４９】図２２は、図２１のイメージセンサを図１
５に示されているようなタイミングチャートに従って駆
動する場合において、光電変換素子ＰＤのコラムに沿っ
た断面中のポテンシャル変化を概略的に示している。こ
の図においては、Ａフィールドの読出のときに信号電荷
の混合のために用いられるＡグループのＭＯＳトランジ
スタ７４Ａは、Ｂフィールドの読出のときに信号電荷の
混合のために用いられるＢグループのＭＯＳトランジス
タ７４Ｂに比べて高いしきい値電圧を有している。図２
２（Ａ１）と（Ａ２）はＡフィールドにおいて光電変換
素子ＰＤ３から信号電荷を読出す動作を表わし、図２２
（Ｂ１）と（Ｂ２）はＢフィールドの読出動作を表わし
ている。また、図２２において、垂直走査の方向は左か
ら右に向っている。
【００５０】まず図２２（Ａ１）において、光電変換素
子ＰＤ２，ＰＤ３およびＰＤ４においてそれぞれ電荷
（Ｑａ＋ΔＱａ），Ｑｃ、および（Ｑｂ＋ΔＱｂ）が蓄
積されているとする。ここで、画素混合用ＭＯＳトラン
ジスタ７４Ａ2 が選択されて導通状態にされれば、図２
２（Ａ２）中の矢印で示されているように、光電変換素
子ＰＤ２内に蓄積された電荷Ｑａが光電変換素子ＰＤ３
内へ混合される。このとき、光電変換素子ＰＤ２の右側
にあるトランジスタ７４Ａ2 は左側にあるトランジスタ
７４Ｂ1 より高いしきい値電圧を有しているので、光電
変換素子ＰＤ２内には残留電荷ΔＱａが残される。そし
て、光電変換素子ＰＤ３内で混合された信号電荷Ｑｓｉ
ｇは、電荷ＱａとＱｂを含む。同様に、光電変換素子Ｐ
Ｄ４内の電荷Ｑｂが光電変換素子ＰＤ５内に混合された
後において、光電変換素子ＰＤ４内には残留電荷ΔＱｂ
が存在する。
【００５１】その後のＢフィールドにおいては、１フィ
ールド期間の電荷蓄積動作によって、光電変換素子ＰＤ
３とＰＤ４内にはそれぞれ電荷Ｑｃと（Ｑｂ＋ΔＱｂ）
が蓄積される。ところが光電変換素子ＰＤ４内において
は、前のＡフィールドにおいて残された残留電荷ΔＱｂ
が存在しているので、図２２（Ｂ１）に示されているよ
うに、光電変換素子ＰＤ４内には電荷（Ｑｂ＋２ΔＱ
ｂ）が蓄積されていることになる。なお図２２（Ｂ１）
において、光電変換素子ＰＤ２内の電荷は既に光電変換
素子ＰＤ１内に混合されている。
【００５２】ここで、図２２（Ｂ２）におけるように画
素混合用ＭＯＳトランジスタ７４Ｂ2 が導通状態にされ
れば、矢印で示されているように、光電変換素子ＰＤ４
内の電荷（Ｑｂ＋２ΔＱｂ）が光電変換素子ＰＤ３内へ
混合される。すなわち、光電変換素子ＰＤ３から読出さ
れる信号電荷Ｑｓｉｇは電荷（Ｑｂ＋Ｑｃ＋２ΔＱｂ）
を含んでいる。
【００５３】すなわち、Ａフィールドにおいて光電変換
素子ＰＤ３から読出される信号電荷はＱｓｉｇ＝Ｑａ＋
Ｑｂであるのに対して、Ｂフィールドにおいて光電変換
素子ＰＤ３から読出される信号電荷はＱｓｉｇ＝Ｑｂ＋
Ｑｃ＋２ΔＱｂとなる。したがって、ＡフィールドとＢ
フィールドで読出される信号電荷において残留電荷に基
づく電荷の差２ΔＱｂを生じ、その電荷の差２ΔＱｂは
フィールドフリッカの原因となる。
【００５４】さらに、図２２（Ａ２）と（Ｂ２）の比較
からわかるように、Ａフィールドにおいて光電変換素子
ＰＤ３内の信号電荷を読出すときには光電変換素子ＰＤ
４内に蓄積電荷（Ｑｂ＋ΔＱｂ）が存在しているのに対
して、Ｂフィールドで光電変換素子ＰＤ３内の信号電荷
を読出すときには光電変換素子ＰＤ４内に蓄積電荷が存
在していない。したがって、信号電荷の読出に関係する
リード線およびトランジスタの接合やゲート等に関する
カップリング容量がフィールド間で異なることになり、
このようなカップリング容量の不均等もフィールドフリ
ッカの原因となり得る。
【００５５】そこで、図２３は、上述のようなフィール
ドフリッカの低減を目的とした本発明によるさらに他の
実施例を図解している。図２３は図２２に類似したポテ
ンシャル変化を示しているが、図２３においては、図２
１のイメージセンサは図２４のタイミングチャートに従
って動作させられている。また、図２３においては、Ａ
グループのトランジスタ７４Ａが、Ｂグループのトラン
ジスタ７４Ｂに比べて低いしきい値電圧を有している。
【００５６】まず、図２４のＡフィールドの時刻Ｔ０に
おいて、図２３（Ａ１）に示されているように、光電変
換素子ＰＤ２，ＰＤ３，およびＰＤ４内にそれぞれ（Ｑ
ａ＋ΔＱａ），Ｑｃ，および（Ｑｂ＋ΔＱｂ）の電荷が
蓄積されている。すなわち、時刻Ｔ０は１フィールド期
間の電荷蓄積動作の後の時刻である。
【００５７】次に、時刻Ｔ１において、信号線ＶＴＡ２
がＨレベルにされ、図２３（Ａ２）に示されているよう
に、信号電荷混合用ＭＯＳトランジスタ７４Ａ2 が導通
状態となる。したがって、光電変換素子ＰＤ２内の信号
電荷が実線の矢印Ｔ１で示されているように光電変換素
子３内へ混合される。このとき、光電変換素子ＰＤ２の
右側にあるトランジスタ７４Ａ2 が左側にあるトランジ
スタ７４Ｂ1 に比べて低いしきい値電圧を有しているの
で、光電変換素子ＰＤ２内には残留電荷が存在しない。
したがって、光電変換素子ＰＤ３内で混合された信号電
荷はＱｓｉｇ＝Ｑａ＋Ｑｃ＋ΔＱａになる。
【００５８】図２４の時刻Ｔ２において信号線ＶＴＢ１
がＨレベルにされれば、図２３（Ａ２）に示されている
ように光電変換素子ＰＤ２の左側にあるトランジスタ７
４Ｂ1 が導通状態になり、破線の矢印Ｔ２で示されてい
るように残留電荷（この場合には存在しない）の掃き出
し動作が行なわれる。
【００５９】時刻Ｔ３においては、信号線ＶＬ２とＶＴ
Ａ２がＭレベルに設定されている間に、信号線Ｈ１をＨ
レベルにすることによって水平ＭＯＳトランジスタ８０
が選択され、光電変換素子ＰＤ３内の信号電荷Ｑｓｉｇ
が読出される。
【００６０】そして、１水平期間経過後の時刻Ｔ４にお
いて、信号線ＶＬ２がＨレベルにされ、光電変換素子Ｐ
Ｄ３がリセットされて電荷蓄積を再開する。言い換えれ
ば、光電変換素子ＰＤ２とＰＤ３との間の信号電荷の混
合から光電変換素子ＰＤ３内の信号電荷の読出が行なわ
れる間、光電変換素子ＰＤ１に関してはリセット動作が
行なわれている。また、光電変換素子ＰＤ４内の蓄積電
荷（Ｑｂ＋ΔＱｂ）は、トランジスタ７４Ａ3 が導通状
態にされることによって光電変換素子ＰＤ５内へ混合さ
れ、光電変換素子ＰＤ４内に残留電荷が残ることはな
い。
【００６１】１フィールド期間の電荷蓄積動作の後のＢ
フィールドにおいては、前のＡフィールドの場合と同様
に、光電変換素子ＰＤ２，ＰＤ３，およびＰＤ４内に電
荷（Ｑａ＋ΔＱａ），Ｑｃ，および（Ｑｂ＋ΔＱｂ）が
蓄積される。図２３（Ｂ１）は、Ｂフィールドの時刻Ｔ
０におけるポテンシャル状態を表わしている。光電変換
素子ＰＤ２内の蓄積電荷Ｑａは既に光電変換素子ＰＤ１
内へ混合されており、残留電荷ΔＱａは光電変換素子Ｐ
Ｄ３内へ混合されている。他方、光電変換素子ＰＤ４内
においては、前のＡフィールドにおける残留電荷が存在
しないので、１フィールド期間内に蓄積された電荷（Ｑ
ｂ＋ΔＱｂ）のみが存在している。
【００６２】時刻Ｔ１において、信号線ＶＴＢ２がＨレ
ベルにされ、図２３（Ｂ２）に示されているようにトラ
ンジスタ７４Ｂ2 が導通状態になり、光電変換素子ＰＤ
４内の蓄積電荷Ｑｂは実線の矢印Ｔ１で示されているよ
うに光電変換素子ＰＤ３内へ混合される。このとき、光
電変換素子ＰＤ４の左側にあるトランジスタ７４Ｂ2が
右側にあるトランジスタ７４Ａ3 に比べて高いしきい値
電圧を有しているので、光電変換素子ＰＤ４内には残留
電荷ΔＱｂが残される。したがって、光電変換素子ＰＤ
３内で混合された信号電荷はＱｓｉｇ＝Ｑｂ＋Ｑｃ＋Δ
Ｑａとなる。
【００６３】時刻Ｔ２において信号線ＶＴＡ３がＨレベ
ルにされ、トランジスタ７４Ａ3 が導通状態にされるこ
とによって、光電変換素子ＰＤ４内の残留電荷ΔＱｂは
破線の矢印Ｔ２で示されているように光電変換素子ＰＤ
５内へ掃き出される。
【００６４】図２３（Ａ２）と（Ｂ２）からわかるよう
に、光電変換素子ＰＤ３から読出される信号電荷はＡフ
ィールドにおいてＱｓｉｇ＝Ｑａ＋Ｑｃ＋ΔＱａであ
り、ＢフィールドにおいてＱｓｉｇ＝Ｑｂ＋Ｑｃ＋ΔＱ
ａである。すなわち、ＡフィールドとＢフィールドにお
いて読出される信号電荷はいずれも等しい残留電荷ΔＱ
ａを含んでいるので、残留電荷に起因するフィールドフ
リッカが生じることがない。
【００６５】図２５は図２３に類似しているが、図２５
はＡグループのＭＯＳトランジスタ７４ＡがＢグループ
のＭＯＳトランジスタ７４Ｂに比べて高いしきい値電圧
を有している場合を示している。Ａフィールドにおいて
は、図２５（Ａ１）に示されているように図２４の時刻
Ｔ０において、光電変換素子ＰＤ２，ＰＤ３，およびＰ
Ｄ４内にそれぞれ電荷（Ｑａ＋ΔＱａ），Ｑｃ，および
（Ｑｂ＋ΔＱｂ）が蓄積されている。
【００６６】図２５（Ａ２）に示されているように、時
刻Ｔ１において光電変換素子ＰＤ２内の電荷Ｑａが光電
変換素子ＰＤ３内へ混合される。このとき、ＰＤ２の右
側にあるトランジスタ７４Ａ2 が左側にあるトランジス
タ７４Ｂ1 に比べて高いしきい値電圧を有しているの
で、光電変換素子ＰＤ２内には残留電荷ΔＱａが残る。
すなわち、光電変換素子ＰＤ３内で混合された信号電荷
はＱｓｉｇ＝Ｑａ＋Ｑｃとなる。
【００６７】その後、時刻Ｔ２において、ＰＤ２内の残
留電荷ΔＱａが光電変換素子ＰＤ１内へ掃き出される。
このとき、光電変換素子ＰＤ１はリセット状態にあるの
で、残留電荷ΔＱａは捨てられる。同様に、光電変換素
子ＰＤ４内の残留電荷ΔＱｂは、光電変換素子ＰＤ３が
リセット状態にあるときに掃き出されて捨てられる。す
なわち、Ａフィールドの走査の終わった後に、光電変換
素子ＰＤ４内に残留電荷は存在しない。
【００６８】図２５（Ｂ１）はＢフィールドの時刻Ｔ０
におけるポテンシャル状態を示している。この状態にお
いて、光電変換素子ＰＤ２内の蓄積電荷（Ｑａ＋ΔＱ
ａ）は既に光電変換素子ＰＤ１内へ混合されており、Ｐ
Ｄ２内には残留電荷が存在していない。他方、光電変換
素子ＰＤ４内においては、前のＡフィールドにおいて残
留電荷ΔＱｂが残されていないので、１フィールド期間
に蓄積された電荷（Ｑｂ＋ΔＱｂ）が存在している。
【００６９】図２５（Ｂ２）に示されているように、時
刻Ｔ１において、光電変換素子ＰＤ４内の蓄積電荷（Ｑ
ｂ＋ΔＱｂ）が光電変換素子ＰＤ３内へ混合される。こ
のとき、光電変換素子ＰＤ４の左側にあるトランジスタ
７４Ｂ2 が右側にあるトランジスタ７４Ａ3 に比べて低
いしきい値電圧を有しているので、光電変換素子ＰＤ４
内には残留電荷が残らない。すなわち、光電変換素子Ｐ
Ｄ３内で混合された信号電荷はＱｓｉｇ＝Ｑｂ＋Ｑｃ＋
ΔＱｂとなる。
【００７０】図２５（Ａ２）と（Ｂ２）からわかるよう
に、ＡフィールドとＢフィールドにおいて光電変換素子
ＰＤ３から読出される信号電荷は、それぞれＱｓｉｇ＝
Ｑａ＋ＱｃおよびＱｓｉｇ＝Ｑｂ＋Ｑｃ＋ΔＱｂであ
る。すなわち、Ｂフィールドの読出においてはＡフィー
ルドの読出に比べて信号電荷が残留電荷ΔＱｂ分だけ余
分に含んでいることになる。しかし、図２５（Ｂ２）の
信号電荷に含まれる残留電荷ΔＱｂは、図２２（Ｂ２）
の信号電荷に含まれる残留電荷２ΔＱｂの半分であり、
信号電荷に含まれる残留電荷に起因するフィールドフリ
ッカが半減されることがわかる。
【００７１】ここで、図２３と図２５の比較からわかる
ように、Ａグループの画素混合用ＭＯＳトランジスタ７
４ＡはＢグループのトランジスタ７４Ｂに比べて低いし
きい値電圧を有することが望ましい。Ａグループのトラ
ンジスタ７４ＡがＢグループのトランジスタ７４Ｂに比
べて低いしきい値電圧を有するためには、Ａグループの
トランジスタ７４Ａのチャンネル長さをＢグループのト
ランジスタ７４Ｂのものより短くしてやればよい。この
ようなチャンネル長さの制御は、製造工程を増やすこと
なく容易に行ない得ることが理解されよう。この代わり
に、Ａグループのトランジスタ７４Ａのしきい値電圧を
Ｂグループのトランジスタ７４Ｂより低くするために、
Ａグループのトランジスタ７４Ａのチャンネル幅をＢグ
ループのトランジスタ７４Ｂより広くしてもよい。ＭＯ
Ｓトランジスタのチャンネル幅も、製造工程を増やすこ
となく容易に制御し得ることが理解されよう。
【００７２】さらに、Ａグループのトランジスタ７４Ａ
の制御信号ＶＴＡの電圧をＢグループのトランジスタ７
４Ｂの制御信号ＶＴＢより高く設定することによって、
Ａグループのトランジスタ７４Ａのしきい値電圧をＢグ
ループのトランジスタ７４Ｂのしきい値電圧より低くし
たのと同等の効果が得られることも理解されよう。
【００７３】図２６と図２７を参照して、さらに他の実
施例によるイメージセンサの駆動方法が説明される。図
２６は図２５と同様なポテンシャル図を示しているが、
図２７のタイミングチャートに従った動作を表わしてい
る。
【００７４】まずＡフィールドの時刻Ｔ１において、信
号線ＶＴＡ２がＨレベルにされてトランジスタ７４Ａ2
が導通状態になり、光電変換素子ＰＤ２内の蓄積電荷Ｑ
ａが光電変換素子ＰＤ３内へ混合される。このとき、光
電変換素子ＰＤ３内で電荷ＱａとＱｃが混合され、光電
変換素子ＰＤ２内には残留電荷ΔＱａが残される。時刻
Ｔ２において、信号線ＶＴＢ１がＨレベルにされてトラ
ンジスタ７４Ｂ1 が導通状態になり、光電変換素子ＰＤ
２内の残留電荷ΔＱａが光電変換素子ＰＤ１内に掃き出
される。この時刻Ｔ２における状態が図２６（Ａ１）に
おいて示されている。
【００７５】同様に、次の水平期間の時刻Ｔ３におい
て、信号線ＶＴＡ３がＨレベルにされてトランジスタ７
４Ａ3 が導通状態になり、実線の矢印Ｔ３によって示さ
れているように、光電変換素子ＰＤ４内の蓄積電荷Ｑｂ
が光電変換素子ＰＤ５内へ混合される。時刻Ｔ４におい
て信号線ＶＴＢ２がＨレベルにされてトランジスタ７４
Ｂ2 が導通状態になり、破線の矢印Ｔ４で示されている
ように、光電変換素子ＰＤ４内の残留電荷ΔＱｂが光電
変換素子ＰＤ３内へ掃き出される。すなわち、光電変換
素子ＰＤ３内において混合された信号電荷はＱｓｉｇ＝
Ｑａ＋Ｑｃ＋ΔＱｂとなる。
【００７６】その後の時刻Ｔ５において、信号線ＶＬ２
とＶＴＡ２が中間レベルにされている間に信号線Ｈ１が
Ｈレベルにされ、水平ＭＯＳトランジスタ８０を介して
信号電荷Ｑｓｉｇが読出される。このとき、信号線ＶＬ
１がＨレベルにされており、光電変換素子ＰＤ１はリセ
ット状態にある。
【００７７】次にＢフィールドの時刻Ｔ１においては、
信号線ＶＴＢ２がＨレベルにされてトランジスタ７４Ｂ
2 が導通状態になり、光電変換素子ＰＤ４内の蓄積電荷
（Ｑｂ＋ΔＱｂ）が光電変換素子ＰＤ３内へ混合され
る。このとき、ＰＤ３内において混合された電荷は（Ｑ
ｂ＋Ｑｃ＋ΔＱｂ）となる。この状態が、図２６（Ｂ
１）において示されている。
【００７８】同様に次の水平期間の時刻Ｔ３において、
信号線ＶＴＢ３がＨレベルにされてトランジスタ７４Ｂ
3 が導通状態になり、光電変換素子ＰＤ６内の蓄積電荷
が光電変換素子ＰＤ５内へ混合される。時刻Ｔ４におい
て信号線ＶＴＡ２がＨレベルにされてトランジスタ７４
Ａ2 が導通状態になり、光電変換素子ＰＤ２内の残留電
荷（この場合には存在しない）が光電変換素子ＰＤ３内
へ掃き出される。
【００７９】その後、時刻Ｔ５において信号線Ｈ１がＨ
レベルにされ、水平ＭＯＳトランジスタ８０を介して光
電変換素子ＰＤ３内の信号電荷Ｑｓｉｇ＝Ｑａ＋Ｑｃ＋
ΔＱｂが読出される。このとき、信号線ＶＬ１がＨレベ
ルにされており、光電変換素子ＰＤ１はリセット状態に
されている。
【００８０】図２６（Ａ２）と（Ｂ２）からわかるよう
に、ＡフィールドとＢフィールドにおいて信号電荷Ｑｓ
ｉｇ中に含まれる残留電荷に差がなく、残留電荷に起因
するフィールドフリッカがなくなることが理解されよ
う。また、図２６（Ａ２）と（Ｂ２）からわかるよう
に、信号電荷が読出される光電変換素子ＰＤ３の両側に
存在する光電変換素子ＰＤ２とＰＤ４内には残留電荷が
存在していない。したがって、カップリング容量の不均
等に基づくフィールドフリッカも減少させられ得ること
が理解されよう。
【００８１】図２６においてはＡグループのＭＯＳトラ
ンジスタ７４ＡがＢグループのＭＯＳトランジスタ７４
Ｂに比べて高いしきい値電圧を有する場合が説明された
が、逆の場合にも同様な効果が得られることが図２８か
ら容易に理解されよう。
【００８２】図２９と図３０を参照して、さらに他の実
施例によるイメージセンサの駆動方法が説明される。図
２９は図２５に類似したポテンシャル図を示している
が、図３０のタイミングチャートに従った動作を表わし
ている。
【００８３】図２９（Ａ１）のＡフィールドにおいて、
光電変換素子ＰＤ２，ＰＤ３，およびＰＤ４内に電荷が
蓄積されている状態が示されている。図２９（Ａ２）に
表わされているように、時刻Ｔ１において信号線ＶＴＡ
２が高レベルにされてトランジスタ７４Ａ2 が導通状態
になり、光電変換素子ＰＤ２内の蓄積電荷Ｑａが光電変
換素子ＰＤ３内へ混合される。このとき、光電変換素子
ＰＤ２の右側にあるトランジスタ７４Ａ2 は左側にある
トランジスタ７４Ｂ1 に比べて高いしきい値電圧を有し
ているので、光電変換素子ＰＤ２内には残留電荷ΔＱａ
が残される。
【００８４】時刻Ｔ２において、信号線ＶＴ１とＶＴＢ
１がＨレベルにされて光電変換素子ＰＤ１の両側にある
トランジスタ７４Ａ1 と７４Ｂ1 が導通状態にされ、光
電変換素子ＰＤ２内の残留電荷ΔＱａが光電変換素子Ｐ
Ｄ１内へ掃き出される。そして、時刻Ｔ３において信号
線ＶＬ２とＶＴＡ２が中間レベルにされている間に、信
号線Ｈ１がＨレベルにされて、水平ＭＯＳトランジスタ
８０を介して光電変換素子ＰＤ３から信号電荷Ｑｓｉｇ
＝Ｑａ＋Ｑｃが読出される。このとき、信号線ＶＬ１が
Ｈレベルにされており、光電変換素子ＰＤ１はリセット
状態にある。
【００８５】図２９（Ｂ１）に示されたＢフィールドに
おいて、光電変換素子ＰＤ２内の蓄積電荷は既に光電変
換素子ＰＤ１内へ混合されている。時刻Ｔ１において、
信号線ＶＴＢ２がＨレベルにされてトランジスタ７４Ｂ
2 が導通状態になり、光電変換素子ＰＤ４内の蓄積電荷
（Ｑｂ＋ΔＱｂ）が光電変換素子ＰＤ３内へ混合され
る。この場合、図２９（Ｂ２）に示されているように、
光電変換素子ＰＤ４内には残留電荷が存在せず、光電変
換素子ＰＤ３内で混合された信号電荷はＱｓｉｇ＝Ｑｂ
＋Ｑｃ＋ΔＱｂとなる。時刻Ｔ２において、Ａフィール
ドの場合と同様に、信号線ＶＴＡ１とＶＴＢ１がＨレベ
ルにされ、光電変換素子ＰＤ１内へ残留電荷（この場合
には存在せず）が掃き出される。時刻Ｔ３において、信
号線Ｈ１がＨレベルにされて水平ＭＯＳトランジスタ８
０を介して光電変換素子ＰＤ３から信号電荷Ｑｓｉｇが
読出される。
【００８６】図２９（Ａ２）と（Ｂ２）からわかるよう
に、Ｂフィールドにおいて読出される信号電荷はＡフィ
ールドにおいて読出される信号電荷に比べて残留電荷Δ
Ｑｂを余分に含んでいる。ところで、図２２の駆動方法
においては、Ｂフィールドの信号電荷は残留電荷２ΔＱ
ｂを含んでいる。すなわち、図２９の実施例による駆動
方法は、図２２の駆動方法に比べて残留電荷に起因する
フィールドフリッカを半減させ得ることが理解されよ
う。
【００８７】図２９の実施例においては、Ａグループの
ＭＯＳトランジスタ７４ＡがＢグループのＭＯＳトラン
ジスタ７４Ｂに比べて高いしきい値電圧を有する場合が
説明されたが、逆の場合にも同様な効果が得られること
が図３１から容易に理解されよう。
【００８８】図２３から図３１に示された実施例におい
て、信号電荷の混合または残留電荷の掃き出しのときに
信号線ＶＴＡまたはＶＴＢがＨレベルにされている間、
そのＨレベルにされている信号線ＶＴＡまたはＶＴＢに
近接する複数の電源供給線ＶＬはそれぞれＨレベル，Ｍ
レベル，およびＬレベルにされている（たとえば図２４
の時刻Ｔ１およびＴ２を参照）。近接する複数の電源供
給線ＶＬの電位が互いに異なるとき、Ｈレベルにされて
いる信号線ＶＴＡまたはＶＴＢの電位が電源供給線ＶＬ
との容量カップリングによって影響を受ける。信号線Ｖ
ＴＡまたはＶＴＢのＨレベルにおける電位の変動は画素
混合用トランジスタ７４Ａまたは７４Ｂの導通状態に影
響を及ぼし、フィールド間のフリッカを増大させる傾向
にある。
【００８９】したがって、Ｈレベルにされている信号線
ＶＴＡまたはＶＴＢに近接する複数の電源供給線ＶＬの
電位は互いに等しく（好ましくはＬレベルに）されるこ
とが望ましい。
【００９０】たとえば、図３２は図２４に変わり得るタ
イミングチャートを示している。図３２のタイミングチ
ャートは図２４のものに類似しているが、電源供給線Ｖ
Ｌの信号のみが一部変更されている。すなわち、信号線
ＶＴＡとＶＴＢのいずれかがＨレベルにあるとき、その
信号線ＶＴＡまたはＶＴＢの近傍にある複数の電源線Ｖ
ＬがＬレベルにされている。
【００９１】
【発明の効果】以上のように、本発明によれば、２行混
合読出が可能でかつ集積度の高い増幅型イメージセンサ
とその好ましい駆動方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による固体撮像素子を概略的
に示す回路図である。
【図２】図１の固体撮像素子の動作を説明するための部
分回路図である。
【図３】図２に示された固体撮像素子の動作を制御する
ためのタイミングチャートである。
【図４】本発明の他の実施例による固体撮像素子を概略
的に示す回路図である。
【図５】本発明のさらに他の実施例による固体撮像素子
を概略的に示す回路図である。
【図６】本発明のさらに他の実施例による固体撮像素子
を概略的に示す回路図である。
【図７】本発明のさらに他の実施例による固体撮像素子
を概略的に示す回路図である。
【図８】図８の固体撮像素子の動作を説明するための部
分回路図である。
【図９】図８に示された固体撮像素子の動作を制御する
ためのタイミングチャートである。
【図１０】図８に示された固体撮像素子中の線Ｘ−Ｘに
沿った断面構造の一例を説明するための概略図である。
【図１１】図１０に示された断面構造に代わり得るもう
１つの断面構造の例を説明するための概略図である。
【図１２】図１１の構造における動作を制御するための
タイミングチャートである。
【図１３】図１０（Ａ）の構造における他の動作を説明
するための図である。
【図１４】本発明のさらに他の実施例による固体撮像素
子を概略的に示す部分回路図である。
【図１５】図１４の固体撮像素子の動作を制御するため
のタイミングチャートである。
【図１６】本発明のさらに他の実施例による固体撮像素
子を概略的に示す回路図である。
【図１７】図１６の固体撮像素子の動作を説明するため
の部分回路図である。
【図１８】図１７の固体撮像素子の動作を制御するため
のタイミングチャートである。
【図１９】光電変換素子のためにアモルファス半導体層
を用いた固体撮像素子の一例を概略的に示す断面図であ
る。
【図２０】光電変換のためにアモルファス半導体層を用
いた固体撮像素子のもう１つの例を概略的に示す断面図
である。
【図２１】図１４の固体撮像素子における参照符号が一
部変更された部分回路図である。
【図２２】図１５に示されているようなタイミングチャ
ートに従って図２１の固体撮像素子を駆動する場合の動
作を説明するためのポテンシャル図である。
【図２３】本発明のさらに他の実施例により図２１の固
体撮像素子を駆動する方法を説明するためのポテンシャ
ル図である。
【図２４】図２３に示された動作を実現するためのタイ
ミングチャートである。
【図２５】図２３と同様に、図２４のタイミングチャー
トによって実現される動作を表わすポテンシャル図であ
る。
【図２６】本発明のさらに他の実施例により図２１の固
体撮像素子を駆動する方法を説明するためのポテンシャ
ル図である。
【図２７】図２６の動作を実現するためのタイミングチ
ャートである。
【図２８】図２６と同様に、図２７のタイミングチャー
トによって実現される動作を表わすポテンシャル図であ
る。
【図２９】本発明のさらに他の実施例により図２１の固
体撮像素子を駆動する方法を説明するためのポテンシャ
ル図である。
【図３０】図２９の動作を実現するためのタイミングチ
ャートである。
【図３１】図２９と同様に、図３０のタイミングチャー
トによって実現され得る動作を表わすポテンシャル図で
ある。
【図３２】本発明のさらに他の実施例により図２１の固
体撮像素子を駆動する方法を説明するためのタイミング
チャートである。
【図３３】従来の増幅読出型固体撮像素子を概略的に示
す回路図である。
【図３４】図３３の固体撮像素子の動作を説明するため
の部分的な回路図である。
【図３５】図３４の固体撮像素子における動作を制御す
るためのタイミングチャートである。
【符号の説明】
３１、７１ 光電変換素子 ３２、７２ 増幅読出用ＭＯＳトランジスタ ３３、７３ 画素選択用ＭＯＳトランジスタ ３４ リセット用ＭＯＳトランジスタ ４３、４３ａ、４３ｂ、７５、７５ａ 高いしきい値
電圧Ｖｔｈを有するリセット用ＭＯＳトランジスタ ７４、７４ａ、７４Ａ、７４Ｂ 画素混合用ＭＯＳトラ
ンジスタ ３５、７６ 水平電源線 ３６、７７ 垂直選択線 ３７、７９ 垂直信号線 ３８、８０ 水平選択ＭＯＳトランジスタ １ 半導体基板 ２ 表面不純物層 １１ 導電層 １２ 層間絶縁膜 １３ 画素電極 １４ アモルファス半導体層 １５ 透明電極 １６ ゲート酸化膜 １７ ＴＦＴのゲート電極 １８ ポリシリコン層 １９ チャンネル領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年３月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１３
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１４
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１５
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１７
【補正方法】変更
【補正内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】図３３は、従来の増幅型イメージセンサの
典型的な一例を示す回路図である。このイメージセンサ
は、たとえばＰＮ接合で形成された光電変換素子３１、
増幅用ＭＯＳトランジスタ３２、垂直選択用ＭＯＳトラ
ンジスタ３３、光電変換素子をリセットするためのＭＯ
Ｓトランジスタ３４、それらの機能素子３１〜３４を含
む画素に電源を供給する水平電源線３５、垂直方向に配
列された画素を選択するための垂直選択線３６、垂直方
向に配置された垂直信号線３７、水平方向に配列された
画素を選択するための水平選択用ＭＯＳトランジスタ３
８、水平信号線３９、信号電流を電圧に変換するための
Ｉ／Ｖ変換アンプ４０、水平走査回路４１、および垂直
走査回路４２を含んでいる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】図３４は、図３３のイメージセンサにおけ
る任意の１つの画素の動作を説明するための回路図であ
り、図３５は、図３４の画素の動作を説明するためのタ
イミングチャートである。図３４において種々の参照符
号で表わされたそれぞれの位置における信号は、図３５
において同一の参照符号で表わされている。図３５にお
いて、期間１Ｈは通常のテレビ方式における１水平期間
であって、期間Ｈ−ＢＬＫは水平帰線期間であり、そし
て、期間Ｒｅａｄ−Ｏｕｔは信号読出期間に相当する。
また、クロックＶ１およびクロックＨ１は、それぞれ垂
直走査回路４２および水平走査回路４１に供給されるク
ロックを模式的に表わしている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】ところで、従来のイメージセンサでは、画
素アレイ内に配置される配線数を減らして集積度を高め
るために、図３３に示されているように、光電変換素子
３１のリセットは次の行の垂直選択線３６によって行な
われる。したがって、図３３のイメージセンサにおいて
は、Ａフィールドを読出すために第１の画素グループを
走査している間に第２の画素グループがリセットされて
しまい、第２画素グループ中の信号電荷が利用され得な
い。同様に、Ｂフィールドを読出すために第２の画素グ
ループを走査している間に第１の画素グループがリセッ
トされてしまい、第１画素グループの信号電荷が利用さ
れ得ない。すなわち、図３３の増幅型イメージセンサに
おいては、信号強度を改善するためにＣＣＤイメージセ
ンサでは実現されている２行混合読出が不可能となって
いる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 克 東京都世田谷区砧１丁目10番11号 日本放 送協会放送技術研究所内 (72)発明者 山脇 正雄 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 山本 秀和 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 川島 光 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 村田 直文 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 複数の画素を含む固体撮像素子であっ
    て、前記画素の各々は、 光電変換素子と、 前記光電変換素子にゲートが接続された第１のＭＯＳト
    ランジスタと、 前記第１ＭＯＳトランジスタに直列に接続された第２の
    ＭＯＳトランジスタと、 前記光電変換素子に直列に接続された第３のＭＯＳトラ
    ンジスタとを含み、 前記第３ＭＯＳトランジスタのしきい値電圧は第２ＭＯ
    Ｓトランジスタのしきい値電圧より高く設定されている
    ことを特徴とする固体撮像素子。
  2. 【請求項２】 前記複数の画素は水平方向に沿った複数
    の行と垂直方向に沿った複数のコラムを含むマトリクス
    状に配置されており、前記コラムのそれぞれに沿った複
    数の垂直信号線と前記垂直信号線を選択するための複数
    の水平選択用ＭＯＳトランジスタがさらに設けられてお
    り、前記第２トランジスタの各々は対応する前記垂直信
    号線に接続されている請求項１に記載の固体撮像素子。
  3. 【請求項３】 前記垂直選択線と前記水平選択用ＭＯＳ
    トランジスタとの間に低インピーダンスアンプがさらに
    設けられていることを特徴とする請求項２に記載の固体
    撮像素子。
  4. 【請求項４】 水平方向に沿った複数の行と垂直方向に
    沿った複数のコラムを含むマトリクス状に配置された複
    数の画素を備えた固体撮像素子であって、 １行おきの第１グループの行に含まれる画素の各々は、 光電変換素子と、 前記光電変換素子にゲートが接続された第１のＭＯＳト
    ランジスタと、 前記第１ＭＯＳトランジスタに直列に接続された第２の
    ＭＯＳトランジスタと、 前記光電変換素子に直列に接続された第３のＭＯＳトラ
    ンジスタとを含み、 他方の１行おきの第２グループの行に含まれる画素の各
    々は光電変換素子を含み、 前記コラム内において隣接する第１グループの光電変換
    素子と第２グループの光電変換素子を接続する第４のＭ
    ＯＳトランジスタがさらに設けられていることを特徴と
    する固体撮像素子。
  5. 【請求項５】 前記第３ＭＯＳトランジスタのしきい値
    電圧は前記第２ＭＯＳトランジスタのしきい値電圧より
    高く設定されていることを特徴とする請求項４に記載の
    固体撮像素子。
  6. 【請求項６】 前記第４ＭＯＳトランジスタのしきい値
    電圧は前記第３ＭＯＳトランジスタのしきい値電圧より
    も高く設定されていることを特徴とする請求項４に記載
    の固体撮像素子。
  7. 【請求項７】 前記第１グループの光電変換素子のエネ
    ルギポテンシャルは前記第２グループの光電変換素子の
    エネルギポテンシャルよりも深く設定されていることを
    特徴とする請求項４に記載の固体撮像素子。
  8. 【請求項８】 前記第３ＭＯＳトランジスタに直列に接
    続された第５のＭＯＳトランジスタをさらに含み、前記
    第３と第５のＭＯＳトランジスタのゲートは互いに異な
    る配線に接続されていることを特徴とする請求項４に記
    載の固体撮像素子。
  9. 【請求項９】 前記第４ＭＯＳトランジスタは薄膜トラ
    ンジスタであることを特徴とする請求項４に記載の固体
    撮像素子。
  10. 【請求項１０】 前記第４ＭＯＳトランジスタは、垂直
    走査の順方向において前記第２グループの行の光電変換
    素子に接続されたＡグループと、垂直走査の逆方向にお
    いて前記第２グループの行の光電変換素子に接続された
    Ｂグループとに分けられており、前記Ａグループの第４
    ＭＯＳトランジスタは前記Ｂグループのものより低いし
    きい値電圧を有していることを特徴とする請求項４に記
    載の固体撮像素子。
  11. 【請求項１１】 前記Ａグループの第４ＭＯＳトランジ
    スタは前記Ｂグループのものに比べて短いチャンネル長
    さを有していることを特徴とする請求項１０に記載の固
    体撮像素子。
  12. 【請求項１２】 前記Ａグループの第４ＭＯＳトランジ
    スタは、前記Ｂグループのものに比べて広いチャンネル
    幅を有していることを特徴とする請求項１０に記載の固
    体撮像素子。
  13. 【請求項１３】 水平方向に沿った複数の行と垂直方向
    に沿った複数のコラムを含むマトリックス状に配置され
    た複数の画素を備え、 １行おきの第１グループの行に含まれる画素の各々は、
    光電変換素子と、前記光電変換素子にゲートが接続され
    た第１のＭＯＳトランジスタと、前記第１ＭＯＳトラン
    ジスタに直列に接続された第２のＭＯＳトランジスタ
    と、前記光電変換素子に直列に接続された第３のＭＯＳ
    トランジスタとを含み、 他方の１行おきの第２グループの行に含まれる画素の各
    々は光電変換素子を含み、 前記コラム内において隣接する第１グループの光電変換
    素子と第２グループの光電変換素子を接続する第４のＭ
    ＯＳトランジスタがさらに設けられている固体撮像素子
    の駆動方法であって、 選択された行の第４ＭＯＳトランジスタを導通状態にし
    て、前記選択された第４ＭＯＳトランジスタに接続され
    た前記第１と第２のグループの光電変換素子内に蓄積さ
    れた信号電荷を前記第１グループの光電変換素子内にお
    いて混合し、 前記選択された第４ＭＯＳトランジスタに接続された前
    記第２グループの光電変換素子の各々が接続された他方
    の第４ＭＯＳトランジスタを導通状態にし、 その後に、前記選択された第４ＭＯＳトランジスタの行
    に接続された前記第１グループの光電変換素子内で混合
    された電荷を読出すステップを含むことを特徴とする固
    体撮像素子の駆動方法。
  14. 【請求項１４】 水平方向に沿った複数の行と垂直方向
    に沿った複数のコラムを含むマトリックス状に配置され
    た複数の画素を備え、 １行おきの第１グループの行に含まれる画素の各々は、
    光電変換素子と、前記光電変換素子にゲートが接続され
    た第１のＭＯＳトランジスタと、前記第１ＭＯＳトラン
    ジスタに直列に接続された第２のＭＯＳトランジスタ
    と、前記光電変換素子に直列に接続された第３のＭＯＳ
    トランジスタとを含み、 他方の１行おきの第２グループの行に含まれる画素の各
    々は光電変換素子を含み、 前記コラム内において隣接する第１グループの光電変換
    素子と第２グループの光電変換素子を接続する第４のＭ
    ＯＳトランジスタがさらに設けられている固体撮像素子
    の駆動方法であって、 選択された行の第４ＭＯＳトランジスタを導通状態にし
    て、前記選択された第４ＭＯＳトランジスタに接続され
    た前記第１と第２のグループの光電変換素子内に蓄積さ
    れた信号電荷を前記第１グループの光電変換素子内にお
    いて混合し、 前記第４ＭＯＳトランジスタの垂直走査の順方向におい
    て前記選択された第４ＭＯＳトランジスタの行の次の行
    の第４ＭＯＳトランジスタを導通状態にして、前記次の
    行の第４ＭＯＳトランジスタに接続された前記第１と第
    ２のグループの光電変換素子内に蓄積された信号電荷を
    前記第１グループの光電変換素子内において混合し、 前記選択された行の第４ＭＯＳトランジスタに接続され
    た前記第１グループの光電変換素子の各々が接続された
    他方の第４ＭＯＳトランジスタを導通状態にし、 その後に、前記選択された第４ＭＯＳトランジスタの行
    に接続された前記第１グループの光電変換素子内で混合
    された電荷を読出すステップを含むことを特徴とする固
    体撮像素子の駆動方法。
  15. 【請求項１５】 水平方向に沿った複数の行と垂直方向
    に沿った複数のコラムを含むマトリックス状に配置され
    た複数の画素を備え、 １行おきの第１グループの行に含まれる画素の各々は、
    光電変換素子と、前記光電変換素子にゲートが接続され
    た第１のＭＯＳトランジスタと、前記第１ＭＯＳトラン
    ジスタに直列に接続された第２のＭＯＳトランジスタ
    と、前記光電変換素子に直列に接続された第３のＭＯＳ
    トランジスタとを含み、 他方の１行おきの第２グループの行に含まれる画素の各
    々は光電変換素子を含み、 前記コラム内において隣接する第１グループの光電変換
    素子と第２グループの光電変換素子を接続する第４のＭ
    ＯＳトランジスタがさらに設けられている固体撮像素子
    の駆動方法であって、 選択された第ｉ行の前記第４ＭＯＳトランジスタを導通
    状態にして、前記第ｉ行の第４ＭＯＳトランジスタに接
    続された第ｊ行の前記第１グループの光電変換素子およ
    び第ｋ行の前記第２グループの光電変換素子内に蓄積さ
    れた信号電荷を前記第ｊ行の光電変換素子内において混
    合し、 第（ｊ−１）行の前記第１グループの光電変換素子の各
    々の両側に接続された２つの前記第４ＭＯＳトランジス
    タを導通状態にし、 その後に、第ｊ行の前記第１グループの光電変換素子内
    で混合された電荷を読出すステップを含み、 ここで、ｉ，ｊおよびｋは、それぞれ垂直走査の順方向
    における前記第４ＭＯＳトランジスタの行番号、前記第
    １グループの光電変換素子の行番号、および前記第２グ
    ループの光電変換素子の行番号を表わしていることを特
    徴とする固体撮像素子の駆動方法。
  16. 【請求項１６】 前記第４ＭＯＳトランジスタは、垂直
    走査の順方向において前記第２グループの行の光電変換
    素子に接続されたＡグループと、垂直走査の逆方向にお
    いて前記第２グループの行の光電変換素子に接続された
    Ｂグループとに分けられており、前記Ａグループの第４
    ＭＯＳトランジスタには前記Ｂグループのものに比べて
    高いゲート電圧が印加されることを特徴とする請求項１
    ３ないし１５のいずれかの項に記載された固体撮像素子
    の駆動方法。
  17. 【請求項１７】 水平方向に沿った複数の行と垂直方向
    に沿った複数のコラムを含むマトリックス状に配置され
    た複数の画素を備え、 １行おきの第１グループの行に含まれる画素の各々は、
    光電変換素子と、前記光電変換素子にゲートが接続され
    た第１のＭＯＳトランジスタと、前記１ＭＯＳトランジ
    スタの一方の導通端子に直列に接続された第２のＭＯＳ
    トランジスタおよび他方の導通端子に接続された電源供
    給線と、前記光電変換素子に直列に接続された第３のＭ
    ＯＳトランジスタとを含み、 他方の１行おきの第２グループの行に含まれる画素の各
    々は光電変換素子を含み、 前記コラム内において隣接する第１グループの光電変換
    素子と第２グループの光電変換素子を接続する第４のＭ
    ＯＳトランジスタがさらに設けられている固体撮像素子
    の駆動方法であって、 選択された行の第４ＭＯＳトランジスタが導通状態にさ
    れるとき、前記選択された第４ＭＯＳトランジスタが接
    続された前記第１グループの光電変換素子にゲートが接
    続された前記第１ＭＯＳトランジスタに接続された第１
    の電源供給線と少なくとも前記第１電源供給線の一方側
    と他方側に隣接する第２と第３の電源供給線とが同一の
    電位にされることを特徴とする固体撮像素子の駆動方
    法。
JP5297676A 1993-03-23 1993-11-29 固体撮像素子とその駆動方法 Pending JPH06334920A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5297676A JPH06334920A (ja) 1993-03-23 1993-11-29 固体撮像素子とその駆動方法
DE4409835A DE4409835C2 (de) 1993-03-23 1994-03-22 Festkörperbildsensor und Treiberverfahren dafür
US08/216,535 US5539461A (en) 1993-03-23 1994-03-23 Solid state image sensor and a driving method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6233393 1993-03-23
JP5-62333 1993-03-23
JP5297676A JPH06334920A (ja) 1993-03-23 1993-11-29 固体撮像素子とその駆動方法

Publications (1)

Publication Number Publication Date
JPH06334920A true JPH06334920A (ja) 1994-12-02

Family

ID=26403393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5297676A Pending JPH06334920A (ja) 1993-03-23 1993-11-29 固体撮像素子とその駆動方法

Country Status (3)

Country Link
US (1) US5539461A (ja)
JP (1) JPH06334920A (ja)
DE (1) DE4409835C2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674470B1 (en) 1996-09-19 2004-01-06 Kabushiki Kaisha Toshiba MOS-type solid state imaging device with high sensitivity
JP2007124217A (ja) * 2005-10-27 2007-05-17 Funai Electric Co Ltd 撮像装置
WO2007132699A1 (ja) * 2006-05-15 2007-11-22 Sony Corporation 撮像装置およびその駆動方法、表示装置、並びに、電子機器
JP2009065166A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
US7639298B2 (en) 2005-12-13 2009-12-29 Funai Electric Co., Ltd. Imaging device
JP2010056570A (ja) * 2001-11-13 2010-03-11 Canon Inc 放射線検出装置及びその駆動方法、並びに光電変換装置
JP2011097609A (ja) * 2000-02-04 2011-05-12 Koninkl Philips Electronics Nv 能動画素センサ
WO2012005010A1 (ja) * 2010-07-09 2012-01-12 パナソニック株式会社 固体撮像装置
WO2013046587A1 (ja) * 2011-09-29 2013-04-04 パナソニック株式会社 固体撮像装置およびその駆動方法
TWI394448B (zh) * 2008-05-30 2013-04-21 Sony Corp 固態成像裝置，成像裝置及固態成像裝置之驅動方法
US10157952B2 (en) 2014-05-23 2018-12-18 Panasonic Intellectual Property Management Co., Ltd. Imaging device including semiconductor substrate and unit pixel cell

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385760B2 (ja) * 1994-02-21 2003-03-10 ソニー株式会社 固体撮像装置及びその駆動方法
EP0819351B1 (en) * 1995-04-07 2001-08-01 iFire Technology Inc. Read-out circuit for active matrix imaging arrays
IL119046A0 (en) * 1996-08-09 1997-01-10 Yeda Res & Dev Monolithically integrated infrared detector circuits
US5831258A (en) * 1996-08-20 1998-11-03 Xerox Corporation Pixel circuit with integrated amplifer
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
DE69841597D1 (de) * 1997-09-22 2010-05-20 Cypress Semiconductor Corp Bel Verfahren und vorrichtungen zur verbesserung der bildqualität in einem bildsensor
TW421962B (en) * 1997-09-29 2001-02-11 Canon Kk Image sensing device using mos type image sensing elements
US6633335B1 (en) 1998-02-28 2003-10-14 Hyundai Electronics Industries Co., Ltd. CMOS image sensor with testing circuit for verifying operation thereof
JPH11264761A (ja) * 1998-03-18 1999-09-28 Honda Motor Co Ltd 光センサ回路およびこれを用いたイメージセンサ
US6051827A (en) * 1998-04-28 2000-04-18 Xerox Corporation Hybrid sensor pixel architecture with threshold response
US6005238A (en) * 1998-04-28 1999-12-21 Xerox Corporation Hybrid sensor pixel architecture with linearization circuit
US6031248A (en) * 1998-04-28 2000-02-29 Xerox Corporation Hybrid sensor pixel architecture
US6504175B1 (en) 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
US6252215B1 (en) 1998-04-28 2001-06-26 Xerox Corporation Hybrid sensor pixel architecture with gate line and drive line synchronization
US6140668A (en) * 1998-04-28 2000-10-31 Xerox Corporation Silicon structures having an absorption layer
KR19990084630A (ko) 1998-05-08 1999-12-06 김영환 씨모스 이미지 센서 및 그 구동 방법
JPH11326954A (ja) * 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP4200545B2 (ja) * 1998-06-08 2008-12-24 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
US6466266B1 (en) * 1998-07-28 2002-10-15 Eastman Kodak Company Active pixel sensor with shared row timing signals
US6218656B1 (en) * 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
US6693670B1 (en) 1999-07-29 2004-02-17 Vision - Sciences, Inc. Multi-photodetector unit cell
US7116366B1 (en) * 1999-08-31 2006-10-03 Micron Technology, Inc. CMOS aps pixel sensor dynamic range increase
US7081607B1 (en) 1999-10-05 2006-07-25 Canon Kabushiki Kaisha Solid state image pickup device and image pickup system
US6414292B1 (en) * 1999-10-29 2002-07-02 Intel Corporation Image sensor with increased pixel density
EP1303978A4 (en) * 2000-07-05 2006-08-09 Vision Sciences Inc PROCESS FOR COMPRESSING THE DYNAMIC RANGE
US6950131B1 (en) 2000-09-26 2005-09-27 Valley Oak Semiconductor Simultaneous access and reset system for an active pixel sensor
WO2002043113A2 (en) * 2000-11-27 2002-05-30 Vision Sciences Inc. Noise floor reduction in image sensors
EP1356665A4 (en) * 2000-11-27 2006-10-04 Vision Sciences Inc CMOS IMAGE SENSOR WITH PROGRAMMABLE RESOLUTION
US8476567B2 (en) 2008-09-22 2013-07-02 Semiconductor Components Industries, Llc Active pixel with precharging circuit
TWI415283B (zh) * 2009-02-18 2013-11-11 Au Optronics Corp Ｘ射線感測器及其製作方法
FR2966678A1 (fr) * 2010-10-22 2012-04-27 St Microelectronics Crolles 2 Dispositif d'imagerie en particulier du type cmos a report et integration.
KR101962261B1 (ko) * 2011-07-15 2019-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
JP6579259B2 (ja) * 2016-03-10 2019-09-25 株式会社リコー 光電変換装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032903A (en) * 1976-02-13 1977-06-28 Rca Corporation Charge injection device arrays
US4445117A (en) * 1981-12-28 1984-04-24 Hughes Aircraft Company Transistorized focal plane having floating gate output nodes
DE3373734D1 (en) * 1982-01-20 1987-10-22 Nippon Denso Co High-sensitive optical reading apparatus and method of reading optical information
JPS59108462A (ja) * 1982-12-14 1984-06-22 Olympus Optical Co Ltd 静電誘導トランジスタを具える固体撮像素子
JPS59108460A (ja) * 1982-12-14 1984-06-22 Olympus Optical Co Ltd 固体撮像装置
JPS59108457A (ja) * 1982-12-14 1984-06-22 Olympus Optical Co Ltd 固体撮像素子
JPS59108468A (ja) * 1982-12-14 1984-06-22 Olympus Optical Co Ltd 固体撮像装置
JPH0824351B2 (ja) * 1984-04-27 1996-03-06 オリンパス光学工業株式会社 固体撮像装置
JPS60254886A (ja) * 1984-05-31 1985-12-16 Olympus Optical Co Ltd 固体撮像装置
JPS6181087A (ja) * 1984-09-28 1986-04-24 Olympus Optical Co Ltd 固体撮像装置
JPH0793704B2 (ja) * 1985-07-19 1995-10-09 株式会社日立製作所 固体撮像装置
JPS6276547A (ja) * 1985-09-28 1987-04-08 Hitachi Ltd 固体撮像素子
JPH0642726B2 (ja) * 1985-10-18 1994-06-01 キヤノン株式会社 固体撮像装置
JPH0695735B2 (ja) * 1985-12-25 1994-11-24 キヤノン株式会社 固体撮像装置
JP3050583B2 (ja) * 1990-10-17 2000-06-12 ソニー株式会社 固体撮像装置
JP2965777B2 (ja) * 1992-01-29 1999-10-18 オリンパス光学工業株式会社 固体撮像装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674470B1 (en) 1996-09-19 2004-01-06 Kabushiki Kaisha Toshiba MOS-type solid state imaging device with high sensitivity
JP4731084B2 (ja) * 2000-02-04 2011-07-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 能動画素センサ
JP2011097609A (ja) * 2000-02-04 2011-05-12 Koninkl Philips Electronics Nv 能動画素センサ
JP2010056570A (ja) * 2001-11-13 2010-03-11 Canon Inc 放射線検出装置及びその駆動方法、並びに光電変換装置
JP2007124217A (ja) * 2005-10-27 2007-05-17 Funai Electric Co Ltd 撮像装置
US7639298B2 (en) 2005-12-13 2009-12-29 Funai Electric Co., Ltd. Imaging device
JP2007336521A (ja) * 2006-05-15 2007-12-27 Sony Corp 撮像装置およびその駆動方法、表示装置、並びに、電子機器
WO2007132699A1 (ja) * 2006-05-15 2007-11-22 Sony Corporation 撮像装置およびその駆動方法、表示装置、並びに、電子機器
US8471805B2 (en) 2006-05-15 2013-06-25 Japan Display West Inc. Imaging device, driving method of the same, display device and electronic apparatus
JP2009065166A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
TWI394448B (zh) * 2008-05-30 2013-04-21 Sony Corp 固態成像裝置，成像裝置及固態成像裝置之驅動方法
WO2012005010A1 (ja) * 2010-07-09 2012-01-12 パナソニック株式会社 固体撮像装置
WO2013046587A1 (ja) * 2011-09-29 2013-04-04 パナソニック株式会社 固体撮像装置およびその駆動方法
US10157952B2 (en) 2014-05-23 2018-12-18 Panasonic Intellectual Property Management Co., Ltd. Imaging device including semiconductor substrate and unit pixel cell
US10741600B2 (en) 2014-05-23 2020-08-11 Panasonic Intellectual Property Management Co., Ltd. Imaging device including semiconductor substrate and pixel

Also Published As

Publication number Publication date
DE4409835C2 (de) 1995-10-19
US5539461A (en) 1996-07-23
DE4409835A1 (de) 1994-10-06

Similar Documents

Publication Publication Date Title
JPH06334920A (ja) 固体撮像素子とその駆動方法
US5144447A (en) Solid-state image array with simultaneously activated line drivers
EP1160796B1 (en) Shift register and electronic apparatus
US7292276B2 (en) High-speed solid-state imaging device capable of suppressing image noise
EP0277016B1 (en) Photoelectric conversion apparatus
US7110030B1 (en) Solid state image pickup apparatus
US4922138A (en) Scan circuit using a plural bootstrap effect for forming scan pulses
JPS6161586B2 (ja)
EP0073144B1 (en) Solid state image sensor
US4556909A (en) Solid state image sensing device having a number of static induction transistors arranged in a matrix form
US6480179B1 (en) Image display invention
JPH05276442A (ja) 残像積分固体撮像デバイス
US6486470B2 (en) Compensation circuit for use in a high resolution amplified flat panel for radiation imaging
JPH07234737A (ja) シンク形成回路
JP3579251B2 (ja) 固体撮像装置
JPH05244513A (ja) 光電変換装置及びその駆動方法
US6677997B1 (en) Amplifying solid-state imaging device, and method for driving the same
JPH10200817A (ja) 固体撮像装置
JP2559407B2 (ja) 走査回路
JPH0337744B2 (ja)
JP3387275B2 (ja) 薄膜スイッチング素子
JPH08130300A (ja) 固体撮像装置
KR830000575B1 (ko) 고체촬상 장치
JPS6046178A (ja) 固体撮像装置
JPH11103043A (ja) 光電変換装置