JP2010056570A - 放射線検出装置及びその駆動方法、並びに光電変換装置 - Google Patents

Abstract

【課題】従来のFPDにおけるセンサーリセット方式を改善し、一般撮影のみならず透視撮影においても大面積で且つ完全デジタル化に加えて、開口率を向上させて確実な高速動画読み取りを実現する。
【解決手段】MIS型光電変換部１１にて得られた電気信号のスイッチング手段として、電気信号を転送する信号転送動作を行う転送用TFT１２と、MIS型光電変換部１１に一定電位を印加して信号リセット動作を行うリセット用TFT１９を備えており、１ラインの各画素について読み出し動作として信号転送動作を実行している間に、既に読み出された前段の１ラインにおける各画素のリセット動作が行われる。
【選択図】図１

Description

本発明は、Ｘ線、γ線などの放射線を検出する放射線検出装置及びその駆動方法、並びに光電変換装置に関し、特に、医療画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用して好適なものである。

従来、医療画像診断で用いられる撮影方法は、静止画像を得る一般撮影と動画像を得る透視撮影に大きく分類される。夫々の撮影方法は必要に応じて、撮影装置を含めて選択される。

一般撮影、即ち静止画を得る方法としては、蛍光板とフィルムを組み合わせたスクリーンフィルム系（以下、S/Fと略記）を用い、フィルムを露光、現像した後、定着させる方法が一般的である。また、放射線画像を輝尽性蛍光体に潜像として記録した後、輝尽性蛍光体にレーザーを走査し、出力された光出力情報をセンサーで読み取る（コンピューティッドラジオグラフィ、以下、CRと略記）方法も一般的である。

しかしながら、前記両方法は、放射線画像を得るためのワークフローが煩雑であると言った欠点があり、且つ、デジタル化は、間接的には可能であるが、即時性に欠ける。他の医療画像診断で用いられるCT、MRIなどのデジタル化された環境を考慮すると、整合性のある十分な状況とは言い難い。

また、透視撮影、即ち動画像は、電子管を用いたイメージインテンシファイア（以下、I.Iと略記）が主に使用されている。ここで、電子管を用いるため装置が大規模となるばかりか、未だ視野領域、即ち検出面積が小さく、医療画像診断分野においては大面積化が切望されている。更に、装置構成上の問題から、得られた動画像はクロストークが多く、鮮明な画像への改善が期待されている。

一方、液晶TFT技術の進歩、情報インフラの整備が充実した現在では、非単結晶シリコン、例えば、非晶質シリコン（以下、a-Siと略記）を用いた光電変換素子とスイッチTFTにより構成されたセンサーアレーが提案されている。また、放射線を可視光などに変換する蛍光体とを組み合わせたフラットパネル検出器（以下、FPDと略記）が提案されている。これらの場合、大面積で且つ真のデジタル化の可能性が出てきている。

このFPDは、放射線画像を瞬時に読み取り、瞬時にディスプレイ上に表示できるものであり、また、画像は、デジタル情報として直接取り出すことが可能であるため、データーの保管、或いは加工、転送など取り扱いが便利であると言った特徴がある。また、感度などの諸特性は、撮影条件に依存するが、従来のS/F系撮影法やCR撮影法に比較して、同等又はそれ以上である事が確認されている。

このFPDの模式的等価回路図を図１６に示す。
図中、１０１は光電変換素子部、１０２は転送用TFT部、１０３は転送用TFT駆動配線、１０４は信号線、１０５はバイアス配線、１０６は信号処理回路、１０７はTFT駆動回路、１０８はA/D変換部である。

Ｘ線などの放射線が入射し、不図示の蛍光体により可視光に波長変換される。
変換光は、変換素子１０１により電荷に変換され、変換素子１０１内に蓄積される。その後、TFT駆動回路１０７より、TFT駆動配線から転送TFT１０２を動作させ、この蓄積電荷を信号線１０４に転送し、信号処理回路１０６にて処理され、更に、１０８にてA/D変換され出力される。

基本的には、上述の様な素子構成が一般的であり、特に、前記光電変換素子はPIN型フォトダイオード（以下、PIN型PDと略記）、或いは、本発明者等が採用しているMIS型光電変換素子など様々な素子が提案されている。

図１７は、光電変換素子をMIS型とした場合の１画素の模式的平面図である。
図中、２０１はMIS型光電変換素子、２０２は転送TFT、２０３は転送TFT駆動配線、２０４は信号線である。２０５はセンサーバイアス配線、２１１は転送TFTゲート電極、２１２は転送TFTソースドレイン電極（以下、SD電極と略記）、２１３はコンタクトホールである。

図１８は、図１７に示した１画素内の各素子を模式的に配列した模式的断面図である。
図中、３０１はガラス基板、３０２は転送用TFT駆動配線、３０３はMIS型光電変換素子の下電極である。３０４は転送用TFTゲート電極、３０５はゲート絶縁膜、３０６は真性a-Si膜、３０７はホールブロッキング層、３０８はバイアス配線、３０９は転送TFTSD電極、３１０は信号線、３２０は保護膜、３２１は有機樹脂層、３２２は蛍光体層である。

図１７及び図１８において開示した構成によれば、MIS型光電変換素子と転送TFTは層構成が同一であるため、製造方法が簡便であり、高歩留り及び低価格を実現できる利点がある。これに加えて、感度などの諸特性も十分満足できるものと評価されているため、現在では一般撮影に用いられる装置としては、従来のS/F法及びCR法に替わって上述のFPDが採用されるに至っている。

米国特許第５８６９８３７号明細書

しかしながら、上述のFPDにおいては、大面積で且つ完全デジタル化が達成され、一般撮影に主に使用され始めてはいるが、現在のところ透視撮影には未だ読み取り速度と言った点で十分でない状況にある。

図１９は、MIS型光電変換素子を用いたFPDの１ビットの等価回路図である。
図中、C１はMIS型光電変換素子の合成容量、C２は信号線に形成される寄生容量、Ｖｓはセンサーバイアス電位、Ｖｒはセンサーリセット電位である。SW１はMIS型光電変換素子のVs／Vr切り替えスイッチ、SW２は転送TFTのオン／オフ切り替えスイッチ、SW３は信号線リセットスイッチ、Voutは出力電圧である。

MIS型光電変換素子には、バイアス電位として半導体層が空乏化するように、SW1により電位Vsが与えられる。この状態で、蛍光体からの変換光が半導体層に入射すると、ホールブロッキング層で阻止されていた正電荷がa-Si層内に蓄積され、電位差Vtが発生する。その後、SW２より転送TFTのオン電圧が印加され、電圧Voutとして出力される。出力Voutは不図示の読み出し回路により読み出され、しかる後にSW3により信号線がリセットされ、順次読み出しが行われる。

上述の駆動方法に従って、転送TFTをライン毎に順次オンすることにより、１フレームの全読み出しが完了する。その後、SW1よりMIS型光電変換素子にリセット電位Vrを与え、リセットを行い、再度、バイアス電位Vsを与え、画像読み取りの蓄積動作に入る。

例えば、画素サイズ１６０μm、画素領域４３ｃｍ×４３ｃｍのＦＰＤでは、MIS型光電変換素子の合成容量C1は１pf程度、寄生容量C2は５０pf程度であり、この場合、転送時のチャージシェアーとして、C1に２％程度の転送残りが発生する。そのため撮影時には、上述のリセット動作が画像品質を維持するために必要不可欠となる。

具体的には、このリセット動作は、１フレーム毎に１０msec程度から数１０msec必要となり、当然のことながらリセット条件に依存する。言い換えれば、1秒間に30フレーム（以下、30FPSと略記）程度、或いはそれ以上の高速読み取りを必要とする透視撮影を実現するためには、１フレーム33msec（30FPS）内に全ラインの読み取り処理等とリセット処理等を行う必要がある。

図２０は、従来のFPDの駆動方法を説明するための模式図である。
図中、T１は１ラインの読み取り等処理時間、T２は全ラインの読み取り等処理時間、T３はリセット等処理時間、Tは１フレーム処理時間である。上述のように、１フレーム処理時間Tが33ｍsec以下が必要であれば、リセット等処理時間T3が15msecとすれば、T2は18msecとなり、1500ラインを読み込むとすると1ラインに割り当てられる読み取り等処理時間T1は12μsecとなる。また、放射線曝射時間、即ちセンサー蓄積時間を入れると、更に、読み取り等処理時間T1は制限される。その結果、転送TFTの能力を向上させる必要があり、これにより開口率を犠牲にしてTFTのサイズを大きくすることにつながり、逆に、感度低下や画像品位の低下、放射線量の増加など問題点が多発する。

即ち、高速動画駆動と画像品位はトレードオフの関係にあり、現状では、高品位な高速動画像が得られない状況にある。このような状況において、米国特許第５８６９８３７号明細書には、容量性結合の放射線検出手段を周期的にリセットするためのリセット手段を有する放射線像形成システムが開示されている。該件においては、読出しスイッチの保護膜がリセットスイッチの絶縁膜として用いられており、層構成に関してまだ検討の余地が残された構成となっている。加えて、開示されているリセットスイッチの接続位置では、必ずしも完全なリセットが行なわれる構成ではなく、この点においても検討の余地が残されている。

そこで本発明は、従来のFPDにおけるセンサーリセット方式を改善し、一般撮影のみならず透視撮影においても大面積で且つ完全デジタル化に加えて、開口率を向上させて確実な高速動画読み取りを実現し、信頼性の高い放射線検出装置及びその駆動方法、並びに光電変換装置を提供する、特に、最適なセンサーリセットスイッチの配置を提供することを目的とする。

本発明の放射線検出装置は、放射線を電荷に変換する変換素子と、前記変換素子に接続され前記電荷に応じた電気信号を出力する出力動作を行う出力用薄膜トランジスタと、前記変換素子に一定電位を印加してリセット動作を行うリセット用薄膜トランジスタと、を含む画素を行列状に複数有しており、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタが前記変換素子の同一電極に接続されており、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させる駆動回路と、出力された前記電気信号を処理する信号処理回路と、を有する放射線検出装置であって、前記変換素子は、第１の電極層と、センサーバイアス電位が与えられる第２の電極層と、前記第１の電極層と前記第２の電極層との間に設けられた半導体層と、を含み 前記出力用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、前記信号処理回路と接続された第２の主電極と、を含み、前記リセット用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、第２の主電極と、を含み、複数の前記画素の前記リセット用薄膜トランジスタ前記第２の主電極は、前記変換素子に前記一定電位であるセンサーリセット電位を印加するためのリセット配線に共通に接続されており、所定の前記画素において、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタと前記変換素子との間に平坦化膜を有し、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタの上に前記第１の電極層が配置されて前記変換素子が設けられており、前記出力動作の後に前記制御電極にオン電圧が印加されて前記リセット動作が実行され得る。

本発明の放射線検出装置の駆動方法は、放射線を電荷に変換する変換素子と、前記変換素子に接続され前記電荷に応じた電気信号を出力する出力動作を行う出力用薄膜トランジスタと、前記変換素子に一定電位を印加してリセット動作を行うリセット用薄膜トランジスタと、を含む画素を行列状に複数有しており、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタが前記変換素子の同一電極に接続されており、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させる駆動回路と、出力された前記電気信号を処理する信号処理回路と、を有する放射線検出装置の駆動方法であって、前記変換素子は、第１の電極層と、センサーバイアス電位が与えられる第２の電極層と、前記第１の電極層と前記第２の電極層との間に設けられた半導体層と、を含み、前記出力用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、前記信号処理回路と接続された第２の主電極と、を含み、前記リセット用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、第２の主電極と、を含み、複数の前記画素の前記リセット用薄膜トランジスタ前記第２の主電極は、前記変換素子に前記一定電位であるセンサーリセット電位を印加するためのリセット配線に共通に接続されており、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタと前記変換素子との間に平坦化膜を有し、且つ、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタの上に前記第１の電極層が配置されて前記変換素子が積層して設けられている所定の画素の前記出力動作の後に、前記所定の画素の前記リセット動作を実行する。

本発明の光電変換装置は、光を電荷に変換する光電変換素子と、前記光電変換素子に接続され前記電荷に応じた電気信号を出力する出力動作を行う出力用薄膜トランジスタと、前記光電変換素子に一定電位を印加してリセット動作を行うリセット用薄膜トランジスタと、を含む画素を行列状に複数有しており、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタ前記光電変換素子の同一電極に接続されており、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させる駆動回路と、出力された前記電気信号を処理する信号処理回路と、を有する光電変換装置であって、前記光電変換素子は、第１の電極層と、センサーバイアス電位が与えられる第２の電極層と、前記第１の電極層と前記第２の電極層との間に設けられた半導体層と、を含み、前記出力用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、前記信号処理回路と接続された第２の主電極と、を含み、前記リセット用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、第２の主電極と、を含み、複数の前記画素の前記リセット用薄膜トランジスタ前記第２の主電極は、前記光電変換素子に前記一定電位であるセンサーリセット電位を印加するためのリセット配線に共通に接続されており、所定の前記画素において、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタと前記光電変換素子との間に平坦化膜を有し、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタの上に前記第１の電極層が配置されて前記光電変換素子が設けられており、前記出力動作の後に前記制御電極にオン電圧が印加されて前記リセット動作が実行され得る。

本発明によれば、従来のFPDにおけるセンサーリセット方式を改善し、一般撮影のみならず透視撮影においても大面積で且つ完全デジタル化に加えて、開口率を向上させて確実な高速動画読み取りを実現し、信頼性の高い射線検出が可能となる。

第１の実施形態のＸ線検出装置における３×３マトリクス構成の模式的等価回路図である。 ３×１のマトリクス構成の模式的等価回路図である。 第１の実施形態におけるＸ線検出装置の駆動方法を説明するための模式図である。 第１の実施形態のＸ線検出装置における１画素の平面図である。 第１の実施形態におけるＸ線検出装置の製造方法を工程順に示す平面図である。 図５に引き続き、第１の実施形態におけるＸ線検出装置の製造方法を工程順に示す平面図である。 第２の実施形態のＸ線検出装置における３×３マトリクス構成の模式的等価回路図である。 ３×１のマトリクス構成の模式的等価回路図である。 第２の実施形態におけるＸ線検出装置の駆動方法を説明するための模式図である。 第２の実施形態のＸ線検出装置における１画素の平面図である。 第３の実施形態のＸ線検出装置における３×３マトリクス構成の模式的等価回路図である。 第３の実施形態のＸ線検出装置における画素周辺を示す模式的断面図である。 図４のＡ−Ａによる模式的断面図である。 図４のＢ−Ｂによる模式的断面図である。 第４の実施形態の放射線検出装置を示す模式的断面図である。 従来のFPD方式のＸ線検出装置の模式的等価回路図である。 従来のＸ線検出装置において、光電変換素子をMIS型とした場合の１画素の模式的平面図である。 図１７に示した１画素内の各素子を模式的に配列した模式的断面図である。 MIS型光電変換素子を用いた従来のＸ線検出装置の１ビットの等価回路図である。 従来のFPD方式のＸ線検出装置の駆動方法を説明するための模式図である。

以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。

（第１の実施形態）
本実施形態では、MIS型光電変換素子を放射線検出するセンサー部として用いたFPD型のＸ線検出装置を開示する。

図１は、本実施形態のＸ線検出装置における３×３マトリクス構成の模式的等価回路図である。なお、ここでは例示的に３×３マトリクス構成を示すが、実際には更に多数行多数列で構成されるものである。
図中、１１は変換素子であるMIS型光電変換素子、１２は第１の薄膜トランジスタ（スイッチ素子）である転送用TFT、１３は転送用TFT駆動配線、１４は信号線、１５はバイアス配線、１６は信号処理回路である。１７はTFT駆動回路、１８はA/D変換部、１９は第２のスイッチ素子であるリセット用TFT、２０はリセットTFT駆動用配線、２１はリセット配線である。変換素子１１と後述する放射線を波長変換する波長変換体により放射線検出部が形成される。

このように、本例のＸ線検出装置では、MIS型光電変換素子１１にて得られた電気信号のスイッチング手段として、電気信号を転送する信号転送動作を行う転送用素子としてのTFT１２と、MIS型光電変換素子１１に一定電位を印加して信号リセット動作を行うリセット用素子としてのTFT１９を備えている。

Ｘ線は、ＣｓＩ又はＧＯＳなどの波長変換部材により可視光に変換され、MIS型光電変換素子１１に入射する。入射光は光電変換されMIS型光電変換素子内に蓄積される。その後、転送TFT１２をオンすることにより、読み出される。しかる後、リセットTFT１９をオンして、MIS型光電変換部に蓄積された信号電荷をリセットする。なお、電荷蓄積用に別に容量を設けてもよい。

図２は、３×１のマトリクス構成の模式的等価回路図であり、符号は図１と同様なものには同様のものを付してある。
Vgt(1)より転送TFTのオン電圧が印加され、Sig線を介して出力される。次に、Vgr(1)よりリセットTFTのオン電圧が印加され、センサーがリセットされ、同様に、Vgt(2)より転送TFTのオン電圧が印加されてSig線を介して出力される。次に、Vgr(2)よりリセットTFTのオン電圧が印加され、センサーがリセットされる。以上の動作を図２においては、Vgt(1)、Vgr(1)、Vgt(2)、Vgr(2)、・・・、Vgt(4)、Vgr(4)・・と順番に駆動することにより、動画読み取りとリセットが可能となる。

図３は、本実施形態のＸ線検出装置の駆動方法を説明するための模式図である。
図中、S1は１ラインの読み出し処理時間、S2は１ラインのリセット処理時間、S4はセンサー蓄積時間、Sは１フレーム処理時間である。

本実施形態では、従来の順次読み出し、一括リセット及び放射線曝射を繰り返す手法と比較して、各ライン毎に読み出し、リセット及び蓄積を行うことができるため、実質的には読み出し時間の総和で駆動できる。即ち、１ラインの各画素について読み出し動作として信号転送動作を実行している間に、既に読み出された前段の１ラインに接続された各画素のリセット動作が行われることになる。その結果、30FPS以上の高速動画駆動が画像品位を低下することなく実現できる。

図４は、本実施形態のＸ線検出装置における１画素の平面図であり、符号は図１と同様のものは同様の符号を付してある。
図中、転送用TFT１２とリセット用TFT１９は駆動配線、信号配線などのレイアウト上、画素対角位置に配置している。図１３に図４のＡ−Ａ断面図を、図１４に図４のＢ−Ｂ断面図をそれぞれ示す。１１が光電変換素子、１２が信号転送用TFT、１９がリセット用TFTである。この図から明らかなように、光電変換素子の下電極３０３と、信号転送用TFT及びリセット用のゲート電極とが接続された構成、すなわち、信号転送用TFTとリセット用TFTが光電変換素子の同一電極に接続された構成となっている。このような構成にすることにより好適なリセット動作を行なうことが可能となる。

次に、本実施形態のＸ線検出装置の製造方法について、図５及び図６を用いて工程順に説明する。
先ず、図５（ａ）に示すように、転送用TFTの駆動用配線１３、ゲート電極、及びMIS型光電変換素子の下電極３０３、リセットTFTの駆動配線２０を形成する、ゲート電極としては、以下のものとする。即ち、クロム薄膜をスパッタにより膜厚１５０ｎｍ程度に成膜し、フォトリソグラフィーによりパターン形成する。

次に、TFT及びMIS型光電変換素子のSiNゲート絶縁膜、a-Si膜、ｎ+膜をプラズマCVD装置により、それぞれ膜厚３００ｎｍ程度、６００ｎｍ程度、１００ｎｍ程度に成膜する。

続いて、図５（ｂ）に示すように、RIE(Reactive ion etching)或いはCDE（Chemical Dry Etching）を用いたフォトリソグラフィーにより、コンタクトホール２１３を形成する。

続いて、図６（ａ）に示すように、転送TFT及びリセットTFTのSD電極２４、２５、信号線１４、バイアス配線１５、リセット配線２１としてアルミ薄膜（膜厚１μｍ程度）をスパッタにより成膜し、フォトリソグラフィーによりパターン形成する。
次に、転送TFT及びリセットTFTのギャップ部のｎ+膜をRIEで除去する。

続いて、図６（ｂ）に示すように、各素子の素子間分離をRIEを用いたフォトリソグラフィーにより行う。次に、保護膜としてSiN膜をプラズマCVD装置により膜厚９００ｎｍ程度に成膜した後、配線引き出し部などをRIEを用いたフォトリソグラフィーにより露出させる。

しかる後、蛍光体を接着剤等で貼り合わせ、本発明のＸ線検出装置の主要構成を完成させる。

（第２の実施形態）
本実施形態では、第１の実施形態と同様にMIS型光電変換素子を用いたFPD型のＸ線検出装置について開示するが、第１の実施形態のＸ線検出装置の更なる感度向上、換言すれば開口率向上、及びTFT駆動回路を単純化することを実現するものである。

図７は、本実施形態のＸ線検出装置における３×３マトリクス構成の模式的等価回路図である。
なお、ここでは例示的に３×３マトリクス構成を示すが、実際には更に多数行多数列で構成されるものである。また便宜上、第１実施形態と同様の構成部材等については同符号を付す。
図中、１１はMIS型光電変換素子、１２は転送用TFT部、１３は転送用及びリセットTFT駆動配線、１４は信号線、１５はバイアス配線、１６は信号処理回路、１７はTFT駆動回路、１８はA/D変換部、１９はリセットTFT、２１はリセット配線である。

Ｘ線は、ＣｓＩ又はＧＯＳなどの波長変換部材により可視光に変換され、MIS型光電変換素子１１に入射する。入射光は光電変換され蓄積される。その後、当該画素の転送TFT１２をオンすることにより、読み出される。しかる後、後段の転送TFTが動作するタイミングで前記画素のリセットTFT１９がオンされ、センサーをリセットする。

図８は、３×１のマトリクス構成の模式的等価回路図であり、符号は図７と同様である。
Vg(1)より転送TFT TT1のオン電圧が印加され、Sig線を介して出力される。次に、Vg(２)よりリセットTFT TR１のオン電圧が印加され、センサーがリセットされる。この時、同時に転送TFT TT2にオン電圧が印加され、同様に、Sig線を介して出力される。次に、Vg(３)よりリセットTFT TR2のオン電圧が印加され、センサーがリセットされる。以上の動作を繰り返すことにより、動画読み取りが可能となる。

図９は、本実施形態のＸ線検出装置の駆動方法を説明するための模式図である。
図中、S1は１ラインの読み出し処理等時間、S2は１ラインのリセット処理等時間、S4はセンサー蓄積時間、Sは１フレーム処理時間である。

本実施形態では、従来の順次読み出し、一括リセット及び放射線曝射を繰り返す手法と比較して、各ライン毎に読み出し、リセット及び蓄積を行うため、実質的には読み出し時間の総和により駆動できる。即ち、１ラインの各画素について読み出し動作として信号転送動作と同時に、既に読み出された１ラインの各画素のリセット動作が行われることになる。その結果、30FPS以上の高速動画駆動が画像品位を低下することなく実現できる。

図１０は、本実施形態のＸ線検出装置における１画素の平面図であり、符号は図７と同様である。
図中、転送用TFT１２とリセット用TFT１９は、駆動配線、信号配線などのレイアウト上、画素対角位置に配置している。また、構造上の特徴から、転送TFTとリセットTFTのオン時間は同一であるため、夫々のTFT能力は必ずしも同一である必要が無く、駆動方法、或いは、画像品位を考慮した上で決定される。

本実施形態では、TFT駆動配線数が従来と同様であり、周辺回路を大きく変更することなく、高速動画が可能となり、また、製造方法も第１の実施形態と同様に簡便である。
なお、上述の各実施形態では、光電変換手段としてＭIS型光電変換素子を用いた場合を例示したが、例えばPIN型PDを用いても同様の効果が得られる。

（第３の実施形態）
本実施形態では放射線を直接電荷に変換して蓄積し、転送TFTを用いて読み出す、いわゆる直接変換方式を実現するものである。

図１１は、本実施形態のＸ線検出装置における３×３マトリクス構成の模式的等価回路図である。
なお、ここでは例示的に３×３マトリクス構成を示すが、実際には更に多数行多数列で構成されるものである。

図中、３２は放射線直接変換部において発生した電荷を収集する個別電極、３０は蓄積容量部、２２は転送用TFT部、２３は転送用TFT及びリセットTFT駆動配線、２４は信号線である。２６は信号処理回路、２７はTFT駆動回路、２８はA/D変換部、２９はリセットTFT、３１はリセット配線である。

図１２は、本実施形態のＸ線検出装置における画素周辺を示す模式的断面図である。
図中、４１はガラス基板、４２は非晶質セレン又はGaAsからなる放射線直接変換部、５０は共通電極、３２は個別電極である。また、４３は導電性樹脂によるバンプ接続部、５１は転送TFT及びリセットTFTのゲート電極であり、４５，４６，４７はそれぞれ両TFTのゲート絶縁膜、活性層、オーミックコンタクト層であり、５２は蓄積用部の下電極である。

Ｘ線は、放射線直接変換部４２により電荷に変換され、個別電極３２に収集され、バンプ接続部４３を介して、蓄積容量部３０に蓄積される。その後、転送TFT２２をオンすることにより、信号線24より読み出される。その後、後段の転送TFTがオンされると同時に、リセットTFT２９がオンして、センサー及び蓄積容量部をリセットする。

本実施形態においても、上述の第１及び第２の実施形態の場合と同様の優れた効果を奏し、高品位の動画像を容易に得ることが可能である。

（第４の実施形態）
本実施形態の放射線検出装置の断面図を図１５に示す。
本実施形態においては、MIS型光電変換素子を転送TFT及びリセットTFT上に平坦化膜を介して積層して構成している。図中、４１はガラスなどの絶縁基板、６１は転送TFTのゲート電極、６２はリセットTFTのゲート電極、４５はゲート絶縁膜,４６は半導体層、４７はオーミックコンタクト層である。６３は平坦化膜、６４は光電変換素子の第1の電極層、６５は絶縁層、６６は半導体層、６７はオーミックコンタクト層、６８は第2の電極層である。3×3マトリックス構成の模式的等価回路図は図１等に示したものと同様でよく、3×1マトリックス構成の模式的回路図は図２等に示したものと同様である。

このような構成によれば、TFTなどの駆動部上に光電変換部が積層して形成されているために、開口率が向上され且つTFTなどにより構成される駆動回路部を単純化することが可能となる。特に、光電変換素子としてMIS型光電変換素子を用いた場合には、平坦化膜６３を形成した後に、コンタクトホールを形成し、その後、第1の電極層とTFTの電極とのコンタクトをとっている。そのために、平坦化膜によってMIS型光電変換素子の絶縁膜を薄膜化することが可能となり感度が向上するため、更に好ましい。

１０１ 光電変換素子部
１２，２２，１０２，２０２，３０２ 転送用TFT部
１３，１０３，２０３ 転送用TFT駆動配線
１４，２４，１０４，３１０ 信号線
１５，１０５，２０５，３０８ バイアス配線
１６，２６，１０６ 信号処理回路
１７，２７，１０７ TFT駆動回路
１８，２８，１０８ A/D変換部
１９，２９ リセット用TFT
２０ リセットTFT駆動用配線
２１，３１ リセット配線
２３ 転送用TFT及びリセットTFT駆動配線
２５ リセットTFTのSD電極
３０ 蓄積容量部
３２ 個別電極
１１，２０１ MIS型PD
２１１，３０４ 転送TFTゲート電極
２４，２１２，３０９ 転送TFTソースドレイン電極
２１３ コンタクトホール
４１，３０１ ガラス基板
３０３ MIS型PD下電極
３０５ ゲート絶縁膜
３０６ 真性a-Si膜
３０７ ホールブロッキング層
３２０ 保護膜
３２１ 有機樹脂層
３２２ 蛍光体層
４２ 放射線直接変部
５０ 共通電極
４３ 導電性樹脂
５１ 転送TFT及びリセットTFTのゲート電極
４５，４６，４７ ゲート絶縁膜、活性層、オーミックコンタクト層
５２ 蓄積用部の下電極
C１ MIS型PDの合成容量
C２ 信号線に形成される寄生容量
Ｖｓ センサーバイアス電位
Ｖｒ センサーリセット電位
SW１ MIS型PDのVs／Vr切り替えスイッチ
SW２ 転送TFTのオン／オフ切り替えスイッチ
SW３ 信号線リセットスイッチ
Vout 出力電圧
Vt 電位差
S1、T１ １ラインの読み取り処理時間
T２ 全ラインの読み取り処理時間
T３ リセット処理時間
S，T １フレーム処理時間
S2 １ラインのリセット処理時間
S3 １ライン処理時間
S4 センサー蓄積時間

Claims (12)

1. 放射線を電荷に変換する変換素子と、前記変換素子に接続され前記電荷に応じた電気信号を出力する出力動作を行う出力用薄膜トランジスタと、前記変換素子に一定電位を印加してリセット動作を行うリセット用薄膜トランジスタと、を含む画素を行列状に複数有しており、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタが前記変換素子の同一電極に接続されており、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させる駆動回路と、出力された前記電気信号を処理する信号処理回路と、を有する放射線検出装置であって、
   前記変換素子は、第１の電極層と、センサーバイアス電位が与えられる第２の電極層と、前記第１の電極層と前記第２の電極層との間に設けられた半導体層と、を含み、
   前記出力用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、前記信号処理回路と接続された第２の主電極と、を含み、
   前記リセット用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、第２の主電極と、を含み、複数の前記画素の前記リセット用薄膜トランジスタ前記第２の主電極は、前記変換素子に前記一定電位であるセンサーリセット電位を印加するためのリセット配線に共通に接続されており、
   所定の前記画素において、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタと前記変換素子との間に平坦化膜を有し、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタの上に前記第１の電極層が配置されて前記変換素子が設けられており、前記出力動作の後に前記制御電極にオン電圧が印加されて前記リセット動作が実行され得ることを特徴とする放射線検出装置。
2. 前記駆動回路は、所定の１行における前記出力用薄膜トランジスタによる出力動作が、当該行の前に前記出力動作を終了した１行の前記リセット用薄膜トランジスタによるリセット動作と、前記所定の１行における前記リセット用薄膜トランジスタによるリセット動作と、の間に実行されるように、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させることを特徴とする請求項１に記載の放射線検出装置。
3. 前記駆動回路は、所定の１行における前記出力用薄膜トランジスタによる出力動作が、当該行の前に前記出力動作を終了した１行の前記リセット用薄膜トランジスタによるリセット動作の間に実行されるように、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させることを特徴とする請求項１に記載の放射線検出装置。
4. 所定行の前記画素の前記出力用薄膜トランジスタと、前行の前記画素の前記リセット用薄膜トランジスタとが同一の駆動用配線に接続されていることを特徴とする請求項３に記載の放射線検出装置。
5. 前記駆動回路は、所定の１行における前記リセット用薄膜トランジスタによるリセット動作が、当該行の後に行われる複数行の前記出力動作を行う期間にわたって実行されるように、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させることを特徴とする請求項１に記載の放射線検出装置。
6. 前記変換素子は、放射線を可視光に変換するＣｓＩ又はＧＯＳの波長変換部材と、前記半導体層で前記可視光を前記電荷に変換する光電変換素子と、を有することを特徴とする請求項１から５のいずれか１項に記載の放射線検出装置。
7. 前記変換素子は、前記第１の電極層と前記半導体層との間に設けられた絶縁層と、前記半導体層と前記第２の電極層との間に設けられたキャリアブロッキング層とを更に含む構成であり、前記半導体層は、非単結晶シリコンを用いて構成されたものであることを特徴とする請求項６に記載の放射線検出装置。
8. 前記変換素子は、放射線を直接電荷に変換する部材から構成されていることを特徴とする請求項１から５のいずれか１項に記載の放射線検出装置。
9. 前記リセット用薄膜トランジスタは、制御電極と第１及び第２の主電極を有し、前記第１の主電極が前記変換素子に接続され、複数の前記画素の前記第２の主電極がリセット配線に接続されることにより、前記変換素子に前記一定電位が印加されることを特徴とする請求項１から８のいずれか１項に記載の放射線検出装置。
10. 放射線を電荷に変換する変換素子と、前記変換素子に接続され前記電荷に応じた電気信号を出力する出力動作を行う出力用薄膜トランジスタと、前記変換素子に一定電位を印加してリセット動作を行うリセット用薄膜トランジスタと、を含む画素を行列状に複数有しており、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタが前記変換素子の同一電極に接続されており、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させる駆動回路と、出力された前記電気信号を処理する信号処理回路と、を有する放射線検出装置の駆動方法であって、
    前記変換素子は、第１の電極層と、センサーバイアス電位が与えられる第２の電極層と、前記第１の電極層と前記第２の電極層との間に設けられた半導体層と、を含み、
    前記出力用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、前記信号処理回路と接続された第２の主電極と、を含み、
    前記リセット用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、第２の主電極と、を含み、複数の前記画素の前記リセット用薄膜トランジスタ前記第２の主電極は、前記変換素子に前記一定電位であるセンサーリセット電位を印加するためのリセット配線に共通に接続されており、
    前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタと前記変換素子との間に平坦化膜を有し、且つ、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタの上に前記第１の電極層が配置されて前記変換素子が積層して設けられている所定の画素の前記出力動作の後に、前記所定の画素の前記リセット動作を実行することを特徴とする放射線検出装置の駆動方法。
11. 所定の１行における前記リセット用薄膜トランジスタによるリセット動作が、当該行の後に行われる複数行の前記出力動作を行う期間にわたって実行されるように、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させることを特徴とする請求項１０に記載の放射線検出装置の駆動方法。
12. 光を電荷に変換する光電変換素子と、前記光電変換素子に接続され前記電荷に応じた電気信号を出力する出力動作を行う出力用薄膜トランジスタと、前記光電変換素子に一定電位を印加してリセット動作を行うリセット用薄膜トランジスタと、を含む画素を行列状に複数有しており、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタ前記光電変換素子の同一電極に接続されており、前記出力用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動させる駆動回路と、出力された前記電気信号を処理する信号処理回路と、を有する光電変換装置であって、
    前記光電変換素子は、第１の電極層と、センサーバイアス電位が与えられる第２の電極層と、前記第１の電極層と前記第２の電極層との間に設けられた半導体層と、を含み、
    前記出力用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、前記信号処理回路と接続された第２の主電極と、を含み、
    前記リセット用薄膜トランジスタは、前記駆動回路に接続された制御電極と、前記第１の電極層と接続された第１の主電極と、第２の主電極と、を含み、複数の前記画素の前記リセット用薄膜トランジスタ前記第２の主電極は、前記光電変換素子に前記一定電位であるセンサーリセット電位を印加するためのリセット配線に共通に接続されており、
    所定の前記画素において、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタと前記光電変換素子との間に平坦化膜を有し、前記出力用薄膜トランジスタ及び前記リセット用薄膜トランジスタの上に前記第１の電極層が配置されて前記光電変換素子が設けられており、前記出力動作の後に前記制御電極にオン電圧が印加されて前記リセット動作が実行され得ることを特徴とする光電変換装置。

Images