JPH10108074A - 高感度イメージセンサアレイ - Google Patents
高感度イメージセンサアレイInfo
- Publication number
- JPH10108074A JPH10108074A JP9217511A JP21751197A JPH10108074A JP H10108074 A JPH10108074 A JP H10108074A JP 9217511 A JP9217511 A JP 9217511A JP 21751197 A JP21751197 A JP 21751197A JP H10108074 A JPH10108074 A JP H10108074A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- pixel
- amplifier
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000035945 sensitivity Effects 0.000 title abstract description 7
- 230000004044 response Effects 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims 1
- 238000003384 imaging method Methods 0.000 abstract description 7
- 229920006395 saturated elastomer Polymers 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 29
- 238000013461 design Methods 0.000 description 18
- 239000004020 conductor Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000003491 array Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000002059 diagnostic imaging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 206010023497 kuru Diseases 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/51—Control of the gain
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 イメージセンサアレイにおいて高い信号対雑
音比を生み出すことにより、感度とダイナミックレンジ
を改善する新規なピクセル設計を提供する。 【解決手段】 イメージセンサアレイは、複数の行ライ
ン、前記複数の行ラインをアドレスする行デコーダ、複
数の列ライン、前記複数の列ラインをアドレス行デコー
ダ、および行ラインと列ラインの各交点にピクセルを置
くやり方で配列したピクセルのアレイから成っている。
各ピクセルは、１）バイアスが印加される第１ノード
と、制御信号に応答してスイッチング動作を行う薄膜ト
ランジスタ・スイッチを介して電気信号をデータライン
に出力する第２ノードをもつ感光素子と、２）前記感光
素子の電気信号を増幅する増幅器であって、感光素子の
電気信号を受け取る第１ノードと増幅した電気信号を出
力する第２ノードをもつ増幅器とから成っている。
音比を生み出すことにより、感度とダイナミックレンジ
を改善する新規なピクセル設計を提供する。 【解決手段】 イメージセンサアレイは、複数の行ライ
ン、前記複数の行ラインをアドレスする行デコーダ、複
数の列ライン、前記複数の列ラインをアドレス行デコー
ダ、および行ラインと列ラインの各交点にピクセルを置
くやり方で配列したピクセルのアレイから成っている。
各ピクセルは、１）バイアスが印加される第１ノード
と、制御信号に応答してスイッチング動作を行う薄膜ト
ランジスタ・スイッチを介して電気信号をデータライン
に出力する第２ノードをもつ感光素子と、２）前記感光
素子の電気信号を増幅する増幅器であって、感光素子の
電気信号を受け取る第１ノードと増幅した電気信号を出
力する第２ノードをもつ増幅器とから成っている。
Description
【０００１】
【産業上の利用分野】本発明は、一般にはイメージセン
サアレイ、より詳細には高感度センサアレイの製造を可
能にする新規なピクセル設計に関するものである。
サアレイ、より詳細には高感度センサアレイの製造を可
能にする新規なピクセル設計に関するものである。
【０００２】
【従来の技術】大面積の２次元イメージセンサアレイは
医療用イメージング装置や光学式走査装置として広く応
用されている。典型的なイメージング装置または走査装
置の核心にあるのが画素（ピクセル）のアレイである。
各ピクセルは一般にセンサとパストランジスタから構成
されている。センサは一般に逆バイアス付きフォトダイ
オードであり、パス・トランジスタは一般に非晶質シリ
コン薄膜電界効果トランジスタ（ＴＦＴ）である。バイ
アスラインはセンサに逆バイアスを与える。センサはデ
ータラインに接続されたパストランジスタに直列に接続
されている。パストランジスタのゲート電極はゲート制
御ラインによって制御される。バイアスラインが水平方
向に延びており、ゲート制御ラインが垂直方向に延びて
いると仮定すれば、決められた行に沿ったすべてのピク
セルは同じデータラインに接続されているのに対し、決
められた列に沿ったパストランジスタのすべてのゲート
電極は同じゲート制御ラインに接続されている。
医療用イメージング装置や光学式走査装置として広く応
用されている。典型的なイメージング装置または走査装
置の核心にあるのが画素（ピクセル）のアレイである。
各ピクセルは一般にセンサとパストランジスタから構成
されている。センサは一般に逆バイアス付きフォトダイ
オードであり、パス・トランジスタは一般に非晶質シリ
コン薄膜電界効果トランジスタ（ＴＦＴ）である。バイ
アスラインはセンサに逆バイアスを与える。センサはデ
ータラインに接続されたパストランジスタに直列に接続
されている。パストランジスタのゲート電極はゲート制
御ラインによって制御される。バイアスラインが水平方
向に延びており、ゲート制御ラインが垂直方向に延びて
いると仮定すれば、決められた行に沿ったすべてのピク
セルは同じデータラインに接続されているのに対し、決
められた列に沿ったパストランジスタのすべてのゲート
電極は同じゲート制御ラインに接続されている。
【０００３】イメージセンサは一般に行と列の２次元ア
レイとして構成される。ピクセルアレイからのイメージ
の読出しは、行デコーダと列デコーダによって行われ
る。列デコーダは一度に１つのゲート制御ラインをアド
レスするのに対し、行デコーダは同じゲート制御ライン
に接続されたすべてのデータラインをアドレスする。ア
レイのデータラインは電荷を感知する読出し増幅器に接
続されているのに対し、アレイのゲート制御ラインは外
部電圧スイッチング回路に接続されている。電圧スイッ
チング回路はそれらのゲート制御ラインを独立して正ま
たは負電圧に保つことができる。典型的なイメージセン
サアレイが“amorphous Silicon Sensor Arrays for Ra
diation Imaging ”, Street et al., Mat. Res. Soc.
Symp. Proc. Vol. 192, p.441 (1990) に記載されてい
る。
レイとして構成される。ピクセルアレイからのイメージ
の読出しは、行デコーダと列デコーダによって行われ
る。列デコーダは一度に１つのゲート制御ラインをアド
レスするのに対し、行デコーダは同じゲート制御ライン
に接続されたすべてのデータラインをアドレスする。ア
レイのデータラインは電荷を感知する読出し増幅器に接
続されているのに対し、アレイのゲート制御ラインは外
部電圧スイッチング回路に接続されている。電圧スイッ
チング回路はそれらのゲート制御ラインを独立して正ま
たは負電圧に保つことができる。典型的なイメージセン
サアレイが“amorphous Silicon Sensor Arrays for Ra
diation Imaging ”, Street et al., Mat. Res. Soc.
Symp. Proc. Vol. 192, p.441 (1990) に記載されてい
る。
【０００４】イメージング中、ゲートラインはパストラ
ンジスタをオフ状態にするバイアスに保たれる。光がセ
ンサアレイに当たると、入射光の強度に対応する電荷が
発生し、フォトダイオードセンサに格納される。
ンジスタをオフ状態にするバイアスに保たれる。光がセ
ンサアレイに当たると、入射光の強度に対応する電荷が
発生し、フォトダイオードセンサに格納される。
【０００５】読出しサイクル中、一度に１本のゲートラ
インが、そのゲートラインに沿ったすべてのパストラン
ジスをオンにし、そのゲートラインに沿ったピクセルに
格納された電荷を同時に読み出すことができる電圧にさ
れる。信号が読み出された後、そのゲートラインは低位
になり、パストランジスタをオフにする。全２次元アレ
イを外部エレクトロニクスへ読み出すために、各連続す
るゲートラインを順次オンに、次にオフにすることによ
って、このプロセスが繰り返される。
インが、そのゲートラインに沿ったすべてのパストラン
ジスをオンにし、そのゲートラインに沿ったピクセルに
格納された電荷を同時に読み出すことができる電圧にさ
れる。信号が読み出された後、そのゲートラインは低位
になり、パストランジスタをオフにする。全２次元アレ
イを外部エレクトロニクスへ読み出すために、各連続す
るゲートラインを順次オンに、次にオフにすることによ
って、このプロセスが繰り返される。
【０００６】センサアレイの感度またはダイナミックレ
ンジを向上させるために、センサアレイは高い信号対雑
音比（比較的弱い信号の検出および測定を可能にする）
をもつことが重要である。センサアレイのダイナミック
レンジは測定可能な最小信号（ｑmin ）と最大信号（ｑ
max ）の比で表される。たとえば、医療用イメージング
装置の場合、典型的な目標ダイナミックレンジは４００
０である。すなわち、測定可能な最小信号（ｑmin ）は
最大信号（ｑmax ）よりも少なくとも４０００倍小さい
であろう。センサアレイの電子雑音は測定可能な最小信
号（ｑmin ）の主要な制限要因であることが多い。もし
雑音すなわちイメージに関係のない電荷がピクセルの電
荷容量のかなりの部分に相当していれば、センサアレイ
の感度および有益なダイナミックレンジは低下するであ
ろう。
ンジを向上させるために、センサアレイは高い信号対雑
音比（比較的弱い信号の検出および測定を可能にする）
をもつことが重要である。センサアレイのダイナミック
レンジは測定可能な最小信号（ｑmin ）と最大信号（ｑ
max ）の比で表される。たとえば、医療用イメージング
装置の場合、典型的な目標ダイナミックレンジは４００
０である。すなわち、測定可能な最小信号（ｑmin ）は
最大信号（ｑmax ）よりも少なくとも４０００倍小さい
であろう。センサアレイの電子雑音は測定可能な最小信
号（ｑmin ）の主要な制限要因であることが多い。もし
雑音すなわちイメージに関係のない電荷がピクセルの電
荷容量のかなりの部分に相当していれば、センサアレイ
の感度および有益なダイナミックレンジは低下するであ
ろう。
【０００７】センサアレイの雑音のレベルは多くの発生
源に由来している。支配的な雑音源はデータラインに接
続された読出し増幅器である。この雑音は読出し増幅器
へのデータラインの入力キャパシタンスが原因である。
データラインの一般的な入力キャパシタンスは５０〜１
００ピコファラッドである。現在、この雑音源は高品質
の増幅では約１０００〜２０００電子に達する。対照的
に、アレイ自身に関連する固有の発生源は一般に数百電
子のオーダーである。この雑音はトランジスタ抵抗とセ
ンサキャパシタンスの熱雑音（“ｋＴＣ”雑音）が原因
である。
源に由来している。支配的な雑音源はデータラインに接
続された読出し増幅器である。この雑音は読出し増幅器
へのデータラインの入力キャパシタンスが原因である。
データラインの一般的な入力キャパシタンスは５０〜１
００ピコファラッドである。現在、この雑音源は高品質
の増幅では約１０００〜２０００電子に達する。対照的
に、アレイ自身に関連する固有の発生源は一般に数百電
子のオーダーである。この雑音はトランジスタ抵抗とセ
ンサキャパシタンスの熱雑音（“ｋＴＣ”雑音）が原因
である。
【０００８】
【発明が解決しようとする課題】センサアレイの雑音を
最小にするために、アレイのキャパシタンスを減らすこ
とと、読出し増幅器を再設計することに相当な努力が注
がれた。しかし、信号と競合する支配的な雑音源はピク
セルレベルにおいて生じないが、増幅器とそれらの入力
ラインから生じるので、読出しエレクトロニクスに関連
する雑音を増加させずにピクセルレベルにおける信号を
改善する手法は、センサアレイの感度およびダイナミッ
クレンジを高めることができる。
最小にするために、アレイのキャパシタンスを減らすこ
とと、読出し増幅器を再設計することに相当な努力が注
がれた。しかし、信号と競合する支配的な雑音源はピク
セルレベルにおいて生じないが、増幅器とそれらの入力
ラインから生じるので、読出しエレクトロニクスに関連
する雑音を増加させずにピクセルレベルにおける信号を
改善する手法は、センサアレイの感度およびダイナミッ
クレンジを高めることができる。
【０００９】
【課題を解決するための手段】本発明は、イメージセン
サアレイにおいて高い信号対雑音比を生み出すことによ
って、その感度とダイナミックレンジを改善するピクセ
ル設計を提供する。このピクセル設計は、信号を増幅す
るが、それに対応してセンサアレイの全雑音に及ぼす影
響が最小であるピクセル内増幅器を含んでいる。詳しく
述べると、このピクセル設計は信号対雑音比を高めるピ
クセル内単一トランジスタ増幅器を含んでいる。
サアレイにおいて高い信号対雑音比を生み出すことによ
って、その感度とダイナミックレンジを改善するピクセ
ル設計を提供する。このピクセル設計は、信号を増幅す
るが、それに対応してセンサアレイの全雑音に及ぼす影
響が最小であるピクセル内増幅器を含んでいる。詳しく
述べると、このピクセル設計は信号対雑音比を高めるピ
クセル内単一トランジスタ増幅器を含んでいる。
【００１０】本発明の第１の利点は、多くの点で非常に
効率的な設計であることである。このピクセル設計は、
２トランジスタ回路を使用することにより多くの競合す
る要求を満たす。このピクセル設計は、そのサイズへの
悪影響を最小にして、ピクセルの増幅、読出し、および
リセットを行う。
効率的な設計であることである。このピクセル設計は、
２トランジスタ回路を使用することにより多くの競合す
る要求を満たす。このピクセル設計は、そのサイズへの
悪影響を最小にして、ピクセルの増幅、読出し、および
リセットを行う。
【００１１】このピクセル設計の第２の利点は、その高
いピクセル充填係数である。ピクセル充填係数は感光性
のあるアレイの小領域を表す。一般に、増幅器の追加
は、増幅器がセンサに利用できる貴重な空間を増幅器が
占めるので、ピクセル充填係数が低下する。しかし、効
率的なピクセル設計のため、本発明はセンサによって占
められる非常に小さい領域をピクセル内に確保する。
いピクセル充填係数である。ピクセル充填係数は感光性
のあるアレイの小領域を表す。一般に、増幅器の追加
は、増幅器がセンサに利用できる貴重な空間を増幅器が
占めるので、ピクセル充填係数が低下する。しかし、効
率的なピクセル設計のため、本発明はセンサによって占
められる非常に小さい領域をピクセル内に確保する。
【００１２】第３の利点は、アレイを横切る追加のゲー
トラインまたはバイアスラインの費用なしに、ピクセル
内増幅器が追加されることである。本発明は１ピクセル
当たり１本のゲートラインを使用してアレイのすべての
読出しおよびリセット機能を実行する。読出しサイクル
中は、１本のゲートラインがピクセルの読出しと、前に
読み出したピクセルのリセットの両方を実行する。
トラインまたはバイアスラインの費用なしに、ピクセル
内増幅器が追加されることである。本発明は１ピクセル
当たり１本のゲートラインを使用してアレイのすべての
読出しおよびリセット機能を実行する。読出しサイクル
中は、１本のゲートラインがピクセルの読出しと、前に
読み出したピクセルのリセットの両方を実行する。
【００１３】本発明の第４の利点は、新規なピクセル設
計がセンサアレイの現在の製造プロセスと両立すること
である。一般に、増幅器の追加は、追加プロセスを必要
とするので、標準の製造プロセスから逸脱するであろ
う。しかし、このピクセル設計は、アレイの製造能力を
犠牲にしないために現在の製造プロセスを用いてピクセ
ル内増幅器を作ることができる。
計がセンサアレイの現在の製造プロセスと両立すること
である。一般に、増幅器の追加は、追加プロセスを必要
とするので、標準の製造プロセスから逸脱するであろ
う。しかし、このピクセル設計は、アレイの製造能力を
犠牲にしないために現在の製造プロセスを用いてピクセ
ル内増幅器を作ることができる。
【００１４】本発明の利点および目的は、以下の発明の
詳細な説明、発明の好ましい実施例、添付図面、および
特許請求の範囲から明らかになるであろう。
詳細な説明、発明の好ましい実施例、添付図面、および
特許請求の範囲から明らかになるであろう。
【００１５】
【発明の実施の形態】図１に、センサアレイの信号対雑
音比を高めるためにピクセル内単一トランジスタ増幅器
を使用する本発明の実施例の等価回路を示す。単一トラ
ンジスタ増幅器はＴＦＴである。ＴＦＴは現在の製造技
術を用いて容易にピクセルに集積される。この方法によ
って、各ピクセルはセンサ（Ｓ）１０２、リセットトラ
ンジスタ（Ｒ）１０４、パストランジスタ（Ｐ）１０
６、および共通ソース増幅器トランジスタ（Ａ）１０８
から成っている。センサ１０２はＣs の関連キャパシタ
ンスをもつｎ−ｉ−ｐ非晶質シリコンフォトダイオード
である。ここで、“ｎ”と“ｐ”はそれぞれｎドープ非
晶質シリコン層とｐドープ非晶質シリコン層を示す。各
ドープ層の厚さは一般に１０〜１００ナノメートルであ
る。“ｉ”は厚さ約１〜２μｍの真性非晶質シリコン層
である。センサ１０２のｐドープ領域はバイアスライン
に接続されており、その負電圧（ＶB ）がセンサ１０２
を動作させるのに必要な逆バイアスを与える。もしこの
実施例においてｐ−ｉ−ｎフォトダイオードを使用すれ
ば、負の代わりに正の電圧がセンサのｎ型領域へ供給さ
れるであろう。
音比を高めるためにピクセル内単一トランジスタ増幅器
を使用する本発明の実施例の等価回路を示す。単一トラ
ンジスタ増幅器はＴＦＴである。ＴＦＴは現在の製造技
術を用いて容易にピクセルに集積される。この方法によ
って、各ピクセルはセンサ（Ｓ）１０２、リセットトラ
ンジスタ（Ｒ）１０４、パストランジスタ（Ｐ）１０
６、および共通ソース増幅器トランジスタ（Ａ）１０８
から成っている。センサ１０２はＣs の関連キャパシタ
ンスをもつｎ−ｉ−ｐ非晶質シリコンフォトダイオード
である。ここで、“ｎ”と“ｐ”はそれぞれｎドープ非
晶質シリコン層とｐドープ非晶質シリコン層を示す。各
ドープ層の厚さは一般に１０〜１００ナノメートルであ
る。“ｉ”は厚さ約１〜２μｍの真性非晶質シリコン層
である。センサ１０２のｐドープ領域はバイアスライン
に接続されており、その負電圧（ＶB ）がセンサ１０２
を動作させるのに必要な逆バイアスを与える。もしこの
実施例においてｐ−ｉ−ｎフォトダイオードを使用すれ
ば、負の代わりに正の電圧がセンサのｎ型領域へ供給さ
れるであろう。
【００１６】図１に示すように、センサ１０２の出力
（点Ｘ）は増幅器（Ａ）１０８のゲートを駆動し、セン
サ１０２に格納された信号に対し望ましい増幅を行う。
パストランジスタ（Ｐ）１０６は増幅器（Ａ）１０８に
直列に接続されているので、ゲートライン（Ｇn ）１１
２が高位になると、パストランジスタ（Ｐ）１０６はオ
ンにスイッチし、電流が増幅器（Ａ）１０８およびパス
トランジスタ（Ｐ）１０６を通ってデータライン１１４
へ流れる。両トランジスタを通って流れる電流はセンサ
１０２に格納された電荷を反映している。ゲート電極が
次のゲートラインＧn+1 １１６に接続されたリセットト
ランジスタ（Ｒ）１０４は読出し期間後センサ１０２を
リセットする。
（点Ｘ）は増幅器（Ａ）１０８のゲートを駆動し、セン
サ１０２に格納された信号に対し望ましい増幅を行う。
パストランジスタ（Ｐ）１０６は増幅器（Ａ）１０８に
直列に接続されているので、ゲートライン（Ｇn ）１１
２が高位になると、パストランジスタ（Ｐ）１０６はオ
ンにスイッチし、電流が増幅器（Ａ）１０８およびパス
トランジスタ（Ｐ）１０６を通ってデータライン１１４
へ流れる。両トランジスタを通って流れる電流はセンサ
１０２に格納された電荷を反映している。ゲート電極が
次のゲートラインＧn+1 １１６に接続されたリセットト
ランジスタ（Ｒ）１０４は読出し期間後センサ１０２を
リセットする。
【００１７】センサ１０２のキャパシタンスＣS は一般
にピコファラッドのオーダーである。バイアス電圧ＶB
は数ボルトの大きさである。センサ１０２に関連する電
荷（ｑ）はそのキャパシタンスＣS とセンサをまたぐ電
圧（ＶS ）の積である。一般に、ＣS とＶS の積（セン
サ１０２が格納できる最大電荷量（ｑmax ））は約１〜
５ピコクーロンである。たとえば、もしＣS とＶS の積
が１ピコファラッドであれば、ｑmax は５×１０6 電子
のオーダーである。目標ダイナミックレンジを４０００
と仮定すれば、望ましい検出可能な最小信号（ｑmin ）
は約１２５０電子（１×１０-15 クーロン以下になる）
であろう。従って、望ましい感度とダイナミックレンジ
を達成するため、センサによって検出可能な最小信号
（ｑmin ）はせいぜい１２５０電子のオーダーにするべ
きである。
にピコファラッドのオーダーである。バイアス電圧ＶB
は数ボルトの大きさである。センサ１０２に関連する電
荷（ｑ）はそのキャパシタンスＣS とセンサをまたぐ電
圧（ＶS ）の積である。一般に、ＣS とＶS の積（セン
サ１０２が格納できる最大電荷量（ｑmax ））は約１〜
５ピコクーロンである。たとえば、もしＣS とＶS の積
が１ピコファラッドであれば、ｑmax は５×１０6 電子
のオーダーである。目標ダイナミックレンジを４０００
と仮定すれば、望ましい検出可能な最小信号（ｑmin ）
は約１２５０電子（１×１０-15 クーロン以下になる）
であろう。従って、望ましい感度とダイナミックレンジ
を達成するため、センサによって検出可能な最小信号
（ｑmin ）はせいぜい１２５０電子のオーダーにするべ
きである。
【００１８】前に述べたように、信号と競合する支配的
な雑音源はピクセルレベルにおいて生じないで、増幅器
とそれらの入力データラインから生じる。各データライ
ンの入力キャパシタンスは一般に５０〜１００ピコファ
ラッドであり、読出し増幅器と関連エレクトロニクスの
品質によっては、約１０００〜３０００電子の雑音レベ
ルに達する。他方、ピクセルのキャパシタンスに関連す
る雑音は通常は数百電子のオーダーである。従って、ピ
クセルのキャパシタンスに関連する雑音の大きさは読出
しエレクトロニクスに関連する雑音に比べて小さい。
な雑音源はピクセルレベルにおいて生じないで、増幅器
とそれらの入力データラインから生じる。各データライ
ンの入力キャパシタンスは一般に５０〜１００ピコファ
ラッドであり、読出し増幅器と関連エレクトロニクスの
品質によっては、約１０００〜３０００電子の雑音レベ
ルに達する。他方、ピクセルのキャパシタンスに関連す
る雑音は通常は数百電子のオーダーである。従って、ピ
クセルのキャパシタンスに関連する雑音の大きさは読出
しエレクトロニクスに関連する雑音に比べて小さい。
【００１９】図１に示した共通ソース増幅器（Ａ）１０
８によって形成されたピクセル内ＴＦＴ増幅器は、増幅
がピクセルレベルにおいて起きるので、アレイの信号対
雑音比を高める。読出しエレクトロニクスに関連する雑
音はそれに対応して増幅されない。一般に、信号対雑音
比（Ｓ／Ｎ）は、ピクセルの信号をピクセルレベルおよ
び読出しレベルにおける雑音の加重和で割ったものに等
しい。すなわち、 Ｓ／Ｎ＝信号pixel ／〔（雑音pixel ）2 ＋（雑音
readout ）2 〕1/2 ピクセル内増幅器の利得をＧpixel と仮定すれば、信号
対雑音比は次式で表される。 Ｓ／Ｎ＝Ｇpixel ×信号pixel ／〔（Ｇpixel ×雑音
pixel ）2＋（雑音readout ）2 〕1/2 ＝信号pixel ／〔（雑音pixel ）2＋（雑音readout ／
Ｇpixel ）2 〕1/2 上式は、利得が信号対雑音比における読出し雑音の寄与
を抑制することを示している。しかし、（雑音readout
／Ｇpixel ）が（雑音pixel ）よりはるかに小さくなる
ほど、Ｇpixel が大きくなると、ピクセルの雑音が優勢
になり、信号対雑音比のそれ以上の向上はごく小さい。
８によって形成されたピクセル内ＴＦＴ増幅器は、増幅
がピクセルレベルにおいて起きるので、アレイの信号対
雑音比を高める。読出しエレクトロニクスに関連する雑
音はそれに対応して増幅されない。一般に、信号対雑音
比（Ｓ／Ｎ）は、ピクセルの信号をピクセルレベルおよ
び読出しレベルにおける雑音の加重和で割ったものに等
しい。すなわち、 Ｓ／Ｎ＝信号pixel ／〔（雑音pixel ）2 ＋（雑音
readout ）2 〕1/2 ピクセル内増幅器の利得をＧpixel と仮定すれば、信号
対雑音比は次式で表される。 Ｓ／Ｎ＝Ｇpixel ×信号pixel ／〔（Ｇpixel ×雑音
pixel ）2＋（雑音readout ）2 〕1/2 ＝信号pixel ／〔（雑音pixel ）2＋（雑音readout ／
Ｇpixel ）2 〕1/2 上式は、利得が信号対雑音比における読出し雑音の寄与
を抑制することを示している。しかし、（雑音readout
／Ｇpixel ）が（雑音pixel ）よりはるかに小さくなる
ほど、Ｇpixel が大きくなると、ピクセルの雑音が優勢
になり、信号対雑音比のそれ以上の向上はごく小さい。
【００２０】一例として、雑音pixel ＝２００電子、雑
音readout ＝２００電子、およびＴＦＴ増幅器の利得＝
１０と仮定すれば、ピクセルレベルにおける信号と同様
に雑音も１０倍に増幅される。ピクセルレベルにおける
雑音は２００電子から２０００電子へ１０倍に増加する
のに対し、増幅器に関連する支配的な雑音は１．４倍に
増加するに過ぎない。言い換えると、ピクセルレベルに
おける雑音の１０倍の増加は全雑音の１０倍の増加にな
らない。一般に、信号の利得が全雑音の増加によって対
応して相殺されると、ブレークイーブン点が生じる。上
例の場合、ピクセルの雑音が優勢なるほど増幅が大きい
とき、すなわち（利得×２００）＞２０００のとき、ブ
レークイーブン点が生じる。
音readout ＝２００電子、およびＴＦＴ増幅器の利得＝
１０と仮定すれば、ピクセルレベルにおける信号と同様
に雑音も１０倍に増幅される。ピクセルレベルにおける
雑音は２００電子から２０００電子へ１０倍に増加する
のに対し、増幅器に関連する支配的な雑音は１．４倍に
増加するに過ぎない。言い換えると、ピクセルレベルに
おける雑音の１０倍の増加は全雑音の１０倍の増加にな
らない。一般に、信号の利得が全雑音の増加によって対
応して相殺されると、ブレークイーブン点が生じる。上
例の場合、ピクセルの雑音が優勢なるほど増幅が大きい
とき、すなわち（利得×２００）＞２０００のとき、ブ
レークイーブン点が生じる。
【００２１】上の計算は、さらに、本発明が著しい利得
をもつ増幅器を必要としないことを示している。実際
に、上例の場合、もしピクセルレベルにおける利得が１
０よりはるかに大きければ、その以上の利益はない。
をもつ増幅器を必要としないことを示している。実際
に、上例の場合、もしピクセルレベルにおける利得が１
０よりはるかに大きければ、その以上の利益はない。
【００２２】図２に、本発明に係るイメージセンサアレ
イを略図で示す。図２に示すように、各ゲートラインは
決められた列に沿ったすべてのピクセルを読み取るのに
対し、各データラインは決められた行に沿ったすべての
ピクセルの信号を運ぶ。ゲートラインは、各ラインに正
または負のバイアス電圧を加えることができる外部電圧
スイッチング回路に接続されている。データラインは電
荷を感知する読出し積分器２３２に接続されている。電
圧増幅器を使用することもできる。
イを略図で示す。図２に示すように、各ゲートラインは
決められた列に沿ったすべてのピクセルを読み取るのに
対し、各データラインは決められた行に沿ったすべての
ピクセルの信号を運ぶ。ゲートラインは、各ラインに正
または負のバイアス電圧を加えることができる外部電圧
スイッチング回路に接続されている。データラインは電
荷を感知する読出し積分器２３２に接続されている。電
圧増幅器を使用することもできる。
【００２３】光がセンサＳn ２０２に当たると、センサ
の出力（点Ｘ）における電圧がバイアス電圧ＶB のほう
に増加する。点ＸがＶB に達すると、センサ１０２に関
連するキャパシタンスＣs が飽和する。点Ｘにおける電
圧は、照明がないときの０電圧に近い値から、センサが
飽和したときの約ＶB へ変化する。
の出力（点Ｘ）における電圧がバイアス電圧ＶB のほう
に増加する。点ＸがＶB に達すると、センサ１０２に関
連するキャパシタンスＣs が飽和する。点Ｘにおける電
圧は、照明がないときの０電圧に近い値から、センサが
飽和したときの約ＶB へ変化する。
【００２４】イメージング中、すべてのゲートラインは
低位に保たれ、アレイ内のすべてのトランジスタはオフ
状態になる。光がセンサＳn ２０２に当たると、電荷が
発生し、格納され、点Ｘにおける電圧をＶX へ上昇させ
る。イメージングの後、センサＳn ２０２に格納された
電荷を読み出すために、ゲートラインＧn ２００が高位
にされる。トランジスタＡn ２０６のしきい値電圧が０
であると仮定すれば、ゲートラインＧn ２００が高位に
なると、増幅器トランジスタＡn ２０６とパストランジ
スタＰn ２０８が共にオンにスイッチして、電流がデー
タライン２３０へ流れるのを許す。データライン２３０
へ流れる電流は点Ｘにおける電圧によって決まり、そし
て選定した時間の間外部積分器２３２によって積分され
る。
低位に保たれ、アレイ内のすべてのトランジスタはオフ
状態になる。光がセンサＳn ２０２に当たると、電荷が
発生し、格納され、点Ｘにおける電圧をＶX へ上昇させ
る。イメージングの後、センサＳn ２０２に格納された
電荷を読み出すために、ゲートラインＧn ２００が高位
にされる。トランジスタＡn ２０６のしきい値電圧が０
であると仮定すれば、ゲートラインＧn ２００が高位に
なると、増幅器トランジスタＡn ２０６とパストランジ
スタＰn ２０８が共にオンにスイッチして、電流がデー
タライン２３０へ流れるのを許す。データライン２３０
へ流れる電流は点Ｘにおける電圧によって決まり、そし
て選定した時間の間外部積分器２３２によって積分され
る。
【００２５】ピクセルｎ＋１を読み出すため、センサＳ
n+1 ２１２に格納された電荷が読み出されるようにゲー
トラインＧn+1 ２１０が高位になる。ゲートラインＧ
n+1 ２１０が高位になると、パストランジスタＰn+1 が
オンになるほか、前に読み取ったピクセルのリセットト
ランジスタＲn ２０４がオンになり、センサＳn ２０２
をリセットする。言い換えると、ゲートラインＧn+1 ２
１０は、ピクセルｎ＋１を読み出すためと、前に読み取
ったピクセルをリセットするために使用される。
n+1 ２１２に格納された電荷が読み出されるようにゲー
トラインＧn+1 ２１０が高位になる。ゲートラインＧ
n+1 ２１０が高位になると、パストランジスタＰn+1 が
オンになるほか、前に読み取ったピクセルのリセットト
ランジスタＲn ２０４がオンになり、センサＳn ２０２
をリセットする。言い換えると、ゲートラインＧn+1 ２
１０は、ピクセルｎ＋１を読み出すためと、前に読み取
ったピクセルをリセットするために使用される。
【００２６】図３に、ピクセルの等価回路を略図で示
す。等価回路には、リセットトランジスタ（Ｒ）１０４
のフィードスルー・キャパシタンスが示してある。図３
に示すように、リセットトランジスタ（Ｒ）１０４のソ
ースとゲート領域の間に寄生キャパシタンス（Ｃgs）３
０２が存在し、ドレインとゲート領域の間に寄生キャパ
シタンス（Ｃgd）３０４が存在する。これらの寄生キャ
パシタンスのために、ゲートラインＧn+1 １１６が高位
になったとき、リセットトランジスタ（Ｒ）１０４が正
確にアースへリセットされない。リセットトランジスタ
（Ｒ）１０４のソース接点とドレイン接点をまたぐ電圧
はＶR （一般にリセット電圧と呼ばれる）である。電荷
がセンサ１０２から転移した後、ゲートラインＧn+1 １
１６が低位になると、一般にフィードスルー電荷は点Ｘ
を約−０．５ボルトの電圧ＶR へリセットする。
す。等価回路には、リセットトランジスタ（Ｒ）１０４
のフィードスルー・キャパシタンスが示してある。図３
に示すように、リセットトランジスタ（Ｒ）１０４のソ
ースとゲート領域の間に寄生キャパシタンス（Ｃgs）３
０２が存在し、ドレインとゲート領域の間に寄生キャパ
シタンス（Ｃgd）３０４が存在する。これらの寄生キャ
パシタンスのために、ゲートラインＧn+1 １１６が高位
になったとき、リセットトランジスタ（Ｒ）１０４が正
確にアースへリセットされない。リセットトランジスタ
（Ｒ）１０４のソース接点とドレイン接点をまたぐ電圧
はＶR （一般にリセット電圧と呼ばれる）である。電荷
がセンサ１０２から転移した後、ゲートラインＧn+1 １
１６が低位になると、一般にフィードスルー電荷は点Ｘ
を約−０．５ボルトの電圧ＶR へリセットする。
【００２７】図４は、図３のデータライン１１４を通る
電流（ＩF ）と点Ｘにおける電圧の関係を示す。読出し
サイクル中、図３の増幅器（Ａ）１０８は、そのゲート
電圧ＶG がそのドレイン電圧ＶD より低いので、一般に
その飽和領域内で動作している。増幅器（Ａ）１０８が
０ボルトのしきい値電圧をもつと仮定すれば、増幅器
（Ａ）１０８を通る電流ＩF は次式で表される。 ＩF ＝ＣG μ（Ｑs −Ｑsat ）2 ／Ｃs 2 Ｗ／（２Ｌ） ここで、ＣG は増幅器（Ａ）１０８のチャンネルキャパ
シタンス、μはキャリヤ移動度、Ｗは幅、Ｌは長さ、Ｑ
s はセンサに格納された電荷の量、Ｑsat は飽和電荷で
ある。
電流（ＩF ）と点Ｘにおける電圧の関係を示す。読出し
サイクル中、図３の増幅器（Ａ）１０８は、そのゲート
電圧ＶG がそのドレイン電圧ＶD より低いので、一般に
その飽和領域内で動作している。増幅器（Ａ）１０８が
０ボルトのしきい値電圧をもつと仮定すれば、増幅器
（Ａ）１０８を通る電流ＩF は次式で表される。 ＩF ＝ＣG μ（Ｑs −Ｑsat ）2 ／Ｃs 2 Ｗ／（２Ｌ） ここで、ＣG は増幅器（Ａ）１０８のチャンネルキャパ
シタンス、μはキャリヤ移動度、Ｗは幅、Ｌは長さ、Ｑ
s はセンサに格納された電荷の量、Ｑsat は飽和電荷で
ある。
【００２８】一例として、１００〜１５０μｍ2 のピク
セルサイズに特有な１ピコファラッドのセンサキャパシ
タンス、４のＷ／Ｌ比、５ボルトのゲート電圧、および
５×１０-8ファラッド／ｃｍ2 のゲートキャパシタンス
を仮定する。それに加えて、増幅器（Ａ）１０８のゲー
ト電極に関連するキャパシタンスと、リセットトランジ
スタ（Ｒ）１０４および増幅器（Ａ）１０８に関連する
寄生キャパシタンスは無視できると仮定する。仮定した
パラメータの場合、Ｑs が０であるとき、電流（ＩF ）
は約２．５μＡであり、もし積分時間が約２０μ秒であ
れば、５０ピコクーロンの全出力電荷が生じる。５ピコ
クーロンの典型的なｑmax と比べると、この出力電荷は
約１０の利得を表しており、非晶質シリコンイメージン
グ装置の性能を劇的に向上させるはずである。トランジ
スタの設計しだいで、飽和領域におけるリセットトラン
ジスタ（Ｒ）１０４とパストランジスタ（Ｐ）１０６の
オン抵抗は、一般に約１ＭΩである。
セルサイズに特有な１ピコファラッドのセンサキャパシ
タンス、４のＷ／Ｌ比、５ボルトのゲート電圧、および
５×１０-8ファラッド／ｃｍ2 のゲートキャパシタンス
を仮定する。それに加えて、増幅器（Ａ）１０８のゲー
ト電極に関連するキャパシタンスと、リセットトランジ
スタ（Ｒ）１０４および増幅器（Ａ）１０８に関連する
寄生キャパシタンスは無視できると仮定する。仮定した
パラメータの場合、Ｑs が０であるとき、電流（ＩF ）
は約２．５μＡであり、もし積分時間が約２０μ秒であ
れば、５０ピコクーロンの全出力電荷が生じる。５ピコ
クーロンの典型的なｑmax と比べると、この出力電荷は
約１０の利得を表しており、非晶質シリコンイメージン
グ装置の性能を劇的に向上させるはずである。トランジ
スタの設計しだいで、飽和領域におけるリセットトラン
ジスタ（Ｒ）１０４とパストランジスタ（Ｐ）１０６の
オン抵抗は、一般に約１ＭΩである。
【００２９】図４に示すように、図３のデータライン１
１４を通る電流（ＩF ）と点Ｘにおける電圧との関係
は、単調で、かつ非線形である。さらに、信号は極性が
反転されている。信号が大きいとき、データライン１１
４の電流（ＩF ）は少ない。信号に対しソフトウェア利
得補正とオフセット補正が定期的に行われるので、一般
に、信号の極性反転はセンサアレイ設計では重要な点で
はない。さらに、ピクセル設計は余分に複雑になるが、
信号をより線形にすることができる。もしより高いソー
スバイアスを増幅器（Ａ）１０８に加えれば、ゲートと
ソース間の電圧の相対的変化が減少して、応答はより線
形になる。これは、センサ１０２と増幅器（Ａ）１０８
へ異なるバイアス電圧を加えることができる第２バイア
スラインを追加することによって達成できるであろう。
しかし、非線形性は一定の用途では重要な点でないこと
もある。たとえば、線形性は一般にＸ線光子カウンタで
は重要ではない。
１４を通る電流（ＩF ）と点Ｘにおける電圧との関係
は、単調で、かつ非線形である。さらに、信号は極性が
反転されている。信号が大きいとき、データライン１１
４の電流（ＩF ）は少ない。信号に対しソフトウェア利
得補正とオフセット補正が定期的に行われるので、一般
に、信号の極性反転はセンサアレイ設計では重要な点で
はない。さらに、ピクセル設計は余分に複雑になるが、
信号をより線形にすることができる。もしより高いソー
スバイアスを増幅器（Ａ）１０８に加えれば、ゲートと
ソース間の電圧の相対的変化が減少して、応答はより線
形になる。これは、センサ１０２と増幅器（Ａ）１０８
へ異なるバイアス電圧を加えることができる第２バイア
スラインを追加することによって達成できるであろう。
しかし、非線形性は一定の用途では重要な点でないこと
もある。たとえば、線形性は一般にＸ線光子カウンタで
は重要ではない。
【００３０】図５に、図２に示したアレイの読出しサイ
クルのための考えられるタイミング図を示す。このタイ
ミング図は、時間に対するゲートラインＧn ２００上の
電圧の大きさを示す。一般にゲートラインを読み取るの
にかかる時間は「ライン時間」と呼ばれ、３０〜１００
μ秒のオーダーである。すべてのゲートラインの完全な
読出しを行うのに要する時間は「フレーム時間」と呼ば
れ、ミリ秒から秒にわたる。このアレイ内の読出しエレ
クトロニクスのＲＣ時定数は一般に２〜５μ秒である。
クルのための考えられるタイミング図を示す。このタイ
ミング図は、時間に対するゲートラインＧn ２００上の
電圧の大きさを示す。一般にゲートラインを読み取るの
にかかる時間は「ライン時間」と呼ばれ、３０〜１００
μ秒のオーダーである。すべてのゲートラインの完全な
読出しを行うのに要する時間は「フレーム時間」と呼ば
れ、ミリ秒から秒にわたる。このアレイ内の読出しエレ
クトロニクスのＲＣ時定数は一般に２〜５μ秒である。
【００３１】読出しプロセスは一般に二重相関サンプリ
ング手法を使用する。このサンプリング手法はすべての
余分の信号を除去する２つの連続する測定を含んでい
る。図２のピクセルｎを読み取る前に、前のピクセル
（ｎ−１）が読み出されており、そのあとｔOFF(n-1)か
らｔONまでの時間間隔の間、すべてのゲートラインはオ
フのままである。ゲートラインＧn ２００がｔONにおい
て高位になった後、そして前に読み出されたピクセルが
正しくリセットされた後、最初の測定がｔ1 に行われ
る。期間ｔONからｔ1 までの期間中、図２のデータライ
ン２３０の電圧はアース電位に保たれ、そして図２に示
したフィードバックスイッチ２３１を閉じることによっ
て積分器２３２が使用不能にされる。最初のリセット期
間は一般に５μ秒続く。ｔ1 において、フィードバック
スイッチ２３１を開くことによって、積分器２３２が起
動され、その時点で最初の測定が行われる。積分時間の
終端のｔ 2 において、フィードバックスイッチ２３１が
再び閉じられる前に、第２の測定が行われる。２つの測
定値の差が記録される。２つの測定値を格納するサンプ
リング・キャパシタは図面に示してない。それらは一般
に図２に示した外部積分器２３２の一部分である。その
測定法のもとで、すべての余分な信号が除去される。ｔ
2 において第２の測定を行った後、センサ（Ｓn-1 ）２
２０の出力（点Ｘn- 1 ）を異なる電圧にリセットできる
ように、ゲートラインＧn ２００はｔOFF まで高位のま
までもよい。最後に、ゲートラインＧ２００がｔOFF に
おいて低位になると、次のゲートラインＧn+1 ２１０が
ｔON(n+1) においてオンになり、その時点で読出しサイ
クルが繰り返される。
ング手法を使用する。このサンプリング手法はすべての
余分の信号を除去する２つの連続する測定を含んでい
る。図２のピクセルｎを読み取る前に、前のピクセル
（ｎ−１）が読み出されており、そのあとｔOFF(n-1)か
らｔONまでの時間間隔の間、すべてのゲートラインはオ
フのままである。ゲートラインＧn ２００がｔONにおい
て高位になった後、そして前に読み出されたピクセルが
正しくリセットされた後、最初の測定がｔ1 に行われ
る。期間ｔONからｔ1 までの期間中、図２のデータライ
ン２３０の電圧はアース電位に保たれ、そして図２に示
したフィードバックスイッチ２３１を閉じることによっ
て積分器２３２が使用不能にされる。最初のリセット期
間は一般に５μ秒続く。ｔ1 において、フィードバック
スイッチ２３１を開くことによって、積分器２３２が起
動され、その時点で最初の測定が行われる。積分時間の
終端のｔ 2 において、フィードバックスイッチ２３１が
再び閉じられる前に、第２の測定が行われる。２つの測
定値の差が記録される。２つの測定値を格納するサンプ
リング・キャパシタは図面に示してない。それらは一般
に図２に示した外部積分器２３２の一部分である。その
測定法のもとで、すべての余分な信号が除去される。ｔ
2 において第２の測定を行った後、センサ（Ｓn-1 ）２
２０の出力（点Ｘn- 1 ）を異なる電圧にリセットできる
ように、ゲートラインＧn ２００はｔOFF まで高位のま
までもよい。最後に、ゲートラインＧ２００がｔOFF に
おいて低位になると、次のゲートラインＧn+1 ２１０が
ｔON(n+1) においてオンになり、その時点で読出しサイ
クルが繰り返される。
【００３２】図６に、非晶質シリコンセンサアレイ用の
現在の製造プロセスを使用して作り出すことができる本
発明のピクセル・レイアウトを示す。現在の製造プロセ
スは、一般に３つの金属層を用いて、相互接続ライン
と、センサと表面接触させる追加の透明な金属膜を形成
する。ＴＦＴのゲート電極を形成する相互接続層は「ゲ
ート金属」層１０１である。そのゲート金属層１０１の
上に、ＴＦＴのソース領域とドレイン領域の電極を形成
するもう１つの金属層１０３がある。この金属層１０３
は、通常、ソース／ドレイン金属すなわち「Ｓ／Ｄ金
属」と呼ばれる。Ｓ／Ｄ金属層１０３の上に、一般に
「上部金属」層１０５と「ＩｎＳｎＯ」または「ＩＴ
Ｏ」層１０７と呼ばれる２つの追加の金属層がある。
現在の製造プロセスを使用して作り出すことができる本
発明のピクセル・レイアウトを示す。現在の製造プロセ
スは、一般に３つの金属層を用いて、相互接続ライン
と、センサと表面接触させる追加の透明な金属膜を形成
する。ＴＦＴのゲート電極を形成する相互接続層は「ゲ
ート金属」層１０１である。そのゲート金属層１０１の
上に、ＴＦＴのソース領域とドレイン領域の電極を形成
するもう１つの金属層１０３がある。この金属層１０３
は、通常、ソース／ドレイン金属すなわち「Ｓ／Ｄ金
属」と呼ばれる。Ｓ／Ｄ金属層１０３の上に、一般に
「上部金属」層１０５と「ＩｎＳｎＯ」または「ＩＴ
Ｏ」層１０７と呼ばれる２つの追加の金属層がある。
【００３３】図６に示すように、リセットトランジスタ
（Ｒ）１０４、増幅器（Ａ）１０８、およびパストラン
ジスタ（Ｐ）のゲート電極は、ゲート金属層１０１で形
成され、そして上部金属層１０５を用いて形成されたバ
イアスライン（ＶB ）１１０で被覆されている。バイア
スライン１１０はトランジスタのゲート電極を照明から
遮蔽する。この実施例の場合、ゲートラインＧn+1 １１
６はリセットトランジスタ（Ｒ）１０４のゲートに接続
されているのに対し、ゲートラインＧn １１２はパスト
ランジスタ（Ｐ）１０６のゲートに接続されている。ピ
クセルのピッチは一般に１００〜５００μｍである。
（Ｒ）１０４、増幅器（Ａ）１０８、およびパストラン
ジスタ（Ｐ）のゲート電極は、ゲート金属層１０１で形
成され、そして上部金属層１０５を用いて形成されたバ
イアスライン（ＶB ）１１０で被覆されている。バイア
スライン１１０はトランジスタのゲート電極を照明から
遮蔽する。この実施例の場合、ゲートラインＧn+1 １１
６はリセットトランジスタ（Ｒ）１０４のゲートに接続
されているのに対し、ゲートラインＧn １１２はパスト
ランジスタ（Ｐ）１０６のゲートに接続されている。ピ
クセルのピッチは一般に１００〜５００μｍである。
【００３４】増幅器トランジスタ（Ａ）１０８のゲート
電極は導体６０２を介してセンサ１０２の最下部電極に
接続されている。増幅器トランジスタ（Ａ）１０８のゲ
ート電極はゲート金属層１０１で形成されているのに対
し、センサ１０２の底部電極はＳ／Ｄ金属層１０３で形
成されている。導体６０２はゲート金属層１０１とＳ／
Ｄ金属層１０３の間に短絡回路を提供する。
電極は導体６０２を介してセンサ１０２の最下部電極に
接続されている。増幅器トランジスタ（Ａ）１０８のゲ
ート電極はゲート金属層１０１で形成されているのに対
し、センサ１０２の底部電極はＳ／Ｄ金属層１０３で形
成されている。導体６０２はゲート金属層１０１とＳ／
Ｄ金属層１０３の間に短絡回路を提供する。
【００３５】センサ１０２の底部電極は、それほかに、
図６に示すように、リセットトランジスタ（Ｒ）１０４
のソース領域を形成している。他方、リセットトランジ
スタ（Ｒ）１０４のドレイン領域はＳ／Ｄ金属層１０３
で形成され、導体６００を介してデータライン１１４に
接続されている。導体６００はＳ／Ｄ金属層１０３と上
部金属層１０５とを接続する。
図６に示すように、リセットトランジスタ（Ｒ）１０４
のソース領域を形成している。他方、リセットトランジ
スタ（Ｒ）１０４のドレイン領域はＳ／Ｄ金属層１０３
で形成され、導体６００を介してデータライン１１４に
接続されている。導体６００はＳ／Ｄ金属層１０３と上
部金属層１０５とを接続する。
【００３６】データライン１１４は別の導体６０６を介
してパストランジスタ（Ｐ）１０６のドレインに接続さ
れている。導体６０６は、Ｓ／Ｄ金属層１０３を上部金
属層１０５に接続するという点で、導体６００に似てい
る。さらに、図６に示すように、パストランジスタ
（Ｐ）１０６のソースを形成しているＳ／Ｄ金属層１０
３の一部は、そのほかに、増幅器トランジスタ（Ａ）１
０８のドレインを形成している。
してパストランジスタ（Ｐ）１０６のドレインに接続さ
れている。導体６０６は、Ｓ／Ｄ金属層１０３を上部金
属層１０５に接続するという点で、導体６００に似てい
る。さらに、図６に示すように、パストランジスタ
（Ｐ）１０６のソースを形成しているＳ／Ｄ金属層１０
３の一部は、そのほかに、増幅器トランジスタ（Ａ）１
０８のドレインを形成している。
【００３７】図６から判るように、センサ１０２は１５
０μｍ2 のピクセルの面積の５０％以上（これは適度な
センサ充填係数を示す）を占めることがある。一般に、
ピクセルサイズが大きければ大きいほど、より高い充填
係数を達成することができる。もしＴＦＴの上にセンサ
層を置いてアレイを作れば、より小さいピクセルサイ
ズ、すなわちより複雑な回路を含むことができるであろ
う。
０μｍ2 のピクセルの面積の５０％以上（これは適度な
センサ充填係数を示す）を占めることがある。一般に、
ピクセルサイズが大きければ大きいほど、より高い充填
係数を達成することができる。もしＴＦＴの上にセンサ
層を置いてアレイを作れば、より小さいピクセルサイ
ズ、すなわちより複雑な回路を含むことができるであろ
う。
【００３８】図７に、第２バイアスラインを使用した本
発明の代替実施例を示す。この第２バイアスラインはゲ
ート金属層１０１で形成されている。この手法のもと
で、増幅器トランジスタ（Ａ）１０８のソースをバイア
スからセンサ１０２へ別個にバイアスすることができ
る。さらに、センサの出力点を＋５ボルトにリセットす
ることに結びつけられた、より低いバイアス（たとえば
−２ボルト）は、充填係数の低下なしに、よりすぐれた
線形性を与える。
発明の代替実施例を示す。この第２バイアスラインはゲ
ート金属層１０１で形成されている。この手法のもと
で、増幅器トランジスタ（Ａ）１０８のソースをバイア
スからセンサ１０２へ別個にバイアスすることができ
る。さらに、センサの出力点を＋５ボルトにリセットす
ることに結びつけられた、より低いバイアス（たとえば
−２ボルト）は、充填係数の低下なしに、よりすぐれた
線形性を与える。
【００３９】この手法のもとで、第２バイアスを与える
ため、追加の導体７１０が必要である。増幅器トランジ
スタ（Ａ）１０８のソース領域は導体７１０を介して第
２バイアスライン７００に接続されている。導体７１０
はＳ／Ｄ金属層１０３をゲート金属層１０１に接続して
いるする。図６の導体６０４と異なり、導体７１２はセ
ンサ１０２の上部電極をバイアスライン１１０に接続す
るだけである。導体７１４は図６に示した導体６００と
機能的に同じである。
ため、追加の導体７１０が必要である。増幅器トランジ
スタ（Ａ）１０８のソース領域は導体７１０を介して第
２バイアスライン７００に接続されている。導体７１０
はＳ／Ｄ金属層１０３をゲート金属層１０１に接続して
いるする。図６の導体６０４と異なり、導体７１２はセ
ンサ１０２の上部電極をバイアスライン１１０に接続す
るだけである。導体７１４は図６に示した導体６００と
機能的に同じである。
【００４０】以上、特定の実施例について発明を説明し
たが、以上の説明からこの分野の専門家が多くの代替
物、修正物、および均等物を容易に思いつくことは明ら
かである。従って、本発明は、発明の精神および特許請
求の範囲に入るすべての代替物、修正物、および均等物
を包含するものとする。
たが、以上の説明からこの分野の専門家が多くの代替
物、修正物、および均等物を容易に思いつくことは明ら
かである。従って、本発明は、発明の精神および特許請
求の範囲に入るすべての代替物、修正物、および均等物
を包含するものとする。
【図１】本発明に係るピクセル設計の等価回路の回路図
である。
である。
【図２】本発明に係るイメージセンサアレイの回路図で
ある。
ある。
【図３】リセットトランジスタのフィードスルー・キャ
パシタンスを示すピクセル設計の等価回路の回路図であ
る。
パシタンスを示すピクセル設計の等価回路の回路図であ
る。
【図４】ピクセル内のセンサの出力端における電圧とデ
ータライン上の電流の関係を示すグラフである。
ータライン上の電流の関係を示すグラフである。
【図５】アレイの読出しサイクルの考えられるタイミン
グ図である。
グ図である。
【図６】本発明に係るピクセル設計のレイアウトを示す
図である。
図である。
【図７】ピクセルの各列ごとに追加のバイアスラインを
有するピクセル設計の別のレイアウトを示す図である。
有するピクセル設計の別のレイアウトを示す図である。
１０１ ゲート金属層 １０２ センサ １０３ Ｓ／Ｄ金属層 １０４ リセットトランジスタ １０５ 上部金属層 １０６ パストランジスタ １０７ ＩＴＯ層 １０８ 増幅器トランジスタ １１０ バイアスライン １１２ ゲートライン １１４ データライン １１６ ゲートライン ２００，２１０，２２０ ゲートライン ２０２，２１２，２２２ センサ ２０６，２１６，２２６ 増幅器トランジスタ ２０８，２１８，２２８ パス・トランジスタ ２３０ データライン ２３１ フィードバック・スイッチ ２３２ 外部積分器 ６００，６０２，６０４，６０６ 導体 ７００，７１０，７１２，７１４ 導体
Claims (3)
- 【請求項１】 複数の行ラインと、該複数の行ラインを
アドレスする行デコーダと、複数の列ラインと、該複数
の列ラインをアドレスする列デコーダと、前記行ライン
と前記列ラインの各交点にピクセルを置くように配列し
たピクセルのアレイとから成るイメージセンサにおい
て、 前記各ピクセルが、 バイアスが印加される第１ノードと、制御信号に応答し
てスイッチング動作を行う薄膜トランジスタ・スイッチ
を介して電気信号をデータラインに出力する第２ノード
とを有する感光素子と、 前記感光素子の電気信号を増幅する増幅器であって、前
記感光素子の電気信号を受け取る第１ノードと、増幅し
た電気信号を出力する第２ノードとを有する増幅器とか
ら成ることを特徴とするイメージセンサ。 - 【請求項２】 請求項１に記載のイメージセンサにおい
て、前記トランジスタが薄膜トランジスタであることを
特徴とするイメージセンサ。 - 【請求項３】 複数の行ラインと、該複数の行ラインを
アドレスする行デコーダと、複数の列ラインと、該複数
の列ラインをアドレスする列デコーダと、前記行ライン
と前記列ラインの各交点にピクセルを置くように配列し
たピクセルのアレイとから成るイメージセンサにおい
て、 前記各ピクセルが、 バイアスが印加される第１ノードと、電気信号を出力す
る第２ノードとを有する感光素子と、 前記感光素子の第２ノードに接続されていて、第１制御
信号に応答して前記感光素子を放電させる第１スイッチ
ング素子と、 前記感光素子の電気信号を増幅する増幅器であって、バ
イアスが印加される第１ノードと、前記感光素子の電気
信号を受け取る第２ノードと、第２制御信号に応答して
スイッチング動作を行う第２スイッチング素子に介して
増幅した電気信号をデータラインへ出力する第３ノード
とを有する増幅器とから成ることを特徴とするイメージ
センサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/699,875 US5831258A (en) | 1996-08-20 | 1996-08-20 | Pixel circuit with integrated amplifer |
| US08/699875 | 1996-08-20 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009261357A Division JP4981116B2 (ja) | 1996-08-20 | 2009-11-16 | 高感度イメージセンサアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10108074A true JPH10108074A (ja) | 1998-04-24 |
| JP4476370B2 JP4476370B2 (ja) | 2010-06-09 |
Family
ID=24811283
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21751197A Expired - Fee Related JP4476370B2 (ja) | 1996-08-20 | 1997-08-12 | ピクセル増幅器回路 |
| JP2009261357A Expired - Fee Related JP4981116B2 (ja) | 1996-08-20 | 2009-11-16 | 高感度イメージセンサアレイ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009261357A Expired - Fee Related JP4981116B2 (ja) | 1996-08-20 | 2009-11-16 | 高感度イメージセンサアレイ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5831258A (ja) |
| EP (1) | EP0825763A3 (ja) |
| JP (2) | JP4476370B2 (ja) |
| CA (1) | CA2204553C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205870A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 撮像装置および表示装置 |
| JP2008270840A (ja) * | 2008-07-29 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2009501498A (ja) * | 2005-07-12 | 2009-01-15 | マイクロン テクノロジー， インク． | 二重変換利得ゲートとコンデンサーとｈｄｒ組み合わせ |
| JP2010056570A (ja) * | 2001-11-13 | 2010-03-11 | Canon Inc | 放射線検出装置及びその駆動方法、並びに光電変換装置 |
| US9712770B2 (en) | 2015-04-24 | 2017-07-18 | Nlt Technologies, Ltd. | Image sensor |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990469A (en) | 1997-04-02 | 1999-11-23 | Gentex Corporation | Control circuit for image array sensors |
| USRE38499E1 (en) * | 1997-07-21 | 2004-04-20 | Foveon, Inc. | Two-stage amplifier for active pixel sensor cell array for reducing fixed pattern noise in the array output |
| JP4271268B2 (ja) * | 1997-09-20 | 2009-06-03 | 株式会社半導体エネルギー研究所 | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 |
| JP3918248B2 (ja) * | 1997-09-26 | 2007-05-23 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| US6233012B1 (en) * | 1997-11-05 | 2001-05-15 | Stmicroelectronics, Inc. | Parasitic capacitance reduction for passive charge read-out |
| WO1999043153A1 (en) * | 1998-02-20 | 1999-08-26 | Photobit Corporation | A single control line for providing select and reset signals to two rows of an image sensor |
| SE511745C2 (sv) * | 1998-02-23 | 1999-11-15 | Rune Franzen | Bildöverföringsanordning |
| US6051827A (en) * | 1998-04-28 | 2000-04-18 | Xerox Corporation | Hybrid sensor pixel architecture with threshold response |
| US6252215B1 (en) * | 1998-04-28 | 2001-06-26 | Xerox Corporation | Hybrid sensor pixel architecture with gate line and drive line synchronization |
| JPH11326954A (ja) * | 1998-05-15 | 1999-11-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6242728B1 (en) | 1998-08-20 | 2001-06-05 | Foveon, Inc. | CMOS active pixel sensor using native transistors |
| US6587142B1 (en) * | 1998-09-09 | 2003-07-01 | Pictos Technologies, Inc. | Low-noise active-pixel sensor for imaging arrays with high speed row reset |
| KR100284306B1 (ko) | 1998-10-14 | 2001-03-02 | 김영환 | 이미지 센서의 화질 개선을 위한 단위 화소 구동 방법 |
| US6757018B1 (en) | 1998-12-18 | 2004-06-29 | Agilent Technologies, Inc. | CMOS image sensor with pixel level gain control |
| JP4463428B2 (ja) * | 1999-01-29 | 2010-05-19 | 浜松ホトニクス株式会社 | 受光装置 |
| US6603513B1 (en) | 1999-02-16 | 2003-08-05 | Micron Technology, Inc. | Using a single control line to provide select and reset signals to image sensors in two rows of a digital imaging device |
| FR2795587B1 (fr) * | 1999-06-23 | 2001-09-07 | Agence Spatiale Europeenne | Detecteur du type a pixels actifs |
| EP1206131B1 (en) * | 1999-08-05 | 2005-12-07 | Hamamatsu Photonics K.K. | Solid-state imaging device and range finding device |
| US6856351B1 (en) * | 1999-09-16 | 2005-02-15 | Xerox Corporation | Device and method for reducing lag and blooming in amorphous silicon sensor arrays |
| EP2244295B1 (en) * | 1999-10-05 | 2011-12-21 | Canon Kabushiki Kaisha | Solid-state image pickup device |
| US6593557B1 (en) * | 1999-10-28 | 2003-07-15 | Xerox Corporation | Reduction of line noise appearance in large area image sensors |
| GB9929501D0 (en) * | 1999-12-14 | 2000-02-09 | Koninkl Philips Electronics Nv | Image sensor |
| JP2001337166A (ja) * | 2000-05-26 | 2001-12-07 | Minolta Co Ltd | ３次元入力方法および３次元入力装置 |
| US7557355B2 (en) * | 2004-09-30 | 2009-07-07 | Canon Kabushiki Kaisha | Image pickup apparatus and radiation image pickup apparatus |
| JP4247995B2 (ja) * | 2005-02-03 | 2009-04-02 | 富士通マイクロエレクトロニクス株式会社 | 固体撮像素子のデータ読出回路、撮像装置および固体撮像素子のデータ読出方法 |
| US7615731B2 (en) * | 2006-09-14 | 2009-11-10 | Carestream Health, Inc. | High fill-factor sensor with reduced coupling |
| JP5290923B2 (ja) * | 2009-10-06 | 2013-09-18 | キヤノン株式会社 | 固体撮像装置および撮像装置 |
| KR101804316B1 (ko) | 2011-04-13 | 2017-12-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102144042B1 (ko) * | 2018-10-25 | 2020-08-12 | 실리콘 디스플레이 (주) | 센서 화소 및 이를 포함하는 이미지 센서 |
| KR102697315B1 (ko) | 2019-04-02 | 2024-08-26 | 삼성디스플레이 주식회사 | 이미지 센서 및 이를 구비한 표시 장치 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5738073A (en) * | 1980-08-20 | 1982-03-02 | Hitachi Ltd | Solid-state image sensor |
| FR2536176A1 (fr) * | 1982-11-15 | 1984-05-18 | Inst Nat Rech Inf Automat | Procede et appareil pour la mesure de charges impulsionnelles |
| JP2594992B2 (ja) * | 1987-12-04 | 1997-03-26 | 株式会社日立製作所 | 固体撮像装置 |
| JPH01184954A (ja) * | 1988-01-20 | 1989-07-24 | Seiko Epson Corp | 固体撮像装置 |
| JPH0289368A (ja) * | 1988-09-27 | 1990-03-29 | Sony Corp | 固体撮像装置 |
| JPH02181470A (ja) * | 1989-01-06 | 1990-07-16 | Sony Corp | 固体撮像素子 |
| JPH033487A (ja) * | 1989-05-31 | 1991-01-09 | Canon Inc | 光電変換装置 |
| US5262649A (en) * | 1989-09-06 | 1993-11-16 | The Regents Of The University Of Michigan | Thin-film, flat panel, pixelated detector array for real-time digital imaging and dosimetry of ionizing radiation |
| US5017989A (en) * | 1989-12-06 | 1991-05-21 | Xerox Corporation | Solid state radiation sensor array panel |
| JP3050583B2 (ja) * | 1990-10-17 | 2000-06-12 | ソニー株式会社 | 固体撮像装置 |
| US5153420A (en) * | 1990-11-28 | 1992-10-06 | Xerox Corporation | Timing independent pixel-scale light sensing apparatus |
| US5299013A (en) * | 1991-07-25 | 1994-03-29 | Dyna Image Corp. | Silicon butting contact image sensor with two-phase shift register |
| JP2998410B2 (ja) * | 1991-10-18 | 2000-01-11 | 富士ゼロックス株式会社 | ２次元密着型イメージセンサ及びその駆動方法 |
| JPH0698082A (ja) * | 1992-09-14 | 1994-04-08 | Hitachi Ltd | 固体撮像素子 |
| JPH06334920A (ja) * | 1993-03-23 | 1994-12-02 | Nippon Hoso Kyokai <Nhk> | 固体撮像素子とその駆動方法 |
| JPH07284024A (ja) * | 1994-04-07 | 1995-10-27 | Nippon Hoso Kyokai <Nhk> | 固体撮像素子 |
| EP0760191B1 (en) * | 1994-05-19 | 1999-06-23 | Polaroid Corporation | Cmos imaging array with active pixels |
| JP3408045B2 (ja) * | 1996-01-19 | 2003-05-19 | キヤノン株式会社 | 光電変換装置 |
-
1996
- 1996-08-20 US US08/699,875 patent/US5831258A/en not_active Expired - Lifetime
-
1997
- 1997-05-06 CA CA002204553A patent/CA2204553C/en not_active Expired - Lifetime
- 1997-08-12 JP JP21751197A patent/JP4476370B2/ja not_active Expired - Fee Related
- 1997-08-13 EP EP97306165A patent/EP0825763A3/en not_active Withdrawn
-
2009
- 2009-11-16 JP JP2009261357A patent/JP4981116B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056570A (ja) * | 2001-11-13 | 2010-03-11 | Canon Inc | 放射線検出装置及びその駆動方法、並びに光電変換装置 |
| JP2009501498A (ja) * | 2005-07-12 | 2009-01-15 | マイクロン テクノロジー， インク． | 二重変換利得ゲートとコンデンサーとｈｄｒ組み合わせ |
| US7898588B2 (en) | 2005-07-12 | 2011-03-01 | Micron Technology, Inc. | Dual conversion gain gate and capacitor and HDR combination |
| JP4853742B2 (ja) * | 2005-07-12 | 2012-01-11 | マイクロン テクノロジー， インク． | 二重変換利得ゲートとコンデンサーとｈｄｒ組み合わせ |
| JP2008205870A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 撮像装置および表示装置 |
| US8570413B2 (en) | 2007-02-21 | 2013-10-29 | Japan Display West, Inc. | Image-pickup device and display apparatus |
| JP2008270840A (ja) * | 2008-07-29 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9712770B2 (en) | 2015-04-24 | 2017-07-18 | Nlt Technologies, Ltd. | Image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4981116B2 (ja) | 2012-07-18 |
| CA2204553A1 (en) | 1998-02-20 |
| CA2204553C (en) | 2001-10-02 |
| EP0825763A2 (en) | 1998-02-25 |
| US5831258A (en) | 1998-11-03 |
| JP4476370B2 (ja) | 2010-06-09 |
| JP2010045843A (ja) | 2010-02-25 |
| EP0825763A3 (en) | 2001-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4981116B2 (ja) | 高感度イメージセンサアレイ | |
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| US7489355B2 (en) | CMOS active pixel with hard and soft reset | |
| US6300977B1 (en) | Read-out circuit for active matrix imaging arrays | |
| JP3466886B2 (ja) | 固体撮像装置 | |
| US7224389B2 (en) | Method to adjust the signal level of an active pixel and corresponding active pixel | |
| JPS6376476A (ja) | 光電変換装置 | |
| CN105282462A (zh) | 图像传感器及其驱动方法 | |
| JP7535715B2 (ja) | 撮像装置 | |
| WO2001045392A2 (en) | Image sensor | |
| US11558567B2 (en) | Optical active pixel sensor using TFT pixel circuit | |
| US20010038075A1 (en) | Elecrtromagnetic wave detector | |
| EP1185888A2 (en) | Sensor and method of operating the sensor | |
| US6049357A (en) | Image pickup apparatus including signal accumulating cells | |
| US7652240B2 (en) | Image sensor with a plurality of pixels, pixel circuit and method | |
| JP4192305B2 (ja) | 固体撮像素子 | |
| JPH0412675B2 (ja) | ||
| EP0842539B1 (en) | Method and apparatus of operating a dual gate tft electromagnetic radiation imaging device | |
| JP4376350B2 (ja) | ピクセル増幅器回路 | |
| US7755364B2 (en) | Image sensor | |
| JP2830519B2 (ja) | 固体撮像装置 | |
| JP2001320038A (ja) | 光電変換装置 | |
| JP2007005938A (ja) | 光電変換装置及びその駆動方法 | |
| JPH04280567A (ja) | イメージセンサ | |
| JPH0445030B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080630 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080929 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090515 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090520 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100310 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |