JP2830519B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2830519B2 JP2830519B2 JP3178734A JP17873491A JP2830519B2 JP 2830519 B2 JP2830519 B2 JP 2830519B2 JP 3178734 A JP3178734 A JP 3178734A JP 17873491 A JP17873491 A JP 17873491A JP 2830519 B2 JP2830519 B2 JP 2830519B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- gate
- imaging device
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像装置に関し、
特に撮像素子として横型静電誘導トランジスタを用いか
つ読出しに容量負荷型ソースフォロワ回路方式を採用す
ることにより、光量対出力のリニアリティの改善、残像
および固定パターンノイズの極小化、および非破壊読出
しを可能にした固体撮像装置において、これらの特徴を
損なうことなくブルーミング耐性を大幅に改善する技術
に関する。本発明はまた、このようなブルーミング耐性
の改善を装置の消費電力を増大することなく達成する技
術に関する。
特に撮像素子として横型静電誘導トランジスタを用いか
つ読出しに容量負荷型ソースフォロワ回路方式を採用す
ることにより、光量対出力のリニアリティの改善、残像
および固定パターンノイズの極小化、および非破壊読出
しを可能にした固体撮像装置において、これらの特徴を
損なうことなくブルーミング耐性を大幅に改善する技術
に関する。本発明はまた、このようなブルーミング耐性
の改善を装置の消費電力を増大することなく達成する技
術に関する。
【０００２】
【従来の技術】本件出願人は、別の出願において、ＭＯ
Ｓゲート構造の横型静電誘導トランジスタ（以下、ＭＯ
Ｓ・ＳＩＴと称する）を光電変換素子に用い、容量負荷
型ソースフォロワ方式で読出す固体撮像装置を提案して
いる。図６は、このような固体撮像装置の回路構成を光
電変換素子が３行３列に配置されている場合につき示
す。
Ｓゲート構造の横型静電誘導トランジスタ（以下、ＭＯ
Ｓ・ＳＩＴと称する）を光電変換素子に用い、容量負荷
型ソースフォロワ方式で読出す固体撮像装置を提案して
いる。図６は、このような固体撮像装置の回路構成を光
電変換素子が３行３列に配置されている場合につき示
す。
【０００３】図６において、各光電変換素子１−１１，
１−１２，１−１３，…，１−３１，１−３２，１−３
３は各々、光電変換部を構成するＭＯＳ・ＳＩＴであ
り、各ソース端子は縦１列ごとに共通にソースライン２
−１，２−２，２−３にそれぞれ接続され、かつ各ゲー
トは横１列共通にゲートライン３−１，３−２，３−３
にそれぞれ接続されている。負荷容量（ＣＴＳ）４−
１，４−２，４−３および負荷容量（ＣＴＮ）５−１，
５−２，５−３はソースフォロワ読出しのための負荷容
量となり、負荷容量ＣＴＳは、リセット直前、すなわち
一定の蓄積時間の間光電変換を行なった後、の出力を、
負荷容量ＣＴＮはリセット直後の出力を読出すためのも
のである。なお、リセット直後においては、蓄積時間は
小さく無視できるものと考えられる。
１−１２，１−１３，…，１−３１，１−３２，１−３
３は各々、光電変換部を構成するＭＯＳ・ＳＩＴであ
り、各ソース端子は縦１列ごとに共通にソースライン２
−１，２−２，２−３にそれぞれ接続され、かつ各ゲー
トは横１列共通にゲートライン３−１，３−２，３−３
にそれぞれ接続されている。負荷容量（ＣＴＳ）４−
１，４−２，４−３および負荷容量（ＣＴＮ）５−１，
５−２，５−３はソースフォロワ読出しのための負荷容
量となり、負荷容量ＣＴＳは、リセット直前、すなわち
一定の蓄積時間の間光電変換を行なった後、の出力を、
負荷容量ＣＴＮはリセット直後の出力を読出すためのも
のである。なお、リセット直後においては、蓄積時間は
小さく無視できるものと考えられる。
【０００４】垂直走査回路（ＶＳＲ）６は、各光電変換
素子のゲートパルスφＧ１〜φＧ３を発生するものであ
る。また、水平走査回路（ＨＳＲ）７は、前記負荷容量
ＣＴＳおよびＣＴＮに蓄えられた電荷を順次水平読出し
ライン８，９に転送するためのスイッチングトランジス
タ１８−１，１９−１、１８−２，１９−２、１８−
３，１９−３のゲートパルスφＨ１〜φＨ３を発生する
ための回路である。容量（ＣＨＳ）１０および容量（Ｃ
ＨＮ）１１は各水平読出しライン８，９の寄生容量であ
る。
素子のゲートパルスφＧ１〜φＧ３を発生するものであ
る。また、水平走査回路（ＨＳＲ）７は、前記負荷容量
ＣＴＳおよびＣＴＮに蓄えられた電荷を順次水平読出し
ライン８，９に転送するためのスイッチングトランジス
タ１８−１，１９−１、１８−２，１９−２、１８−
３，１９−３のゲートパルスφＨ１〜φＨ３を発生する
ための回路である。容量（ＣＨＳ）１０および容量（Ｃ
ＨＮ）１１は各水平読出しライン８，９の寄生容量であ
る。
【０００５】また、ゲートパルス（φＴＧＳ）１２およ
びゲートパルス（φＴＧＮ）１３は、それぞれＭＯＳ・
ＳＩＴと負荷容量ＣＴＳ，ＣＴＮをそれぞれ接続するス
イッチングトランジスタ２０−１，２０−２，２０−３
および２１−１，２１−２，２１−３のゲートに印加さ
れるパルスである。また、ゲートパルス（φＲＳＶ）１
４は垂直方向のソースライン２−１，２−２，２−３の
リセット用トランジスタ２２−１，２２−２，２２−３
のゲートに印加されるパルスであり、ゲートパルス（φ
ＲＳＨ）１５は水平読出しライン８，９のリセット用ト
ランジスタ２３−１，２３−２のゲートに印加されるパ
ルスである。また、出力端子（ＶＯＳおよびＶＯＮ）１
６および１７はそれぞれＳＩＴのリセット前およびリセ
ット後の読出し信号を出力するものであり、後段の図示
しない増幅器によって差動増幅され最終的な映像信号を
得るためのものである。なお、各光電変換素子のドレイ
ンには電源２４から一定の電源電圧ＶＤが印加されてい
る。
びゲートパルス（φＴＧＮ）１３は、それぞれＭＯＳ・
ＳＩＴと負荷容量ＣＴＳ，ＣＴＮをそれぞれ接続するス
イッチングトランジスタ２０−１，２０−２，２０−３
および２１−１，２１−２，２１−３のゲートに印加さ
れるパルスである。また、ゲートパルス（φＲＳＶ）１
４は垂直方向のソースライン２−１，２−２，２−３の
リセット用トランジスタ２２−１，２２−２，２２−３
のゲートに印加されるパルスであり、ゲートパルス（φ
ＲＳＨ）１５は水平読出しライン８，９のリセット用ト
ランジスタ２３−１，２３−２のゲートに印加されるパ
ルスである。また、出力端子（ＶＯＳおよびＶＯＮ）１
６および１７はそれぞれＳＩＴのリセット前およびリセ
ット後の読出し信号を出力するものであり、後段の図示
しない増幅器によって差動増幅され最終的な映像信号を
得るためのものである。なお、各光電変換素子のドレイ
ンには電源２４から一定の電源電圧ＶＤが印加されてい
る。
【０００６】図７は、図６の固体撮像装置を駆動する各
パルスのタイミング等を示す波形図であり、同図を参照
して図６の装置の動作を説明する。なお、図６の装置に
おける第２行目の光電変換素子１−２１，１−２２，１
−２３に注目してその動作を説明する。
パルスのタイミング等を示す波形図であり、同図を参照
して図６の装置の動作を説明する。なお、図６の装置に
おける第２行目の光電変換素子１−２１，１−２２，１
−２３に注目してその動作を説明する。
【０００７】各光電変換素子に印加されるゲートパルス
φＧ１〜φＧ３は、蓄積、読出し、リセットの各動作に
対応して、３レベルの電圧値（ＶＧ１，ＶＧ２，
ＶＧ３）を有する。このレベルがＶＧ１の時、例えば、
ｔ＝Ｔ１の時、光電変換素子はオフ状態であり、入射光
量に応じて発生した電荷をゲート部に対向する半導体基
板の表面に蓄積する蓄積動作が行なわれる。
φＧ１〜φＧ３は、蓄積、読出し、リセットの各動作に
対応して、３レベルの電圧値（ＶＧ１，ＶＧ２，
ＶＧ３）を有する。このレベルがＶＧ１の時、例えば、
ｔ＝Ｔ１の時、光電変換素子はオフ状態であり、入射光
量に応じて発生した電荷をゲート部に対向する半導体基
板の表面に蓄積する蓄積動作が行なわれる。
【０００８】時間ｔ＝Ｔ２では、ゲートパルス
φＴＧＳ，φＴＧＮおよびφＲＳＶが高レベルであるた
め、各スイッチングトランジスタ２０−１，２０−２，
２０−３，２１−１，２１−２，２１−３，２２−１，
２２−２，２２−３がすべてオンとなり各負荷容量Ｃ
ＴＳおよびＣＴＮは各ソースライン２−１，２−２，２
−３を通じて放電しグランドレベルにリセットされる。
すなわち、ＣＴＳ，ＣＴＮおよびソースラインのリセッ
ト動作が行なわれる。
φＴＧＳ，φＴＧＮおよびφＲＳＶが高レベルであるた
め、各スイッチングトランジスタ２０−１，２０−２，
２０−３，２１−１，２１−２，２１−３，２２−１，
２２−２，２２−３がすべてオンとなり各負荷容量Ｃ
ＴＳおよびＣＴＮは各ソースライン２−１，２−２，２
−３を通じて放電しグランドレベルにリセットされる。
すなわち、ＣＴＳ，ＣＴＮおよびソースラインのリセッ
ト動作が行なわれる。
【０００９】時間ｔ＝Ｔ３では、ゲートパルスφＲＳＶ
が低レベルで各ソースライン２−１，２−２，２−３は
フローティングとなる。また、ゲートパルスφＴＧＳが
高レベルであるから、各スイッチングトランジスタ２０
−１，２０−２，２０−３がオンとなり、ソースライン
２−１，２−２，２−３と負荷容量４−１，４−２，４
−３がそれぞれ接続された状態となる。同時に、垂直走
査回路６から出力される光電変換素子用のゲートパルス
φＧＳがＶＧ２のレベルとなるため、光電変換素子１−
２１，１−２２，１−２３がオン状態となり、ソースフ
ォロワ動作により光量すなわち蓄積電荷に応じた出力が
負荷容量（ＣＴＳ）４−１，４−２，４−３に蓄えられ
る。すなわち読出し動作が行なわれる。他の画素の光電
変換素子は、ゲートパルスφＧ１およびφＧ３がＶＧ１
のレベルであるためオフ状態となり、出力には影響を与
えることなく各々蓄積動作を継続している。この場合負
荷容量ＣＴＳに発生する電圧ＶＣＴＳは次式で表わされ
る。 ＶＣＴＳ＝（ＶＧ２−ＶＴ＋ＱＰｈ／ＣＯＸ）｛１／（１＋α＋β）｝ （１） この式において、ＶＴは光電変換素子（ＭＯＳ・ＳＩ
Ｔ）のピンチオフ電圧、Ｑｐｈは光電変換により発生し
ゲート部に蓄積された電荷の量で光量に比例するもので
ある。また、ＣＯＸはＭＯＳ・ＳＩＴのゲート酸化膜容
量であり、αおよびβはそれぞれＭＯＳ・ＳＩＴのピン
チオフ電圧ＶＴの基板バイアス電圧依存性およびソース
・ドレイン間電圧依存性によって決まる定数である。な
お、ＶＧ２のレベルは、ＶＧ２≧ＶＴとなるように設定
する。
が低レベルで各ソースライン２−１，２−２，２−３は
フローティングとなる。また、ゲートパルスφＴＧＳが
高レベルであるから、各スイッチングトランジスタ２０
−１，２０−２，２０−３がオンとなり、ソースライン
２−１，２−２，２−３と負荷容量４−１，４−２，４
−３がそれぞれ接続された状態となる。同時に、垂直走
査回路６から出力される光電変換素子用のゲートパルス
φＧＳがＶＧ２のレベルとなるため、光電変換素子１−
２１，１−２２，１−２３がオン状態となり、ソースフ
ォロワ動作により光量すなわち蓄積電荷に応じた出力が
負荷容量（ＣＴＳ）４−１，４−２，４−３に蓄えられ
る。すなわち読出し動作が行なわれる。他の画素の光電
変換素子は、ゲートパルスφＧ１およびφＧ３がＶＧ１
のレベルであるためオフ状態となり、出力には影響を与
えることなく各々蓄積動作を継続している。この場合負
荷容量ＣＴＳに発生する電圧ＶＣＴＳは次式で表わされ
る。 ＶＣＴＳ＝（ＶＧ２−ＶＴ＋ＱＰｈ／ＣＯＸ）｛１／（１＋α＋β）｝ （１） この式において、ＶＴは光電変換素子（ＭＯＳ・ＳＩ
Ｔ）のピンチオフ電圧、Ｑｐｈは光電変換により発生し
ゲート部に蓄積された電荷の量で光量に比例するもので
ある。また、ＣＯＸはＭＯＳ・ＳＩＴのゲート酸化膜容
量であり、αおよびβはそれぞれＭＯＳ・ＳＩＴのピン
チオフ電圧ＶＴの基板バイアス電圧依存性およびソース
・ドレイン間電圧依存性によって決まる定数である。な
お、ＶＧ２のレベルは、ＶＧ２≧ＶＴとなるように設定
する。
【００１０】このような読出し動作においては、ゲート
部に蓄積された蓄積電荷量Ｑｐｈがある一定の範囲内、
即ち飽和電荷量Ｑｓａｔ以下の場合、であれば読出し動
作を行なうことによって蓄積電荷に何らの影響も与えな
いため、非破壊読出しが可能となる。これは、ＭＯＳ・
ＳＩＴではゲート下部の半導体基板上に形成された例え
ばＰ型の反転層と例えばＮ型半導体層（チャネル部分）
の間のＰＮ接合を順方向バイアスにすることなく、即ち
逆バイアス状態のまま、読出し動作が行なえるため、蓄
積電荷の再結合やＰ型基板への注入が起こらないためで
ある。但し、蓄積電荷量Ｑｐｈが飽和電荷量Ｑｓａｔを
越えた場合には、その越えた分が上記読出し動作で消滅
するため、飽和電荷量Ｑｓａｔに対応する光量を越える
と出力は飽和してくる。
部に蓄積された蓄積電荷量Ｑｐｈがある一定の範囲内、
即ち飽和電荷量Ｑｓａｔ以下の場合、であれば読出し動
作を行なうことによって蓄積電荷に何らの影響も与えな
いため、非破壊読出しが可能となる。これは、ＭＯＳ・
ＳＩＴではゲート下部の半導体基板上に形成された例え
ばＰ型の反転層と例えばＮ型半導体層（チャネル部分）
の間のＰＮ接合を順方向バイアスにすることなく、即ち
逆バイアス状態のまま、読出し動作が行なえるため、蓄
積電荷の再結合やＰ型基板への注入が起こらないためで
ある。但し、蓄積電荷量Ｑｐｈが飽和電荷量Ｑｓａｔを
越えた場合には、その越えた分が上記読出し動作で消滅
するため、飽和電荷量Ｑｓａｔに対応する光量を越える
と出力は飽和してくる。
【００１１】時間ｔ＝Ｔ４では、ゲートパルスφＲＳＶ
が高レベルであるから、各ソースライン２−１，２−
２，２−３はグランドに接続され、かつゲートパルスφ
Ｇ２がＶＧ３のレベルになるため、光電変換素子１−２
１，１−２２，１−２３に蓄積された電荷は再結合や半
導体基板への注入により消滅し空の状態となる。即ちリ
セット動作が行なわれる。なお、ＶＧ３のレベルは光電
変換素子のゲート部に蓄えられていた電荷が空になるよ
う比較的高い値に設定する。このように、光電変換素子
としてＭＯＳ・ＳＩＴを用いた固体撮像装置において
は、ゲート・ソース間の電圧を一定値以上に設定するこ
とで、完全なリセット動作を行なうことができ、従って
残像の問題が発生しない。なお、このようなリセット動
作中において、他の画素はオフ状態であり蓄積動作を継
続している。
が高レベルであるから、各ソースライン２−１，２−
２，２−３はグランドに接続され、かつゲートパルスφ
Ｇ２がＶＧ３のレベルになるため、光電変換素子１−２
１，１−２２，１−２３に蓄積された電荷は再結合や半
導体基板への注入により消滅し空の状態となる。即ちリ
セット動作が行なわれる。なお、ＶＧ３のレベルは光電
変換素子のゲート部に蓄えられていた電荷が空になるよ
う比較的高い値に設定する。このように、光電変換素子
としてＭＯＳ・ＳＩＴを用いた固体撮像装置において
は、ゲート・ソース間の電圧を一定値以上に設定するこ
とで、完全なリセット動作を行なうことができ、従って
残像の問題が発生しない。なお、このようなリセット動
作中において、他の画素はオフ状態であり蓄積動作を継
続している。
【００１２】時間ｔ＝Ｔ５では、ゲートパルスφＲＳＶ
が低レベルになるから、各ソースライン２−１，２−
２，２−３はグランドから切離され、ゲートパルスφ
ＴＧＮが高レベルであるから、負荷容量（ＣＴＮ）５−
１，５−２，５−３とそれぞれ接続される。また、ゲー
トパルスφＧ２がＶＧ２のレベルとなって、リセットさ
れた直後の光電変換素子１−２１，１−２２，１−２３
が再びオン状態となり、蓄積電荷量Ｑｐｈがほぼゼロの
状態の出力が該容量ＣＴＮに蓄えられる。即ち、暗出力
の読出し動作が行なわれる。この場合も、選択されない
他の画素は、オフ状態で蓄積動作を継続しており、出力
には影響しない。この場合、容量ＣＴＮに発生する電圧
ＶＣＴＮは、前記（１）式のＱｐｈ＝０として次式で表
わされる。 ＶＣＴＮ＝（ＶＧ２−ＶＴ）｛１／（１＋α＋β）｝ ……（２） このようにして、負荷容量（ＣＴＳ）４−１，４−２，
４−３および他の負荷容量（ＣＴＮ）５−１，５−２，
５−３に蓄積された電荷は、その後水平走査回路７から
出力されるパルスφＨ１，φＨ２，φＨ３のタイミング
で、順次水平読出しライン８および９にそれぞれ転送さ
れ、出力ＶＯＳおよびＶＯＮが得られる。なお、ゲート
パルスφＲＳＨは水平読出しライン８，９の電荷をリセ
ットするためのスイッチングトランジスタ２３−１，２
３−２のためのゲートパルスである。
が低レベルになるから、各ソースライン２−１，２−
２，２−３はグランドから切離され、ゲートパルスφ
ＴＧＮが高レベルであるから、負荷容量（ＣＴＮ）５−
１，５−２，５−３とそれぞれ接続される。また、ゲー
トパルスφＧ２がＶＧ２のレベルとなって、リセットさ
れた直後の光電変換素子１−２１，１−２２，１−２３
が再びオン状態となり、蓄積電荷量Ｑｐｈがほぼゼロの
状態の出力が該容量ＣＴＮに蓄えられる。即ち、暗出力
の読出し動作が行なわれる。この場合も、選択されない
他の画素は、オフ状態で蓄積動作を継続しており、出力
には影響しない。この場合、容量ＣＴＮに発生する電圧
ＶＣＴＮは、前記（１）式のＱｐｈ＝０として次式で表
わされる。 ＶＣＴＮ＝（ＶＧ２−ＶＴ）｛１／（１＋α＋β）｝ ……（２） このようにして、負荷容量（ＣＴＳ）４−１，４−２，
４−３および他の負荷容量（ＣＴＮ）５−１，５−２，
５−３に蓄積された電荷は、その後水平走査回路７から
出力されるパルスφＨ１，φＨ２，φＨ３のタイミング
で、順次水平読出しライン８および９にそれぞれ転送さ
れ、出力ＶＯＳおよびＶＯＮが得られる。なお、ゲート
パルスφＲＳＨは水平読出しライン８，９の電荷をリセ
ットするためのスイッチングトランジスタ２３−１，２
３−２のためのゲートパルスである。
【００１３】このような動作において、ＣＴＳ＝ＣＴＮ
＝ＣＴ、ＣＨＳ＝ＣＨＮ＝ＣＨとすると、ＶＯＳおよび
ＶＯＮは次式で表わされる。 ＶＯＳ＝（ＶＧ２−ＶＴ＋Ｑｐｈ／ＣＯＸ）｛１／（１＋α＋β）｝ ・｛ＣＴ／（ＣＴ＋ＣＨ）｝ ……（３） ＶＯＮ＝（ＶＧ２−ＶＴ）｛１／（１＋α＋β）｝ ・｛ＣＴ／（ＣＴ＋ＣＨ）｝ ……（４） このようにして得られた出力ＶＯＳおよびＶＯＮは、図
示しない後段の差動増幅器のような回路で減算処理され
光量に比例した出力Ｖｏｕｔが得られる。即ち、 Ｖｏｕｔ＝ＶＯＳ−ＶＯＮ ＝（Ｑｐｈ／Ｃｏｘ）｛１／（１＋α＋β）｝ ・｛ＣＴ／（ＣＴ＋ＣＨ）｝ ……（５） 式（５）に示すように、出力ＶＯＳとＶＯＮの差を取る
ことにより、光電変換素子のピンチオフ電圧ＶＴのバラ
ツキの影響を除いた出力を得ることができる。また、ソ
ースフォロワ読出しを用いているため、出力に相互コン
ダクタンスＧｍの項が現われず、Ｇｍのバラツキによる
影響も除かれる。このように、容量負荷型ソースフォロ
ワ読出しをリセット前およびリセット後で行なうことに
より、ピンチオフ電圧ＶＴのバラツキや相互コンダクタ
ンスＧｍのバラツキに影響されない出力を得ることがで
き、従って固定パターンノイズが極めて小さくなる。
＝ＣＴ、ＣＨＳ＝ＣＨＮ＝ＣＨとすると、ＶＯＳおよび
ＶＯＮは次式で表わされる。 ＶＯＳ＝（ＶＧ２−ＶＴ＋Ｑｐｈ／ＣＯＸ）｛１／（１＋α＋β）｝ ・｛ＣＴ／（ＣＴ＋ＣＨ）｝ ……（３） ＶＯＮ＝（ＶＧ２−ＶＴ）｛１／（１＋α＋β）｝ ・｛ＣＴ／（ＣＴ＋ＣＨ）｝ ……（４） このようにして得られた出力ＶＯＳおよびＶＯＮは、図
示しない後段の差動増幅器のような回路で減算処理され
光量に比例した出力Ｖｏｕｔが得られる。即ち、 Ｖｏｕｔ＝ＶＯＳ−ＶＯＮ ＝（Ｑｐｈ／Ｃｏｘ）｛１／（１＋α＋β）｝ ・｛ＣＴ／（ＣＴ＋ＣＨ）｝ ……（５） 式（５）に示すように、出力ＶＯＳとＶＯＮの差を取る
ことにより、光電変換素子のピンチオフ電圧ＶＴのバラ
ツキの影響を除いた出力を得ることができる。また、ソ
ースフォロワ読出しを用いているため、出力に相互コン
ダクタンスＧｍの項が現われず、Ｇｍのバラツキによる
影響も除かれる。このように、容量負荷型ソースフォロ
ワ読出しをリセット前およびリセット後で行なうことに
より、ピンチオフ電圧ＶＴのバラツキや相互コンダクタ
ンスＧｍのバラツキに影響されない出力を得ることがで
き、従って固定パターンノイズが極めて小さくなる。
【００１４】
【発明が解決しようとする課題】ところが、図６に示す
固体撮像装置においては固体撮像装置の重要な特性の一
つであるブルーミング耐性が比較的低いという問題点が
ある。この様子を図３のポテンシャル分布図、および先
に説明した図６および図７を用いて説明する。
固体撮像装置においては固体撮像装置の重要な特性の一
つであるブルーミング耐性が比較的低いという問題点が
ある。この様子を図３のポテンシャル分布図、および先
に説明した図６および図７を用いて説明する。
【００１５】図３は、ＭＯＳ・ＳＩＴのゲート直下のポ
テンシャル分布を示したものであり、読出し時のゲート
電圧はＶＧ２＝ＶＴとして示してある。なお、通常Ｖ
Ｇ２はＶＴよりやや高めに設定する。また、図３は、Ｍ
ＯＳ・ＳＩＴとして、たとえばＰ型基板Ｓｕｂ上に形成
されたＮ型半導体層Ｅｐｉを有し、かつＮ型半導体層Ｅ
ｐｉ上にゲート酸化膜ＳｉＯ２を有するものとする。
テンシャル分布を示したものであり、読出し時のゲート
電圧はＶＧ２＝ＶＴとして示してある。なお、通常Ｖ
Ｇ２はＶＴよりやや高めに設定する。また、図３は、Ｍ
ＯＳ・ＳＩＴとして、たとえばＰ型基板Ｓｕｂ上に形成
されたＮ型半導体層Ｅｐｉを有し、かつＮ型半導体層Ｅ
ｐｉ上にゲート酸化膜ＳｉＯ２を有するものとする。
【００１６】まず、ゲート電圧が最低レベルのＶＧ１の
場合のポテンシャル分布について説明する。入射光が全
くない時（暗時）またはリセット直後の場合、そのポテ
ンシャル分布は図３における（ａ）に示すようになる。
そして、リセット後に光の入射があると、光電変換によ
り発生した電荷、この場合はホール、がチャネルとなる
Ｎ型半導体層とゲート酸化膜の界面に蓄積し、光量に応
じてポテンシャル分布が上昇する。同図（ｂ）のポテン
シャル分布は、飽和露光量ＥＳＡＴ、蓄積電荷量はＱＥ
・ＳＡＴ、の照射があった場合に対応する。さらに光が
強くなり、そのポテンシャル分布が（ｃ）の様になる場
合の露光量をＥＢＬかつ蓄積電荷量をＱＥ・ＢＬとする
と、露光量がこのＥＢＬを超えた場合に出力が現われて
くる。これはポテンシャル分布の山の頂上部がソースラ
イン（図６における２−１，２−２，２−３）のリセッ
ト時の電位、すなわちグランド電位、を超えると一時的
にＭＯＳ・ＳＩＴがオン状態となり、ソースフォロワ動
作によってソース電位を持ち上げ、従って負荷容量（Ｃ
ＴＳ，ＣＴＮ）を充電するからである。
場合のポテンシャル分布について説明する。入射光が全
くない時（暗時）またはリセット直後の場合、そのポテ
ンシャル分布は図３における（ａ）に示すようになる。
そして、リセット後に光の入射があると、光電変換によ
り発生した電荷、この場合はホール、がチャネルとなる
Ｎ型半導体層とゲート酸化膜の界面に蓄積し、光量に応
じてポテンシャル分布が上昇する。同図（ｂ）のポテン
シャル分布は、飽和露光量ＥＳＡＴ、蓄積電荷量はＱＥ
・ＳＡＴ、の照射があった場合に対応する。さらに光が
強くなり、そのポテンシャル分布が（ｃ）の様になる場
合の露光量をＥＢＬかつ蓄積電荷量をＱＥ・ＢＬとする
と、露光量がこのＥＢＬを超えた場合に出力が現われて
くる。これはポテンシャル分布の山の頂上部がソースラ
イン（図６における２−１，２−２，２−３）のリセッ
ト時の電位、すなわちグランド電位、を超えると一時的
にＭＯＳ・ＳＩＴがオン状態となり、ソースフォロワ動
作によってソース電位を持ち上げ、従って負荷容量（Ｃ
ＴＳ，ＣＴＮ）を充電するからである。
【００１７】次に、ゲート電圧が読出し時のレベルＶ
Ｇ２になった時の様子について説明する。図３の（ｃ）
のポテンシャル分布は全く光の入射がない場合のもので
あり、ＶＧ２＝ＶＴに設定してあるため、ポテンシャル
の頂上部はグランド電位となる。露光量がＥＳＡＴの時
は、ソースフォロワ動作によりＶＳＡＴなる出力が負荷
容量ＣＴＳに現れる。露光量がＥＳＡＴを超えると出力
は飽和傾向を示しながら最大でＶｏ・ＭＡＸとなり、
（ｅ）で示されるポテンシャル分布となる。
Ｇ２になった時の様子について説明する。図３の（ｃ）
のポテンシャル分布は全く光の入射がない場合のもので
あり、ＶＧ２＝ＶＴに設定してあるため、ポテンシャル
の頂上部はグランド電位となる。露光量がＥＳＡＴの時
は、ソースフォロワ動作によりＶＳＡＴなる出力が負荷
容量ＣＴＳに現れる。露光量がＥＳＡＴを超えると出力
は飽和傾向を示しながら最大でＶｏ・ＭＡＸとなり、
（ｅ）で示されるポテンシャル分布となる。
【００１８】ここに述べたポテンシャル分布を図７のＴ
３のタイミング、すなわち読出し動作時に適用すること
によりブルーミング発生のメカニズムを説明することが
できる。
３のタイミング、すなわち読出し動作時に適用すること
によりブルーミング発生のメカニズムを説明することが
できる。
【００１９】すなわち、Ｔ３のタイミングでは、ゲート
パルスφＧ２のみがＶＧ２のレベルで、他のゲートパル
スφＧ１，φＧ３はＶＧ１となっている。従って、選択
されているのは図６の２行目の画素、すなわち１−２
１，１−２２，１−２３で示すＭＯＳ・ＳＩＴ、であり
１行目および３行目の画素はオフとなっていなければな
らない。いま、選択されている２行目の画素１−２１，
１−２２，１−２３が暗状態であったとすると、そのポ
テンシャル分布は第３図の（ｃ）に示すようになり、出
力はグランド電位（ゼロＶ）となるはずである。ところ
が、非選択画素である第１行目および第３行目の画素に
強い光が入射しており、その露光量がＥＢＬを超えてい
る場合には、たとえゲート電圧がＶＧ１であったとして
も、ＭＯＳ・ＳＩＴはＯＮ状態となり、ソースフォロワ
動作によって本来ゼロであるべき出力を持ち上げてしま
うことになる。これがブルーミングによる偽信号発生の
メカニズムである。ブルーミング耐性は、ブルーミング
の発生し始める露光量（ＥＢＬ）と飽和露光量（Ｅ
ＳＡＴ）の比ＥＢＬ／ＥＳＡＴで一般に表わされる。こ
の比によって表わされるＭＯＳ・ＳＩＴのブルーミング
耐性はゲート電圧ＶＧ１およびＶＧ２の設定の仕方によ
っても多少異なるが、図６に示す固体撮像装置において
は高々数倍程度とかなり低い値にとどまってしまうとい
う問題がある。
パルスφＧ２のみがＶＧ２のレベルで、他のゲートパル
スφＧ１，φＧ３はＶＧ１となっている。従って、選択
されているのは図６の２行目の画素、すなわち１−２
１，１−２２，１−２３で示すＭＯＳ・ＳＩＴ、であり
１行目および３行目の画素はオフとなっていなければな
らない。いま、選択されている２行目の画素１−２１，
１−２２，１−２３が暗状態であったとすると、そのポ
テンシャル分布は第３図の（ｃ）に示すようになり、出
力はグランド電位（ゼロＶ）となるはずである。ところ
が、非選択画素である第１行目および第３行目の画素に
強い光が入射しており、その露光量がＥＢＬを超えてい
る場合には、たとえゲート電圧がＶＧ１であったとして
も、ＭＯＳ・ＳＩＴはＯＮ状態となり、ソースフォロワ
動作によって本来ゼロであるべき出力を持ち上げてしま
うことになる。これがブルーミングによる偽信号発生の
メカニズムである。ブルーミング耐性は、ブルーミング
の発生し始める露光量（ＥＢＬ）と飽和露光量（Ｅ
ＳＡＴ）の比ＥＢＬ／ＥＳＡＴで一般に表わされる。こ
の比によって表わされるＭＯＳ・ＳＩＴのブルーミング
耐性はゲート電圧ＶＧ１およびＶＧ２の設定の仕方によ
っても多少異なるが、図６に示す固体撮像装置において
は高々数倍程度とかなり低い値にとどまってしまうとい
う問題がある。
【００２０】従って、本発明の目的は、上述の装置にお
ける問題点に鑑み、横型静電誘導トランジスタを容量負
荷型ソースフォロワ方式で読出す固体撮像装置の前記長
所を何ら損うことなくブルーミング耐性を大幅に改善す
ることにある。
ける問題点に鑑み、横型静電誘導トランジスタを容量負
荷型ソースフォロワ方式で読出す固体撮像装置の前記長
所を何ら損うことなくブルーミング耐性を大幅に改善す
ることにある。
【００２１】
【課題を解決するための手段】上記問題点の解決のため
に、本発明に係わる固体撮像装置は、マトリクス状に配
設された複数の横型静電誘導トランジスタと、該複数の
横型静電誘導トランジスタのゲート部に蓄積された電荷
の一部を全画素につきほぼ同時に排出させるための駆動
手段と、これら複数の横型静電誘導トランジスタから読
出しのため所望のものを選択する選択ゲート手段と、こ
の選択ゲート手段により選択された横型静電誘導トラン
ジスタのソース回路に結合され、ゲート部に蓄積された
電荷のリセットのそれぞれ前および後に前記ソース回路
の電位に応じて充電される第１および第２の負荷容量
と、を具備し、該第１および第２の負荷容量の充電電荷
に対応する信号の差分に基づき映像信号を得ることを特
徴とする。
に、本発明に係わる固体撮像装置は、マトリクス状に配
設された複数の横型静電誘導トランジスタと、該複数の
横型静電誘導トランジスタのゲート部に蓄積された電荷
の一部を全画素につきほぼ同時に排出させるための駆動
手段と、これら複数の横型静電誘導トランジスタから読
出しのため所望のものを選択する選択ゲート手段と、こ
の選択ゲート手段により選択された横型静電誘導トラン
ジスタのソース回路に結合され、ゲート部に蓄積された
電荷のリセットのそれぞれ前および後に前記ソース回路
の電位に応じて充電される第１および第２の負荷容量
と、を具備し、該第１および第２の負荷容量の充電電荷
に対応する信号の差分に基づき映像信号を得ることを特
徴とする。
【００２２】また、前記駆動手段は、蓄積電荷の一部を
排出する動作を前記第１の負荷容量の充電動作の直前お
よび前記第２の負荷容量の充電動作の直前に行うと好都
合である。
排出する動作を前記第１の負荷容量の充電動作の直前お
よび前記第２の負荷容量の充電動作の直前に行うと好都
合である。
【００２３】さらに、前記各画素を構成する横型静電誘
導トランジスタのドレイン電位を少なくとも読出し動作
時にはソース電位と異なる電源電位とし、少なくとも前
記駆動手段によって蓄積電荷の一部を排出する動作を行
なう時にはソース電位とほぼ同じ電位とする電位制御手
段を設けると好都合である。
導トランジスタのドレイン電位を少なくとも読出し動作
時にはソース電位と異なる電源電位とし、少なくとも前
記駆動手段によって蓄積電荷の一部を排出する動作を行
なう時にはソース電位とほぼ同じ電位とする電位制御手
段を設けると好都合である。
【００２４】
【作用】上述の固体撮像装置においては、蓄積電荷（Ｑ
ｐｈ）の一部分として、たとえば飽和露光量
（ＥＳＡＴ）に対応する電荷（ＱＥ・ＳＡＴ）を超える
部分すなわちＱｐｈ−ＱＥ・ＳＡＴに対応する部分のみ
を前記駆動手段によって排出する動作、すなわち空読み
動作、を行うことによって、たとえ非選択画素に強い光
が入射し、露光量がＥＢＬ以上、すなわち蓄積電荷量が
ＱＥ・ＢＬを超えていても、空読み動作によって該蓄積
電荷量が一時的にたとえばＱＥ・ＳＡＴまで減少する。
従って、その後の読出し動作中に非選択画素の横型静電
誘導トランジスタがオンすることによる偽信号は発生し
にくくなり、ブルーミング耐性が向上する。
ｐｈ）の一部分として、たとえば飽和露光量
（ＥＳＡＴ）に対応する電荷（ＱＥ・ＳＡＴ）を超える
部分すなわちＱｐｈ−ＱＥ・ＳＡＴに対応する部分のみ
を前記駆動手段によって排出する動作、すなわち空読み
動作、を行うことによって、たとえ非選択画素に強い光
が入射し、露光量がＥＢＬ以上、すなわち蓄積電荷量が
ＱＥ・ＢＬを超えていても、空読み動作によって該蓄積
電荷量が一時的にたとえばＱＥ・ＳＡＴまで減少する。
従って、その後の読出し動作中に非選択画素の横型静電
誘導トランジスタがオンすることによる偽信号は発生し
にくくなり、ブルーミング耐性が向上する。
【００２５】特に、前記空読み動作を選択画素の出力を
読出す直前、すなわち前記負荷容量の充電の直前で行う
ことにより、引続く読出し動作中に非選択画素のＳＩＴ
がオンすることによる偽信号はきわめて発生しにくくな
る。
読出す直前、すなわち前記負荷容量の充電の直前で行う
ことにより、引続く読出し動作中に非選択画素のＳＩＴ
がオンすることによる偽信号はきわめて発生しにくくな
る。
【００２６】また、負荷容量として第１および第２の負
荷容量を用い、ゲート部に蓄積された電荷のリセットの
それぞれ前および後に前記ソース回路の電位に応じて充
電されるようにし、これら第１および第２の負荷容量の
充電電荷に対応する信号の差分に基づき映像信号を得る
様にした固体撮像装置において前記空読み動作を行うこ
とにより、前述のように非選択画素のＳＩＴのオンによ
る偽信号は発生しにくくなり、前記第１および第２の負
荷容量の充電電荷に対応する信号の差分に基づき映像信
号を得ることによる固定パターンノイズの除去効果を十
分に発揮させることが可能となる。
荷容量を用い、ゲート部に蓄積された電荷のリセットの
それぞれ前および後に前記ソース回路の電位に応じて充
電されるようにし、これら第１および第２の負荷容量の
充電電荷に対応する信号の差分に基づき映像信号を得る
様にした固体撮像装置において前記空読み動作を行うこ
とにより、前述のように非選択画素のＳＩＴのオンによ
る偽信号は発生しにくくなり、前記第１および第２の負
荷容量の充電電荷に対応する信号の差分に基づき映像信
号を得ることによる固定パターンノイズの除去効果を十
分に発揮させることが可能となる。
【００２７】特に、前記空読み動作を前記第１および第
２の負荷容量のそれぞれの充電動作の直前に行うことに
より、前記差動読出しによる効果がたとえ非選択画素に
強い光が入射しても、十分に発揮され、ＭＯＳ・ＳＩＴ
をソースフォロワ読出しした場合の利点を損うことなく
ブルーミング耐性を向上させることができる。
２の負荷容量のそれぞれの充電動作の直前に行うことに
より、前記差動読出しによる効果がたとえ非選択画素に
強い光が入射しても、十分に発揮され、ＭＯＳ・ＳＩＴ
をソースフォロワ読出しした場合の利点を損うことなく
ブルーミング耐性を向上させることができる。
【００２８】さらに、横型静電誘導トランジスタのドレ
イン電位を少なくとも読出し動作時には例えば電源電位
とし、少なくとも前記駆動手段によって蓄積電荷の一部
を排出する動作すなわち空読み動作を行なう場合にはソ
ース電位とほぼ同じ電位とすることにより、空読み動作
時には各々の横型静電誘導トランジスタのソースおよび
ドレインの電位がほぼ等しくなる。このため該トランジ
スタには電流が流れなくなり、多数のトランジスタにつ
き同時に空読み動作を行なった場合にも消費電力が増大
することがなくなる。なお、読出し動作時には各横型静
電誘導トランジスタのドレインは電源電位となっている
から、正常に読出しを行なうことができる。
イン電位を少なくとも読出し動作時には例えば電源電位
とし、少なくとも前記駆動手段によって蓄積電荷の一部
を排出する動作すなわち空読み動作を行なう場合にはソ
ース電位とほぼ同じ電位とすることにより、空読み動作
時には各々の横型静電誘導トランジスタのソースおよび
ドレインの電位がほぼ等しくなる。このため該トランジ
スタには電流が流れなくなり、多数のトランジスタにつ
き同時に空読み動作を行なった場合にも消費電力が増大
することがなくなる。なお、読出し動作時には各横型静
電誘導トランジスタのドレインは電源電位となっている
から、正常に読出しを行なうことができる。
【００２９】
【実施例】以下、図面により本発明の実施例を説明す
る。図１は、本発明の第１の実施例に係わる固体撮像装
置における各駆動用パルスのタイミングを示すものであ
る。第１の実施例に係わる固体撮像装置の回路構成は、
図６のものと同じでよいが、本発明に係わる固体撮像装
置においては、垂直走査回路（ＶＳＲ）６から出力され
るゲートパルスφＧ１〜φＧ３の波形が第１図に示すよ
うに図７のものとは異なっている。すなわち、時間ｔ＝
Ｔ２のタイミングにおける各ゲートパルスφＧ１〜φ
Ｇ３は図７においてはＶＧ１のレベルとなっていたが、
図１においてはＶＧ２にしている点のみが異っている。
このように一時的にゲート電位をＶＧ２とすることによ
って空読み動作を行なっているが、このＴ２のタイミン
グにおいては図７の場合と同様に負荷容量ＣＴＳ，Ｃ
ＴＮおよび各ソースライン２−１，２−２，２−３のリ
セツト動作も同時に行っていることに代わりはない。ま
た、このＴ２のタイミングは、Ｔ３のタイミングにおけ
る第２行目のＭＯＳ・ＳＩＴ１−２１，１−２２，１−
２３の読出し動作の直前となっているが、同様に第１行
目および第３行目のＭＯＳ・ＳＩＴの読出しの直前にお
いても各ゲートパルスφＧ１〜φＧ３のレベルをＶＧ２
にすることにより空読み動作を行っていることがわか
る。
る。図１は、本発明の第１の実施例に係わる固体撮像装
置における各駆動用パルスのタイミングを示すものであ
る。第１の実施例に係わる固体撮像装置の回路構成は、
図６のものと同じでよいが、本発明に係わる固体撮像装
置においては、垂直走査回路（ＶＳＲ）６から出力され
るゲートパルスφＧ１〜φＧ３の波形が第１図に示すよ
うに図７のものとは異なっている。すなわち、時間ｔ＝
Ｔ２のタイミングにおける各ゲートパルスφＧ１〜φ
Ｇ３は図７においてはＶＧ１のレベルとなっていたが、
図１においてはＶＧ２にしている点のみが異っている。
このように一時的にゲート電位をＶＧ２とすることによ
って空読み動作を行なっているが、このＴ２のタイミン
グにおいては図７の場合と同様に負荷容量ＣＴＳ，Ｃ
ＴＮおよび各ソースライン２−１，２−２，２−３のリ
セツト動作も同時に行っていることに代わりはない。ま
た、このＴ２のタイミングは、Ｔ３のタイミングにおけ
る第２行目のＭＯＳ・ＳＩＴ１−２１，１−２２，１−
２３の読出し動作の直前となっているが、同様に第１行
目および第３行目のＭＯＳ・ＳＩＴの読出しの直前にお
いても各ゲートパルスφＧ１〜φＧ３のレベルをＶＧ２
にすることにより空読み動作を行っていることがわか
る。
【００３０】次に、再び図３に示されるポテンシャル分
布を参照して、この空読み動作の作用につき説明する。
空読み動作は、上に述べたように各ゲートパルスφＧ１
〜φＧ３をＶＧ２のレベルとすることによって行われ
る。これに対し、読出し動作時にも所望のゲートパルス
をＶＧ２のレベルにするが、空読み動作時にはゲートパ
ルスφＲＳＶを高レベルとすることによって各ソースラ
イン２−１，２−２，２−３をグランドに接続する点が
異っている。このような差異のため、空読み動作時と、
読出し動作時とはポテンシャル分布にも多少違いが生じ
ている。
布を参照して、この空読み動作の作用につき説明する。
空読み動作は、上に述べたように各ゲートパルスφＧ１
〜φＧ３をＶＧ２のレベルとすることによって行われ
る。これに対し、読出し動作時にも所望のゲートパルス
をＶＧ２のレベルにするが、空読み動作時にはゲートパ
ルスφＲＳＶを高レベルとすることによって各ソースラ
イン２−１，２−２，２−３をグランドに接続する点が
異っている。このような差異のため、空読み動作時と、
読出し動作時とはポテンシャル分布にも多少違いが生じ
ている。
【００３１】図３のＶＧ＝ＶＧ２におけるポテンシャル
分布（ｃ）は、入射光の全くない、従って蓄積電荷量Ｑ
ｐｈ＝０の画素の空読み動作時のポテンシャル分布に対
応する。Ｑｐｈ＝０の場合は、読出し動作時と全く同じ
ポテンシャル分布になるが、これはＶＧ２＝ＶＴとして
いるためである。図３における（ｆ）は、飽和露光量に
対応する電荷を蓄積した、すなわちＱｐｈ＝Ｑ
Ｅ・ＳＡＴ、画素のポテンシャル分布である。空読み動
作時にはソース端子がグランド電位に接続されているた
め、ソースフォロワ読出し時のポテンシャル分布（ｄ）
とは異なった形をしているが、両者は同一の電荷量（Ｑ
Ｅ・ＳＡＴ）を蓄積している。そして、このポテンシャ
ル分布（ｆ）および電荷量ＱＥ・ＳＡＴは、それぞれ、
ＶＳ＝０，ＶＧ＝ＶＧ２という空読み動作時のバイアス
条件におけるＭＯＳダイオードの熱平衡状態に対応した
ポテンシャル分布および表面電荷となっている。従っ
て、もし蓄積電荷量Ｑｐｈが電荷量ＱＥ・ＳＡＴ以下で
あれば、入射光で生成されたキャリアは蓄積可能な状態
（空読み動作時も蓄積動作を継続する）にあり、一方蓄
積電荷量Ｑｐｈが電荷量ＱＥ・ＳＡＴを越えている場合
は再結合モードとなり、基板へ注入されたりあるいは再
結合したりすることによってその電荷量ＱＥ・ＳＡＴを
越える分、すなわちＱｐｈ−ＱＥ・ＳＡＴの分が消滅す
る。このようにして、空読み動作を行なうことにより蓄
積電荷量をＱＥ・ＳＡＴに制限することができる。
分布（ｃ）は、入射光の全くない、従って蓄積電荷量Ｑ
ｐｈ＝０の画素の空読み動作時のポテンシャル分布に対
応する。Ｑｐｈ＝０の場合は、読出し動作時と全く同じ
ポテンシャル分布になるが、これはＶＧ２＝ＶＴとして
いるためである。図３における（ｆ）は、飽和露光量に
対応する電荷を蓄積した、すなわちＱｐｈ＝Ｑ
Ｅ・ＳＡＴ、画素のポテンシャル分布である。空読み動
作時にはソース端子がグランド電位に接続されているた
め、ソースフォロワ読出し時のポテンシャル分布（ｄ）
とは異なった形をしているが、両者は同一の電荷量（Ｑ
Ｅ・ＳＡＴ）を蓄積している。そして、このポテンシャ
ル分布（ｆ）および電荷量ＱＥ・ＳＡＴは、それぞれ、
ＶＳ＝０，ＶＧ＝ＶＧ２という空読み動作時のバイアス
条件におけるＭＯＳダイオードの熱平衡状態に対応した
ポテンシャル分布および表面電荷となっている。従っ
て、もし蓄積電荷量Ｑｐｈが電荷量ＱＥ・ＳＡＴ以下で
あれば、入射光で生成されたキャリアは蓄積可能な状態
（空読み動作時も蓄積動作を継続する）にあり、一方蓄
積電荷量Ｑｐｈが電荷量ＱＥ・ＳＡＴを越えている場合
は再結合モードとなり、基板へ注入されたりあるいは再
結合したりすることによってその電荷量ＱＥ・ＳＡＴを
越える分、すなわちＱｐｈ−ＱＥ・ＳＡＴの分が消滅す
る。このようにして、空読み動作を行なうことにより蓄
積電荷量をＱＥ・ＳＡＴに制限することができる。
【００３２】次に、このような空読み動作を図１に示し
たタイミングで行なった場合の動作を詳細に説明する。
空読み動作は図１におけるＴ２のタイミングで全画素同
時に行なわれ、上に述べたような作用により、蓄積電荷
量Ｑｐｈが電荷量ＱＥ・ＳＡＴ以下の画素には全く影響
を与えずに、蓄積電荷Ｑｐｈが電荷量ＱＥ・ＳＡＴを越
えている画素の蓄積電荷量をＱＥ・ＳＡＴに制限する。
従って、空読み動作の直後のＴ３のタイミングで第２行
目のＭＯＳ・ＳＩＴ １−２１，１−２２，１−２３が
選択され出力が読出されるが、この場合第１行目および
第３行目の非選択画素の蓄積電荷量は最大でもＱ
Ｅ・ＳＡＴとなっている。そして、非選択画素のゲート
電圧はＶＧ１と低いため、そのポテンシャル分布は高く
ても図３の（ｂ）に示す程度のものとなり、ブルーミン
グを発生させる（ｃ）のポテンシャル分布には至らな
い。これにより、ブルーミングが的確に抑圧される。
たタイミングで行なった場合の動作を詳細に説明する。
空読み動作は図１におけるＴ２のタイミングで全画素同
時に行なわれ、上に述べたような作用により、蓄積電荷
量Ｑｐｈが電荷量ＱＥ・ＳＡＴ以下の画素には全く影響
を与えずに、蓄積電荷Ｑｐｈが電荷量ＱＥ・ＳＡＴを越
えている画素の蓄積電荷量をＱＥ・ＳＡＴに制限する。
従って、空読み動作の直後のＴ３のタイミングで第２行
目のＭＯＳ・ＳＩＴ １−２１，１−２２，１−２３が
選択され出力が読出されるが、この場合第１行目および
第３行目の非選択画素の蓄積電荷量は最大でもＱ
Ｅ・ＳＡＴとなっている。そして、非選択画素のゲート
電圧はＶＧ１と低いため、そのポテンシャル分布は高く
ても図３の（ｂ）に示す程度のものとなり、ブルーミン
グを発生させる（ｃ）のポテンシャル分布には至らな
い。これにより、ブルーミングが的確に抑圧される。
【００３３】次に、このような空読み動作を行なった場
合のブルーミング耐性につき説明する。今、非選択画素
に非常に強い光が入射しているものと仮定すると、Ｔ２
のタイミングで空読み動作が行なわれ蓄積電荷量が一時
的にＱＥ・ＳＡＴに制限されたとしても、Ｔ２からＴ３
の短い間、厳密にはＴ２の空読みパルスの立下がりから
Ｔ３の読出しパルスの立下がりまで、に蓄積電荷量が増
加してＱＥ・ＢＬに達するとＴ３のタイミングにおける
読出し時にブルーミングが発生する。同様にして、Ｔ２
のタイミングからＴ５のタイミングまでの間の電荷蓄積
によって蓄積電荷量がＱＥ・ＢＬを越えると、Ｔ５のタ
イミングにおける読出し、すなわち暗出力の読出し、時
にブルーミングが発生する。従って、Ｔ３−Ｔ２および
Ｔ５−Ｔ２の間隔が短いほどブルーミング耐性が向上す
ること、および、図１のタイミングにおいてはＴ５のタ
イミングにおける暗出力読出し動作時のほうがブルーミ
ング耐性が低いことがわかる。
合のブルーミング耐性につき説明する。今、非選択画素
に非常に強い光が入射しているものと仮定すると、Ｔ２
のタイミングで空読み動作が行なわれ蓄積電荷量が一時
的にＱＥ・ＳＡＴに制限されたとしても、Ｔ２からＴ３
の短い間、厳密にはＴ２の空読みパルスの立下がりから
Ｔ３の読出しパルスの立下がりまで、に蓄積電荷量が増
加してＱＥ・ＢＬに達するとＴ３のタイミングにおける
読出し時にブルーミングが発生する。同様にして、Ｔ２
のタイミングからＴ５のタイミングまでの間の電荷蓄積
によって蓄積電荷量がＱＥ・ＢＬを越えると、Ｔ５のタ
イミングにおける読出し、すなわち暗出力の読出し、時
にブルーミングが発生する。従って、Ｔ３−Ｔ２および
Ｔ５−Ｔ２の間隔が短いほどブルーミング耐性が向上す
ること、および、図１のタイミングにおいてはＴ５のタ
イミングにおける暗出力読出し動作時のほうがブルーミ
ング耐性が低いことがわかる。
【００３４】今、仮に空読み動作を行なわない従来素子
のブルーミング耐性が３倍であったとすると、 ＥＢＬ＝３・ＥＳＡＴ ……（６） ＱＥ・ＢＬ＝３・ＱＥ・ＳＡＴ ……（７） となる。ここで、ＥＢＬは従来素子でブルーミングの生
ずる露光量とする。
のブルーミング耐性が３倍であったとすると、 ＥＢＬ＝３・ＥＳＡＴ ……（６） ＱＥ・ＢＬ＝３・ＱＥ・ＳＡＴ ……（７） となる。ここで、ＥＢＬは従来素子でブルーミングの生
ずる露光量とする。
【００３５】これに対し、本発明に係わる固体撮像装置
のように空読みを行なう場合、そのタイミングを、 Ｔ３−Ｔ２＝△ｔｓ＝ｔｓ／１０３ ……（８） Ｔ５−Ｔ２＝３・△ｔｓ＝３・ｔｓ／１０３ ……（９） とする。ここでｔｓは蓄積時間である。この場合、タイ
ミングＴ３およびＴ５でブルーミングが発生する露光量
ＥＢＬ（Ｔ３）およびＥＢＬ（Ｔ５）は、それぞれ、△
ｔｓおよび３・△ｔｓの間にＱＥ・ＢＬ−ＱＥ・ＳＡＴ
＝２ＱＥ・ＳＡＴなる電荷蓄積が生じた場合に対応し、 ＥＢＬ（Ｔ３）＝ＥＳＡＴ×（ｔｓ／△ｔｓ）×２ ＝２×１０３・ＥＳＡＴ ……（１０） ＥＢＬ（Ｔ５）＝ＥＳＡＴ×｛ｔｓ／（３・△ｔｓ）｝×２ ＝（２／３）×１０３・ＥＳＡＴ ……（１１） となる。従って、Ｔ３のタイミングでのブルーミング耐
性は２０００倍となり、同様にＴ５のタイミングでのブ
ルーミング耐性は約６７０倍となり、従来の３倍と比べ
て大幅に改善されていることがわかる。
のように空読みを行なう場合、そのタイミングを、 Ｔ３−Ｔ２＝△ｔｓ＝ｔｓ／１０３ ……（８） Ｔ５−Ｔ２＝３・△ｔｓ＝３・ｔｓ／１０３ ……（９） とする。ここでｔｓは蓄積時間である。この場合、タイ
ミングＴ３およびＴ５でブルーミングが発生する露光量
ＥＢＬ（Ｔ３）およびＥＢＬ（Ｔ５）は、それぞれ、△
ｔｓおよび３・△ｔｓの間にＱＥ・ＢＬ−ＱＥ・ＳＡＴ
＝２ＱＥ・ＳＡＴなる電荷蓄積が生じた場合に対応し、 ＥＢＬ（Ｔ３）＝ＥＳＡＴ×（ｔｓ／△ｔｓ）×２ ＝２×１０３・ＥＳＡＴ ……（１０） ＥＢＬ（Ｔ５）＝ＥＳＡＴ×｛ｔｓ／（３・△ｔｓ）｝×２ ＝（２／３）×１０３・ＥＳＡＴ ……（１１） となる。従って、Ｔ３のタイミングでのブルーミング耐
性は２０００倍となり、同様にＴ５のタイミングでのブ
ルーミング耐性は約６７０倍となり、従来の３倍と比べ
て大幅に改善されていることがわかる。
【００３６】図２は、本発明の第２の実施例に係わる固
体撮像装置における駆動パルスのタイミングを示すもの
である。なお、この第２の実施例の装置においてもその
回路構成は図６のものと同じでよい。
体撮像装置における駆動パルスのタイミングを示すもの
である。なお、この第２の実施例の装置においてもその
回路構成は図６のものと同じでよい。
【００３７】図２に示される各ゲートパルスの波形にお
いては、時間ｔ＝Ｔ４における波形が図１の場合と異な
っている。すなわち、図２においては、Ｔ４のタイミン
グにおいても空読み動作を行なっている。但し、図２に
おいては、空読み動作は全画素同時ではなく、選択画素
についてはＶＧ３のレベルでリセット動作を行なってい
る。
いては、時間ｔ＝Ｔ４における波形が図１の場合と異な
っている。すなわち、図２においては、Ｔ４のタイミン
グにおいても空読み動作を行なっている。但し、図２に
おいては、空読み動作は全画素同時ではなく、選択画素
についてはＶＧ３のレベルでリセット動作を行なってい
る。
【００３８】Ｔ４のタイミングにおける空読み動作は、
図１に示した第１の実施例においては、Ｔ２のタイミン
グにおける空読み動作から暗出力読出し動作差（Ｔ５）
までの間隔が長くなってしまうという問題を解決するも
ので、Ｔ５のタイミングにおける暗出力読出し動作にお
けるブルーミング耐性の向上を図るものである。すなわ
ち、Ｔ４のタイミングにおいても空読み動作を行なうこ
とで、仮に Ｔ５−Ｔ４＝Ｔ３−Ｔ２＝△ｔｓ＝ｔｓ／１０３ ……（１２） なるタイミングを用いれば第１の実施例の場合と同様
に、 ＥＢＬ（Ｔ３）＝ＥＢＬ（Ｔ５）＝２×１０３ＥＳＡＴ ……（１３） が得られる。従って、Ｔ５のタイミングにおいてもその
ブルーミング耐性が第１図の場合における約６７０倍か
ら２０００倍に改善されることがわかる。
図１に示した第１の実施例においては、Ｔ２のタイミン
グにおける空読み動作から暗出力読出し動作差（Ｔ５）
までの間隔が長くなってしまうという問題を解決するも
ので、Ｔ５のタイミングにおける暗出力読出し動作にお
けるブルーミング耐性の向上を図るものである。すなわ
ち、Ｔ４のタイミングにおいても空読み動作を行なうこ
とで、仮に Ｔ５−Ｔ４＝Ｔ３−Ｔ２＝△ｔｓ＝ｔｓ／１０３ ……（１２） なるタイミングを用いれば第１の実施例の場合と同様
に、 ＥＢＬ（Ｔ３）＝ＥＢＬ（Ｔ５）＝２×１０３ＥＳＡＴ ……（１３） が得られる。従って、Ｔ５のタイミングにおいてもその
ブルーミング耐性が第１図の場合における約６７０倍か
ら２０００倍に改善されることがわかる。
【００３９】図４は、本発明の第３の実施例に係わる固
体撮像装置の回路構成を示す。図４の回路構成は、前記
図６の装置における回路構成とほぼ同じであるが、各光
電変換素子１−１１，１−１２，１−１３，…，１−３
１，１−３２，１−３３のドレインに直接電源電圧ＶＤ
が印加されるのではなく、トランジスタ２６，２７およ
びインバータ２８を備えた電源制御回路２９を介して印
加されている。すなわち、電源制御回路２９は、電源２
４の出力と各光電変換素子のドレインに接続される出力
端子３０との間に接続された第１のＭＯＳトランジスタ
２６と、該出力端子３０とグランド間に接続された第２
のＭＯＳトランジスタ２７とを備えている。第１のＭＯ
Ｓトランジスタ２６のゲートには例えば読取り時に高レ
ベルとなる信号φＶＤが印加され、第２のＭＯＳトラン
ジスタ２７のゲートにはこの信号φＶＤをインバータ２
８により反転した信号が印加されている。その他の部分
は図６の装置のものと同じでありその説明は省略する。
体撮像装置の回路構成を示す。図４の回路構成は、前記
図６の装置における回路構成とほぼ同じであるが、各光
電変換素子１−１１，１−１２，１−１３，…，１−３
１，１−３２，１−３３のドレインに直接電源電圧ＶＤ
が印加されるのではなく、トランジスタ２６，２７およ
びインバータ２８を備えた電源制御回路２９を介して印
加されている。すなわち、電源制御回路２９は、電源２
４の出力と各光電変換素子のドレインに接続される出力
端子３０との間に接続された第１のＭＯＳトランジスタ
２６と、該出力端子３０とグランド間に接続された第２
のＭＯＳトランジスタ２７とを備えている。第１のＭＯ
Ｓトランジスタ２６のゲートには例えば読取り時に高レ
ベルとなる信号φＶＤが印加され、第２のＭＯＳトラン
ジスタ２７のゲートにはこの信号φＶＤをインバータ２
８により反転した信号が印加されている。その他の部分
は図６の装置のものと同じでありその説明は省略する。
【００４０】図５は、図４の固体撮像装置の各部の駆動
パルスのタイミングなどを示す。図５に示されるよう
に、第３の実施例においては、電源制御回路２９に加え
られるゲートパルスφＶＤは読出し動作時に高レベルと
なり、トランジスタ２６をオン、トランジスタ２７をオ
フとする。従って、各画素を構成するＳＩＴのドレイン
電位はゲートパルスφＶＤ（２５）が高レベルである読
出し時に電源電圧ＶＤとなる。これに対し、ゲートパル
スφＶＤは読出し動作時以外の場合には低レベルとな
り、従ってトランジスタ２６がカットオフ、トランジス
タ２７がオンとなる。このため、ゲートパルスφ
ＶＤ（２５）が低レベルの場合には各画素のＳＩＴのド
レイン電位はグランド電位となる。
パルスのタイミングなどを示す。図５に示されるよう
に、第３の実施例においては、電源制御回路２９に加え
られるゲートパルスφＶＤは読出し動作時に高レベルと
なり、トランジスタ２６をオン、トランジスタ２７をオ
フとする。従って、各画素を構成するＳＩＴのドレイン
電位はゲートパルスφＶＤ（２５）が高レベルである読
出し時に電源電圧ＶＤとなる。これに対し、ゲートパル
スφＶＤは読出し動作時以外の場合には低レベルとな
り、従ってトランジスタ２６がカットオフ、トランジス
タ２７がオンとなる。このため、ゲートパルスφ
ＶＤ（２５）が低レベルの場合には各画素のＳＩＴのド
レイン電位はグランド電位となる。
【００４１】従って、このようなゲートパルスφ
ＶＤ（２５）によって各画素のＳＩＴの電源を制御する
ことにより、空読み動作時、すなわちＴ２のタイミン
グ、およびリセット動作時、すなわちＴ４のタイミン
グ、において各画素のＳＩＴのドレイン電位はグランド
となる。このため、空読み動作およびリセット動作のた
めにＳＩＴのゲートに高レベルの電位が加えられた場合
にも、該ＳＩＴのドレイン−ソース間に電流が流れるこ
とがなくなり、撮像装置の消費電力が低減される。な
お、読出し動作時には、各ＳＩＴのドレイン電位は電源
電圧ＶＤとなるから、正常な読出し動作が行なわれるこ
とは明らかである。
ＶＤ（２５）によって各画素のＳＩＴの電源を制御する
ことにより、空読み動作時、すなわちＴ２のタイミン
グ、およびリセット動作時、すなわちＴ４のタイミン
グ、において各画素のＳＩＴのドレイン電位はグランド
となる。このため、空読み動作およびリセット動作のた
めにＳＩＴのゲートに高レベルの電位が加えられた場合
にも、該ＳＩＴのドレイン−ソース間に電流が流れるこ
とがなくなり、撮像装置の消費電力が低減される。な
お、読出し動作時には、各ＳＩＴのドレイン電位は電源
電圧ＶＤとなるから、正常な読出し動作が行なわれるこ
とは明らかである。
【００４２】
【発明の効果】以上のように、本発明によれば、光電変
換素子として横型静電誘導トランジスタを用いかつソー
スフォロワ読出しを行なう固体撮像装置のもつ、残像が
ない、光量対出力のリニアリティが良好である、非破壊
読出しができる、固定パターンノイズが小さいという長
所を何ら損うことなく、ブルーミング耐性を大幅に改善
することが可能となり、しかもこのような効果を装置の
電力消費を増大することなく達成することが可能とな
る。
換素子として横型静電誘導トランジスタを用いかつソー
スフォロワ読出しを行なう固体撮像装置のもつ、残像が
ない、光量対出力のリニアリティが良好である、非破壊
読出しができる、固定パターンノイズが小さいという長
所を何ら損うことなく、ブルーミング耐性を大幅に改善
することが可能となり、しかもこのような効果を装置の
電力消費を増大することなく達成することが可能とな
る。
【図１】本発明の第１の実施例に係わる固体撮像装置の
各部の信号波形を示すタイミング図である。
各部の信号波形を示すタイミング図である。
【図２】本発明の第２の実施例に係わる固体撮像装置の
各部の信号波形を示すタイミング図である。
各部の信号波形を示すタイミング図である。
【図３】本発明に係わる固体撮像装置の空読み動作の効
果などを説明するためのポテンシャル分布図である。
果などを説明するためのポテンシャル分布図である。
【図４】本発明の第３の実施例に係わる固体撮像装置の
回路構成を示すブロック回路図である。
回路構成を示すブロック回路図である。
【図５】図４に示される固体撮像装置の各部の信号波形
を示すタイミング図である。
を示すタイミング図である。
【図６】横型静電誘導トランジスタを光電変換素子とし
て用いた固体撮像装置の回路構成を示すブロック回路図
である。
て用いた固体撮像装置の回路構成を示すブロック回路図
である。
【図７】図６の固体撮像装置各部の信号波形を示すタイ
ミング図である。
ミング図である。
１−１１，１−１２，１−１３，…，１−３１，１−３
２，１−３３光電変換素子 ２−１，２−２，２−３ ソースライン ３−１，３−２，３−３ ゲートライン ４−１，５−１，…，４−３，５−３ 負荷容量 ６ 垂直走査回路 ７ 水平走査回路 ８，９ 水平読出しライン １０，１１ 水平読出しラインの寄生容量 １２，１３，１４，１５ ゲートパルス １６，１７ 出力端子 １８−１，１８−２，１８−３，…，２２−１，２２−
２，２２−３，２３−１，２３−２，２６，２７ スイ
ッチングトランジスタ ２４ 電源 ２５ 電源制御用ゲートパルス ２８ インバータ ２９ 電源制御回路 ３０ 電源制御回路の出力端子
２，１−３３光電変換素子 ２−１，２−２，２−３ ソースライン ３−１，３−２，３−３ ゲートライン ４−１，５−１，…，４−３，５−３ 負荷容量 ６ 垂直走査回路 ７ 水平走査回路 ８，９ 水平読出しライン １０，１１ 水平読出しラインの寄生容量 １２，１３，１４，１５ ゲートパルス １６，１７ 出力端子 １８−１，１８−２，１８−３，…，２２−１，２２−
２，２２−３，２３−１，２３−２，２６，２７ スイ
ッチングトランジスタ ２４ 電源 ２５ 電源制御用ゲートパルス ２８ インバータ ２９ 電源制御回路 ３０ 電源制御回路の出力端子
Claims (3)
- 【請求項１】 マトリクス状に配設され各々画素を構成
するとともに入射光に応じてそのゲート部に電荷を蓄積
する複数の横型静電誘導トランジスタと、 前記複数の横型静電誘導トランジスタのゲート部に蓄積
された電荷の一部を全画素につきほぼ同時に排出させる
ための駆動手段と、 前記複数の横型静電誘導トランジスタから読出しのため
の所望のものを選択する選択ゲート手段と、 この選択ゲート手段により選択された横型静電誘導トラ
ンジスタのソース回路に結合され、ゲート部に蓄積され
た電荷のリセットのそれぞれ前および後に前記ソース回
路の電位に応じて充電される第１および第２の負荷容量
と、 を具備し、前記第１および第２の負荷容量の充電電荷に
対応する信号の差分にもとづき映像信号を得ることを特
徴とする固体撮像装置。 - 【請求項２】 前記駆動手段は、蓄積電荷の一部を排出
する動作を前記第１の負荷容量の充電動作の直前および
前記第２の負荷容量の充電動作の直前に行なうことを特
徴とする請求項１に記載の固体撮像装置。 - 【請求項３】 さらに、前記各画素を構成する横型静電
誘導トランジスタのドレイン電位を少なくとも読出し動
作時にはソース電位と異なる電源電位とし、少なくとも
前記駆動手段によって蓄積電荷の一部を排出する動作を
行なう時にはソース電位とほぼ同じ電位とする電位制御
手段を具備することを特徴とする請求項１または２に記
載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178734A JP2830519B2 (ja) | 1990-11-16 | 1991-06-24 | 固体撮像装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31194790 | 1990-11-16 | ||
| JP2-311947 | 1990-11-16 | ||
| JP3178734A JP2830519B2 (ja) | 1990-11-16 | 1991-06-24 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04355963A JPH04355963A (ja) | 1992-12-09 |
| JP2830519B2 true JP2830519B2 (ja) | 1998-12-02 |
Family
ID=26498826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3178734A Expired - Fee Related JP2830519B2 (ja) | 1990-11-16 | 1991-06-24 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830519B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4497619B2 (ja) * | 2000-02-01 | 2010-07-07 | 株式会社日立メディコ | Ｘ線画像診断装置 |
| JP5621724B2 (ja) | 2011-07-12 | 2014-11-12 | アイシン精機株式会社 | 車両用シートスライド装置 |
-
1991
- 1991-06-24 JP JP3178734A patent/JP2830519B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04355963A (ja) | 1992-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650369B2 (en) | Image sensing apparatus, signal detection apparatus, and signal accumulation apparatus | |
| EP0277016B1 (en) | Photoelectric conversion apparatus | |
| EP0653881B1 (en) | Solid-state image pickup device | |
| EP1178673B1 (en) | Solid state image pickup apparatus | |
| US8153947B2 (en) | Pixel circuit for global electronic shutter | |
| US6674471B1 (en) | Solid-state imaging device and method for driving the same | |
| JP5222240B2 (ja) | 光センサ回路、および光センサアレイ | |
| JPH05207375A (ja) | 固体撮像素子 | |
| JPS583630B2 (ja) | 固体光像検出装置 | |
| EP0274236B1 (en) | Photoelectric converting apparatus | |
| JPH0824351B2 (ja) | 固体撮像装置 | |
| JPS6351591B2 (ja) | ||
| JPS6147662A (ja) | 固体撮像装置 | |
| JP2830519B2 (ja) | 固体撮像装置 | |
| JPH0471341B2 (ja) | ||
| US4939579A (en) | Solid-state image pick-up device including static induction transistors with photometric function | |
| JPH09168117A (ja) | 固体撮像素子 | |
| JP2002044523A (ja) | 半導体撮像素子 | |
| JP2974799B2 (ja) | 固体撮像装置 | |
| US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JPH1028240A (ja) | 増幅型固体撮像素子、その固定パターンノイズ補正方法、並びに、補正値書き込み方法 | |
| JPH08116491A (ja) | 光電変換装置 | |
| JP3439699B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| JP2833854B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH05207374A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |