JP3439699B2 - 増幅型固体撮像装置およびその駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、増幅型固体撮像装
置およびその駆動方法に関するものである。

【０００２】

【従来の技術】近年、光量の一次元的／二次元的分布を
検知する装置の必要性が高まり、固体撮像装置の分野で
は、いわゆる増幅型固体撮像装置が注目されている。増
幅型固体撮像装置に複数設けられた画素の各々は、光の
照射を受け、光電変換によって信号電荷を生成する光電
変換部と、その信号電荷を蓄積する蓄積部と、信号電荷
の量に応じた信号を出力するための増幅用トランジスタ
を有する検知回路とを備えている。蓄積部は増幅用トラ
ンジスタの制御端子部（例えば、ＭＯＳトランジスタの
ゲート電極やバイポーラトランジスタのベース部等）と
接続されており、信号電荷量に応じて変化する蓄積部の
電位によって検知回路の出力値が制御される。

【０００３】

【発明が解決しようとする課題】増幅型固体撮像装置は
検知回路として機能する増幅用トランジスタを画素ごと
に備えているが、ひとつの装置内の複数の増幅用トラン
ジスタは、それらが同一基板上に同一プロセスによって
作製された場合でも、完全に均一な特性を有しているわ
けではない。例えば、検知回路のトランジスタのしきい
値電圧（Ｖｔ）がばらつくと、光量の均一な光が光電変
換部に入射し、それによって制御端子部の電位が等しく
なった状態においても、トランジスタの出力値がばらつ
いてしまう。その結果、空間的に固定したノイズ（ＦＰ
Ｎ：fixed pattern noise）が発生し、それは画質を著
しく損なう。

【０００４】本発明の目的は、画素ごとに検知回路の増
幅トランジスタの特性がばらついても、受光量に関係な
く、その影響を正確に補償し、情報蓄積部から情報をよ
り正確かつ高速に読み出すことのできる増幅型固体撮像
装置およびその駆動方法を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、各々ＭＯＳ型キャパシタで構成された第
１および第２蓄積素子と、両蓄積素子間を断接するため
のスイッチング素子とを備えた単位補償回路を画素列毎
に採用したものである。

【０００６】具体的に説明すると、本発明に係る増幅型
固体撮像装置は、リセット動作に応じた第１の電位状態
から光の強度に応じた第２の電位状態に遷移する光電変
換部と、前記光電変換部の前記第１の電位状態と前記第
２の電位状態とを検知し、それぞれ第１の信号と第２の
信号とを出力するための増幅素子と、前記増幅素子から
の前記第１の信号および前記第２の信号を得て、第３の
信号を出力する補償回路とを備えた増幅型固体撮像装置
である。しかも、前記補償回路は、第１電極と第２電極
とを有するＭＯＳ型キャパシタで構成された第１蓄積素
子と、第１電極と第２電極とを有する他のＭＯＳ型キャ
パシタで構成された第２蓄積素子と、前記第２蓄積素子
の第１電極に固定電位を与えるための手段と、前記第１
蓄積素子の第２電極と前記第２蓄積素子の第２電極との
間を断接するためのスイッチング素子と、前記第２の信
号に応じた信号電位を前記第１蓄積素子の第１電極に与
えるための手段と、前記第１蓄積素子の第２電極と前記
第２蓄積素子の第２電極とに同じ基準電位を与えるよう
に、前記第１蓄積素子の第２電極および前記第２蓄積素
子の第２電極に電荷を供給するための電荷供給手段と、
前記信号電位に代えて前記第１の信号に応じたリセット
電位を前記第１蓄積素子の第１電極に与えるための手段
と、前記第１蓄積素子の第１電極に前記リセット電位
が、前記第２蓄積素子の第１電極に前記固定電位がそれ
ぞれ与えられている状態で、前記第１蓄積素子の第２電
極と前記第２蓄積素子の第２電極との間で電荷の移動が
生じて前記第１蓄積素子の第２電極の電位と前記第２蓄
積素子の第２電極の電位とが等しくなるように、前記ス
イッチング素子を導通させるための手段と、前記電荷の
移動が生じた後に前記スイッチング素子が非導通にされ
た状態で、前記第２蓄積素子に蓄積された電荷の量に応
じた前記第３の信号を出力するための手段とを備えた構
成を採用したものである。

【０００７】ある好ましい実施形態では、前記スイッチ
ング素子はゲート電極を有するＭＯＳトランジスタで構
成され、前記スイッチング素子のゲート電極は、前記第
１蓄積素子の第１電極および前記第２蓄積素子の第１電
極の各々と部分的に重なりを有する。好ましくは、前記
スイッチング素子のゲート電極、前記第１蓄積素子の第
１電極および前記第２蓄積素子の第１電極は、各々シリ
コン基板の上に絶縁膜を介して堆積された多結晶シリコ
ン膜から形成されている。

【０００８】また、ある好ましい実施形態では、前記電
荷供給手段は、前記スイッチング素子が導通している状
態で、前記第１蓄積素子の第２電極を通じて前記第２蓄
積素子の第２電極に電荷を供給するための手段を備えて
いる。あるいは、前記電荷供給手段は、前記スイッチン
グ素子が導通している状態で、前記第２蓄積素子の第２
電極を通じて前記第１蓄積素子の第２電極に電荷を供給
するための手段を備えている。

【０００９】また、ある好ましい実施形態では、前記増
幅素子は前記光電変換部の電位状態に応じて電流駆動力
の変化する増幅トランジスタであり、前記増幅トランジ
スタを流れる電流に応じた電位信号を前記第１の信号お
よび第２の信号として生成するための負荷素子を更に備
えている。

【００１０】

【発明の実施の形態】以下、図面を参照しながら、本発
明による増幅型固体撮像装置の実施形態を説明する。

【００１１】（第１の実施形態）図１は、本発明に係る
増幅型固体撮像装置１の概略構成を示している。図１の
装置１は、単結晶シリコンから形成された半導体基板の
撮像エリア内にマトリクス（行列）状に配列された複数
の画素２を備えている。ここでは、行数をＮとし、列数
をＭとする（ＮおよびＭはともに２以上の整数）。固体
撮像装置の場合、典型的には、Ｎは５０〜２０００であ
り、Ｍは５０〜２０００である。各画素２は、図１にお
いて不図示のフォトダイオード等の光電変換部と蓄積部
とを備えており、各蓄積部は、光電変換部に入射した光
の強度に応じて光電変換部から出力された情報を「電位
または電荷量」として蓄積することができる。光電変換
部は、リセット時において第１の電位状態にあるが、そ
の後、光入射によって第２の電位状態に遷移する。第２
の電位状態は、入射光の強度に応じて異なるレベルを示
す。第２の電位状態と第１の電位状態のレベル差は、リ
セット時以降に、その画素２に入射した光の量に対応す
る。なお、各画素２の内部構成については、あとで説明
する。

【００１２】装置１は、複数の画素２から特定の画素を
選択して、その画素にアクセスするための複数の配線お
よび回路を有している。これらの配線および回路ならび
に各画素を構成するトランジスタ素子などは、公知の半
導体集積回路における製造技術と同様の技術を用いて基
板上に形成される。

【００１３】本実施形態では、垂直（行選択）シフトレ
ジスタ３がリセット配線４および行選択線５を介して全
ての画素２に電気的に接続される。ひとつのリセット配
線４は、それに対応するひとつの行内の複数の画素２の
全てに接続されている。同様に、ひとつの行選択線５
は、それに対応するひとつの行内の複数の画素２の全て
に接続されている。垂直シフトレジスタ３からは、配線
４および５の組が画素２の行数に等しい数だけ延びてい
る。

【００１４】複数の行の中から特定の行を選択するため
に、垂直シフトレジスタ３は、特定行に割り当てられた
行選択線５の電位を例えば論理「Ｌｏｗ」から論理「Ｈ
ｉｇｈ」に選択的に変化させる。このとき、他の行に対
応する行選択線の電位は論理「Ｌｏｗ」にする。その結
果、論理「Ｈｉｇｈ」に相当する電位が、その特定行に
含まれる全ての画素２内のスイッチング素子（図１にお
いて不図示）の制御端子部に供給され、そのスイッチン
グ素子を導通させる。スイッチング素子の導通によっ
て、選択された行内の各蓄積部に蓄積されていた情報に
応じた電位が、対応する垂直信号線６上に現れることに
なる。このとき、選択された行以外の行においては、各
画素２内の蓄積部とそれに対応する垂直信号線６との間
は非導通状態にある。このような情報検知のための回路
およびその動作については、あとで詳細に説明する。

【００１５】このようにして、ある選択された行に含ま
れる全ての画素２から全ての垂直信号線６に、それぞ
れ、蓄積部内の情報が読み出された後、各列の情報が水
平（列選択）シフトレジスタ７の働きによってひとつづ
つ順番に読み出されて行く。なお、これら各列の情報の
読み出しのために、第１電源端子（Ｖ_dd）２６と、各列
ごとの負荷素子２７と、第２電源端子（Ｖ_ss）２８とが
設けられている。

【００１６】本実施形態の撮像装置１は、各画素から読
み出された電位情報を補償して、より正確な情報を再生
するための補償回路８を備えている。補償回路８は、各
列に割り当てられたＭ個の単位補償回路１８に分かれて
いる。各単位補償回路１８は、読み出したデータの信号
レベルとリセット時の信号レベルとの差異に対応した電
荷量を生成・保持することができる。その結果、垂直信
号線６上の信号電位の「信号レベル」に「ばらつき成
分」が含まれている場合でも、そのばらつき成分を同じ
ように含むリセット時の信号電位で補償することによっ
てばらつき成分が相殺され、ばらつきの低減された情報
再生が可能になる。

【００１７】Ｍ個の単位補償回路１８の出力部は、スイ
ッチング素子９を介してひとつの水平信号線１０に接続
されている。スイッチング素子９の制御部（例えば、Ｍ
ＯＳトランジスタのゲート電極）は、水平シフトレジス
タ７に接続されている。水平シフトレジスタ７は、Ｍ個
のスイッチング素子９の中からひとつのスイッチング素
子のみを選択的に導通させる。その結果、ある選択され
た行に属するＭ個の画素２から同時に読み出された情報
が、その後、補償回路８を介して列ごとに、水平信号線
１０の上に順次現れることになる。情報は最終的には出
力バッファ（出力アンプ）１１を介して電位情報（画素
情報）として出力される。

【００１８】次に、図２を参照しながら、単位補償回路
１８の構成および動作をより詳細に説明する。図２の回
路図は、撮像装置１における単位補償回路１８および関
連する他の主要素を示している。

【００１９】単位補償回路１８は、対応する列に属する
各画素２に接続されている。図２においては、単一の画
素２が示されているが、現実には、一列に配列された複
数の画素２が、その列に割り当てられたひとつの単位補
償回路１８に接続されている（図１参照）。ここでは、
簡単のため、代表的なひとつの画素２と、それに対応す
る単位補償回路１８との関係を説明する。

【００２０】図２に示すように画素２は、フォトダイオ
ード２１と、ゲート電極２２がフォトダイオード２１に
接続されたＭＯＳトランジスタ２３とを含んでいる。フ
ォトダイオード２１は、例えば、シリコン基板内に形成
されたｐｎ接合ダイオードなどであり、入射光を光電変
換して信号電荷を生成する光電変換部と、その信号電荷
を蓄積する蓄積部とを兼ねるものである。ＭＯＳトラン
ジスタ２３は、例えば、シリコン基板内にチャネル領域
およびソース／ドレイン領域を有する通常のＭＯＳ構造
を有している。ＭＯＳトランジスタ２３は、検知回路の
駆動素子として機能し、その検知回路がフォトダイオー
ド２１の電位状態の微小な変化を増幅して読み出すうえ
で重要な働きを行う。本実施形態では、ＭＯＳトランジ
スタ２３のゲート電極２２とフォトダイオード２１との
間に、特別の容量素子は挿入されていないが、ここにキ
ャパシタ等の容量素子を挿入してもよい。この場合に
は、挿入された容量素子が、信号電荷を蓄積するための
蓄積部として機能する。

【００２１】画素２は、他に、リセット素子２４とスイ
ッチング素子２５とを含んでいる。リセット素子２４
は、リセット配線４に接続されたゲート電極を有するＭ
ＯＳトランジスタである。このＭＯＳトランジスタのド
レインは第１電源端子（Ｖ_dd）２６に接続されており、
ソースはフォトダイオード２１に接続されている。垂直
シフトレジスタ３によって、図示されているリセット配
線４の電位が論理「Ｌｏｗ」から論理「Ｈｉｇｈ」に選
択的に変化させられると、リセット素子２４は導通し、
その結果、第１電源端子２６からフォトダイオード２１
に対して電源電位が供給されることになる。フォトダイ
オード２１の電位状態、すなわち、増幅トランジスタ２
３のゲート電極２２の電位状態は、第１電源端子２６に
与えられる電源電位（Ｖ_dd）によって定まるある値に強
制的に復帰させられる（「リセット」される）。このよ
うなリセット動作が完了したときのフォトダイオード２
１の電位状態を、ここでは「第１の電位状態」と定義す
る。リセット動作完了後、画素２が受け取る光の強度に
応じて、フォトダイオード２１の電位は徐々に変化す
る。このときのフォトダイオード２１の電位状態を「第
２の電位状態」と定義する。光の照射によってフォトダ
イオード２１の電位状態が変化するのは、フォトダイオ
ード２１の持つ光電変換機能によってキャリアが生成さ
れ、生成されたキャリアが当該フォトダイオード２１の
中に蓄積されるからである。

【００２２】画素２内のスイッチング素子２５は、行選
択線５に接続されたゲート電極を有するＭＯＳトランジ
スタから構成されている。このＭＯＳトランジスタのソ
ースは増幅トランジスタ２３のソースに接続されてお
り、ドレインは垂直信号線６に接続されている。垂直シ
フトレジスタ３によって、図示されている行選択線５の
電位が論理「Ｌｏｗ」から論理「Ｈｉｇｈ」に選択的に
変化させられると、スイッチング素子２５は導通し、そ
の結果、第１電源端子（Ｖ_dd）２６から増幅トランジス
タ２３、スイッチング素子２５、垂直信号線６および負
荷素子２７を介して第２電源端子（Ｖ_ss）２８に電流が
流れる。このとき、垂直信号線６の電位は、フォトダイ
オード２１の電位状態（増幅トランジスタ２３のゲート
電極２２の電位）と、増幅トランジスタ２３のしきい値
電圧（Ｖｔ）とに依存して変化する。その結果、垂直信
号線６の電位は、フォトダイオード２１の第２の電位状
態に応じたレベルを持つことになる。ただし、前述した
ように、増幅トランジスタ２３のしきい値電圧が画素ご
とにばらついていると、第２の電位状態が同一であって
も、対応する垂直信号線６上に現れる電位のレベルはば
らついてしまう。

【００２３】単位補償回路１８は、スイッチング素子Ｓ
Ｗ１を介して互いに接続された第１蓄積素子３５および
第２蓄積素子４１を備えている。本実施形態の第１蓄積
素子３５は、一対の電極（第１電極３６および第２電極
３４）を有するＭＯＳ型キャパシタである。第１蓄積素
子３５の第１電極３６は、例えばシリコン基板の上に絶
縁膜を介して堆積された多結晶シリコン（ポリシリコ
ン）膜から形成されている。この第１電極３６は垂直信
号線６と電気的に接続されており、垂直信号線６を介し
て光電変換部の第２の電位状態に対応する信号電位φｓ
を受け取ることができる。第１蓄積素子３５の第２電極
３４は、本実施形態ではシリコン基板であり、スイッチ
ング素子（ｎチャネル型ＭＯＳトランジスタ）ＳＷ２を
介して電荷供給部３１から電荷の供給を受け、スイッチ
ング素子ＳＷ２が導通状態にあるとき、基準電位φ０と
することができる。電荷供給部３１は、ｎ型拡散層から
なり、スイッチング素子ＳＷ２のソース領域として機能
する。単位補償回路１８の信号入力部３０に信号電位φ
ｓが与えられているとき、第１蓄積素子３５が電荷供給
部３１からスイッチング素子ＳＷ２を介して電荷の供給
を受けると、その第１蓄積素子３５は信号電位と基準電
位との電位差（φｓ−φ０）に比例した電荷を蓄積する
ことになる。

【００２４】本実施形態の第２蓄積素子４１も、一対の
電極（第１電極４２および第２電極４０）を有するＭＯ
Ｓ型キャパシタである。第２蓄積素子４１の第１電極４
２も、例えばシリコン基板の上に絶縁膜を介して堆積さ
れたポリシリコン膜から形成されており、固定電位φｄ
を受け取る。第２蓄積素子４１の第２電極４０も本実施
形態ではシリコン基板である。第２電極４０は、スイッ
チング素子ＳＷ３およびＳＷ４を介して電源Ｖｏに電気
的に接続され、また、スイッチング素子ＳＷ３、ＳＷ５
および９を介して水平信号線１０に電気的に接続され
る。

【００２５】第２蓄積素子４１の第２電極４０は、スイ
ッチング素子ＳＷ１が導通状態にあるとき、第１蓄積素
子３５の第２電極３４と電気的に接続され、両電極間で
電荷のやりとりを行うことができる。第１蓄積素子３５
の第２電極３４が電荷供給部３１から基準電位φ０を受
け取っているときに、スイッチング素子ＳＷ１が導通す
ると、第２蓄積素子４１の第２電極４０も電荷供給部３
１から電荷の供給を受けることができる。なお、第２蓄
積素子４１は、固定電位φｄと基準電位φ０との電位差
（φｄ−φ０）に比例した電荷を蓄積することになる。

【００２６】リセット動作に応じて光電変換部の第１の
電位状態に対応するリセット動作時電位φｒが垂直信号
線６上に出力されると、リセット動作時電位φｒは第１
蓄積素子３５の第１電極３６に与えられる。このとき、
スイッチング素子ＳＷ１は、第１蓄積素子３５の第２電
極３４と第２蓄積素子４１の第２電極４０とを短絡さ
せ、それによって信号電位φｓと前記リセット動作時の
電位φｒとの電位差（φｓ−φｒ）に比例した量の電荷
を第２蓄積素子４１から第１蓄積素子３５に移動させる
ことができる。その後、スイッチング素子ＳＷ１は、第
１蓄積素子３５の第２電極３４と第２蓄積素子４１の第
２電極４０とを電気的に分離するように動作する。

【００２７】なお、図２において、２９は負荷素子２７
のゲート電極を、３３はスイッチング素子ＳＷ２のゲー
ト電極を、３９はスイッチング素子ＳＷ１のゲート電極
を、４５はスイッチング素子ＳＷ３のゲート電極をそれ
ぞれ表している。４６は単位補償回路１８の出力部を構
成するｎ型拡散層である。４３は、積分容量およびリセ
ット用トランジスタとともに出力アンプ１１を構成する
オペアンプ（演算増幅器）である。４２は当該オペアン
プ４３の＋側入力部であり、４４は当該オペアンプ４３
の出力端子である。

【００２８】次に、図３を参照しながら、単位補償回路
１８の動作をより詳細に説明する。図３は、シリコン基
板の単位補償回路１８が形成されている領域の断面と、
その部分の表面ポテンシャルプロファイルとを模式的に
示している。シリコン基板はｐ型であり、この上にそれ
ぞれ形成されてたｎ型拡散層３１、スイッチング素子Ｓ
Ｗ２のゲート電極３３、第１蓄積素子３５の第１電極３
６、スイッチング素子ＳＷ１のゲート電極３９、第２蓄
積素子４１の第１電極４２、スイッチング素子ＳＷ３の
ゲート電極４５およびｎ型拡散層４６には、それぞれ、
電位Ｖｉ、Ｖｉｇ、Ｖｃ１、Ｖｃｃ、Ｖｃ２、Ｖｏｇお
よびＶｏが与えられる。図中のハッチングは電荷（電
子）の存在を表している。

【００２９】まず、時刻ｔ１またはその前において電位
Ｖｃｃを論理「ｈｉｇｈ」とし、スイッチング素子ＳＷ
１を導通させることによって、容量Ｃ１を有する第１蓄
積素子３５の第２電極と、容量Ｃ２を有する第２蓄積素
子４１の第２電極とを電気的に接続し、両者間を電荷が
行き来できるようにする。このとき、電位Ｖｉｇおよび
Ｖｏｇを論理「Ｌｏｗ」に維持することによってスイッ
チング素子ＳＷ２およびＳＷ３は非導通状態に保たれて
いる。

【００３０】時刻ｔ１では、第１蓄積素子３５の第１電
極３６には垂直信号線６を介して信号電位Ｖｃ１が与え
られ、その結果、シリコン基板表面のうち第１蓄積素子
３５の第１電極３６に対向する部分は電位φｓを示すよ
うになる。このとき、第２蓄積素子４１の第１電極４２
には固定電位Ｖｃ２が与えられており、シリコン基板表
面のうち第２蓄積素子４１の第１電極４２に対向する部
分は電位φｄを示している。一方、電荷供給部を構成す
るｎ型拡散層３１には固定電位Ｖｉが与えられており、
このｎ型拡散層３１の表面電位は基準電位φ０に維持さ
れる。なお、これから説明する時刻ｔ１〜ｔ６の全期間
にわたって、電荷供給部３１には固定電位Ｖｉが、第２
蓄積素子４１の第１電極４２には固定電位Ｖｃ２が、ｎ
型拡散層４６にはスイッチング素子ＳＷ４を介して固定
電位Ｖｏがそれぞれ与えられ続ける。

【００３１】時刻ｔ１は、水平帰線期間内においてリセ
ットパルスが印加される前のある時刻に相当する。時刻
ｔ１において単位補償回路１８の入力部に与えられる信
号電位Ｖｃ１は、対応する画素２内のフォトダイオード
２１の第２の電位状態を、検知回路を用いて読み出した
値（出力値）である。駆動素子として機能するＭＯＳト
ランジスタ２３のしきい値電圧が画素ごとに異なると、
かりに、同じ強度の光が複数の画素を照射している場合
でも、対応する垂直信号線６上に現れる信号電位Ｖｃ１
は、例えば±１０％程度ばらつく可能性がある。

【００３２】時刻ｔ２では、電位Ｖｉｇを論理「ｈｉｇ
ｈ」とすることによって、スイッチング素子ＳＷ２が非
導通状態から導通状態に変化させられる。このとき、ス
イッチング素子ＳＷ１は導通状態に保持され、スイッチ
ング素子ＳＷ３は非導通状態に保持される。その結果、
電荷供給部３１から第１蓄積素子３５および第２蓄積素
子４１の両方に電荷が供給される。

【００３３】次に、時刻ｔ３では、電位ＶｃｃおよびＶ
ｉｇを論理「Ｌｏｗ」にし、スイッチング素子ＳＷ１お
よびＳＷ２を導通状態から非導通状態に変化させる。こ
のとき、スイッチング素子ＳＷ３は非導通状態に維持さ
れたままである。こうして、第１蓄積素子３５は信号電
位φｓと基準電位φ０との電位差（φｓ−φ０）に比例
した電荷量Ｑ１の電荷を蓄積し、第２蓄積素子４１は固
定電位φｄと基準電位φ０との電位差（φｄ−φ０）に
比例した電荷量Ｑ２の電荷を蓄積する。

【００３４】電荷量Ｑ１と電位差（φｓ−φ０）との間
には、 Ｑ１＝Ｃ１（φｓ−φ０） ・・・式１ の関係が成立し、電荷量Ｑ２と電位差（φｄ−φ０）と
の間には、 Ｑ２＝Ｃ２（φｄ−φ０） ・・・式２ の関係が成立する。

【００３５】時刻ｔ４は、水平帰線期間内において、リ
セットパルスが印加されている間（または印加直後）の
ある時刻に相当する。この時刻ｔ４において、単位補償
回路１８の入力部に与えられる信号電位Ｖｃ１は、対応
する画素２内のフォトダイオード２１の第１の電位状態
を、検知回路を用いて読み出した値である。第１蓄積素
子３５の第１電極３６に垂直信号線６を介して信号電位
Ｖｃ１が与えられると、シリコン基板表面のうち第１蓄
積素子３５の第１電極３６に対向する部分の電位はφｓ
からφｒに増加する。増幅トランジスタ２３のしきい値
電圧が画素ごとに異なると、第１の電位状態が同一レベ
ルに強制されても、対応する垂直信号線６上に現れる信
号電位Ｖｃ１は、±１０％程度ばらつく可能性がある。

【００３６】なお、時刻ｔ４では、スイッチング素子Ｓ
Ｗ１〜ＳＷ３が非導通状態に維持されたままである。こ
のため、第１蓄積素子３５は電荷の供給をどこからも受
けることなく、第１電極３６の電位が変わるだけであっ
て、電荷Ｑ１を保持したままとなる。

【００３７】時刻ｔ５では、電位Ｖｃｃを論理「Ｈｉｇ
ｈ」とし、スイッチング素子ＳＷ１のみを非導通状態か
ら導通状態に変化させる。その結果、第２蓄積素子４１
の蓄積していた電荷Ｑ２の一部が第１蓄積素子３５に供
給され、シリコン基板の表面電位はφｆになる。

【００３８】次に、時刻ｔ６では、スイッチング素子Ｓ
Ｗ１が非導通状態に復帰する。その結果、第１蓄積素子
３５には電荷量Ｑ１’の電荷が蓄積され、第２蓄積素子
４１には電荷量Ｑ２’の電荷が蓄積されることになる。

【００３９】電荷量Ｑ１’と電位差（φｒ−φｆ）との
間には、 Ｑ１’＝Ｃ１（φｒ−φｆ） ・・・式３ の関係が成立し、電荷量Ｑ２’と電位差（φｄ−φｆ）
との間には、 Ｑ２’＝Ｃ２（φｄ−φｆ） ・・・式４ の関係が成立する。

【００４０】電荷保存式Ｑ１＋Ｑ２＝Ｑ１’＋Ｑ２’が
成立するため、式１〜式４から、 Ｃ１（φｓ−φ０）＋Ｃ２（φｄ−φ０） ＝Ｃ１（φｒ−φｆ）＋Ｃ２（φｄ−φｆ） ・・・式５ が得られる。式５を変形すると、 φｆ＝（φｒ−φｓ）・Ｃ１／（Ｃ１＋Ｃ２）＋φ０ ・・・式６ が得られる。式４および式６から電荷量Ｑ２’を求めると、 Ｑ２’＝Ｑ２−（φｒ−φｓ）・Ｃ１・Ｃ２／（Ｃ１＋Ｃ２） ・・・式７ のようになる。

【００４１】式７の右辺第２項は、時刻ｔ５に第２蓄積
素子４１から第１蓄積素子３５へ流れ込む電荷の量（Δ
Ｑ）を示している。この電荷量ΔＱは、式７から明らか
なように、垂直信号線６上に出力される電位の差に相当
する（φｒ−φｓ）に比例しており、トランジスタ特性
のばらつきに起因する変動成分が相殺された値に比例し
ている。このため、スイッチング素子ＳＷ３、ＳＷ５お
よび９を導通状態に変化させることによって、第２蓄積
素子４１に蓄積されている電荷の量Ｑ２’を出力アンプ
１１で検知すれば、（φｒ−φｓ）に比例した出力を発
生させることができる。このとき、電荷を読み出した後
の第２蓄積素子４１を容易に空乏化状態にできることは
素子構造上明らかであり、これは熱雑音を発生しない点
で有利である。

【００４２】図４は、ある列に属する単位補償回路１８
内のスイッチング素子ＳＷ１〜ＳＷ３、第１蓄積素子３
５の第１電極３６、第２蓄積素子４１の第１電極４２の
平面レイアウト例を模式的に示している。図４には、垂
直方向に延びるライン５０と、水平方向に延びるライン
５１〜５６が示されているが、ライン５０は垂直信号線
６に相当する。ライン５１〜５６は、各列の対応部分を
相互接続し、全ての列に属する単位補償回路１８の対応
部分におなじタイミングで実質的に同じ電位を供給す
る。これに対してライン５０上には列ごとに異なる電位
が現れる。ライン５０〜５６は例えばアルミニウム（Ａ
ｌ）から形成され、拡散層３１および４６等にコンタク
トしている。アルミニウムからなる配線は、簡単のため
図では実線で示している。図４のとおり、各蓄積素子の
電極３６および４２は第１層のポリシリコン膜から形成
され、各スイッチング素子のゲート電極３３、３９およ
び４５は第２層のポリシリコン膜から形成されている。
しかも、電荷の転送が円滑に行われるように、スイッチ
ング素子ＳＷ２のゲート電極３３と第１蓄積素子の第１
電極３６との間、第１蓄積素子の第１電極３６とスイッ
チング素子ＳＷ１のゲート電極３９との間、スイッチン
グ素子ＳＷ１のゲート電極３９と第２蓄積素子の第１電
極４２との間、第２蓄積素子の第１電極４２とスイッチ
ング素子ＳＷ３のゲート電極４５との間の各境界部で重
なりを有する構造が採用されている。

【００４３】次に、図２および図５を参照しながら、装
置１の駆動方法を説明する。ここでは、垂直シフトレジ
スタ３によって画素配列の第ｎ行（ｎは１以上Ｎ以下の
何れかの整数）が選択された場合を説明する。なお、前
述の時刻ｔ１〜ｔ６のタイミングは、図５の最下部に示
されている。

【００４４】まず、図５（ａ）に示す第ｎ行選択パルス
ＲＳｎが第ｎ行の行選択線５に与えられる。この選択パ
ルスの印加によって、第ｎ行の行選択線５の電位は水平
帰線期間（例えば約１０マイクロ秒）中に論理「Ｈｉｇ
ｈ」となり、その期間以外の期間は論理「Ｌｏｗ」とな
る。この結果、第ｎ行の行選択線５に接続された全ての
画素２のスイッチング素子２５が導通する。こうして選
択された画素２の各々は、対応する垂直信号線６に接続
される。このとき、各フォトダイオード２１は、それま
でに受けた光の量に応じた量のキャリアを蓄積してお
り、第２の電位状態にある。第ｎ行選択パルスの印加
は、第ｎ行に属する全ての画素２内の蓄積部における第
２の電位状態を検知するために行われる。第ｎ行選択パ
ルスの印加は、第ｎ行第ｍ列（ｍは１、２、３・・・Ｍ）
の駆動素子２３と第ｍ列の負荷素子２７とから構成され
るｍ個のソースフォロワー回路をほぼ同時に動作させ
る。その結果、ｍ個のソースフォロワー回路（検知回路
として機能する）の各々の出力が、対応する垂直信号線
６を介して、対応する単位補償回路１８の入力部である
第１蓄積素子３５の第１電極３６に与えられる。なお、
負荷素子２７のゲート電極２９には、図５（ｃ）に示す
波形７４を持つ電圧Ｖｌ（０ボルトよりも大きい電圧）
が常に印加されており、負荷素子２７は検知回路のロー
ドとして機能する。なお、波形７４ではなく波形７３を
示す電圧を印加してもよい。

【００４５】「リセットパルスＲＳＴ」として図５
（ｂ）に示す波形７２を持つ電位がリセット配線４に印
加され、フォトダイオード２１に蓄積されていたキャリ
アはリセットされ、フォトダイオード２１の電位状態は
第１の電位状態に復帰する。図５（ｂ）に示す波形７２
のリセットパルスをリセット配線４に印加する前に、図
３を参照しながら説明したタイミングでスイッチング素
子ＳＷ１〜ＳＷ３の一連の開閉動作を実行することにな
る。以下、この点を説明する。

【００４６】まず、スイッチング素子ＳＷ２のソース領
域として機能する電荷供給部３１に対しては、図５
（ｄ）に示す波形７５の電位Ｖｉを与え、電荷供給部３
１の表面電位をφ０に維持しておく。

【００４７】図５（ｅ）に示す波形７６の電位Ｖｉｇ
は、スイッチング素子ＳＷ２のゲート電極に印加され
る。この電位Ｖｉｇは時刻ｔ２において「Ｈｉｇｈ」に
なる。

【００４８】第１蓄積素子３５の第１電極３６には、図
５（ｆ）に示すように変化する波形７７の電位Ｖｃ１が
与えられる。この電位Ｖｃ１は、リセットパルス７２が
リセット素子２４のゲートに与えられるまでは画素に照
射された光の量に応じた信号電位φｓに対応するが、リ
セットパルス７２がリセットトランジスタのゲートに与
えられるとリセット電位φｒに遷移する。

【００４９】スイッチング素子ＳＷ１のゲート電極３９
には、図５（ｇ）に示す波形７８の電位Ｖｃｃが与えら
れる。電位Ｖｃｃは、最初論理「Ｈｉｇｈ」のレベルに
あってスイッチング素子ＳＷ１を導通状態にしている
が、時刻ｔ３の前には論理「Ｌｏｗ」のレベルに変化
し、スイッチング素子ＳＷ１を非導通状態に変化させ
る。更に、時刻ｔ５の前に、電位Ｖｃｃは論理「Ｈｉｇ
ｈ」のレベルに変化しスイッチング素子ＳＷ１を導通状
態にした後、時刻ｔ６の前には論理「Ｌｏｗ」のレベル
に変化し、スイッチング素子ＳＷ１を非導通状態に変化
させる。

【００５０】第２蓄積素子４１の第１電極４２には、図
５（ｈ）に示す波形７９の固定された電位Ｖｃ２が与え
られ、第１電極４２は対向表面領域に一定の電界を及ぼ
し続ける。

【００５１】スイッチング素子ＳＷ３のゲート電極４５
には、図５（ｉ）に示す波形８０の電位Ｖｏｇが与えら
れる。電位Ｖｏｇは、最初「Ｌｏｗ」のレベルにあって
スイッチング素子ＳＷ３を非導通状態に維持している
が、時刻ｔ１〜ｔ６の一連の動作が終了した後、論理
「Ｈｉｇｈ」のレベルに変化し、スイッチング素子ＳＷ
３を導通状態に変化させる。

【００５２】水平帰線期間終了のあと、水平有効期間
（例えば約５０マイクロ秒）内において、スイッチング
素子ＳＷ３が導通している間に第ｎ行内の画素２の全て
の情報が第１列から第Ｍ列まで順番にひとつづつ出力さ
れる。図５（ｊ）は、第ｍ列のスイッチング素子９を導
通させる選択パルス（パルス幅：例えば約５０〜５００
ナノ秒のＣＳｍ）８２を示し、図５（ｋ）は、第（ｍ＋
１）列のスイッチング素子９を導通させる選択パルス
（ＣＳm+1）８３を示す。これらの選択パルスは、水平
シフトレジスタ７から順次出力される。ある第ｍ列のス
イッチング素子９が導通すると、第ｍ列の単位補償回路
１８の出力部であるｎ型拡散層４６に蓄積されていた電
荷がオペアンプ４３の−側入力部に流れ込む。この結
果、オペアンプ４３の−側入力部の電位と＋側入力部の
電位が等しくなるように、そのときに流れた電流の量に
応じた電圧が信号として出力端子４４に出力される。な
お、オペアンプ４３の出力端子４４は、積分容量とリセ
ット用トランジスタとを介して、−側入力部に接続され
ている。このような構成の出力アンプ１１は、電流電圧
変換手段としてよく用いられる。このように、情報を電
荷として保持し、電荷の状態で補償動作を行い、その電
荷を利用して出力アンプ１１を動作させる場合は、情報
を「電位」として保持し、最終段まで伝達する装置に比
較して高速に出力を実行することが可能になる。

【００５３】上記のようにして、１行に含まれる全ての
列から必要な情報を出力し終わったならば、次は、他の
行について同様の動作が実行される。

【００５４】なお、出力アンプ１１は、図２に示すよう
なオペアンプ４３を用いた構成ではなく、水平信号線１
０が入力ゲート電極に接続されたソースフォロワー構成
であってもよい。

【００５５】以上の説明からわかるように、第１および
第２蓄積素子３５，４１は一水平有効期間（約５０マイ
クロ秒）程度のあいだ電荷を充分なレベルに維持・蓄積
できるような大きさの容量を有することが好ましい。本
実施形態の場合、各蓄積素子３５，４１の容量は、０．
１〜０．５ｐＦ（ピコファラッド）とした。これらの蓄
積素子３５，４１としては、例えば、酸化膜を容量絶縁
膜として使用するキャパシタを用いることができる。酸
化膜として熱酸化膜を採用すれば、容量のばらつきは非
常に小さくなる。

【００５６】式１〜４に示したように、電荷量（Ｑ）が
電位差（φｓ−φ０、φｄ−φ０等）に比例する限り、
しきい値電圧のばらつきは除去される。出力の電荷量Δ
Ｑは、第１蓄積素子３５の容量Ｃ１が第２蓄積素子４１
の容量Ｃ２に等しい場合に最大となる。

【００５７】本実施形態によれば、スイッチング素子Ｓ
Ｗ１〜ＳＷ５は、電荷転送に際して何れも弱反転状態で
動作することはなく、光量の少ない場合でも、安定的に
電荷の転送を実行することができる。その結果、本実施
形態によれば、蓄積部の特性がばらついても、受光量に
関係なく、そのばらつきの影響を正確に補償し、蓄積部
から情報をより正確かつ高速に読み出すことができる。

【００５８】なお、単位補償回路１８内の各スイッチン
グ素子は、他のスイッチング素子と同様に、好適にはＭ
ＯＳトランジスタから形成される。

【００５９】また、図３および図５中のｔ＝ｔ３、ｔ４
でスイッチング素子ＳＷ１が導通状態を維持することと
してもよい。その様子を図６および図７に示す。図６お
よび図７によれば、信号の遷移回数が減少するので、一
連の駆動時間の短縮が可能である。

【００６０】（第２の実施形態）次に、図８を参照しな
がら、本発明による増幅型固体撮像装置の他の実施形態
を説明する。図８は、シリコン基板の単位補償回路が形
成されている領域の断面と、その部分の表面ポテンシャ
ルプロファイルとを模式的に示しており、第１の実施形
態に関する図３に対応している。本実施形態の撮像装置
は、単位補償回路以外の点については、第１の実施形態
の構成とほぼ同様の構成を有しているので、対応部分の
説明は省略する。

【００６１】本実施形態に係る単位補償回路は、ｎ型拡
散層４６を用いて電荷の供給および引き出しの両方を実
行する。そのため、本実施形態の装置には電荷供給部３
１およびスイッチング素子ＳＷ２を設けていない。第１
蓄積素子３５の近傍には、シリコン基板の導電型と同一
の導電型を持つｐ型拡散層４７が形成されている。この
ｐ型拡散層４７は接地されている。したがって、ｐ型拡
散層４７の電位は、図８に示されるように、どの時刻に
おいても一定値に維持される。

【００６２】以下、本実施形態に係る撮像装置の駆動方
法を説明する。まず、時刻ｔ１１またはその前において
スイッチング素子ＳＷ１を導通させることによって、容
量Ｃ１を有する第１蓄積素子３５の第２電極と、容量Ｃ
２を有する第２蓄積素子４１の第２電極とをシリコン基
板の表面領域を介して電気的に接続し、両者間を電荷が
行き来できるようにする。このとき、スイッチング素子
ＳＷ３は非導通状態に保たれている。

【００６３】時刻ｔ１１では、シリコン基板表面のうち
第１蓄積素子３５の第１電極に対向する部分は電位φｓ
を、シリコン基板表面のうち第２蓄積素子４１の第１電
極に対向する部分は電位φｄをそれぞれ示している。一
方、本実施形態における電荷供給部を構成するｎ型拡散
層４６にはスイッチング素子ＳＷ４を介して固定電位が
与えられており、その結果ｎ型拡散層４６の表面電位は
基準電位φ０に維持される。

【００６４】時刻ｔ１２では、スイッチング素子ＳＷ３
が非導通状態から導通状態に変化させられる。このと
き、スイッチング素子ＳＷ１は導通状態に保持され、そ
の結果、ｎ型拡散層４６から第１蓄積素子３５および第
２蓄積素子４１の両方に電荷が供給される。この点にお
いて、本実施形態は第１の実施形態と大きく異なる動作
を示す。

【００６５】次に、時刻ｔ１３で、スイッチング素子Ｓ
Ｗ１を導通状態から非導通状態に変化させる。このと
き、スイッチング素子ＳＷ３は導通状態に維持されたま
まである。こうして、第１蓄積素子３５は信号電位φｓ
と基準電位φ０との電位差（φｓ−φ０）に比例した電
荷量Ｑ１の電荷を蓄積する。

【００６６】時刻ｔ１４では、スイッチング素子ＳＷ３
を導通状態から非導通状態に変化させる。こうして、第
２蓄積素子４１は固定電位φｄと基準電位φ０との電位
差（φｄ−φ０）に比例した電荷量Ｑ２の電荷を蓄積す
る。

【００６７】時刻ｔ１５は、水平帰線期間内において、
リセットパルスが印加されている間（または印加直後）
のある時刻に相当する。この時刻ｔ１５において、単位
補償回路の入力部に与えられる信号電位は、対応する画
素２内のフォトダイオード２１の第１の電位状態を、検
知回路を用いて読み出した値である。第１蓄積素子３５
の第１電極に垂直信号線６を介して信号電位が与えられ
ると、シリコン基板表面のうち第１蓄積素子３５の第１
電極に対向する部分の電位はφｓからφｒに増加する。
なお、時刻ｔ１５では、スイッチング素子ＳＷ１および
ＳＷ３が非導通状態に維持されたままである。このた
め、第１蓄積素子３５は電荷の供給をどこからも受ける
ことなく、第１電極の電位が変わるだけであって、電荷
Ｑ１を保持したままとなる。

【００６８】時刻ｔ１６では、スイッチング素子ＳＷ１
のみが非導通状態から導通状態に変化する。その結果、
第２蓄積素子４１の蓄積していた電荷Ｑ２の一部が第１
蓄積素子３５に供給され、シリコン基板の表面電位はφ
ｆになる。

【００６９】次に、時刻ｔ１７では、スイッチング素子
ＳＷ１が非導通状態に復帰する。その結果、第１蓄積素
子３５には電荷量Ｑ１’の電荷が蓄積され、第２蓄積素
子４１には電荷量Ｑ２’の電荷が蓄積されることにな
る。電荷量Ｑ２’については、前記式７が成立する。こ
のため、スイッチング素子ＳＷ３、ＳＷ５および９を導
通状態に変化させることによって、第２蓄積素子４１に
蓄積されている電荷の量Ｑ２’を出力アンプ１１で検知
すれば、第１の実施形態について説明したように、（φ
ｒ−φｓ）に比例した出力を発生させることができる。

【００７０】本実施形態によれば、第１の実施形態にお
けるｎ型拡散層３１とゲート電極３３およびその配線が
不要となり、構成が簡単になるという効果が得られる。

【００７１】なお、図８中のｔ＝ｔ１３〜ｔ１５でスイ
ッチング素子ＳＷ１が導通状態を維持することとしても
よい。その様子を図９に示す。図９によれば、信号の遷
移回数が減少するので、一連の駆動時間の短縮が可能で
ある。

【００７２】以上の各実施形態では、画素２にアクセス
するための選択回路としてシフトレジスタを用いたが、
シフトレジスタの代わりにデコーダなどのアクセス機能
を持つ選択回路を使用してもよい。また、行選択のため
の選択パルスを出力する垂直シフトレジスタからリセッ
トパルスを出力する例を説明したが、リセットパルス出
力用のシフトレジスタやデコーダと、行選択用のシフト
レジスタやデコーダを、撮像エリアの異なる側に別々に
配置してもよい。

【００７３】上記実施形態では、制御電極および蓄積素
子の電極が境界部で重なりを有する構造を有していた
が、その構造は一般的に二層ポリシリコン構造が必要と
なる。しかし、上記重なりではなく、電極間に小さなギ
ャップを設けた構造を採用しても動作可能であり、この
場合は、一層ポリシリコン構造で形成可能である。ま
た、上記ギャップ部分にｎ型拡散層を形成することによ
って動作が安定する場合もある。

【００７４】また、上記実施形態では画素が行列状に配
列された装置について本発明を説明してきたが、画素の
配列はこれに限定されない。画素は、一本の線状に配列
されていてもよいし、また、千鳥足状にウォブルしなが
ら配置されていてもよい。また、平面状に配列されるだ
けではなく、曲面上に配列されてもよい。

【００７５】光電変換素子のかわりに、他の物理量に応
じて電位状態が変化する変換素子を各単位領域内に設け
れば、その物理量の空間分布を検知する装置を提供でき
る。例えば、圧力検知素子やＸ線検知素子を情報蓄積部
内に設けることによって、圧力分布検知装置やＸ線分布
検知装置が提供される。

【００７６】

【発明の効果】本発明の増幅型固体撮像装置によれば、
補償回路が電荷の状態で補償動作を行うため、画素ごと
に蓄積部の特性がばらついても、その影響を補償し、光
電変換部から情報をより正確かつ高速に読み出すことが
できる。

【図面の簡単な説明】

【図１】本発明に係る増幅型固体撮像装置の概略構成を
示すブロック図である。

【図２】図１中の一部構成を詳細に示す回路図である。

【図３】図２中の単位補償回路のひとつの動作例を示す
説明図である。

【図４】図２中の単位補償回路のレイアウト例を示す平
面図である。

【図５】（ａ）〜（ｋ）は図３に対応する、図２中の信
号の波形を示すタイミングチャートである。

【図６】図３の変形例を示す説明図である。

【図７】（ａ）〜（ｋ）は図６に対応する、図２中の信
号の波形を示すタイミングチャートである。

【図８】図２中の単位補償回路の他の動作例を示す説明
図である。

【図９】図８の変形例を示す説明図である。

【符号の説明】

１ 増幅型固体撮像装置 ２ 画素 ３ 垂直シフトレジスタ ４ リセット配線 ５ 行選択線 ６ 垂直信号線 ７ 水平シフトレジスタ ８ 補償回路 ９ スイッチング素子 １０ 水平信号線 １１ 出力アンプ １８ 単位補償回路 ２１ フオトダイオード ２３ 増幅トランジスタ ２４ リセット素子 ２５ スイッチング素子 ２６ 第１電源 ２７ 負荷素子 ２８ 第２電源 ３５ 第１蓄積素子 ４１ 第２蓄積素子 ＳＷ１ スイッチング素子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭48−78888（ＪＰ，Ａ) 特開 昭63−76583（ＪＰ，Ａ) 特開 平２−107075（ＪＰ，Ａ) 特開 平４−86167（ＪＰ，Ａ) 特開 平５−227487（ＪＰ，Ａ) 特開 平５−227489（ＪＰ，Ａ) 特開 平９−247535（ＪＰ，Ａ) 特開 平10−145681（ＪＰ，Ａ) 特開 平10−233964（ＪＰ，Ａ) 特開2000−4400（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/335 H01L 27/146

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 リセット動作に応じた第１の電位状態か
   ら光の強度に応じた第２の電位状態に遷移する光電変換
   部と、 前記光電変換部の前記第１の電位状態と前記第２の電位
   状態とを検知し、それぞれ第１の信号と第２の信号とを
   出力するための増幅素子と、 前記増幅素子からの前記第１の信号および前記第２の信
   号を得て、第３の信号を出力する補償回路とを備えた増
   幅型固体撮像装置であって、 前記補償回路は、 第１電極と第２電極とを有するＭＯＳ型キャパシタで構
   成された第１蓄積素子と、 第１電極と第２電極とを有する他のＭＯＳ型キャパシタ
   で構成された第２蓄積素子と、 前記第２蓄積素子の第１電極に固定電位を与えるための
   手段と、 前記第１蓄積素子の第２電極と前記第２蓄積素子の第２
   電極との間を断接するためのスイッチング素子と、 前記第２の信号に応じた信号電位を前記第１蓄積素子の
   第１電極に与えるための手段と、 前記第１蓄積素子の第２電極と前記第２蓄積素子の第２
   電極とに同じ基準電位を与えるように、前記第１蓄積素
   子の第２電極および前記第２蓄積素子の第２電極に電荷
   を供給するための電荷供給手段と、 前記信号電位に代えて前記第１の信号に応じたリセット
   電位を前記第１蓄積素子の第１電極に与えるための手段
   と、 前記第１蓄積素子の第１電極に前記リセット電位が、前
   記第２蓄積素子の第１電極に前記固定電位がそれぞれ与
   えられている状態で、前記第１蓄積素子の第２電極と前
   記第２蓄積素子の第２電極との間で電荷の移動が生じて
   前記第１蓄積素子の第２電極の電位と前記第２蓄積素子
   の第２電極の電位とが等しくなるように、前記スイッチ
   ング素子を導通させるための手段と、 前記電荷の移動が生じた後に前記スイッチング素子が非
   導通にされた状態で、前記第２蓄積素子に蓄積された電
   荷の量に応じた前記第３の信号を出力するための手段と
   を備えたことを特徴とする増幅型固体撮像装置。
2. 【請求項２】 請求項１記載の増幅型固体撮像装置にお
   いて、 前記スイッチング素子は、ゲート電極を有するＭＯＳト
   ランジスタで構成され、 前記スイッチング素子のゲート電極は、前記第１蓄積素
   子の第１電極および前記第２蓄積素子の第１電極の各々
   と部分的に重なりを有することを特徴とする増幅型固体
   撮像装置。
3. 【請求項３】 請求項２記載の増幅型固体撮像装置にお
   いて、 前記スイッチング素子のゲート電極、前記第１蓄積素子
   の第１電極および前記第２蓄積素子の第１電極は、各々
   シリコン基板の上に絶縁膜を介して堆積された多結晶シ
   リコン膜で形成されていることを特徴とする増幅型固体
   撮像装置。
4. 【請求項４】 請求項１記載の増幅型固体撮像装置にお
   いて、 前記電荷供給手段は、前記スイッチング素子が導通して
   いる状態で、前記第１蓄積素子の第２電極を通じて前記
   第２蓄積素子の第２電極に電荷を供給するための手段を
   備えたことを特徴とする増幅型固体撮像装置。
5. 【請求項５】 請求項１記載の増幅型固体撮像装置にお
   いて、 前記電荷供給手段は、前記スイッチング素子が導通して
   いる状態で、前記第２蓄積素子の第２電極を通じて前記
   第１蓄積素子の第２電極に電荷を供給するための手段を
   備えたことを特徴とする増幅型固体撮像装置。
6. 【請求項６】 請求項１記載の増幅型固体撮像装置にお
   いて、 前記増幅素子は、前記光電変換部の電位状態に応じて電
   流駆動力の変化する増幅トランジスタであり、 前記増幅トランジスタを流れる電流に応じた電位信号を
   前記第１の信号および第２の信号として生成するための
   負荷素子を更に備えたことを特徴とする増幅型固体撮像
   装置。
7. 【請求項７】 Ｎ行Ｍ列に配列された複数の画素（Ｎお
   よびＭは１以上の整数で少なくともどちらかは２以上）
   を備え、 前記複数の画素の各々は、リセット動作に応じた第１の
   電位状態から光の強度に応じた第２の電位状態へ遷移す
   る光電変換部と、前記光電変換部の前記第１の電位状態
   と前記第２の電位状態とを検知し、それぞれ第１の信号
   と第２の信号とを出力するための増幅素子とを備え、 前記複数の画素のうち所定の行を選択するための行選択
   手段と、 前記複数の画素のうち所定の列を選択するための列選択
   手段と、 各々選択された画素列に対応する前記第１の信号および
   前記第２の信号を前記増幅素子から得て、第３の信号を
   出力するＭ個の単位補償回路とを更に備えた増幅型固体
   撮像装置であって、 前記単位補償回路の各々は、 第１電極と第２電極とを有するＭＯＳ型キャパシタで構
   成された第１蓄積素子と、 第１電極と第２電極とを有する他のＭＯＳ型キャパシタ
   で構成された第２蓄積素子と、 前記第２蓄積素子の第１電極に固定電位を与えるための
   手段と、 前記第１蓄積素子の第２電極と前記第２蓄積素子の第２
   電極との間を断接するためのスイッチング素子と、 前記第２の信号に応じた信号電位を前記第１蓄積素子の
   第１電極に与えるための手段と、 前記第１蓄積素子の第２電極と前記第２蓄積素子の第２
   電極とに同じ基準電位を与えるように、前記第１蓄積素
   子の第２電極および前記第２蓄積素子の第２電極に電荷
   を供給するための電荷供給手段と、 前記信号電位に代えて前記第１の信号に応じたリセット
   電位を前記第１蓄積素子の第１電極に与えるための手段
   と、 前記第１蓄積素子の第１電極に前記リセット電位が、前
   記第２蓄積素子の第１電極に前記固定電位がそれぞれ与
   えられている状態で、前記第１蓄積素子の第２電極と前
   記第２蓄積素子の第２電極との間で電荷の移動が生じて
   前記第１蓄積素子の第２電極の電位と前記第２蓄積素子
   の第２電極の電位とが等しくなるように、前記スイッチ
   ング素子を導通させるための手段と、 前記電荷の移動が生じた後に前記スイッチング素子が非
   導通にされた状態で、前記第２蓄積素子に蓄積された電
   荷の量に応じた前記第３の信号を出力するための手段と
   を備えたことを特徴とする増幅型固体撮像装置。
8. 【請求項８】 リセット動作に応じた第１の電位状態か
   ら光の強度に応じた第２の電位状態に遷移する光電変換
   部と、 前記光電変換部の前記第１の電位状態と前記第２の電位
   状態とを検知し、それぞれ第１の信号と第２の信号とを
   出力するための増幅素子と、 前記増幅素子からの前記第１の信号および前記第２の信
   号を得て、第３の信号を出力する補償回路とを備え、 前記補償回路は、第１電極と第２電極とを有するＭＯＳ
   型キャパシタで構成された第１蓄積素子と、第１電極と
   第２電極とを有する他のＭＯＳ型キャパシタで構成され
   た第２蓄積素子と、前記第１蓄積素子の第２電極と前記
   第２蓄積素子の第２電極との間を断接するためのスイッ
   チング素子とを備えた増幅型固体撮像装置の駆動方法で
   あって、 前記第２蓄積素子の第１電極に固定電位を与える工程
   と、 前記光電変換部における前記第２の電位状態を前記増幅
   素子が得る工程と、 前記第２の電位状態を得て前記増幅素子から出力される
   前記第２の信号に応じた信号電位を前記第１蓄積素子の
   第１電極に与える工程と、 前記第１蓄積素子の第２電極と前記第２蓄積素子の第２
   電極とに同じ基準電位を与えるように、前記第１蓄積素
   子の第２電極および前記第２蓄積素子の第２電極に電荷
   を供給する工程と、 前記光電変換部における前記第１の電位状態を前記増幅
   素子が得る工程と、 前記第１の電位状態を得て前記増幅素子から出力される
   前記第１の信号に応じたリセット電位を前記第１蓄積素
   子の第１電極に与える工程と、 前記第１蓄積素子の第１電極に前記リセット電位が、前
   記第２蓄積素子の第１電極に前記固定電位がそれぞれ与
   えられている状態で、前記第１蓄積素子の第２電極と前
   記第２蓄積素子の第２電極との間で電荷の移動が生じて
   前記第１蓄積素子の第２電極の電位と前記第２蓄積素子
   の第２電極の電位とが等しくなるように、前記スイッチ
   ング素子を導通させる工程と、 前記電荷の移動が生じた後に前記スイッチング素子が非
   導通にされた状態で、前記第２蓄積素子に蓄積された電
   荷の量に応じた前記第３の信号を出力する工程とを包含
   することを特徴とする増幅型固体撮像装置の駆動方法。
9. 【請求項９】 請求項８記載の増幅型固体撮像装置の駆
   動方法において、 前記第３の信号を出力した後に前記第２蓄積素子を空乏
   化状態にする工程を更に包含することを特徴とする増幅
   型固体撮像装置の駆動方法。
10. 【請求項１０】 Ｎ行Ｍ列に配列された複数の画素（Ｎ
    およびＭは１以上の整数で少なくともどちらかは２以
    上）を備え、 前記複数の画素の各々は、リセット動作に応じた第１の
    電位状態から光の強度に応じた第２の電位状態へ遷移す
    る光電変換部と、前記光電変換部の前記第１の電位状態
    と前記第２の電位状態とを検知し、それぞれ第１の信号
    と第２の信号とを出力するための増幅素子とを備え、 前記複数の画素のうち所定の行を選択するための行選択
    手段と、 前記複数の画素のうち所定の列を選択するための列選択
    手段と、 各々選択された画素列に対応する前記第１の信号および
    前記第２の信号を前記増幅素子から得て、第３の信号を
    出力するＭ個の単位補償回路とを更に備え、 前記単位補償回路の各々は、第１電極と第２電極とを有
    するＭＯＳ型キャパシタで構成された第１蓄積素子と、
    第１電極と第２電極とを有する他のＭＯＳ型キャパシタ
    で構成された第２蓄積素子と、前記第１蓄積素子の第２
    電極と前記第２蓄積素子の第２電極との間を断接するた
    めのスイッチング素子とを備えた増幅型固体撮像装置の
    駆動方法であって、 前記各第２蓄積素子の第１電極に固定電位を与える工程
    と、 前記行選択手段によって前記複数の画素の中から行を選
    択する工程と、 前記選択された行に属するＭ個の光電変換部における前
    記第２の電位状態を、前記選択された行に属するＭ個の
    増幅素子が各々得る工程と、 前記各第１蓄積素子の第１電極に、各々前記第２の電位
    状態を得て前記各増幅素子から出力される前記第２の信
    号に応じた信号電位を与える工程と、 前記各第１蓄積素子の第２電極と前記各第２蓄積素子の
    第２電極とに同じ基準電位を与えるように、前記各第１
    蓄積素子の第２電極および前記各第２蓄積素子の第２電
    極に電荷を供給する工程と、 前記選択された行に属する前記Ｍ個の光電変換部におけ
    る前記第１の電位状態を、前記選択された行に属する前
    記Ｍ個の増幅素子が各々得る工程と、 前記各第１蓄積素子の第１電極に、各々前記第１の電位
    状態を得て前記各増幅素子から出力される前記第１の信
    号に応じたリセット電位を与える工程と、 前記各第１蓄積素子の第１電極に前記リセット電位が、
    前記各第２蓄積素子の第１電極に前記固定電位がそれぞ
    れ与えられている状態で、前記各第１蓄積素子の第２電
    極と前記各第２蓄積素子の第２電極との間で電荷の移動
    が生じて前記各第１蓄積素子の第２電極の電位と前記各
    第２蓄積素子の第２電極の電位とが等しくなるように、
    前記各スイッチング素子を導通させる工程と、 前記電荷の移動が生じた後に前記各スイッチング素子が
    非導通にされた状態で、前記第２蓄積素子の各々に蓄積
    された電荷の量に応じた前記第３の信号を順次出力する
    工程とを包含することを特徴とする増幅型固体撮像装置
    の駆動方法。