JP2833854B2 - 固体撮像装置の駆動方法 - Google Patents
固体撮像装置の駆動方法Info
- Publication number
- JP2833854B2 JP2833854B2 JP2289196A JP28919690A JP2833854B2 JP 2833854 B2 JP2833854 B2 JP 2833854B2 JP 2289196 A JP2289196 A JP 2289196A JP 28919690 A JP28919690 A JP 28919690A JP 2833854 B2 JP2833854 B2 JP 2833854B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- photoelectric conversion
- imaging device
- sit
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、簡易な動作制御にて所望とする受光感度を
確保することのできる固体撮像装置の駆動方法に関す
る。
確保することのできる固体撮像装置の駆動方法に関す
る。
［従来の技術］ 近時、静電誘導トランジスタ（SIT）等の接合型光電
変換素子を画素とし、複数の画素をマトリックス状に配
列して撮像面を形成した撮像素子を用いた固体撮像装置
が種々開発されている。
変換素子を画素とし、複数の画素をマトリックス状に配
列して撮像面を形成した撮像素子を用いた固体撮像装置
が種々開発されている。
ところで、例えば特願平２−169758号において、本出
願人が提唱した固体撮像装置、即ち、静電誘導トランジ
スタ（SIT）と、このSITのゲート電極に接続したリセッ
ト用制御トランジスタとを単位画素とする固体撮像装置
では、上記リセット用制御トランジスタによるSITのリ
セット（画素のリセット）の仕方により２つの撮像モー
ドを実現することができる。このような２つの撮像モー
ドを選択的に使用することで、例えば被撮像物体（被写
体）の状態に応じた撮像を行うことが可能となる。
願人が提唱した固体撮像装置、即ち、静電誘導トランジ
スタ（SIT）と、このSITのゲート電極に接続したリセッ
ト用制御トランジスタとを単位画素とする固体撮像装置
では、上記リセット用制御トランジスタによるSITのリ
セット（画素のリセット）の仕方により２つの撮像モー
ドを実現することができる。このような２つの撮像モー
ドを選択的に使用することで、例えば被撮像物体（被写
体）の状態に応じた撮像を行うことが可能となる。
第１図は上述した特願平２−169758号にて提唱した固
体撮像装置の概略的な構成を示すもので、３×３のマト
リックス状に配置した３×３画素にて受光部11を形成し
た固体撮像装置を例示している。この第１図を参照して
この種の固体撮像装置の概要について説明する。
体撮像装置の概略的な構成を示すもので、３×３のマト
リックス状に配置した３×３画素にて受光部11を形成し
た固体撮像装置を例示している。この第１図を参照して
この種の固体撮像装置の概要について説明する。
マトリックス状に配置されて受光部11を形成する各画
素11−11,11−12,…11−33は、受光素子であるSIT、お
よびこのSITのゲート電極に接続されたリセット用制御
トランジスタとしてのＰ−MOSFETを具備してそれぞれ構
成される。
素11−11,11−12,…11−33は、受光素子であるSIT、お
よびこのSITのゲート電極に接続されたリセット用制御
トランジスタとしてのＰ−MOSFETを具備してそれぞれ構
成される。
縦方向に配列をなす各画素列のSITの各ソース電極
は、垂直信号線12−1,12−2,12−３にそれぞれ共通に接
続され、横方向に配列をなす各画素行のSITの各ゲート
電極は、キャパシタを介してSITゲートライン13−1,13
−2,13−３にそれぞれ共通に接続されている。尚、各SI
Tのドレイン電極は図示しない電源に共通接続される。
は、垂直信号線12−1,12−2,12−３にそれぞれ共通に接
続され、横方向に配列をなす各画素行のSITの各ゲート
電極は、キャパシタを介してSITゲートライン13−1,13
−2,13−３にそれぞれ共通に接続されている。尚、各SI
Tのドレイン電極は図示しない電源に共通接続される。
しかして横方向に配列されている各画素に具備されて
いるＰ−MOSFETのゲート電極は、Ｐ−MOSFETゲートライ
ン14−1,14−2,14−３にそれぞれ共通に接続され、また
上記各Ｐ−MOSFETのドレイン電極には全画素共通にＰ−
MOSFETドレイン電圧VPDが印加されている。
いるＰ−MOSFETのゲート電極は、Ｐ−MOSFETゲートライ
ン14−1,14−2,14−３にそれぞれ共通に接続され、また
上記各Ｐ−MOSFETのドレイン電極には全画素共通にＰ−
MOSFETドレイン電圧VPDが印加されている。
前記垂直信号線12−1,12−2,12−３は、転送パルスφ
Ｔを受けて駆動される転送用トランジスタQT1,QT2,QT3
を介して、蓄積用キャパシタC1,C2,C3、およびドライブ
用トランジスタQD1,QD2,QD3のゲート電極にそれぞれ接
続されている。ドレイン電極を電源VDDに共通接続した
上記各ドライブ用トランジスタQD1,QD2,QD3のソース電
極は、水平走査回路16から水平走査パルスφH1,φH2,φ
H3が印加されて選択的に駆動される水平選択スイッチ用
トランジスタQS1,QS2,QS3を介して出力ライン17に接続
されている。
Ｔを受けて駆動される転送用トランジスタQT1,QT2,QT3
を介して、蓄積用キャパシタC1,C2,C3、およびドライブ
用トランジスタQD1,QD2,QD3のゲート電極にそれぞれ接
続されている。ドレイン電極を電源VDDに共通接続した
上記各ドライブ用トランジスタQD1,QD2,QD3のソース電
極は、水平走査回路16から水平走査パルスφH1,φH2,φ
H3が印加されて選択的に駆動される水平選択スイッチ用
トランジスタQS1,QS2,QS3を介して出力ライン17に接続
されている。
また前記ドライブ用トランジスタQD1,QD2,QD3と水平
選択スイッチ用トランジスタQS1,QS2,QS3と接続点に
は、リセットパルスφR1が印加されて駆動されるリセッ
ト用トランジスタQR1,QR2,QR3がそれぞれ接続されてい
る。
選択スイッチ用トランジスタQS1,QS2,QS3と接続点に
は、リセットパルスφR1が印加されて駆動されるリセッ
ト用トランジスタQR1,QR2,QR3がそれぞれ接続されてい
る。
尚、前記出力ライン17には、負荷抵抗RLと出力ライン
リセット用トランジスタQRVとが並列に接続され、該リ
セット用トランジスタQRVのゲート電極に印加される出
力ラインリセットパルスφRVにより出力ライン17のリセ
ットが行われるようになっている。そして前記蓄積用キ
ャパシタC1,C2,C3に表われる各画素からの信号電圧は、
ドライブ用トランジスタQD1,QD2,QD3、およびスイッチ
用トランジスタQS1,QS2,QS3,並びに負荷抵抗RLとで構成
されるソースフォロア回路を介して読み出されるように
なっている。
リセット用トランジスタQRVとが並列に接続され、該リ
セット用トランジスタQRVのゲート電極に印加される出
力ラインリセットパルスφRVにより出力ライン17のリセ
ットが行われるようになっている。そして前記蓄積用キ
ャパシタC1,C2,C3に表われる各画素からの信号電圧は、
ドライブ用トランジスタQD1,QD2,QD3、およびスイッチ
用トランジスタQS1,QS2,QS3,並びに負荷抵抗RLとで構成
されるソースフォロア回路を介して読み出されるように
なっている。
一方、前記SITゲートライン13−1,13−2,13−３には
垂直走査回路（Ｉ）18からSITゲート制御パルスφVG1,
φVG2,φVG3が印加される。またＰ−MOSFETゲートライ
ン14−1,14−2,14−３には垂直走査回路（II）19からＰ
−MOSFETがゲート制御パルスφVP1,φVP2,φVP3が印加
されるようになっている。
垂直走査回路（Ｉ）18からSITゲート制御パルスφVG1,
φVG2,φVG3が印加される。またＰ−MOSFETゲートライ
ン14−1,14−2,14−３には垂直走査回路（II）19からＰ
−MOSFETがゲート制御パルスφVP1,φVP2,φVP3が印加
されるようになっている。
更に前記垂直信号線12−1,12−2,12−３は、垂直信号
線リセットパルスφＲが印加されるSITソースラインリ
セット用トランジスタQSRS1,QSRS2,QSRS3を介して接地
され、且つ垂直信号線プリチャージパルスφPRが印加さ
れて駆動される垂直信号線プリチャージ用トランジスタ
QPR1,QPR2,QPR3を介してプリチャージ電圧源VPRに接続
されている。
線リセットパルスφＲが印加されるSITソースラインリ
セット用トランジスタQSRS1,QSRS2,QSRS3を介して接地
され、且つ垂直信号線プリチャージパルスφPRが印加さ
れて駆動される垂直信号線プリチャージ用トランジスタ
QPR1,QPR2,QPR3を介してプリチャージ電圧源VPRに接続
されている。
このように構成されて固体撮像装置においては、前記
各SITのリセットに係るパルスタイミングを変更するこ
とにより、以下に説明するように残像の生じない撮像
モードと、高感度撮像モードとの２つの撮像モードが
実現される。
各SITのリセットに係るパルスタイミングを変更するこ
とにより、以下に説明するように残像の生じない撮像
モードと、高感度撮像モードとの２つの撮像モードが
実現される。
上記の残像の生じない撮像モードとは、SITによる
光積分動作を行わせる際、各画素のSITゲート電極の初
期電位を、その画素内に設けられたＰ−MOSFETを導通さ
せることにより固定的に設定することで、残像を生じる
ことなく撮像するモードである。
光積分動作を行わせる際、各画素のSITゲート電極の初
期電位を、その画素内に設けられたＰ−MOSFETを導通さ
せることにより固定的に設定することで、残像を生じる
ことなく撮像するモードである。
第２図（ａ）はこのような残像の生じない撮像モード
を実現する際のパルスタイミングを示している。この第
２図（ａ）においてφVG1,φVG2,φVG3は、垂直走査回
路（Ｉ）18から各SITゲートライン13−1,13−2,13−３
に印加されるSITゲート制御パルスであり、前記キャパ
シタを介する信号読み出し時における各画素SITのゲー
ト電位を制御するものである。またφVP1,φVP2,φVP3
は、例えばVP1,VP2,VP3の３種の電圧の３値信号からな
り、垂直走査回路（II）19から各Ｐ−MOSEFTゲートライ
ン14−1,14−2,14−３を介して各画素のＰ−MOSFETのゲ
ートに印加されるＰ−MOSFETゲート制御パルスであり、
各SITのリセット動作、およびその過剰電荷のＰ−MOSFE
Tへのドレイン排出によるオーバーフロー動作を制御す
るものである。
を実現する際のパルスタイミングを示している。この第
２図（ａ）においてφVG1,φVG2,φVG3は、垂直走査回
路（Ｉ）18から各SITゲートライン13−1,13−2,13−３
に印加されるSITゲート制御パルスであり、前記キャパ
シタを介する信号読み出し時における各画素SITのゲー
ト電位を制御するものである。またφVP1,φVP2,φVP3
は、例えばVP1,VP2,VP3の３種の電圧の３値信号からな
り、垂直走査回路（II）19から各Ｐ−MOSEFTゲートライ
ン14−1,14−2,14−３を介して各画素のＰ−MOSFETのゲ
ートに印加されるＰ−MOSFETゲート制御パルスであり、
各SITのリセット動作、およびその過剰電荷のＰ−MOSFE
Tへのドレイン排出によるオーバーフロー動作を制御す
るものである。
ここで受光部11の１行目の画素に印加されるSITゲー
ト制御パルスφVG1、およびＰ−MOSFETのゲート制御パ
ルスVP1に注目し、受光部11の１行目の画素の画素信号
の読み出しについて説明する。
ト制御パルスφVG1、およびＰ−MOSFETのゲート制御パ
ルスVP1に注目し、受光部11の１行目の画素の画素信号
の読み出しについて説明する。
期間t1〜t2においては、転送パルスφT,リセットパル
スφR1,垂直信号線リセットパルスφＲがそれぞれ“H"
になり、これによって転送用トランジスタQT1,QT2,
QT3、リセット用トランジスタQR1,QR2,QR3、垂直信号線
リセット用トランジスタQSRS1,QSRS2,QSRS3がそれぞれ
オンとなって前記蓄積用キャパシタC1,C2,C3がリセット
される。尚、上記各パルスの“H"は、各トランジスタと
して用いるMOSFETを導通させる為の電圧レベルであり、
“L"は該MOSFETをオフさせる為の電圧レベルである。
スφR1,垂直信号線リセットパルスφＲがそれぞれ“H"
になり、これによって転送用トランジスタQT1,QT2,
QT3、リセット用トランジスタQR1,QR2,QR3、垂直信号線
リセット用トランジスタQSRS1,QSRS2,QSRS3がそれぞれ
オンとなって前記蓄積用キャパシタC1,C2,C3がリセット
される。尚、上記各パルスの“H"は、各トランジスタと
して用いるMOSFETを導通させる為の電圧レベルであり、
“L"は該MOSFETをオフさせる為の電圧レベルである。
続く期間t1〜t2′においては、Ｐ−MOSFETゲート制御
パルスφVP1が電圧VP1となり、画素内のＰ−MOSFETがオ
ンとなる。この時、１行目の画素列の各SITのゲート電
位は、Ｐ−MOSFETのドレイン電圧VPDによりクランプさ
れ、これによってそのゲート電位がリセットされる。そ
の後、時刻t2′において前記Ｐ−MOSFETゲート制御パル
スφVP1が電圧VP2となると、１行目の各画素が光蓄積を
開始する。
パルスφVP1が電圧VP1となり、画素内のＰ−MOSFETがオ
ンとなる。この時、１行目の画素列の各SITのゲート電
位は、Ｐ−MOSFETのドレイン電圧VPDによりクランプさ
れ、これによってそのゲート電位がリセットされる。そ
の後、時刻t2′において前記Ｐ−MOSFETゲート制御パル
スφVP1が電圧VP2となると、１行目の各画素が光蓄積を
開始する。
尚、上記電圧VR2はＰ−MOSFETのゲート電極下の表面
電位φS(VP2)を越える過剰電荷をＰ−MOSFETのドレイン
に排出させる為に必要なオーバーフロー動作時のレベル
である。
電位φS(VP2)を越える過剰電荷をＰ−MOSFETのドレイン
に排出させる為に必要なオーバーフロー動作時のレベル
である。
次いで期間t3〜t4になると、垂直信号線リセットパル
スφＲが"L"となり、プリチャージパルスφPRにより垂
直信号線12−1,12−2,12−３をプリチャージした後、１
行目の画素列におけるSITの各ゲートに読み出しレベル
のSITゲート制御パルスφVG1が印加される。またこの期
間においては、Ｐ−MOSFETゲート制御パルスφVP1が電
圧VP3となる。この電圧VP3はＰ−MOSFETをオフさせる為
のレベルである。
スφＲが"L"となり、プリチャージパルスφPRにより垂
直信号線12−1,12−2,12−３をプリチャージした後、１
行目の画素列におけるSITの各ゲートに読み出しレベル
のSITゲート制御パルスφVG1が印加される。またこの期
間においては、Ｐ−MOSFETゲート制御パルスφVP1が電
圧VP3となる。この電圧VP3はＰ−MOSFETをオフさせる為
のレベルである。
この期間にＰ−MOSFETをオフさせるのは、読み出し時
にそれまでSITゲートに蓄積されてきた光電荷が、Ｐ−M
OSFETのドレインへ流れ出るのを防止する為である。更
にこの期間中、転送パルスφＴが“H"となり、垂直信号
線リセットパルスφＲが“L"となって前記転送用トラン
ジスタQT1,QT2,QT3がオンとなるので、画素11−11,11−
12,11−13の各画素信号が、前記転送用トランジスタ
QT1,QT2,QT3を介して蓄積用キャパシタC1,C2,C3にそれ
ぞれ転送され蓄積される。そして時刻t4においては、前
記転送用トランジスタQT1,QT2,QT3がオフとなった後
も、各画素信号はキャパシタC1,C2,C3にそれぞれ保持さ
れる。
にそれまでSITゲートに蓄積されてきた光電荷が、Ｐ−M
OSFETのドレインへ流れ出るのを防止する為である。更
にこの期間中、転送パルスφＴが“H"となり、垂直信号
線リセットパルスφＲが“L"となって前記転送用トラン
ジスタQT1,QT2,QT3がオンとなるので、画素11−11,11−
12,11−13の各画素信号が、前記転送用トランジスタ
QT1,QT2,QT3を介して蓄積用キャパシタC1,C2,C3にそれ
ぞれ転送され蓄積される。そして時刻t4においては、前
記転送用トランジスタQT1,QT2,QT3がオフとなった後
も、各画素信号はキャパシタC1,C2,C3にそれぞれ保持さ
れる。
その後、水平走査回路16からの水平走査パルスφH1,
φH2,φH3によって、スイッチ用トランジスタQS1,QS2,Q
S3が順次オンとなり、前記各蓄積用キャパシタC1,C2,C3
にそれぞれ保持されている各画素信号が、ドライブ用ト
ランジスタQD1,QD2,QD3を介して出力ライン17に順次読
み出され、出力Voutとして取り出される。
φH2,φH3によって、スイッチ用トランジスタQS1,QS2,Q
S3が順次オンとなり、前記各蓄積用キャパシタC1,C2,C3
にそれぞれ保持されている各画素信号が、ドライブ用ト
ランジスタQD1,QD2,QD3を介して出力ライン17に順次読
み出され、出力Voutとして取り出される。
以上のようなリセット、光蓄積、信号読み出しという
各動作が繰り返し行われる。そしてこのような撮像モー
ドにおいては、Ｐ−MOSFETを用いて画素をなすSITを常
に一定のレベルにリセットするので、残像が生じること
がなくなる。
各動作が繰り返し行われる。そしてこのような撮像モー
ドにおいては、Ｐ−MOSFETを用いて画素をなすSITを常
に一定のレベルにリセットするので、残像が生じること
がなくなる。
これに対して前述した高感度モードとは、前記Ｐ−
MOSFETを導通させることなく、前記SITのゲート・ソー
ス間を順方向にバイアスすることで、そのゲートに蓄積
された電荷をソースに流出させることによりSITのリセ
ットを実現する撮像モードである。
MOSFETを導通させることなく、前記SITのゲート・ソー
ス間を順方向にバイアスすることで、そのゲートに蓄積
された電荷をソースに流出させることによりSITのリセ
ットを実現する撮像モードである。
第２図（ｂ）は高感度撮像モードにおけるパルスタイ
ミングを示している。この第２図（ｂ）に示した高感度
撮像モードにおけるパルスタイミングが、前述した第２
図（ａ）に示した撮像モードのパルスタイミングと異な
る部分は、SITゲート制御パルスφVG1,φVG2,φVG3、お
よびＰ−MOSFETゲート制御パルスφVP1,φVP2,φVP3で
あり、上記Ｐ−MOSFETゲート制御パルスφVP1,φVP2,φ
VP3を常にＰ−MOSFETをオフさせる電圧VP3に設定してお
く点にある。但し、その他のパルスのパルスタイミング
は同じである。
ミングを示している。この第２図（ｂ）に示した高感度
撮像モードにおけるパルスタイミングが、前述した第２
図（ａ）に示した撮像モードのパルスタイミングと異な
る部分は、SITゲート制御パルスφVG1,φVG2,φVG3、お
よびＰ−MOSFETゲート制御パルスφVP1,φVP2,φVP3で
あり、上記Ｐ−MOSFETゲート制御パルスφVP1,φVP2,φ
VP3を常にＰ−MOSFETをオフさせる電圧VP3に設定してお
く点にある。但し、その他のパルスのパルスタイミング
は同じである。
この高感度撮像モードにおいても、１行目の画素に注
目し、この１行目の画素信号の読み出しに関して説明す
ると、先ず期間t1〜t2において、１行目のSITの各ゲー
トにリセットレベルのSITゲート制御パルスφVG1が印加
される。この時、第２図（ａ）に示した撮像モードの場
合と同様に、各SITのソースラインは垂直信号線12−1,1
2−2,12−３を介して接地されているので、蓄積用キャ
パシタC1,C2,C3のリセットと同時に各画素のSITのゲー
ト・ソース間が順方向にバイアスされ、各SITもそれぞ
れリセットされる。そして時刻t2においてSITゲート制
御パルスφVG1、転送パルスφＴ、リセットパルスφR1
がそれぞれ“L"になると、１行目の画素11−1,11−12,1
1−13が光蓄積を開始する。
目し、この１行目の画素信号の読み出しに関して説明す
ると、先ず期間t1〜t2において、１行目のSITの各ゲー
トにリセットレベルのSITゲート制御パルスφVG1が印加
される。この時、第２図（ａ）に示した撮像モードの場
合と同様に、各SITのソースラインは垂直信号線12−1,1
2−2,12−３を介して接地されているので、蓄積用キャ
パシタC1,C2,C3のリセットと同時に各画素のSITのゲー
ト・ソース間が順方向にバイアスされ、各SITもそれぞ
れリセットされる。そして時刻t2においてSITゲート制
御パルスφVG1、転送パルスφＴ、リセットパルスφR1
がそれぞれ“L"になると、１行目の画素11−1,11−12,1
1−13が光蓄積を開始する。
しかる後、前述した残像の生じない撮像モードと同様
に、期間t3〜t4においては画素信号の読み出しと転送が
行われ、その後、水平走査パルスφH1,φH2,φH3により
出力Voutが取り出される。
に、期間t3〜t4においては画素信号の読み出しと転送が
行われ、その後、水平走査パルスφH1,φH2,φH3により
出力Voutが取り出される。
この際、垂直信号線12−1,12−2,12−３をプリチャー
ジをしない方が、SITのゲート・ソース間の順方向バイ
アスが大きくできるので、この高感度モードのときには
プリチャージパルスφPRの電位VPRを［０］とすること
が望ましい。
ジをしない方が、SITのゲート・ソース間の順方向バイ
アスが大きくできるので、この高感度モードのときには
プリチャージパルスφPRの電位VPRを［０］とすること
が望ましい。
尚、この第２図（ｂ）に示した撮像モードのパルスタ
イミングの例では、Ｐ−MOSFETに対するゲート制御パル
スφVP1,φVP2,φVP3を、常にＰ−MOSFETをオフさせる
電圧VP3としているが、これは高感度撮像モードを低照
度域で使用すると仮定した為である。従ってこのような
仮定がない場合には、オーバーフロー動作を行わせるよ
うに前記ゲート制御パルスφVP1,φVP2,φVP3の電圧をV
R2に設定することもできる。
イミングの例では、Ｐ−MOSFETに対するゲート制御パル
スφVP1,φVP2,φVP3を、常にＰ−MOSFETをオフさせる
電圧VP3としているが、これは高感度撮像モードを低照
度域で使用すると仮定した為である。従ってこのような
仮定がない場合には、オーバーフロー動作を行わせるよ
うに前記ゲート制御パルスφVP1,φVP2,φVP3の電圧をV
R2に設定することもできる。
このように残像の生じない撮像モードと高感度撮像モ
ードとの第２図（ａ）（ｂ）に示すパルスタイミングに
基づいて各撮像モードにおける動作を説明したように、
これらの各撮像モードの切り換えは、SITゲート制御パ
ルス、およびＰ−MOSFETゲート制御パルスのみを変える
ことで行うことができる。また残像の生じない撮像モー
ドの場合、SITゲート制御パルスを高感度撮像モードの
場合と同様にし、画素SITのゲート・ソース間を順方向
バイアスした後に、Ｐ−MOSFETでリセットを行うように
すれば、上記撮像モードの切り換えは、Ｐ−MOSFETゲー
ト制御パルスのみ変えることによって行うことができ
る。更には前記Ｐ−MOSFETのゲート制御パルスφVP1,φ
VP2,φVP3の電圧によって、飽和レベル、オーバーフロ
ー動作レベル、リセットレベルをＰ−MOSFETのゲート電
極下の表面電位によりコントロールすることが可能とな
る。
ードとの第２図（ａ）（ｂ）に示すパルスタイミングに
基づいて各撮像モードにおける動作を説明したように、
これらの各撮像モードの切り換えは、SITゲート制御パ
ルス、およびＰ−MOSFETゲート制御パルスのみを変える
ことで行うことができる。また残像の生じない撮像モー
ドの場合、SITゲート制御パルスを高感度撮像モードの
場合と同様にし、画素SITのゲート・ソース間を順方向
バイアスした後に、Ｐ−MOSFETでリセットを行うように
すれば、上記撮像モードの切り換えは、Ｐ−MOSFETゲー
ト制御パルスのみ変えることによって行うことができ
る。更には前記Ｐ−MOSFETのゲート制御パルスφVP1,φ
VP2,φVP3の電圧によって、飽和レベル、オーバーフロ
ー動作レベル、リセットレベルをＰ−MOSFETのゲート電
極下の表面電位によりコントロールすることが可能とな
る。
第３図は、第１図に示した固体撮像装置を、第２図
（ａ）（ｂ）に示したパルスタイミングで駆動した場合
における、光電変換特性をそれぞれ示している。但し、
この第３図において横軸は光量（log目盛）を、縦軸は
出力電圧（log目盛）を表しており、特性曲線Ａは第２
図（ａ）による残像なし撮像モード、特性曲線Ｂは第２
図（ｂ）による高感度撮像モードにおける光電変換特性
を示している。
（ａ）（ｂ）に示したパルスタイミングで駆動した場合
における、光電変換特性をそれぞれ示している。但し、
この第３図において横軸は光量（log目盛）を、縦軸は
出力電圧（log目盛）を表しており、特性曲線Ａは第２
図（ａ）による残像なし撮像モード、特性曲線Ｂは第２
図（ｂ）による高感度撮像モードにおける光電変換特性
を示している。
この第３図に示されるように、高感度撮像モードにお
いては、Ｐ−MOSFETを用いてSITをリセットする残像な
しの撮像モードに比べ高感度が得られる。
いては、Ｐ−MOSFETを用いてSITをリセットする残像な
しの撮像モードに比べ高感度が得られる。
ところで上述した高感度撮像モードの場合、ゲート電
極のリセット電位は、そのリセット前のゲート電位、即
ち、露光量に依存することになる。この露光量に依存す
るゲート電位は、ゲート・ソース間を順バイアスによ
り、ゲート電極に蓄積された電荷（正孔）を放出する際
のゲート電位により、ゲート・ソース間に形成されるダ
イオードの動作点が変化する為に生じるものである。こ
れ故、被写体輝度の変化が速い場合には、ゲート・リセ
ットレベルが上記被写体輝度変化に追従できないと、残
像となって現れるという問題点がある。
極のリセット電位は、そのリセット前のゲート電位、即
ち、露光量に依存することになる。この露光量に依存す
るゲート電位は、ゲート・ソース間を順バイアスによ
り、ゲート電極に蓄積された電荷（正孔）を放出する際
のゲート電位により、ゲート・ソース間に形成されるダ
イオードの動作点が変化する為に生じるものである。こ
れ故、被写体輝度の変化が速い場合には、ゲート・リセ
ットレベルが上記被写体輝度変化に追従できないと、残
像となって現れるという問題点がある。
しかしその反面、ゲート・リセットレベルの光量に対
する変化は、そのまま出力変化として現れる為、見掛け
上、その感度の向上を図り得る。この点について第４図
を用いて更に詳細に説明する。
する変化は、そのまま出力変化として現れる為、見掛け
上、その感度の向上を図り得る。この点について第４図
を用いて更に詳細に説明する。
この第４図はリセット動作前にSITのゲート電極に蓄
積された正孔数NACと、リセット終了直前におけるゲー
ト電位ΔVGRSの関係を示している。同図において特性曲
線a,b,cは、それぞれ垂直信号線プリチャージ電圧VPRを
1.0V,0.5V,0.25Vに設定したときの特性を示している。
このような特性に示されるように、SITのゲート電極に
蓄積された正孔数NACが少ないとき、即ち、露光量が少
ないときには、ゲート電極のリセットレベルは減少す
る。ちなみに固体撮像装置の光強度に対する出力変化は
暗時レベルを基準としているので、前記ゲート・リセッ
トレベルの電位減少は、そのまま固体撮像装置の出力変
化となり、このことは実効的感度が向上することを意味
する。
積された正孔数NACと、リセット終了直前におけるゲー
ト電位ΔVGRSの関係を示している。同図において特性曲
線a,b,cは、それぞれ垂直信号線プリチャージ電圧VPRを
1.0V,0.5V,0.25Vに設定したときの特性を示している。
このような特性に示されるように、SITのゲート電極に
蓄積された正孔数NACが少ないとき、即ち、露光量が少
ないときには、ゲート電極のリセットレベルは減少す
る。ちなみに固体撮像装置の光強度に対する出力変化は
暗時レベルを基準としているので、前記ゲート・リセッ
トレベルの電位減少は、そのまま固体撮像装置の出力変
化となり、このことは実効的感度が向上することを意味
する。
［発明が解決しようとする問題点］ ところで上述した高感度撮像モードは、残像を伴うも
のの、残像を生じない撮像モードに比べてその見掛け上
の感度が向上する。従って、動きのない低照度被写体を
撮像する場合等には極めて有効である。
のの、残像を生じない撮像モードに比べてその見掛け上
の感度が向上する。従って、動きのない低照度被写体を
撮像する場合等には極めて有効である。
然し乍ら、極低照度撮像時に高感度撮像モードのみを
用いて長時間の光電荷積分を行い、その感度を向上させ
ようとする場合には次のような問題が生じる。
用いて長時間の光電荷積分を行い、その感度を向上させ
ようとする場合には次のような問題が生じる。
即ち、高感度モードで長時間積分を行う場合のパルス
タイミングを第５図に示すように、その長時間積分はSI
Tのリセットから読み出しまでの時間timeを延長するこ
とによって行われる。
タイミングを第５図に示すように、その長時間積分はSI
Tのリセットから読み出しまでの時間timeを延長するこ
とによって行われる。
この場合、光電変換された信号電荷とは別に、熱的に
生成される電荷（暗電荷）に起因してゲートリセット前
の蓄積電荷数（正孔数）NACが増す。すると第４図に示
したようにゲートリセット電位が一定となる方向への作
用が生じ、残像の生じない撮像モードを使用した場合の
特性に近付いて、所望とする高感度が得られなくなる。
即ち、第６図に残像の生じない撮像モードの光電変換特
性と対比してその様子を示すように、残像の生じない撮
像モードにおいては、例えばその積分時間を10倍に延ば
せば、暗電荷の蓄積に起因するノイズレベルの上昇を伴
うが、基本的に10倍の出力値が得られる。
生成される電荷（暗電荷）に起因してゲートリセット前
の蓄積電荷数（正孔数）NACが増す。すると第４図に示
したようにゲートリセット電位が一定となる方向への作
用が生じ、残像の生じない撮像モードを使用した場合の
特性に近付いて、所望とする高感度が得られなくなる。
即ち、第６図に残像の生じない撮像モードの光電変換特
性と対比してその様子を示すように、残像の生じない撮
像モードにおいては、例えばその積分時間を10倍に延ば
せば、暗電荷の蓄積に起因するノイズレベルの上昇を伴
うが、基本的に10倍の出力値が得られる。
これに対して高感度モードにおいて、仮にSITのゲー
トリセットレベルが［Tint＝T0］の場合と、［Tint＝10
＊T0］の場合とで同じであるとすれば、［Tint＝10＊
T0］の場合には特性ｂ′に示されるようにその光電荷量
が10倍となり、10倍の出力が得られる。
トリセットレベルが［Tint＝T0］の場合と、［Tint＝10
＊T0］の場合とで同じであるとすれば、［Tint＝10＊
T0］の場合には特性ｂ′に示されるようにその光電荷量
が10倍となり、10倍の出力が得られる。
然し乍ら、実際には、SITゲートリセットレベルは［T
int＝T0］の場合と［Tint＝10＊T0］の場合とで、暗電
荷および光電荷の蓄積の為に異なる。従って上述した理
由によりその特性はｂ″に示すようになり、積分時間の
延長に応じた感度が得られなくなる。
int＝T0］の場合と［Tint＝10＊T0］の場合とで、暗電
荷および光電荷の蓄積の為に異なる。従って上述した理
由によりその特性はｂ″に示すようになり、積分時間の
延長に応じた感度が得られなくなる。
本発明はこのような事情を考慮してなされたもので、
その目的とするところは、低照度の静止被写体を長時間
積分して撮像する場合における上述した問題点を解決
し、高感度撮像モードにおいて積分時間の延長に応じた
感度を得ることのできる固体撮像装置の駆動方法を提供
することにある。
その目的とするところは、低照度の静止被写体を長時間
積分して撮像する場合における上述した問題点を解決
し、高感度撮像モードにおいて積分時間の延長に応じた
感度を得ることのできる固体撮像装置の駆動方法を提供
することにある。
［課題を解決するための手段とその作用］ 本発明に係る固体撮像装置の駆動方法は、長時間積分
によって蓄積された電荷を画素の蓄積領域から排出する
為の新たな動作を加えることで、前述したSITのリセッ
ト動作前にそのSITゲートに蓄積された蓄積電荷数（正
孔数）NACを減少させ、この蓄積電荷数NACに対するリセ
ット終了直前におけるゲート電位ΔVGRSの変化が大きい
領域（高感度な領域）にSITのゲートの状態をセットし
た後、長時間積分を開始させるようにしたことを特徴と
するものである。
によって蓄積された電荷を画素の蓄積領域から排出する
為の新たな動作を加えることで、前述したSITのリセッ
ト動作前にそのSITゲートに蓄積された蓄積電荷数（正
孔数）NACを減少させ、この蓄積電荷数NACに対するリセ
ット終了直前におけるゲート電位ΔVGRSの変化が大きい
領域（高感度な領域）にSITのゲートの状態をセットし
た後、長時間積分を開始させるようにしたことを特徴と
するものである。
［実施例］ 以下、図面を参照して本発明に係る固体撮像装置の駆
動方法の実施例について説明する。
動方法の実施例について説明する。
第７図は第１実施例方法を示す固体撮像装置の駆動パ
ルスタイミングを示す図である。この手法は、長時間積
分の開始に先立って、高感度モードにおけるリセット動
作を複数回繰り返す方法である。
ルスタイミングを示す図である。この手法は、長時間積
分の開始に先立って、高感度モードにおけるリセット動
作を複数回繰り返す方法である。
即ち、１回の長時間積分の開始に先立って、第７図に
示すように複数回のリセットサイクル、つまり高感度撮
像モードの場合におけるリセット動作、つまりＰ−MOSF
ETゲート制御パルスφVP1,φVP2,φVP3を常にＰ−MOSFE
Tをオフさせる電圧VP3に設定した状態で、SITの各ゲー
トにリセットレベルのSITゲート制御パルスφVG1を印加
し、SITのゲート・ソース間を順方向にバイアスして、
各SITをリセットする動作を複数回繰り返すことで、そ
の最終のリセット動作前におけるSITゲートの蓄積電荷
数（正孔数）NACを十分小さくする、但し、このように
して十分小さくする蓄積電荷数（正孔数）NACは、全て
のSITに対して一定にする必要はなく、照度に応じた値
になっていてよい。
示すように複数回のリセットサイクル、つまり高感度撮
像モードの場合におけるリセット動作、つまりＰ−MOSF
ETゲート制御パルスφVP1,φVP2,φVP3を常にＰ−MOSFE
Tをオフさせる電圧VP3に設定した状態で、SITの各ゲー
トにリセットレベルのSITゲート制御パルスφVG1を印加
し、SITのゲート・ソース間を順方向にバイアスして、
各SITをリセットする動作を複数回繰り返すことで、そ
の最終のリセット動作前におけるSITゲートの蓄積電荷
数（正孔数）NACを十分小さくする、但し、このように
して十分小さくする蓄積電荷数（正孔数）NACは、全て
のSITに対して一定にする必要はなく、照度に応じた値
になっていてよい。
このような複数回のリセット動作を、長時間積分の開
始に先立って実行することにより、SITゲートの蓄積電
荷数（正孔数）NACを十分小さくし、光積分時間の延長
に応じた感度を得ることが可能となる。しかも長時間積
分の開始に先立ってリセット動作を複数回に亘って繰り
返すと云う駆動方法の変更だけで、従来の問題を効果的
に解消することができる。
始に先立って実行することにより、SITゲートの蓄積電
荷数（正孔数）NACを十分小さくし、光積分時間の延長
に応じた感度を得ることが可能となる。しかも長時間積
分の開始に先立ってリセット動作を複数回に亘って繰り
返すと云う駆動方法の変更だけで、従来の問題を効果的
に解消することができる。
また本発明は、例えば第８図にその駆動パルスタイミ
ングを示すように、長時間積分の開始に先立って長時間
のリセット期間を設けるようにしても良い。
ングを示すように、長時間積分の開始に先立って長時間
のリセット期間を設けるようにしても良い。
つまりSITゲート制御パルスφVGiとリセットパルスφ
Ｒとを長期間に亘ってオンとする。これらのパルスのオ
ン時間は、例えば先の実施例で繰り返しなされるリセッ
ト時間のトータル時間になるようにすれば、先の実施例
と同様に、長時間積分の開始前におけるSITゲートの蓄
積電荷数（正孔数）NACを十分小さくすることが可能と
なり、先の実施例と同様な効果が奏せられる。
Ｒとを長期間に亘ってオンとする。これらのパルスのオ
ン時間は、例えば先の実施例で繰り返しなされるリセッ
ト時間のトータル時間になるようにすれば、先の実施例
と同様に、長時間積分の開始前におけるSITゲートの蓄
積電荷数（正孔数）NACを十分小さくすることが可能と
なり、先の実施例と同様な効果が奏せられる。
更に本発明は次のようにして実施することもできる。
即ち、第９図にその駆動パルスタイミングをの例を示す
ように、複数回のリセット動作の間に、SITからの信号
読み出し動作を加えるようにしても良い。
即ち、第９図にその駆動パルスタイミングをの例を示す
ように、複数回のリセット動作の間に、SITからの信号
読み出し動作を加えるようにしても良い。
このような読み出し動作を加えれば、複数回のリセッ
ト時におけるSITの状態をそれぞれモニタすることが可
能となるので、そのリセットが十分であるか否かの判断
を的確に行うことが可能となる。
ト時におけるSITの状態をそれぞれモニタすることが可
能となるので、そのリセットが十分であるか否かの判断
を的確に行うことが可能となる。
また第10図に駆動パルスタイミングの例を示すよう
に、残像の生じない撮像モードでのリセット動作を行わ
せる。つまり転送パルスφT,リセットパルスφR1,垂直
信号線リセットパルスφＲをそれぞれ“H"とし、これに
よって転送用トランジスタQT1,QT2,QT3、リセット用ト
ランジスタQR1,QR2,QR3、垂直信号線リセット用トラン
ジスタQSRS1,QSRS2,QSRS3をそれぞれ導通させて前記蓄
積用キャパシタC1,C2,C3をリセットし、続いてＰ−MOSF
ETゲート制御パルスφVP1を電圧VP1として、画素内のＰ
−MOSFETをオンとする。そして各SITのゲート電位を、
Ｐ−MOSFETのドレイン電圧VPDによりクランプし、これ
によってそのゲート電位をリセットする。このようなリ
セット動作を１回行ってから、先に説明したようなリセ
ット動作を適宜行うようにしても良い。
に、残像の生じない撮像モードでのリセット動作を行わ
せる。つまり転送パルスφT,リセットパルスφR1,垂直
信号線リセットパルスφＲをそれぞれ“H"とし、これに
よって転送用トランジスタQT1,QT2,QT3、リセット用ト
ランジスタQR1,QR2,QR3、垂直信号線リセット用トラン
ジスタQSRS1,QSRS2,QSRS3をそれぞれ導通させて前記蓄
積用キャパシタC1,C2,C3をリセットし、続いてＰ−MOSF
ETゲート制御パルスφVP1を電圧VP1として、画素内のＰ
−MOSFETをオンとする。そして各SITのゲート電位を、
Ｐ−MOSFETのドレイン電圧VPDによりクランプし、これ
によってそのゲート電位をリセットする。このようなリ
セット動作を１回行ってから、先に説明したようなリセ
ット動作を適宜行うようにしても良い。
このようにすれば、残像を生じない撮像モードに対す
るリセット動作を１回行ってるので、ゲートリセットレ
ベルが積分開始以前の露光状態に依存することがなくな
る。この結果、被撮像物体が変化した場合でも、残像の
影響のない長時間に亘る高感度な撮像が可能となる。
るリセット動作を１回行ってるので、ゲートリセットレ
ベルが積分開始以前の露光状態に依存することがなくな
る。この結果、被撮像物体が変化した場合でも、残像の
影響のない長時間に亘る高感度な撮像が可能となる。
このように本発明によれば、固体撮像装置に対するリ
セットパルスのタイミングの制御だけで、長時間積分に
よる高感度な撮像モードに十分対処することのできる駆
動が可能となる等の実用上多大なる効果が奏せられる。
セットパルスのタイミングの制御だけで、長時間積分に
よる高感度な撮像モードに十分対処することのできる駆
動が可能となる等の実用上多大なる効果が奏せられる。
尚、本発明は上述した実施例に限定されるものではな
い。例えば上述した説明では、画素をマトリックス状に
配列した受光部を備えた固体撮像装置について説明した
が、複数の画素をライン状に配列したラインセンサにも
適用することができ、同様な作用効果が得られる。
い。例えば上述した説明では、画素をマトリックス状に
配列した受光部を備えた固体撮像装置について説明した
が、複数の画素をライン状に配列したラインセンサにも
適用することができ、同様な作用効果が得られる。
また上記構成例では、画素をＰ−MOSFETを備えたSIT
で構成したものを示したが、SITの代わりにバイポーラ
トランジスタ、或いは接合型電界効果トランジスタ等を
用いて構成した画素からなる固体撮像装置にも適用する
ことができる。その他、本発明はその要旨を逸脱しない
範囲で種々変形して実施することができる。
で構成したものを示したが、SITの代わりにバイポーラ
トランジスタ、或いは接合型電界効果トランジスタ等を
用いて構成した画素からなる固体撮像装置にも適用する
ことができる。その他、本発明はその要旨を逸脱しない
範囲で種々変形して実施することができる。
［発明の効果］ 以上説明したように本発明によれば、低照度の静止被
写体を長時間積分して撮像する場合、長時間積分によっ
て蓄積された電荷を画素の蓄積領域から排出する新たな
動作、つまりリセット動作を積分開始前に加えて固体撮
像装置を駆動するので、高感度モードにおける積分時間
の延長に応じた感度を簡易に得ることができる等の実用
上多大なる効果が奏せられる。
写体を長時間積分して撮像する場合、長時間積分によっ
て蓄積された電荷を画素の蓄積領域から排出する新たな
動作、つまりリセット動作を積分開始前に加えて固体撮
像装置を駆動するので、高感度モードにおける積分時間
の延長に応じた感度を簡易に得ることができる等の実用
上多大なる効果が奏せられる。
第１図は固体撮像装置の構成例を示す図、第２図は固体
撮像装置に対する駆動クロックタイミングを示す図、第
３図は固体撮像装置における光電変換特性を示す図、第
４図はリセット動作前における正孔数NACとリセット終
了直前おけるゲート電位ΔVGRSとの関係を示す図、第５
図は高感度モードで長時間積分を行う場合のパルスタイ
ミングを示す図、第６図は長時間積分時における照度と
出力との関係を示す図、第７図乃至第10図はそれぞれ本
発明に係る固体撮像装置の駆動方法を示すパルスタイミ
ング図である。 11−11,11−12,〜11−33……画素（SIT,P−MOSFET）、1
6……水平走査回路、18.19……垂直走査回路、φVG1,φ
VG2,φVG3……SITゲート制御パルス、φＴ……転送パル
ス、φR1……リセットパルス、φＲ……垂直信号線リセ
ットパルス、φH1,φH2,φH3……水平走査パルス。
撮像装置に対する駆動クロックタイミングを示す図、第
３図は固体撮像装置における光電変換特性を示す図、第
４図はリセット動作前における正孔数NACとリセット終
了直前おけるゲート電位ΔVGRSとの関係を示す図、第５
図は高感度モードで長時間積分を行う場合のパルスタイ
ミングを示す図、第６図は長時間積分時における照度と
出力との関係を示す図、第７図乃至第10図はそれぞれ本
発明に係る固体撮像装置の駆動方法を示すパルスタイミ
ング図である。 11−11,11−12,〜11−33……画素（SIT,P−MOSFET）、1
6……水平走査回路、18.19……垂直走査回路、φVG1,φ
VG2,φVG3……SITゲート制御パルス、φＴ……転送パル
ス、φR1……リセットパルス、φＲ……垂直信号線リセ
ットパルス、φH1,φH2,φH3……水平走査パルス。
Claims (5)
- 【請求項１】光電変換機能を備えた接合型光電変換トラ
ンジスタを画素とし、複数の画素を配列して撮像部を形
成した固体撮像装置において、 前記接合型光電変換トランジスタによる光積分動作の開
始に先立って、前記接合型光電変換トランジスタのゲー
ト電極とソース電極との間を順方向にバイアスし、前記
ゲート電極に蓄積された電荷をリセットすることを特徴
とする固体撮像装置の駆動方法。 - 【請求項２】接合型光電変換トランジスタのゲート電極
とソース電極との間の順方向バイアスによる電荷のリセ
ット動作は、複数回繰り返して行われることを特徴とす
る請求項（１）に記載の固体撮像装置の駆動方法。 - 【請求項３】接合型光電変換トランジスタのゲート電極
とソース電極との間の順方向バイアスによる電荷のリセ
ット動作は、所定のリセット期間に亘って行なわれるこ
とを特徴とする請求項（１）に記載の固体撮像装置の駆
動方法。 - 【請求項４】接合型光電変換トランジスタのゲート電極
とソース電極との間の順方向バイアスによるリセット動
作を複数回繰り返して行う際、そのリセット動作の間に
前記接合型光電変換トランジスタからの電荷の読み出し
動作を行うことを特徴とする請求項（２）に記載の固体
撮像装置の駆動方法。 - 【請求項５】接合型光電変換トランジスタのゲート電極
とソース電極との間の順方向バイアスしてリセット動作
するに先立ち、前記接合型光電変換トランジスタのゲー
ト電極に接続された制御トランジスタを導通させて前記
接合型光電変換トランジスタに対するオーバーフロー制
御動作を行い、前記接合型光電変換トランジスタのゲー
ト電極の電位を固定することを特徴とする請求項（１）
に記載の固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289196A JP2833854B2 (ja) | 1990-10-26 | 1990-10-26 | 固体撮像装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289196A JP2833854B2 (ja) | 1990-10-26 | 1990-10-26 | 固体撮像装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162885A JPH04162885A (ja) | 1992-06-08 |
| JP2833854B2 true JP2833854B2 (ja) | 1998-12-09 |
Family
ID=17740025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2289196A Expired - Fee Related JP2833854B2 (ja) | 1990-10-26 | 1990-10-26 | 固体撮像装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833854B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100377177B1 (ko) * | 2001-04-24 | 2003-03-26 | 주식회사 하이닉스반도체 | 순차 집광 시간 방식에 의한 고속 동작의 이미지 센서 및그 구동방법 |
| JP2009296276A (ja) * | 2008-06-04 | 2009-12-17 | Sony Corp | 撮像装置およびカメラ |
-
1990
- 1990-10-26 JP JP2289196A patent/JP2833854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162885A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545425B2 (en) | Solid-state image pickup device and camera system | |
| KR100552946B1 (ko) | 확장된 동적 범위의 이미지 센서 시스템 | |
| US5288988A (en) | Photoconversion device having reset control circuitry | |
| US6747699B2 (en) | Solid state image pickup apparatus | |
| JP3042617B2 (ja) | 広い作業範囲を有するｃｍｏｓフォトディテクタ | |
| US5019702A (en) | Photoelectric transducer apparatus having a plurality of transducer elements and a plurality of capacitor elements | |
| US6791613B2 (en) | Signal processing apparatus | |
| US4301477A (en) | Solid-state imaging device | |
| JP3921093B2 (ja) | 増幅型固体撮像装置 | |
| US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
| JP2003046864A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2578622B2 (ja) | 固体撮像装置 | |
| JP3861245B2 (ja) | 光センサ回路 | |
| JP2833854B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2897106B2 (ja) | 固体撮像装置 | |
| JP2000209508A (ja) | 固体撮像装置 | |
| US4939579A (en) | Solid-state image pick-up device including static induction transistors with photometric function | |
| JP2610438B2 (ja) | 固体撮像装置の駆動方法 | |
| EP0473294B1 (en) | Photoconversion device | |
| JP3149126B2 (ja) | 固体撮像装置 | |
| JP2678086B2 (ja) | 光電変換装置 | |
| JP2830519B2 (ja) | 固体撮像装置 | |
| JP2965083B2 (ja) | 光電変換装置 | |
| JP3037993B2 (ja) | 固体撮像装置 | |
| CA1338250C (en) | Photoelectric transducer apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |