JP3861245B2 - 光センサ回路 - Google Patents
光センサ回路 Download PDFInfo
- Publication number
- JP3861245B2 JP3861245B2 JP2002571700A JP2002571700A JP3861245B2 JP 3861245 B2 JP3861245 B2 JP 3861245B2 JP 2002571700 A JP2002571700 A JP 2002571700A JP 2002571700 A JP2002571700 A JP 2002571700A JP 3861245 B2 JP3861245 B2 JP 3861245B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- photoelectric conversion
- conversion element
- voltage signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 51
- 238000006243 chemical reaction Methods 0.000 claims description 44
- 230000003071 parasitic effect Effects 0.000 claims description 41
- 238000001514 detection method Methods 0.000 claims description 23
- 238000007599 discharging Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 29
- 238000009825 accumulation Methods 0.000 description 16
- 206010047571 Visual impairment Diseases 0.000 description 15
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000004043 responsiveness Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J2001/4446—Type of detector
- G01J2001/448—Array [CCD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
技術分野
本発明は、イメージセンサの画素に用いられ、入射光量に応じて光電変換素子に流れるセンサ電流を対数特性をもったセンサ信号に変換して出力する光センサ回路に関する。
背景技術
従来、この種の光センサ回路にあっては、第１図に示すように、ダイナミックレンジを広げるべく、入射光Ｌｓの光量に応じて光電変換素子としてのフォトダイオードＰＤに流れるセンサ電流Ｉｐをサブスレッショルド領域を利用した弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成された光センサ回路が開発されている（１９９５年発行のテレビジョン学会誌 Ｖｏｌ．４９，Ｎｏ．２，ｐｐ１６９〜１７３，“対数変換ＣＣＤラインセンサ”参照）。
第２図は、第１図に示した光センサ回路の等価回路を示している。
このような光センサ回路では、フォトダイオードＰＤの寄生容量Ｃｐの充放電に時間がかかるようになり、そのために入射光量が急激に減少する場合、特に高輝度入射状態から暗状態に急激に変化する場合に、寄生容量Ｃｐに電荷が残留してしまう。したがって、このような光センサ回路を画素に用いたイメージセンサでは、その残留電荷に起因する残像の発生が問題となる。
また、従来、ＭＯＳ型トランジスタのサブスレッショルド領域の特性を利用し、そのトランジスタのゲート電圧を固定して、入射光量に応じてフォトダイオードに流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路を画素に用いたイメージセンサがあり、完全な対数出力特性が得られて、ダイナミックレンジが１０６〜１０７と広いものになっている（特開平５−２１９４４３号公報、特開平７−４６４８１号公報参照）。
このようなトランジスタのサブスレッショルド領域の特性を利用した対数出力型の光センサ回路を画素に用いたイメージセンサでは、背景が暗いときに明るい輝点が移動する際に光の尾を引くいわゆる残像を生じやすいという問題がある。
さらに、従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、第３５図に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流をサブスレッショルド領域の特性を利用して弱反転状態で対数出力特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄをハイインピーダンスをもって増幅するトランジスタＱ２と、画素読出し信号Ｖｓのパルスタイミングでもってセンサ信号を出力するトランジスタＱ３とによって構成されている。それは、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようになっている。そして、光信号の検出に先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常よりも低く設定して、フォトダイオードＰＤの寄生容量Ｃの残留電荷を放電させて初期化する。それにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開２０００−３２９６１６号公報参照）。
このような光センサ回路では、初期化時にそのトランジスタのドレイン電圧を定常値よりも低い値に設定する場合、その電源電圧を低インピーダンスをもって段階的に切り換える電圧切換回路を必要として、光センサ回路の構成が複雑になっているという問題がある。
発明の開示
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成された光センサ回路において、予め光電変換素子の寄生容量に残留する電荷を排出させる初期設定手段を設けて、入射光量が急激に減少しても即座にそのときの入射光の光量に応じた電圧信号が得られるようにして、イメージセンサに残像を生ずることがないようにしている。
また、本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路にあって、センサ電流に急激な変化が生じても即座にそのときの入射光量に応じた電圧信号が得られ、特に入射光量が少ない場合でも残像を生ずることがないようにするべく、光電変換素子による光検知に先がけてその寄生容量の残留電荷を放電させる初期化手段を設けるようにしている。
さらに、本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路にあって、そのトランジスタの電源電圧を段階的に切り換える電圧制御を行うようなことなく簡単に初期化を行わせるようにするべく、光電変換素子の寄生容量の充放電を行わせるスイッチング用のトランジスタを別途設けて、光電変換素子による光検知に先がけてそのスイッチング用のトランジスタをオン状態にして寄生容量に残留する電荷を放電させるようにしている。
発明を実施するための最良の形態
本発明による光センサ回路にあっては、第３図に示すように、入射光Ｌｓの光量に応じてフォトダイオードＰＤに流れるセンサ電流Ｉｐを弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成されている。そのトランジスタＱがゲート固定のｎ−ＭＯＳ型のもので、そのトランジスタＱのソース側にフォトダイオードＰＤが接続されている。そして、トランジスタＱのドレインＤ側に電圧切換回路１が設けられており、図示しないコントローラの制御下において、入射光Ｌｓによる電荷の蓄積に先がけて、ドレイン電圧ＶＤを所定時間だけ定常よりも低いローレベルに立ち下げてフォトダイオードＰＤの寄生容量Ｃｐに残留する電荷を排出して初期化させるようにしている。
第４図は、第３図に示す光センサ回路の等価回路を示している。
第５図は、その光センサ回路における各部信号のタイムチャートを示している。
ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱのドレイン電圧ＶＤをハイレベルＨ（定常値）からローレベルＬ（定常よりも低い値）に切り換える所定時間ｔｍとしては、例えば１画分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃｐの電荷蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
このように構成された光センサ回路にあって、ｔ１時の初期化のタイミングをもってトランジスタＱのドレイン電圧ＶＤがｔｍ時間のあいだローレベルＬに切り換えられると、フォトダイオードＰＤの寄生容量Ｃｐの残留電荷が排出され、結果としてＣＣＤの等価回路におけるトランジスタ（第４図参照）のゲート電圧ＶＧが一時ローレベルＬになる。そして、初期化終了後から電荷の蓄積が開始され、ゲート電圧ＶＧが光電流Ｉｐとつり合う電圧にむけて増大していく。
そして、ｔ２時の光信号検出のタイミングをもってＣＣＤにおけるゲートＶＲとΦｓとがハイレベルＨになると、そのＶＲ電極とΦｓ電極との下に電荷井戸が形成され、ゲートΦｄからＶＧを介してＶＲ電極とΦｓ電極との下に形成された電荷井戸に光電流Ｉｐに応じた電荷が注入される。次いで、ゲートＶＲをローレベルＬに立ち下げると、ゲートＶＲの下の電荷井戸は消滅し、電荷はゲートΦｓの下に形成された電荷井戸に蓄積される。以降、ゲートΦ１，Φ２が順次ハイレベルＨになることによって、電荷が転送されていくことになる。
ＣＣＤにおける各ゲートの制御は、図示しないコントローラによって行われることになる。
第６図は、本発明による光センサ回路の他の実施例を示している。
ここでは、光センサ回路が入射光Ｌｓの光量に応じてフォトダイオードＰＤに流れるセンサ電流Ｉｐを弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成され、そのトランジスタＱがｎ−ＭＯＳ型で、フォトダイオードＰＤのアノード側がそのトランジスタＱのドレインＤとゲートＧとに接続されている。そして、トランジスタＱのソースＳ側に電圧切換回路１が設けられており、図示しないコントローラの制御下において、入射光Ｌｓによる電荷の蓄積に先がけて、ソース電圧ＶＳを所定時間だけ定常よりも高いハイレベルに立ち上げてフォトダイオードＰＤの寄生容量Ｃｐに残留する電荷を排出して初期化させるようにしている。
第７図は、図６に示す光センサ回路の等価回路を示している。
第８図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱのソース電圧ＶＳをローレベルＬ（定常値）からハイレベルＨ（定常よりも高い値）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。
このように構成された光センサ回路にあって、ｔ１時の初期化のタイミングをもってトランジスタＱのソース電圧ＶＳがｔｍ時間のあいだハイレベルＨに切り換えられると、フォトダイオードＰＤの寄生容量Ｃｐの残留電荷が排出され、結果としてＣＣＤの等価回路におけるトランジスタ（第７図参照）のゲート電圧ＶＧが一時ハイレベルＨになる。そして、初期化終了後から電荷の蓄積が開始され、ゲート電圧ＶＧが光電流Ｉｐとつり合う電圧にむけて減少していく。
そして、ｔ２時の光信号検出のタイミングをもってＣＣＤにおけるゲートＶＲとΦｓとがハイレベルＨになると、そのＶＲ電極とΦｓ電極との下に電荷井戸が形成され、ゲートΦｄからＶＧを介してＶＲ電極とΦｓ電極との下に形成された電荷井戸に光電流Ｉｐに応じた電荷が注入される。次いで、ゲートＶＲをローレベルＬに立ち下げると、ゲートＶＲの下の電荷井戸は消滅し、電荷はゲートΦｓの下に形成された電荷井戸に蓄積される。以降、ゲートΦ１，Φ２が順次ハイレベルＨになることによって、電荷が転送されていくことになる。
第９図は、本発明による光センサ回路のさらに他の実施例を示している。
ここでは、光センサ回路が入射光Ｌｓの光量に応じてフォトダイオードＰＤに流れるセンサ電流Ｉｐを弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成され、そのトランジスタＱがゲート固定のｐ−ＭＯＳ型で、そのトランジスタＱのドレインＤ側にフォトダイオードＰＤが接続されている。そして、トランジスタＱのソースＳ側に電圧切換回路１が設けられており、図示しないコントローラの制御下において、入射光Ｌｓによる電荷の蓄積に先がけて、ソース電圧ＶＳを所定時間だけ定常よりも高いハイレベルに立ち上げてフォトダイオードＰＤの寄生容量Ｃｐに残留する電荷を排出して初期化させるようにしている。
第１０図は、第９図に示す光センサ回路の等価回路を示している。
第１１図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱのソース電圧ＶＳをローレベルＬ（定常値）からハイレベルＨ（定常よりも高い値）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。
このように構成された光センサ回路にあって、ｔ１時の初期化のタイミングをもってトランジスタＱのソース電圧ＶＳがｔｍ時間のあいだハイレベルＨに切り換えられると、フォトダイオードＰＤの寄生容量Ｃｐの残留電荷が排出され、結果としてＣＣＤの等価回路におけるトランジスタ（第１０図参照）のゲート電圧ＶＧが一時ハイレベルＨになる。そして、初期化終了後から電荷の蓄積が開始され、ゲート電圧ＶＧが光電流Ｉｐとつり合う電圧にむけて減少していく。
そして、ｔ２時の光信号検出のタイミングをもってＣＣＤにおけるゲートＶＲとΦｓとがハイレベルＨになると、そのＶＲ電極とΦｓ電極との下に電荷井戸が形成され、ゲートΦｄからＶＧを介してＶＲ電極とΦｓ電極との下に形成された電荷井戸に光電流Ｉｐに応じた電荷が注入される。次いで、ゲートＶＲをローレベルＬに立ち下げると、ゲートＶＲの下の電荷井戸は消滅し、電荷はゲートΦｓの下に形成された電荷井戸に蓄積される。以降、ゲートΦ１，Φ２が順次ハイレベルＨになることによって、電荷が転送されていくことになる。
第１２図は、本発明による光センサ回路のさらに他の実施例を示している。
ここでは、光センサ回路が入射光Ｌｓの光量に応じてフォトダイオードＰＤに流れるセンサ電流Ｉｐを弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成され、そのトランジスタＱがｐ−ＭＯＳ型で、フォトダイオードＰＤのアノード側がそのトランジスタＱのソースＳとゲートＧとに接続されている。そして、トランジスタＱのドレインＤ側に電圧切換回路１が設けられており、図示しないコントローラの制御下において、入射光Ｌｓによる電荷の蓄積に先がけて、ドレイン電圧ＶＤを所定時間だけ定常よりも低いローレベルに立ち下げてフォトダイオードＰＤの寄生容量Ｃｐに残留する電荷を排出して初期化させるようにしている。
第１３図は、第１２図に示す光センサ回路の等価回路を示している。
第１４図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱのドレイン電圧ＶＤをハイレベルＨ（定常値）からローレベルＬ（定常よりも低い値）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。
このように構成された光センサ回路にあって、ｔ１時の初期化のタイミングをもってトランジスタＱのドレイン電圧ＶＤがｔｍ時間のあいだローレベルＬに切り換えられると、フォトダイオードＰＤの寄生容量Ｃｐの残留電荷が排出され、結果としてＣＣＤの等価回路におけるトランジスタ（第１３図参照）のゲート電圧ＶＧが一時ローレベルＬになる。そして、初期化終了後から電荷の蓄積が開始され、ゲート電圧ＶＧが光電流Ｉｐとつり合う電圧にむけて増大していく。
そして、ｔ２時の光信号検出のタイミングをもってＣＣＤにおけるゲートＶＲとΦｓとがハイレベルＨになると、そのＶＲ電極とΦｓ電極との下に電荷井戸が形成され、ゲートΦｄからＶＧを介してＶＲ電極とΦｓ電極との下に形成された電荷井戸に光電流Ｉｐに応じた電荷が注入される。次いで、ゲートＶＲをローレベルＬに立ち下げると、ゲートＶＲの下の電荷井戸は消滅し、電荷はゲートΦｓの下に形成された電荷井戸に蓄積される。以降、ゲートΦ１，Φ２が順次ハイレベルＨになることによって、電荷が転送されていくことになる。
また、木発明による光センサ回路にあっては、第１５図に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流を弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄをハイインピーダンスをもって増幅するトランジスタＱ２と、画信号読出し信号Ｖｓのパルスタイミングでもって画信号を出力するトランジスタＱ３とによって構成されている。ここでは、ｎ−ＭＯＳ型のトランジスタＱ１〜Ｑ３を用いるようにしている。図中、ＣはフォトダイオードＰＤの接合容量、配線容量などからなる寄生容量である。
そして、このように構成された光センサ回路にあって、特に本発明では、フォトダイオードＰＤによる光検知に先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常よりも低い値に切り換えて、寄生容量Ｃに蓄積された残留電荷を排出させて初期化する電圧切換回路１を設けるようにしている。
第１６図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光検知のタイミングを示している。トランジスタＱ１のドレイン電圧ＶＤを定常値（ハイレベルＨ）から低い電圧（ローレベルＬ）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃの蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
このような光センサ回路にあっては、第１７図に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
トランジスタＱ１の対数動作としては、以下のとおりである。
いま、トランジスタＱ１のゲート電圧ＶＧを一定に固定して、トランジスタＱ１を弱反転状態で動作させると、入射光Ｌｓによって生じた電荷がトランジスタＱ１のサブスレッショルド領域でドレインＤに排出されるため、第１８図に示すように、完全な対数出力特性を示すようになる。
第１９図および第２０図は、そのときのトランジスタＱ１の入射光Ｌｓの光量に応じて生じた電荷ｑの流れによる動作状態をそれぞれ模擬的に示している。
このようなものでは、入射光量が少ない場合、トランジスタＱ１の抵抗値は対数的に上昇するために寄生容量Ｃの放電速度が遅くなり、残留電荷による容量性の残像が生じてしまう。その場合、暗い背景に動く輝点があると尾を引く現象が顕著となる。
第１８図の特性にあって、Ａは明から暗になったときに残像が生じやすい領域を示している。
そこで、光検知に先がけて、周期的にトランジスタＱ１のドレイン電圧ＶＤを定常よりも低い値に切り換えてフォトダイオードＰＤの寄生容量Ｃに電荷を注入させるようにすると、残留電荷の上に大量の新たな電荷が注入されることになる。
第２１図は、そのときのトランジスタＱ１における電荷ｑの流れによる動作状態を模擬的に示している。
そして、寄生容量Ｃに蓄積された残留電荷を放電させて初期化を行わせた後、ドレイン電圧ＶＤをもとの定常値に戻すと、その時点から直ちに入射光Ｌｓの光量に応じた電荷の蓄積が行われて、残像の発生が抑制されることになる。
そのとき、第１７図に示す特性にあって、入射光量の少ないＷＡの領域では対数特性が失われるが、残像が生ずることがなくなる。
第２２図は、本発明による光センサ回路の他の実施例を示している。
ここでは、ｎ−ＭＯＳ型のトランジスタＱ１〜Ｑ３を用いるようにしたものにあって、特にトランジスタＱ１にディプレッション型のものを使用するようにしている。
この場合には、トランジスタＱ１のゲート電圧ＶＧを零（アース電位）にしても同じ効果が得られる。また、ゲート電圧ＶＧの電源を設けなくともよくなる。
第２３図は、本発明による光センサ回路のさらに他の実施例を示している。
ここでは、ｎ−ＭＯＳ型のトランジスタＱ１〜Ｑ３を用いたうえで、増幅用のトランジスタＱ２のソースＳ側に出力用のトランジスタＱ３を設けて、トランジスタＱ３のオン時にトランジスタＱ２のドレインＤ側からセンサ信号を出力させるようにしている。
この場合、第１５図の構成によるものに比して、トランジスタＱ２を駆動する際に動作点の電位が高くなるが、ゲート電圧ＶＧおよびドレイン電圧ＶＤの電圧を上げることで対応できるようになる。
しかして、この場合にはフォトダイオードＰＤの充電電圧が上がり、そのために寄生容量Ｃが小さくなって応答性が良くなる。
第２４図は、第１５図の構成による光センサ回路における電圧信号Ｖｐｄ（トランジスタＱ２のゲート電圧）に対するセンサ信号の出力特性ａと、第２３図の構成による光センサ回路における電圧信号Ｖｐｄ（トランジスタＱ２のゲート電圧）に対するセンサ信号の出力特性ｂとをそれぞれ示している。
第２５図は本発明による光センサ回路のさらに他の実施例を示しており、ここでは第２３図に示す構成によるものにあって、特にトランジスタＱ１にデプレッション型のものを使用するようにしている。
この場合には、トランジスタＱ１のゲート電圧ＶＧを零（アース電位）にしても同じ効果が得られる。また、ゲート電圧ＶＧの電源を設けなくともよくなる。
第２６図は本発明による光センサ回路のさらに他の実施例を示しており、ここではトランジスタＱ１〜Ｑ３にｐ−ＭＯＳ型のものを使用するようにしている。
第２７図は本発明による光センサ回路のさらに他の実施例を示しており、ここでは第２６図に示す構成によるものにあって、特にトランジスタＱ１にデプレッション型のものを使用するようにしている。
この場合には、トランジスタＱ１のゲート電圧ＶＧを零（アース電位）にしても同じ効果が得られる。また、ゲート電圧ＶＧの電源を設けなくともよくなる。
第２８図は、本発明による光センサ回路のさらに他の実施例を示している。
ここでは、ｐ−ＭＯＳ型のトランジスタＱ１〜Ｑ３を用いたうえで、増幅用のトランジスタＱ２のソースＳ側に出力用のトランジスタＱ３を設けて、トランジスタＱ３のオン時にトランジスタＱ２のドレインＤ側からセンサ信号を出力させるようにしている。
この場合、第２６図の構成によるものに比して、トランジスタＱ２を駆動する際に動作点の電位が高くなるが、ゲート電圧ＶＧおよびドレイン電圧ＶＤの電圧を上げることで対応できるようになる。
しかして、この場合にはフォトダイオードＰＤの充電電圧が上がり、そのために寄生容量Ｃが小さくなって応答性が良くなる。
第２９図は、第２６図の構成による光センサ回路における電圧信号Ｖｐｄ（トランジスタＱ２のゲート電圧）に対するセンサ信号の出力特性ａ′と、第２８図の構成による光センサ回路における電圧信号Ｖｐｄ（トランジスタＱ２のゲート電圧）に対するセンサ信号の出力特性ｂ′とをそれぞれ示している。
第３０図は本発明による光センサ回路のさらに他の実施例を示しており、ここでは第２８図に示す構成によるものにあって、特にトランジスタＱ１にデプレッション型のものを使用するようにしている。
この場合には、トランジスタＱ１のゲート電圧ＶＧを零（アース電位）にしても同じ効果が得られる。また、ゲート電圧ＶＧの電源を設けなくともよくなる。
なお、電圧切換回路１におけるトランジスタＱ１のドレイン電圧ＶＤの切り換えは、この光センサ回路を画素に用いたイメージセンサの全体の制御を行うＥＣＵの制御下において行われることになる。
また、本発明は，光センサ回路を第３１図に示すように構成するようにしている。
その基本的な構成としては、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流を弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄをハイインピーダンスをもって増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号を出力するトランジスタＱ３とによって構成されている。
そして、このような光センサ回路にあって、本発明では、特に、フォトダイオードＰＤの寄生容量Ｃの充放電を行わせるスイッチング用のトランジスタＱ４を設けて、フォトダイオードＰＤによる光検知に先がけて、トランジスタＱ４をオン状態にして寄生容量Ｃに残留する電荷を排出させることによって初期化を行わせるようにしている。
第３２図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光検知のタイミングを示している。初期化時に、トランジスタＱ４のスイッチング電圧Ｖｓｗをオン電圧にすることによりトランジスタＱ４をオン状態にして寄生容量Ｃに残留する電荷を排出させる期間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃにおける電荷の蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
このような光センサ回路にあっても、第１７図に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。
第３３図は、電荷の蓄積期間ＴにおけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示している。このとき、トランジスタＱ４のスイッチング電圧Ｖｓｗはオフ電圧となって、トランジスタＱ４はオフ状態になっている。
その際、トランジスタＱ４のオフ電圧Ｖｓｗ（ｏｆｆ）としては、第１のトランジスタのゲート電圧をＶＧ（Ｑ１）、その第１のトランジスタのスレッショルド電圧をＶｔｈ（Ｑ１）、第４のトランジスタのスレッショルド電圧をＶｔｈ（Ｑ４）としたとき、Ｖｓｗ（ｏｆｆ）≦ＶＧ（Ｑ１）−Ｖｔｈ（Ｑ１）−Ｖｔｈ（Ｑ４）によって与えられることになる。
いま、光検知に先がけて、トランジスタＱ４をオン状態にしてフォトダイオードＰＤの寄生容量Ｃに電荷を注入させるようにすると、残留電荷の上に大量の新たな電荷が注入されることになる。
第３４図は、そのときのトランジスタＱ１における電荷ｑの流れによる動作状態を模擬的に示している。
そして、寄生容量Ｃに残留する電荷を排出させて初期化を行わせた後、トランジスタＱ４をオフ状態に戻すと、その時点から直ちに入射光Ｌｓの光量に応じた電荷の蓄積が行われて、残像の発生が抑制されることになる。
その際、第１７図に示す特性にあって、入射光量の少ないＷＡの領域では対数特性が失われるが、残像が生ずることがなくなる。
このように、本発明によれば、フォトダイオードＰＤによる光検知に先がけてトランジスタＱ４をオン状態にすることにより寄生容量Ｃに残留する電荷を排出させて初期化を行わせた後、トランジスタＱ４をオフ状態に切り換えて光検知を行わせるように、トランジスタＱ４のオン、オフのスイッチング制御を行わせるだけで、残像の発生が抑制された光検知を行わせることができるようになる。
したがって、従来のように、電源電圧を低インピーダンスをもって段階的に切り換える電圧切換回路を設けて、初期化時にトランジスタＱ１のドレイン電圧ＶＤを光検知時の定常値よりも低い値に切り換えるようにする場合に比して、簡単な構成によって初期化を容易に行わせることができるようになる。
なお、トランジスタＱ４のオン、オフの切り換えは、この光センサ回路を画素に用いたイメージセンサの全体の制御を行うＥＣＵの制御下において行われることになる。
産業上の利用の可能性
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成された光センサ回路において、予め光電変換素子の寄生容量に残留する電荷を排出させる初期設定手段を設けるようにしたもので、入射光量が急激に減少しても即座にそのときの入射光の光量に応じた電圧信号が得られるようになる。そして、この光センサ回路を画素単位としてイメージセンサを構成すれば、ダイナミックレンジが広く、入射光量が少ない場合でも残像を生ずることがない品質の良い画像を得ることができるようになる。
また、本発明は、入射光量に応じたセンサ電流を生ずる光電変換素子と、その光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換する第１のトランジスタと、その変換された電圧信号をハイインピーダンスをもって増幅する第２のトランジスタと、その増幅された電圧信号を選択的に出力させる第３のトランジスタと、光電変換素子による光検知に先がけてその寄生容量の残留電荷を放電させる初期化手段とによって光センサ回路を構成するようにしている。この光センサ回路を画素単位としてイメージセンサを構成すれば、ダイナミックレンジが広く、入射光量が少ない場合でも残像が生ずることがない品質の良い画像を得ることができるようになる。
さらに、本発明は、光検知時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ出力を生ずるようにした光センサ回路にあって、光電変換素子の寄生容量の充放電を行わせるスイッチング用のトランジスタを設けて、光電変換素子による光検知に先がけてそのスイッチング用トランジスタのオン、オフの切換えをなすだけの簡単な手段によって初期化を抑わせることができるようにしている。この光センサ回路を画素単位としてイメージセンサをすれば、ダイナミックレンジが広く、入射光量が少ない場合でも残像が生ずることがない品質の良い画像を得ることができるようになる。
【図面の簡単な説明】
第１図は、従来の光センサ回路を示す電気回路図である。
第２図は、第１図に示す光センサ回路の等価回路図である。
第３図は、本発明による光センサ回路の一実施例を示す電気回路図である。
第４図は、第３図に示す光センサ回路の等価回路図である。
第５図は、第３図に示す光センサ回路における各部信号のタイムチャートである。
第６図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第７図は、第６図に示す光センサ回路の等価回路図である。
第８図は、第６図に示す光センサ回路における各部信号のタイムチャートである。
第９図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第１０図は、第９図に示す光センサ回路の等価回路図である。
第１１図は、第９図に示す光センサ回路における各部信号のタイムチャートである。
第１２図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第１３図は、第１２図に示す光センサ回路の等価回路図である。
第１４図は、第１２図に示す光センサ回路における各部信号のタイムチャートである。
第１５図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第１６図は、第１５図に示す光センサ回路における各部信号のタイムチャートである。
第１７図は、第１５図に示す光センサ回路のセンサ電流に対する画信号の出力特性図である。
第１８図は、第１５図に示す光センサ回路における初期化を行わせないときの出力特性図である。
第１９図は、第１５図に示す光センサ回路における対数変換用のトランジスタの入射光量に応じた電荷の流れによる動作の一態様を模擬的に示す図である。
第２０図は、第１５図に示す光センサ回路における対数変換用のトランジスタの入射光量に応じた電荷の流れによる動作の他の態様を模擬的に示す図である。
第２１図は、第１５図に示す光センサ回路における対数変換用のトランジスタの初期化時における電荷の流れによる動作状態を模擬的に示す図である。
第２２図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第２３図は、本発明による光センサ回路のさらに他の実施例を示す電気回路図である。
第２４図は、第１５図に示す光センサ回路と第２３図に示す光センサ回路とにおける各対数変換された電圧信号に対するセンサ信号の出力特性をそれぞれ示す図である。
第２５図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第２６図は、本発明による光センサ回路のさらに他の実施例を示す電気回路図である。
第２７図は、本発明による光セソサ回路のさらに他の実施例を示す電気回路図である。
第２８図は、本発明による光センサ回路のさらに他の実施例を示す電気回路図である。
第２９図は、第２６図に示す光センサ回路と第２８図に示す光センサ回路とにおける各対数変換された電圧信号に対するセンサ信号の出力特性をそれぞれ示す図である。
第３０図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第３１図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第３２図は、第３１図に示す光センサ回路における各部信号のタイムチャートである。
第３３図は、第３１図に示す光センサ回路における対数特性変換用のトランジスタの入射光量に応じた電荷の流れによる動作状態を模擬的に示す図である。
第３４図は、第３１図に示す光センサ回路における初期化時における電荷の流れによる動作状態を模擬的に示す図である。
第３５図は、従来の光センサ回路を示す電気回路図である。
本発明は、イメージセンサの画素に用いられ、入射光量に応じて光電変換素子に流れるセンサ電流を対数特性をもったセンサ信号に変換して出力する光センサ回路に関する。
背景技術
従来、この種の光センサ回路にあっては、第１図に示すように、ダイナミックレンジを広げるべく、入射光Ｌｓの光量に応じて光電変換素子としてのフォトダイオードＰＤに流れるセンサ電流Ｉｐをサブスレッショルド領域を利用した弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成された光センサ回路が開発されている（１９９５年発行のテレビジョン学会誌 Ｖｏｌ．４９，Ｎｏ．２，ｐｐ１６９〜１７３，“対数変換ＣＣＤラインセンサ”参照）。
第２図は、第１図に示した光センサ回路の等価回路を示している。
このような光センサ回路では、フォトダイオードＰＤの寄生容量Ｃｐの充放電に時間がかかるようになり、そのために入射光量が急激に減少する場合、特に高輝度入射状態から暗状態に急激に変化する場合に、寄生容量Ｃｐに電荷が残留してしまう。したがって、このような光センサ回路を画素に用いたイメージセンサでは、その残留電荷に起因する残像の発生が問題となる。
また、従来、ＭＯＳ型トランジスタのサブスレッショルド領域の特性を利用し、そのトランジスタのゲート電圧を固定して、入射光量に応じてフォトダイオードに流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路を画素に用いたイメージセンサがあり、完全な対数出力特性が得られて、ダイナミックレンジが１０６〜１０７と広いものになっている（特開平５−２１９４４３号公報、特開平７−４６４８１号公報参照）。
このようなトランジスタのサブスレッショルド領域の特性を利用した対数出力型の光センサ回路を画素に用いたイメージセンサでは、背景が暗いときに明るい輝点が移動する際に光の尾を引くいわゆる残像を生じやすいという問題がある。
さらに、従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、第３５図に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流をサブスレッショルド領域の特性を利用して弱反転状態で対数出力特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄをハイインピーダンスをもって増幅するトランジスタＱ２と、画素読出し信号Ｖｓのパルスタイミングでもってセンサ信号を出力するトランジスタＱ３とによって構成されている。それは、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようになっている。そして、光信号の検出に先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常よりも低く設定して、フォトダイオードＰＤの寄生容量Ｃの残留電荷を放電させて初期化する。それにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開２０００−３２９６１６号公報参照）。
このような光センサ回路では、初期化時にそのトランジスタのドレイン電圧を定常値よりも低い値に設定する場合、その電源電圧を低インピーダンスをもって段階的に切り換える電圧切換回路を必要として、光センサ回路の構成が複雑になっているという問題がある。
発明の開示
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成された光センサ回路において、予め光電変換素子の寄生容量に残留する電荷を排出させる初期設定手段を設けて、入射光量が急激に減少しても即座にそのときの入射光の光量に応じた電圧信号が得られるようにして、イメージセンサに残像を生ずることがないようにしている。
また、本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路にあって、センサ電流に急激な変化が生じても即座にそのときの入射光量に応じた電圧信号が得られ、特に入射光量が少ない場合でも残像を生ずることがないようにするべく、光電変換素子による光検知に先がけてその寄生容量の残留電荷を放電させる初期化手段を設けるようにしている。
さらに、本発明は、入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換するようにした光センサ回路にあって、そのトランジスタの電源電圧を段階的に切り換える電圧制御を行うようなことなく簡単に初期化を行わせるようにするべく、光電変換素子の寄生容量の充放電を行わせるスイッチング用のトランジスタを別途設けて、光電変換素子による光検知に先がけてそのスイッチング用のトランジスタをオン状態にして寄生容量に残留する電荷を放電させるようにしている。
発明を実施するための最良の形態
本発明による光センサ回路にあっては、第３図に示すように、入射光Ｌｓの光量に応じてフォトダイオードＰＤに流れるセンサ電流Ｉｐを弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成されている。そのトランジスタＱがゲート固定のｎ−ＭＯＳ型のもので、そのトランジスタＱのソース側にフォトダイオードＰＤが接続されている。そして、トランジスタＱのドレインＤ側に電圧切換回路１が設けられており、図示しないコントローラの制御下において、入射光Ｌｓによる電荷の蓄積に先がけて、ドレイン電圧ＶＤを所定時間だけ定常よりも低いローレベルに立ち下げてフォトダイオードＰＤの寄生容量Ｃｐに残留する電荷を排出して初期化させるようにしている。
第４図は、第３図に示す光センサ回路の等価回路を示している。
第５図は、その光センサ回路における各部信号のタイムチャートを示している。
ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱのドレイン電圧ＶＤをハイレベルＨ（定常値）からローレベルＬ（定常よりも低い値）に切り換える所定時間ｔｍとしては、例えば１画分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃｐの電荷蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
このように構成された光センサ回路にあって、ｔ１時の初期化のタイミングをもってトランジスタＱのドレイン電圧ＶＤがｔｍ時間のあいだローレベルＬに切り換えられると、フォトダイオードＰＤの寄生容量Ｃｐの残留電荷が排出され、結果としてＣＣＤの等価回路におけるトランジスタ（第４図参照）のゲート電圧ＶＧが一時ローレベルＬになる。そして、初期化終了後から電荷の蓄積が開始され、ゲート電圧ＶＧが光電流Ｉｐとつり合う電圧にむけて増大していく。
そして、ｔ２時の光信号検出のタイミングをもってＣＣＤにおけるゲートＶＲとΦｓとがハイレベルＨになると、そのＶＲ電極とΦｓ電極との下に電荷井戸が形成され、ゲートΦｄからＶＧを介してＶＲ電極とΦｓ電極との下に形成された電荷井戸に光電流Ｉｐに応じた電荷が注入される。次いで、ゲートＶＲをローレベルＬに立ち下げると、ゲートＶＲの下の電荷井戸は消滅し、電荷はゲートΦｓの下に形成された電荷井戸に蓄積される。以降、ゲートΦ１，Φ２が順次ハイレベルＨになることによって、電荷が転送されていくことになる。
ＣＣＤにおける各ゲートの制御は、図示しないコントローラによって行われることになる。
第６図は、本発明による光センサ回路の他の実施例を示している。
ここでは、光センサ回路が入射光Ｌｓの光量に応じてフォトダイオードＰＤに流れるセンサ電流Ｉｐを弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成され、そのトランジスタＱがｎ−ＭＯＳ型で、フォトダイオードＰＤのアノード側がそのトランジスタＱのドレインＤとゲートＧとに接続されている。そして、トランジスタＱのソースＳ側に電圧切換回路１が設けられており、図示しないコントローラの制御下において、入射光Ｌｓによる電荷の蓄積に先がけて、ソース電圧ＶＳを所定時間だけ定常よりも高いハイレベルに立ち上げてフォトダイオードＰＤの寄生容量Ｃｐに残留する電荷を排出して初期化させるようにしている。
第７図は、図６に示す光センサ回路の等価回路を示している。
第８図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱのソース電圧ＶＳをローレベルＬ（定常値）からハイレベルＨ（定常よりも高い値）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。
このように構成された光センサ回路にあって、ｔ１時の初期化のタイミングをもってトランジスタＱのソース電圧ＶＳがｔｍ時間のあいだハイレベルＨに切り換えられると、フォトダイオードＰＤの寄生容量Ｃｐの残留電荷が排出され、結果としてＣＣＤの等価回路におけるトランジスタ（第７図参照）のゲート電圧ＶＧが一時ハイレベルＨになる。そして、初期化終了後から電荷の蓄積が開始され、ゲート電圧ＶＧが光電流Ｉｐとつり合う電圧にむけて減少していく。
そして、ｔ２時の光信号検出のタイミングをもってＣＣＤにおけるゲートＶＲとΦｓとがハイレベルＨになると、そのＶＲ電極とΦｓ電極との下に電荷井戸が形成され、ゲートΦｄからＶＧを介してＶＲ電極とΦｓ電極との下に形成された電荷井戸に光電流Ｉｐに応じた電荷が注入される。次いで、ゲートＶＲをローレベルＬに立ち下げると、ゲートＶＲの下の電荷井戸は消滅し、電荷はゲートΦｓの下に形成された電荷井戸に蓄積される。以降、ゲートΦ１，Φ２が順次ハイレベルＨになることによって、電荷が転送されていくことになる。
第９図は、本発明による光センサ回路のさらに他の実施例を示している。
ここでは、光センサ回路が入射光Ｌｓの光量に応じてフォトダイオードＰＤに流れるセンサ電流Ｉｐを弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成され、そのトランジスタＱがゲート固定のｐ−ＭＯＳ型で、そのトランジスタＱのドレインＤ側にフォトダイオードＰＤが接続されている。そして、トランジスタＱのソースＳ側に電圧切換回路１が設けられており、図示しないコントローラの制御下において、入射光Ｌｓによる電荷の蓄積に先がけて、ソース電圧ＶＳを所定時間だけ定常よりも高いハイレベルに立ち上げてフォトダイオードＰＤの寄生容量Ｃｐに残留する電荷を排出して初期化させるようにしている。
第１０図は、第９図に示す光センサ回路の等価回路を示している。
第１１図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱのソース電圧ＶＳをローレベルＬ（定常値）からハイレベルＨ（定常よりも高い値）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。
このように構成された光センサ回路にあって、ｔ１時の初期化のタイミングをもってトランジスタＱのソース電圧ＶＳがｔｍ時間のあいだハイレベルＨに切り換えられると、フォトダイオードＰＤの寄生容量Ｃｐの残留電荷が排出され、結果としてＣＣＤの等価回路におけるトランジスタ（第１０図参照）のゲート電圧ＶＧが一時ハイレベルＨになる。そして、初期化終了後から電荷の蓄積が開始され、ゲート電圧ＶＧが光電流Ｉｐとつり合う電圧にむけて減少していく。
そして、ｔ２時の光信号検出のタイミングをもってＣＣＤにおけるゲートＶＲとΦｓとがハイレベルＨになると、そのＶＲ電極とΦｓ電極との下に電荷井戸が形成され、ゲートΦｄからＶＧを介してＶＲ電極とΦｓ電極との下に形成された電荷井戸に光電流Ｉｐに応じた電荷が注入される。次いで、ゲートＶＲをローレベルＬに立ち下げると、ゲートＶＲの下の電荷井戸は消滅し、電荷はゲートΦｓの下に形成された電荷井戸に蓄積される。以降、ゲートΦ１，Φ２が順次ハイレベルＨになることによって、電荷が転送されていくことになる。
第１２図は、本発明による光センサ回路のさらに他の実施例を示している。
ここでは、光センサ回路が入射光Ｌｓの光量に応じてフォトダイオードＰＤに流れるセンサ電流Ｉｐを弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタＱと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成され、そのトランジスタＱがｐ−ＭＯＳ型で、フォトダイオードＰＤのアノード側がそのトランジスタＱのソースＳとゲートＧとに接続されている。そして、トランジスタＱのドレインＤ側に電圧切換回路１が設けられており、図示しないコントローラの制御下において、入射光Ｌｓによる電荷の蓄積に先がけて、ドレイン電圧ＶＤを所定時間だけ定常よりも低いローレベルに立ち下げてフォトダイオードＰＤの寄生容量Ｃｐに残留する電荷を排出して初期化させるようにしている。
第１３図は、第１２図に示す光センサ回路の等価回路を示している。
第１４図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱのドレイン電圧ＶＤをハイレベルＨ（定常値）からローレベルＬ（定常よりも低い値）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。
このように構成された光センサ回路にあって、ｔ１時の初期化のタイミングをもってトランジスタＱのドレイン電圧ＶＤがｔｍ時間のあいだローレベルＬに切り換えられると、フォトダイオードＰＤの寄生容量Ｃｐの残留電荷が排出され、結果としてＣＣＤの等価回路におけるトランジスタ（第１３図参照）のゲート電圧ＶＧが一時ローレベルＬになる。そして、初期化終了後から電荷の蓄積が開始され、ゲート電圧ＶＧが光電流Ｉｐとつり合う電圧にむけて増大していく。
そして、ｔ２時の光信号検出のタイミングをもってＣＣＤにおけるゲートＶＲとΦｓとがハイレベルＨになると、そのＶＲ電極とΦｓ電極との下に電荷井戸が形成され、ゲートΦｄからＶＧを介してＶＲ電極とΦｓ電極との下に形成された電荷井戸に光電流Ｉｐに応じた電荷が注入される。次いで、ゲートＶＲをローレベルＬに立ち下げると、ゲートＶＲの下の電荷井戸は消滅し、電荷はゲートΦｓの下に形成された電荷井戸に蓄積される。以降、ゲートΦ１，Φ２が順次ハイレベルＨになることによって、電荷が転送されていくことになる。
また、木発明による光センサ回路にあっては、第１５図に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流を弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄをハイインピーダンスをもって増幅するトランジスタＱ２と、画信号読出し信号Ｖｓのパルスタイミングでもって画信号を出力するトランジスタＱ３とによって構成されている。ここでは、ｎ−ＭＯＳ型のトランジスタＱ１〜Ｑ３を用いるようにしている。図中、ＣはフォトダイオードＰＤの接合容量、配線容量などからなる寄生容量である。
そして、このように構成された光センサ回路にあって、特に本発明では、フォトダイオードＰＤによる光検知に先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常よりも低い値に切り換えて、寄生容量Ｃに蓄積された残留電荷を排出させて初期化する電圧切換回路１を設けるようにしている。
第１６図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光検知のタイミングを示している。トランジスタＱ１のドレイン電圧ＶＤを定常値（ハイレベルＨ）から低い電圧（ローレベルＬ）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃの蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
このような光センサ回路にあっては、第１７図に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
トランジスタＱ１の対数動作としては、以下のとおりである。
いま、トランジスタＱ１のゲート電圧ＶＧを一定に固定して、トランジスタＱ１を弱反転状態で動作させると、入射光Ｌｓによって生じた電荷がトランジスタＱ１のサブスレッショルド領域でドレインＤに排出されるため、第１８図に示すように、完全な対数出力特性を示すようになる。
第１９図および第２０図は、そのときのトランジスタＱ１の入射光Ｌｓの光量に応じて生じた電荷ｑの流れによる動作状態をそれぞれ模擬的に示している。
このようなものでは、入射光量が少ない場合、トランジスタＱ１の抵抗値は対数的に上昇するために寄生容量Ｃの放電速度が遅くなり、残留電荷による容量性の残像が生じてしまう。その場合、暗い背景に動く輝点があると尾を引く現象が顕著となる。
第１８図の特性にあって、Ａは明から暗になったときに残像が生じやすい領域を示している。
そこで、光検知に先がけて、周期的にトランジスタＱ１のドレイン電圧ＶＤを定常よりも低い値に切り換えてフォトダイオードＰＤの寄生容量Ｃに電荷を注入させるようにすると、残留電荷の上に大量の新たな電荷が注入されることになる。
第２１図は、そのときのトランジスタＱ１における電荷ｑの流れによる動作状態を模擬的に示している。
そして、寄生容量Ｃに蓄積された残留電荷を放電させて初期化を行わせた後、ドレイン電圧ＶＤをもとの定常値に戻すと、その時点から直ちに入射光Ｌｓの光量に応じた電荷の蓄積が行われて、残像の発生が抑制されることになる。
そのとき、第１７図に示す特性にあって、入射光量の少ないＷＡの領域では対数特性が失われるが、残像が生ずることがなくなる。
第２２図は、本発明による光センサ回路の他の実施例を示している。
ここでは、ｎ−ＭＯＳ型のトランジスタＱ１〜Ｑ３を用いるようにしたものにあって、特にトランジスタＱ１にディプレッション型のものを使用するようにしている。
この場合には、トランジスタＱ１のゲート電圧ＶＧを零（アース電位）にしても同じ効果が得られる。また、ゲート電圧ＶＧの電源を設けなくともよくなる。
第２３図は、本発明による光センサ回路のさらに他の実施例を示している。
ここでは、ｎ−ＭＯＳ型のトランジスタＱ１〜Ｑ３を用いたうえで、増幅用のトランジスタＱ２のソースＳ側に出力用のトランジスタＱ３を設けて、トランジスタＱ３のオン時にトランジスタＱ２のドレインＤ側からセンサ信号を出力させるようにしている。
この場合、第１５図の構成によるものに比して、トランジスタＱ２を駆動する際に動作点の電位が高くなるが、ゲート電圧ＶＧおよびドレイン電圧ＶＤの電圧を上げることで対応できるようになる。
しかして、この場合にはフォトダイオードＰＤの充電電圧が上がり、そのために寄生容量Ｃが小さくなって応答性が良くなる。
第２４図は、第１５図の構成による光センサ回路における電圧信号Ｖｐｄ（トランジスタＱ２のゲート電圧）に対するセンサ信号の出力特性ａと、第２３図の構成による光センサ回路における電圧信号Ｖｐｄ（トランジスタＱ２のゲート電圧）に対するセンサ信号の出力特性ｂとをそれぞれ示している。
第２５図は本発明による光センサ回路のさらに他の実施例を示しており、ここでは第２３図に示す構成によるものにあって、特にトランジスタＱ１にデプレッション型のものを使用するようにしている。
この場合には、トランジスタＱ１のゲート電圧ＶＧを零（アース電位）にしても同じ効果が得られる。また、ゲート電圧ＶＧの電源を設けなくともよくなる。
第２６図は本発明による光センサ回路のさらに他の実施例を示しており、ここではトランジスタＱ１〜Ｑ３にｐ−ＭＯＳ型のものを使用するようにしている。
第２７図は本発明による光センサ回路のさらに他の実施例を示しており、ここでは第２６図に示す構成によるものにあって、特にトランジスタＱ１にデプレッション型のものを使用するようにしている。
この場合には、トランジスタＱ１のゲート電圧ＶＧを零（アース電位）にしても同じ効果が得られる。また、ゲート電圧ＶＧの電源を設けなくともよくなる。
第２８図は、本発明による光センサ回路のさらに他の実施例を示している。
ここでは、ｐ−ＭＯＳ型のトランジスタＱ１〜Ｑ３を用いたうえで、増幅用のトランジスタＱ２のソースＳ側に出力用のトランジスタＱ３を設けて、トランジスタＱ３のオン時にトランジスタＱ２のドレインＤ側からセンサ信号を出力させるようにしている。
この場合、第２６図の構成によるものに比して、トランジスタＱ２を駆動する際に動作点の電位が高くなるが、ゲート電圧ＶＧおよびドレイン電圧ＶＤの電圧を上げることで対応できるようになる。
しかして、この場合にはフォトダイオードＰＤの充電電圧が上がり、そのために寄生容量Ｃが小さくなって応答性が良くなる。
第２９図は、第２６図の構成による光センサ回路における電圧信号Ｖｐｄ（トランジスタＱ２のゲート電圧）に対するセンサ信号の出力特性ａ′と、第２８図の構成による光センサ回路における電圧信号Ｖｐｄ（トランジスタＱ２のゲート電圧）に対するセンサ信号の出力特性ｂ′とをそれぞれ示している。
第３０図は本発明による光センサ回路のさらに他の実施例を示しており、ここでは第２８図に示す構成によるものにあって、特にトランジスタＱ１にデプレッション型のものを使用するようにしている。
この場合には、トランジスタＱ１のゲート電圧ＶＧを零（アース電位）にしても同じ効果が得られる。また、ゲート電圧ＶＧの電源を設けなくともよくなる。
なお、電圧切換回路１におけるトランジスタＱ１のドレイン電圧ＶＤの切り換えは、この光センサ回路を画素に用いたイメージセンサの全体の制御を行うＥＣＵの制御下において行われることになる。
また、本発明は，光センサ回路を第３１図に示すように構成するようにしている。
その基本的な構成としては、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流を弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄをハイインピーダンスをもって増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号を出力するトランジスタＱ３とによって構成されている。
そして、このような光センサ回路にあって、本発明では、特に、フォトダイオードＰＤの寄生容量Ｃの充放電を行わせるスイッチング用のトランジスタＱ４を設けて、フォトダイオードＰＤによる光検知に先がけて、トランジスタＱ４をオン状態にして寄生容量Ｃに残留する電荷を排出させることによって初期化を行わせるようにしている。
第３２図は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光検知のタイミングを示している。初期化時に、トランジスタＱ４のスイッチング電圧Ｖｓｗをオン電圧にすることによりトランジスタＱ４をオン状態にして寄生容量Ｃに残留する電荷を排出させる期間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃにおける電荷の蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
このような光センサ回路にあっても、第１７図に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。
第３３図は、電荷の蓄積期間ＴにおけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示している。このとき、トランジスタＱ４のスイッチング電圧Ｖｓｗはオフ電圧となって、トランジスタＱ４はオフ状態になっている。
その際、トランジスタＱ４のオフ電圧Ｖｓｗ（ｏｆｆ）としては、第１のトランジスタのゲート電圧をＶＧ（Ｑ１）、その第１のトランジスタのスレッショルド電圧をＶｔｈ（Ｑ１）、第４のトランジスタのスレッショルド電圧をＶｔｈ（Ｑ４）としたとき、Ｖｓｗ（ｏｆｆ）≦ＶＧ（Ｑ１）−Ｖｔｈ（Ｑ１）−Ｖｔｈ（Ｑ４）によって与えられることになる。
いま、光検知に先がけて、トランジスタＱ４をオン状態にしてフォトダイオードＰＤの寄生容量Ｃに電荷を注入させるようにすると、残留電荷の上に大量の新たな電荷が注入されることになる。
第３４図は、そのときのトランジスタＱ１における電荷ｑの流れによる動作状態を模擬的に示している。
そして、寄生容量Ｃに残留する電荷を排出させて初期化を行わせた後、トランジスタＱ４をオフ状態に戻すと、その時点から直ちに入射光Ｌｓの光量に応じた電荷の蓄積が行われて、残像の発生が抑制されることになる。
その際、第１７図に示す特性にあって、入射光量の少ないＷＡの領域では対数特性が失われるが、残像が生ずることがなくなる。
このように、本発明によれば、フォトダイオードＰＤによる光検知に先がけてトランジスタＱ４をオン状態にすることにより寄生容量Ｃに残留する電荷を排出させて初期化を行わせた後、トランジスタＱ４をオフ状態に切り換えて光検知を行わせるように、トランジスタＱ４のオン、オフのスイッチング制御を行わせるだけで、残像の発生が抑制された光検知を行わせることができるようになる。
したがって、従来のように、電源電圧を低インピーダンスをもって段階的に切り換える電圧切換回路を設けて、初期化時にトランジスタＱ１のドレイン電圧ＶＤを光検知時の定常値よりも低い値に切り換えるようにする場合に比して、簡単な構成によって初期化を容易に行わせることができるようになる。
なお、トランジスタＱ４のオン、オフの切り換えは、この光センサ回路を画素に用いたイメージセンサの全体の制御を行うＥＣＵの制御下において行われることになる。
産業上の利用の可能性
本発明は、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成された光センサ回路において、予め光電変換素子の寄生容量に残留する電荷を排出させる初期設定手段を設けるようにしたもので、入射光量が急激に減少しても即座にそのときの入射光の光量に応じた電圧信号が得られるようになる。そして、この光センサ回路を画素単位としてイメージセンサを構成すれば、ダイナミックレンジが広く、入射光量が少ない場合でも残像を生ずることがない品質の良い画像を得ることができるようになる。
また、本発明は、入射光量に応じたセンサ電流を生ずる光電変換素子と、その光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換する第１のトランジスタと、その変換された電圧信号をハイインピーダンスをもって増幅する第２のトランジスタと、その増幅された電圧信号を選択的に出力させる第３のトランジスタと、光電変換素子による光検知に先がけてその寄生容量の残留電荷を放電させる初期化手段とによって光センサ回路を構成するようにしている。この光センサ回路を画素単位としてイメージセンサを構成すれば、ダイナミックレンジが広く、入射光量が少ない場合でも残像が生ずることがない品質の良い画像を得ることができるようになる。
さらに、本発明は、光検知時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ出力を生ずるようにした光センサ回路にあって、光電変換素子の寄生容量の充放電を行わせるスイッチング用のトランジスタを設けて、光電変換素子による光検知に先がけてそのスイッチング用トランジスタのオン、オフの切換えをなすだけの簡単な手段によって初期化を抑わせることができるようにしている。この光センサ回路を画素単位としてイメージセンサをすれば、ダイナミックレンジが広く、入射光量が少ない場合でも残像が生ずることがない品質の良い画像を得ることができるようになる。
【図面の簡単な説明】
第１図は、従来の光センサ回路を示す電気回路図である。
第２図は、第１図に示す光センサ回路の等価回路図である。
第３図は、本発明による光センサ回路の一実施例を示す電気回路図である。
第４図は、第３図に示す光センサ回路の等価回路図である。
第５図は、第３図に示す光センサ回路における各部信号のタイムチャートである。
第６図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第７図は、第６図に示す光センサ回路の等価回路図である。
第８図は、第６図に示す光センサ回路における各部信号のタイムチャートである。
第９図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第１０図は、第９図に示す光センサ回路の等価回路図である。
第１１図は、第９図に示す光センサ回路における各部信号のタイムチャートである。
第１２図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第１３図は、第１２図に示す光センサ回路の等価回路図である。
第１４図は、第１２図に示す光センサ回路における各部信号のタイムチャートである。
第１５図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第１６図は、第１５図に示す光センサ回路における各部信号のタイムチャートである。
第１７図は、第１５図に示す光センサ回路のセンサ電流に対する画信号の出力特性図である。
第１８図は、第１５図に示す光センサ回路における初期化を行わせないときの出力特性図である。
第１９図は、第１５図に示す光センサ回路における対数変換用のトランジスタの入射光量に応じた電荷の流れによる動作の一態様を模擬的に示す図である。
第２０図は、第１５図に示す光センサ回路における対数変換用のトランジスタの入射光量に応じた電荷の流れによる動作の他の態様を模擬的に示す図である。
第２１図は、第１５図に示す光センサ回路における対数変換用のトランジスタの初期化時における電荷の流れによる動作状態を模擬的に示す図である。
第２２図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第２３図は、本発明による光センサ回路のさらに他の実施例を示す電気回路図である。
第２４図は、第１５図に示す光センサ回路と第２３図に示す光センサ回路とにおける各対数変換された電圧信号に対するセンサ信号の出力特性をそれぞれ示す図である。
第２５図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第２６図は、本発明による光センサ回路のさらに他の実施例を示す電気回路図である。
第２７図は、本発明による光セソサ回路のさらに他の実施例を示す電気回路図である。
第２８図は、本発明による光センサ回路のさらに他の実施例を示す電気回路図である。
第２９図は、第２６図に示す光センサ回路と第２８図に示す光センサ回路とにおける各対数変換された電圧信号に対するセンサ信号の出力特性をそれぞれ示す図である。
第３０図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第３１図は、本発明による光センサ回路の他の実施例を示す電気回路図である。
第３２図は、第３１図に示す光センサ回路における各部信号のタイムチャートである。
第３３図は、第３１図に示す光センサ回路における対数特性変換用のトランジスタの入射光量に応じた電荷の流れによる動作状態を模擬的に示す図である。
第３４図は、第３１図に示す光センサ回路における初期化時における電荷の流れによる動作状態を模擬的に示す図である。
第３５図は、従来の光センサ回路を示す電気回路図である。
Claims (7)
- 入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成された光センサ回路において、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するトランジスタがｎ−ＭＯＳ型で、光電変換素子としてのフォトダイオードのアノード側がそのトランジスタのドレインとゲートとに接続されており、そのトランジスタのソース電圧を所定時間だけ定常よりも高い値に切り換えて光電変換素子の寄生容量に残留する電荷を排出させる初期設定手段を設けたことを特徴とする光センサ回路。
- 入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するＭＯＳ型トランジスタと、その電圧信号に応じて電荷を転送して出力させるＣＣＤとによって構成された光センサ回路において、入射光量に応じて光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換するトランジスタがゲート固定のｐ−ＭＯＳ型で、そのトランジスタのドレイン側に光電変換素子としてのフォトダイオードが接続されており、そのトランジスタのソース電圧を所定時間だけ定常よりも高い値に切り換えて光電変換素子の寄生容量に残留する電荷を排出させる初期設定手段を設けたことを特徴とする光センサ回路。
- 入射光量に応じたセンサ電流を生ずる光電変換素子と、その光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換する第１のトランジスタと、その変換された電圧信号をハイインピーダンスをもって増幅する第２のトランジスタと、その第２のトランジスタのソース側に接続され、オン時に第２のトランジスタのドレイン側から電圧信号を出力させる第３のトランジスタと、光電変換素子による光検知に先がけてその寄生容量の残留電荷を排出させる初期化手段とによって構成された光センサ回路。
- 光電変換素子がフォトダイオードからなることを特徴とする第６項の記載による光センサ回路。
- 第１のトランジスタ、第２のトランジスタおよび第３のトランジスタがＭＯＳ型トランジスタであることを特徴とする第６項の記載による光センサ回路。
- 初期化手段が、第１のトランジスタのドレイン電圧を制御する電圧制御手段であることを特徴とする第６項の記載による光センサ回路。
- 光検知時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ出力を生ずるようにした光センサ回路において、光電変換素子の寄生容量の充放電を行わせるスイッチング用のトランジスタを設けて、光電変換素子による光検知に先がけてそのスイッチング用のトランジスタをオン状態にして寄生容量に残留する電荷を排出させるようにし、スイッチング用のトランジスタのオフ電圧Ｖｓｗ（ｏｆｆ）が、対数特性変換用のトランジスタのゲート電圧をＶＧ（Ｑ１）、その対数特性変換用のトランジスタのスレッショルド電圧をＶｔｈ（Ｑ１）、スイッチング用のトランジスタのスレッショルド電圧をＶｔｈ（Ｑ４）としたとき、Ｖｓｗ（ｏｆｆ）≦ＶＧ（Ｑ１）−Ｖｔｈ（Ｑ１）−Ｖｔｈ（Ｑ４）によって与えられることを特徴とする光センサ回路。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116119 | 2001-03-09 | ||
| JP2001116117 | 2001-03-09 | ||
| JP2001116119 | 2001-03-09 | ||
| JP2001116117 | 2001-03-09 | ||
| JP2001180837 | 2001-05-11 | ||
| JP2001180837 | 2001-05-11 | ||
| PCT/JP2002/001908 WO2002073956A1 (en) | 2001-03-09 | 2002-03-01 | Optical sensor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002073956A1 JPWO2002073956A1 (ja) | 2004-07-08 |
| JP3861245B2 true JP3861245B2 (ja) | 2006-12-20 |
Family
ID=27346534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002571700A Expired - Fee Related JP3861245B2 (ja) | 2001-03-09 | 2002-03-01 | 光センサ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7486322B2 (ja) |
| JP (1) | JP3861245B2 (ja) |
| TW (1) | TW550944B (ja) |
| WO (1) | WO2002073956A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7443427B2 (en) * | 2002-08-23 | 2008-10-28 | Micron Technology, Inc. | Wide dynamic range linear-and-log active pixel |
| US7372495B2 (en) | 2002-08-23 | 2008-05-13 | Micron Technology, Inc. | CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics |
| JP3959381B2 (ja) | 2003-09-04 | 2007-08-15 | 株式会社東芝 | 半導体光センサ、及び、携帯端末 |
| WO2007135153A1 (en) * | 2006-05-23 | 2007-11-29 | Thomson Licensing | Image sensor circuit |
| JP4770618B2 (ja) * | 2006-07-18 | 2011-09-14 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
| US9200956B2 (en) * | 2010-06-27 | 2015-12-01 | Sri International | Readout transistor circuits for CMOS imagers |
| TWI485372B (zh) * | 2012-11-16 | 2015-05-21 | Au Optronics Corp | 光感測電路及光感測之控制方法 |
| JP6478669B2 (ja) | 2015-02-03 | 2019-03-06 | 株式会社東芝 | アクセスポイント位置最適化装置及び方法 |
| US11067439B2 (en) * | 2018-12-21 | 2021-07-20 | Omni Design Technologies Inc. | Photo receiver circuits |
| JP7386442B2 (ja) * | 2019-01-08 | 2023-11-27 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| CN113692613B (zh) * | 2019-04-18 | 2023-03-21 | 华为技术有限公司 | 像素电路和像素控制方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241575A (en) * | 1989-12-21 | 1993-08-31 | Minolta Camera Kabushiki Kaisha | Solid-state image sensing device providing a logarithmically proportional output signal |
| JP2836147B2 (ja) * | 1989-12-21 | 1998-12-14 | ミノルタ株式会社 | 光電変換装置 |
| JPH05219443A (ja) | 1992-02-05 | 1993-08-27 | Minolta Camera Co Ltd | 固体撮像装置 |
| JPH0746481A (ja) | 1993-07-29 | 1995-02-14 | Minolta Co Ltd | 固体撮像装置 |
| JPH11264761A (ja) * | 1998-03-18 | 1999-09-28 | Honda Motor Co Ltd | 光センサ回路およびこれを用いたイメージセンサ |
| JP2000196961A (ja) * | 1998-12-28 | 2000-07-14 | Canon Inc | 撮像装置 |
| US6967682B1 (en) * | 1999-03-29 | 2005-11-22 | Minolta Co., Ltd. | Photoelectric converting device |
| JP3278716B2 (ja) * | 1999-05-18 | 2002-04-30 | 本田技研工業株式会社 | 光センサ回路 |
| JP4300635B2 (ja) * | 1999-07-22 | 2009-07-22 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
| US6999122B1 (en) * | 1999-07-22 | 2006-02-14 | Minolta Co., Ltd. | Solid-state logarithmic image sensing device |
| US7030921B2 (en) * | 2000-02-01 | 2006-04-18 | Minolta Co., Ltd. | Solid-state image-sensing device |
| JP3493405B2 (ja) * | 2000-08-31 | 2004-02-03 | ミノルタ株式会社 | 固体撮像装置 |
| JP2002204398A (ja) * | 2000-10-05 | 2002-07-19 | Honda Motor Co Ltd | イメージセンサ |
-
2002
- 2002-02-20 TW TW091102876A patent/TW550944B/zh not_active IP Right Cessation
- 2002-03-01 WO PCT/JP2002/001908 patent/WO2002073956A1/ja active Application Filing
- 2002-03-01 JP JP2002571700A patent/JP3861245B2/ja not_active Expired - Fee Related
- 2002-03-01 US US10/471,522 patent/US7486322B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002073956A1 (en) | 2002-09-19 |
| US7486322B2 (en) | 2009-02-03 |
| TW550944B (en) | 2003-09-01 |
| JPWO2002073956A1 (ja) | 2004-07-08 |
| US20040149889A1 (en) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8987646B2 (en) | Pixel and method | |
| JP4308170B2 (ja) | イメージセンサ | |
| US20100019127A1 (en) | Solid-State Image Sensor and Signal Readout Method Thereof | |
| JP3278716B2 (ja) | 光センサ回路 | |
| JPH11214738A (ja) | 利得調整可能なアクティブ・ピクセル・センサ | |
| JP3861245B2 (ja) | 光センサ回路 | |
| JPH11264761A (ja) | 光センサ回路およびこれを用いたイメージセンサ | |
| JP5335318B2 (ja) | 光センサ、測定装置及びカメラシステム | |
| JP2002300476A (ja) | 撮像装置 | |
| US6831691B1 (en) | Solid-state image pickup device | |
| KR100423349B1 (ko) | 이미지 센서 | |
| US7696463B2 (en) | Photosensor circuit presenting linear and logarithimic output characteristics and image sensor using the same | |
| JPWO2007066762A1 (ja) | 固体撮像装置 | |
| JP2007096913A (ja) | 撮像デバイス回路、固体撮像装置、撮像デバイス回路の感度調整方法 | |
| JP4205717B2 (ja) | 光センサ回路およびイメージセンサ | |
| JP4420402B2 (ja) | 光センサ回路およびイメージセンサ | |
| JP2004048438A (ja) | 固体撮像装置 | |
| JP2000174247A (ja) | 固体撮像素子 | |
| JP2004525588A (ja) | 回路装置、画像センサ装置および方法 | |
| JP2002271698A (ja) | 光センサ回路 | |
| JP2003134397A (ja) | 光センサ回路 | |
| JP2003298941A (ja) | イメージセンサ | |
| JP3861239B2 (ja) | イメージセンサ | |
| KR100381330B1 (ko) | 씨모스 이미지 센서의 구동 방법 | |
| JPH04162885A (ja) | 固体撮像装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |