JP2000174247A

JP2000174247A - 固体撮像素子

Info

Publication number: JP2000174247A
Application number: JP10350012A
Authority: JP
Inventors: Tomoyuki Watabe; 知行渡部
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1998-12-09
Filing date: 1998-12-09
Publication date: 2000-06-23

Abstract

(57)【要約】（修正有）【課題】画素内の増幅トランジスタの閾値電圧のばら
つきの影響を、より一層低減し、固定パターンノイズ
を、より大幅に低減する。【解決手段】画素１０の受光部１をリーチスルー型の
ダイオードを含むものとし、画素１０内にリセットトラ
ンジスタ７，８を設ける。リセット時、リセットトラン
ジスタ７，８およびシャッタトランジスタ２をオンに
し、定電圧Ｖｒｅｆと増幅トランジスタ３の閾値電圧Ｖ
ｔｈとの和の電圧をフォトゲート２１に印加する。受光
後、ゲート電極２２に低電位のバイアス電圧を印加し、
シャッタトランジスタ２をオンにして、フォトゲート２
１に蓄積された光電荷をフォトゲート２１から排出し
て、シャッタトランジスタ２のソース領域を形成するｎ
＋層３５に転送し、Ｖｒｅｆ＋Ｖｔｈ＋ΔＶで表される
電圧を得る。読み出し時、スイッチングトランジスタ４
をオンにし、Ｖｔｈが差し引かれた電圧Ｖｏｕｔ＝Ｖｒ
ｅｆ＋ΔＶを取り出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＭＯＳ型の固
体撮像素子などの、増幅型の固体撮像素子に関する。

【０００２】

【従来の技術】撮像装置やイメージセンサなどに用いら
れる固体撮像素子としては、ＣＣＤを用いたものなど、
各種のものが考えられているが、最近、ＣＭＯＳ型の固
体撮像素子などの、増幅型の固体撮像素子が研究されて
いる。

【０００３】例えば、文献「日経マイクロデバイス、１
９９７年７月号、第１２０〜１２５頁、復活に賭けるＭ
ＯＳ型固体撮像素子」には、第１２４頁の図８（ｃ）に
「アクティブ方式（フォト・ゲート型）」として、図８
に示すようなＣＭＯＳ型の固体撮像素子の画素構造が示
されている。

【０００４】ただし、図８では、文献の転送ゲートを、
実用上の呼称であるシャッタトランジスタとして示し、
文献の選択回路のうちの上側のトランジスタは、増幅素
子として機能するので、増幅トランジスタとして示し、
選択回路のうちの下側のトランジスタは、スイッチング
素子として機能するので、スイッチングトランジスタと
して示し、文献のリセット・ゲートは、リセットトラン
ジスタとして示し、それぞれに符号を付した。

【０００５】このフォトゲート型では、受光部１は、ｐ
−半導体基板上に形成されたフォトゲート２１およびシ
ャッタトランジスタ２からなる。フォトゲート２１は、
透明絶縁膜を介して形成された透明電極からなるゲート
電極２２を有する。シャッタトランジスタ２は、フォト
ゲート２１と連結して形成されたｎ型のＭＯＳトランジ
スタである。

【０００６】受光部１の一端は、接地電位などの所定電
位Ｖｐｏの点に接続する。受光部１の、出力電圧Ｖｐｄ
が得られる他端は、増幅トランジスタ３のゲートに接続
する。

【０００７】受光時には、シャッタトランジスタ２はオ
フにされ、フォトゲート２１は逆バイアスされて、ゲー
ト電極２２の下側に空乏層が形成され、受光量に応じた
数の光電荷が、この空乏層に蓄積される。

【０００８】次に、受光後の所望のタイミングでの転送
時に、ゲート電極２２に低電位のバイアス電圧が印加さ
れるとともに、シャッタトランジスタ２がオンにされ
て、フォトゲート２１に蓄積された光電荷が排出され
る。排出された光電荷は、シャッタトランジスタ２を介
して、シャッタトランジスタ２のソース領域を形成する
図の右側の拡散層に転送され、その光電荷によって、受
光部１の出力電圧Ｖｐｄが生成される。このとき、増幅
トランジスタ３のゲート電圧は、受光部１の出力電圧Ｖ
ｐｄと等しくなる。

【０００９】そして、増幅トランジスタ３はソースフォ
ロワ回路として働くので、増幅トランジスタ３のソース
電圧は、ゲート電圧から増幅トランジスタ３のゲート・
ソース間の閾値電圧Ｖｔｈを差し引いた電圧、Ｖｐｄ−
Ｖｔｈとなり、このソース電圧が、スイッチングトラン
ジスタ４を介して、画素１０の出力端子に読み出され
る。

【００１０】したがって、スイッチングトランジスタ４
のわずかなオン電圧を無視すれば、画素１０の出力電圧
Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｐｄ−Ｖｔｈ …（１）となる。

【００１１】シャッタトランジスタ２をオンにすること
による光電荷の転送、およびスイッチングトランジスタ
４をオンにすることによる出力電圧Ｖｏｕｔの読み出し
は、一般にＸＹマトリックス状のスキャナ回路によって
行う。

【００１２】リセットトランジスタ５は、フォトゲート
２１に蓄積された電荷を定期的に排出して、受光部１の
出力電圧Ｖｐｄを所定電位にリセットするためのもの
で、この例では所定電位として電源電圧ＶＤＤが用いら
れる。リセット時には、シャッタトランジスタ２および
リセットトランジスタ５をオンにし、これによって、受
光部１のフォトゲート２１下の半導体の電圧、出力電圧
Ｖｐｄ、および増幅トランジスタ３のゲート電圧を所定
電位、この例では電源電圧ＶＤＤにリセットする。

【００１３】図９は、上記文献の図８（ｂ）に「アクテ
ィブ方式（フォト・ダイオード型）」として示された画
素構造を示す。各素子には、図８と同様の呼称および符
号を付した。

【００１４】このフォトダイオード型では、受光部１
は、ｐ−半導体基板とその上に形成されたｎ＋層とから
なるフォトダイオード２３によって構成される。シャッ
タトランジスタは形成されていない。

【００１５】受光部１の一端は、接地電位などの所定電
位Ｖｐｏの点に接続する。受光部１の、出力電圧Ｖｐｄ
が得られる他端は、増幅トランジスタ３のゲートに接続
する。

【００１６】受光時には、フォトダイオード２３は逆バ
イアスされて、フォトダイオード２３に空乏層が形成さ
れ、受光量に応じた数の光電荷が、この空乏層に蓄積さ
れる。そして、この光電荷によって、受光部１の出力電
圧Ｖｐｄが生成され、増幅トランジスタ３のゲートに印
加される。

【００１７】図８のフォトゲート型と同様に、増幅トラ
ンジスタ３はソースフォロワ回路として働くので、増幅
トランジスタ３のソース電圧は、Ｖｐｄ−Ｖｔｈとな
り、このソース電圧が、スイッチングトランジスタ４を
介して、画素１０の出力端子に読み出される。

【００１８】この場合、光電荷は、受光量に応じて時間
とともに蓄積されていく。したがって、受光部１の出力
電圧Ｖｐｄも、受光量に応じて時間とともに変化する。
そのため、画素１０からの出力電圧Ｖｏｕｔの読み出し
は、リセット時から受光を始めて、所望の受光時間が経
過した時点でスイッチングトランジスタ４をオンにする
ことによって行う。

【００１９】リセット時には、リセットトランジスタ５
をオンにして、フォトダイオード２３の電圧、および増
幅トランジスタ３のゲート電圧を所定電位、この例では
電源電圧ＶＤＤにリセットする。

【００２０】スイッチングトランジスタ４をオンにする
ことによる出力電圧Ｖｏｕｔの読み出しは、ＸＹマトリ
ックス状のスキャナ回路などによって行う。

【００２１】以上のようにフォトダイオード２３とフォ
トゲート２１との違いはあるが、図９のフォトダイオー
ド型でも、画素１０の出力電圧Ｖｏｕｔは、式（１）で
表される。

【００２２】上記文献に示された以上の固体撮像素子の
特長は、第１に、増幅トランジスタ３で増幅した信号を
読み出すので、高感度である。第２に、ＣＭＯＳ回路を
用いる場合には、低消費電力である。標準的なＣＭＯＳ
型の固体撮像素子は、ＣＣＤ固体撮像素子に比べて、消
費電力が約１／１０である。第３に、標準的なＣＭＯＳ
プロセスを使用する場合には、ＣＣＤ固体撮像素子のよ
うに専用プロセスを要しないので、低コストである。

【００２３】第４に、ランダムアクセスが可能である。
この固体撮像素子では、受光部１の電荷を取り出さない
ので、画素１０から出力電圧Ｖｏｕｔを読み出しても、
受光部１の出力電圧Ｖｐｄは変化しない。したがって、
一度形成した画像を損なわずに、画像を何度でも読み出
すことができる。そのため、任意のアドレスをランダム
にアクセスして読み出すことができる。

【００２４】第５に、シャッタトランジスタ（転送ゲー
ト）２を設ける場合には、シャッタ時間を変化させるこ
とができる。すなわち、シャッタトランジスタ２を所望
のタイミングで短時間、オンにすることによって、受光
部１の出力電圧Ｖｐｄを、増幅トランジスタ３のゲート
容量に蓄積し、保持しておくことができ、上記のオン時
間のタイミングを制御すれば、シャッタ時間を変えるこ
とができる。

【００２５】

【発明が解決しようとする課題】しかしながら、この従
来の固体撮像素子は、画素１０の出力電圧Ｖｏｕｔが、
式（１）で表されるようにＶｐｄ−Ｖｔｈとなり、画素
１０の出力電圧Ｖｏｕｔに、増幅トランジスタ３の閾値
電圧Ｖｔｈが、そのまま現れる。そのため、画素１０の
出力電圧Ｖｏｕｔを、そのまま出力信号として取り出す
場合には、画素１０ごとの増幅トランジスタ３の閾値電
圧Ｖｔｈのばらつきが、そのまま固定パターンノイズ
（ＦＰＮ）となる欠点がある。

【００２６】しかも、ＭＯＳトランジスタの閾値電圧Ｖ
ｔｈは、素子ごとのばらつきが大きく、一般的なＣＭＯ
Ｓプロセスでは、素子ごとのばらつきが１０ｍＶｐｐ以
上となることも多い。すなわち、従来のＣＭＯＳ型の固
体撮像素子では、固定パターンノイズが１０ｍＶｐｐ以
上となることも多い。高画質を得るには、固定パターン
ノイズは１〜２ｍＶｐｐ程度以下が望ましいので、従来
のＣＭＯＳ型の固体撮像素子で、画素１０の出力電圧Ｖ
ｏｕｔを、そのまま出力信号として取り出すと、非常に
低画質となる問題がある。

【００２７】そこで、発明者は先に、画素の出力電圧
を、そのまま出力信号として取り出す場合でも、固定パ
ターンノイズを著しく低減することができる固体撮像素
子を発明し、特願平１０−７５２１６号（整理番号ＦＮ
９８−００００５、平成１０年３月２４日出願）によっ
て提案した。

【００２８】この先願の発明は、画素構造を工夫するこ
とによって、それぞれの画素の出力電圧Ｖｏｕｔとし
て、その画素内の増幅トランジスタの閾値電圧Ｖｔｈを
含まない電圧が得られるようにし、画素ごとの増幅トラ
ンジスタの閾値電圧Ｖｔｈのばらつきが、本質的に固定
パターンノイズとならないようにしたものである。

【００２９】図１０に、先願の発明の固体撮像素子の一
例の画素構造を示し、受光部を素子断面およびエネルギ
ーバンド構造として模式的に示し、その他の部分を回路
記号によって示したものである。

【００３０】受光部１は、図の例ではフォトダイオード
２３とシャッタトランジスタ２を合わせたものとした
が、フォトダイオードに限らず、フォトゲートなど、受
光により電荷を蓄積し、光起電力を発生するものであれ
ばよい。シャッタトランジスタ２は必須ではないが、こ
れを設ける場合には、上述したようにシャッタ時間を可
変にすることができる。

【００３１】受光部１の一端は、接地電位などの所定電
位Ｖｐｏの点に接続する。受光部１の、出力電圧Ｖｐｄ
が得られる他端は、増幅トランジスタ３のゲートに接続
し、シャッタトランジスタ２のゲートに、シャッタ制御
信号φｓｈｕｔｔｅｒを供給する。

【００３２】また、増幅トランジスタ３のソースに、ス
イッチングトランジスタ４のドレインを接続し、増幅ト
ランジスタ３のドレインに、画素外部の定電流源６か
ら、定電流の参照電流Ｉｒｅｆを供給し、スイッチング
トランジスタ４のゲートに、読み出し制御信号φｒｏｗ
を供給する。

【００３３】さらに、リセットトランジスタ７のドレイ
ンを、増幅トランジスタ３のドレインに接続し、リセッ
トトランジスタ７のソースを、増幅トランジスタ３のゲ
ートに接続し、リセットトランジスタ８のドレインを、
増幅トランジスタ３のソースに接続し、リセットトラン
ジスタ８のソースに、所定の定電圧である参照電圧Ｖｒ
ｅｆを供給し、リセットトランジスタ７および８のゲー
トに、リセット制御信号φｒｅｓｅｔを供給する。

【００３４】そして、図では省略したが、画素外部にお
いて、スイッチングトランジスタ４のソースに負荷を接
続して、スイッチングトランジスタ４のソースから、画
素１０の出力電圧Ｖｏｕｔを取り出す。

【００３５】この画素構造の固体撮像素子は、（１）受
光部１のリセット、（２）受光部１での受光、（３）受
光部１から増幅トランジスタ３への電圧転送、（４）画
素１０からの出力電圧Ｖｏｕｔの読み出し、というシー
ケンスによって駆動する。

【００３６】まず、リセット時には、リセット制御信号
φｒｅｓｅｔおよびシャッタ制御信号φｓｈｕｔｔｅｒ
を高レベルにして、リセットトランジスタ７，８および
シャッタトランジスタ２をオンにし、読み出し制御信号
φｒｏｗを低レベルにして、スイッチングトランジスタ
４はオフにする。

【００３７】このとき、受光部１のフォトダイオード２
３を回路記号で示し、オフにされたスイッチングトラン
ジスタ４を省略し、オンにされたシャッタトランジスタ
２およびリセットトランジスタ７，８のドレイン・ソー
スを短絡して示すと、画素１０は、図１１（Ａ）の等価
回路のようになる。

【００３８】図１１（Ａ）から、より明らかなように、
リセット時、定電流源６からの参照電流Ｉｒｅｆが、増
幅トランジスタ３のドレイン・ソースに流れ、図１１
（Ａ）では短絡して示したリセットトランジスタ８のド
レイン・ソースに流れて、参照電圧Ｖｒｅｆが与えられ
るラインを通じて画素外部に流出する。

【００３９】したがって、増幅トランジスタ３のゲート
・ソース間の電圧Ｖｔｈは、増幅トランジスタ３のドレ
イン・ソースに流れる電流が参照電流Ｉｒｅｆと等しく
なるときの電圧値に定まり、受光部１のフォトダイオー
ド２３の電圧Ｖｐｄ１は、これをＶｒｅｓｅｔとする
と、に定まる。

【００４０】すなわち、受光部１のフォトダイオード２
３には、所定の定電圧である参照電圧Ｖｒｅｆと増幅ト
ランジスタ３のゲート・ソース間の電圧Ｖｔｈとの和の
電圧Ｖｒｅｓｅｔが、リセット電圧として印加されるこ
とになる。

【００４１】この場合、増幅トランジスタ３のドレイン
電流が、定電流源６によってＩｒｅｆに定められ、これ
によって、増幅トランジスタ３のゲート・ソース間の電
圧Ｖｔｈが、ドレイン電流Ｉｒｅｆを生じるような電圧
に定められるので、増幅トランジスタ３のゲート・ソー
ス間の電圧Ｖｔｈとしては、ドレイン電流Ｉｒｅｆに対
応するような閾値電圧を生じる。

【００４２】したがって、上記のリセット電圧Ｖｒｅｓ
ｅｔは、所定の定電圧である参照電圧Ｖｒｅｆと増幅ト
ランジスタ３のゲート・ソース間の閾値電圧Ｖｔｈとの
和となり、増幅トランジスタ３の閾値電圧Ｖｔｈが、リ
セット電圧Ｖｒｅｓｅｔ中に、すなわち受光部１のフォ
トダイオード２３の電圧Ｖｐｄ１中に保存されるように
なる。

【００４３】次に、受光時には、リセット制御信号φｒ
ｅｓｅｔ、シャッタ制御信号φｓｈｕｔｔｅｒおよび読
み出し制御信号φｒｏｗを、すべて低レベルにして、リ
セットトランジスタ７，８、シャッタトランジスタ２お
よびスイッチングトランジスタ４を、すべてオフにす
る。

【００４４】したがって、リセット後、所望の受光時間
だけ経過した後の、受光部１のフォトダイオード２３の
電圧Ｖｐｄ２は、で表されるように、上記のリセット電圧Ｖｒｅｓｅｔ
に、受光による電圧変化分ΔＶが加わった電圧となる。
したがって、増幅トランジスタ３の閾値電圧Ｖｔｈは、
受光後のフォトダイオード２３の電圧Ｖｐｄ２中にも保
存されるようになる。

【００４５】次に、転送時には、シャッタ制御信号φｓ
ｈｕｔｔｅｒを高レベルにして、シャッタトランジスタ
２をオンにし、リセット制御信号φｒｅｓｅｔおよび読
み出し制御信号φｒｏｗを低レベルにして、リセットト
ランジスタ７，８およびスイッチングトランジスタ４は
オフにする。

【００４６】すなわち、リセット後、所望の受光時間だ
け経過した後の、所定の時間だけ、シャッタトランジス
タ２をオンにする。これによって、所望の時点での受光
部１のフォトダイオード２３の電圧が、増幅トランジス
タ３のゲートに印加される。すなわち、式（３）で定ま
る、受光後のフォトダイオード２３の電圧Ｖｐｄ２が、
増幅トランジスタ３のゲート電圧となる。

【００４７】その後、シャッタトランジスタ２をオフに
する。このとき、増幅トランジスタ３のゲート電圧は、
受光後のフォトダイオード２３の電圧Ｖｐｄ２のまま、
増幅トランジスタ３のゲート容量に保持される。

【００４８】次に、読み出し時には、読み出し制御信号
φｒｏｗを高レベルにして、スイッチングトランジスタ
４をオンにし、リセット制御信号φｒｅｓｅｔおよびシ
ャッタ制御信号φｓｈｕｔｔｅｒを低レベルにして、リ
セットトランジスタ７，８およびシャッタトランジスタ
２はオフにする。

【００４９】このとき、受光部１のフォトダイオード２
３を回路記号で示し、オフにされたリセットトランジス
タ７，８を省略し、オフにされたシャッタトランジスタ
２をスイッチの記号で示し、オンにされたスイッチング
トランジスタ４のドレイン・ソースを短絡して示すと、
画素１０は、図１１（Ｂ）の等価回路のようになる。容
量Ｃｇは、上述した増幅トランジスタ３のゲート容量で
ある。

【００５０】ただし、ゲート容量Ｃｇは、増幅トランジ
スタ３のゲート・ソース間の容量のほかに、増幅トラン
ジスタ３のゲートに接続された、それぞれの拡散層の容
量を合わせた値になる。また、転送電荷を蓄積するため
に、さらに大きい容量が必要な場合には、容量素子を追
加してもよい。ゲート容量Ｃｇは、これらの容量の合計
を一括して表現したものである。

【００５１】図１１（Ｂ）に示すように、読み出し時、
受光後のフォトダイオード２３の電圧Ｖｐｄ２が、増幅
トランジスタ３のゲート容量Ｃｇに保持されており、定
電流源６からの参照電流Ｉｒｅｆは、増幅トランジスタ
３のドレイン・ソースに流れ、図１１（Ｂ）では短絡し
て示したスイッチングトランジスタ４のドレイン・ソー
スに流れて、出力電圧Ｖｏｕｔが取り出されるラインを
通じて画素外部の負荷に流出する。

【００５２】したがって、画素１０の出力電圧Ｖｏｕｔ
として、Ｖｏｕｔ＝Ｖｐｄ２−Ｖｔｈ …（４）で表されるように、増幅トランジスタ３のゲート電圧Ｖ
ｐｄ２から、増幅トランジスタ３のゲート・ソース間の
電圧Ｖｔｈが差し引かれた電圧が得られる。

【００５３】この場合の増幅トランジスタ３のゲート・
ソース間の電圧Ｖｔｈも、増幅トランジスタ３のドレイ
ン電流がＩｒｅｆになるときの閾値電圧であり、式
（３）中のＶｔｈと同じ値となる。

【００５４】そして、増幅トランジスタ３のゲート電圧
Ｖｐｄ２は、式（３）で表されるので、式（４）のＶｐ
ｄ２に式（３）を代入すると、画素１０の出力電圧Ｖｏ
ｕｔは、となる。すなわち、増幅トランジスタ３の閾値電圧Ｖｔ
ｈは、キャンセルされて、画素１０の出力電圧Ｖｏｕｔ
には全く現れない。

【００５５】図１２は、この先願の発明の固体撮像素子
の一例の画素および画素周辺の接続関係を示し、図１３
は、その全体構成を示す。図１３に示すように、画素１
０は、垂直方向にｍ行に渡り、水平方向にｎ列に渡るよ
うに、マトリックス状に複数配列形成する。

【００５６】図１２または図１３に示すように、各画素
１０の受光部１の一端は、所定電位Ｖｐｏが与えられる
ライン１１、例えば接地ラインに接続し、各画素１０の
シャッタトランジスタ２のゲートは、行ごとに共通に、
シャッタ制御信号φｓｈｕｔｔｅｒ１〜φｓｈｕｔｔｅ
ｒｍが供給されるシャッタ制御ライン１２に接続し、各
画素１０のリセットトランジスタ７および８のゲート
は、行ごとに共通に、リセット制御信号φｒｅｓｅｔ１
〜φｒｅｓｅｔｍが供給されるリセット制御ライン１３
に接続し、各画素１０のスイッチングトランジスタ４の
ゲートは、行ごとに共通に、読み出し制御信号φｒｏｗ
１〜φｒｏｗｍが供給される読み出し制御ライン１５に
接続し、垂直スキャナ回路１７によって、制御ライン１
２，１３，１５を選択制御する。

【００５７】また、各画素１０のリセットトランジスタ
８のソースは、列ごとに共通に、参照電圧Ｖｒｅｆが供
給されるライン１４に接続し、各画素１０の増幅トラン
ジスタ３およびリセットトランジスタ７のドレインは、
列ごとに共通に、参照電流Ｉｒｅｆが供給される定電流
源６に接続し、各画素１０のスイッチングトランジスタ
４のソースは、列ごとに共通に、出力電圧Ｖｏｕｔ１〜
Ｖｏｕｔｎを取り出す出力ライン１６に接続し、水平ス
キャナ回路１８によって、出力ライン１６を選択して、
出力電圧Ｖｏｕｔ１〜Ｖｏｕｔｎを取り出す。水平スキ
ャナ回路１８から取り出された出力電圧Ｖｏｕｔ１〜Ｖ
ｏｕｔｎは、増幅器１９によって増幅されて、固体撮像
素子の出力として取り出される。

【００５８】垂直スキャナ回路１７によって制御ライン
１２，１３，１５を選択し、水平スキャナ回路１８によ
って出力ライン１６を選択することによって、所望のア
ドレスの画素の出力電圧を外部に取り出すことができ
る。

【００５９】上述した先願の発明によれば、画素１０の
出力電圧Ｖｏｕｔとして、その画素１０内の増幅トラン
ジスタ３の閾値電圧Ｖｔｈを含まない出力電圧が得られ
るので、画素１０ごとの増幅トランジスタ３の閾値電圧
Ｖｔｈのばらつきが、本質的に固定パターンノイズとな
らず、画素１０の出力電圧Ｖｏｕｔを、そのまま出力信
号として取り出す場合でも、固定パターンノイズを著し
く低減することができる。

【００６０】また、このように画素１０の出力電圧Ｖｏ
ｕｔを１回だけ読み出して、そのまま出力信号とするこ
とができるので、従来考えられているような、画素の出
力電圧を複数回読み出し、画素外部の読み出し回路によ
って、画素の出力電圧に含まれる、画素内の増幅トラン
ジスタの閾値電圧をキャンセルする読み出し方式に比べ
て、読み出し回路を著しく簡単に構成することができる
とともに、固体撮像素子を高速で駆動することができ
る。

【００６１】しかも、そのためのリセット回路も、それ
ぞれの画素１０内には２つのリセットトランジスタ７，
８を設けるだけでよく、簡単かつ容易に実現することが
できる。

【００６２】さらに、上述したＣＭＯＳ型の固体撮像素
子の特長である、高感度、低消費電力、低コスト、ラン
ダムアクセス可能、シャッタ時間可変という利点を、そ
のまま維持することができる。

【００６３】発明者は、さらに、図８または図９に示し
たような従来の固体撮像素子、および図１０に示したよ
うな先願の発明の固体撮像素子について、アナログ回路
シミュレータを用いて、動作シミュレーションを行っ
た。

【００６４】従来の固体撮像素子としては、図８または
図９の画素構造において、受光部１を図１０のようにフ
ォトダイオード２３とシャッタトランジスタ２による構
成の受光部に置き換えたものを用い、先願の発明の固体
撮像素子としては、図１０の画素構造において、受光部
１を同図のようにフォトダイオード２３とシャッタトラ
ンジスタ２による構成としたものを用いた。そのほか、
トランジスタの定数などの条件も、両者で同じにした。

【００６５】これら２つの固体撮像素子につき、増幅ト
ランジスタ３の閾値電圧Ｖｔｈを、中心値１．５Ｖ、上
限値１．５１５Ｖ、下限値１．４８５Ｖの３通りに変化
させて、シミュレーションを行った。すなわち、増幅ト
ランジスタ３の閾値電圧Ｖｔｈが、比較的大きなばらつ
き幅である３０ｍＶｐｐ（±１５ｍＶ）で変化した場合
の、画素１０の出力電圧Ｖｏｕｔの変化幅をシミュレー
トした。

【００６６】その結果、従来の固体撮像素子について
は、画素１０の出力電圧Ｖｏｕｔの変化幅は、約３０ｍ
Ｖｐｐであって、増幅トランジスタ３の閾値電圧Ｖｔｈ
の変化が、そのまま画素１０の出力電圧Ｖｏｕｔに現れ
ることを確認した。

【００６７】これに対して、先願の発明の固体撮像素子
については、画素１０の出力電圧Ｖｏｕｔの変化幅は、
約４ｍＶｐｐであって、増幅トランジスタ３の閾値電圧
Ｖｔｈの変化幅３０ｍＶｐｐの約１／８に低減された。
このように、先願の発明によれば、増幅トランジスタ３
の閾値電圧Ｖｔｈのばらつきによる画素１０の出力電圧
Ｖｏｕｔのばらつきを著しく低減できることを、シミュ
レーションによって確認できた。

【００６８】しかし、この先願の発明の約４ｍＶｐｐと
いう変化（ばらつき）は、従来の約３０ｍＶｐｐという
変化（ばらつき）に比べれば、著しく小さいものの、高
画質が得られる１〜２ｍＶｐｐ程度以下に比べると、な
お大きい。

【００６９】そこで、先願の発明において、画素１０の
出力電圧Ｖｏｕｔに約４ｍＶｐｐという変化（ばらつ
き）が残存する理由を検討したところ、次のことがわか
った。

【００７０】先願の発明の図１０の例では、リセット時
に受光部１のフォトダイオード２３に印加される電圧Ｖ
ｒｅｓｅｔが、式（２）に示したように、所定の定電圧
Ｖｒｅｆに増幅トランジスタ３の閾値電圧Ｖｔｈを加え
た電圧となる。このため、閾値電圧Ｖｔｈが画素１０ご
とにばらつくと、リセット電圧Ｖｒｅｓｅｔが画素１０
ごとに閾値電圧Ｖｔｈのばらつき分だけばらつく。すな
わち、リセット時のフォトダイオード２３の逆バイアス
電圧が、画素１０ごとに閾値電圧Ｖｔｈのばらつき分だ
けばらつく。

【００７１】そして、一般にｐｎ接合ダイオードでは、
接合容量の値は、逆バイアス電圧の−１／２乗などのバ
イアス電圧依存性を有するので、閾値電圧Ｖｔｈのばら
つきによってリセット時のフォトダイオード２３の逆バ
イアス電圧がばらつくと、リセット時のフォトダイオー
ド２３の容量値もばらつく。

【００７２】このようにリセット時、受光部１のフォト
ダイオード２３には画素１０ごとに若干異なる値の容量
が形成されるので、これに受光時、受光によって同一量
の光電荷が蓄積されても、電圧の変化量が画素１０ごと
に若干異なるようになる。そして、この電圧の変化量
が、受光による電圧変化分ΔＶとなり、正味の出力電圧
として画素１０の出力電圧Ｖｏｕｔに現れるため、上述
したように画素１０の出力電圧Ｖｏｕｔが４ｍＶｐｐ程
度ばらつく。

【００７３】すなわち、先願の発明では、式（５）に示
したように閾値電圧Ｖｔｈそのものはキャンセルされる
が、受光による電圧変化分ΔＶに閾値電圧Ｖｔｈのばら
つきの影響が現れるため、画素１０の出力電圧Ｖｏｕｔ
に４ｍＶｐｐ程度のばらつきが残存する。

【００７４】そこで、この発明は、先願の発明をさらに
改善して、画素内の増幅トランジスタの閾値電圧のばら
つきの影響を、より一層低減し、画素の出力電圧を、そ
のまま出力信号として取り出す場合でも、固定パターン
ノイズを、より大幅に低減することができるようにした
ものである。

【００７５】

【課題を解決するための手段】この発明では、複数の画
素を備え、それぞれの画素ごとに、受光部の出力電圧が
増幅トランジスタのゲート・ソース間を介して画素外部
に読み出される固体撮像素子において、それぞれの画素
の上記受光部を、リーチスルー型のダイオードを含んで
形成するとともに、それぞれの画素内に、所定の定電圧
と、その画素内の上記増幅トランジスタのゲート・ソー
ス間の閾値電圧との和を、リセット電圧として、その画
素内の上記受光部に印加するリセット回路を設ける。

【００７６】

【作用】上記のように、この発明では、受光部の出力電
圧が増幅トランジスタのゲート・ソース間を介して画素
外部に読み出される固体撮像素子の、それぞれの画素の
受光部を、リーチスルー型のダイオードを含んで形成す
る。所定の定電圧と、その画素内の増幅トランジスタの
ゲート・ソース間の閾値電圧との和を、リセット電圧と
して、その画素内の受光部に印加する点は、先願の発明
と同じである。

【００７７】リーチスルー型のダイオードは、例えば、
図１のＡ−Ａ’断面での構造および図２（Ａ）のプロフ
ァイルに示すように、ｎ＋層とｐ−層とによってｎ＋ｐ
−接合が形成され、かつ、そのｐ−層の、ｎ＋ｐ−接合
とは反対側の位置にｐ＋層が形成されて、ｐ−層の厚み
が小さくされたものである。

【００７８】すなわち、リーチスルー型のダイオードを
定義すれば、リーチスルー型のダイオードとは、半導体
異種接合を形成する２つの半導体層のうちの低濃度側の
半導体層の、上記接合とは反対側の位置に、その低濃度
側の半導体層と同型の、高濃度の半導体層が連続して形
成され、使用条件の範囲の逆バイアス電圧が印加された
ときに上記低濃度側の半導体層が十分厚い場合に形成さ
れる空乏層の厚みより、上記低濃度側の半導体層の厚み
が小さくされたものである。

【００７９】リーチスルー型のダイオードでは、逆バイ
アス電圧印加時の空乏層の厚みは、低濃度側の半導体層
の厚みにほぼ等しくなって、逆バイアス電圧が変化して
も、ほとんど変化しない。したがって、空乏層の厚みで
決まる接合容量の値も、逆バイアス電圧によって、ほと
んど変化しない。すなわち、リーチスルー型のダイオー
ドは、通常のｐｎ接合ダイオードに比べて、逆バイアス
電圧が変化したときの容量の変化が大幅に低減する。

【００８０】そのため、それぞれの画素の受光部をリー
チスルー型のダイオードを含んで形成した、この発明の
固体撮像素子においては、リセット時、上述したように
リセット電圧Ｖｒｅｓｅｔが増幅トランジスタの閾値電
圧Ｖｔｈのばらつきによって画素ごとにばらついても、
受光部の容量のばらつきは大幅に低減され、その後の受
光によって同一量の光電荷が蓄積されたときの電圧の変
化量、すなわち受光による電圧変化分ΔＶのばらつきも
大幅に低減される。したがって、画素の出力電圧Ｖｏｕ
ｔのばらつきも大幅に低減される。

【００８１】このように、この発明によれば、画素内の
増幅トランジスタの閾値電圧Ｖｔｈのばらつきの影響
を、先願の発明に比べて、より一層低減することがで
き、画素の出力電圧を、そのまま出力信号として取り出
す場合でも、固定パターンノイズを、先願の発明に比べ
て、より大幅に低減することができる。したがって、読
み出し回路を著しく簡単に構成することができるととも
に、固体撮像素子を高速で駆動することができる。

【００８２】

【発明の実施の形態】〔第１の実施形態〕図１は、この
発明の固体撮像素子の第１の実施形態の画素構造を示
し、受光部を素子断面によって示し、その他の部分を回
路記号によって示したものである。

【００８３】この実施形態は、ＣＭＯＳ型の固体撮像素
子とするとともに、それぞれの画素１０の受光部１を、
フォトゲート２１とシャッタトランジスタ２によって構
成した場合である。受光部１以外の画素構造は、先願の
発明の図１０の例と同じで、増幅トランジスタ３、スイ
ッチングトランジスタ４、および２つのリセットトラン
ジスタ７，８を有する。

【００８４】受光部１は、半導体基板３１上にｐ＋層３
２を形成し、ｐ＋層３２上にｐ−層３３を形成し、ｐ−
層３３上にｎ＋層３４および３５を形成し、ｎ＋層３４
の片側において、ｐ−層３３上に透明絶縁膜を介して透
明電極からなるゲート電極２２を形成し、ｎ＋層３４と
ｎ＋層３５との間において、ｐ−層３３上に絶縁膜を介
して電極を形成して、フォトゲート２１およびシャッタ
トランジスタ２を形成し、ｎ＋層３４、その直下のｐ−
層３３、その直下のｐ＋層３２の部分、および、ｎ＋層
３５、その直下のｐ−層３３、その直下のｐ＋層３２の
部分を、それぞれリーチスルー型のダイオードとしたも
のである。

【００８５】この受光部１のＡ−Ａ’断面での不純物濃
度および電界のプロファイルを、図１中の左側、および
図２（Ａ）に示す。また、通常のｎ＋ｐ−接合ダイオー
ドの不純物濃度および電界のプロファイルを、図２
（Ｂ）に示す。

【００８６】図１中の左側、および図２（Ａ）（Ｂ）
の、細い実線は、不純物濃度のプロファイルを模式的に
示し、太い実線および破線は、ダイオードに逆バイアス
電圧が印加されたときの電界のプロファイルを示し、実
線が高電圧時、破線が低電圧時である。図２（Ａ）
（Ｂ）中の、電界が有限な領域は、空乏層が形成されて
いる領域である。したがって、幅Ｗ１，Ｗ２，Ｗ１’，
Ｗ２’は、それぞれ空乏層の幅を示す。

【００８７】半導体中の電界の勾配は、よく知られてい
るように、半導体の不純物濃度に比例する。図２（Ｂ）
の通常のｎ＋ｐ−接合ダイオードでは、低濃度のｐ−層
３３中で電界の勾配が小さく、かつ、そのｐ−層３３が
深さ方向に大きく延長して形成されているため、太い実
線で示す高電圧時の電界プロファイルは、深さ方向に大
きく延びる。そのため、低電圧時と高電圧時とで電界の
終端位置が大きく変わり、低電圧時の空乏層幅Ｗ１’と
高電圧時の空乏層幅Ｗ２’とが大きく相違する。

【００８８】これに対して、図２（Ａ）のリーチスルー
型のダイオードでは、低濃度のｐ−層３３の、ｎ＋ｐ−
接合とは反対側の位置の高濃度のｐ＋層３２中で電界の
勾配が非常に急峻になり、ほぼ短絡されたような電界プ
ロファイルになる。そのため、低電圧時と高電圧時とで
電界の終端位置が、ほとんど変わらず、低電圧時の空乏
層幅Ｗ１と高電圧時の空乏層幅Ｗ２とが、ほとんど変わ
らない。

【００８９】このように、リーチスルー型のダイオード
は、通常のｎ＋ｐ−接合ダイオードに比べて、逆バイア
ス電圧の変化に対する空乏層幅の変化が著しく低減す
る。

【００９０】そして、半導体接合では、空乏層の幅によ
って接合容量の値が決まる。したがって、リーチスルー
型のダイオードでは、通常のｎ＋ｐ−接合ダイオードに
比べて、逆バイアス電圧の変化に対する容量の変化が著
しく低減する。

【００９１】したがって、図１の実施形態によれば、受
光部１のリセット時、増幅トランジスタ３の閾値電圧Ｖ
ｔｈのばらつきによって、式（２）で表されるリセット
電圧Ｖｒｅｓｅｔが画素１０ごとにばらついても、受光
部１の出力電圧を生成する部分の容量は、ほとんど変化
しない。そのため、その後の受光によって同一量の光電
荷が蓄積されたときに発生する電圧、すなわち受光によ
る電圧変化分ΔＶも、ほとんど変化しない。したがっ
て、式（５）で表される画素１０の出力電圧Ｖｏｕｔ
も、ほとんど変化しない。すなわち、増幅トランジスタ
３の閾値電圧Ｖｔｈのばらつきによる、出力電圧Ｖｏｕ
ｔのばらつきが、著しく低減する。

【００９２】この実施形態の固体撮像素子は、それぞれ
の画素１０の受光部１にフォトゲート２１とシャッタト
ランジスタ２を含むので、（１）受光部１のフォトゲー
ト２１のリセット、（２）受光部１のフォトゲート２１
での受光、（３）受光部１のフォトゲート２１からシャ
ッタトランジスタ２への電荷転送、および受光部１から
増幅トランジスタ３への電圧転送、（４）画素１０から
の出力電圧Ｖｏｕｔの読み出し、というシーケンスによ
って駆動する。

【００９３】まず、リセット時には、先願の発明の図１
０の例と同様に、リセットトランジスタ７，８およびシ
ャッタトランジスタ２をオンにし、スイッチングトラン
ジスタ４をオフにして、式（２）で表されるリセット電
圧Ｖｒｅｓｅｔを、受光部１のフォトゲート２１に印加
する。

【００９４】次に、受光時には、先願の発明の図１０の
例と同様に、リセットトランジスタ７，８、シャッタト
ランジスタ２およびスイッチングトランジスタ４を、す
べてオフにして、フォトゲート２１に光電荷を蓄積す
る。

【００９５】そして、受光後の転送時には、ゲート電極
２２に低電位のバイアス電圧を印加するとともに、先願
の発明の図１０の例と同様に、シャッタトランジスタ２
をオンにし、リセットトランジスタ７，８およびスイッ
チングトランジスタ４をオフにする。すなわち、リセッ
ト後、所望の受光時間だけ経過した後の、所定の時間だ
け、ゲート電極２２に低電位のバイアス電圧を印加する
とともに、シャッタトランジスタ２をオンにする。

【００９６】これによって、フォトゲート２１に蓄積さ
れた光電荷が、フォトゲート２１から排出されて、シャ
ッタトランジスタ２を介して、シャッタトランジスタ２
のソース領域を形成するｎ＋層３５に転送され、ｎ＋層
３５から、受光後の受光部１の出力電圧として、式
（３）で表される電圧Ｖｐｄ２が得られて、増幅トラン
ジスタ３のゲートに印加される。すなわち、式（３）で
定まる、受光後の受光部１の出力電圧Ｖｐｄ２が、増幅
トランジスタ３のゲート電圧となる。

【００９７】この場合、ｎ＋層３５の部分がリーチスル
ー型のダイオードであるので、上述したように、式
（３）中の、受光による電圧変化分ΔＶは、増幅トラン
ジスタ３の閾値電圧Ｖｔｈのばらつきによっては、ほと
んど変化しない。

【００９８】その後、シャッタトランジスタ２をオフに
する。このとき、増幅トランジスタ３のゲート電圧は、
受光後の受光部１の出力電圧Ｖｐｄ２のまま、増幅トラ
ンジスタ３のゲート容量に保持される。

【００９９】そして、読み出し時には、先願の発明の図
１０の例と同様に、スイッチングトランジスタ４をオン
にし、リセットトランジスタ７，８およびシャッタトラ
ンジスタ２をオフにする。

【０１００】したがって、画素１０の出力電圧Ｖｏｕｔ
として、式（５）で表されるように、増幅トランジスタ
３の閾値電圧Ｖｔｈがキャンセルされた電圧が得られ
る。しかも、式（５）中の、受光による電圧変化分ΔＶ
は、閾値電圧Ｖｔｈのばらつきによっては、ほとんど変
化しないので、画素１０の出力電圧Ｖｏｕｔも、閾値電
圧Ｖｔｈのばらつきによっては、ほとんど変化しない。

【０１０１】図１の実施形態は、高濃度のｐ＋層３２
を、フォトゲート２１およびシャッタトランジスタ２の
全面に渡って形成した場合である。しかし、リーチスル
ー型のダイオード構造であることが特に望ましいのは、
以下に示すように、受光部１の光電荷によって出力電圧
Ｖｐｄ２を発生する部分である。すなわち、図１の実施
形態では、Ａ−Ａ’線で示した、シャッタトランジスタ
２のソース領域を形成するｎ＋層３５の部分である。

【０１０２】上述したように、受光時には、受光量に応
じた光電荷が、フォトゲート２１のゲート電極２２の下
側に蓄積され、転送時に、ゲート電極２２に低電位のバ
イアス電圧が印加されるとともに、シャッタトランジス
タ２がオンにされて、その蓄積された光電荷が、フォト
ゲート２１から排出されて、シャッタトランジスタ２の
ソース領域を形成するｎ＋層３５に転送され、その直後
に、シャッタトランジスタ２がオフにされて、転送され
た光電荷によって受光部１の出力電圧Ｖｐｄ２が生成さ
れる。

【０１０３】すなわち、この実施形態では、フォトゲー
ト２１は、受光量に応じた数の光電荷を生成するだけで
あって、フォトゲート２１に発生する電圧自体は、受光
部１の出力電圧Ｖｐｄ２に特に影響せず、シャッタトラ
ンジスタ２のソース領域を形成するｎ＋層３５が、これ
に転送された光電荷の量に応じて、ｎ＋ｐ−接合に対し
て逆バイアス電圧を発生し、その電圧を受光部１の出力
電圧Ｖｐｄ２とするものである。

【０１０４】したがって、シャッタトランジスタ２のソ
ース領域を形成するｎ＋層３５の部分、すなわち図１の
Ａ−Ａ’部分を、リーチスルー型のダイオードとするこ
とが望ましく、また、この部分のみを、リーチスルー型
のダイオードとするだけで、目的を達成することができ
る。

【０１０５】図３は、この実施形態の固体撮像素子の画
素および画素周辺の接続関係を、図４は、その全体構成
を、それぞれ示し、先願の発明の図１０の例についての
図１２および図１３に示したものと同じである。

【０１０６】上述したように、この実施形態によれば、
画素１０内の増幅トランジスタ３の閾値電圧Ｖｔｈのば
らつきの影響を、先願の発明に比べて、より一層低減す
ることができ、画素１０の出力電圧Ｖｏｕｔを、そのま
ま出力信号として取り出す場合でも、固定パターンノイ
ズを、先願の発明に比べて、より大幅に低減することが
できる。したがって、読み出し回路を著しく簡単に構成
することができるとともに、固体撮像素子を高速で駆動
することができる。

【０１０７】〔第２の実施形態〕図５は、この発明の固
体撮像素子の第２の実施形態の画素構造を示し、受光部
１以外の画素構造は、図１の第１の実施形態および先願
の発明の図１０の例と同じである。

【０１０８】この実施形態では、それぞれの画素１０の
受光部１を、フォトダイオード２３によって構成する。
すなわち、フォトダイオード２３は、受光によって光電
荷を発生し、蓄積する部分であるとともに、その蓄積し
た光電荷によって受光部１の出力電圧を生成する部分で
もある。具体的に、フォトダイオード２３は、半導体基
板３１上にｐ＋層３２を形成し、ｐ＋層３２上にｐ−層
３３を形成し、ｐ−層３３上にｎ＋層３６を形成したも
のとし、受光部１全体を、リーチスルー型のダイオード
とする。

【０１０９】この受光部１のＡ−Ａ’断面での不純物濃
度および電界のプロファイルを、図５中の左側、および
図２（Ａ）に示す。ただし、図２（Ａ）中のｎ＋層３５
は、この実施形態ではｎ＋層３６である。

【０１１０】この実施形態の固体撮像素子は、それぞれ
の画素１０の受光部１がフォトダイオード２３からなる
ので、転送の動作は無く、（１）フォトダイオード２３
のリセット、（２）フォトダイオード２３での受光、
（３）画素１０からの出力電圧Ｖｏｕｔの読み出し、と
いうシーケンスによって駆動する。

【０１１１】まず、リセット時には、リセットトランジ
スタ７および８をオンにし、スイッチングトランジスタ
４をオフにして、式（２）で表されるリセット電圧Ｖｒ
ｅｓｅｔを、フォトダイオード２３に印加する。

【０１１２】次に、受光時には、リセットトランジスタ
７，８およびスイッチングトランジスタ４をオフにし
て、フォトダイオード２３に光電荷を蓄積する。この実
施形態では、この受光時、その蓄積された光電荷によっ
て、フォトダイオード２３のｎ＋層３６から、受光部１
の出力電圧として、式（３）で表される電圧Ｖｐｄ２が
得られて、増幅トランジスタ３のゲートに印加される。
しかも、フォトダイオード２３がリーチスルー型のダイ
オードであるので、式（３）中の、受光による電圧変化
分ΔＶは、増幅トランジスタ３の閾値電圧Ｖｔｈのばら
つきによっては、ほとんど変化しない。

【０１１３】そして、リセット後、所望の受光時間だけ
経過した後の時点において、スイッチングトランジスタ
４をオンにして、その時点における電圧Ｖｐｄ２を、増
幅トランジスタ３を介して、式（５）で表される出力電
圧Ｖｏｕｔとして、画素１０から読み出す。

【０１１４】図６は、この実施形態の固体撮像素子の画
素および画素周辺の接続関係を、図７は、その全体構成
を、それぞれ示し、シャッタトランジスタの制御に関す
る部分が存在しない点を除いて、図１の第１の実施形態
についての図３、図４に示したもの、および先願の発明
の図１０の例についての図１２、図１３に示したものと
同じである。

【０１１５】この実施形態においても、画素１０内の増
幅トランジスタ３の閾値電圧Ｖｔｈのばらつきの影響
を、先願の発明に比べて、より一層低減することがで
き、画素１０の出力電圧Ｖｏｕｔを、そのまま出力信号
として取り出す場合でも、固定パターンノイズを、先願
の発明に比べて、より大幅に低減することができる。し
たがって、読み出し回路を著しく簡単に構成することが
できるとともに、固体撮像素子を高速で駆動することが
できる。

【０１１６】〔その他の実施形態〕上述した２つの実施
形態は、ＣＭＯＳ型の固体撮像素子の場合であるが、こ
の発明は、ＣＭＯＳ型に限らず、一般に電圧出力の増幅
型の固体撮像素子に適用することができる。

【０１１７】また、この発明は、それぞれの画素の受光
部をリーチスルー型のダイオードを含むものとすること
によって、画素内の増幅トランジスタの閾値電圧のばら
つきによる受光部の出力電圧のばらつきを低減するとと
もに、それぞれの画素内に特殊かつ簡略なリセット回路
を設けることによって、それぞれの画素の出力電圧とし
て、その画素内の増幅トランジスタの閾値電圧を含まな
い電圧が得られ、画素ごとの増幅トランジスタの閾値電
圧のばらつきが、本質的に固定パターンノイズとならな
いようにすることが目的である。したがって、この発明
のような画素構造にするとともに、必要に応じて画素外
部に公知の読み出し回路などを設けて、さらに高精度の
出力信号を得るようにしてもよい。

【０１１８】

【発明の効果】上述したように、この発明によれば、先
願の発明をさらに改善して、画素内の増幅トランジスタ
の閾値電圧のばらつきの影響を、より一層低減し、画素
の出力電圧を、そのまま出力信号として取り出す場合で
も、固定パターンノイズを、より大幅に低減することが
できる。

【０１１９】また、このように画素の出力電圧を１回だ
け読み出して、そのまま出力信号とすることができるの
で、読み出し回路を著しく簡単に構成することができる
とともに、固体撮像素子を高速で駆動することができ
る。

【０１２０】しかも、そのための構成も、それぞれの画
素の受光部をリーチスルー型のダイオードを含むものと
するとともに、それぞれの画素内に少数の素子からなる
リセット回路を付加すればよく、簡単かつ容易に実現す
ることができる。

【０１２１】さらに、電圧出力の増幅型の固体撮像素子
の特長である、高感度、ランダムアクセス可能、シャッ
タ時間可変という利点を、そのまま維持することができ
るとともに、ＣＭＯＳ型の固体撮像素子とする場合に
は、ＣＭＯＳ型の固体撮像素子の特長である、低消費電
力、低コストという利点を、そのまま維持することがで
きる。

【図面の簡単な説明】

【図１】この発明の固体撮像素子の第１の実施形態の画
素構造を示す図である。

【図２】図１のＡ−Ａ’断面のプロファイルおよび通常
のｎ＋ｐ−接合ダイオードのプロファイルを示す図であ
る。

【図３】この発明の固体撮像素子の第１の実施形態の画
素および画素周辺の接続関係を示す図である。

【図４】この発明の固体撮像素子の第１の実施形態の全
体構成を示す図である。

【図５】この発明の固体撮像素子の第２の実施形態の画
素構造を示す図である。

【図６】この発明の固体撮像素子の第２の実施形態の画
素および画素周辺の接続関係を示す図である。

【図７】この発明の固体撮像素子の第２の実施形態の全
体構成を示す図である。

【図８】文献に示されたフォトゲート型の画素構造を示
す図である。

【図９】文献に示されたフォトダイオード型の画素構造
を示す図である。

【図１０】先願の発明の固体撮像素子の一例の画素構造
を示す図である。

【図１１】先願の発明の固体撮像素子の一例のリセット
時および読み出し時の画素の等価回路を示す図である。

【図１２】先願の発明の固体撮像素子の一例の画素およ
び画素周辺の接続関係を示す図である。

【図１３】先願の発明の固体撮像素子の一例の全体構成
を示す図である。

【符号の説明】

１…受光部２…シャッタトランジスタ３…増幅トランジスタ４…スイッチングトランジスタ６…定電流源７，８…リセットトランジスタ１０…画素２１…フォトゲート２２…ゲート電極２３…フォトダイオード３１…半導体基板３２…ｐ＋層３３…ｐ−層３４，３５，３６…ｎ＋層

Claims

【特許請求の範囲】

【請求項１】複数の画素を備え、それぞれの画素ごと
に、受光部の出力電圧が増幅トランジスタのゲート・ソ
ース間を介して画素外部に読み出される固体撮像素子に
おいて、それぞれの画素の上記受光部が、リーチスルー型のダイ
オードを含んで形成されているとともに、それぞれの画素内に、所定の定電圧と、その画素内の上
記増幅トランジスタのゲート・ソース間の閾値電圧との
和を、リセット電圧として、その画素内の上記受光部に
印加するリセット回路が設けられていることを特徴とす
る固体撮像素子。
【請求項２】請求項１の固体撮像素子において、それぞれの画素の上記受光部が、光を受光して光電荷を
生成し、その生成した光電荷を転送する受光転送部と、
その転送された光電荷を電圧に変換する出力部とからな
り、その出力部がリーチスルー型のダイオードとされて
いることを特徴とする固体撮像素子。
【請求項３】請求項１または２の固体撮像素子におい
て、それぞれの画素内において、上記受光部と上記増幅トラ
ンジスタのゲートとの間に、転送ゲートまたはシャッタ
トランジスタが接続され、上記受光部のリセット時、そ
の転送ゲートまたはシャッタトランジスタがオンにされ
ることを特徴とする固体撮像素子。