JP2678086B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2678086B2 JP2678086B2 JP2273212A JP27321290A JP2678086B2 JP 2678086 B2 JP2678086 B2 JP 2678086B2 JP 2273212 A JP2273212 A JP 2273212A JP 27321290 A JP27321290 A JP 27321290A JP 2678086 B2 JP2678086 B2 JP 2678086B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- photoelectric conversion
- reset
- pulse
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置に係り、特に制御電極領域に光
キャリアを蓄積し、その光キャリアに対応する信号を主
電極領域から出力する複数のトランジスタと、 隣接するトランジスタの隣接する二つの制御電極領域
間の導通を制御する絶縁ゲート型トランジスタとを有す
る光電変換装置に関するものである。
キャリアを蓄積し、その光キャリアに対応する信号を主
電極領域から出力する複数のトランジスタと、 隣接するトランジスタの隣接する二つの制御電極領域
間の導通を制御する絶縁ゲート型トランジスタとを有す
る光電変換装置に関するものである。
［従来の技術］ 近年、光電変換素子の高精細化に伴って、光電変換信
号出力が低下すること等から、光電変換された信号を増
幅して出力することが可能な増幅型の光電変換素子が注
目されている。このような増幅型の光電変換素子の中
に、バイポーラトランシジスタと同様な構成を有し、制
御電極領域となるベース領域に光照射により生成された
電荷を蓄積し、主電極領域となるエミッタから増幅され
た信号を出力する光電変換素子（以下、バイポーラ型セ
ンサという。）がある。
号出力が低下すること等から、光電変換された信号を増
幅して出力することが可能な増幅型の光電変換素子が注
目されている。このような増幅型の光電変換素子の中
に、バイポーラトランシジスタと同様な構成を有し、制
御電極領域となるベース領域に光照射により生成された
電荷を蓄積し、主電極領域となるエミッタから増幅され
た信号を出力する光電変換素子（以下、バイポーラ型セ
ンサという。）がある。
以下、このバイポーラ型センサで画素を構成した光電
変換装置の説明を第５図を用いて行う。
変換装置の説明を第５図を用いて行う。
第５図は、上記バイポーラ型センサを用いた光電変換
装置の回路構成図である。
装置の回路構成図である。
同図において、１はバイポーラ型センサ（バイポーラ
トランジスタと等価）T,容量C,PMOSトランジスタＭで構
成される単位画素、２は水平駆動線、３は画素１のバイ
ポーラ型センサＴのエミッタと接続する垂直出力線、４
は垂直出力線３をリセットするためのMOSトランジス
タ、５は出力電圧を蓄積するための蓄積容量、６は垂直
出力線３と蓄積容量５とを接続するためのMOSトランジ
スタ、７は水平出力線、８は水平シフトレジスタの出力
をゲートに受けて蓄積容量５の出力電圧を水平出力線７
に転送するためのMOSトランジスタ、９はアンプ、10は
水平出力線７をリセットするためのMOSトランジスタ、1
1は垂直シフトレジスタの出力で選択されて、水平駆動
線２へパルスを印加するためのバッファMOSトランジス
タ、12はバッファMOSトランジスタ11に駆動パルスを加
えるための端子、13はMOSトランジスタ４のゲートにパ
ルスを印加するための端子、14はMOSトランジスタ６の
ゲートにパルスを印加するための端子、15はリセット用
のMOSトランジスタ10のゲートにパルスを印加するため
の端子、16はアンプ９からの出力端子である。
トランジスタと等価）T,容量C,PMOSトランジスタＭで構
成される単位画素、２は水平駆動線、３は画素１のバイ
ポーラ型センサＴのエミッタと接続する垂直出力線、４
は垂直出力線３をリセットするためのMOSトランジス
タ、５は出力電圧を蓄積するための蓄積容量、６は垂直
出力線３と蓄積容量５とを接続するためのMOSトランジ
スタ、７は水平出力線、８は水平シフトレジスタの出力
をゲートに受けて蓄積容量５の出力電圧を水平出力線７
に転送するためのMOSトランジスタ、９はアンプ、10は
水平出力線７をリセットするためのMOSトランジスタ、1
1は垂直シフトレジスタの出力で選択されて、水平駆動
線２へパルスを印加するためのバッファMOSトランジス
タ、12はバッファMOSトランジスタ11に駆動パルスを加
えるための端子、13はMOSトランジスタ４のゲートにパ
ルスを印加するための端子、14はMOSトランジスタ６の
ゲートにパルスを印加するための端子、15はリセット用
のMOSトランジスタ10のゲートにパルスを印加するため
の端子、16はアンプ９からの出力端子である。
なお、PMOSトランジスタＭのソース領域，ドレイン領
域は隣接するバイポーラ型センサＴのベース領域で構成
され、PMOSトランジスタＭはベース領域間の絶縁分離及
び導通制御を行っている。
域は隣接するバイポーラ型センサＴのベース領域で構成
され、PMOSトランジスタＭはベース領域間の絶縁分離及
び導通制御を行っている。
次に、第６図を用いて上記光電変換装置の動作につい
て説明する。
て説明する。
第６図は端子12,13,14に印加されるパルスの波形図で
ある。
ある。
同図において、端子12,13,14に印加されるパルスをそ
れぞれφ12,φ13,φ14とする。パルスφ12は正電圧、GN
D、負電圧の三つの電圧に変化するパルスである。
れぞれφ12,φ13,φ14とする。パルスφ12は正電圧、GN
D、負電圧の三つの電圧に変化するパルスである。
パルスφ13をロウレベル，パルスφ14をハイレベルと
して、MOSトランジスタ４をOFF状態、MOSトランジスタ
６をON状態とし、さらにパルスφ12を正電圧として画素
１に印加すると、容量Ｃを介してベース電位が上昇し、
バイポーラ型センサＴがON状態となって、エミッタに信
号が出力され、出力信号はMOSトランジスタ６を通して
容積容量５に蓄積される。
して、MOSトランジスタ４をOFF状態、MOSトランジスタ
６をON状態とし、さらにパルスφ12を正電圧として画素
１に印加すると、容量Ｃを介してベース電位が上昇し、
バイポーラ型センサＴがON状態となって、エミッタに信
号が出力され、出力信号はMOSトランジスタ６を通して
容積容量５に蓄積される。
次にパルスφ13をハイレベル，パルスφ14をロウレベ
ルとして、MOSトランジスタ４をON状態、MOSトランジス
タ６をOFF状態とし、さらにパルスφ12を、画素１のPMO
SトランジスタＭをON状態とする程十分な負電圧とする
と、選択された行のバイポーラ型センサＴのベースはGN
D電位にリセットされる。
ルとして、MOSトランジスタ４をON状態、MOSトランジス
タ６をOFF状態とし、さらにパルスφ12を、画素１のPMO
SトランジスタＭをON状態とする程十分な負電圧とする
と、選択された行のバイポーラ型センサＴのベースはGN
D電位にリセットされる。
次に、バイポーラ型センサＴのエミッタをMOSトラン
ジスタ４を通してGNDにし、パルスφ12を正電圧として
水平駆動線２に正電圧を印加して、バイポーラ型センサ
Ｔのベースのホールを消滅させ、パルスφ12をGNDとし
て水平駆動線２の電位がGNDに戻った時にバイポーラ型
センサＴのエミッタ−ベース間が逆バイアスとなるよう
にして、蓄積動作を始める。
ジスタ４を通してGNDにし、パルスφ12を正電圧として
水平駆動線２に正電圧を印加して、バイポーラ型センサ
Ｔのベースのホールを消滅させ、パルスφ12をGNDとし
て水平駆動線２の電位がGNDに戻った時にバイポーラ型
センサＴのエミッタ−ベース間が逆バイアスとなるよう
にして、蓄積動作を始める。
このように、信号読み出し動作、リセット動作、蓄積
動作が垂直シフトレジスタのよって順次選択された行の
各画素について行われる。
動作が垂直シフトレジスタのよって順次選択された行の
各画素について行われる。
また、上記光電変換装置に、リセット専用の垂直走査
回路を設けた、いわゆる電子シャッタ付きの光電変換装
置がある。
回路を設けた、いわゆる電子シャッタ付きの光電変換装
置がある。
この光電変換装置の概略的な回路構成を第７図に示
す。
す。
この様な光電変換装置では、読み出し専用の読み出し
垂直走査回路6Aの駆動タイミングtRとリセット専用のリ
セット垂直走査回路6Bの駆動タイミングtCとの期間を変
える事により露光期間（蓄積期間）を制御出来る。6Cは
水平走査回路、6Dは光電変換部、6Eは出力アンプであ
る。
垂直走査回路6Aの駆動タイミングtRとリセット専用のリ
セット垂直走査回路6Bの駆動タイミングtCとの期間を変
える事により露光期間（蓄積期間）を制御出来る。6Cは
水平走査回路、6Dは光電変換部、6Eは出力アンプであ
る。
［発明が解決しようとする課題］ しかしながら、上記第５図に示した光電変換装置で
は、１本の水平駆動線に、正のパルスを加えて画素を動
作させ、負のパルスを加えてPMOSトランジスタＭのゲー
トをON状態とする制御を行っていた。この場合、水平駆
動線の電位の振幅はデバイスの安定動作範囲で決まるた
め、負のパルスの振幅分だけ正のパルスの振幅が小さく
なり、画素の飽和出力がその分だけ小さくなるという課
題があった。また駆動パルスが正、GND、負の３電圧値
になるため、駆動パルスを供給する駆動系が複雑になる
という課題があった。
は、１本の水平駆動線に、正のパルスを加えて画素を動
作させ、負のパルスを加えてPMOSトランジスタＭのゲー
トをON状態とする制御を行っていた。この場合、水平駆
動線の電位の振幅はデバイスの安定動作範囲で決まるた
め、負のパルスの振幅分だけ正のパルスの振幅が小さく
なり、画素の飽和出力がその分だけ小さくなるという課
題があった。また駆動パルスが正、GND、負の３電圧値
になるため、駆動パルスを供給する駆動系が複雑になる
という課題があった。
さらに、上記課題に加えて、第７図に示した光電変換
装置では、スチル画撮影に利用すると次のような問題が
生ずる。すなわち、特に、動く物体像を撮影した時、垂
直走査回路によって順次行が選択されてリセット動作が
行われて、その後蓄積動作に移行するために、各画素の
蓄積時刻が行ごとに異なり、撮像した画像に像歪が発生
する。
装置では、スチル画撮影に利用すると次のような問題が
生ずる。すなわち、特に、動く物体像を撮影した時、垂
直走査回路によって順次行が選択されてリセット動作が
行われて、その後蓄積動作に移行するために、各画素の
蓄積時刻が行ごとに異なり、撮像した画像に像歪が発生
する。
像歪を発生させないようにするためには、メカニカル
シャッタを併用し、メカニカルシャッタの開状態とする
前に、画素のリフレッシュ動作を順次行って（各水平行
の画素は順次蓄積動作状態となっていく）全画素のリフ
レッシュ動作を終了させて撮影の初期状態にセットし、
メカニカルシャッタの開閉動作により露光時間（蓄積時
間）を制御し、メカニカルシャッタを閉状態とした後に
読み出し動作を行えばよい。しかし、このようにメカニ
カルシャッタを併用した時には、各画素を撮影の初期状
態にセットするために、画素信号の読み出し時間と同じ
時間が必要である。そのために暗電流が増加する課題が
あった。
シャッタを併用し、メカニカルシャッタの開状態とする
前に、画素のリフレッシュ動作を順次行って（各水平行
の画素は順次蓄積動作状態となっていく）全画素のリフ
レッシュ動作を終了させて撮影の初期状態にセットし、
メカニカルシャッタの開閉動作により露光時間（蓄積時
間）を制御し、メカニカルシャッタを閉状態とした後に
読み出し動作を行えばよい。しかし、このようにメカニ
カルシャッタを併用した時には、各画素を撮影の初期状
態にセットするために、画素信号の読み出し時間と同じ
時間が必要である。そのために暗電流が増加する課題が
あった。
［課題を解決するための手段］ 本発明の光電変換装置は、制御電極領域に光キャリア
を蓄積し、その光キャリアに対応する信号を主電極領域
から出力する複数のトランジスタと、 隣接するトランジスタの隣接する二つの制御電極領域
間の導通を制御する絶縁ゲート型トランジスタとを有す
る光電変換装置において、 隣接するトランジスタごとに設けられた前記絶縁ゲー
ト型トランジスタのソース電位を制御することにより該
絶縁ゲート型トランジスタを一括して導通させて、前記
複数のトランジスタを一括してリセットさせる第一リセ
ットモードと、前記複数のトランジスタの制御電極領域
が主電極領域に対して順方向となるようにバイアス電圧
を印加し、前記複数のトランジスタを一括してリセット
させる第二リセットモードとを有する制御手段を設けた
ことを特徴とする。
を蓄積し、その光キャリアに対応する信号を主電極領域
から出力する複数のトランジスタと、 隣接するトランジスタの隣接する二つの制御電極領域
間の導通を制御する絶縁ゲート型トランジスタとを有す
る光電変換装置において、 隣接するトランジスタごとに設けられた前記絶縁ゲー
ト型トランジスタのソース電位を制御することにより該
絶縁ゲート型トランジスタを一括して導通させて、前記
複数のトランジスタを一括してリセットさせる第一リセ
ットモードと、前記複数のトランジスタの制御電極領域
が主電極領域に対して順方向となるようにバイアス電圧
を印加し、前記複数のトランジスタを一括してリセット
させる第二リセットモードとを有する制御手段を設けた
ことを特徴とする。
［作 用］ 本発明は、光電変換装置のリセット動作を、隣接する
トランジスタごとに設けられた前記絶縁ゲート型トラン
ジスタを一括して導通させて、前記複数のトランジスタ
を一括してリセットさせる第一のリセット動作（以下、
一括完全リセットという）と、 前記複数のトランジスタの制御電極領域を主電極領域
に対して順方向にバイアス電圧を印加し、前記複数のト
ランジスタを一括してリセットさせる第二リセット動作
（以下、一括過渡リセットという）とにより行うことに
より、複数のトランジスタの一括リセットを可能とし、
蓄積動作への移行を一括して行うことを可能とするもの
である。
トランジスタごとに設けられた前記絶縁ゲート型トラン
ジスタを一括して導通させて、前記複数のトランジスタ
を一括してリセットさせる第一のリセット動作（以下、
一括完全リセットという）と、 前記複数のトランジスタの制御電極領域を主電極領域
に対して順方向にバイアス電圧を印加し、前記複数のト
ランジスタを一括してリセットさせる第二リセット動作
（以下、一括過渡リセットという）とにより行うことに
より、複数のトランジスタの一括リセットを可能とし、
蓄積動作への移行を一括して行うことを可能とするもの
である。
また、複数のトランジスタの制御電極領域の電位は一
定電位（例えばGND）にしたまま、絶縁ゲート型トラン
ジスタのソース電位を変えることで、絶縁ゲート型トラ
ンジスタを一括して導通させて、前記複数のトランジス
タを一括して完全リセットを行うことで、複数のトラン
ジスタの制御電極領域に加えるパルスの振幅を安定動作
範囲内の限度までとれるため、トランジスタの飽和出力
が大きくとれる。また駆動パルスが２値ですむため、パ
ルスの供給系が簡単になる。
定電位（例えばGND）にしたまま、絶縁ゲート型トラン
ジスタのソース電位を変えることで、絶縁ゲート型トラ
ンジスタを一括して導通させて、前記複数のトランジス
タを一括して完全リセットを行うことで、複数のトラン
ジスタの制御電極領域に加えるパルスの振幅を安定動作
範囲内の限度までとれるため、トランジスタの飽和出力
が大きくとれる。また駆動パルスが２値ですむため、パ
ルスの供給系が簡単になる。
［実施例］ 以下、本発明の実施例について図面を用いて詳細に説
明する。
明する。
まず、本発明の実施例の説明に先だって、本実施例の
光電変換装置が用いられるカメラシステムの構成につい
て説明する。
光電変換装置が用いられるカメラシステムの構成につい
て説明する。
第４図にカメラシステムの概略図を示す。レンズ系10
0を通った被写体像光は、メカニカルシャッタ200を経て
センサ300へ照射される。このメカニカルシャッタの開
閉制御により、センサ300への被写体像光の入射が制御
される。センサ300で光電変換された信号は順次外部出
力され、信号処理系400で画像信号処理が行われ、記録
系500でメモリあるいはフロッピー等に記録される。上
記各構成要素はシステムコントローラ600により制御さ
れる。
0を通った被写体像光は、メカニカルシャッタ200を経て
センサ300へ照射される。このメカニカルシャッタの開
閉制御により、センサ300への被写体像光の入射が制御
される。センサ300で光電変換された信号は順次外部出
力され、信号処理系400で画像信号処理が行われ、記録
系500でメモリあるいはフロッピー等に記録される。上
記各構成要素はシステムコントローラ600により制御さ
れる。
第１図は本発明の光電変換装置の一実施例の回路構成
図である。
図である。
なお、第５図に示した光電変換装置と同一構成部材に
ついては、同一符号を付して説明を省略する。
ついては、同一符号を付して説明を省略する。
同図において、各水平行の端部のPMOSトランジスタ
Ｍ′のソースは共通に接続されて、第一リセット手段と
なるエミッタフォロワ回路18に接続され、他方の端部の
PMOSトランジスタＭのドレインも共通に接続されてエミ
ッタフォロワ回路18に接続される。各水平行の他のPMOS
トランジスタＭのソースも隣接するPMOSトランジスタＭ
がON状態となるとエミッタフォロワ回路18に電気的に接
続されることになる。20は画素１を一括リセットする時
の水平駆動線２の電位制御用のMOSトランジスタ、21はM
OSトランジスタ20のゲートにパルスを印加する端子、50
は水平駆動線２をGNDあるいは正電位とするための端子
である。端子12,13,19,21,50に印加されるパルスをそれ
ぞれφ12,φ13,φ19,φ21,φ50とする。
Ｍ′のソースは共通に接続されて、第一リセット手段と
なるエミッタフォロワ回路18に接続され、他方の端部の
PMOSトランジスタＭのドレインも共通に接続されてエミ
ッタフォロワ回路18に接続される。各水平行の他のPMOS
トランジスタＭのソースも隣接するPMOSトランジスタＭ
がON状態となるとエミッタフォロワ回路18に電気的に接
続されることになる。20は画素１を一括リセットする時
の水平駆動線２の電位制御用のMOSトランジスタ、21はM
OSトランジスタ20のゲートにパルスを印加する端子、50
は水平駆動線２をGNDあるいは正電位とするための端子
である。端子12,13,19,21,50に印加されるパルスをそれ
ぞれφ12,φ13,φ19,φ21,φ50とする。
端子21にハイレベルのパルスφ21を加え、端子50をGN
Dレベルとして、水平駆動線２をGNDに固定して、端子19
にハイレベルのパルスφ19を加え、端部のPMOSトランジ
スタＭ′のソースに正電位を印加する。ここで、この正
電位をPMOSトランジスタM,M′をON状態とするに十分に
高く設定することにより、全画素のバイポーラ型センサ
Ｔのベースを所定の正電位に一括完全リセットすること
が出来る。
Dレベルとして、水平駆動線２をGNDに固定して、端子19
にハイレベルのパルスφ19を加え、端部のPMOSトランジ
スタＭ′のソースに正電位を印加する。ここで、この正
電位をPMOSトランジスタM,M′をON状態とするに十分に
高く設定することにより、全画素のバイポーラ型センサ
Ｔのベースを所定の正電位に一括完全リセットすること
が出来る。
なお、このように水平駆動線２をGNDに固定した状態
で、バイポーラ型センサＴのベースを一括完全リセット
を行えば、水平駆動線２に入力する駆動パルスは従来の
３値から２値となり、読み出しパルスの振幅を大きくと
れる。このため、画素の飽和出力が大きくなってダイナ
ミックレンジが向上し、また駆動パルス供給系が簡略化
されるという効果がある。
で、バイポーラ型センサＴのベースを一括完全リセット
を行えば、水平駆動線２に入力する駆動パルスは従来の
３値から２値となり、読み出しパルスの振幅を大きくと
れる。このため、画素の飽和出力が大きくなってダイナ
ミックレンジが向上し、また駆動パルス供給系が簡略化
されるという効果がある。
以下、上記光電変換装置を第４図のセンサ300として
用いた場合の動作について、第２図を用いて説明する。
用いた場合の動作について、第２図を用いて説明する。
第２図は上記光電変換装置の制御動作の一実施例を示
す概略図なタイミング図である。
す概略図なタイミング図である。
まず、撮影の初期において（T0期間）、メカニカルシ
ャッタは開状態あるいは閉状態のどちらでも良い。この
とき端子13にハイレベルのパルスφ13が印加されて、画
素のバイポーラ型センサＴのエミッタ、及び垂直信号線
３はMOSトランジスタ４によりGNDに固定されている。
ャッタは開状態あるいは閉状態のどちらでも良い。この
とき端子13にハイレベルのパルスφ13が印加されて、画
素のバイポーラ型センサＴのエミッタ、及び垂直信号線
３はMOSトランジスタ４によりGNDに固定されている。
なお、本例のように、T0期間には画素のバイポーラ型
センサＴのエミッタをGNDにする方が望ましい。これは
メカニカルシャッタの開状態により強い光がセンサに照
射していた場合、画素が飽和し、エミッタも高電位にな
り、次にT1期間において、画素のバイポーラ型センサの
ベースを一括完全リセットした時のベース電位よりもエ
ミッタ電位が高くなり、T2期間で一括過渡リセットして
も、十分なリセットが行われなくなるためである。
センサＴのエミッタをGNDにする方が望ましい。これは
メカニカルシャッタの開状態により強い光がセンサに照
射していた場合、画素が飽和し、エミッタも高電位にな
り、次にT1期間において、画素のバイポーラ型センサの
ベースを一括完全リセットした時のベース電位よりもエ
ミッタ電位が高くなり、T2期間で一括過渡リセットして
も、十分なリセットが行われなくなるためである。
T1期間には、端子21にハイレベルのパルスφ21が印加
され、水平駆動線２はGNDに固定される。ここで端子19
にハイレベルのパルスφ19を印加すると、PMOSトランジ
スタM,M′は導通状態となり、全画素バイポーラ型セン
サＴのベースは所定の正電位にリセットされる（一括完
全リセット）。
され、水平駆動線２はGNDに固定される。ここで端子19
にハイレベルのパルスφ19を印加すると、PMOSトランジ
スタM,M′は導通状態となり、全画素バイポーラ型セン
サＴのベースは所定の正電位にリセットされる（一括完
全リセット）。
T2期間には、端子13にハイレベルのパルスφ13を印加
することで、画素のバイポーラ型センサのエミッタをGN
Dにして第１の一括過渡リセットが行われる。
することで、画素のバイポーラ型センサのエミッタをGN
Dにして第１の一括過渡リセットが行われる。
T3期間では、第２の一括過渡リセットが行われる。端
子21にハイレベルのパルスφ21を印加し、端子50を正電
位とすると、画素の容量Ｃを介してバイポーラ型センサ
のベース電位が上昇してベースの残留電荷（ホール）が
エミッタに流出し、画素のリセットが行われ、印加電圧
が正電位からGNDに変化する時にバイポーラ型センサＴ
のベースが逆バイアスされ、画素は蓄積状態に入る。こ
こで、端子21への印加パルスφ21はMOSトランジスタ20
のバラツキの影響をなくすため、端子50への印加電圧よ
りも高電圧とすることが望ましい。
子21にハイレベルのパルスφ21を印加し、端子50を正電
位とすると、画素の容量Ｃを介してバイポーラ型センサ
のベース電位が上昇してベースの残留電荷（ホール）が
エミッタに流出し、画素のリセットが行われ、印加電圧
が正電位からGNDに変化する時にバイポーラ型センサＴ
のベースが逆バイアスされ、画素は蓄積状態に入る。こ
こで、端子21への印加パルスφ21はMOSトランジスタ20
のバラツキの影響をなくすため、端子50への印加電圧よ
りも高電圧とすることが望ましい。
T4期間では、レンズを通った光が画素に照射され露光
状態になる。露光の終了はメカニカルシャッタの閉状態
への制御によりなされる。
状態になる。露光の終了はメカニカルシャッタの閉状態
への制御によりなされる。
上述の様に本発明のセンサではメカニカルシャッタの
開閉ではなく第２の一括過渡リセットにより露光を開始
し、メカニカルシャッタの閉制御により露光を終了させ
る。
開閉ではなく第２の一括過渡リセットにより露光を開始
し、メカニカルシャッタの閉制御により露光を終了させ
る。
T5期間には垂直走査回路、水平走査回路、及び画素の
駆動により、各画素に光電変換された信号を読み出す。
駆動により、各画素に光電変換された信号を読み出す。
第３図に他の実施例のタインミング図を示す。
本実施例は第２図におけるタイミングのT2期間を除去
したものである。
したものである。
すなわち、T1期間の一括完全リセット後、T3期間にお
いて、水平駆動線２を正電位、垂直信号線をGNDにして
一括過渡リセットを行うとともに、端子50の印加電圧の
正電位からGNDに変化させる時に画素のベースを逆バイ
アス蓄積状態にするものである。
いて、水平駆動線２を正電位、垂直信号線をGNDにして
一括過渡リセットを行うとともに、端子50の印加電圧の
正電位からGNDに変化させる時に画素のベースを逆バイ
アス蓄積状態にするものである。
［発明の効果］ 以上述べた様に、本発明の光電変換装置では、複数の
トランジスタのリセット動作が短時間に行えるので暗電
流の発生を少なくする事が出来る。
トランジスタのリセット動作が短時間に行えるので暗電
流の発生を少なくする事が出来る。
また、メカニカルシャッタは露光の終了時に閉状態に
制御すればよいので、その構造を簡単にすることが出来
る。
制御すればよいので、その構造を簡単にすることが出来
る。
また、複数のトランジスタの制御電極領域の電位を一
定電位にしたまま、絶縁ゲート型トランジスタのソース
電位を変えることで、絶縁ゲート型トランジスタを一括
して導通させて、前記複数のトランジスタを一括して完
全リセットを行うことで、複数のトランジスタの制御電
極領域に加えるパルスの振幅を安定動作範囲内の限度ま
でとれるため、トランジスタの飽和出力が大きくとれ
る。また駆動パルスが２値ですむため、パルスの供給系
が簡単になる効果がある。
定電位にしたまま、絶縁ゲート型トランジスタのソース
電位を変えることで、絶縁ゲート型トランジスタを一括
して導通させて、前記複数のトランジスタを一括して完
全リセットを行うことで、複数のトランジスタの制御電
極領域に加えるパルスの振幅を安定動作範囲内の限度ま
でとれるため、トランジスタの飽和出力が大きくとれ
る。また駆動パルスが２値ですむため、パルスの供給系
が簡単になる効果がある。
第１図は本発明の光電変換装置の一実施例の回路構成図
である。 第２図は第１図の光電変換装置のタイミング図である。 第３図は第１図の光電変換装置の他のタイミング図であ
る。 第４図はカメラシステムの概略図である。 第５図は、上記バイポーラ型センサを用いた光電変換装
置の回路構成図である。 第６図は端子12,13,14に印加されるパルスの波形図であ
る。 第７図は従来の電子シャッタの説明図である。 １……画素、２……水平駆動線、３……垂直出力線、４
……MOSトランジスタ、５……蓄積容量、６……MOSトラ
ンジスタ、７……水平出力線、８……MOSトランジス
タ、９……アンプ、10……MOSトランジスタ、11……バ
ッファMOSトランジスタ、12……端子、13……端子、14
……端子、15……端子、16……出力端子、18……エミッ
タフォロワ回路、20……MOSトランジスタ、21……端
子、50……端子。
である。 第２図は第１図の光電変換装置のタイミング図である。 第３図は第１図の光電変換装置の他のタイミング図であ
る。 第４図はカメラシステムの概略図である。 第５図は、上記バイポーラ型センサを用いた光電変換装
置の回路構成図である。 第６図は端子12,13,14に印加されるパルスの波形図であ
る。 第７図は従来の電子シャッタの説明図である。 １……画素、２……水平駆動線、３……垂直出力線、４
……MOSトランジスタ、５……蓄積容量、６……MOSトラ
ンジスタ、７……水平出力線、８……MOSトランジス
タ、９……アンプ、10……MOSトランジスタ、11……バ
ッファMOSトランジスタ、12……端子、13……端子、14
……端子、15……端子、16……出力端子、18……エミッ
タフォロワ回路、20……MOSトランジスタ、21……端
子、50……端子。
Claims (1)
- 【請求項１】制御電極領域に光キャリアを蓄積し、その
光キャリアに対応する信号を主電極領域から出力する複
数のトランジスタと、 隣接するトランジスタの隣接する二つの制御電極領域間
の導通を制御する絶縁ゲート型トランジスタとを有する
光電変換装置において、 隣接するトランジスタごとに設けられた前記絶縁ゲート
型トランジスタのソース電位を制御することにより該絶
縁ゲート型トランジスタを一括して導通させて、前記複
数のトランジスタを一括してリセットさせる第一リセッ
トモードと、前記複数のトランジスタの制御電極領域が
主電極領域に対して順方向となるようにバイアス電圧を
印加し、前記複数のトランジスタを一括してリセットさ
せる第二リセットモードとを有する制御手段を設けたこ
とを特徴とする光電変換装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2273212A JP2678086B2 (ja) | 1990-10-15 | 1990-10-15 | 光電変換装置 |
| EP91307037A EP0473294B1 (en) | 1990-08-07 | 1991-07-31 | Photoconversion device |
| DE69133418T DE69133418T2 (de) | 1990-08-07 | 1991-07-31 | Photoumwandlerschaltung |
| CA002048467A CA2048467C (en) | 1990-08-07 | 1991-08-06 | Photoconversion device |
| US07/921,969 US5288988A (en) | 1990-08-07 | 1992-08-04 | Photoconversion device having reset control circuitry |
| US08/152,675 US5424529A (en) | 1990-08-07 | 1993-11-16 | Photoconversion device including reset means and biasing means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2273212A JP2678086B2 (ja) | 1990-10-15 | 1990-10-15 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150583A JPH04150583A (ja) | 1992-05-25 |
| JP2678086B2 true JP2678086B2 (ja) | 1997-11-17 |
Family
ID=17524664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2273212A Expired - Fee Related JP2678086B2 (ja) | 1990-08-07 | 1990-10-15 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678086B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2311444T1 (es) * | 2005-11-23 | 2009-02-16 | Capso Vision, Inc. | Metodo para la lectura de imagenes capturadas en una pluralidad de pixeles en una matriz de celdas de pixeles y el sistema de iluminacion. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH084131B2 (ja) * | 1987-01-29 | 1996-01-17 | キヤノン株式会社 | 光電変換装置 |
-
1990
- 1990-10-15 JP JP2273212A patent/JP2678086B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04150583A (ja) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7636118B2 (en) | Solid state image sensor with fixed pattern noise reduction | |
| CA1333091C (en) | Photoelectric transducer apparatus | |
| US6930722B1 (en) | Amplification type image pickup apparatus and method of controlling the amplification type image pickup apparatus | |
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| JP3750502B2 (ja) | 固体撮像装置およびカメラシステム | |
| US20020085106A1 (en) | Mehtod and apparatus for increasing retention time in image sensors having an electronic shutter | |
| US6791613B2 (en) | Signal processing apparatus | |
| JP2019216316A (ja) | 撮像装置、半導体装置及びカメラ | |
| EP0577391B1 (en) | Solid state image pickup apparatus | |
| JP2002077731A (ja) | 固体撮像装置および撮像システム | |
| JP4470425B2 (ja) | 単位信号補正方法および半導体装置、並びに半導体装置の駆動制御方法および駆動制御装置 | |
| JPH03225868A (ja) | 固体撮像素子とそれを用いた撮像装置 | |
| JP2008042673A (ja) | 光電変換装置及びその駆動方法 | |
| JP2000209508A (ja) | 固体撮像装置 | |
| JP2678086B2 (ja) | 光電変換装置 | |
| JP4336508B2 (ja) | 撮像装置 | |
| JP2625570B2 (ja) | 光電変換装置 | |
| JP4708583B2 (ja) | 撮像装置 | |
| JPH09181986A (ja) | 固体撮像素子 | |
| JP2739692B2 (ja) | 光電変換装置 | |
| US20040223064A1 (en) | Image pickup element, image pickup device, and differential amplifying circuit | |
| JP3149126B2 (ja) | 固体撮像装置 | |
| JP2833854B2 (ja) | 固体撮像装置の駆動方法 | |
| JP3037993B2 (ja) | 固体撮像装置 | |
| JP3332375B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |