JP3332375B2 - 撮像装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、撮像装置、特に光電変換素子に蓄積された
光情報の読み出し方式に関するものである。

〔従来の技術〕

第４図は従来例の要部の概略図である。同図において
マトリックス状に配置された光電素子400の電極400aは
水平信号線401に行毎に共通接続され、各水平信号線401
は垂直走査回路402の各出力端子に各々接続されてい
る。また光電素子400の電極400bは垂直信号線403に列毎
に共通接続され、各垂直信号線403はMOS（metal−oxide
semiconductor）構造の水平走査トランジスタ404を介
して読出し信号線405に共通接続されている。各水平操
作トランジスタ404のゲート電極は水平走査回路406の各
出力端子に接続され、各出力端子からの水平走査パルス
がシフトするタイミングで水平走査トランジスタ404は
順次オン状態となる。この水平走査によって、ある水平
信号線401の光電素子400に蓄積されている光情報がシリ
アルに読出し信号線405に読み出され、アンプ407によっ
て増幅され外部へ出力される。

なお、第４図は概略図であって各光電素子400に接続
されるスイッチ素子の図示が省略されている。

〔発明が解決しようとする課題〕

このようなタイプの撮像素子においては、走査するア
ドレスを指定することにより希望の箇所の光情報のみを
読み出す、いわゆるランダムアクセスが可能である。

この特徴は、スチルビデオカメラ等で、本露出の前に
露出量や光源光に対するホワイトバランスを制御するた
めの予備露出情報を得る上で極めて重要である。

ところで、ランダムアクセスされた画素とされなかっ
た画素では破壊読出し型においては状態が完全に異なっ
ており、また非破壊読出し型においてもその非破壊度に
よって完全に同一状態ということはない。したがって、
本露光の前に全画素をリセットする必要がある。

しかし、従来方式では予備露出（予備露出のリセット
は省略）→リセット→本露出という形で駆動されてお
り、都合、概ね３回（即ち３フィールド）の走査を必要
とし、シャッタリリーズボタンを押してから本露出まで
に、タイムラグを生じてしまうという問題がある。

本発明は、このような問題を解決するためなされたも
ので、シャッタリリーズボタンを押してから本露出まで
のタイムラグの小さい撮像装置を提供することを目的と
するものである。

〔課題を解決するための手段〕

本発明は前記目的を達成するため撮像装置をつぎの
（１）のとおりに構成するものである。

（１） 垂直方向及び水平方向に配列されたＮ（Ｎは、
自然数）行の画素と、 前記画素の信号が出力される１列毎に設けられた垂直
出力線と、 前記Ｎ行の画素の１行目から行単位で信号を順次前記
垂直出力線に読み出すとともに、前記Ｎ行の画素を１行
目から行単位で順次リセットする垂直走査回路と、 前記一列毎に設けられた垂直出力線を介した一行分の
画素の信号を保持するラインバッファと、 前記ラインバッファからの各画素毎の信号を出力部か
ら読み出すための水平走査回路とを有し、 前記垂直走査回路は、本露出によって画像を取得する
ために必要な情報を得るための予備露出による信号を、
前記Ｎ行の画素から行単位で順次前記垂直出力線に読み
出すための水平ブランキング期間中に、Ｋ（Ｋは、１以
上Ｎ以下の整数）行目の画素からの前記予備露出による
信号を前記ラインバッファに保持し、その後前記本露出
による信号の蓄積を開始するために前記Ｋ行目の画素を
リセットする、又は、Ｋ行目の画素からの信号を前記ラ
インバッファに保持し、その後前記本露出による信号の
蓄積を開始するためにＬ（Ｌは、１以上Ｋ−１以下の整
数）行目の画素をリセットするようにするとともに、 Ｍ（Ｍは、１以上Ｎ以下の整数）行目の画素からの前
記予備露出による信号を読み出した後、次にＭ行の画素
からの前記本露出による信号を読み出す期間が一垂直期
間となるように、前記Ｎ行の画素から行単位で順次前記
垂直出力線に読み出す撮像装置。

〔作用〕

前記（１）の構成により、予備露出の読出しのフィー
ルドにおいて本露出のリセットが開始される。

〔実施例〕

以下、本発明を実施例により詳しく説明する。

第１図は、本発明の一実施例である“撮像装置”の要
部のブロック図、第２図及び第３図は、同実施例におけ
る撮像素子の駆動パルスのタイミングを示す図である。

以下図面に従って説明する。本実施例はＪ−FET（接
合型FET）を画素素子として用いたFGA（フローティング
ゲートアレイ）型撮像素子を例として説明するものであ
る。

第１図において、200は画素素子、201は水平信号線、
202は出力端子が水平信号線201に接続された垂直走査回
路、203は垂直信号線、204は入力端子が垂直信号線203
に接続されたラインバッファ（ラインメモリ）、206は
ラインバッファ104を走査する水平走査回路、207は出力
アンプ、208は負荷抵抗、209はクランプ素子、210はバ
イアス素子である。

本実施例においては、水平ブランキングにおいて、垂
直走査回路202によりある行の水平信号線201（全部で48
0行あるものとして説明する）を選択し、この水平信号
線201に共通接続されている全画素素子200の信号を、パ
ラレルにラインバッファ204にサンプルホールドし、つ
ぎの水平走査期間中に、水平走査回路206によりライン
バッファ204を走査し、先にサンプルホールドした各画
素素子200の信号をシリアルに出力アンプ207を介して読
み出すものである。

第２図により、第１の動作について説明する。なお、
クランプ素子209、バイアス素子210の動作は本発明の理
解に直接関係がないのでその説明を省略する。

第２図は、それぞれのフィールド（フィールド１、
２）における、予備露出用の信号の読み出し期間（予備
露出読出し）、本露出用の信号の読出し期間（本露出読
出し）、及び本露出用の信号の蓄積を開始させるための
リセットを行う期間（リセット）の関係を表すととも
に、そのフィールドの一部分である水平ブランキングの
動作をあらわすものである。

図中、時刻ta〜tgはそれぞれの水平ブランキング期間
の所定の時刻をあらわすものである。

ここで、アドレスKm（ｍは、１以上480以下の整数）
は、読出しのために第ｍ行の水平信号線を選択すること
をあらわし、アドレスLn（ｎは、１以上480以下の整
数）は、リセットのために第ｎ行の水平信号線を選択す
ることをあらわしている。

また、アドレスB9〜B1は、それぞれ１又は０であり、
例えばB9からB1まで全てが０の場合に、アドレスK1、L1
が指定されるように、アドレスB9〜B1のそれぞれの値の
組み合わせによって、アドレスKm、Lnが指定される。

まず、フィールド１について説明する。

第１番目の水平ブランキング（Ａ）では、この期間中
に、垂直走査回路202のアドレス入力B9〜B1により、ア
ドレスK1が指定され、アドレスK1で第１行の水平信号線
201が選択され、第１行の画素に蓄積されている予備露
出用の信号の読み出しが行われる。

時刻tbにサンプルホールド信号φSHがハイレベルとな
り、第１行の水平信号線201に接続されている全画素素
子200のゲートキャパシタの電位（予備露出により低下
した電位）がパラレルに、ラインバッファ201にサンプ
ルホールドされ、時刻tcに第１行の水平信号線201にリ
セット電圧VHが供給されて、第１行の全画素素子200の
ゲートキャパシタの電位がリセット電位まで充電され、
時刻tdに再びサンプルホールド信号φSHがハイレベルと
なり、第１行の水平信号線201に接続された全画素200の
ゲートキャパシタの電位（リセット電位）がパラレルに
ラインバッファ204にサンプルホールドされる。

ここで、このリセット電位は、Ｊ−FETの画素毎のば
らつきによって生じるノイズ信号成分である（同じ量の
信号を各画素に蓄積しても、Ｊ−FETによるばらつきに
より、出力信号が多少ばらつく）。

この結果、時刻tbにおけるサンプルホールド値と時刻
tdにおけるサンプルホールド値との差分を行うことによ
って、Ｊ−FETの画素毎のばらつきによるノイズ信号成
分が取り除かれた予備露出における光情報（蓄積電荷）
がラインバッファに検出される。時刻tgに始まる水平走
査期間中に、ラインバッファ204は水平走査回路206によ
り走査され、出力アンプ207を介して第１行の各画素素
子200の信号がシリアルに外部に読み出される。

上記と同様な動作を第２番目の水平ブランキングから
第349番目の水平ブラインキングまで繰り返す。

次に、第350番目の水平ブラインキング（Ｂ）につい
て説明する。

この期間中に、垂直走査回路202のアドレス入力B9〜B
1により、アドレスK350、アドレスL1が順次指定され、
アドレスK350で第350行の水平信号線201が選択されるこ
とにより、第350行の画素に蓄積されている予備露出用
の信号の読み出しが行われ、アドレスL1で第１行の水平
信号線201が選択されることにより、第１行の画素がリ
セットされる。

ここで、第１行の画素がリセットされることによっ
て、第１行の画素は、本露出のための信号の蓄積が開始
される。

この後の第350行の画素に蓄積された予備露出のため
の信号の読み出しは、上記の第１番目の水平ブランキン
グと同じ動作である。

その後、上記と同様な動作を第350番目の水平ブラン
キングから第480番目の水平ブランキング（Ｃ）まで繰
り返す。

次に、フィールド２について説明する。

第１番目の水平ブランキング（Ｄ）では、この期間中
に、垂直走査回路202のアドレス入力B9〜B1により、ア
ドレスK1が指定され、アドレスK1で第１行の水平信号線
201が選択され、第１行の画素に蓄積されている本露出
用の信号の読み出しが行われる。ここで、読み出される
本露出用の信号は、上記の第350番目の水平ブランキン
グ内の時刻te（t2）からフィールド２の第１番目の水平
ブランキング内の時刻ta（t3）の間に蓄積した信号であ
る。

また、アドレスL132で第132行の水平信号線201が選択
されることにより、第132行の画素がリセットされる。

ここで、第132行の画素がリセットされることによっ
て、第132行の画素は、本露出のための信号の蓄積が開
始される。

その後、上記と同様な動作が繰り返される。

つぎに、予備露出読み出し、本露出読み出しのリセッ
ト、本露光の読み出しの関係を説明する。

上記で説明したフィールド１の第350番目の水平ブラ
ンキング（Ｂ）は、水平ブランキングの前半で、（ａ）
に示すように第350行の水平信号線201の全画素素子200
の予備露出の読出しが行われ、その直後の同水平ブラン
キングの後半で、（ｃ）に示すように、第１行の水平信
号線201の全画素素子200の本露出のリセットが行われ、
フィールド２の第１番目の水平ブランキング（Ｄ）で
は、水平ブランキングにおける前半で、第１行の全画素
素子200の本露出の読出しが行われ、後半で第131行の全
画素素子200のリセットが行われる。

次に、第３図により第２の動作について説明する。こ
のケースにおける第３図の時刻t₁近傍の状態は、第３図
において、アドレスＫで第１行の水平信号線201を指定
し、アドレスＬでも同じ第１行の水平信号線201を指定
した状態に相当する。

即ち、第３図において、水平ブランキングの前半で第
１行の水平信号線201に接続された全画素素子200の予備
露出の光情報をラインバッファ104に入れ、同一水平ブ
ランキングの後半で同じ第１行の水平信号線201に接続
された全画素素子200の本露出のリセットを行う。第３
図の時刻t₃近傍の水平ブランキングで第１行の水平信号
線201に接続された全画素素子200の本露出の光情報をラ
インバッファ104に入れ、続く水平走査期間中に第１行
の水平信号線201に接続された各画素素子200の信号を出
力アンプ107を介してシリアルに出力する。

本実施例の撮像素子は、リセットを行ってから信号の
読出しが行われるまでの時間が、画素に光情報を蓄積し
ている時間（露出時間）である。

そして、上記の第１の動作では、時刻t2（リセット）
と時刻t3（信号の読出し）の間が本露出時間tsとなり、
このようにしていわゆる電子シャッタの短時間露出が行
われる。

また、上記の第２の動作では、時刻t1（リセット）と時
刻t3（信号の読出し）の間が本露出時間tsとなり、この
ようにしていわゆる電子シャッタの長時間露出が行われ
る。

次に、第３の動作について説明する。

第３図における（ｂ）のリセットが時刻t₁より少し遅
れて開始されるケースを第３図により説明するとつぎの
ようになる。水平ブランキングの前半に、アドレスＫに
より例えば第10行の水平信号線201が指定され、同行の
全画素素子200に蓄積された予備露出の光情報が読出さ
れ、水平ブランキングの後半に、アドレスＬにより例え
ば第１行の水平信号線201が指定され、同行の全画素素
子200の本露出のリセットが行われ、続く第３図の時刻t
₃近傍の水平ブランキングの前半で第１行の水平信号線2
01に接続された全画素素子200の本露出の読出しが行わ
れ、同水平ブランキングの後半で第471行の水平信号線2
01に接続された全画素素子200の本露出のリセットが行
われる。

以上のように第３の動作では本露出による信号の蓄積
時間が、上記で説明した第２の動作に比べて、第２行か
ら第10行の画素の予備露出による信号が読み出される時
間の分だけ短くなっている。

このようにして、本露出のリセットが、予備露出の読
出しのフィールドと同じフィールドにおいて開始される
ので、シャッタリリーズボタンを押してから本露出まで
の時間が最小限に短縮できる。また本露出のリセット開
始時期を予備露出の読出し期間中で前後に移動するとに
より電子シャッタ動作を行うことができる。

なお、以上の実施例は、FGA型の撮像素子を用いるも
のであるが、本発明はこれに限定されるものではなく、
ランダムアクセスのできる適宜の撮像素子を用いて実施
することができることはいうまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、シャッタリリ
ーズボタンを押してから本露出までのタイムラグを減ら
せるばかりでなく、特別な駆動回路を必要としないとい
う効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例の要部のブロック図、第２図
は同実施例における撮像素子の駆動パルスのタイミング
を示す図、第３図は同実施例における撮像素子の駆動パ
ルスのタイミングを示す図、第４図は従来の撮像素子の
１例の概略図である。 200……画素素子 202……垂直走査回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】垂直方向及び水平方向に配列されたＮ（Ｎ
   は、自然数）行の画素と、 前記画素の信号が出力される１列毎に設けられた垂直出
   力線と、 前記Ｎ行の画素の１行目から行単位で信号を順次前記垂
   直出力線に読み出すとともに、前記Ｎ行の画素を１行目
   から行単位で順次リセットする垂直走査回路と、 前記一列毎に設けられた垂直出力線を介した一行分の画
   素の信号を保持するラインバッファと、 前記ラインバッファからの各画素毎の信号を出力部から
   読み出すための水平走査回路とを有し、 前記垂直走査回路は、本露出によって画像を取得するた
   めに必要な情報を得るための予備露出による信号を、前
   記Ｎ行の画素から行単位で順次前記垂直出力線に読み出
   すための水平ブランキング期間中に、Ｋ（Ｋは、１以上
   Ｎ以下の整数）行目の画素からの前記予備露出による信
   号を前記ラインバッファに保持し、その後前記本露出に
   よる信号の蓄積を開始するために前記Ｋ行目の画素をリ
   セットする、又は、Ｋ行目の画素からの信号を前記ライ
   ンバッファに保持し、その後前記本露出による信号の蓄
   積を開始するためにＬ（Ｌは、１以上Ｋ−１以下の整
   数）行目の画素をリセットするようにするとともに、 Ｍ（Ｍは、１以上Ｎ以下の整数）行目の画素からの前記
   予備露出による信号を読み出した後、次にＭ行の画素か
   らの前記本露出による信号を読み出す期間が一垂直期間
   となるように、前記Ｎ行の画素から行単位で順次前記垂
   直出力線に読み出すことを特徴とする撮像装置。