JPH11225289A - エッジ検出用固体撮像装置、並びに固体撮像装置の駆動によるエッジ検出方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、互いに隣接する画素で生成された
電気信号に基づきエッジ信号を生成するエッジ検出用固
体撮像装置に関し、簡単な回路構成によって、精度良い
エッジ信号を速やかに生成することを目的とする。 【解決手段】 二次元マトリクス状に配列され入射光に
応じた電気信号を生成して出力する複数の画素と、画素
の各列に対応して設けられた複数の垂直読み出し線と、
画素を行単位で順次選択し当該画素から出力された電気
信号を対応する垂直読み出し線に転送する垂直走査回路
と、垂直読み出し線上に別々のタイミングで転送される
隣接行の電気信号を比較する回路とを備えて、エッジ信
号を生成することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置の転
送期間中に、エッジ信号を生成する技術に関する。

【０００２】

【従来の技術】従来より、被写体の形状や大きさなどの
特徴を抽出するために、エッジ検出処理が行われてい
る。図１４は、従来のエッジ検出処理を行う画像処理装
置３００の構成を示すブロック図である。

【０００３】図において、画像処理装置３００は、固体
撮像装置３０１と、固体撮像装置３０１によって生成さ
れた画像信号（アナログ信号）をＡ／Ｄ変換するＡ／Ｄ
変換回路３０２と、Ａ／Ｄ変換回路３０２から出力され
るディジタル信号を保存する画像メモリ３０３と、画像
メモリ３０３に保存されたディジタル信号からエッジ信
号を生成する画像処理回路３０４とで構成される。

【０００４】このような画像処理装置３００では、ま
ず、固体撮像装置３０１によって生成されたアナログ信
号が、Ａ／Ｄ変換回路３０２を介してディジタル信号に
変換され、画像メモリ３０３に一時的に保存される。画
像処理回路３０４は、このように保存されたディジタル
信号に基づき、隣接画素間の輝度を比較することによっ
てエッジ信号を生成する。

【０００５】その他、特開平８−２７５０５９号公報に
は、固体撮像装置単体でエッジ検出を行う技術が記載さ
れている。この従来技術では、画素一つ一つに、出力極
性を制御する制御回路が設けられている。このような制
御回路を用いて、隣接行の出力を互いに逆極性に制御
し、垂直読み出し線上に隣接２行分を同時出力する。垂
直読み出し線上では、これら逆極性の出力が電流加算さ
れ、隣接行の差分（エッジ信号）が生成される。

【０００６】

【発明が解決しようとする課題】ところで、図１４に示
す画像処理装置３００では、１フレーム分のデジタル信
号が画像メモリ３０３に保存されるまで、画像処理回路
３０４によるエッジ検出処理が開始できない。そのた
め、撮像時点からエッジ信号が生成されるまでの処理時
間を短縮することが難しかった。

【０００７】また、画像信号の有効範囲であるダイナミ
ックレンジについては、Ａ／Ｄ変換回路３０２の入力端
で制限される。そのため、画像処理回路３０４では、エ
ッジ検出処理を行う際に固体撮像装置３０１の広いダイ
ナミックレンジが有効に利用できなかった。さらに、近
年、画像の高解像度化に伴う情報量の増加によって、固
体撮像装置から直接エッジ信号を得たいという要求が高
まっている。しかし、従来のエッジ検出処理をそのまま
固体撮像装置内で行う場合、画素や垂直走査回路および
水平走査回路以外に、Ａ／Ｄ変換回路や画像メモリを備
える必要があるため、構成が繁雑となり小型化および低
価格化に限界があった。

【０００８】また、特開平８−２７５０５９号公報の従
来技術では、カレントミラー回路や極性切り換えスイッ
チ回路などからなる複雑な制御回路を、画素一つずつに
設けなければならない。そのため、１画素当たりの回路
スペースは大きくなり、撮像素子の高解像度化が困難に
なるという問題点があった。また、特開平８−２７５０
５９号公報の従来技術では、制御回路の正負両極性の出
力ゲインを完全に一致させることは困難である。そのた
め、隣接行の差分をとる際に、ゲイン差に基づく誤差が
生じやすく、高精度なエッジ検出が困難であった。

【０００９】さらに、特開平８−２７５０５９号公報の
従来技術では、画素出力を、読み出し用トランジスタの
ソース電流として取り出している。この場合、ゲート電
圧（入射光に比例する）とソース電流との対応関係は、
二乗特性となる。そのため、電流加算によるエッジ検出
では、画素間演算の線形性を得ることができない。その
ため、平均輝度レベルに応じてエッジ検出の具合が異な
るなどの弊害が生じやすい。

【００１０】また、特開平８−２７５０５９号公報の従
来技術では、垂直読み出し線上で隣接２行分の出力を電
流加算するため、画像本来の輝度情報が失われてしま
う。そのため、エッジ信号と同時並行に、ビデオ信号を
生成することができないという問題点があった。そこ
で、本発明は、上記の問題点を解決するために、簡単な
回路構成によって、精度良いエッジ信号を速やかに生成
することができるエッジ検出用固体撮像装置を提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】（請求項１）請求項１に
記載のエッジ検出用固体撮像装置は、二次元マトリクス
状に配列され、入射光に応じた電気信号を生成して出力
する複数の画素と、複数の画素の各列に対応して設けら
れた複数の垂直読み出し線と、複数の画素を行単位で順
次選択し、当該画素から出力された電気信号を対応する
垂直読み出し線に転送する垂直走査回路と、互いに隣接
する画素の各々から当該垂直読み出し線に転送された電
気信号を個別にサンプルホールドし、該電気信号を予め
決められたタイミングで出力するサンプルホールド部
と、サンプルホールド部から出力された電気信号の値を
比較して、互いに隣接する画素間のエッジ信号を生成す
る信号比較部と、信号比較部によって生成されたエッジ
信号をエッジ信号用の水平読み出し線に順次転送するエ
ッジ信号転送部とを備えたことを特徴とする。

【００１２】すなわち、互いに隣接する画素から出力さ
れた電気信号を個別にサンプルホールドすることによっ
て、これらの電気信号の値を容易に比較することができ
る。そのため、簡単な回路構成によりエッジ信号を生成
することができる。したがって、固体撮像装置の外部に
エッジ信号生成用の画像処理回路を設ける必要がなく、
装置全体の構成を単純化することが可能となる。

【００１３】（請求項２）請求項２に記載のエッジ検出
用固体撮像装置は、請求項１に記載のエッジ検出用固体
撮像装置において、画素は、入射光に応じた電気信号が
当該垂直読み出し線に転送されるタイミングとは異なる
タイミングで、該電気信号の基準レベルを示す暗出力信
号を該垂直読み出し線に出力し、サンプルホールド部
は、当該垂直読み出し線に転送された電気信号をサンプ
ルホールドすると共に、該垂直読み出し線に出力された
暗出力信号をサンプルホールドし、該電気信号から該暗
出力信号を除去した信号を該電気信号として信号比較部
に出力することを特徴とする。

【００１４】（請求項３）請求項３に記載のエッジ検出
用固体撮像装置は、請求項１または請求項２に記載のエ
ッジ検出用固体撮像装置において、サンプルホールド部
は、複数の垂直読み出し線の各々に対応して設けられ、
奇数行に配された画素から当該垂直読み出し線に出力さ
れる信号をサンプルホールドする複数の第１のサンプル
ホールド回路と、複数の垂直読み出し線の各々に対応し
て設けられ、偶数行に配された画素から当該垂直読み出
し線に出力される信号をサンプルホールドする複数の第
２のサンプルホールド回路とを備えたことを特徴とす
る。

【００１５】すなわち、同一の垂直読み出し線に対応す
る第１のサンプルホールド回路および第２のサンプルホ
ールド回路には、垂直方向に隣接する画素から出力され
た信号がサンプルホールドされ、隣接する各垂直読み出
し線に対応する第１のサンプルホールド回路（または第
２のサンプルホールド回路）には、水平方向に隣接する
画素から出力された信号がサンプルホールドされる。

【００１６】（請求項４）請求項４に記載のエッジ検出
用固体撮像装置は、請求項３に記載のエッジ検出用固体
撮像装置において、第１のサンプルホールド回路は、当
該垂直読み出し線との間に第１のスイッチを備え、奇数
行に配された画素から該垂直読み出し線に信号が出力さ
れるタイミングに基づいて、該第１のスイッチの開閉を
制御することによって、所望の信号をサンプルホールド
し、第２のサンプルホールド回路は、当該垂直読み出し
線との間に第２のスイッチを備え、偶数行に配された画
素から該垂直読み出し線に信号が出力されるタイミング
に基づいて、該第２のスイッチの開閉を制御することに
よって、所望の信号をサンプルホールドすることを特徴
とする。すなわち、第１のサンプルホールド回路および
第２のサンプルホールド回路は、簡単な構成によって、
サンプルホールドすべき信号を選択することができる。

【００１７】（請求項５）請求項５に記載のエッジ検出
用固体撮像装置は、請求項３または請求項４に記載のエ
ッジ検出用固体撮像装置において、信号比較部は、複数
の垂直読み出し線の各々に対応して設けられ、当該垂直
読み出し線に対応する第１のサンプルホールド回路と第
２のサンプルホールド回路とから出力された電気信号の
値を比較して、エッジ信号を生成する複数の信号比較回
路からなり、エッジ信号転送部は、複数の信号比較回路
の各々によって生成されたエッジ信号をエッジ信号用の
水平読み出し線に順次転送することを特徴とする。すな
わち、従来の固体撮像装置における電気信号の走査と同
様にして２次元のエッジ信号が出力できる。

【００１８】（請求項６）請求項６に記載のエッジ検出
用固体撮像装置は、請求項５に記載のエッジ検出用固体
撮像装置において、信号比較回路は、当該垂直読み出し
線に対応する第１のサンプルホールド回路と第２のサン
プルホールド回路とから出力された電気信号の値の差が
予め決められた値以上である場合、エッジ部分であるこ
とを示す信号を生成することを特徴とする。すなわち、
信号比較回路によって電気信号の比較が行われる際の閾
値を自在に設定することができる。例えば、このような
閾値を電気信号に通常含まれるランダム雑音成分よりも
大きい値に設定することが可能である。

【００１９】（請求項７）請求項７に記載のエッジ検出
用固体撮像装置は、請求項５に記載のエッジ検出用固体
撮像装置において、信号比較回路は、当該垂直読み出し
線に対応する第１のサンプルホールド回路と第２のサン
プルホールド回路とから出力された電気信号の値を比較
すると共に、当該垂直読み出し線に対応する第１のサン
プルホールド回路と隣接する何れか一方の垂直読み出し
線に対応する第１のサンプルホールド回路とから出力さ
れた電気信号の値または、当該垂直読み出し線に対応す
る第２のサンプルホールド回路と隣接する何れか一方の
垂直読み出し線に対応する第２のサンプルホールド回路
とから出力された電気信号の値を比較して、エッジ信号
を生成することを特徴とする。すなわち、信号比較回路
は、垂直方向に隣接する画素から出力される信号だけで
なく、水平方向に隣接する画素から出力される信号を比
較の対象とすることができる。

【００２０】（請求項８）請求項８に記載のエッジ検出
用固体撮像装置は、請求項７に記載のエッジ検出用固体
撮像装置において、信号比較回路は、当該垂直読み出し
線に対応する第１のサンプルホールド回路と第２のサン
プルホールド回路とから出力された電気信号の値の差
と、当該垂直読み出し線に対応する第１のサンプルホー
ルド回路と隣接する垂直読み出し線に対応する第１のサ
ンプルホールド回路とから出力された電気信号の値の差
との少なくとも一方が予め決められた値以上である場
合、または、当該垂直読み出し線に対応する第１のサン
プルホールド回路と第２のサンプルホールド回路とから
出力された電気信号の値の差と、当該垂直読み出し線に
対応する第２のサンプルホールド回路と隣接する垂直読
み出し線に対応する第２のサンプルホールド回路とから
出力された電気信号の値の差との少なくとも一方が予め
決められた値以上である場合、エッジ部分であることを
示す信号を生成することを特徴とする。すなわち、垂直
方向に隣接する画素から出力される信号だけでなく、水
平方向に隣接する画素から出力される信号を比較の対象
とすることができると共に、このような比較が行われる
際の閾値を自在に設定することができる。

【００２１】（請求項９）請求項９に記載のエッジ検出
用固体撮像装置は、二次元マトリクス状に配列され、入
射光に応じた電気信号を生成して出力する複数の画素
と、複数の画素の各列に対応して設けられた複数の垂直
読み出し線と、複数の画素を行単位で順次選択し、当該
画素から出力された電気信号を対応する垂直読み出し線
に転送する垂直走査回路と、垂直読み出し線ごとに設け
られ、当該垂直読み出し線上の電気信号が一方の端子に
供給されるクランプ容量と、該クランプ容量の他方の端
子にクランプ用電圧レベルを断続的に供給するクランプ
スイッチとから構成され、互いに隣接する画素の各々か
ら当該垂直読み出し線に時分割に転送される電気信号の
差分を該クランプ容量の他方の端子に出力する差分回路
と、差分回路から各出力される差分をサンプルホールド
する保持回路と、保持回路の出力を順次に水平転送する
エッジ信号転送部とを備えたことを特徴とする。

【００２２】このような構成において、例えば、（ｉ−
１）行目の画素から垂直読み出し線に電気信号が転送さ
れると、クランプ容量の一方の端子に、この（ｉ−１）
行目の電気信号が供給される。この状態で、クランプ容
量の他方の端子にクランプ用電圧レベルが接続される
と、クランプ容量は、 両端電圧＝（クランプ用電圧）−（ｉ−１行目の電気信号） ・・・［式Ａ］ に相当する両端電圧に充電される。

【００２３】次の瞬間、クランプスイッチによりクラン
プ容量の他方の端子が解放されると、クランプ容量は、
フローティング状態となり、［式Ａ］に示す両端電圧を
そのまま保持する。この状態で、垂直読み出し線上に、
次行の電気信号（ｉ行目の電気信号）が読み出される
と、クランプ容量の他方の端子には、 差分信号＝（ｉ行目の電気信号）−（ｉ−１行目の電気信号）＋（クランプ用電 圧） ・・・［式Ｂ］ に相当する差分信号が現れる。この差分信号は、垂直に
隣接する画素間の非相関部を示す信号であり、画像内の
エッジ部分を示す信号である。

【００２４】保持回路は、このようなタイミングで差分
回路の出力に現れる差分信号を行単位に保持する。エッ
ジ信号転送回路は、この保持回路の出力を水平転送する
ことにより、エッジ信号を生成する。このようにして、
請求項９の発明では、画素の転送期間中に、エッジ信号
の生成が完了する。したがって、固体撮像装置の外部に
エッジ信号生成用の画像処理回路を設ける必要がなく、
装置全体の構成を単純化することが可能となる。

【００２５】（請求項１０）請求項１０に記載の発明
は、請求項９に記載のエッジ検出用固体撮像装置におい
て、保持回路は、差分回路から各出力される差分の絶対
値が所定値以上か否かを判定し、その判定結果の論理値
を保持する回路であることを特徴とする。このような保
持回路の二値判定により、二値化エッジ信号を生成する
ことができる。このような二値化エッジ信号は、アナロ
グのエッジ信号に比べて、高Ｓ／Ｎかつ高速に転送する
ことが可能となる。

【００２６】（請求項１１）請求項１１に記載の発明
は、請求項１ないし請求項１０の何れか１項に記載のエ
ッジ検出用固体撮像装置において、画素は、入射光に応
じた電荷を生成して蓄積する光電変換素子と、該光電変
換素子によって生成されて蓄積された電荷に応じた電気
信号を生成する信号生成部とによって構成されたことを
特徴とする。すなわち、光電変換素子によって生成され
た電荷は、信号生成部に供給され、信号生成部は、この
ように供給され電荷に応じた電気信号を生成する。

【００２７】（請求項１２）請求項１２に記載の発明
は、請求項１１に記載のエッジ検出用固体撮像装置にお
いて、光電変換素子によって生成されて蓄積された電荷
を、信号生成部に転送する転送部を備え、信号生成部
は、転送部からの電荷を蓄積する制御領域を有し、該制
御領域に蓄積された電荷に応じた電気信号を生成するこ
とを特徴とする。

【００２８】（請求項１３）請求項１３に記載の発明
は、請求項１１または請求項１２に記載のエッジ検出用
固体撮像装置において、画素において生成された電荷を
当該画素の外部に放出するリセット部を備えたことを特
徴とする。

【００２９】（請求項１４）請求項１４に記載の発明
は、請求項１１ないし請求項１３の何れか１項に記載の
エッジ検出用固体撮像装置において、信号生成部は、接
合型電解効果トランジスタであり、該接合型電解効果ト
ランジスタのゲートに供給された電荷に応じて、該接合
型電解効果トランジスタのソース・ドレイン間の電流を
制御することによって、該電荷に応じた電気信号を生成
することを特徴とする。すなわち、接合型電解効果トラ
ンジスタのゲートに、光電変換素子によって生成され蓄
積された電荷を直接供給するだけで、電荷に応じた電気
信号を生成することができる。

【００３０】（請求項１５）請求項１５に記載の発明
は、請求項１ないし請求項１０の何れか１項に記載のエ
ッジ検出用固体撮像装置において、画素は、増幅型光電
変換素子であり、該増幅型光電変換素子の制御領域で生
成された入射光に応じた電気信号を生成することを特徴
とする。

【００３１】（請求項１６）請求項１６に記載の発明
は、請求項１ないし請求項１５の何れか１項に記載のエ
ッジ検出用固体撮像装置において、複数の画素によって
生成され当該垂直読み出し線に転送された電気信号に応
じて、ビデオ信号を生成するビデオ信号生成部と、ビデ
オ信号生成部によって生成されたビデオ信号をビデオ信
号用の水平読み出し線に順次転送するビデオ信号転送部
とを備えたことを特徴とする。

【００３２】このような構成により、エッジ検出の動作
と同時に、ビデオ信号の生成を行うことが可能となる。
ちなみに、この動作は、隣接２行分を別タイミングで垂
直読み出し線に出力することによって、可能となる動作
である。したがって、従来技術（特開平８−２７５０５
９号）のように、隣接２行分を垂直読み出し線に同時出
力するような構成では、エッジ信号とビデオ信号を同時
並行に出力することはできない。

【００３３】（請求項１７）請求項１７に記載のエッジ
検出用固体撮像装置は、請求項１ないし請求項１６に記
載のエッジ検出用固体撮像装置において、ビデオ信号生
成部は、複数の画素によって生成され当該垂直読み出し
線に転送された電気信号から、該垂直読み出し線に出力
される当該画素の暗出力信号を除去してビデオ信号を生
成することを特徴とする。

【００３４】本発明のエッジ検出では、垂直読み出し線
に時分割出力される隣接２行分の電気信号を比較する。
このように垂直読み出し線を時分割に使用しているの
で、タイミング設定上の自由度が非常に高く、このよう
な時分割出力の合間に、当該画素の暗出力信号の出力期
間を新たに追加することができる。このように得た暗出
力信号を、当該画素の電気信号から同相除去するので、
請求項１７の発明では、一段と画像Ｓ／Ｎの高いビデオ
信号を生成することができる。

【００３５】（請求項１８）請求項１８に記載のエッジ
検出用固体撮像装置は、請求項１７に記載のエッジ検出
用固体撮像装置において、ビデオ信号生成部は、同一の
画素から出力される電気信号および暗出力信号の内、先
行して出力される信号を一時的に蓄積する信号蓄積部を
備え、該信号蓄積部に蓄積された信号と該画素から後続
して出力される信号との差に基づき、該電気信号から該
暗出力信号を除去した信号を生成することを特徴とす
る。

【００３６】（請求項１９）請求項１９に記載のエッジ
検出用固体撮像装置は、請求項１６ないし請求項１８の
何れか１項に記載のエッジ検出用固体撮像装置におい
て、ビデオ信号生成部は、複数の垂直読み出し線の各々
に対応して設けられ、ビデオ信号を生成する複数のビデ
オ信号生成回路からなり、ビデオ信号転送部は、複数の
ビデオ信号生成回路の各々と、ビデオ信号用の水平読み
出し線との間に配された複数のスイッチと、複数のスイ
ッチの開閉タイミングを制御することによって、各ビデ
オ信号生成回路によって生成されたビデオ信号をビデオ
信号用の水平読み出し線に順次転送する水平走査回路と
によって構成されたことを特徴とする。すなわち、ビデ
オ信号生成回路とビデオ信号用の水平読み出し線との間
に配された各スイッチの開閉タイミングを制御すること
によって、ビデオ信号生成回路によって生成されたビデ
オ信号をビデオ信号用の水平読み出し線に順次転送する
ことができる。

【００３７】（請求項２０）請求項２０に記載の発明
は、入射光に応じて電気信号を生成する複数の画素と、
複数の画素の列ごとに設けられた垂直読み出し線と、複
数の画素から出力された電気信号を対応する垂直読み出
し線に転送する垂直走査回路と、垂直読み出し線ごとに
設けられ、当該垂直読み出し線に時分割に読み出される
電気信号を比較する比較回路と、比較回路の比較結果を
水平転送する水平転送部とを有する固体撮像装置を駆動
して、撮像画像のエッジ検出を行う方法であって、垂直
走査回路を駆動して、複数の画素の電気信号を行単位で
垂直読み出し線に順次転送する垂直転送ステップと、比
較回路を駆動して、垂直読み出し線上に時分割に読み出
される隣接行の電気信号を比較する比較ステップと、水
平転送部を駆動して、比較回路の比較結果を水平転送す
る水平転送ステップとを有することを特徴とする。上記
構成の固体撮像装置では、下記の駆動手順（Ａ１）〜
（Ａ３）を適用することにより、通常のビデオ信号を生
成することが可能となる。

【００３８】（Ａ１）垂直走査回路を駆動して、複数の
画素の電気信号を行単位で垂直読み出し線に順次転送す
る垂直転送ステップ （Ａ２）比較回路を駆動して、垂直読み出し線上に順次
読み出される電気信号と、その読み出しの合間に垂直読
み出し線上に出力される当該画素の暗出力信号とを比較
する暗出力比較ステップ （Ａ３）水平転送部を駆動して、比較回路の比較結果を
水平転送する水平転送ステップ 一方、この駆動手順（Ａ２）を、下記の駆動手順（Ａ
２′）に変更することにより、請求項２０に記載のエッ
ジ検出方法となる。

【００３９】（Ａ２′）比較回路を駆動して、垂直読み
出し線上に時分割に読み出される隣接行の電気信号を比
較する比較ステップ 以上のように、上記構成の固体撮像装置をそのまま使用
し、かつ駆動方法を一部変更することによって、特別な
外部回路を使うことなく、固体撮像装置単体でエッジ検
出を行うことが可能となる。

【００４０】

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細を説明する。

【００４１】＜第１の実施形態＞第１の実施形態は、請
求項１〜６，１１〜１４，２０に記載の発明に対応した
実施形態である。図１は、第１の実施形態にかかわるエ
ッジ検出用固体撮像装置１００の概略構成を示す回路図
である。

【００４２】なお、図１に示すエッジ検出用固体撮像装
置１００では、説明を簡単にするため、二次元マトリク
ス状に配列された複数の画素１の内、隣接する４つの画
素１，１，１，１を示している。例えば、これらの画素
１，１，１，１は、自然数ｍ，ｎにおいて、第２ｎ−１
行（奇数行）の第ｍ−１列および第ｍ列に位置する画素
１，１と、第２ｎ行（偶数行）の第ｍ−１列および第ｍ
列に位置する画素１，１である。

【００４３】図において、各画素１，１，１，１は、入
射光に応じた電荷を生成して蓄積するフォトダイオード
（請求項１１における光電変換素子に相当する）ＰＤ
と、ゲート（請求項１２における制御領域に相当する）
に供給された電荷に応じた電気信号をソースから出力す
る増幅用トランジスタ（Ｎチャネル型ＪＦＥＴ；請求項
１１，１４における信号生成部に相当する）ＱＡと、フ
ォトダイオードＰＤで生成・蓄積された電荷を増幅用ト
ランジスタＱＡのゲートに供給する転送用ＭＯＳトラン
ジスタ（Ｐチャネル型；請求項１２における転送部に相
当する）ＱＴと、増幅用トランジスタＱＡのゲートの電
荷をリセットするリセット用ＭＯＳトランジスタ（Ｐチ
ャネル型；請求項１３におけるリセット部に相当する）
ＱＰとによって構成される。

【００４４】このような構成の各画素１，１，１，１に
おいて、フォトダイオードＰＤのカソードおよび増幅用
トランジスタＱＡのドレインには、それぞれ電源電圧Ｖ
Ｄ（正）が印加される。また、フォトダイオードＰＤの
アノードは、転送用ＭＯＳトランジスタＱＴのソースに
接続され、転送用ＭＯＳトランジスタＱＴのドレイン
は、増幅用トランジスタＱＡのゲートに接続される。

【００４５】増幅用トランジスタＱＡのソースは、複数
の画素１，１，１，１の各列に対応して設けられた垂直
読み出し線２ａ、２ｂに接続される。なお、増幅用トラ
ンジスタＱＡのソースからは、ソースフォロワ動作によ
って、ゲートに蓄積された電荷に応じた電気信号が出力
される。転送用ＭＯＳトランジスタＱＴのゲートは、複
数の画素１，１，１，１の各行に対応して設けられ垂直
走査回路６に接続されたクロックライン３ａ、３ｂに接
続される。なお、転送用ＭＯＳトランジスタＱＴは、ク
ロックライン３ａ、３ｂを介して垂直走査回路６から供
給される駆動パルスφＴＧ２ｎ−１、φＴＧ２ｎのレベ
ルに応じて、行毎に順次動作する。

【００４６】リセット用ＭＯＳトランジスタＱＰのドレ
インは、複数の画素１，１，１，１の各行に対応して設
けられ垂直走査回路６に接続されたクロックライン５
ａ、５ｂに接続される。また、リセット用ＭＯＳトラン
ジスタＱＰのゲートは、クロックライン４ａを介して駆
動パルス発生回路（図示省略）側のノード４に接続さ
れ、リセット用ＭＯＳトランジスタＱＰのソースは、転
送用ＭＯＳトランジスタＱＴのドレインおよび増幅用ト
ランジスタＱＡのゲートに接続される。

【００４７】なお、リセット用ＭＯＳトランジスタＱＰ
は、クロックライン４ａを介して駆動パルス発生回路か
ら供給される駆動パルスφＲＧのレベルに応じて動作す
る。ところで、垂直読み出し線２ａ，２ｂの一端は、ノ
ード２で２本に分岐し、第１のサンプルホールド回路７
と第２のサンプルホールド回路８とに接続される。第１
のサンプルホールド回路７は、第１のスイッチ用ＭＯＳ
トランジスタ（ｎチャネル；請求項４における第１のス
イッチに相当する）ＱＳＯと、第１の電荷蓄積制御用Ｍ
ＯＳトランジスタ（ｎチャネル型）ＱＴＯと、奇数行に
接続された各画素１，１から出力される電気信号に応じ
た電荷を蓄積する第１の信号蓄積用コンデンサＣＯと、
垂直読み出し線２ａ，２ｂの電位を保持する第１の電位
保持用コンデンサＣＲＯとによって構成される。

【００４８】第１のサンプルホールド回路７の入力端子
と出力端子との間には第１の電荷蓄積用コンデンサＣＯ
が設けられ、第１の電荷蓄積用コンデンサＣＯと入力端
子との間には第１のスイッチ用ＭＯＳトランジスタＱＳ
Ｏが設けられる。また、第１の電荷蓄積用コンデンサＣ
Ｏと第１のスイッチ用ＭＯＳトランジスタＱＳＯとの間
には第１の電位保持用コンデンサＣＲＯの一方の端子が
接続され、第１の電位保持用コンデンサＣＲＯの他方の
端子は接地される。

【００４９】さらに、第１の電荷蓄積用コンデンサＣＯ
と出力端子との間には第１の電荷蓄積制御用ＭＯＳトラ
ンジスタＱＴＯのドレインが接続される。第１の電荷蓄
積制御用ＭＯＳトランジスタＱＴＯのゲートはクロック
ライン１２ａを介して駆動パルス発生回路（図示省略）
側のノード１２に接続され、第１の電荷蓄積制御用ＭＯ
ＳトランジスタＱＴＯのソースは接地される。

【００５０】また、第１のスイッチ用ＭＯＳトランジス
タＱＳＯのゲートは、クロックライン１０ａを介して駆
動パルス発生回路（図示省略）側のノード１０に接続さ
れる。ここで、第１のスイッチ用ＭＯＳトランジスタＱ
ＳＯは、クロックライン１０ａを介して駆動パルス発生
回路から供給される駆動パルスφＳＯのレベルに応じて
動作する。また、第１の電荷蓄積制御用ＭＯＳトランジ
スタＱＴＯは、クロックライン１２ａを介して駆動パル
ス発生回路から供給される駆動パルスφＴＯのレベルに
応じて動作する。

【００５１】第２のサンプルホールド回路８は、第２の
スイッチ用ＭＯＳトランジスタ（ｎチャネル；請求項４
における第２のスイッチに相当する）ＱＳＥと、第２の
電荷蓄積制御用ＭＯＳトランジスタ（ｎチャネル型）Ｑ
ＴＥと、偶数行に接続された各画素１，１から出力され
る電気信号に応じた電荷を蓄積する第２の信号蓄積用コ
ンデンサＣＥと、垂直読み出し線２ａ，２ｂの電位を保
持する第２の電位保持用コンデンサＣＲＥとによって構
成される。

【００５２】第２のサンプルホールド回路８の入力端子
と出力端子との間には第２の電荷蓄積用コンデンサＣＥ
が設けられ、第２の電荷蓄積用コンデンサＣＥと入力端
子との間には第２のスイッチ用ＭＯＳトランジスタＱＳ
Ｅが設けられる。また、第２の電荷蓄積用コンデンサＣ
Ｅと第２のスイッチ用ＭＯＳトランジスタＱＳＥとの間
には第２の電位保持用コンデンサＣＲＥの一方の端子が
接続され、第２の電位保持用コンデンサＣＲＥの他方の
端子は接地される。

【００５３】さらに、第２の電荷蓄積用コンデンサＣＥ
と出力端子との間には第２の電荷蓄積制御用ＭＯＳトラ
ンジスタＱＴＥのドレインが接続される。第２の電荷蓄
積制御用ＭＯＳトランジスタＱＴＥのゲートはクロック
ライン１３ａを介して駆動パルス発生回路（図示省略）
側のノード１３に接続され、第２の電荷蓄積制御用ＭＯ
ＳトランジスタＱＴＥのソースは接地される。

【００５４】また、第２のスイッチ用ＭＯＳトランジス
タＱＳＥのゲートは、クロックライン１１ａを介して駆
動パルス発生回路（図示省略）側のノード１１に接続さ
れる。ここで、第２のスイッチ用ＭＯＳトランジスタＱ
ＳＥは、クロックライン１１ａを介して駆動パルス発生
回路から供給される駆動パルスφＳＥのレベルに応じて
動作する。第２の電荷蓄積制御用ＭＯＳトランジスタＱ
ＴＥは、クロックライン１３ａを介して駆動パルス発生
回路から供給される駆動パルスφＴＥのレベルに応じて
動作する。

【００５５】また、第１のサンプルホールド回路７およ
び第２のサンプルホールド回路８の出力端子は、比較回
路（請求項５における信号比較回路に相当する）９の入
力端子に接続される。比較回路９は、２つの電圧比較器
ＣＰ１，ＣＰ２と、論理和演算器ＯＲとによって構成さ
れる。

【００５６】ここで、電圧比較器ＣＰ１の非反転入力端
子は、第１のサンプルホールド回路７の出力端子（第１
の信号蓄積用コンデンサＣＯの一方の端子および第１の
電荷蓄積制御用ＭＯＳトランジスタＱＴＯのドレインに
相当する）に接続され、電圧比較器ＣＰ１の反転入力端
子は、第２のサンプルホールド回路８の出力端子（第２
の信号蓄積用コンデンサＣＥの一方の端子および第２の
電荷蓄積制御用ＭＯＳトランジスタＱＴＥのドレインに
相当する）に接続される。

【００５７】また、電圧比較器ＣＰ２の非反転入力端子
は、第２のサンプルホールド回路８の出力端子（第２の
信号蓄積用コンデンサＣＥの一方の端子および第２の電
荷蓄積制御用ＭＯＳトランジスタＱＴＥのドレインに相
当する）に接続され、電圧比較器ＣＰ２の反転入力端子
は、第１のサンプルホールド回路７の出力端子（第１の
信号蓄積用コンデンサＣＯの一方の端子および第１の電
荷蓄積制御用ＭＯＳトランジスタＱＴＯのドレインに相
当する）に接続される。

【００５８】これらの電圧比較器ＣＰ１，ＣＰ２の出力
端子は、論理和演算器ＯＲの入力端子に接続され、論理
和演算器ＯＲの出力端子は、信号ライン１４ａ，１４ｂ
を介してシフトレジスタ（請求項１におけるエッジ信号
転送部に相当する）１５内の対応するビットレジスタ
（図示省略）の入力端子に接続される。すなわち、第ｍ
−１列目（垂直読み出し線２ａ上）の比較回路９の出力
は、信号線１４ａを介してシフトレジスタ１５の第ｍ−
１ビット目のビットレジスタのデータ入力端子Ｑｍ−１
に接続され、第ｍ列目（垂直読み出し線２ｂ上）の比較
回路９の出力は、信号線１４ｂを介してシフトレジスタ
１５の第ｍビット目のビットレジスタのデータ入力端子
Ｑｍに接続される。

【００５９】なお、各ビットレジスタは、例えば、フリ
ップフロップ回路によって構成される。シフトレジスタ
１５のロード端子ＬＤは、クロックライン１７ａを介し
て駆動パルス発生回路（図示省略）側のノード１７に接
続され、シフトレジスタ１５のクロック端子ＣＫは、ク
ロックライン１６ａを介してクロックパルス発生回路
（図示省略）側のノード１６に接続される。

【００６０】また、シフトレジスタ１５の出力は、水平
読み出し線１８を介して出力端子ＶＯに接続される。な
お、シフトレジスタ１５は、クロックライン１７ａを介
して駆動パルス発生回路から供給される駆動パルスφＬ
Ｄがハイレベルになると、各データ入力端子Ｑｍ−１，
Ｑｍに供給されるエッジ信号（詳細は後述する）を対応
するビットレジスタに記憶する。

【００６１】このように各ビットレジスタに記録された
エッジ信号は、クロックライン１６ａを介してクロック
パルス発生回路から供給されるクロックパルスφＣＫの
レベルに応じて、水平読み出し線１８に順次読み出さ
れ、出力端子ＶＯに出力される。ところで、垂直読み出
し線２ａ，２ｂには、各列毎に定電流源１９ａ，１９ｂ
が接続され、各定電流源１９ａ，１９ｂには、図１の下
方に示すような電源電圧ＶＣ（負）が印加される。

【００６２】図２は、エッジ検出用固体撮像装置１００
の動作を説明するタイミングチャートである。図２にお
いて、期間Ｔ２ｎ−１（期間ｔ１０〜ｔ１４）は、第２
ｎ−１行（奇数行）の読み出し動作が行われる期間であ
り、期間Ｔ２ｎ（期間ｔ２０〜ｔ２４）は、第２ｎ行
（偶数行）の読み出し動作が行われる期間である。

【００６３】以下、図１および図２を参照して第１の実
施形態の動作を説明する。なお、二次元マトリクス状に
配列された複数の画素１，１，１，１の内、同一行の各
画素１，１の読み出し動作は同じであるため、説明を省
略する。また、第２ｎ−１行以外の奇数行の読み出し動
作は、期間Ｔ２ｎ−１における第２ｎ−１行の読み出し
動作と同じであり、第２ｎ行以外の偶数行の読み出し動
作は、期間Ｔ２ｎにおける第２ｎ行の読み出し動作と同
じであるため、説明を省略する。

【００６４】まず、期間Ｔ２ｎ−１に至る直前の状態に
ついて説明する。図２において、期間Ｔ２ｎ−１に至る
直前（第２ｎ−１行（奇数行）の読み出し動作が行われ
る直前）には、既に第２ｎ−３行（奇数行）および第２
ｎ−２行（偶数行）の読み出し動作が終了している。そ
のため、第１のサンプルホールド回路７は、第２ｎ−３
行（奇数行）目の各画素１，１から出力された合成電圧
信号および暗出力信号（これらの信号の詳細は後述す
る）を保持し、第２のサンプルホールド回路８は、第２
ｎ−２行（偶数行）目の各画素１，１から出力された合
成電圧信号および暗出力信号を保持する。

【００６５】また、期間Ｔ２ｎ−１に至る直前には、駆
動パルスφＳＯ，φＳＥをローレベルとしているため、
各スイッチ用ＭＯＳトランジスタＱＳＯ，ＱＳＥはオフ
されている。すなわち、第１のサンプルホールド回路７
と第２のサンプルホールド回路８には、信号が供給され
ない。さらに、駆動パルスφＴＧ２ｎ−１，φＴＧ２ｎ
をハイレベルとしているため、各転送用ＭＯＳトランジ
スタＱＴはオフされている。すなわち、各フォトダイオ
ードＰＤでは、入射光に応じた電荷が生成・蓄積されて
いる。

【００６６】また、駆動パルスφＲＧをハイレベルと
し、駆動パルスφＴＯ，φＴＥをローレベルとしている
ため、各リセット用ＭＯＳトランジスタＱＰおよび各電
荷蓄積制御用ＭＯＳトランジスタＱＴＯ，ＱＴＥはオフ
されている。さらに、駆動パルスφＬＤをローレベルと
しているため、シフトレジスタ１５の各データ入力端子
にはデータが供給されない。

【００６７】次に、期間Ｔ２ｎ−１におけるエッジ検出
用固体撮像装置１００の動作を説明する。期間Ｔ２ｎ−
１の期間ｔ１０では、駆動パルスφＲＧをローレベルと
することによって、リセット用ＭＯＳトランジスタＱＰ
がオンされる。また、駆動パルスφＲＤ２ｎ−１を電圧
レベルＶＲＤ（ハイレベル）とし、駆動パルスφＲＤ２
ｎを電圧レベルＶＲＳ（ローレベル）とする。そのた
め、第２ｎ−１行目の各画素の増幅用トランジスタＱＡ
のゲートには、リセット用ＭＯＳトランジスタＱＰを介
して電圧ＶＲＤが伝わり、第２ｎ行目の各増幅用トラン
ジスタＱＡのゲートには、電圧ＶＲＳが伝わる。

【００６８】すなわち、第２ｎ−１行目の各増幅用トラ
ンジスタＱＡのゲートは読み出しレベルＶＲＤにバイア
スされ（ゲートがリセットされたことに相当する）、第
２ｎ−１行目の各増幅用トランジスタＱＡはオンされ
る。一方、第２ｎ行目の各増幅用トランジスタＱＡのゲ
ートは設定レベルＶＲＳにバイアスされ、第２ｎ行目の
各増幅用トランジスタＱＡはオフされる。

【００６９】また、期間ｔ１０において、駆動パルスφ
ＳＯをハイレベルとするため、第１のスイッチ用ＭＯＳ
トランジスタＱＳＯはオンされる。この時、第２のスイ
ッチ用ＭＯＳトランジスタＱＳＥは、駆動パルスφＳＥ
をローレベルとしているためオフのままである。期間ｔ
１１では、駆動パルスφＲＧをハイレベルとすることに
よって、リセット用ＭＯＳトランジスタＱＰがオフされ
る。そのため、第２ｎ−１行目の各増幅用トランジスタ
ＱＡのゲートは、フローティング状態となり、寄生容量
の効果によって、読み出しレベルＶＲＤにバイアスされ
たままの状態を保持する。

【００７０】ところで、このようにリセット用ＭＯＳト
ランジスタＱＰがオフされても、増幅用トランジスタＱ
Ａのゲートが読み出しレベルＶＲＤにバイアスされたま
まの状態のことを一般に「暗状態」と称する。このよう
な暗状態において、増幅用トランジスタＱＡのゲートに
は、リセット用ＭＯＳトランジスタＱＰの熱雑音がリセ
ット雑音（いわゆるＫＴＣ雑音）として加算される。

【００７１】すなわち、第２ｎ−１行目の各増幅用トラ
ンジスタＱＡのゲートの電圧ＶＧＤは、以下の式（１）
に示される値となる。 ＶＧＤ＝ＶＲＤ＋ＶＮ … （１） 但し、ＶＮ＝√（ｋＴ／Ｃ） ｋ：ボルツマン定数 Ｔ：絶対温度 Ｃ：ゲート容量 また、期間ｔ１１では、第２ｎ−１行目の各増幅用トラ
ンジスタＱＡがソースフォロワ動作をして、これら増幅
用トランジスタＱＡのソース電位ＶＳＤは、ソース・ド
レイン間に流れるバイアス電流がＩＢ（定電流源１９
ａ，１９ｂに流れる電流値）になるまで上昇する。

【００７２】なお、ソースフォロワ動作によってソース
・ドレイン間に流れる電流がＩＢになったときの各増幅
用トランジスタＱＡのソース電位ＶＳＤは、以下の式
（２）に示される値となる。 ＶＳＤ＝ＶＧＤ−ＶＴ … （２） 但し、ＶＧＤは、暗状態における第２ｎ−１行目の各増
幅用トランジスタＱＡのゲートの電圧であり（式（１）
参照）、ＶＴは、各増幅用トランジスタＱＡのソース・
ドレイン間に流れる電流がＩＢになった時のゲート・ソ
ース間電圧である。

【００７３】ここで、式（２）は、式（１）を用いて以
下の式（３）のように表される。 ＶＳＤ＝ＶＲＤ＋ＶＮ−ＶＴ … （３） 一般に、式（２）および式（３）におけるゲート・ソー
ス間電圧ＶＴは、各増幅用トランジスタＱＡ毎に、ばら
つくことが知られている。すなわち、増幅用トランジス
タＱＡのソース電位ＶＳＤには、ばらつきのあるゲート
・ソース間電圧ＶＴとリセット雑音などによる暗成分と
が含まれることになる。

【００７４】以下、このような増幅用トランジスタＱＡ
のソース電位ＶＳＤに基づく電圧信号を「暗出力信号」
と称する。ところで、期間ｔ１１において、駆動パルス
φＴＯをハイレベルとするため、第１の電荷蓄積制御用
ＭＯＳトランジスタＱＴＯがオンされ、第１の信号蓄積
用コンデンサＣＯの一方の端子は接地される。

【００７５】したがって、第２ｎ−１行目の各画素１，
１から垂直読み出し線２ａ，２ｂに出力された暗出力信
号ＶＳＤは、既にオンされている第１のスイッチ用ＭＯ
ＳトランジスタＱＳＯを介して、第１のサンプルホール
ド回路７に供給され、第１の信号蓄積用コンデンサＣＯ
および第１の電位保持用コンデンサＣＲＯに保持され
る。

【００７６】なお、第１の信号蓄積用コンデンサＣＯの
両端は、上述した式（３）で示される電位ＶＳＤとな
る。期間ｔ１２では、駆動パルスφＴＯをローレベルと
するため、第１の電荷蓄積制御用ＭＯＳトランジスタＱ
ＴＯがオフされ、第１の信号蓄積用コンデンサＣＯは、
暗出力信号ＶＳＤを保持し続ける。

【００７７】また、期間ｔ１２では、駆動パルスφＴＧ
２ｎ−１をローレベルとするため、第２ｎ−１行目の各
画素１，１の転送用ＭＯＳトランジスタＱＴがオンされ
る。すなわち、第２ｎ−１行目の各画素１，１の増幅用
トランジスタＱＡのゲートには、フォトダイオードＰＤ
によって生成・蓄積された入射光に応じた電荷が転送さ
れる。

【００７８】このようにして入射光に応じた電荷が転送
されると、第２ｎ−１行目の各増幅用トランジスタＱＡ
は、ソースフォロワ動作によって、電荷に応じた電気信
号を垂直読み出し線２ａ，２ｂに出力する。垂直読み出
し線２ａ，２ｂに出力された電気信号は、既にオンされ
ている第１のスイッチ用ＭＯＳトランジスタＱＳＯを介
して、第１のサンプルホールド回路７に供給され、第１
の電位保持用コンデンサＣＲＯに蓄積される。

【００７９】なお、増幅用トランジスタＱＡのゲートに
電荷が転送されると、そのゲートの電位は、転送された
電荷の分だけ上昇する。そのため、第２ｎ−１行目の増
幅用ＭＯＳトランジスタＱＡのソースフォロワ動作によ
って、各増幅用トランジスタＱＡのソース電位は、ゲー
トの電位の上昇分だけ上昇することになる。期間ｔ１２
の終了時（期間ｔ１３の開始時）では、駆動パルスφＴ
Ｇ２ｎ−１をハイレベルとするため、第２ｎ−１行目の
各転送用ＭＯＳトランジスタＱＴがオフにされる。すな
わち、入射光に応じた電荷の転送が終了すると、第２ｎ
−１行目の増幅用トランジスタＱＡのゲートは、再びフ
ローティング状態となるが、寄生容量の効果によって、
転送された電荷の分だけ上昇したままの状態を保持す
る。

【００８０】ここで、第２ｎ−１行目の増幅用ＭＯＳト
ランジスタＱＡのソースフォロワ動作によって、ソース
・ドレイン間に流れる電流がＩＢになったときの各増幅
用トランジスタＱＡの出力電圧信号ＶＳＳは、以下の式
（４）に示される値となる。 ＶＳＳ＝ＶＲＤ＋ＶＳ＋ＶＮ−ＶＴ … （４） 但し、ＶＳは、各増幅用トランジスタＱＡのゲートに電
荷が転送されたときの電位の上昇分である（ここでは、
入射光に応じた電荷／ゲート容量に相当する）。また、
ＶＴは、各増幅用トランジスタＱＡのソース・ドレイン
間に流れる電流がＩＢのときのゲート・ソース間電圧で
ある。

【００８１】一般に、式（４）におけるゲート・ソース
間電圧ＶＴの値は、各増幅用トランジスタＱＡ毎にばら
つくことが知られている。すなわち、増幅用トランジス
タＱＡの出力電圧信号ＶＳＳには、ばらつきのあるゲー
ト・ソース間電圧ＶＴと、リセット雑音などによる暗成
分と、入射光に応じた電荷による信号成分との和に応じ
た合成成分が含まれていることになる。

【００８２】以下、このような増幅用トランジスタＱＡ
の出力電圧信号ＶＳＳを「合成電圧信号」と称する。な
お、この合成電圧信号ＶＳＳは、既にオンされている第
１のスイッチ用ＭＯＳトランジスタＱＳＯを介して、第
１のサンプルホールド回路７に供給され、第１の電位保
持用コンデンサＣＲＯに蓄積される。

【００８３】ところで、第１の信号蓄積用コンデンサＣ
Ｏには、上述した暗出力信号ＶＳＤが保持され、両端の
電圧がＶＳＤとなっているため、第１のサンプルホール
ド回路７の出力電圧ＶＳＨは、以下の式（５）に示され
る値となる。 ＶＳＨ＝ＶＳＳ−ＶＳＤ ＝（ＶＲＤ＋ＶＳ＋ＶＮ−ＶＴ）−（ＶＲＤ＋ＶＮ−ＶＴ） ＝ＶＳ … （５） すなわち、第１のサンプルホールド回路７は、合成電圧
信号ＶＳＳから暗出力信号ＶＳＤが除去された信号を出
力することができる。

【００８４】以下、このような信号を「光電圧信号」と
称し、特に第１のサンプルホールド回路７から出力され
る光電圧信号を「第１の光電圧信号」と称する。ところ
で、上述したように、第２のサンプルホールド回路８に
は、第２ｎ−２行（偶数行）目の各画素１，１から出力
された合成電圧信号および暗出力信号が保持されてい
る。

【００８５】すなわち、第２の電荷蓄積用コンデンサＣ
Ｅが暗出力信号を保持し、第２の電位保持用コンデンサ
ＣＲＥが合成電圧信号を保持しているため、第２のサン
プルホールド回路８は、第１のサンプルホールド回路７
と同様に光電圧信号を出力することができる。以下、第
２のサンプルホールド回路８から出力される光電圧信号
を「第２の光電圧信号」と称する。

【００８６】このように、期間ｔ１３において、第１の
サンプルホールド回路７からは、第２ｎ−１行（奇数
行）目の各画素１，１に対応する第１の光電圧信号が出
力され、第２のサンプルホールド回路８からは、第２ｎ
−２行（偶数行）目の各画素１，１に対応する第２の光
電圧信号が出力される。このように出力された第１の光
電圧信号および第２の光電圧信号は、比較回路９に供給
される。

【００８７】比較回路９は、後述するように、第１の光
電圧信号と第２の光電圧信号とを比較することによっ
て、第２ｎ−２行目および第２ｎ−１行目の同一列に位
置する２つの画素間のエッジ信号を出力する。また、期
間ｔ１３においては、駆動パルスφＬＤをハイレベルと
するため、各比較回路９から出力されたエッジ信号は、
データ入力端子Ｑｍ−１，Ｑｍを介してシフトレジスタ
１５の各ビットに対応するビットレジスタに記憶され
る。

【００８８】期間ｔ１４において、駆動パルスφＲＤ２
ｎ−１を電圧レベルＶＲＳ（ローレベル）とするため、
第２ｎ−１行目の各増幅用トランジスタＱＡのゲートが
設定レベルＶＲＳにバイアスされ、各増幅用トランジス
タＱＡがオフされる。さらに、期間ｔ１４において、駆
動パルスφＳＯをローレベルとするため、第１のスイッ
チ用ＭＯＳトランジスタＱＳＯがオフされ、第１のサン
プルホールド回路７には合成電圧信号が供給されなくな
る。

【００８９】なお、第１のサンプルホールド回路７は、
次の奇数行である２ｎ＋１行目の画素１の読み出し動作
が行われる期間Ｔ２ｎ＋１まで、第２ｎ−１行（奇数
行）目の画素１に対応する暗出力信号および合成電圧信
号を保持する。すなわち、第２ｎ行目の画素１の読み出
し動作が行われる期間Ｔ２ｎにおいても、第１のサンプ
ルホールド回路７からは、第２ｎ−１行（奇数行）目の
画素１に対応する第１の光電圧信号が出力される。

【００９０】また、期間ｔ１４において、クロックパル
スφＣＫを一定間隔で複数回（ビット数に相当する回
数）ハイレベルにすることによって、クロックパルスφ
ＣＫが立ち上がる毎に、シフトレジスタ１５内の各ビッ
トレジスタに記憶されたエッジ信号が読み出される。こ
のように読み出されたエッジ信号は、水平読み出し線１
８に供給され、出力端子ＶＯから出力される。

【００９１】次に、期間Ｔ２ｎにおけるエッジ検出用固
体撮像装置１００の動作を説明する。期間Ｔ２ｎの期間
ｔ２０〜ｔ２３において、駆動パルスφＲＤ２ｎを電圧
レベルＶＲＤ（ハイレベル）とし、駆動パルスφＲＤ２
ｎ−１を電圧レベルＶＲＳ（ローレベル）としているた
め、第２ｎ行目の各増幅用トランジスタＱＡがオンされ
る。また、駆動パルスφＳＥをハイレベルとし、駆動パ
ルスφＳＯをローレベルとしているため、第２のスイッ
チ用ＭＯＳトランジスタＱＳＥがオンされる。

【００９２】すなわち、期間ｔ２１において、駆動パル
スφＴＥをハイレベルとすることによって、第２ｎ行目
の各画素１，１から垂直読み出し線２ａ，２ｂに出力さ
れた暗出力信号ＶＳＤは、第２のサンプルホールド回路
８に供給され、第２の信号蓄積用コンデンサＣＥおよび
第２の電位保持用コンデンサＣＲＥに保持される。ま
た、期間ｔ２２において、駆動パルスφＴＧ２ｎをロー
レベルとすることによって、第２ｎ行目の各画素１，１
から垂直読み出し線２ａ，２ｂに出力された合成電圧信
号ＶＳＳは、第２のサンプルホールド回路８に供給さ
れ、第２の電位保持用コンデンサＣＲＥに蓄積される。

【００９３】したがって、期間ｔ２３において、第１の
サンプルホールド回路７からは第２ｎ−１行（奇数行）
目の各画素１，１に対応する第１の光電圧信号が出力さ
れ、第２のサンプルホールド回路８からは第２ｎ（偶数
行）目の各画素１，１に対応する第２の光電圧信号が出
力される。これら第１の光電圧信号および第２の光電圧
信号は、比較回路９に供給される。

【００９４】比較回路９において、第１の光電圧信号
は、電圧比較器ＣＰ１の非反転端子と電圧比較器ＣＰ２
の反転端子とに供給され、第２の光電圧信号は、電圧比
較器ＣＰ１の反転端子と電圧比較器ＣＰ２の非反転端子
とに供給される。図３は、本実施形態の比較回路９を構
成する電圧比較器ＣＰ１，ＣＰ２の入出力特性の一例を
示す特性図である。

【００９５】図３において、Ｖ１は電圧比較器ＣＰ１，
ＣＰ２の非反転入力端子に供給される入力電圧値を示
し、Ｖ２は反転入力端子に供給される入力電圧値を示
す。また、Ｖｏｕｔは出力電圧値を示し、ΔＨは閾値電
圧値を示す。すなわち、出力Ｖｏｕｔは、「Ｖ１−Ｖ
２」の値が閾値電圧ΔＨ以上の場合、ハイレベルであ
り、「Ｖ１−Ｖ２」の値が閾値電圧ΔＨ未満の場合、ロ
ーレベルである。

【００９６】したがって、電圧比較器ＣＰ１の出力は、
第１の光電圧信号と第２の光電圧信号との差が閾値電圧
ΔＨより大きい（第１の光電圧信号−第２の光電圧信号
≧ΔＨ）場合、電源電圧レベル（ハイレベル）になり、
電圧比較器ＣＰ２の出力は、第２の光電圧信号と第１の
光電圧信号との差が閾値電圧ΔＨより大きい（第２の光
電圧信号−第１の光電圧信号≧ΔＨ）場合、電源電圧レ
ベル（ハイレベル）になる。

【００９７】換言すれば、電圧比較器ＣＰ１，ＣＰ２の
何れか一方の出力が電源電圧レベル（ハイレベル）とな
った場合には、第１の光信号電圧と第２の光信号電圧と
の差の絶対値が閾値電圧ΔＨ以上であることを意味す
る。このような電圧比較器ＣＰ１，ＣＰ２の出力は、共
に論理和演算器ＯＲに供給され論理和演算が行われる。

【００９８】すなわち、電圧比較器ＣＰ１，ＣＰ２の少
なくとも一方の出力が電源電圧レベル（ハイレベル）で
ある場合、論理和演算器ＯＲはハイレベル（論理レベル
のハイレベル）を出力し、電圧比較器ＣＰ１，ＣＰ２の
双方の出力が接地レベル（ローレベル）である場合、論
理和演算器ＯＲはローレベル（論理レベルのローレベ
ル）を出力する。

【００９９】したがって、信号比較回路９から出力され
るエッジ信号は、第１の光電圧信号と第２の光電圧信号
との大きさが異なるとみなされた場合（｜第１の光電圧
信号−第２の光電圧信号｜≧ΔＨが成り立つ場合に相当
する）、ハイレベル（論理レベルのハイレベル）とな
り、第１の光電圧信号と第２の光電圧信号との大きさが
等しいとみなされた場合（｜第１の光電圧信号−第２の
光電圧信号｜＜ΔＨが成り立つ場合に相当する）、ロー
レベル（論理レベルのローレベル）となる。

【０１００】このように、期間ｔ２３において、信号比
較回路９からは、第２ｎ−１行目および第２ｎ行目の同
一列に位置する２つの画素間のエッジ信号が出力され、
シフトレジスタ１５内の対応するビットレジスタに一旦
記憶される。また、ビットレジスタに記憶されたエッジ
信号は、期間ｔ２４において、水平読み出し線１８に読
み出されて順次出力端子ＶＯから出力される。

【０１０１】したがって、以上説明したように、本実施
形態によれば、各画素を行単位で走査する過程におい
て、奇数行に位置する画素で生成された電気信号を第１
のサンプルホールド回路に保持すると共に、偶数行に位
置する画素で生成された電気信号を第２のサンプルホー
ルド回路に保持し、これらの電気信号の比較を行うこと
によって、隣接する行の同一列に位置する２つの画素
（垂直方向に隣接する２つの画素）間のエッジ信号を確
実に出力することができる。

【０１０２】また、本実施形態によれば、第１のサンプ
ルホールド回路７および第２のサンプルホールド回路８
によって、合成電圧信号ＶＳＳから暗出力信号ＶＳＤを
除去した光電圧信号を出力することができ、このような
光電圧信号を用いてエッジ信号を生成するため、固定パ
ターン雑音やリセット雑音の影響を確実に抑圧すること
ができる。

【０１０３】ところで、本実施形態では、閾値電圧ΔＨ
の値を具体的に示していないが、例えば、閾値電圧ΔＨ
の値を第１の光電圧信号と第２の光電圧信号に通常含ま
れるランダム雑音成分よりも大きい値に設定することに
よって、ランダム雑音の成分による誤信号の発生を低減
することが可能である。また、本実施形態によれば、比
較回路９によってディジタル化が行われ、従来のエッジ
検出処理を行う画像処理装置３００と比べてアナログ信
号の信号経路を短くすることができるため、アナログ信
号に重畳される雑音を低減することができる。

【０１０４】さらに、本実施形態では、増幅用トランジ
スタＱＡのゲートにフォトダイオードＰＤで生成・蓄積
された電荷を直接転送するため、他の信号線を介して電
荷を転送する場合に比べ、転送時の電荷配分による信号
の劣化が抑えられ、ＳＮ比を向上することができる。ま
た、本実施形態において、比較回路９は、同一の垂直読
み出し線に対応する第１のサンプルホールド回路および
第２のサンプルホールド回路にサンプルホールドされた
第１の光電圧信号と第２の光電圧信号との差の絶対値が
予め決められた値以上である場合、ハイレベル（論理レ
ベルのハイレベル）を出力する。次に、別の実施形態に
ついて説明する。

【０１０５】＜第２の実施形態＞第２の実施形態は、請
求項１〜６，１１〜１４，１６〜２０に記載の発明に対
応する実施形態である。図４は、第２の実施形態にかか
わるエッジ検出用固体撮像装置２００の概略構成を示す
模式回路図である。

【０１０６】図４において、図１に示すエッジ検出用固
体撮像装置１００と機能が同じものについては、同じ符
号を付与し説明を省略する。なお、本実施形態と第１の
実施形態との相違点は、垂直読み出し線２ａ，２ｂ上に
ビデオ信号生成回路２０などを設けることによって、エ
ッジ信号と同時に、ビデオ信号を出力できるようにした
点である。

【０１０７】図４に示すように、ビデオ信号生成回路２
０，２０は、垂直読み出し線２ａ，２ｂに対応して設け
られ、ホールド容量ＣＶ（請求項１８における信号蓄積
部に相当する）と、サンプルホールド切り替え用のスイ
ッチ用ＭＯＳトランジスタ（ｎチャネル型）ＱＶによっ
て構成されている。ビデオ信号生成回路２０の入力端子
と出力端子との間にはホールド容量ＣＶが設けられ、ホ
ールド容量ＣＶと出力端子との間にはサンプルホールド
切り替え用のスイッチ用ＭＯＳトランジスタＱＶのドレ
インが接続される。サンプルホールド切り替え用のスイ
ッチ用ＭＯＳトランジスタＱＶのゲートはクロックライ
ン２１ａを介して駆動パルス発生回路（図示省略）側の
ノード２１に接続され、ソースは接地される。

【０１０８】このような構成のビデオ信号生成回路２
０，２０は、クロックライン２０ａを介して、サンプル
ホールド切り替え用のスイッチ用ＭＯＳトランジスタＱ
Ｖのゲートに駆動パルスφＶが供給さると、その駆動パ
ルスφＶが変化するタイミングに応じて、ビデオ信号を
出力する。ビデオ信号生成回路２０，２０の出力は、水
平読み出しスイッチ用ＭＯＳトランジスタ（ｎチャネル
型；請求項１９におけるスイッチに相当する）ＱＨ１，
ＱＨ２を介して、ビデオ信号用の水平読み出し線２３に
接続される。

【０１０９】水平読み出しスイッチ用ＭＯＳトランジス
タＱＨ１，ＱＨ２の各ゲートは、水平選択信号ライン２
２ａ，２２ｂを介して水平走査回路２５に接続される。
すなわち、水平読み出しスイッチ用ＭＯＳトランジスタ
ＱＨ１，ＱＨ２の各ゲートに水平走査回路２５から駆動
パルスφＱＨｍ−１，φＱＨｍが供給されると、ビデオ
信号生成回路２０，２０で生成されたビデオ信号がビデ
オ信号用の水平読み出し線２３に転送される。

【０１１０】このようにビデオ信号用の水平読み出し線
２３に転送されたビデオ信号は、出力バッファアンプ２
４を介して、出力端子Ｖｏｕｔから順次出力される。な
お、ビデオ信号用の水平読み出し線２３には、リセット
スイッチ用ＭＯＳトランジスタ（ｎチャネル型）ＱＲＳ
Ｈのドレインが接続される。リセットスイッチ用ＭＯＳ
トランジスタＱＲＳＨのゲートはクロックライン２６ａ
を介して駆動パルス発生回路（図示省略）側のノード２
６に接続され、ソースは接地される。

【０１１１】すなわち、クロックライン２６ａを介して
駆動パルスφＲＳＨが供給されると、ビデオ信号用の水
平読み出し線２３に残留した電荷の排出（リセット）動
作が行われる。図５は、エッジ検出用固体撮像装置２０
０の動作を説明するタイミングチャートである。

【０１１２】図５において、図２と同様に、期間Ｔ２ｎ
−１（期間ｔ１０〜ｔ１４）は、第２ｎ−１行（奇数
行）の読み出し動作が行われる期間であり、期間Ｔ２ｎ
（期間ｔ２０〜ｔ２４）は、第２ｎ行（偶数行）の読み
出し動作が行われる期間である。以下、図４および図５
を参照して第２の実施形態の動作を説明するが、エッジ
信号を出力する動作は、第１の実施形態と同じであるた
め、説明を省略する。

【０１１３】また、ビデオ信号生成回路２０の動作は、
期間Ｔ２ｎ−１（奇数行の読み出し動作が行われる期
間）と期間Ｔ２ｎ（偶数行の読み出し動作が行われる期
間）とで同じであるため、期間Ｔ２ｎにおける動作の説
明を省略する。まず、期間Ｔ２ｎ−１に至る直前の状態
について説明する。図５において、期間Ｔ２ｎ−１に至
る直前には、第１の実施形態と同様に、駆動パルスφＴ
Ｇ２ｎ−１，φＴＧ２ｎをハイレベルとしているため、
各転送用ＭＯＳトランジスタＱＴはオフされている。す
なわち、各フォトダイオードＰＤでは、入射光に応じた
電荷が生成・蓄積されている。

【０１１４】また、駆動パルスφＲＧをハイレベルとし
ているため、各リセット用ＭＯＳトランジスタＱＰはオ
フされ、駆動パルスφＶをローレベルとしているためサ
ンプルホールド切り替え用のスイッチ用ＭＯＳトランジ
スタＱＶはオフされている。期間Ｔ２ｎ−１の期間ｔ１
０に至ると、第１の実施形態と同様に、駆動パルスφＲ
Ｇをローレベルとすることによって、リセット用ＭＯＳ
トランジスタＱＰがオンされる。

【０１１５】また、駆動パルスφＲＤ２ｎ−１を電圧レ
ベルＶＲＤ（ハイレベル）とし、駆動パルスφＲＤ２ｎ
を電圧レベルＶＲＳ（ローレベル）とする。そのため、
第２ｎ−１行目の各画素１，１の増幅用トランジスタＱ
Ａのゲートには、リセット用ＭＯＳトランジスタＱＰを
介して電圧ＶＲＤが伝わり、第２ｎ行目の各増幅用トラ
ンジスタＱＡのゲートには、電圧ＶＲＳが伝わる。

【０１１６】すなわち、第２ｎ−１行目の各増幅用トラ
ンジスタＱＡのゲートは読み出しレベルＶＲＤにバイア
スされ（ゲートがリセットされたことに相当する）、第
２ｎ−１行目の各増幅用トランジスタＱＡはオンされ
る。一方、第２ｎ行目の各増幅用トランジスタＱＡのゲ
ートは設定レベルＶＲＳにバイアスされ、第２ｎ行目の
各増幅用トランジスタＱＡはオフされる。

【０１１７】期間ｔ１１において、第１の実施形態と同
様に、駆動パルスφＲＧをハイレベルとすることによっ
て、リセット用ＭＯＳトランジスタＱＰがオフされる。
そのため、第２ｎ−１行目の各増幅用トランジスタＱＡ
のゲートは、フローティング状態となり、寄生容量の効
果によって、読み出しレベルＶＲＤにバイアスされたま
まの状態を保持する。

【０１１８】このとき、増幅用トランジスタＱＡのゲー
トには、リセット用ＭＯＳトランジスタＱＰの熱雑音が
リセット雑音（いわゆるＫＴＣ雑音）として加算され、
増幅用トランジスタＱＡのゲート電圧ＶＧＤは、上述し
た式（１）に示される値となる。また、第２ｎ−１行目
の各増幅用トランジスタＱＡがソースがソースフォロワ
動作をして、これら増幅用トランジスタＱＡのソース電
位ＶＳＤは、ソース・ドレイン間に流れる電流がＩＢ
（定電流源１９ａ，１９ｂに流れる電流値）になるまで
上昇する。

【０１１９】なお、ソースフォロワ動作によってソース
・ドレインかに流れる電流がＩＢになったときの各増幅
用トランジスタＱＡのソース電位ＶＳＤは、上述した式
（２）、さらには、上述した式（３）に示される値とな
る。また、上述したように、式（２）および式（３）に
おけるゲート・ソース間電圧ＶＴは、各増幅用トランジ
スタＱＡ毎に、ばらつくことが知られている。すなわ
ち、増幅用トランジスタＱＡのソース電位ＶＳＤには、
ばらつきのあるゲート・ソース間電圧ＶＴとリセット雑
音（いわゆるＫＴＣ雑音）などによる暗成分とが含まれ
ることになる。

【０１２０】なお、このような増幅用トランジスタＱＡ
のソース電位ＶＳＤに基づく電圧信号は、第１の実施形
態と同様に「暗出力信号」と称する。ところで、期間ｔ
１１において、駆動パルスφＶをハイレベルとするた
め、サンプルホールド切り替え用のスイッチ用ＭＯＳト
ランジスタＱＶがオンされ、ホールド容量ＣＶの一方の
端子は接地される。

【０１２１】したがって、第２ｎ−１行目の各画素１，
１から垂直読み出し線２ａ，２ｂに出力された暗出力信
号ＶＳＤは、ホールド容量ＣＶに保持される。なお、ホ
ールド容量ＣＶの両端は、上述した式（３）で示される
電位ＶＳＤとなる。期間ｔ１２では、駆動パルスφＶを
ローレベルとするため、サンプルホールド切り替え用の
スイッチ用ＭＯＳトランジスタＱＶがオフされ、ホール
ド容量ＣＶは、暗出力信号ＶＳＤを保持し続ける。

【０１２２】また、期間ｔ１２では、第１の実施形態と
同様に、駆動パルスφＴＧ２ｎ−１をローレベルとする
ため、第２ｎ−１行目の各画素１，１の転送用ＭＯＳト
ランジスタＱＴがオンされる。すなわち、第２ｎ−１行
目の各画素１，１の増幅用トランジスタＱＡのゲートに
は、フォトダイオードＰＤによって生成・蓄積された入
射光に応じた電荷が転送される。

【０１２３】このようにして入射光に応じた電荷が転送
されると、第２ｎ−１行目の各増幅用トランジスタＱＡ
は、ソースフォロワ動作によって、電荷に応じた電気信
号を垂直読み出し線２ａ，２ｂに出力する。なお、増幅
用トランジスタＱＡのゲートに電荷が転送されると、そ
のゲートの電位は、転送された電荷の分だけ上昇する。
そのため、第２ｎ−１行目の増幅用ＭＯＳトランジスタ
ＱＡのソースフォロワ動作によって、各増幅用トランジ
スタＱＡのソース電位は、ゲートの電位の上昇分だけ上
昇することになる。

【０１２４】期間ｔ１２の終了時（期間ｔ１３の開始
時）では、駆動パルスφＴＧ２ｎ−１をハイレベルとす
るため、第２ｎ−１行目の各転送用ＭＯＳトランジスタ
ＱＴがオフにされる。すなわち、入射光に応じた電荷の
転送が終了すると、第２ｎ−１行目の増幅用トランジス
タＱＡのゲートは、再びフローティング状態となるが、
寄生容量の効果によって、転送された電荷の分だけ上昇
したままの状態を保持する。

【０１２５】ここで、第２ｎ−１行目の増幅用ＭＯＳト
ランジスタＱＡのソースフォロワ動作によって、ソース
・ドレイン間に流れる電流がＩＢになったときの各増幅
用トランジスタＱＡの出力電圧信号ＶＳＳは、上述した
式（４）に示される値となる。また、上述したように、
式（４）におけるゲート・ソース間電圧ＶＴの値は、各
増幅用トランジスタＱＡ毎にばらつくことが知られてい
る。すなわち、増幅用トランジスタＱＡの出力電圧信号
ＶＳＳには、ばらつきのあるゲート・ソース間電圧ＶＴ
と、リセット雑音などによる暗成分と、入射光に応じた
電荷による信号成分との和に応じた合成成分が含まれて
いることになる。

【０１２６】なお、このような増幅用トランジスタＱＡ
の出力電圧信号ＶＳＳは、第１の実施形態と同様に「合
成電圧信号」と称する。この合成電圧信号ＶＳＳは、ビ
デオ信号生成回路２０に供給されるが、ホールド容量Ｃ
Ｖには、上述した暗出力信号ＶＳＤが保持され、両端の
電圧がＶＳＤとなっているため、ビデオ信号生成回路２
０の出力電圧ＶＶは、以下の式（６）に示される値とな
る。

【０１２７】 ＶＶ＝ＶＳＳ−ＶＳＤ ＝（ＶＲＤ＋ＶＳ＋ＶＮ−ＶＴ）−（ＶＲＤ＋ＶＮ−ＶＴ） ＝ＶＳ … （６） すなわち、ビデオ信号生成回路２０は、合成電圧信号Ｖ
ＳＳから暗出力信号ＶＳＤが除去された信号を出力する
ことができる。

【０１２８】期間ｔ１４において、駆動パルスφＨｍ−
１，φＨｍを一定間隔で順次ハイレベルに立ち上げるこ
とによって、水平読み出しスイッチ用ＭＯＳトランジス
タＱＨｍ−１，ＱＨｍが、所定のタイミングで順次オン
される。したがって、各ビデオ信号生成回路２０によっ
て生成されたビデオ信号は、ビデオ信号用の水平読み出
し線２３に順次転送され、出力バッファアンプ２４を介
して出力端子Ｖｏｕｔから出力される。

【０１２９】また、期間ｔ１４において、リセット用の
駆動パルスφＲＳＨを一定間隔（本実施形態では、水平
読み出しスイッチ用ＭＯＳトランジスタＱＨｍ−１がオ
ンされてから、水平読み出しスイッチ用ＭＯＳトランジ
スタＱＨｍがオンされる間に相当する）で複数回ハイレ
ベルにする。すなわち、駆動パルスφＲＳＨが立ち上が
る毎に、リセットスイッチ用ＭＯＳトランジスタＱＲＳ
Ｈがオンされ、ビデオ信号用の水平読み出し線２３に残
留した電荷の排出（リセット）動作が行われる。

【０１３０】ところで、第１の実施形態で説明したよう
に、期間ｔ１３において、各比較回路９から出力された
エッジ信号は、データ入力端子Ｑｍ−１，Ｑｍを介して
シフトレジスタ１５の各ビットに対応するビットレジス
タに記憶され、期間ｔ１４において、水平読み出し線１
８を介して出力端子ＶＯから出力される。したがって、
本実施形態によれば、エッジ信号とビデオ信号とを同時
に出力することができる。次に、別の実施形態について
説明する。

【０１３１】＜第３の実施形態＞第３の実施形態は、請
求項９，１１，１３，２０に対応した実施形態である。
図６は、第３の実施形態にかかわるエッジ検出用固体撮
像装置４０の回路構成を示す図である。なお、図６に示
すエッジ検出用固体撮像装置４０では、受光面上の複数
の画素４１の内、ｉ行ｊ列目の付近に位置する４つの画
素４１のみを示す。以下では、このｉ行ｊ列目の画素４
１について回路の接続関係を説明する。なお、その他の
画素４１についても、制御パルスなどの添え字が異なる
のみで、回路構成は同一である。

【０１３２】画素４１には、垂直走査回路４３から垂直
転送用の制御パルスφＲＡｉ，φＲＳｉが供給される。
画素４１の出力は、同列上の画素４１の出力と共通接続
され、垂直読み出し線４２を形成する。この垂直読み出
し線４２は、定電流源４４に接続される。この垂直読み
出し線４２には、コンデンサＣＴの一方の端子が接続さ
れる。このコンデンサＣＴの他方の端子は、電圧クラン
プ用のＭＯＳスイッチＱＴを介して、接地電位の配線層
に接続される。このＭＯＳスイッチＱＴのゲートには、
制御パルスφＣＰが供給される。このようなコンデンサ
ＣＴおよびＭＯＳスイッチＱＴから、ｊ列目の差分回路
４５が構成される。

【０１３３】このコンデンサＣＴの他方の端子は、電圧
バッファＢＦおよびサンプリング用のＭＯＳスイッチＱ
Ｓを介して、電圧保持用のコンデンサＣＳに接続され
る。このＭＯＳスイッチＱＳのゲートには、制御パルス
φＳＨが供給される。このような電圧バッファＢＦ、Ｍ
ＯＳスイッチＱＳおよびコンデンサＣＳによって、ｊ列
目の保持回路４６が構成される。

【０１３４】このコンデンサＣＳの保持電圧は、水平転
送用のＭＯＳスイッチＱＨｊを介して水平読み出し線４
７に接続される。このＭＯＳスイッチＱＨｊのゲートに
は、水平走査回路４８から水平転送用の制御パルスφＨ
ｊが供給される。また、水平読み出し線４７には、残留
電荷リセット用のＭＯＳスイッチＱＲＳＨが接続され
る。このＭＯＳスイッチＱＲＳＨのゲートには、制御パ
ルスφＲＳＨが供給される。

【０１３５】次に、画素４１の内部構成を詳しく説明す
る。この画素４１には、フォトダイオードＰＤが設けら
れる。このフォトダイオードＰＤのアノードは接地さ
れ、カソードは、電荷リセット用のＭＯＳスイッチＱＲ
を介して一定電圧ＶＰに接続される。このＭＯＳスイッ
チＱＲには、垂直走査回路４３から制御パルスφＲＳｉ
が供給される。

【０１３６】また、フォトダイオードＰＤのカソード
は、ＭＯＳトランジスタからなる増幅用トランジスタＱ
Ａのゲートに接続される。増幅用トランジスタＱＡのソ
ースは、ＭＯＳスイッチＱＸを介して、ｊ列目の垂直読
み出し線４２に接続される。このＭＯＳスイッチＱＸの
ゲートおよび増幅用トランジスタＱＡのドレインには、
垂直走査回路４３から制御パルスφＲＡｉが供給され
る。

【０１３７】（第３の実施形態と本発明との対応関係）
ここで、上記した第３の実施形態の構成と、本発明との
対応関係について説明する。まず、請求項９に記載の発
明と、第３の実施形態との対応関係については、画素は
画素４１に対応し、垂直読み出し線は垂直読み出し線４
２に対応し、垂直走査回路は垂直走査回路４３に対応
し、クランプ容量はコンデンサＣＴに対応し、クランプ
スイッチはＭＯＳスイッチＱＴに対応し、差分回路は差
分回路４５に対応し、保持回路は保持回路４６に対応
し、エッジ信号転送部は水平走査回路４８およびＭＯＳ
スイッチ群ＱＨｊ・・に対応する。

【０１３８】また、請求項１１に記載の発明と、第３の
実施形態との対応関係については、光電変換素子はフォ
トダイオードＰＤに対応し、信号生成部は増幅用トラン
ジスタＱＡに対応する。さらに、請求項１３に記載の発
明と、第３の実施形態との対応関係については、リセッ
ト部はＭＯＳスイッチＱＲに対応する。

【０１３９】次に、第３の実施形態の動作について説明
する。なお、上述した構成のエッジ検出用固体撮像装置
４０は駆動タイミングを変更することにより、ビデオ信
号とエッジ信号のどちらかを選択的に出力することが可
能である。そのため、以下では、ビデオ信号を出力する
場合の動作と、エッジ信号を出力する場合の動作とに分
けて説明を行う。

【０１４０】（ビデオ信号の出力動作）図７（ａ）は、
ビデオ信号を出力する場合のタイミングチャートであ
る。以下、図７（ａ）を用いて、ｉ行目の画素４１から
ビデオ信号を出力する動作を説明する。まず、前フレー
ムの読み出し時点から継続して、制御パルスφＲＳｉが
ローレベルに維持される。そのため、ＭＯＳスイッチＱ
Ｒは非導通状態を継続し、フォトダイオードＰＤは、入
射光に応じて発生した信号電荷を逐一蓄積する。このよ
うな信号電荷の蓄積に伴って、増幅用トランジスタＱＡ
のゲート電位は徐々に下降する。

【０１４１】このような状態で、期間ｔ１が開始する
と、制御パルスφＲＡｉおよび制御パルスφＣＰがハイ
レベルに立ち上げられる。すると、ｉ行目のＭＯＳスイ
ッチＱＸが導通し、かつｉ行目の増幅用トランジスタＱ
Ａのドレインに電圧が供給される。その結果、ｉ行目の
増幅用トランジスタＱＡおよび定電流源４４は、ソース
フォロワ回路を構成する。その結果、ｉ行目の画素４１
が行選択された状態となり、入射光に対応したｉ行目の
電気信号ＶＳ_iが垂直読み出し線４２上に出力される。

【０１４２】このとき、制御パルスφＣＰの立ち上げに
よりＭＯＳスイッチＱＴは導通し、コンデンサＣＴの他
方の端子は接地電位に電圧クランプされる。そのため、
ｉ行目の増幅用トランジスタＱＡおよびコンデンサＣＴ
を通る充電経路が形成され、（接地電位−ｉ行目の電気
信号ＶＳ_i）に相当する両端電圧が、コンデンサＣＴに
充電される。

【０１４３】この期間ｔ１の終了間際、制御パルスφＣ
Ｐがローレベルに立ち下げられる。その結果、ＭＯＳス
イッチＱＴは非導通となり、コンデンサＣＴは、この時
点における両端電圧を保持する。次に、期間ｔ２が開始
すると、制御パルスφＲＳｉおよび制御パルスφＳＨが
ハイレベルに立ち上げられる。すると、ＭＯＳスイッチ
ＱＲおよびＭＯＳスイッチＱＳが導通状態に変化する。
このＭＯＳスイッチＱＲの導通により、フォトダイオー
ドＰＤおよび増幅用トランジスタＱＡのゲートに蓄積さ
れた信号電荷は排出される。このとき、増幅用トランジ
スタＱＡのソースからは、増幅用トランジスタＱＡのゲ
ート・ソース間電圧のバラツキやリセット雑音などを含
む暗出力信号ＶＤが出力される。

【０１４４】この暗出力信号ＶＤは、垂直読み出し線４
２を介して、コンデンサＣＴの一方の端子を電圧クラン
プする。その結果、コンデンサＣＴの他方の端子には、 ＶＳＳ_i＝ＶＤ−ＶＳ_i＋接地電位 ・・・（７） に相当する電圧が出力される。このように出力される電
圧ＶＳＳ_iは、電気信号ＶＳ_i中から固定パターンノイズ
（ゲート・ソース間の電圧バラツキ）を同相除去した電
気信号ＶＳＳｉである。

【０１４５】電圧バッファＢＦは、この電気信号ＶＳＳ
_iを低インピーダンスで出力し、導通状態のＭＯＳスイ
ッチＱＳを介して、コンデンサＣＳを充電する。次に、
期間ｔ３が開始すると、制御パルスφＳＨがローレベル
に立ち下げられ、ＭＯＳスイッチＱＳが非導通状態に変
化する。その結果、コンデンサＣＳは、この時点におけ
る電気信号ＶＳＳ_iを保持する。

【０１４６】この期間ｔ３の終了間際、制御パルスφＲ
Ｓｉはローレベルに立ち下げられ、ＭＯＳスイッチＱＲ
が非導通状態に変化する。その結果、ｉ行目のフォトダ
イオードＰＤは、この時点から信号電荷の蓄積動作を再
び開始する。次に、期間ｔ４が開始すると、水平走査回
路４８は、制御パルスφＨｊ・・を所定期間ずつハイレ
ベルに設定する。その結果、コンデンサＣＳにそれぞれ
保持された一行分の電気信号ＶＳＳ_iは、ＭＯＳスイッ
チＱＨｊ・・介して、水平読み出し線４７に順次出力さ
れる。なお、この順次出力の合間に、水平読み出し線４
７の残留電荷をリセットするため、制御パルスφＲＳＨ
がハイレベルに設定される。このような期間ｔ１〜ｔ４
の動作を、選択行ｉをずらしながら順次繰り返すことに
より、一画面分のビデオ信号が水平読み出し線４７を介
して外部へ出力される。次に、エッジ信号を出力する場
合の動作について説明する。

【０１４７】（エッジ信号の出力動作）図７（ｂ）は、
エッジ信号（アナログ）を出力する場合のタイミングチ
ャートである。以下、図７（ｂ）を用いて、（ｉ−１）
行目およびｉ行目の画素４１から、エッジ信号を生成す
る動作を説明する。まず、前フレームの読み出し時点か
ら継続して、制御パルスφＲＳｉがローレベルに維持さ
れる。その結果、ＭＯＳスイッチＱＲは非導通状態を継
続し、フォトダイオードＰＤは、入射光に応じて発生し
た信号電荷を逐一蓄積する。

【０１４８】ここで、期間ｔ１が開始すると、制御パル
スφＲＡｉおよび制御パルスφＳＨがハイレベルに立ち
上げられる。この制御パルスφＲＡｉによりｉ行目が行
選択され、垂直読み出し線４２上には、入射光に対応し
たｉ行目の電気信号ＶＳ_iが出力される。この状態で、
コンデンサＣＴの一方の端子は、このｉ行目の電気信号
ＶＳ_iによって電圧クランプされる。

【０１４９】この時点において、コンデンサＣＴは、前
回の（ｉ−１）行目の読み出しサイクルにおいて充電さ
れた［接地電位−（ｉ−１）行目の電気信号ＶＳ_i-1］
を保持する。そのため、コンデンサＣＴの他方の端子に
は、 ＶＥ＝ＶＳ_i−ＶＳ_i-1＋接地電位 ・・・（８） に相当するエッジ信号ＶＥが出力される。このエッジ信
号ＶＥは、垂直方向の隣接画素差に相当し、画像内の垂
直非相関部を示す信号である。

【０１５０】電圧バッファＢＦは、このエッジ信号ＶＥ
を低インピーダンスで出力し、導通状態のＭＯＳスイッ
チＱＳを介してコンデンサＣＳを充電する。この期間ｔ
１の終了間際、制御パルスφＳＨがローレベルに立ち下
げられる。その結果、ＭＯＳスイッチＱＳが非導通状態
に変化し、コンデンサＣＳは、この時点におけるエッジ
信号ＶＥを保持する。

【０１５１】次に、期間ｔ２が開始すると、制御パルス
φＣＰがハイレベルに立ち上げられる。すると、ＭＯＳ
スイッチＱＴは導通し、コンデンサＣＴの他方の端子は
接地電位にクランプされる。そのため、ｉ行目の増幅用
トランジスタＱＡおよびコンデンサＣＴを通る充電経路
が形成され、（接地電位−ｉ行目の電気信号ＶＳ_i）に
相当する両端電圧が、コンデンサＣＴに新たに充電され
る。

【０１５２】この期間ｔ２の終了間際、制御パルスφＣ
Ｐがローレベルに立ち下げられる。その結果、ＭＯＳス
イッチＱＴは非導通となり、コンデンサＣＴは、この時
点における両端電圧を保持する。なお、ここで保持され
た両端電圧は、次回の（ｉ＋１）行目の読み出しサイク
ルにおいて、エッジ信号ＶＥの生成に使用される。次
に、期間ｔ３が開始すると、制御パルスφＲＳｉがハイ
レベルに立ち上げられる。すると、ＭＯＳスイッチＱＲ
が導通し、フォトダイオードＰＤおよび増幅用トランジ
スタＱＡのゲートに蓄積された信号電荷は、リセットさ
れる。

【０１５３】この期間ｔ３の終了間際、制御パルスφＲ
Ｓｉはローレベルに立ち下げられ、ＭＯＳスイッチＱＲ
が非導通状態に変化する。この時点から、ｉ行目のフォ
トダイオードＰＤは、信号電荷の蓄積動作を再開する。
次に、期間ｔ４が開始すると、水平走査回路４８は、制
御パルスφＨｊ・・を所定期間ずつハイレベルに設定す
る。その結果、複数のコンデンサＣＳに保持された一行
分のエッジ信号ＶＥは、ＭＯＳスイッチＱＨｊ・・を介
して、水平読み出し線４７に順次出力される。なお、こ
の順次出力の合間に、水平読み出し線４７の残留電荷を
リセットするため、制御パルスφＲＳＨが逐一ハイレベ
ルに設定される。このような期間ｔ１〜ｔ４の動作を、
選択行ｉをずらしながら繰り返すことにより、一画面分
のエッジ信号ＶＥが水平読み出し線４７を介して外部へ
出力される。

【０１５４】（第３の実施形態の効果など）以上説明し
た動作により、第３の実施形態では、画素４１の電気信
号の転送期間中に、エッジ信号ＶＥの生成動作を完了す
ることができる。したがって、エッジ信号生成用の画像
処理回路を別途設ける必要がなく、装置全体の構成を単
純化することが可能となる。

【０１５５】また、第３の実施形態では、垂直読み出し
線４２ごとに差分回路４５を設け、垂直転送動作中にエ
ッジ検出を行っている。通常、この種の固体撮像装置で
は、画像走査の仕組み上、垂直転送側の動作が低速に行
われ、水平転送側の動作が高速に行われる。そのため、
上記のような構成では、エッジ検出という比較的複雑な
処理を垂直転送中に充分な余裕を持って行うことが可能
となる。

【０１５６】さらに、第３の実施形態では、差分回路４
５を暗出力信号ＶＤの除去に使用することで、高品質な
ビデオ信号ＶＳＳを生成することが可能となる。一方、
この差分回路４５を隣接行の差分に使用することで、エ
ッジ信号ＶＥを出力することが可能となる。このよう
に、エッジ検出用固体撮像装置４０の駆動方法を切り換
えるだけで、差分回路４５を２つの用途に無駄なく使い
分け、ビデオ信号ＶＳＳとエッジ信号ＶＥのどちらかを
選択的に得ることが可能となる。また、第３の実施形態
では、電気信号の転送期間中にエッジ検出が行われる。
したがって、外部の画像メモリなどを用いてエッジ検出
を行う場合とは異なり、撮像動作とほぼ同時（リアルタ
イム）にエッジ信号を得ることが可能となる。次に、別
の実施形態について説明する。

【０１５７】＜第４の実施形態＞第４の実施形態は、請
求項９，１０，１１，１３，２０に対応した実施形態で
ある。図８は、第４の実施形態にかかわるエッジ検出用
固体撮像装置６０の回路構成を示す図である。

【０１５８】図８において、１本の垂直読み出し線４２
に、２つのコンデンサＣＡ，ＣＢの一方の端子が個別に
接続される。このコンデンサＣＡの他方の端子は、ＭＯ
ＳスイッチＱＣＡを介して、定電圧ＶＲ１の配線層に接
続される。このＭＯＳスイッチＱＣＡのゲートに制御パ
ルスφＣＰが供給される。このようなコンデンサＣＡお
よびＭＯＳスイッチＱＣＡにより、差分回路６５Ａが構
成される。

【０１５９】また、一方のコンデンサＣＢの他方の端子
は、ＭＯＳスイッチＱＣＢを介して、定電圧ＶＲ２の配
線層に接続される。このＭＯＳスイッチＱＣＢのゲート
に制御パルスφＣＰが供給される。このようなコンデン
サＣＢおよびＭＯＳスイッチＱＣＢにより、差分回路６
５Ｂが構成される。さらに、コンデンサＣＡの他方の端
子は、インバータＩＮＶ１を介してＮＡＮＤ回路ＮＡの
第１入力端子に接続される。また、コンデンサＣＢの他
方の端子は、インバータＩＮＶ２，ＩＮＶ３を順に介し
て、ＮＡＮＤ回路ＮＡの第２入力端子に接続される。こ
のようなインバータＩＮＶ１〜３およびＮＡＮＤ回路Ｎ
Ａにより、比較回路６６が構成される。

【０１６０】このようなＮＡＮＤ回路ＮＡの各出力は、
シフトレジスタ６７のパラレル入力端子Ｄｊ・・にそれ
ぞれ接続される。このシフトレジスタ６７には、パラレ
ル入力の取り込みタイミングを決定する制御パルスφＬ
Ｄと、シフト動作のタイミングを決定する制御パルスφ
ＣＫとが供給される。なお、その他の構成については、
第３の実施形態（図６）と同じであるため、同一の符号
を付与して図８に示し、ここでの説明を省略する。

【０１６１】（第４の実施形態と本発明との対応関係）
ここで、上記した第４の実施形態の構成と、本発明との
対応関係について説明する。まず、請求項９，１０に記
載の発明と、第４の実施形態との対応関係については、
画素は画素４１に対応し、垂直読み出し線は垂直読み出
し線４２に対応し、垂直走査回路は垂直走査回路４３に
対応し、クランプ容量はコンデンサＣＡ，ＣＢに対応
し、クランプスイッチはＭＯＳスイッチＱＣＡ，ＱＣＢ
に対応し、差分回路は差分回路６５Ａ，６５Ｂに対応
し、保持回路は、比較回路６６およびシフトレジスタ６
７のパラレル入力を保持する機能に対応し、エッジ信号
転送部はシフトレジスタ６７のシフト機能に対応する。

【０１６２】また、請求項１１に記載の発明と、第４の
実施形態との対応関係については、光電変換素子はフォ
トダイオードＰＤに対応し、信号生成部は増幅用トラン
ジスタＱＡに対応する。さらに、請求項１３に記載の発
明と、第４の実施形態との対応関係については、リセッ
ト部はＭＯＳスイッチＱＲに対応する。

【０１６３】（第４の実施形態の動作説明）以下、図９
を用いて、（ｉ−１）行目およびｉ行目の画素４１か
ら、エッジ信号（ディジタル）を生成する動作を説明す
る。まず、前フレームの読み出し時点から継続して、制
御パルスφＲＳｉがローレベルに維持される。その結
果、ＭＯＳスイッチＱＲは非導通状態を継続し、フォト
ダイオードＰＤには、入射光に応じて発生した信号電荷
が逐次に蓄積される。このような信号電荷の蓄積に従っ
て、増幅用トランジスタＱＡのゲート電位は下降する。

【０１６４】ここで、期間ｔ１の開始時点において、制
御パルスφＲＡｉおよび制御パルスφＬＤがハイレベル
に立ち上げられる。すると、ｉ行目が行選択され、入射
光に対応したｉ行目の電気信号ＶＳ_iが、垂直読み出し
線４２上に出力される。この状態において、コンデンサ
ＣＡ，ＣＢの一方の端子は、ｉ行目の電気信号ＶＳ_iに
電圧クランプされる。このとき、コンデンサＣＡは、前
回の（ｉ−１）行目の読み出しサイクルにおいて充電さ
れた［ＶＲ１−（ｉ−１）行目の電気信号ＶＳ_i-1］を
保持する。また、コンデンサＣＢは、［ＶＲ２−（ｉ−
１）行目の電気信号ＶＳ_i-1］を保持する。

【０１６５】そのため、コンデンサＣＡの他方の端子に
は、［ｉ行目の電気信号ＶＳ_i−（ｉ−１）行目の電気
信号ＶＳ_i-1＋ＶＲ１］に相当する差分電圧が出力され
る。また、コンデンサＣＢの他方の端子には、［ｉ行目
の電気信号ＶＳ_i−（ｉ−１）行目の電気信号ＶＳ_i-1＋
ＶＲ２］に相当する差分電圧が出力される。これら２種
類の差分電圧は、閾値電圧ＶｔｈのインバータＩＮＶ
１，ＩＮＶ２を介してそれぞれ閾値判別される。ここ
で、インバータＩＮＶ１，ＩＮＶ２の閾値電圧Ｖｔｈ
と、定電圧ＶＲ１，ＶＲ２との関係は、 ＶＲ１＝Ｖｔｈ−ΔＶ ・・・（９） ＶＲ２＝Ｖｔｈ＋ΔＶ ・・・（１０） に予め設定される。なお、上式中のΔＶは、エッジ信号
を二値化する際の閾値を決定する電圧であり、請求項１
０に記載の所定値に相当する。

【０１６６】その結果、インバータＩＮＶ１は、［ｉ行
目の電気信号ＶＳ_i−（ｉ−１）行目の電気信号ＶＳ_i］
がΔＶ以上の場合にローレベルを出力し、それ以外の場
合にハイレベルを出力する。一方、インバータＩＮＶ２
は、［ｉ行目の電気信号ＶＳ_i−（ｉ−１）行目の電気
信号ＶＳ_i］が（−ΔＶ）以上の場合にローレベルを出
力し、それ以外の場合にハイレベルを出力する。

【０１６７】これらの論理出力は、インバータＩＮＶ３
およびＮＡＮＤ回路ＮＡを介して論理演算される。その
結果、ＮＡＮＤ回路ＮＡの出力は、［ｉ行目の電気信号
ＶＳ _i−（ｉ−１）行目の電気信号ＶＳ_i］の絶対値がΔ
Ｖよりも大きい場合にハイレベルを出力し、それ以外の
場合にローレベルを出力する。このようなＮＡＮＤ回路
ＮＡの論理出力は、垂直方向の隣接画素差を閾値ΔＶで
二値化した二値化エッジ信号ＶＥＤに相当する。

【０１６８】この期間ｔ１の終了間際、制御パルスφＬ
Ｄが立ち下げられる。シフトレジスタ６７は、この制御
パルスφＬＤが立ち下げられるまでの間に、一行分の二
値化エッジ信号ＶＥＤを、パラレル入力端子Ｄｊ・・か
ら取り込む。次に、期間ｔ２が開始すると、制御パルス
φＣＰがハイレベルに立ち上げられる。その結果、コン
デンサＣＡ，ＣＢの他方の端子は、それぞれ電圧ＶＲ
１，ＶＲ２にそれぞれ電圧クランプされる。

【０１６９】このとき、コンデンサＣＡ，ＣＢの一方の
端子には、増幅用トランジスタＱＡを介して、ｉ行目の
電気信号ＶＳ_iがそれぞれ印加される。そのため、コン
デンサＣＡには、［ＶＲ１−ｉ行目の電気信号ＶＳ_i］
に相当する両端電圧が充電される。また、コンデンサＣ
Ｂには、［ＶＲ２−ｉ行目の電気信号ＶＳ_i］に相当す
る両端電圧が充電される。

【０１７０】この期間ｔ２の終了間際、制御パルスφＣ
Ｐがローレベルに立ち下げられる。そのため、ＭＯＳス
イッチＱＣＡ，ＱＣＢが非導通状態に変化し、コンデン
サＣＡ，ＣＢの充電経路が遮断される。その結果、コン
デンサＣＡ，ＣＢは、上記の両端電圧をそれぞれ保持す
る。このように保持した両端電圧は、次回の（ｉ＋１）
行目の読み出しサイクルにおいて隣接行の差分をとる際
に使用される。

【０１７１】次に、期間ｔ３が開始すると、ｉ行目の制
御パルスφＲＳｉがハイレベルに立ち上げられる。する
と、ｉ行目のＭＯＳスイッチＱＲを介して、フォトダイ
オードＰＤおよび増幅用トランジスタＱＡのゲートに蓄
積されたｉ行目の信号電荷がリセットされる。この期間
ｔ３の終了間際、ｉ行目の制御パルスφＲＳｉがローレ
ベルに立ち下げられる。その結果、ｉ行目のＭＯＳスイ
ッチＱＲが非導通状態に変化し、ｉ行目のフォトダイオ
ードＰＤは、信号電荷の蓄積動作を再開する。

【０１７２】次に、期間ｔ４が開始すると、信号シフト
用の制御パルスφＣＫがシフトレジスタ６７に順次供給
される。シフトレジスタ６７は、この制御パルスφＣＫ
に同期して、内部に保持した一行分の二値化エッジ信号
ＶＥＤを順次にシフトする。その結果、シフトレジスタ
６７のシリアル出力端子からは、二値化エッジ信号ＶＥ
Ｄが順次に出力される。このような期間ｔ１〜ｔ４の動
作を、選択行ｉをずらしながら繰り返すことにより、一
画面分の二値化エッジ信号ＶＥＤが外部へ出力される。

【０１７３】（第４の実施形態の効果など）以上説明し
た動作により、第４の実施形態は、第３の実施形態と同
様の効果を得ることができる。また特に、第４の実施形
態では、固体撮像装置の転送期間中に、二値化されたエ
ッジ信号ＶＥＤを生成することができる。一般に、二値
化されたエッジ信号はアナログ信号よりも高速転送が可
能なので、エッジ信号をアナログのまま転送する場合に
比べ、信号転送速度を容易に高速化することができる。
その上、第４の実施形態では、隣接行の差分をとった直
後（すなわち転送期間のなるべく初期）に、二値化エッ
ジ信号ＶＥＤを生成する。そのため、雑音の影響をほと
んど受けず、高精度なエッジ検出が可能となる。次に、
別の実施形態について説明する。

【０１７４】＜第５の実施形態＞第５の実施形態は、請
求項９，１０，１１，１３，１６，１７，１８，１９，
２０に対応した実施形態である。図１０は、第５の実施
形態にかかわるエッジ検出用固体撮像装置７０の回路構
成を示す図である。また、図１１は、エッジ検出用固体
撮像装置７０の駆動タイミングを示す図である。

【０１７５】第５の実施形態の特徴点は、第４の実施形
態のエッジ検出用固体撮像装置６０に、ビデオ信号出力
用の回路（第２の実施形態で説明したビデオ信号出力用
の回路構成と同一である）を付加した点である。なお、
付加された回路の動作説明については、第２の実施形態
に既に述べたので省略する。このような回路の付加によ
り、第５の実施形態においても、二値化エッジ信号ＶＥ
Ｄとビデオ信号ＶＳとの双方を、同時に出力することが
可能となる。その結果、エッジ検出を行う撮影範囲を、
ビデオ信号ＶＳのモニタ画像から確認するなど、エッジ
検出用固体撮像装置の応用範囲を広くすることが可能と
なる。次に、別の実施形態について説明する。

【０１７６】＜第６の実施形態＞第６の実施形態は、請
求項９〜１４および請求項１６〜２０に対応した実施形
態である。図１２は、第６の実施形態にかかわるエッジ
検出用固体撮像装置８０の回路構成を示す図である。

【０１７７】第６の実施形態の特徴点は、第５の実施形
態のエッジ検出用固体撮像装置７０の画素４１と垂直走
査回路４３に代えて、図１２中に示す画素８１と垂直走
査回路６３を設けた点である。ここで、図１２に基づい
て、ｉ行ｊ列目に位置する画素８１の回路構成を説明す
る。なお、その他の構成については、第５の実施形態と
同一であるため、ここでの説明を省略する。

【０１７８】まず、この画素８１には、フォトダイオー
ドＰＤが設けられる。このフォトダイオードＰＤのカソ
ードは電源電圧ＶＰの配線層に接続される。このフォト
ダイオードＰＤのアノードは、電荷転送用のＭＯＳスイ
ッチＱＴＧを介して、ＪＦＥＴ（接合型電界効果トラン
ジスタ）からなる増幅用トランジスタＱＡのゲートに接
続される。この電荷転送用のＭＯＳスイッチＱＴＧのゲ
ートには、垂直走査回路６３から出力される制御パルス
φＴＧｉが供給される。増幅用トランジスタＱＡのドレ
インは、電源電圧ＶＰの配線層に接続される。

【０１７９】さらに、増幅用トランジスタＱＡのゲート
は、信号電荷リセット用のＭＯＳスイッチＱＲを介し
て、一定のリセット電位ＶＧの配線層に接続される。こ
のＭＯＳスイッチＱＲのゲートには、垂直走査回路６３
から出力される制御パルスφＲＳｉが供給される。増幅
用トランジスタＱＡのドレインは、電源電圧ＶＰの配線
層に接続される。一方、この増幅用トランジスタＱＡの
ソースは、垂直転送用のＭＯＳスイッチＱＸを介して垂
直読み出し線４２に接続される。このＭＯＳスイッチＱ
Ｘのゲートには、垂直走査回路６３から出力される制御
パルスφＲＡｉが供給される。以下、第６の実施形態の
動作を説明する。

【０１８０】（第６の実施形態の動作説明）図１３は、
第６の実施形態の動作を説明する図である。以下、図１
３に基づいて、（ｉ−１）行目およびｉ行目の画素８１
から、エッジ信号（ディジタル）を生成する動作を説明
する。まず、図１３に示すｔ１〜ｔ６の期間中、制御パ
ルスφＲＡｉがローレベルに維持される。すると、ｉ行
目が行選択され、ｉ行目の増幅用トランジスタＱＡのソ
ース電圧が垂直読み出し線４２に出力される。

【０１８１】このような状態で、期間ｔ１において、制
御パルスφＲＳｉがローレベルに立ち下げられる。する
と、ｉ行目のＭＯＳスイッチＱＲが導通し、ｉ行目の増
幅用トランジスタＱＡのゲート領域の電荷（前フレーム
の読み出し時に保持した信号電荷）が排出される。次
に、期間ｔ２が開始すると、制御パルスφＲＳｉ，φＶ
がハイレベルに立ち上げられる。すると、ＭＯＳスイッ
チＱＲが非導通状態に変化し、増幅用トランジスタＱＡ
のゲートは、フローティング状態になる。このとき、増
幅用トランジスタＱＡのゲート容量は、ＭＯＳスイッチ
ＱＲのリセット動作に伴うリセット雑音（いわゆるＫＴ
Ｃ雑音）を保持する。

【０１８２】この状態で、垂直読み出し線４２には、ｉ
行目の増幅用トランジスタＱＡのソースから暗出力信号
ＶＤが出力される。この暗出力信号ＶＤは、「ゲート容
量が保持するリセット雑音」と「増幅用トランジスタＱ
Ａのゲート・ソース間電圧のバラツキ」の両方を含んだ
信号である。このとき、制御パルスφＶの立ち上げによ
りＭＯＳスイッチＱＶは導通し、コンデンサＣＶの他方
の端子は接地電位にクランプされる。そのため、ｉ行目
の増幅用トランジスタＱＡおよびコンデンサＣＶを通る
充電経路が形成され、（接地電位−ｉ行目の暗出力信号
ＶＤ）に相当する両端電圧が、コンデンサＣＶに充電さ
れる。

【０１８３】この期間ｔ２の終了間際、制御パルスφＶ
はローレベルに立ち下げられ、ＭＯＳスイッチＱＶは非
導通状態に変化する。そのため、コンデンサＣＶは、上
記の両端電圧を保持する。次に、期間ｔ３が開始する
と、ｉ行目の制御パルスφＴＧｉがローレベルに立ち下
げられる。すると、ｉ行目のＭＯＳスイッチＱＴＧが導
通し、ｉ行目のフォトダイオードＰＤに蓄積されていた
信号電荷ＱＳが、増幅用トランジスタＱＡのゲートに転
送される。

【０１８４】この状態で、増幅用トランジスタＱＡのソ
ースから出力される電気信号ＶＰＳは、 ＶＰＳ＝ＶＤ＋ＶＳＳ ・・・（１１） （ただしＶＳＳ＝ＱＳ／ＣＧ）となる。なお、上式中の
ＣＧは、増幅用トランジスタＱＡのゲート容量を示し、
上式中のＶＳは、信号電荷ＱＳに対応した真の電気信号
を示す。

【０１８５】このとき、コンデンサＣＶは、暗出力信号
ＶＤを逆相で保持するため、コンデンサＣＶの他端側電
圧は、 ＶＰＳ−ＶＤ＝ＶＳＳ ・・・（１２） となる。すなわち、コンデンサＣＶの他方の端子には、
暗出力信号ＶＤを同相除去した真の電気信号ＶＳＳが生
じる。

【０１８６】一方このとき、第４の実施形態で説明した
比較回路６６の動作により、二値化エッジ信号ＶＥＤが
生成される。なお、この期間ｔ３の終了間際、ｉ行目の
制御パルスφＴＧｉがハイレベルに立ち上げられ、ｉ行
目のＭＯＳスイッチＱＴＧが非導通状態に変化する。そ
の結果、フォトダイオードＰＤのアノードはフローティ
ング状態になり、フォトダイオードＰＤは、入射光に応
じた信号電荷の蓄積動作を再開する。

【０１８７】次に、期間ｔ４が開始すると、シフトレジ
スタ６７に制御パルスφＬＤが与えられる。シフトレジ
スタ６７は、この制御パルスφＬＤに同期して、比較回
路６６から出力される一行分の二値化エッジ信号ＶＥＤ
を、パラレル入力端子Ｄｊ・・から取り込んで保持す
る。次に、期間ｔ５が開始すると、差分回路６５Ａ，６
５Ｂに制御パルスφＣＰが与えられる。差分回路６５
Ａ，６５Ｂは、この制御パルスφＣＰにタイミングを合
わせて、ｉ行目の電気信号をコンデンサＣＡ，ＣＢにそ
れぞれ保持する。このとき保持したｉ行目の電気信号
は、次回の（ｉ＋１）行目の読み出しサイクルにおい
て、隣接行の差分をとる際に使用される。

【０１８８】次に、期間ｔ６が開始すると、シフトレジ
スタ６７に制御パルスφＣＫが順次与えられる。シフト
レジスタ６７は、この制御パルスφＣＫに同期して、一
行分の二値化エッジ信号ＶＥＤを、シリアル出力端子か
ら順次出力する。一方、この動作に同時に、水平走査回
路２５は、制御パルスφＨｊ・・が所定時間ずつハイレ
ベルに設定する。その結果、コンデンサＣＶの他方の端
子に出力されていた一行分の真の電気信号ＶＳＳは、Ｍ
ＯＳスイッチＱＨｊ・・を介して、水平読み出し線２３
に順次出力される。このように、期間ｔ６では、二値化
エッジ信号ＶＥＤおよび真の電気信号ＶＳＳが、同時に
読み出される。以上のような一連の動作（ｔ１〜ｔ６）
を、行をずらしながら繰り返すことにより、一画面分の
二値化エッジ信号ＶＥＤとビデオ信号とが出力される。

【０１８９】（第６の実施形態の効果など）以上説明し
たように、増幅用トランジスタＱＡのゲート容量を有効
利用することにより、固定パターン雑音だけでなく、リ
セット雑音も抑圧した一段と高画質なビデオ信号を、エ
ッジ信号と同時併行に出力することが可能となる。ま
た、増幅用トランジスタＱＡのゲートに信号電荷を転送
するための転送回路（ＭＯＳスイッチＱＴＧ）を設けた
ので、転送時の電荷分配による信号の劣化が抑えられ、
画像Ｓ／Ｎ比を向上することが可能となる。

【０１９０】（実施形態の補足事項）なお、上述した第
１、２、６の実施形態では、増幅用トランジスタＱＡと
してＪＦＥＴ（接合型電界効果トランジスタ）を使用す
る場合を示した。特に、第２、６の実施形態では、ＪＦ
ＥＴのゲート容量の有効利用によりリセット雑音の除去
が可能となる。しかしながら、本発明はこれに限定され
るものではない。一般的には、増幅用トランジスタＱＡ
として、ＭＯＳトランジスタや、バイポーラトランジス
タなど、ゲートやベースなどの制御電極の電圧によって
ドレインまたはコレクタ、ソースまたはエミッタなどの
出力電圧・電流を制御することができる素子であれば、
如何なる素子を用いてもよい。

【０１９１】また、第１、２，６の実施形態では、増幅
用トランジスタＱＡのゲートにフォトダイオードＰＤで
生成された電荷を直接転送する場合を示した。これによ
り、電荷の損失を抑制し、画像Ｓ／Ｎを高めることが可
能となる。しかしながら、本発明はこれに限定されず、
入射光に応じた電荷を光電変換素子から拡散領域に一旦
転送して保持した後、その電位を信号線を介してＭＯＳ
トランジスタなどの増幅素子のゲートで検出する場合に
も同様に適用できる。

【０１９２】その他、本発明が適用可能な画素として
は、例えば、文献『Active Pixel Sensors:Are CCD's D
inosaurs?』,Fossum E.R.,Proceeding of SPIE: Charge
-Coupled Device and Solid State Optical Sensors
3、VOL.1900,pp2-14(1993)に記載されたものや、ＵＳＰ
５，６２５，２１０に記載されたものがある。また、上
述した実施形態では、垂直方向の画素比較によりエッジ
検出を行っている。しかしながら、このような動作のみ
に限定されるものではない。例えば、請求項７，８の発
明に記載されるように、同一の垂直読み出し線に対応す
る第１のサンプルホールド回路および第２のサンプルホ
ールド回路にサンプルホールドされた第１の光電圧信号
と第２の光電圧信号との差の絶対値と、隣接する垂直読
み出し線の各々に対応する２つの第１のサンプルホール
ド回路（または第２のサンプルホールド回路）にサンプ
ルホールドされた第１の光電圧信号（または第２の光電
圧信号）の差の絶対値との少なくとも一方が予め決めら
れた値以上である場合、ハイレベル（論理レベルのハイ
レベル）を出力する比較回路を設けてもよい。このよう
な比較回路を設けることによって、垂直方向だけでなく
水平方向に隣接する画素間のエッジ信号を生成すること
ができるため、エッジ検出の精度を向上することができ
る。

【０１９３】さらに、第１〜６の実施形態では、入射光
に応じた電荷を生成して蓄積するフォトダイオードＰＤ
と、増幅用トランジスタＱＡとを別体に構成している
が、本発明はこのような構成のみに限定されない。例え
ば、請求項１５の発明に記載したように、増幅型光電変
換素子を画素として用いてもよい。このような増幅型光
電変換素子としては、例えば、ＳＩＴやＣＭＤ、ＢＡＳ
ＩＳなどがある。

【０１９４】なお、より一般的な構成としては、請求項
１ないし請求項８の何れか１項に記載のエッジ検出用固
体撮像装置において、入射光に応じた電荷を生成して蓄
積する光電変換素子と、該光電変換素子によって生成さ
れて蓄積された電荷に応じた電気信号を生成する信号生
成部と、前記光電変換素子によって生成されて蓄積され
た電荷を前記信号生成部に転送する転送部とから、前記
画素を構成してもよい。また、この構成に加えて、前記
信号生成部が、電荷を蓄積する制御領域を有する増幅回
路を備え、該増幅回路は該制御領域に蓄積された電荷に
応じた電気信号を生成し、前記転送部は、前記光電変換
素子によって生成され蓄積された電荷を予め決められた
タイミングで前記増幅回路の制御領域に直接転送しても
よい。さらに、この構成に加えて、前記転送部による電
荷の転送に先行し、前記増幅回路の制御領域に蓄積され
た電荷を当該画素の外部に放出するリセット部を備えて
もよい。

【０１９５】

【発明の効果】（請求項１〜２０に共通する効果）上述
したように請求項１ないし請求項２０に記載の発明で
は、Ａ／Ｄ変換回路、画像メモリや画像処理回路などの
周辺回路を設けることなく、簡単な回路構成によって固
体撮像装置内でエッジ信号を生成することができる。し
たがって、エッジ検出用固体撮像装置の小型化および低
価格化を実現できる。

【０１９６】さらに、これらの発明では、画素から電気
信号を転送する期間中にエッジ検出が行われる。したが
って、外部の画像メモリなどを介してエッジ検出を行う
場合と異なり、撮像動作とほぼ同時にエッジ信号を得る
ことが可能となる。また、これらの発明では、Ａ／Ｄ変
換回路が不要となりダイナミックレンジを高く維持しつ
つエッジ信号が生成できると共に、アナログ信号の信号
経路を短くすることができるため、アナログ信号に重畳
される雑音を確実に低減することができる。したがっ
て、これらの発明が適用されたエッジ検出用固体撮像装
置によって、精度の高い安定したエッジ検出が可能とな
る。

【０１９７】さらに、これらの発明では、比較的低速な
動作である垂直転送中にエッジ検出を行う。そのため、
エッジ検出動作を余裕をもって実行することが可能とな
り、エッジ検出処理の高速化を容易に実現することが可
能となる。特に、本発明では、画素単位に出力極性を制
御する制御回路を必要としない。したがって、１画素当
たりの回路スペースを小さくすることができ、画素の高
解像度化を容易に実現することができる。また、本発明
では、出力極性を制御する制御回路を介すことなく、エ
ッジ検出が行われる。したがって、制御回路の正負ゲイ
ン差に基づく誤差や、制御回路の二乗特性に起因する非
線形歪みなどの不具合は一切生じない。したがって、一
段と高精度なエッジ検出を行うことが可能となる。

【０１９８】（各請求項の個別の効果）特に、請求項２
に記載の発明では、暗出力信号が除去された信号を用い
てエッジ信号を生成することができ、請求項６および請
求項８および請求項１０に記載の発明では、ランダム雑
音成分の影響を低減しつつ、エッジ信号を生成すること
が可能となるため、エッジ信号の信頼性を確実に向上す
ることができる。

【０１９９】また、請求項３ないし請求項５に記載の発
明では、従来の固体撮像素子に簡単な構成の回路を付加
することによって、隣接する画素間のエッジ信号の生成
が実現できる。さらに、請求項７および請求項８に記載
の発明では、垂直方向に隣接する画素から出力される信
号だけでなく、水平方向に隣接する画素から出力される
信号をエッジ信号を生成する際の比較の対象とすること
ができるため、互いに隣接する画素間のエッジ信号を確
実に生成することができる。

【０２００】請求項９に記載の発明では、クランプ容量
を断続的に電圧クランプして隣接行の差分を得る。この
ような回路形式では、差分動作を通して回路の特性バラ
ツキも同相除去される。したがって、隣接行の電気信号
を別々にサンプルホールドして比較する回路（請求項
１）などに比べ、回路バラツキの悪影響が少なく、より
高精度なエッジ検出を行うことが可能となる。

【０２０１】請求項１１ないし請求項１５に記載の発明
では、入射光に応じた電気信号の生成を簡単な回路構成
によって実現することができるため、画素の大きさを小
さくすることができる。特に、請求項１２に記載の発明
では、光電変換素子によって生成された電荷を制御領域
に直接転送することができ、請求項１４に記載の発明で
は、光電変換素子によって生成された電荷を接合型電解
効果トランジスタのゲート容量に直に蓄積することがで
きるため、蓄積用の素子を介して電荷の転送を行う場合
と比べ、電荷分配による劣化を確実に低減することがで
きる。

【０２０２】また、請求項１３に記載の発明では、浮遊
容量など制御領域に残留する電荷を確実にリセットする
ことができる。請求項１６ないし請求項１９に記載の発
明では、エッジ信号を出力すると同時に、ビデオ信号を
確実に出力することができる。そのため、これらのエッ
ジ信号およびビデオ信号を用いることによって画像表示
のバリエーションが増し、本発明が適用されたエッジ検
出用固体撮像装置の用途を格段に広げることが可能であ
る。

【０２０３】特に、請求項１７および請求項１８に記載
の発明では、暗出力信号を除去した信号からビデオ信号
を生成することができるため、ビデオ信号の信頼性を向
上することができる。また、請求項２０に記載の発明で
は、ビデオ信号出力用もしくは動き検出用の固体撮像装
置に対する駆動タイミングを一部変更するだけで、固体
撮像装置単体でエッジ検出を行うことが可能となる。

【図面の簡単な説明】

【図１】第１の実施形態にかかわるエッジ検出用固体撮
像装置１００の概略構成を示す回路図である。

【図２】エッジ検出用固体撮像装置１００の動作を説明
するタイミングチャートである。

【図３】電圧比較器ＣＰ１，ＣＰ２の入出力特性の一例
を示す特性図である。

【図４】第２の実施形態にかかわるエッジ検出用固体撮
像装置２００の概略構成を示す模式回路図である。

【図５】エッジ検出用固体撮像装置２００の動作を説明
するタイミングチャートである。

【図６】第３の実施形態にかかわるエッジ検出用固体撮
像装置４０の回路構成を示す図である。

【図７】エッジ検出用固体撮像装置４０の駆動タイミン
グを示す図である。

【図８】第４の実施形態にかかわるエッジ検出用固体撮
像装置６０の回路構成を示す図である。

【図９】エッジ検出用固体撮像装置６０の駆動タイミン
グを示す図である。

【図１０】第５の実施形態にかかわるエッジ検出用固体
撮像装置７０の回路構成を示す図である。

【図１１】エッジ検出用固体撮像装置７０の駆動タイミ
ングを示す図である。

【図１２】第６の実施形態にかかわるエッジ検出用固体
撮像装置８０の回路構成を示す図である。

【図１３】エッジ検出用固体撮像装置８０の駆動タイミ
ングを示す図である。

【図１４】従来のエッジ検出処理を行う画像処理装置３
００の構成を示すブロック図である。

【符号の説明】

ＰＤ フォトダイオード ＱＡ 増幅用トランジスタ ＱＴ 転送用ＭＯＳトランジスタ ＱＰ リセット用ＭＯＳトランジスタ ＱＳＯ 第１のスイッチ用ＭＯＳトランジスタ ＱＳＥ 第２のスイッチ用ＭＯＳトランジスタ ＣＯ 第１の信号蓄積用コンデンサ ＣＥ 第２の信号蓄積用コンデンサ ＣＲＯ 第１の電位保持用コンデンサ ＣＲＥ 第２の電位保持用コンデンサ ＱＴＯ 第１の電荷蓄積制御用ＭＯＳトランジスタ ＱＴＥ 第２の電荷蓄積制御用ＭＯＳトランジスタ ＣＶ ホールド容量 ＱＶ サンプルホールド切り替え用のスイッチ用ＭＯＳ
トランジスタ ＱＲＳＨ リセットスイッチ用ＭＯＳトランジスタ ＱＨ１、ＱＨ２ 水平読み出しスイッチ用ＭＯＳトラン
ジスタ ＣＰ１、ＣＰ２ 電圧比較器 １、４１、８１ 画素 ２ａ、２ｂ、４２ 垂直読み出し線 ３ａ、３ｂ、４ａ、５ａ、５ｂ、１０ａ、１１ａ、１２
ａ、１３ａ、１６ａ、１７ａ、２１ａ、２６ａ クロッ
クライン ２、４、１０、１１、１２、１３、１６、１７、２１、
２６ ノード ６、４３ 垂直走査回路 ７ 第１のサンプルホールド回路 ８ 第２のサンプルホールド回路 ９ 比較回路 １４ａ，１４ｂ 信号ライン １５、６７ シフトレジスタ １８、４７ 水平読み出し線 １９ａ、１９ｂ、４４ 定電流源 ２０ ビデオ信号生成回路 ２２ａ、２２ｂ 水平選択信号ライン ２３ ビデオ信号用の水平読み出し線 ２４ 出力バッファアンプ ２５、４８ 水平走査回路 ４５ 差分回路 ４６ 保持回路 ６６ 比較回路 ４０、６０、７０、８０、１００、２００ エッジ検出
用固体撮像装置 ３００ 画像処理装置 ３０１ 固体撮像装置 ３０２ Ａ／Ｄ変換回路 ３０３ 画像メモリ ３０４ 画像処理回路

Claims (20)

【特許請求の範囲】
1. 【請求項１】 二次元マトリクス状に配列され、入射光
   に応じた電気信号を生成して出力する複数の画素と、 前記複数の画素の各列に対応して設けられた複数の垂直
   読み出し線と、 前記複数の画素を行単位で順次選択し、当該画素から出
   力された電気信号を対応する垂直読み出し線に転送する
   垂直走査回路と、 互いに隣接する画素の各々から当該垂直読み出し線に転
   送された電気信号を個別にサンプルホールドし、該電気
   信号を予め決められたタイミングで出力するサンプルホ
   ールド部と、 前記サンプルホールド部から出力された電気信号の値を
   比較して、互いに隣接する画素間のエッジ信号を生成す
   る信号比較部と、 前記信号比較部によって生成されたエッジ信号をエッジ
   信号用の水平読み出し線に順次転送するエッジ信号転送
   部とを備えたことを特徴とするエッジ検出用固体撮像装
   置。
2. 【請求項２】 請求項１に記載のエッジ検出用固体撮像
   装置において、 前記画素は、 入射光に応じた電気信号が当該垂直読み出し線に転送さ
   れるタイミングとは異なるタイミングで、該電気信号の
   基準レベルを示す暗出力信号を該垂直読み出し線に出力
   し、 前記サンプルホールド部は、 当該垂直読み出し線に転送された電気信号をサンプルホ
   ールドすると共に、該垂直読み出し線に出力された暗出
   力信号をサンプルホールドし、該電気信号から該暗出力
   信号を除去した信号を該電気信号として信号比較部に出
   力することを特徴とするエッジ検出用固体撮像装置。
3. 【請求項３】 請求項１または請求項２に記載のエッジ
   検出用固体撮像装置において、 前記サンプルホールド部は、 前記複数の垂直読み出し線の各々に対応して設けられ、
   奇数行に配された画素から当該垂直読み出し線に出力さ
   れる信号をサンプルホールドする複数の第１のサンプル
   ホールド回路と、 前記複数の垂直読み出し線の各々に対応して設けられ、
   偶数行に配された画素から当該垂直読み出し線に出力さ
   れる信号をサンプルホールドする複数の第２のサンプル
   ホールド回路とを備えたことを特徴とするエッジ検出用
   固体撮像装置。
4. 【請求項４】 請求項３に記載のエッジ検出用固体撮像
   装置において、 前記第１のサンプルホールド回路は、 当該垂直読み出し線との間に第１のスイッチを備え、奇
   数行に配された画素から該垂直読み出し線に信号が出力
   されるタイミングに基づいて、該第１のスイッチの開閉
   を制御することによって、所望の信号をサンプルホール
   ドし、 前記第２のサンプルホールド回路は、 当該垂直読み出し線との間に第２のスイッチを備え、偶
   数行に配された画素から該垂直読み出し線に信号が出力
   されるタイミングに基づいて、該第２のスイッチの開閉
   を制御することによって、所望の信号をサンプルホール
   ドすることを特徴とするエッジ検出用固体撮像装置。
5. 【請求項５】 請求項３または請求項４に記載のエッジ
   検出用固体撮像装置において、 前記信号比較部は、 前記複数の垂直読み出し線の各々に対応して設けられ、
   当該垂直読み出し線に対応する第１のサンプルホールド
   回路と第２のサンプルホールド回路とから出力された電
   気信号の値を比較して、エッジ信号を生成する複数の信
   号比較回路からなり、 前記エッジ信号転送部は、 前記複数の信号比較回路の各々によって生成されたエッ
   ジ信号をエッジ信号用の水平読み出し線に順次転送する
   ことを特徴とするエッジ検出用固体撮像装置。
6. 【請求項６】 請求項５に記載のエッジ検出用固体撮像
   装置において、 前記信号比較回路は、 当該垂直読み出し線に対応する第１のサンプルホールド
   回路と第２のサンプルホールド回路とから出力された電
   気信号の値の差が予め決められた値以上である場合、エ
   ッジ部分であることを示す信号を生成することを特徴と
   するエッジ検出用固体撮像装置。
7. 【請求項７】 請求項５に記載のエッジ検出用固体撮像
   装置において、 前記信号比較回路は、 当該垂直読み出し線に対応する第１のサンプルホールド
   回路と第２のサンプルホールド回路とから出力された電
   気信号の値を比較すると共に、当該垂直読み出し線に対
   応する第１のサンプルホールド回路と隣接する何れか一
   方の垂直読み出し線に対応する第１のサンプルホールド
   回路とから出力された電気信号の値または、当該垂直読
   み出し線に対応する第２のサンプルホールド回路と隣接
   する何れか一方の垂直読み出し線に対応する第２のサン
   プルホールド回路とから出力された電気信号の値を比較
   して、エッジ信号を生成することを特徴とするエッジ検
   出用固体撮像装置。
8. 【請求項８】 請求項７に記載のエッジ検出用固体撮像
   装置において、 前記信号比較回路は、 当該垂直読み出し線に対応する第１のサンプルホールド
   回路と第２のサンプルホールド回路とから出力された電
   気信号の値の差と、当該垂直読み出し線に対応する第１
   のサンプルホールド回路と隣接する垂直読み出し線に対
   応する第１のサンプルホールド回路とから出力された電
   気信号の値の差との少なくとも一方が予め決められた値
   以上である場合、または、当該垂直読み出し線に対応す
   る第１のサンプルホールド回路と第２のサンプルホール
   ド回路とから出力された電気信号の値の差と、当該垂直
   読み出し線に対応する第２のサンプルホールド回路と隣
   接する垂直読み出し線に対応する第２のサンプルホール
   ド回路とから出力された電気信号の値の差との少なくと
   も一方が予め決められた値以上である場合、エッジ部分
   であることを示す信号を生成することを特徴とするエッ
   ジ検出用固体撮像装置。
9. 【請求項９】 二次元マトリクス状に配列され、入射光
   に応じた電気信号を生成して出力する複数の画素と、 前記複数の画素の各列に対応して設けられた複数の垂直
   読み出し線と、 前記複数の画素を行単位で順次選択し、当該画素から出
   力された電気信号を対応する垂直読み出し線に転送する
   垂直走査回路と、 前記垂直読み出し線ごとに設けられ、当該垂直読み出し
   線上の電気信号が一方の端子に供給されるクランプ容量
   と、該クランプ容量の他方の端子にクランプ用電圧レベ
   ルを断続的に供給するクランプスイッチとから構成さ
   れ、互いに隣接する画素の各々から当該垂直読み出し線
   に時分割に転送される電気信号の差分を該クランプ容量
   の他方の端子に出力する差分回路と、 前記差分回路から各出力される前記差分をサンプルホー
   ルドする保持回路と、 前記保持回路の出力を順次に水平転送するエッジ信号転
   送部とを備えたことを特徴とするエッジ検出用固体撮像
   装置。
10. 【請求項１０】 請求項９に記載のエッジ検出用固体撮
    像装置において、 前記保持回路は、 前記差分回路から各出力される前記差分の絶対値が所定
    値以上か否かを判定し、その判定結果の論理値を保持す
    る回路であることを特徴とするエッジ検出用固体撮像装
    置。
11. 【請求項１１】 請求項１ないし請求項１０の何れか１
    項に記載のエッジ検出用固体撮像装置において、 前記画素は、 入射光に応じた電荷を生成して蓄積する光電変換素子
    と、 該光電変換素子によって生成されて蓄積された電荷に応
    じた電気信号を生成する信号生成部とを備えたことを特
    徴とするエッジ検出用固体撮像装置。
12. 【請求項１２】 請求項１１に記載のエッジ検出用固体
    撮像装置において、 前記画素は、前記光電変換素子によって生成されて蓄積
    された電荷を、前記信号生成部に転送する転送部を備
    え、 前記信号生成部は、前記転送部からの電荷を蓄積する制
    御領域を有し、該制御領域に蓄積された電荷に応じた電
    気信号を生成することを特徴とするエッジ検出用固体撮
    像装置。
13. 【請求項１３】 請求項１１または請求項１２に記載の
    エッジ検出用固体撮像装置において、 前記画素は、前記画素において生成された電荷を当該画
    素の外部に放出するリセット部を備えたことを特徴とす
    るエッジ検出用固体撮像装置。
14. 【請求項１４】 請求項１１ないし請求項１３の何れか
    １項に記載のエッジ検出用固体撮像装置において、 前記信号生成部は、 接合型電解効果トランジスタであり、該接合型電解効果
    トランジスタのゲートに供給された電荷に応じて、該接
    合型電解効果トランジスタのソース・ドレイン間の電流
    を制御することによって、該電荷に応じた電気信号を生
    成することを特徴とするエッジ検出用固体撮像装置。
15. 【請求項１５】 請求項１ないし請求項１０の何れか１
    項に記載のエッジ検出用固体撮像装置において、 前記画素は、 増幅型光電変換素子であり、該増幅型光電変換素子の制
    御領域で生成された入射光に応じた電気信号を生成する
    ことを特徴とするエッジ検出用固体撮像装置。
16. 【請求項１６】 請求項１ないし請求項１５の何れか１
    項に記載のエッジ検出用固体撮像装置において、 前記複数の画素によって生成され当該垂直読み出し線に
    転送された電気信号に応じて、ビデオ信号を生成するビ
    デオ信号生成部と、 前記ビデオ信号生成部によって生成されたビデオ信号を
    ビデオ信号用の水平読み出し線に順次転送するビデオ信
    号転送部とを備えたことを特徴とするエッジ検出用固体
    撮像装置。
17. 【請求項１７】 請求項１６に記載のエッジ検出用固体
    撮像装置において、 前記ビデオ信号生成部は、複数の画素によって生成され
    当該垂直読み出し線に転送された電気信号から、該垂直
    読み出し線に別タイミングで出力される当該画素の暗出
    力信号を除去してビデオ信号を生成することを特徴とす
    るエッジ検出用固体撮像装置。
18. 【請求項１８】 請求項１７に記載のエッジ検出用固体
    撮像装置において、 前記ビデオ信号生成部は、 同一の画素から出力される電気信号および暗出力信号の
    内、先行して出力される信号を一時的に蓄積する信号蓄
    積部を備え、該信号蓄積部に蓄積された信号と該画素か
    ら後続して出力される信号との差に基づき、該電気信号
    から該暗出力信号を除去した信号を生成することを特徴
    とするエッジ検出用固体撮像装置。
19. 【請求項１９】 請求項１６ないし請求項１８の何れか
    １項に記載のエッジ検出用固体撮像装置において、 前記ビデオ信号生成部は、 前記複数の垂直読み出し線の各々に対応して設けられ、
    前記ビデオ信号を生成する複数のビデオ信号生成回路か
    らなり、 前記ビデオ信号転送部は、 「前記複数のビデオ信号生成回路の各々」と「ビデオ信
    号用の水平読み出し線」との間に配された複数のスイッ
    チと、 前記複数のスイッチの開閉タイミングを制御することに
    よって、各ビデオ信号生成回路によって生成されたビデ
    オ信号をビデオ信号用の水平読み出し線に順次転送する
    水平走査回路とによって構成されたことを特徴とするエ
    ッジ検出用固体撮像装置。
20. 【請求項２０】 入射光に応じて電気信号を生成する複
    数の画素と、前記複数の画素の列ごとに設けられた垂直
    読み出し線と、前記複数の画素から出力された前記電気
    信号を垂直読み出し線に転送する垂直走査回路と、前記
    垂直読み出し線ごとに設けられ、当該垂直読み出し線に
    時分割に読み出される電気信号を比較する比較回路と、
    前記比較回路の比較結果を水平転送する水平転送部とを
    有する固体撮像装置を駆動して、撮像画像のエッジ検出
    を行う方法であって、 前記垂直走査回路を駆動して、前記複数の画素の電気信
    号を行単位で垂直読み出し線に順次転送する垂直転送ス
    テップと、 前記比較回路を駆動して、前記垂直読み出し線上に時分
    割に読み出される隣接行の電気信号を比較する比較ステ
    ップと、 前記水平転送部を駆動して、前記比較回路の比較結果を
    水平転送する水平転送ステップとを有することを特徴と
    する、固体撮像装置の駆動によるエッジ検出方法。