JPH07264491A

JPH07264491A - 固体撮像装置の出力回路

Info

Publication number: JPH07264491A
Application number: JP6054098A
Authority: JP
Inventors: Takashi Morimoto; 隆志森本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-03-24
Filing date: 1994-03-24
Publication date: 1995-10-13
Also published as: US5717457A

Abstract

(57)【要約】【目的】リセット雑音や飛び込みパルスによる影響を
除去するだけでなく、オプティカルブラックレベルの変
動による影響をも排除する。【構成】全画素信号のフィードスルーレベルをクラン
プするクランプ回路１と、全画素信号の信号レベルをサ
ンプルホールドする主サンプルホールド回路２と、オプ
ティカルブラック部の画素信号の信号レベルをサンプル
ホールドする副サンプルホールド回路３と、この副サン
プルホールド回路３の出力を主サンプルホールド回路２
と同じタイミングでサンプルホールドする同期サンプル
ホールド回路４と、主サンプルホールド回路２の出力と
同期サンプルホールド回路４の出力の差を演算する差動
アンプ５とを備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオカメラ等の固体
撮像装置の出力回路に関し、この出力回路の低雑音化を
図るものである。

【０００２】

【従来の技術】固体撮像装置に用いられるＣＣＤ[Charg
e Coupled Device]やＢＢＤ[Bucket Brigade Device]等
の電荷転送装置は、信号を電荷の形で取り扱い、この信
号電荷を外部から供給されるクロック信号に同期して転
送するようになっている。そして、この固体撮像装置の
出力回路では、電荷転送装置から転送されて来た信号電
荷を電圧に変換して出力し後段の回路に送る。

【０００３】ＣＣＤ固体撮像装置で用いられる一般的な
出力回路の構成を図８に示す。ＣＣＤ２１の出力端で
は、クロック信号Ｈ2，Ｈ1等によって転送されて来た信
号電荷がゲート電圧ＶOGを印加された出力ゲート１ａを
介して出力され、出力回路の検出部２２に送られる。検
出部２２は、リセットスイッチ付き浮遊容量によって構
成され、リセットスイッチとしてＭＯＳ構造のＦＥＴ２
２ａが用いられると共に、浮遊容量として逆バイアスさ
れたダイオード２２ｂが用いられる。この検出部２２
は、まずリセット信号φRをハイレベルとしてＦＥＴ２
２ａをＯＮにし、ダイオード２２ｂにリセット電圧ＶRD
を印加した後に、リセット信号φRをローレベルに戻し
てＦＥＴ２２ａをＯＦＦにさせる。すると、このＦＥＴ
２２ａのＯＦＦの間に、ＣＣＤ２１から出力された信号
電荷に応じてダイオード２２ｂの電位が変化するので、
これにより信号電荷の電圧変換を行う。このダイオード
２２ｂの電位は、ＭＯＳ構造のＦＥＴ２３ａとＦＥＴ２
３ｂをソース・フォロワ回路に接続した増幅部２３に送
られ、高入力インピーダンスかつ低出力インピーダンス
で増幅されて電圧変換信号ＶOSとして出力される。

【０００４】上記リセット信号φRは、図９に示すよう
に、ＣＣＤ２１の最終転送クロック信号Ｈ1がハイレベ
ルの間に短時間ハイレベルとなるパルスである。従っ
て、電圧変換信号ＶOSは、リセット信号φRがハイレベ
ルの期間（リセット期間ＴR）にハイレベルのリセット
レベルＶR（リセット電圧ＶRD）となり、リセット信号
φRがローレベルに戻り最終転送クロック信号Ｈ1がハイ
レベルを維持している期間（フィードスルー期間ＴFT）
にこれよりローレベルのフィードスルーレベルＶFTとな
り、最終転送クロック信号Ｈ1がローレベルになってか
ら次にリセット信号φRがハイレベルとなるまでの期間
（信号期間ＴS）にさらにローレベルであり、かつＣＣ
Ｄ２１から出力される信号電荷に応じた信号レベルＶS
となる。そして、これらのリセット期間ＴRとフィード
スルー期間ＴFTと信号期間ＴSが１組で１画素分の画素
信号となる。また、１水平走査期間の信号には、実際の
画像を構成する有効画素信号部にこの画素信号が多数含
まれると共に、その前後に水平帰線期間を構成するため
のダミービット部と、黒レベルの基準を設定するオプテ
ィカルブラック部とが配置され、これらダミービット部
とオプティカルブラック部も同様に複数の画素信号が含
まれる。ただし、ダミービット部では、信号期間ＴSの
信号レベルＶSがフィードスルー期間ＴFTのフィードス
ルーレベルＶFTと同レベルとなり、オプティカルブラッ
ク部では、信号期間ＴSの信号レベルＶSが本来の黒レベ
ルの基準となるオプティカルブラックレベルＶOBとな
る。

【０００５】ＣＣＤ２１は本質的に低ノイズの素子であ
り、上記検出部２２と増幅部２３からなる出力回路も高
Ｓ／Ｎ比を得るために工夫されたものである。しかしな
がら、このような出力回路においても、検出部２２のＦ
ＥＴ２２ａがスイッチングを行う際にリセット雑音が発
生し、これによって電圧変換信号ＶOSのリセット期間Ｔ
RにおけるリセットレベルＶRに変動が生じるので、これ
に応じて信号レベル全体が推移し、信号期間ＴSの信号
レベルＶSにも雑音が含まれることになる。

【０００６】上記リセット雑音を除く方法としては、相
関二重サンプリング法（ＣＤＳ[Correlated Double Sam
pling]法）が従来からよく知られている。この相関二重
サンプリング法は、フィードスルー期間ＴFTのフィード
スルーレベルＶFTを基準として信号期間ＴSの信号レベ
ルＶSを調整するものであり、上記図８の出力回路の後
段に図１０に示した出力回路を追加することにより構成
される。

【０００７】即ち、上記図８の出力回路の増幅部２３か
ら出力された電圧変換信号ＶOSは、図１０に示すよう
に、結合容量ＣCを介してクランプ回路２４に送られ、
このクランプ回路２４の出力がサンプルホールド回路２
５に送られるようになっている。クランプ回路２４は、
入力された電圧変換信号ＶOSを高入力インピーダンスか
つ低出力インピーダンスの第１バッファアンプ２４ａと
第２バッファアンプ２４ｂに挟まれたクランプ容量ＣCP
を通して出力する回路であり、このクランプ容量ＣCPと
第２バッファアンプ２４ｂとの間のノードがクランプス
イッチ２４ｃを介してクランプ電圧ＶCPに接続されてい
る。そして、クランプスイッチ２４ｃは、クランプクロ
ックＦCDSに制御されて各画素信号におけるフィードス
ルー期間ＴFTにのみＯＮとなる。従って、電圧変換信号
ＶOSは、各画素信号におけるフィードスルー期間ＴFTの
フィードスルーレベルＶFTがクランプ電圧ＶCPにクラン
プされて一定となる。

【０００８】サンプルホールド回路２５は、このクラン
プ回路２４の出力信号をサンプリングスイッチ２５ａを
介してサンプルホールド容量ＣSHに蓄積すると共に、こ
のサンプルホールド容量ＣSHの端子電圧を高入力インピ
ーダンスかつ低出力インピーダンスのバッファアンプ２
５ｂを介して出力する回路である。そして、サンプリン
グスイッチ２５ａは、サンプリングクロックＦSに制御
されて各画素信号における信号期間ＴSにのみＯＮとな
る。従って、このサンプルホールド回路２５は、上記ク
ランプ回路２４から出力される各画素信号における信号
期間ＴSの信号レベルＶSのみを取り出し出力信号ＶOUT
として出力する。

【０００９】この結果、電圧変換信号ＶOSは、図１１に
示すように、各画素信号におけるフィードスルー期間Ｔ
FTのフィードスルーレベルＶFTがクランプ回路２４によ
ってクランプ電圧ＶCPにクランプされるので、信号期間
ＴSの信号レベルＶSがこのフィードスルーレベルＶFTを
基準とした信号成分のみとなりリセット雑音による変動
分が除去される。また、サンプルホールド回路２５は、
このようにしてリセット雑音による変動分が除去された
信号レベルＶSのみを取り出して出力するので、Ｓ／Ｎ
比の高い出力信号ＶOUTを得ることができる。

【００１０】上記リセット雑音を除くには、特公昭６２
−５５３４９号公報に記載された発明による出力回路も
有効である。この出力回路は、リセット期間ＴRのリセ
ットレベルＶRを基準として信号期間ＴSの信号レベルＶ
Sを調整するものであり、上記図１０の相関二重サンプ
リング法の回路に代えて図１２に示す回路を用いること
により構成される。

【００１１】即ち、この出力回路は、図１２に示すよう
に、上記図８の出力回路の増幅部２３から出力された電
圧変換信号ＶOSを結合容量ＣCを介して第１サンプルホ
ールド回路２６と第２サンプルホールド回路２７の双方
でサンプルホールドすると共に、第２サンプルホールド
回路２７の出力を第３サンプルホールド回路２８でサン
プルホールドし、これら第１サンプルホールド回路２６
と第３サンプルホールド回路２８の出力を差動アンプ２
９により差動増幅するようになっている。そして、図１
３に示すように、第２サンプルホールド回路２７では、
各画素信号のリセット期間ＴRにサンプリングを行うと
共に、第１サンプルホールド回路２６と第３サンプルホ
ールド回路２８では、各画素信号の信号期間ＴSにサン
プリングを行う。

【００１２】従って、各画素信号におけるリセット期間
ＴRのリセットレベルＶRが遅延されて信号期間ＴSの信
号レベルＶSと共に差動アンプ２９に入力されるので、
この差動アンプ２９で差動増幅された出力信号ＶOUT
は、信号レベルＶSにおけるリセットレベルＶRを基準と
した成分のみを取り出したものとなり、リセット雑音に
よってこのリセットレベルＶRが変動したとしてもその
影響を受けないようにすることができる。また、この出
力回路の場合、第１サンプルホールド回路２６と第３サ
ンプルホールド回路２８のサンプリングのタイミングが
同期しているので、これらのサンプルホールド回路２
６，２８でサンプリングの際に生じる飛び込みパルスが
差動アンプ２９で相殺され出力信号ＶOUTにはほとんど
現れないようにするという効果も有する。

【００１３】

【発明が解決しようとする課題】ところで、上記出力回
路から出力される出力信号ＶOUTを後段の回路で信号処
理する際には、オプティカルブラック部の信号期間ＴS
におけるオプティカルブラックレベルＶOBが黒レベルの
基準となるため、このオプティカルブラックレベルＶOB
を繰り返しクランプする操作が行われる。しかしなが
ら、このオプティカルブラックレベルＶOBは、ＣＣＤ２
１の暗電流やスミアの影響を受けて変動するものであ
る。ここで、暗電流は、半導体に熱的に励起される電流
であり、素子の構造に基づいて画素ごとに変化すると共
に温度の影響も受ける。また、スミアは、ＣＣＤ２１に
部分的に強い光が入射した場合に周囲の画素や転送路に
電荷が拡散する現象であり、入射光の状態に応じて変化
するものである。しかも、このオプティカルブラックレ
ベルＶOBは、フィードスルー期間ＴFTのフィードスルー
レベルＶFTやこれに一致するダミービット部での信号期
間ＴSの信号レベルＶSとは異なるレベルとなり、これら
の間にいわゆるＯＢ段差を生じる。従って、温度の上昇
等によりオプティカルブラックレベルＶOBが変化しこの
ＯＢ段差が大きくなると、出力信号ＶOUTの信号処理の
際にＳ／Ｎ比が低下するという問題があった。また、ス
ミア等の影響でこのオプティカルブラックレベルＶOBが
激しく変動してクランプ操作が追従できなくなると、い
わゆるクランプ引きを起こすようになり、Ｓ／Ｎ比がさ
らに低下するという問題も発生していた。

【００１４】ところが、従来のＣＣＤの出力回路では、
上記のようにフィードスルー期間ＴFTのフィードスルー
レベルＶFTを基準としたりリセット期間ＴRのリセット
レベルＶRを基準として信号期間ＴSの信号レベルＶSを
調整するものであるため、リセット雑音等の影響は除去
できても、オプティカルブラックレベルＶOBの変動はそ
のまま出力信号ＶOUTに現れ上記問題を解消するには至
らなかった。

【００１５】本発明は、上記従来の問題を解決するもの
で、リセット雑音や飛び込みパルスによる影響を除去す
るだけでなく、オプティカルブラックレベルの変動によ
る影響をも排除することができる固体撮像装置の出力回
路を提供することを目的としている。

【００１６】

【課題を解決するための手段】本発明の固体撮像装置の
出力回路は、固体撮像装置の電荷転送装置から出力され
る各画素信号におけるフィードスルー期間のフィードス
ルーレベルを所定の電圧にクランプするクランプ回路
と、該クランプ回路から出力される各画素信号における
信号期間をサンプリングして信号レベルを保持する主サ
ンプルホールド回路と、該クランプ回路から出力される
オプティカルブラック部の各画素信号における信号期間
をサンプリングしてオプティカルブラックレベルを保持
する副サンプルホールド回路と、該副サンプルホールド
回路から出力されるオプティカルブラックレベルを該主
サンプルホールド回路と同じタイミングでサンプリング
してこのオプティカルブラックレベルを保持する同期サ
ンプルホールド回路と、該主サンプルホールド回路から
出力される信号レベルと該同期サンプルホールド回路か
ら出力されるオプティカルブラックレベルとの差を演算
する演算回路とを備えたものであり、そのことにより上
記目的を達成することができる。

【００１７】また、好ましくは、本発明の固体撮像装置
の出力回路における副サンプルホールド回路が、前記ク
ランプ回路から出力されるオプティカルブラック部とダ
ミービット部の各画素信号における信号期間をサンプリ
ングしてオプティカルブラックレベル又はフィードスル
ーレベルを保持するものであり、前記同期サンプルホー
ルド回路が、該副サンプルホールド回路から出力される
オプティカルブラックレベル又はフィードスルーレベル
を前記主サンプルホールド回路と同じタイミングでサン
プリングしてこのオプティカルブラックレベル又はフィ
ードスルーレベルを保持するものである。

【００１８】さらに、本発明の固体撮像装置の出力回路
は、一列の各受光素子から信号電荷がパラレルに注入さ
れると共にこれを垂直方向にシリアルに転送する電荷転
送装置の垂直転送部であって、同じ列の各受光素子から
蓄積時間の異なる信号電荷が注入される２系統の垂直転
送部が受光素子の各列の両側方にほぼ対称的に配置さ
れ、かつ、これらの垂直転送部から信号電荷がパラレル
に転送されると共にこれを水平方向にシリアルに転送す
る電荷転送装置の水平転送部が設けられたインターライ
ン転送方式の固体撮像装置において、該水平転送部から
出力される各画素信号におけるフィードスルー期間のフ
ィードスルーレベルを所定の電圧にクランプするクラン
プ回路と、該クランプ回路から出力される１つおきの各
画素信号における信号期間をサンプリングして信号レベ
ルを保持する第１サンプルホールド回路と、該クランプ
回路から出力される各画素信号のうち、該第１サンプル
ホールド回路ではサンプリングしなかった各画素信号に
おける信号期間をサンプリングして信号レベルを保持す
る第２サンプルホールド回路と、該第２サンプルホール
ド回路から出力される信号レベルを該第１サンプルホー
ルド回路と同じタイミングでサンプリングしてこの信号
レベルを保持する同期サンプルホールド回路と、該第１
サンプルホールド回路から出力される信号レベルと該同
期サンプルホールド回路から出力される信号レベルとの
差を演算する演算回路とを備えたものであり、そのこと
により上記目的を達成することができる。

【００１９】さらに、本発明の固体撮像装置の出力回路
は、一列の各受光素子から信号電荷がパラレルに注入さ
れると共にこれを垂直方向にシリアルに転送する電荷転
送装置の垂直転送部であって、同じ列の各受光素子から
蓄積時間の異なる信号電荷が注入される２系統の垂直転
送部が受光素子の各列の両側方にほぼ対称的に配置さ
れ、かつ、これらの垂直転送部から信号電荷がパラレル
に転送されると共にこれを水平方向にシリアルに転送す
る電荷転送装置の水平転送部が設けられたインターライ
ン転送方式の固体撮像装置において、該水平転送部から
出力される各画素信号におけるフィードスルー期間のフ
ィードスルーレベルを所定の電圧にクランプするクラン
プ回路と、該クランプ回路から出力される１つおきの各
画素信号における信号期間をサンプリングして信号レベ
ルを保持する第１主サンプルホールド回路と、該クラン
プ回路から出力され該第１主サンプルホールド回路がサ
ンプリングする各画素信号のうち、オプティカルブラッ
ク部の各画素信号における信号期間をサンプリングして
オプティカルブラックレベルを保持する第１副サンプル
ホールド回路と、該クランプ回路から出力される各画素
信号のうち、該第１主サンプルホールド回路ではサンプ
リングしなかった各画素信号における信号期間をサンプ
リングして信号レベルを保持する第２主サンプルホール
ド回路と、該クランプ回路から出力され該第２主サンプ
ルホールド回路がサンプリングする各画素信号のうち、
オプティカルブラック部の各画素信号における信号期間
をサンプリングしてオプティカルブラックレベルを保持
する第２副サンプルホールド回路と、該第１副サンプル
ホールド回路から出力されるオプティカルブラックレベ
ルと該第２主サンプルホールド回路から出力される信号
レベルとの和と、該第２副サンプルホールド回路から出
力されるオプティカルブラックレベルとの差を演算する
第１演算回路と、該第１演算回路から出力される演算信
号を該第１主サンプルホールド回路と同じタイミングで
サンプリングしてこの演算信号を保持する同期サンプル
ホールド回路と、該第１主サンプルホールド回路から出
力される信号レベルと該同期サンプルホールド回路から
出力される演算信号との差を演算する第２演算回路とを
備えたものであり、そのことにより上記目的を達成する
ことができる。

【００２０】さらに、好ましくは、本発明の固体撮像装
置の出力回路における第１副サンプルホールド回路が、
前記クランプ回路から出力され前記第１主サンプルホー
ルド回路がサンプリングする各画素信号のうち、オプテ
ィカルブラック部とダミービット部の各画素信号におけ
る信号期間をサンプリングしてオプティカルブラックレ
ベル又はフィードスルーレベルを保持するものであり、
前記第２副サンプルホールド回路が、該クランプ回路か
ら出力され前記第２主サンプルホールド回路がサンプリ
ングする各画素信号のうち、オプティカルブラック部と
ダミービット部の各画素信号における信号期間をサンプ
リングしてオプティカルブラックレベル又はフィードス
ルーレベルを保持するものであり、前記第１演算回路が
該第１副サンプルホールド回路から出力されるオプティ
カルブラックレベル又はフィードスルーレベルと該第２
副サンプルホールド回路から出力されるオプティカルブ
ラックレベルまたはフィードスルーレベルとの和と、該
第２主サンプルホールド回路から出力される信号レベル
との差を演算するものである。

【００２１】さらに、好ましくは、本発明の固体撮像装
置の出力回路における電荷転送装置がＣＣＤである。

【００２２】

【作用】各請求項に記載された出力回路は、クランプ回
路が各画素信号におけるフィードスルー期間のフィード
スルーレベルを所定の電圧にクランプすることにより、
信号レベル（オプティカルブラック部とダミービット部
の画素信号における信号期間のオプティカルブラックレ
ベルとフィードスルーレベルを含む）からリセット雑音
を除去することができる。また、同期サンプルホールド
回路が請求項１及び請求項２の主サンプルホールド回
路，請求項３の第１サンプルホールド回路並びに請求項
４及び請求項５の第１主サンプルホールド回路と同じタ
イミングでサンプリングを行うので、これらのサンプリ
ングの際に発生する飛び込みパルスが請求項１〜請求項
３の演算回路及び請求項４の第２演算回路において相殺
され除去される。

【００２３】請求項１に記載した出力回路は、上記クラ
ンプ回路でリセット雑音を除去された各画素信号につい
て、主サンプルホールド回路がサンプルホールドした信
号レベルと副サンプルホールド回路がサンプルホールド
したオプティカルブラックレベルとの差を演算回路で演
算する。従って、オプティカルブラック部においては、
主サンプルホールド回路と副サンプルホールド回路がサ
ンプルホールドした信号レベルとオプティカルブラック
レベルとが一致するので、演算回路の出力は常に一定値
（零）となり、以降の信号処理における黒レベルの基準
となる。また、有効画素信号部においては、各画素信号
における信号レベルから最も最近のオプティカルブラッ
クレベルが減算されるので、この減算結果は、オプティ
カルブラックレベルが変動したとしても常に正確な信号
レベルを表すことになり、このオプティカルブラックレ
ベルの変動による影響を排除することができる。

【００２４】この結果、請求項１の発明によれば、固体
撮像装置の出力回路からリセット雑音と飛び込みパルス
の影響を除去すると共に、オプティカルブラックレベル
の変動による影響をも排除した信号レベルを出力するこ
とができるので、Ｓ／Ｎ比の高い出力信号が得られる。

【００２５】請求項２の出力回路では、ダミービット部
においても、主サンプルホールド回路と副サンプルホー
ルド回路がサンプルホールドした信号レベルとフィード
スルーレベルが一致するので、演算回路の出力をオプテ
ィカルブラックレベルと同じ一定値とすることができ
る。

【００２６】請求項３の出力回路は、２系統の垂直転送
部が出力する信号電荷が水平転送部に１つおきの画素信
号として転送される。そして、これら２系統の垂直転送
部は、受光素子の各列の両側方にほぼ対称的に配置され
ているので、暗電流とスミアの影響による信号レベルの
変動もほぼ一致する。従って、第１サンプルホールド回
路と第２サンプルホールド回路がサンプルホールドする
１つおきの画素信号における信号レベルの差を演算回路
で演算することにより、暗電流とスミアの影響による信
号レベルの変動を除去することができる。なお、この演
算部では、有効な信号レベルも減算されることになる
が、２系統の垂直転送部の一方に蓄積時間のほとんどな
いタイミングで受光素子から信号電荷を注入すれば、こ
の有効な信号レベルの減算によるロスをなくすことがで
きる。

【００２７】この結果、請求項３の発明によれば、固体
撮像装置の出力回路からリセット雑音と飛び込みパルス
の影響を除去すると共に、オプティカルブラックレベル
等の変動の原因となる暗電流やスミアによる影響をも排
除した信号レベルを出力することができるので、Ｓ／Ｎ
比の高い出力信号が得られる。

【００２８】上記請求項１と請求項３の発明を組み合わ
せれば、オプティカルブラックレベル等の変動の原因と
なる暗電流やスミアによる影響を排除すると共に、これ
でもなおオプティカルブラックレベルが変動した場合
に、この変動の影響を確実に排除した信号レベルを出力
することができる出力回路が得られる。また、請求項２
と請求項３の発明を組み合わせれば、これに加えてダミ
ービット部の各画素信号の信号レベルをオプティカルブ
ラックレベルに一致させることができる。ただし、この
ような出力回路は、主サンプルホールド回路，副サンプ
ルホールド回路，同期サンプルホールド回路及び演算回
路の組が２系統の垂直転送部ごとに２組必要となるの
で、回路構成が複雑になる。しかしながら、請求項４又
は請求項５の出力回路によれば、第１演算回路によって
第２主サンプルホールド回路と第２副サンプルホールド
回路の出力の差に第１副サンプルホールド回路の出力を
加算するので、同期サンプルホールド回路を１つにまと
めることができ、このような出力回路の回路構成を簡易
化することができる。

【００２９】請求項６は、上記固体撮像装置に用いる電
荷転送装置がＣＣＤである場合の発明を示す。

【００３０】

【実施例】以下、本発明の実施例について説明する。

【００３１】〔第１実施例〕図１及び図２は本発明の第
１実施例を示すものであって、図１はＣＣＤ固体撮像装
置の出力回路の回路ブロック図、図２は１水平走査期間
における出力回路の各出力信号を示すタイムチャートで
ある。

【００３２】本実施例は、前記図８に示したＣＣＤ固体
撮像装置の出力回路の後段に図１の出力回路を追加する
場合について説明する。このＣＣＤ固体撮像装置から
は、図２に示すように、１水平走査期間に、まずダミー
ビット部の画素信号とオプティカルブラック部の画素信
号が順に複数画素分ずつ出力され、次に有効画素信号部
の画素信号が多数連続して出力され、最後に再びオプテ
ィカルブラック部の画素信号とダミービット部の画素信
号が順に複数画素分ずつ出力されるようになっている。
また、図８に示した出力回路から出力される電圧変換信
号ＶOSは、各画素信号がリセット期間ＴRとフィードス
ルー期間ＴFTと信号期間ＴSに分割され、それぞれの期
間にリセットレベルＶRとフィードスルーレベルＶFTと
信号レベルＶSの各レベルとなる。ただし、ダミービッ
ト部の画素信号における信号期間ＴSの信号レベルＶSは
フィードスルーレベルＶFTに一致し、オプティカルブラ
ック部の画素信号における信号期間ＴSの信号レベルＶS
はオプティカルブラックレベルＶOBとなる。

【００３３】図１の出力回路は、クランプ回路１，主サ
ンプルホールド回路２，副サンプルホールド回路３，同
期サンプルホールド回路４及び差動アンプ５によって構
成されている。そして、電圧変換信号ＶOSは、結合容量
ＣCを介してクランプ回路１に入力されるようになって
いる。クランプ回路１は、実質的に前記図１０に示した
クランプ回路２４と同じ構成である。即ち、入力された
電圧変換信号ＶOSを高入力インピーダンスかつ低出力イ
ンピーダンスのバッファアンプ１ａとクランプ容量ＣCP
を通して出力する回路であり、クランプ容量ＣCPの出力
端側のノードがクランプスイッチ１ｂを介してクランプ
電圧ＶCPに接続されている。そして、このクランプスイ
ッチ１ｂは、クランプクロックＦCDSに制御されて各画
素信号におけるフィードスルー期間ＴFTにのみＯＮとな
る。

【００３４】上記クランプ回路１の出力は、それぞれ主
サンプルホールド回路２と副サンプルホールド回路３の
入力に接続されている。また、副サンプルホールド回路
３の出力は、同期サンプルホールド回路４の入力に接続
されている。これらのサンプルホールド回路２〜４は、
実質的に図１０に示したサンプルホールド回路２５と同
じ構成である。即ち、主サンプルホールド回路２は、ク
ランプ回路１の出力信号を高入力インピーダンスかつ低
出力インピーダンスの第１バッファアンプ２ａを通して
入力し、サンプリングスイッチ２ｂを介してサンプルホ
ールド容量ＣSH1に蓄積すると共に、このサンプルホー
ルド容量ＣSH1の端子電圧を高入力インピーダンスかつ
低出力インピーダンスの第２バッファアンプ２ｃを介し
て出力する回路である。そして、サンプリングスイッチ
２ｂは、サンプリングクロックＦS1に制御されて有効画
素信号部とダミービット部とオプティカルブラック部の
各画素信号における信号期間ＴSにのみＯＮとなり、そ
れぞれの信号レベルＶSをサンプルホールドするように
なっている。

【００３５】また、副サンプルホールド回路３は、クラ
ンプ回路１の出力信号を高入力インピーダンスかつ低出
力インピーダンスのバッファアンプ３ａを通して入力
し、サンプリングスイッチ３ｂを介してサンプルホール
ド容量ＣSH2に蓄積すると共に、このサンプルホールド
容量ＣSH2の端子電圧を出力する回路である。そして、
サンプリングスイッチ３ｂは、サンプリングクロックＦ
S2に制御されてダミービット部とオプティカルブラック
部の各画素信号における信号期間ＴSにのみＯＮとな
り、それぞれの信号レベルＶSをサンプルホールドする
ようになっている。なお、ダミービット部とオプティカ
ルブラック部の各画素信号における信号期間ＴSには、
このサンプリングクロックＦS2と上記サンプリングクロ
ックＦS1が同時にアクティブとなるので、サンプリング
クロックＦS2のパルス幅の方が広くなるようにしてい
る。

【００３６】さらに、同期サンプルホールド回路４は、
副サンプルホールド回路３の出力信号を高入力インピー
ダンスかつ低出力インピーダンスの第１バッファアンプ
４ａを通して入力し、サンプリングスイッチ４ｂを介し
てサンプルホールド容量ＣSH3に蓄積すると共に、この
サンプルホールド容量ＣSH3の端子電圧を高入力インピ
ーダンスかつ低出力インピーダンスの第２バッファアン
プ４ｃを介して出力する回路である。そして、サンプリ
ングスイッチ４ｂは、主サンプルホールド回路２と同じ
サンプリングクロックＦS1に制御されてＯＮとなり、副
サンプルホールド回路３がサンプルホールドした信号を
主サンプルホールド回路２と同じタイミングで再度サン
プルホールドするようになっている。

【００３７】上記主サンプルホールド回路２の出力は、
差動アンプ５の非反転入力に接続され、同期サンプルホ
ールド回路４の出力は、この差動アンプ５の反転入力に
接続されている。差動アンプ５は、非反転入力と反転入
力の入力レベルの差を増幅して出力する回路であり、例
えば出力を負帰還接続したオペアンプ（演算増幅器）に
よって構成される。そして、この差動アンプ５の出力が
ＣＣＤ固体撮像装置の出力回路における出力信号ＶOUT
となる。

【００３８】上記構成の出力回路の動作を図２のタイム
チャートに基づいて説明する。

【００３９】電圧変換信号ＶOSにおける各画素信号は、
クランプ回路１において、クランプクロックＦCDSによ
りフィードスルー期間ＴFTのフィードスルーレベルＶFT
をクランプ電圧ＶCPにクランプされる。このため、クラ
ンプ回路１から出力される画素信号は、リセット期間Ｔ
RのリセットレベルＶRがリセット雑音により変動する影
響が除去される。

【００４０】上記クランプ回路１から出力された画素信
号のうち、ダミービット部とオプティカルブラック部の
各画素信号は、共に信号期間ＴSの信号レベルＶS、即ち
フィードスルーレベルＶFTとオプティカルブラックレベ
ルＶOBが主サンプルホールド回路２並びに副サンプルホ
ールド回路３及び同期サンプルホールド回路４でサンプ
ルホールドされて差動アンプ５に送られる。従って、差
動アンプ５の非反転入力と反転入力の入力レベルが常に
一致するので、ダミービット部とオプティカルブラック
部における出力信号ＶOUTのレベルを一致させ、後段の
信号処理における黒レベルの基準とすることができる。

【００４１】上記クランプ回路１から出力された画素信
号のうち、有効画素信号部の各画素信号は、信号期間Ｔ
Sの信号レベルＶSを主サンプルホールド回路２でサンプ
ルホールドされて差動アンプ５の非反転入力に送られ
る。しかし、副サンプルホールド回路３は、直前のオプ
ティカルブラック部の最後の画素信号における信号期間
ＴSのオプティカルブラックレベルＶOBをサンプルホー
ルドしたまま出力を維持し続けている。そして、同期サ
ンプルホールド回路４は、この副サンプルホールド回路
３の出力を主サンプルホールド回路２に同期して繰り返
しサンプルホールドし直して差動アンプ５の反転入力に
送る。従って、有効画素信号部では、各画素信号におけ
る信号レベルＶSと最も最近のオプティカルブラックレ
ベルＶOBとの差を増幅したものが出力信号ＶOUTとなる
ので、オプティカルブラックレベルＶOBが変動したとし
ても、この影響を排除することができる。また、主サン
プルホールド回路２と同期サンプルホールド回路４での
サンプリングのタイミングが同期しているので、これら
のサンプリングの際に発生する飛び込みパルスの影響も
差動アンプ５で相殺され除去される。

【００４２】この結果、本実施例の出力回路によれば、
出力信号ＶOUTからリセット雑音と飛び込みパルスの影
響を除去すると共に、オプティカルブラックレベルＶOB
の変動による影響をも排除することができる。また、ダ
ミービット部とオプティカルブラック部における出力信
号ＶOUTのレベルを一致させることもできる。

【００４３】〔第２実施例〕図３乃至図５は本発明の第
２実施例を示すものであって、図３はＣＣＤ固体撮像装
置の構成を示すブロック図、図４はフォトダイオードか
ら垂直転送部に信号電荷が注入されるタイミングを示す
タイムチャート、図５は１水平走査期間における出力回
路の各出力信号を示すタイムチャートである。

【００４４】本実施例は、２系統の垂直転送部を備えた
インターライン転送方式のＣＣＤ固体撮像装置の出力回
路について説明するものであり、この出力回路の構成
は、前記図８の出力回路の後段に上記第１実施例で示し
た図１の出力回路を追加したものと同じである。

【００４５】本実施例のＣＣＤ固体撮像装置は、図３に
示すように、受光素子としてのフォトダイオード１１が
碁盤の目状に５１２×４９２個配置されている。そし
て、縦に並んだ４９２個ずつのフォトダイオード１１の
各列の両側方には、ＣＣＤによって構成される２系統の
垂直転送部１２，１３がそれぞれ対称的に配置されてい
る。これらの垂直転送部１２，１３は、１フィールド
（６０分の１秒）ごとに隣接する各フォトダイオード１
１に蓄積された信号電荷が一斉にパラレルに注入される
と共に、次のフィールドまでにこの信号電荷を順次シリ
アルに図示下方に転送するようになっている。

【００４６】ここで、図３に示すＣＣＤ固体撮像装置
は、電子シャッター機能を実現するために、１フィール
ド（６０分の１秒）の期間を適宜数に分割した周期でフ
ォトダイオード１１に蓄積された信号電荷を繰り返しオ
ーバーフロードレインに引き抜いている。例えば図４に
示すように電子シャッターを１５０００分の１秒に設定
した場合には、１５．７３４ｋHzの周波数でフォトダイ
オード１１に蓄積された信号電荷がオーバーフロードレ
インに引き抜かれる。そして、上記一方の垂直転送部１
２には、フォトダイオード１１に蓄積された信号電荷が
オーバーフロードレインに引き抜かれる直前のタイミン
グで注入される。また、他方の垂直転送部１３には、フ
ォトダイオード１１に蓄積された信号電荷がオーバーフ
ロードレインに引き抜かれてから２μ秒後の極めて短い
時間後のタイミングで注入される。従って、各フォトダ
イオード１１に１秒間に蓄積される電荷量をＥIとする
と、垂直転送部１２には、ほぼＥI／１５０００の十分
に蓄積された信号電荷が注入されるが、垂直転送部１３
には、ほぼ零に近似できるＥI／５０００００のほとん
ど蓄積されていない信号電荷が注入される。

【００４７】また、図４には、暗電流とスミアによって
これら垂直転送部１２，１３に加算される雑音電荷量を
ＥSとして示している。この雑音電荷量ＥSは、ほぼ１フ
ィールドの期間にわたって徐々に増加する。なお、ここ
では単純化するために雑音電荷量ＥSが直線的に増加す
るように表したが、例えばスミアによる電荷の増加は垂
直転送部１２，１３が受ける光量に依存し、特に強い光
がスポット的に照射された部分では急激に増加するの
で、実際にはこのように直線的に増加するとは限らず、
その増加量も一定しない。しかし、雑音電荷量ＥSの増
加の程度が一定しないとしても、２系統の垂直転送部１
２，１３はフォトダイオード１１の列の両側に対称的に
配置されているので、それぞれの垂直転送部１２，１３
で増加する雑音電荷量ＥS同士はほぼ一致する。従っ
て、垂直転送部１２では、フォトダイオード１１から注
入されたＥI／１５０００の信号電荷に雑音電荷量ＥSが
加算された信号が転送出力され、垂直転送部１３では、
ほぼ雑音電荷量ＥSの信号のみが転送出力される。

【００４８】上記多数の垂直転送部１２，１３の下端に
は、水平転送部１４が配置され、これら垂直転送部１
２，１３から順に出力される信号電荷がパラレルに転送
されるようになっている。そして、同じフォトダイオー
ド１１の列の両側に配置された２系統の垂直転送部１
２，１３からは、この水平転送部１４上の隣接した位置
にそれぞれ信号電荷が転送される。また、この水平転送
部１４は、パラレルに転送された信号電荷を順次シリア
ルに図示左方に転送するようになっている。ここで用い
る水平転送部１４は、フォトダイオード１１の列に数に
応じて本来必要となる数の２倍の転送領域を有する。

【００４９】上記フォトダイオード１１の並びの両側に
は、それぞれオプティカルブラック領域１５が形成され
ている。そして、これらのオプティカルブラック領域１
５の下端部にも、水平転送部１４が形成されている。ま
た、この水平転送部１４の両端部には、それぞれ転送部
のみからなるダミービット１４ａが設けられている。従
って、この水平転送部１４からは、まずダミービット１
４ａの画素信号とオプティカルブラック領域１５に対応
する画素信号が順に出力され、次に垂直転送部１２，１
３から転送された有効な画素信号が出力され、最後に再
びオプティカルブラック領域１５に対応する画素信号と
ダミービット１４ａの画素信号が順に出力される。

【００５０】上記水平転送部１４の出力端には、前記図
８に示した出力回路と上記第１実施例で示した図１の出
力回路が接続されている。ただし、主サンプルホールド
回路２と同期サンプルホールド回路４のサンプリングを
制御するサンプリングクロックＦS1と副サンプルホール
ド回路３のサンプリングを制御するサンプリングクロッ
クＦS2は、第１実施例の場合と異なり、それぞれ１つお
きの異なる画素信号の信号期間ＴSの間のみアクティブ
となる。

【００５１】上記構成の出力回路の動作を図５のタイム
チャートに基づいて説明する。

【００５２】図３に示したＣＣＤ固体撮像装置の水平転
送部１４からは、垂直転送部１２から転送された信号電
荷に対応する画素信号と垂直転送部１３から転送された
信号電荷に対応する画素信号とが交互に出力される。そ
して、垂直転送部１２から転送された信号電荷に対応す
る画素信号の信号レベルＶS2は、サンプリングクロック
ＦS2によって副サンプルホールド回路３でサンプルホー
ルドされる。そして、この副サンプルホールド回路３の
出力は、サンプリングクロックＦS1によって同期サンプ
ルホールド回路４でサンプルホールドされる。また、垂
直転送部１３から転送された信号電荷に対応する画素信
号の信号レベルＶS1は、サンプリングクロックＦS1によ
って主サンプルホールド回路２でサンプルホールドされ
る。

【００５３】上記同期サンプルホールド回路４でサンプ
ルホールドされた信号レベルＶS2と主サンプルホールド
回路２でサンプルホールドされた信号レベルＶS1は、差
動アンプ５に送られて差動増幅される。ここで同期サン
プルホールド回路４でサンプルホールドされた信号レベ
ルＶS2は、上記例示の場合のＥI／１５０００の信号電
荷にスミア等による雑音電荷量ＥSが加算されたもので
あり、主サンプルホールド回路２でサンプルホールドさ
れた信号レベルＶS1は、ＥI／５０００００の信号電荷
にほぼ同じ雑音電荷量ＥSが加算されたものである。従
って、差動アンプ５によってこれらの信号レベルＶS1と
信号レベルＶS2の差をとれば、雑音電荷量ＥSを相殺し
て暗電流やスミアによる影響を除去することができる。
なお、ここでは本来の信号電荷同士も差が取られるが、
主サンプルホールド回路２側のＥI／５０００００の信
号電荷は、ほとんど零に近いものなので、これによって
本来の信号成分にロスが生じるようなおそれはない。ま
た、クランプ回路１によってリセット雑音を除去すると
共に、主サンプルホールド回路２と同期サンプルホール
ド回路４のサンプリングを同期させることにより飛び込
みパルスの影響を除去する点は、第１実施例の場合と同
様である。

【００５４】この結果、本実施例の出力回路によれば、
出力信号ＶOUTからリセット雑音と飛び込みパルスの影
響を除去すると共に、オプティカルブラックレベルＶOB
の変動の原因にもなる暗電流やスミアによる影響をも排
除することができる。

【００５５】なお、本実施例では、図５に示すように、
出力信号ＶOUTの白レベルがハイレベル側になっている
が、例えばサンプリングクロックＦS1，ＦS2のタイミン
グを入れ替れば第１実施例と同様に出力信号ＶOUTの白
レベルをローレベル側とすることもできる。

【００５６】〔第３実施例〕図６及び図７は本発明の第
３実施例を示すものであって、図６はＣＣＤ固体撮像装
置の出力回路の回路ブロック図、図７は１水平走査期間
における出力回路の各出力信号を示すタイムチャートで
ある。

【００５７】本実施例は、第２実施例に示した２系統の
垂直転送部を有するＣＣＤ固体撮像装置の出力回路にお
いて、上記図１の出力回路を図６の出力回路に変更した
場合について説明する。なお、図１の出力回路と同様の
機能を有する構成部材には同じ番号を付記する。

【００５８】図６の出力回路は、クランプ回路１，第１
主サンプルホールド回路６，第１副サンプルホールド回
路７，第２主サンプルホールド回路８，第２副サンプル
ホールド回路９，演算回路１０，同期サンプルホールド
回路４及び差動アンプ５によって構成されている。クラ
ンプ回路１は、第１実施例や第２実施例の場合と同じ構
成であり、電圧変換信号ＶOSの各画素信号におけるフィ
ードスルー期間ＴFTのフィードスルーレベルＶFTをクラ
ンプしてリセット雑音を除去するようになっている。

【００５９】各サンプルホールド回路６〜９及び同期サ
ンプルホールド回路４は、ほぼ同様の構成であり、第１
主サンプルホールド回路６と同期サンプルホールド回路
４は同じサンプリングクロックＦS1に制御されてクラン
プ回路１から出力される画素信号のサンプリングを行う
と共に、他のサンプルホールド回路７〜９は、それぞれ
異なるサンプリングクロックＦS3，ＦS2，ＦS4に制御さ
れてこの画素信号のサンプリングを行うようになってい
る。サンプリングクロックＦS1，ＦS2は、第２実施例の
場合と同じタイミングである。また、サンプリングクロ
ックＦS3は、サンプリングクロックＦS1でサンプリング
を行う１つおきの画素信号のうち、ダミービット部とオ
プティカルブラック部の各画素信号における信号レベル
ＶSのみをサンプリングし、サンプリングクロックＦS4
は、サンプリングクロックＦS2でサンプリングを行う残
りの１つおきの画素信号のうち、ダミービット部とオプ
ティカルブラック部の各画素信号における信号レベルＶ
Sのみをサンプリングするタイミングとなる。

【００６０】演算回路１０は、上記第１副サンプルホー
ルド回路７がサンプルホールドした信号レベルＶSと第
２主サンプルホールド回路８がサンプルホールドした信
号レベルＶSとの和を演算すると共に、この和と第２副
サンプルホールド回路９がサンプルホールドした信号レ
ベルＶSとの差を演算して出力する回路である。そし
て、同期サンプルホールド回路４は、この演算回路１０
の演算結果を第１主サンプルホールド回路６と同じタイ
ミングでサンプルホールドして差動アンプ５に送るよう
になっている。

【００６１】上記構成の出力回路の動作を図７のタイム
チャートに基づいて説明する。

【００６２】第１主サンプルホールド回路６がサンプリ
ングクロックＦS1のタイミングでサンプルホールドした
信号レベルＶSと第１副サンプルホールド回路７がサン
プリングクロックＦS3のタイミングでサンプルホールド
した信号レベルＶSとの差が演算回路１０と差動アンプ
５により演算される。また、第２主サンプルホールド回
路８がサンプリングクロックＦS2のタイミングでサンプ
ルホールドした信号レベルＶSと第２副サンプルホール
ド回路９がサンプリングクロックＦS4のタイミングでサ
ンプルホールドした信号レベルＶSとの差が演算回路１
０によって演算される。従って、２系統の画素信号のそ
れぞれから第１実施例と同様にオプティカルブラックレ
ベルＶOBの変動による影響を排除した信号レベルＶSを
得ることができる。そして、差動アンプ５により、これ
らの演算結果の差が演算されるので、２系統の画素信号
の信号レベルＶSの差も演算されることになり、第２実
施例と同様にオプティカルブラックレベルＶOBの変動の
原因にもなる暗電流やスミアによる影響を排除すること
ができる。また、第１主サンプルホールド回路６と同期
サンプルホールド回路４が同じサンプリングクロックＦ
S1のタイミングでサンプリングを行うので、これらのサ
ンプリングの際に発生する飛び込みパルスの影響も差動
アンプ５で相殺され除去される。

【００６３】この結果、本実施例の出力回路によれば、
出力信号ＶOUTからリセット雑音と飛び込みパルスの影
響を除去すると共に、オプティカルブラックレベルＶOB
の変動の原因となる暗電流やスミアによる影響を排除
し、さらにこのオプティカルブラックレベルＶOBの変動
による影響をも排除することができる。また、ダミービ
ット部とオプティカルブラック部における出力信号ＶOU
Tのレベルを一致させることもできる。

【００６４】上記と同様の効果を得るために第１実施例
と第２実施例を単純に組み合わせた場合には、２系統の
それぞれの演算とこれら２系統同士の演算のために３個
の同期サンプルホールド回路４が必要となるが、本実施
例では、演算回路１０で第２主サンプルホールド回路８
の出力と第２副サンプルホールド回路９の出力の差を演
算すると共に、この演算結果に第１副サンプルホールド
回路７の出力を加算しておくことにより、同期サンプル
ホールド回路４を１個で済ますことができ、出力回路の
回路構成を簡易化することができる。

【００６５】なお、本実施例でも、図７に示すように、
出力信号ＶOUTの白レベルがハイレベル側になっている
が、例えばサンプリングクロックＦS1，ＦS3とサンプリ
ングクロックＦS2，ＦS4のタイミングを入れ替れば第１
実施例と同様に出力信号ＶOUTの白レベルをローレベル
側とすることもできる。

【００６６】上記各実施例では、ＣＣＤを用いた固体撮
像装置の出力回路について説明したが、ＢＢＤ等の他の
電荷転送装置を用いた固体撮像装置の出力回路にも同様
に実施することができる。また、第１実施例と第３実施
例では、有効画素信号部における各画素信号の信号レベ
ルＶSからオプティカルブラックレベルＶOBの変動によ
る影響を排除する目的だけであれば、副サンプルホール
ド回路３や第１副サンプルホールド回路７及び第２副サ
ンプルホールド回路９がオプティカルブラック部の各画
素信号における信号期間ＴSにのみサンプリングを行う
ようにすることもできる。

【００６７】

【発明の効果】以上のように本発明の固体撮像装置の出
力回路によれば、リセット雑音と飛び込みパルスの影響
を除去すると共に、オプティカルブラックレベルの変動
の影響や暗電流やスミアによる影響をも排除することが
でき、さらに、ダミービット部の信号レベルをオプティ
カルブラックレベルに一致させることができるので、後
段の信号処理を容易にしＳ／Ｎ比の高い出力信号を得る
ことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すものであって、ＣＣ
Ｄ固体撮像装置の出力回路の回路ブロック図である。

【図２】本発明の第１実施例を示すものであって、１水
平走査期間における出力回路の各出力信号を示すタイム
チャートである。

【図３】本発明の第２実施例を示すものであって、ＣＣ
Ｄ固体撮像装置の構成を示すブロック図である。

【図４】本発明の第２実施例を示すものであって、フォ
トダイオードから垂直転送部に信号電荷が注入されるタ
イミングを示すタイムチャートである。

【図５】本発明の第２実施例を示すものであって、１水
平走査期間における出力回路の各出力信号を示すタイム
チャートである。

【図６】本発明の第３実施例を示すものであって、ＣＣ
Ｄ固体撮像装置の出力回路の回路ブロック図である。

【図７】本発明の第３実施例を示すものであって、１水
平走査期間における出力回路の各出力信号を示すタイム
チャートである。

【図８】ＣＣＤ固体撮像装置の出力回路の基本を示す回
路ブロック図である。

【図９】図８の出力回路の各出力信号を示すタイムチャ
ートである。

【図１０】従来例を示すものであって、相関二重サンプ
リング法による出力回路の回路ブロック図である。

【図１１】従来例を示すものであって、相関二重サンプ
リング法による出力回路の各出力信号を示すタイムチャ
ートである。

【図１２】他の従来例を示すものであって、出力回路の
回路ブロック図である。

【図１３】他の従来例を示すものであって、出力回路の
各出力信号を示すタイムチャートである。

【符号の説明】

１クランプ回路２主サンプルホールド回路３副サンプルホールド回路４同期サンプルホールド回路５差動アンプ６第１主サンプルホールド回路７第１副サンプルホールド回路８第２主サンプルホールド回路９第２副サンプルホールド回路１０演算回路１１フォトダイオード１２垂直転送部１３垂直転送部１４水平転送部

Claims

【特許請求の範囲】

【請求項１】固体撮像装置の電荷転送装置から出力さ
れる各画素信号におけるフィードスルー期間のフィード
スルーレベルを所定の電圧にクランプするクランプ回路
と、該クランプ回路から出力される各画素信号における信号
期間をサンプリングして信号レベルを保持する主サンプ
ルホールド回路と、該クランプ回路から出力されるオプティカルブラック部
の各画素信号における信号期間をサンプリングしてオプ
ティカルブラックレベルを保持する副サンプルホールド
回路と、該副サンプルホールド回路から出力されるオプティカル
ブラックレベルを該主サンプルホールド回路と同じタイ
ミングでサンプリングしてこのオプティカルブラックレ
ベルを保持する同期サンプルホールド回路と、該主サンプルホールド回路から出力される信号レベルと
該同期サンプルホールド回路から出力されるオプティカ
ルブラックレベルとの差を演算する演算回路とを備えた
固体撮像装置の出力回路。
【請求項２】前記副サンプルホールド回路が、前記ク
ランプ回路から出力されるオプティカルブラック部とダ
ミービット部の各画素信号における信号期間をサンプリ
ングしてオプティカルブラックレベル又はフィードスル
ーレベルを保持するものであり、前記同期サンプルホールド回路が、該副サンプルホール
ド回路から出力されるオプティカルブラックレベル又は
フィードスルーレベルを前記主サンプルホールド回路と
同じタイミングでサンプリングしてこのオプティカルブ
ラックレベル又はフィードスルーレベルを保持する請求
項１記載の固体撮像装置の出力回路。
【請求項３】一列の各受光素子から信号電荷がパラレ
ルに注入されると共にこれを垂直方向にシリアルに転送
する電荷転送装置の垂直転送部であって、同じ列の各受
光素子から蓄積時間の異なる信号電荷が注入される２系
統の垂直転送部が受光素子の各列の両側方にほぼ対称的
に配置され、かつ、これらの垂直転送部から信号電荷が
パラレルに転送されると共にこれを水平方向にシリアル
に転送する電荷転送装置の水平転送部が設けられたイン
ターライン転送方式の固体撮像装置において、該水平転送部から出力される各画素信号におけるフィー
ドスルー期間のフィードスルーレベルを所定の電圧にク
ランプするクランプ回路と、該クランプ回路から出力される１つおきの各画素信号に
おける信号期間をサンプリングして信号レベルを保持す
る第１サンプルホールド回路と、該クランプ回路から出力される各画素信号のうち、該第
１サンプルホールド回路ではサンプリングしなかった各
画素信号における信号期間をサンプリングして信号レベ
ルを保持する第２サンプルホールド回路と、該第２サンプルホールド回路から出力される信号レベル
を該第１サンプルホールド回路と同じタイミングでサン
プリングしてこの信号レベルを保持する同期サンプルホ
ールド回路と、該第１サンプルホールド回路から出力される信号レベル
と該同期サンプルホールド回路から出力される信号レベ
ルとの差を演算する演算回路とを備えた固体撮像装置の
出力回路。
【請求項４】一列の各受光素子から信号電荷がパラレ
ルに注入されると共にこれを垂直方向にシリアルに転送
する電荷転送装置の垂直転送部であって、同じ列の各受
光素子から蓄積時間の異なる信号電荷が注入される２系
統の垂直転送部が受光素子の各列の両側方にほぼ対称的
に配置され、かつ、これらの垂直転送部から信号電荷が
パラレルに転送されると共にこれを水平方向にシリアル
に転送する電荷転送装置の水平転送部が設けられたイン
ターライン転送方式の固体撮像装置において、該水平転送部から出力される各画素信号におけるフィー
ドスルー期間のフィードスルーレベルを所定の電圧にク
ランプするクランプ回路と、該クランプ回路から出力される１つおきの各画素信号に
おける信号期間をサンプリングして信号レベルを保持す
る第１主サンプルホールド回路と、該クランプ回路から出力され該第１主サンプルホールド
回路がサンプリングする各画素信号のうち、オプティカ
ルブラック部の各画素信号における信号期間をサンプリ
ングしてオプティカルブラックレベルを保持する第１副
サンプルホールド回路と、該クランプ回路から出力される各画素信号のうち、該第
１主サンプルホールド回路ではサンプリングしなかった
各画素信号における信号期間をサンプリングして信号レ
ベルを保持する第２主サンプルホールド回路と、該クランプ回路から出力され該第２主サンプルホールド
回路がサンプリングする各画素信号のうち、オプティカ
ルブラック部の各画素信号における信号期間をサンプリ
ングしてオプティカルブラックレベルを保持する第２副
サンプルホールド回路と、該第１副サンプルホールド回路から出力されるオプティ
カルブラックレベルと該第２主サンプルホールド回路か
ら出力される信号レベルとの和と、該第２副サンプルホ
ールド回路から出力されるオプティカルブラックレベル
との差を演算する第１演算回路と、該第１演算回路から出力される演算信号を該第１主サン
プルホールド回路と同じタイミングでサンプリングして
この演算信号を保持する同期サンプルホールド回路と、該第１主サンプルホールド回路から出力される信号レベ
ルと該同期サンプルホールド回路から出力される演算信
号との差を演算する第２演算回路とを備えた固体撮像装
置の出力回路。
【請求項５】前記第１副サンプルホールド回路が、前
記クランプ回路から出力され前記第１主サンプルホール
ド回路がサンプリングする各画素信号のうち、オプティ
カルブラック部とダミービット部の各画素信号における
信号期間をサンプリングしてオプティカルブラックレベ
ル又はフィードスルーレベルを保持するものであり、前記第２副サンプルホールド回路が、該クランプ回路か
ら出力され前記第２主サンプルホールド回路がサンプリ
ングする各画素信号のうち、オプティカルブラック部と
ダミービット部の各画素信号における信号期間をサンプ
リングしてオプティカルブラックレベル又はフィードス
ルーレベルを保持するものであり、前記第１演算回路が該第１副サンプルホールド回路から
出力されるオプティカルブラックレベル又はフィードス
ルーレベルと該第２副サンプルホールド回路から出力さ
れるオプティカルブラックレベルまたはフィードスルー
レベルとの和と、該第２主サンプルホールド回路から出
力される信号レベルとの差を演算する請求項４記載の固
体撮像装置の出力回路。
【請求項６】前記電荷転送装置がＣＣＤである請求項
１および５のいずれかに記載の固体撮像装置の出力回
路。