WO2016088422A1 - 内視鏡 - Google Patents

内視鏡 Download PDF

Info

Publication number
WO2016088422A1
WO2016088422A1 PCT/JP2015/075519 JP2015075519W WO2016088422A1 WO 2016088422 A1 WO2016088422 A1 WO 2016088422A1 JP 2015075519 W JP2015075519 W JP 2015075519W WO 2016088422 A1 WO2016088422 A1 WO 2016088422A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
processor
unit
optical black
pixel region
Prior art date
Application number
PCT/JP2015/075519
Other languages
English (en)
French (fr)
Inventor
文行 大河
秀範 橋本
泰憲 松井
Original Assignee
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリンパス株式会社 filed Critical オリンパス株式会社
Priority to JP2016509178A priority Critical patent/JP5927371B1/ja
Publication of WO2016088422A1 publication Critical patent/WO2016088422A1/ja
Priority to US15/214,500 priority patent/US9888836B2/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • A61B1/05—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances characterised by the image sensor, e.g. camera, being in the distal end portion
    • A61B1/051—Details of CCD assembly
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00002—Operational features of endoscopes
    • A61B1/00004—Operational features of endoscopes characterised by electronic signal processing
    • A61B1/00006—Operational features of endoscopes characterised by electronic signal processing of control signals
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00002—Operational features of endoscopes
    • A61B1/00004—Operational features of endoscopes characterised by electronic signal processing
    • A61B1/00009—Operational features of endoscopes characterised by electronic signal processing of image signals during a use of endoscope
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • A61B1/045—Control thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B23/00—Telescopes, e.g. binoculars; Periscopes; Instruments for viewing the inside of hollow bodies; Viewfinders; Optical aiming or sighting devices
    • G02B23/24—Instruments or systems for viewing the inside of hollow bodies, e.g. fibrescopes
    • G02B23/2476—Non-optical details, e.g. housings, mountings, supports
    • G02B23/2484—Arrangements in relation to a camera or imaging device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/555—Constructional details for picking-up images in sites, inaccessible due to their dimensions or hazardous conditions, e.g. endoscopes or borescopes

Definitions

  • the present invention relates to an endoscope that employs an image sensor having only a vertical optical black pixel region.
  • endoscopes equipped with an image sensor have been widely used in the medical field and the industrial field.
  • an imaging device such as a CCD image sensor mounted on this type of endoscope has an effective pixel region that actually receives light and obtains a charge by a photoelectric effect, and a charge offset including a dark current, as is known.
  • an optical black pixel region (OB region) provided around the effective pixel region is included.
  • each pixel in an image sensor when it is heated, it has a property of storing electric charge even if it is not exposed to light, and so-called dark current noise is generated.
  • the optical black pixel region described above is arranged so as not to be exposed to light because it is optically masked and arranged in the peripheral portion of the image sensor. Therefore, by detecting the black level in the optical black pixel region, it is possible to detect only the charge offset information including dark current noise, etc., and by subtracting this black level from the pixel information in the effective pixel region, An imaging signal can be generated based on the signal level of the OB pixel.
  • the black level described above is obtained by clamping an output signal (optical black signal) from the optical black pixel region to a predetermined target level in a so-called OB clamping process, and using the clamp level as a reference, The average value of the black signal is set to the black level (see Japanese Patent Application Laid-Open No. 2011-55336).
  • CMOS image sensor As an image sensor have also been proposed.
  • This CMOS image sensor is also affected by the recent downsizing of the image sensor chip.
  • the optical black pixel region is provided only in the vertical direction in the pixel array region (only the vertical OB pixel region) due to size restrictions. There is also a type.
  • a processor (hereinafter referred to as a “CCD compatible processor”) corresponding to an endoscope equipped with a CCD image sensor as an image sensor
  • a horizontal optical black pixel region horizontal OB pixel region
  • Corresponding OB clamp processing is performed.
  • CMOS-compatible processor a processor corresponding to the CMOS image sensor
  • a processor corresponding to an endoscope adopting a conventional CCD image sensor and as described above, a processor (CCD compatible processor) that performs OB clamping processing corresponding only to the horizontal OB pixel region.
  • CCD compatible processor CCD compatible processor
  • the CCD-compatible processor is an OB corresponding to the horizontal optical black pixel region (horizontal OB pixel region). Since the clamp process is performed, when an endoscope that employs a CMOS image sensor having only a vertical OB pixel region is connected to a CCD-compatible processor, an appropriate OB clamp process cannot be performed and compatibility is impaired. There is a problem.
  • the present invention has been made in view of the above-described points, and even when connected to a processor having only an OB clamp processing circuit corresponding to a horizontal OB pixel region, appropriate image signal processing can be performed in the processor.
  • An object of the present invention is to provide an endoscope that employs an image sensor having only a vertical OB pixel region.
  • An endoscope includes an effective pixel region in which a plurality of pixels that can photoelectrically convert light to generate a photoelectric conversion signal are provided in a matrix, and an upper portion with respect to a scanning direction of the effective pixel region Or, an image sensor comprising a vertical optical black pixel region provided in at least one of the lower part, the photoelectric conversion signal generated in the effective pixel region of the image sensor, and the vertical optical black pixel region A read unit that reads an optical black signal, and a photoelectric conversion signal that is read for each row by the read unit and is generated in the effective pixel region, and is generated in the vertical optical black pixel region for each row. And an output unit for adding and outputting the optical black signal.
  • FIG. 1 is a diagram showing a configuration of an endoscope according to a first embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a configuration of a horizontal optical black pixel region generation processing unit that generates a horizontal optical black pixel region in the endoscope according to the first embodiment.
  • FIG. 3 is a diagram illustrating another configuration example of a horizontal optical black pixel region generation processing unit that generates a horizontal optical black pixel region in the endoscope according to the first embodiment.
  • FIG. 4 is a view showing a vertical optical black pixel region in the CMOS image sensor of the endoscope according to the first embodiment.
  • FIG. 5 is a diagram illustrating a newly generated horizontal optical black pixel region in the endoscope according to the first embodiment.
  • FIG. 6 is a diagram illustrating a connection relationship between the endoscope according to the first embodiment, the conventional endoscope, and a CCD-compatible processor.
  • FIG. 7 is a diagram illustrating a connection relationship between the endoscope, the CCD-compatible processor, and the CMOS-compatible processor according to the first embodiment.
  • FIG. 8 is a diagram illustrating a configuration when the endoscope according to the first embodiment is connected to a CCD-compatible processor.
  • FIG. 9 is a diagram illustrating a configuration when the endoscope according to the first embodiment is connected to a CMOS-compatible processor.
  • FIG. 10 is a flowchart illustrating an operation of horizontal optical black pixel region generation processing in the endoscope according to the first embodiment.
  • FIG. 11 is a diagram showing a configuration when an endoscope according to a second embodiment of the present invention is connected to a CCD compatible processor.
  • FIG. 12 is a diagram illustrating a configuration when the endoscope according to the second embodiment is connected to a CMOS-compatible processor.
  • FIG. 13 is a flowchart illustrating an operation of horizontal optical black pixel region generation processing in the endoscope according to the second embodiment.
  • an endoscope 1 As shown in FIG. 1, an endoscope 1 according to a first embodiment of the present invention is provided at the distal end of an insertion portion to be inserted into a subject, captures an optical image of the subject, and obtains a predetermined digital imaging signal. Is connected to a CMOS image sensor 11 that outputs a signal, a cable 40 that is connected to the CMOS image sensor 11 and transmits the digital imaging signal, and a processor (details will be described later) as a signal processing device that performs predetermined signal processing. And a connector unit 20.
  • the CMOS image sensor 11 is a clock adapted to the operation specifications of the CMOS image sensor 11 based on a predetermined clock signal and the synchronization signals HD and VD transmitted from the clock synchronization signal generation circuit 31 (see FIG. 8) of the processor 3.
  • Signal, horizontal synchronization signal HD, vertical synchronization signal VD, and timing generator (TG) 15 that generates pulses for various signal processing, and the clock signal, horizontal synchronization signal HD, and vertical synchronization signal generated by the timing generator 15
  • An image pickup unit 12 (PD12) that picks up an optical image of a subject by VD and generates a predetermined analog image pickup signal, and performs predetermined signal processing on the image pickup unit 12 and converts it into a digital image pickup signal and outputs it.
  • AFE circuit 13 including an A / D conversion unit, and the AFE circuit The digital image pickup signal from 3 to parallel / serial conversion and P / S circuit 14 to be output to the subsequent stage, and a.
  • the AFE circuit 13 performs A / D conversion on the CDS circuit that performs a predetermined correlated double sampling process on the analog image signal from the imaging unit 12 and the analog image signal that has been subjected to the correlated double sampling process. And an output A / D conversion circuit.
  • the cable 40 transmits the predetermined clock signal and the synchronization signals HD and VD transmitted from the processor 3 to the CMOS image sensor 11 and also the digital imaging signal of the serial signal converted in parallel / serial by the P / S circuit 14. Is transmitted to the S / P conversion circuit 23 provided in the connector 20.
  • a circuit for performing predetermined signal processing on the digital imaging signal is configured in the connector unit 20 by an FPGA (hereinafter referred to as FPGA 21).
  • the FPGA 21 receives the clock signal and the synchronization signals HD and VD generated by the processor 3 and outputs them to the CMOS image sensor 11.
  • the FPGA 21 is a timing generator (TG) 22 that generates pulses for various signal processing based on the clock signal generated in the processor 3, and digital imaging of the serial signal output from the CMOS image sensor 11.
  • TG timing generator
  • a CMOS processor signal processing unit 25 CMOS signal processing unit 25 connected to the S / P conversion circuit 23 is provided.
  • the CMOS image sensor 11 is assumed to have a type in which the optical black pixel area is provided only in the vertical direction in the pixel array area (only the vertical OB pixel area).
  • the FPGA 21 further includes a signal path switching unit 26 that switches output signal paths between the horizontal OB pixel region generation processing unit 24 and the CMOS processor signal processing unit 25, and the signal path switching unit 26.
  • a P / S circuit 27 for parallel / serial conversion of the output signal and output to the processor, and a processor for switching the signal path in the signal path switching unit 26 according to the type of the processor connected to the endoscope 1 And a detection circuit 28.
  • the CMOS image sensor 11 is assumed to have a type in which an optical black pixel region is provided only in the vertical direction in the pixel arrangement region (only the vertical OB pixel region) (see FIG. 4). .
  • the CMOS image sensor 11 includes an effective pixel region Ra in which a plurality of pixels that can photoelectrically convert light and generate a photoelectric conversion signal are provided in a matrix, and the effective pixel region Ra.
  • a vertical optical black pixel region Rvob that is provided above the scanning direction of the pixel region Ra and detects an offset of charges including dark current.
  • the vertical optical black pixel region Rvob in the CMOS image sensor 11 is provided above the scanning direction of the effective pixel region Ra.
  • the present invention is not limited to this, and the present invention is effective.
  • the present invention can also be applied to a CMOS image sensor provided below or both in the scanning direction of the pixel region Ra.
  • a horizontal optical black pixel region in a CCD image sensor is usually used.
  • OB clamping processing corresponding to (horizontal OB pixel region) is performed.
  • the endoscope according to the present invention includes the horizontal OB pixel region generation processing unit 24 so that proper image signal processing can be performed in the processor even when connected to the conventional CCD-compatible processor.
  • FIG. 2 is a diagram illustrating a configuration of the horizontal OB pixel region generation processing unit 24 that generates the horizontal optical black pixel region Rhob in the endoscope of the present embodiment.
  • the horizontal OB pixel area generation processing unit 24 detects the high luminance of the vertical OB pixel from the digital image signal of the serial signal that is parallel / serial converted in the P / S circuit 14 in the CMOS image sensor 11. Input to the unit 51 and the selector 54.
  • the high luminance detection unit 51 of the vertical OB pixel includes a photoelectric conversion signal generated in the effective pixel region Ra (see FIG. 4) in the CMOS image sensor 11 and the vertical optical black pixel region Rvob (see FIG. 4).
  • 2 is a readout unit that reads out the optical black signal generated in step 1 for each row.
  • the high luminance detection unit 51 of the vertical OB pixel reads out an appropriate optical black signal for each row by detecting white flaws or light leakage from the input imaging signal.
  • the high luminance detection unit 51 for the vertical OB pixel excludes pixels having a predetermined threshold value or more, and only the signal portion related to the pixel having no influence of white flaws or light leakage is used as a memory for the subsequent vertical OB pixel region. To 52.
  • the high luminance detection unit 51 of the vertical OB pixel sends the number of pixels that are not affected by white scratches or light leakage to the addition averaging circuit 53 as the addition pixel number.
  • the vertical OB pixel area memory 52 temporarily holds the pixel signal input from the high brightness detection unit 51 of the vertical OB pixel and has no influence of white flaws or light leakage, and then sends it to the averaging circuit 53.
  • the addition average value in the vertical optical black pixel area is calculated and sent to the selector 54 in the subsequent stage.
  • the selector 54 receives a digital image pickup signal from the CMOS image sensor 11 and a predetermined pulse signal from the timing generator 22 in the FPGA 21.
  • the selector 54 outputs a photoelectric conversion signal generated in the effective pixel region, read out for each row, by the high-intensity detection unit 51 of the vertical OB pixel that is the readout unit, in accordance with the pulse from the timing generator 22.
  • the optical black signal generated in the vertical optical black pixel area is added to a predetermined area at the head of each row in the pixel array area and output.
  • a predetermined area at the head of each row in the pixel array area is set as a horizontal optical black pixel area to be newly generated.
  • the selector 54 performs the following selection process for each row in the pixel array region in accordance with the pulse from the timing generator 22. That is, for each row, the selector 54 embeds the addition average value calculated in the addition average circuit 53 in the horizontal optical black pixel area, or an area other than the horizontal optical black pixel area (that is, an effective pixel area). ), Whether to embed the digital imaging signal input through in the selector 54 is selected.
  • the horizontal optical black pixel region Rhob is newly generated in a predetermined region at the beginning of each row in the pixel array region.
  • the present invention is not limited to this, and the end of each row in the pixel array region, etc. You may make it newly produce
  • the signal related to the vertical OB pixel detected by the high luminance detection unit 51 of the vertical OB pixel is once held in the vertical OB pixel area memory 52 and then added.
  • the average circuit 53 calculates the addition average value in the vertical optical black pixel region and sends it to the selector 54, this is not restrictive.
  • a signal related to the vertical OB pixel held in the vertical OB pixel region memory 52 is directly sent to the selector 54, and in the selector 54, for each row, in the horizontal optical black pixel region, Processing for embedding a signal related to the vertical OB pixel may be performed.
  • the CMOS processor signal processing unit 25 performs processing corresponding to the CMOS image sensor 11 (that is, a CMOS image sensor having only a vertical optical black pixel region). It works effectively when the endoscope 1 is connected to the CMOS compatible processor 3A.
  • the signal processor for CMOS processor 25 passes the image pickup signal as it is and sends it to the signal path switching unit 26 at the subsequent stage.
  • FIG. 6 is a diagram showing a connection relationship between the endoscope of the present embodiment, a conventional endoscope, and a CCD compatible processor.
  • the processor 3 is a conventional CCD-compatible processor that can be connected to an endoscope having a CCD image sensor as an image sensor.
  • the processor 3 is an endoscope that employs a CMOS image sensor (a CMOS image sensor having only a vertical optical black pixel region)
  • the processor 3 is not limited to the endoscope 1 configured as described above.
  • the processor can perform proper image signal processing.
  • the CCD compatible processor 3 digitally captures a serial signal output from a clock synchronization signal generation circuit 31 that generates a predetermined clock signal and synchronization signals HD and VD, and a connected endoscope.
  • An S / P conversion circuit 32 for serial / parallel conversion of a signal, a horizontal optical black clamp processing circuit 33 connected to the S / P conversion circuit 32, and a CPU 34 for controlling various circuits in the processor 3 are provided.
  • the CPU 34 in the processor 3 transmits ID information unique to the processor 3 (particularly, information indicating that the processor 3 is a CCD compatible processor) stored in a memory (not shown) to the connected endoscope 1. Play a role.
  • the processor detection circuit 28 in the endoscope 1 of the present embodiment determines whether or not the connected processor is a CCD compatible processor based on information from the CPU 34 in the connected processor 3. It has become.
  • the processor 3 described above is assumed to have a function of sending ID information unique to the processor 3 (information indicating that the processor is a CCD-compatible processor) to the endoscope 1, and the processor detection circuit 28 includes Although the ID information is obtained and the type of the connected processor is determined, the method for determining the processor is not limited to this.
  • the type of the processor 3 may be determined by not receiving predetermined ID information from the connected processor.
  • CMOS compatible processor always sends its own unique ID information, that is, information indicating that it is a CMOS compatible processor. If the specification is such that no ID information for determining the processor is transmitted, it can be determined that the processor 3 is a CCD-compatible processor by not receiving the ID information.
  • the horizontal optical black clamp processing in the horizontal optical black clamp processing circuit 33 is a known OB clamp processing, and the output signal (optical black signal) from the optical black pixel region is clamped to a predetermined target level. In this process, the average value of all the obtained optical black signals is set to the black level with reference to the clamp level.
  • the CCD-compatible processor 3 performs this process on the horizontal optical black signal in the CCD image sensor. Is.
  • the endoscope 1 of the present embodiment can be connected to the processor 3A in addition to the above-described conventional CCD-compatible processor.
  • FIG. 7 is a diagram showing a connection relationship between the endoscope, the CCD-compatible processor, and the CMOS-compatible processor according to this embodiment.
  • the processor 3A includes a signal processing circuit that is assumed to be connected to the endoscope 1 on which the CMOS image sensor 11 (CMOS image sensor having only a vertical optical black pixel region) is mounted.
  • CMOS image sensor 11 CMOS image sensor having only a vertical optical black pixel region
  • FIG. 8 is a diagram showing a configuration when the endoscope according to the present embodiment is connected to the CCD-compatible processor 3
  • FIG. 9 is a diagram when the endoscope according to the present embodiment is connected to the CMOS-compatible processor 3A.
  • FIG. 10 is a flowchart showing horizontal optical black pixel region generation processing in the endoscope of the present embodiment.
  • the processor detection circuit 28 in the endoscope 1 when it is first detected that the processor detection circuit 28 in the endoscope 1 is connected to a predetermined processor, the processor detection circuit 28 is predetermined from the CPU 34 (see FIGS. 8 and 9) of the connected processor. ID information is obtained (step S1).
  • the processor detection circuit 28 determines whether the processor to which the endoscope 1 is connected is the CCD compatible processor 3 or the CMOS compatible processor based on the ID information obtained by the connected processor in step S1. It is determined whether it is 3A (step S2).
  • the processor detection circuit 28 may determine whether or not the processor 3 is a CCD compatible processor by not receiving the ID information.
  • step S2 if it is determined in step S2 that the connected processor is the CCD-compatible processor 3, the processor detection circuit 28 performs the process of step S3.
  • step S3 the processor detection circuit 28 controls the signal path switching unit 26 so that the imaging signal output from the P / S circuit 27 passes through the horizontal optical black pixel region generation processing unit 24.
  • the signal path is switched (see FIG. 8).
  • the P / S circuit 27 when the selection is made so as to pass through the horizontal optical black pixel region generation processing unit 24, the P / S circuit 27 generates an imaging signal in which a new horizontal optical black pixel region Rhob is generated. Is sent to the processor 3.
  • the horizontal optical black clamp processing circuit 33 (even if the endoscope 1 having the CMOS image sensor 11 mounted thereon) is connected to the normal horizontal. OB clamping processing can be performed.
  • step S2 if it is determined in step S2 that the processor connected is the CMOS compatible processor 3A, the processor detection circuit 28 performs the process of step S4.
  • step S4 the processor detection circuit 28 controls the signal path switching unit 26 so that the imaging signal output from the P / S circuit 27 passes through the CMOS-compatible processor signal processing unit 25. The route is switched (see FIG. 9).
  • the CMOS processor signal processing unit 25 in the present embodiment, passes the image pickup signal as it is and sends it to the signal path switching unit 26 at the subsequent stage. Even in 3A, appropriate signal processing can be performed.
  • the FPGA 21 is disposed in the connector unit 20.
  • the present invention is not limited to this, and the FPGA 21 may be disposed in an operation unit or the like in the endoscope 1.
  • the vertical optical black pixel region Rvob in the CMOS image sensor 11 is provided above the scanning direction of the effective pixel region Ra.
  • the present invention can also be applied to a CMOS image sensor provided below the effective pixel region Ra in the scanning direction.
  • the horizontal optical black pixel region Rhob is newly generated in a predetermined region at the beginning of each row in the pixel array region.
  • the present invention is not limited to this, and a predetermined value at the end of each row in the pixel array region is used. A new area may be generated.
  • CMOS image sensor is assumed as the imaging element of the endoscope 1, but the present invention is not limited to a CMOS image sensor, and the present invention employs an imaging element that has only a vertical optical black pixel region. Can be applied to mirrors.
  • FIG. 11 is a diagram showing a configuration when an endoscope according to the second embodiment of the present invention is connected to a CCD-compatible processor
  • FIG. 12 is a diagram illustrating a CMOS-compatible processor according to the second embodiment. It is a figure which shows the structure at the time of being connected to.
  • FIG. 13 is a flowchart showing the operation of the horizontal optical black pixel region generation process in the endoscope of the second embodiment.
  • the basic configuration of the endoscope system of the second embodiment is the same as that of the first embodiment, and only a part of the configuration in the FPGA 21 in the connector unit 20 is different. Accordingly, only the differences from the first embodiment will be described here, and descriptions of common parts will be omitted.
  • the FPGA 21 includes the processor detection circuit 28 that switches the signal path in the signal path switching unit 26 according to the type of the processor connected to the endoscope 1 (see FIG. 1).
  • a switching instruction unit 28a for sending a switching instruction signal for switching the signal path in the signal path switching unit 26 is provided instead of the processor detection circuit 28. It is characterized by that.
  • the switching instruction unit 28a sends the switching instruction signal to the signal path switching unit 26 by an operation (not shown) or the like (for example, setting by a user).
  • the switching instruction signal includes a first signal path through which the digital imaging signal passes through the horizontal optical black pixel region generation processing unit 24 and a second signal path through which the signal processing unit for CMOS processor 25 passes (that is, It is an instruction signal for switching the digital imaging signal to a signal path that does not pass through the horizontal optical black pixel region generation processing unit.
  • the signal path switching unit 26 switches the first signal path to the second signal path in response to a switching instruction signal from the switching instruction unit 28a. .
  • the type of processor (CCD compatible processor 3B (see FIG. 11) or CMOS compatible processor 3C (see FIG. 12)) connected to the endoscope 1 is set in the endoscope 1.
  • the signal path can be switched without detection.
  • the switching instruction in the switching instruction unit 28a is the processor 3B corresponding to the CCD, or Based on whether the processor 3C is compatible with CMOS (step S12), the signal path switching unit 26 switches between the first signal path and the second signal path.
  • the switching instruction signal indicates the CCD compatible processor 3B (that is, when the horizontal optical black clamp processing circuit 33 indicates the processor that operates on the imaging signal)
  • the horizontal optical black pixel region generation processing unit 24 is set.
  • a first signal path to pass through is selected (step S13).
  • the switching instruction signal indicates the CMOS compatible processor 3C
  • the second signal path passing through the CMOS processor signal processing unit 25 is selected (step S14).
  • CMOS image sensor that can perform appropriate image signal processing in the processor can be provided.
  • the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage.
  • various aspects of the invention can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment.
  • constituent elements over different embodiments may be appropriately combined.

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Surgery (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biophysics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Pathology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Endoscopes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　オプティカルブラック画素領域として垂直ＯＢ画素領域のみを備えるＣＭＯＳイメージセンサ（１１）と、ＣＭＯＳイメージセンサ（１１）における有効画素領域において生成される光電変換信号、および、垂直ＯＢ画素領域において生成されるＯＢ信号を、行ごとに読み出して読み出された、前記有効画素領域において生成される光電変換信号に対して、各行の先頭または末尾に、前記垂直ＯＢ画素領域において生成される前記ＯＢ信号を付加して出力する水平ＯＢ画素領域生成処理部（２４）と、を具備する。

Description

内視鏡
　本発明は、垂直オプティカルブラック画素領域のみを有する撮像素子を採用する内視鏡に関する。
　従来、医療用分野及び工業用分野において撮像素子を備えた内視鏡が広く用いられている。また、内視鏡に着脱自在に接続され、内視鏡に係る各種信号処理をプロセッサと称する信号処理装置により担い、内視鏡システムを構成する技術も知られるところにある。
　また、この種の内視鏡に搭載される、たとえばＣＣＤイメージセンサ等の撮像素子は、既知のように実際に光を受け光電効果によって電荷を得る有効画素領域と、暗電流を含む電荷のオフセット検出を行うため、当該有効画素領域の周囲に設けられたオプティカルブラック画素領域（ＯＢ領域）とを有する。
　一般に、撮像素子における各画素は熱を帯びると、光が当たっていなくとも電荷を貯める性質を有し、いわゆる暗電流ノイズを生じる。
　一方で上述したオプティカルブラック画素領域は、撮像素子における周辺部に光学的にマスクされて配置されていることから光が当たらないようになっている。したがって、オプティカルブラック画素領域における黒レベルを検出することで、暗電流ノイズ等を含む電荷のオフセット情報のみを検出することができ、この黒レベルを前記有効画素領域の画素情報から減算することによって、ＯＢ画素の信号レベルを基準として撮像信号を生成することができる。
　ここで、上述した黒レベルは、いわゆるＯＢクランプ処理において、オプティカルブラック画素領域からの出力信号（オプティカルブラック信号）を所定の目標レベルにクランプし、そのクランプレベルを基準として、得られた全てのオプティカルブラック信号の平均値を黒レベルとする（日本国特開２０１１－５５３３６号公報参照）。
　一方、近年、撮像素子としてＣＭＯＳイメージセンサを採用する内視鏡も提案されている。このＣＭＯＳイメージセンサは、近年の撮像素子チップ小型化の影響もあり、その種類によってはサイズの制約から、オプティカルブラック画素領域が画素配列領域における垂直方向にのみ（垂直ＯＢ画素領域のみ）設けられたタイプも存在する。
　さらに一方では、撮像素子としてＣＣＤイメージセンサを搭載する内視鏡に対応するプロセッサ（以下、ＣＣＤ対応プロセッサと称す）においては、通常、ＣＣＤイメージセンサにおける水平オプティカルブラック画素領域（水平ＯＢ画素領域）に対応したＯＢクランプ処理を行っている。
　しかしながら、上述した、垂直ＯＢ画素領域のみを有するＣＭＯＳイメージセンサを採用する内視鏡を、係るＣＭＯＳイメージセンサに対応するプロセッサ（以下、本明細書においてはＣＭＯＳ対応プロセッサと称する）に接続する場合は特に問題は生じないが、従来のＣＣＤイメージセンサを採用する内視鏡に対応したプロセッサであって、上述した如く、水平ＯＢ画素領域のみに対応したＯＢクランプ処理を行うプロセッサ（ＣＣＤ対応プロセッサ）に接続する場合は、以下に示す不都合を生じる虞がある。
　すなわち、システム構成要素の互換性の観点から、オプティカルブラック画素として水平オプティカルブラック画素領域(水平ＯＢ領域)を有する撮像素子を採用した内視鏡と、垂直オプティカルブラック画素領域(垂直ＯＢ領域)のみを有する撮像素子を採用した内視鏡との双方が共通のプロセッサに接続可能であることが望ましいが、上述したようにＣＣＤ対応プロセッサは、水平オプティカルブラック画素領域（水平ＯＢ画素領域）に対応したＯＢクランプ処理を行っているため、垂直ＯＢ画素領域のみを有するＣＭＯＳイメージセンサを採用する内視鏡がＣＣＤ対応プロセッサに接続された場合は、適切なＯＢクランプ処理が行えないため、互換性が損なわれるという問題がある。
　本発明は上述した点に鑑みてなされたもので、水平ＯＢ画素領域に対応したＯＢクランプ処理回路のみを備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、垂直ＯＢ画素領域のみを有する撮像素子を採用する内視鏡を提供することを目的とする。
　本発明の一態様の内視鏡は、光を光電変換して光電変換信号を生成可能な複数の画素が行列状に設けられた有効画素領域と、前記有効画素領域の走査方向に対して上部または下部の少なくとも一方に設けられた垂直オプティカルブラック画素領域と、を備える撮像素子と、前記撮像素子における前記有効画素領域において生成される前記光電変換信号、および、前記垂直オプティカルブラック画素領域において生成されるオプティカルブラック信号を読み出す読み出し部と、前記読み出し部によって行ごとに読み出された、前記有効画素領域において生成される光電変換信号に対して、各行ごとに、前記垂直オプティカルブラック画素領域において生成される前記オプティカルブラック信号を付加して出力する出力部と、を具備する。
図１は、本発明の第１の実施形態の内視鏡の構成を示す図。 図２は、第１の実施形態の内視鏡における水平オプティカルブラック画素領域を生成する水平オプティカルブラック画素領域生成処理部の構成を示した図。 図３は、第１の実施形態の内視鏡における水平オプティカルブラック画素領域を生成する水平オプティカルブラック画素領域生成処理部の他の構成例を示した図。 図４は、第１の実施形態の内視鏡のＣＭＯＳイメージセンサにおける垂直オプティカルブラック画素領域を示した図。 図５は、第１の実施形態の内視鏡における新たに生成された水平オプティカルブラック画素領域を示した図。 図６は、第１の実施形態の内視鏡、従来の内視鏡およびＣＣＤ対応プロセッサの接続関係を示した図。 図７は、第１の実施形態の内視鏡、ＣＣＤ対応プロセッサおよびＣＭＯＳ対応プロセッサとの接続関係を示した図。 図８は、第１の実施形態の内視鏡がＣＣＤ対応プロセッサに接続された際の構成を示す図。 図９は、第１の実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続せれた際の構成を示す図。 図１０は、第１の実施形態の内視鏡における水平オプティカルブラック画素領域生成処理の作用を示したフローチャート。 図１１は、本発明の第２の実施形態の内視鏡がＣＣＤ対応プロセッサに接続された際の構成を示す図。 図１２は、第２の実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続された際の構成を示す図。 図１３は、第２の実施形態の内視鏡における水平オプティカルブラック画素領域生成処理の作用を示したフローチャート。
　以下、図面を参照して本発明の実施形態を説明する。
　図１に示すように本発明の第１の実施形態である内視鏡１は、被検体に挿入される挿入部の先端に設けられ、被検体の光学像を撮像して所定のデジタル撮像信号を出力するＣＭＯＳイメージセンサ１１と、前記ＣＭＯＳイメージセンサ１１に接続され前記デジタル撮像信号を伝送するケーブル４０と、所定の信号処理を行う信号処理装置としてのプロセッサ（詳しくは後述する）に接続されるコネクタ部２０と、を備える。
　前記ＣＭＯＳイメージセンサ１１は、プロセッサ３のクロック同期信号生成回路３１（図８参照）から送信される所定のクロック信号および同期信号ＨＤ，ＶＤに基づいて当該ＣＭＯＳイメージセンサ１１の動作仕様に合わせたクロック信号、水平同期信号ＨＤおよび垂直同期信号ＶＤ並びに各種信号処理のためのパルスを生成するタイミングジェネレータ（ＴＧ）１５と、当該タイミングジェネレータ１５において生成された前記クロック信号、水平同期信号ＨＤおよび垂直同期信号ＶＤにより、被検体の光学像を撮像して所定のアナログ撮像信号を生成する撮像部１２（ＰＤ１２）と、当該撮像部１２に対して所定の信号処理を施すと共にデジタル撮像信号に変換して出力するＡ／Ｄ変換部を備えるＡＦＥ回路１３と、当該ＡＦＥ回路１３からのデジタル撮像信号をパラレル／シリアル変換して後段に出力するＰ／Ｓ回路１４と、を有して構成される。
　なお、ＡＦＥ回路１３は、撮像部１２からのアナログ撮像信号に対して所定の相関２重サンプリング処理を施すＣＤＳ回路と、この相関２重サンプリング処理が施されたアナログ撮像信号をＡ／Ｄ変換して出力するＡ／Ｄ変換回路とを備えて構成される。
　前記ケーブル４０は、プロセッサ３から送信される所定のクロック信号および同期信号ＨＤ，ＶＤをＣＭＯＳイメージセンサ１１に伝送すると共に、Ｐ／Ｓ回路１４においてパラレル／シリアル変換されたシリアル信号の前記デジタル撮像信号をコネクタ２０の内部に設けられたＳ／Ｐ変換回路２３に伝送する。
　本実施形態においては、前記コネクタ部２０の内部に、前記デジタル撮像信号に対して所定の信号処理を施すための回路をＦＰＧＡ（以下、ＦＰＧＡ２１）にて構成する。
　前記ＦＰＧＡ２１は、プロセッサ３において生成された前記クロック信号および同期信号ＨＤ，ＶＤを受けてＣＭＯＳイメージセンサ１１に向けて出力する。
　一方、前記ＦＰＧＡ２１は、プロセッサ３において生成された前記クロック信号に基づいて各種信号処理のためのパルスを生成するタイミングジェネレータ（ＴＧ）２２と、ＣＭＯＳイメージセンサ１１から出力された前記シリアル信号のデジタル撮像信号をシリアル／パラレル変換するＳ／Ｐ変換回路２３と、Ｓ／Ｐ変換回路２３に接続された水平オプティカルブラック画素領域生成処理部２４（以下、水平ＯＢ画素領域生成処理部２４と称す）と、同じくＳ／Ｐ変換回路２３に接続されたＣＭＯＳプロセッサ用信号処理部２５（ＣＭＯＳ用信号処理部２５）を具備する。
　なお、本実施形態においては、前記ＣＭＯＳイメージセンサ１１は、オプティカルブラック画素領域が画素配列領域における垂直方向にのみ（垂直ＯＢ画素領域のみ）設けられたタイプを想定する。
　図１に戻って前記ＦＰＧＡ２１は、さらに、前記水平ＯＢ画素領域生成処理部２４と、ＣＭＯＳプロセッサ用信号処理部２５との出力信号経路を切り替える信号経路切替部２６と、当該信号経路切替部２６からの出力信号をパラレル／シリアル変換してプロセッサに向けて出力するＰ／Ｓ回路２７と、当該内視鏡１に接続されたプロセッサの種別に応じて前記信号経路切替部２６における信号経路を切り替えるプロセッサ検知回路２８と、を備える。
　ここで、前記水平ＯＢ画素領域生成処理部２４およびＣＭＯＳプロセッサ用信号処理部２５について説明する。
　上述したように、本実施形態においては、前記ＣＭＯＳイメージセンサ１１として、オプティカルブラック画素領域が画素配列領域における垂直方向にのみ（垂直ＯＢ画素領域のみ）設けられたタイプを想定する（図４参照）。
　すなわち、図４に示すように、本実施形態におけるＣＭＯＳイメージセンサ１１は、光を光電変換して光電変換信号を生成可能な複数の画素が行列状に設けられた有効画素領域Ｒａと、当該有効画素領域Ｒａの走査方向に対して上部に設けられ、暗電流を含む電荷のオフセット検出を行うための垂直オプティカルブラック画素領域Ｒｖｏｂと、を備える。
　なお、本実施形態においては、ＣＭＯＳイメージセンサ１１における前記垂直オプティカルブラック画素領域Ｒｖｏｂは、有効画素領域Ｒａの走査方向に対して上部に設けられるとしたが、これに限らず、本願発明は、有効画素領域Ｒａの走査方向に対して下部または双方に設けられるＣＭＯＳイメージセンサにも適用できる。
　一方で、上述したように、従来の、撮像素子としてＣＣＤイメージセンサを搭載する内視鏡に対応するプロセッサ（以下、ＣＣＤ対応プロセッサと称す）においては、通常、ＣＣＤイメージセンサにおける水平オプティカルブラック画素領域（水平ＯＢ画素領域）に対応したＯＢクランプ処理を行っている。
　本願発明に係る内視鏡は、係る従来のＣＣＤ対応プロセッサに接続された場合でも当該プロセッサにおいて適正な画像信号処理を行い得るよう前記水平ＯＢ画素領域生成処理部２４を備えることを特徴とする。
　図２は、本実施形態の内視鏡における、水平オプティカルブラック画素領域Ｒｈｏｂを生成する水平ＯＢ画素領域生成処理部２４の構成を示した図である。
　図２に示すように、水平ＯＢ画素領域生成処理部２４は、ＣＭＯＳイメージセンサ１１における前記Ｐ／Ｓ回路１４においてパラレル／シリアル変換されたシリアル信号のデジタル撮像信号は、垂直ＯＢ画素の高輝度検出部５１およびセレクタ５４に入力される。
　前記垂直ＯＢ画素の高輝度検出部５１は、前記ＣＭＯＳイメージセンサ１１における前記有効画素領域Ｒａ（図４参照）において生成される光電変換信号、および、前記垂直オプティカルブラック画素領域Ｒｖｏｂ（図４参照）において生成されるオプティカルブラック信号を行ごとに読み出す読み出し部である。
　また垂直ＯＢ画素の高輝度検出部５１は、入力した撮像信号から白キズまたは光漏れを検出することにより行ごとに適正なオプティカルブラック信号を読み出すようになっている。
　そして垂直ＯＢ画素の高輝度検出部５１は、設定された所定の閾値以上の画素を除外して、白キズまたは光漏れの影響がない画素に係る信号部分のみを後段の垂直ＯＢ画素領域用メモリ５２に出力する。
　一方、垂直ＯＢ画素の高輝度検出部５１は、白キズまたは光漏れの影響がない画素の数を加算画素数として、加算平均回路５３に送出する。
　前記垂直ＯＢ画素領域用メモリ５２は、垂直ＯＢ画素の高輝度検出部５１から入力した前記白キズまたは光漏れの影響がない画素信号を一旦保持した後、加算平均回路５３に送出する。
　前記加算平均回路５３においては、垂直オプティカルブラック画素領域における加算平均値を演算し、後段のセレクタ５４に送出する。
　前記セレクタ５４には、上述したように、ＣＭＯＳイメージセンサ１１からのデジタル撮像信号が入力される一方で、前記ＦＰＧＡ２１におけるタイミングジェネレータ２２から所定のパルス信号が入力される。
　そしてセレクタ５４は、タイミングジェネレータ２２からのパルスに応じて、前記読み出し部である垂直ＯＢ画素の高輝度検出部５１によって行ごとに読み出された、前記有効画素領域において生成される光電変換信号に対して、画素配列領域における各行先頭の所定領域に、前記垂直オプティカルブラック画素領域において生成される前記オプティカルブラック信号を付加して出力する。
　ここで、本実施形態においては、画素配列領域における各行先頭の所定領域を新たに生成する水平オプティカルブラック画素領域として設定する。
　そしてセレクタ５４は、タイミングジェネレータ２２からのパルスに応じて画素配列領域における各行ごとに以下の選択処理を行う。すなわち、セレクタ５４は各行ごとに、前記水平オプティカルブラック画素領域に、前記加算平均回路５３において演算された前記加算平均値を埋め込むか、または、前記水平オプティカルブラック画素領域以外の領域（すなわち有効画素領域）に、当該セレクタ５４にスルーで入力した前記デジタル撮像信号を埋め込むかを選択する。
　前記セレクタ５４の選択処理により図５に示す如き、新たに水平オプティカルブラック画素領域Ｒｈｏｂが生成された撮像信号が生成される。
　なお、本実施形態においては、水平オプティカルブラック画素領域Ｒｈｏｂは、画素配列領域における各行先頭の所定領域に新たに生成されるものとしたが、これに限らず、画素配列領域における各行末尾等、内視鏡が接続されることが想定されるプロセッサに適合するよう任意の所定領域に新たに生成するようにしてもよい。
　さらに、本実施形態においては、上述したように前記垂直ＯＢ画素の高輝度検出部５１において検出された垂直ＯＢ画素に係る信号を一旦、前記垂直ＯＢ画素領域用メモリ５２に保持した後、前記加算平均回路５３に送出し、当該加算平均回路５３においては、垂直オプティカルブラック画素領域における加算平均値を演算してからセレクタ５４に送出したが、これに限らない。
　例えば、図３に示すように、前記垂直ＯＢ画素領域用メモリ５２に保持した垂直ＯＢ画素に係る信号を直接セレクタ５４に送出し、当該セレクタ５４において各行ごとに、前記水平オプティカルブラック画素領域に、当該垂直ＯＢ画素に係る信号を埋め込む処理をしてもよい。
　一方、前記ＣＭＯＳプロセッサ用信号処理部２５は、前記水平ＯＢ画素領域生成処理部２４とは異なり、当該ＣＭＯＳイメージセンサ１１（すなわち垂直オプティカルブラック画素領域のみを有するＣＭＯＳイメージセンサ）に対応した処理を行うＣＭＯＳ対応プロセッサ３Ａに当該内視鏡１が接続された際に有効に働くようになっている。
　すなわち、ＣＭＯＳプロセッサ用信号処理部２５は、本実施形態においては、撮像信号をそのままスルーして後段の信号経路切替部２６に送出するようになっている。
　次に、内視鏡１が接続され得る前記プロセッサ３およびプロセッサ３Ａについて詳しく説明する。
　図６は本実施形態の内視鏡、従来の内視鏡およびＣＣＤ対応プロセッサとの接続関係を示した図である。
　図６に示すように、プロセッサ３は、従来の、撮像素子としてＣＣＤイメージセンサを備えた内視鏡に対して接続可能なＣＣＤ対応プロセッサである。一方でプロセッサ３は、ＣＭＯＳイメージセンサ（垂直オプティカルブラック画素領域のみを有するＣＭＯＳイメージセンサ）を採用した内視鏡であっても、上述した本実施形態の如き構成をなす内視鏡１であれば、接続された際に当該プロセッサにおいて適正な画像信号処理を行い得る。
　図８に示すように当該ＣＣＤ対応プロセッサ３は、所定のクロック信号および同期信号ＨＤ，ＶＤを生成する前記クロック同期信号生成回路３１と、接続された内視鏡から出力されるシリアル信号のデジタル撮像信号をシリアル／パラレル変換するＳ／Ｐ変換回路３２と、Ｓ／Ｐ変換回路３２に接続された水平オプティカルブラッククランプ処理回路３３と、プロセッサ３内の各種回路を制御するＣＰＵ３４と、を備える。
　また、当該プロセッサ３におけるＣＰＵ３４は、図示しないメモリに格納された当該プロセッサ３固有のＩＤ情報（特に、当該プロセッサ３がＣＣＤ対応プロセッサであるとの情報）を接続された内視鏡１に伝送する役目を果たす。
　一方、本実施形態の内視鏡１における前記プロセッサ検知回路２８は、接続されたプロセッサ３における前記ＣＰＵ３４からの情報に基づいて当該接続されたプロセッサがＣＣＤ対応プロセッサであるか否かを判別するようになっている。
　なお、上述したプロセッサ３としては、当該プロセッサ３固有のＩＤ情報（ＣＣＤ対応プロセッサであるとの情報）を内視鏡１に対して送出する機能を有するものを想定し、前記プロセッサ検知回路２８は当該ＩＤ情報を入手して接続されたプロセッサの種別を判別するものとしたが、プロセッサの判別方法はこれに限られない。
　たとえば、接続されたプロセッサから所定のＩＤ情報を受信しないことをもって当該プロセッサ３の種別を判別するようにしてもよい。
　より具体的には、後述するように「ＣＭＯＳ対応プロセッサ」からは自身の固有のＩＤ情報、すなわちＣＭＯＳ対応プロセッサであるとの情報を必ず送出することを前提とし、当該プロセッサ３の如きＣＣＤ対応プロセッサからはプロセッサ判別用のＩＤ情報を何ら送出しない仕様にすれば、ＩＤ情報を受信しないことをもって当該プロセッサ３がＣＣＤ対応プロセッサであるとの判断をすることができる。
　図８に戻って、前記水平オプティカルブラッククランプ処理回路３３における水平オプティカルブラッククランプ処理は、既知のＯＢクランプ処理であり、オプティカルブラック画素領域からの出力信号（オプティカルブラック信号）を所定の目標レベルにクランプし、そのクランプレベルを基準として、得られた全てのオプティカルブラック信号の平均値を黒レベルとする処理であり、当該ＣＣＤ対応プロセッサ３では、これをＣＣＤイメージセンサにおける水平オプティカルブラッククに対して行うものである。
　一方、本実施形態の内視鏡１は、上述した従来のＣＣＤ対応プロセッサの他に、前記プロセッサ３Ａに接続可能である。
　図７は本実施形態の内視鏡、ＣＣＤ対応プロセッサおよびＣＭＯＳ対応プロセッサとの接続関係を示した図である。
　このプロセッサ３Ａは、ＣＭＯＳイメージセンサ１１（垂直オプティカルブラック画素領域のみを有するＣＭＯＳイメージセンサ）を搭載する内視鏡１が接続されることを想定した信号処理回路を備える。
　次に、本実施形態の内視鏡１がＣＣＤ対応プロセッサ３またはＣＭＯＳ対応のプロセッサ３Ａに接続された際の作用についてそれぞれ説明する。
　図８は、本実施形態の内視鏡がＣＣＤ対応プロセッサ３に接続された際の構成を示す図であり、図９は、本実施形態の内視鏡がＣＭＯＳ対応プロセッサ３Ａに接続された際の構成を示す図である。さらに、図１０は、本実施形態の内視鏡における水平オプティカルブラック画素領域生成処理を示したフローチャートである。
　図１０示すように、まず内視鏡１におけるプロセッサ検知回路２８が所定のプロセッサに接続されたことを検知すると、プロセッサ検知回路２８は接続されたプロセッサのＣＰＵ３４（図８，図９参照）から所定のＩＤ情報を入手する（ステップＳ１）。
　この後、プロセッサ検知回路２８は、接続されたプロセッサが、ステップＳ１で入手したＩＤ情報に基づいて、当該内視鏡１が接続されたプロセッサがＣＣＤ対応プロセッサ３であるか、またはＣＭＯＳ対応のプロセッサ３Ａであるかを判定する（ステップＳ２）。
　なお、上述したようにプロセッサ検知回路２８は、ＩＤ情報を受信しないことをもって当該プロセッサ３がＣＣＤ対応プロセッサであるか否かの判別をしてもよい。
　その後、ステップＳ２において接続されたプロセッサがＣＣＤ対応プロセッサ３であると判定された場合は、プロセッサ検知回路２８は、ステップＳ３の処理を行う。
　すなわち、ステップＳ３においてプロセッサ検知回路２８は、前記信号経路切替部２６を制御して前記Ｐ／Ｓ回路２７から出力される撮像信号が、前記水平オプティカルブラック画素領域生成処理部２４を経由するように信号経路を切り替える（図８参照）。
　ここで、上述したように、水平オプティカルブラック画素領域生成処理部２４を経由するように選択された場合は、Ｐ／Ｓ回路２７からは、新たな水平オプティカルブラック画素領域Ｒｈｏｂが生成された撮像信号がプロセッサ３に対して送出される。
　これにより、この撮像信号を入力したＣＣＤ対応プロセッサ３においては、水平オプティカルブラッククランプ処理回路３３において、（接続されたのがＣＭＯＳイメージセンサ１１を搭載する内視鏡１であっても）通常の水平ＯＢクランプ処理を行うことができる。
　一方、ステップＳ２において接続されたプロセッサがＣＭＯＳ対応のプロセッサ３Ａであると判定された場合は、プロセッサ検知回路２８は、ステップＳ４の処理を行う。
　すなわち、ステップＳ４においてプロセッサ検知回路２８は、前記信号経路切替部２６を制御して前記Ｐ／Ｓ回路２７から出力される撮像信号が、前記ＣＭＯＳ対応プロセッサ用信号処理部２５を経由するように信号経路を切り替える（図９参照）。
　ここで、上述したように、ＣＭＯＳプロセッサ用信号処理部２５は、本実施形態においては、撮像信号をそのままスルーして後段の信号経路切替部２６に送出するようになっているため、ＣＭＯＳ対応プロセッサ３Ａにおいても、適正な信号処理を行うことができる。
　以上説明したように本実施形態によると、水平オプティカルブラック画素領域に対応したＯＢクランプ処理回路のみを備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、垂直ＯＢ画素領域のみを有するＣＭＯＳイメージセンサを採用する内視鏡を提供することができる。
　なお、本実施形態においては、前記ＦＰＧＡ２１はコネクタ部２０に配設するものとしたが、これに限らず、内視鏡１における操作部等に配設されてもよい。
　また、上述したように、本実施形態においては、ＣＭＯＳイメージセンサ１１における前記垂直オプティカルブラック画素領域Ｒｖｏｂは、有効画素領域Ｒａの走査方向に対して上部に設けられるとしたが、これに限らず、本願発明は、有効画素領域Ｒａの走査方向に対して下部に設けられるＣＭＯＳイメージセンサにも適用できる。
　さらに、本実施形態においては、前記水平オプティカルブラック画素領域Ｒｈｏｂは、画素配列領域における各行先頭の所定領域に新たに生成されるものとしたが、これに限らず、画素配列領域における各行末尾の所定領域に新たに生成するようにしてもよい。
　また、本実施形態においては、内視鏡１の撮像素子としてＣＭＯＳイメージセンサを想定したが、ＣＭＯＳイメージセンサに限らず、本願発明は、垂直オプティカルブラック画素領域のみを有する撮像素子を採用する内視鏡に適用することができる。
　次に本発明の第２の実施形態について説明する。
　図１１は、本発明の第２の実施形態の内視鏡がＣＣＤ対応プロセッサに接続された際の構成を示す図であり、図１２は、第２の実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続された際の構成を示す図である。また、図１３は、第２の実施形態の内視鏡における水平オプティカルブラック画素領域生成処理の作用を示したフローチャートである。
　本第２の実施形態の内視鏡システムは、その基本的な構成は第１の実施形態と同様であり、前記コネクタ部２０におけるＦＰＧＡ２１内の一部の構成のみを異にするものである。したがって、ここでは第１の実施形態との差異のみの説明にとどめ、共通する部分の説明については省略する。
　上述した第１の実施形態においては、前記ＦＰＧＡ２１は、内視鏡１に接続されたプロセッサの種別に応じて信号経路切替部２６における信号経路を切り替えるプロセッサ検知回路２８を備えるが（図１参照）、第２の実施形態においては、図１１、図１２に示すように、当該プロセッサ検知回路２８に代えて、信号経路切替部２６における信号経路を切り替える切替指示信号を送出する切替指示部２８ａを備えることを特徴とする。
　この切替指示部２８ａは、図示しない操作等（例えばユーザーによる設定）により前記切替指示信号を信号経路切替部２６に送出する。この切替指示信号は、前記デジタル撮像信号が前記水平オプティカルブラック画素領域生成処理部２４を通過する第１の信号経路と、前記ＣＭＯＳプロセッサ用信号処理部２５を通過する第２の信号経路（すなわち、前記デジタル撮像信号が前記水平オプティカルブラック画素領域生成処理部を通過しない信号経路）とを切り替えるための指示信号である。
　また、本第２の実施形態において信号経路切替部２６は、切替指示部２８ａからの切替指示信号に応じて、前記第１の信号経路を前記第２の信号経路とを切り替えるようになっている。
　このように本第２の実施形態においては、内視鏡１に接続されるプロセッサの種別（ＣＣＤ対応プロセッサ３Ｂ（図１１参照）またはＣＭＯＳ対応プロセッサ３Ｃ（図１２参照））を内視鏡１においては検知することなく、上述した信号経路の切替を行うことができる。
　次に、本実施形態の内視鏡１がＣＣＤ対応プロセッサまたはＣＭＯＳ対応プロセッサに接続された際の作用についてそれぞれ説明する。
　図１３に示すように、内視鏡１における切替指示部２８ａから前記切替指示信号が送出されると（ステップＳ１１）、当該切替指示部２８ａにおける切替指示がＣＣＤ対応のプロセッサ３Ｂであるか、またはＣＭＯＳ対応のプロセッサ３Ｃであるかに基づいて（ステップＳ１２）、信号経路切替部２６は前記第１の信号経路と前記第２の信号経路とを切り替える。
　すなわち、前記切替指示信号がＣＣＤ対応プロセッサ３Ｂを示す場合（すなわち、撮像信号に対して前記水平オプティカルブラッククランプ処理回路３３が働くプロセッサを示す場合）は、前記水平オプティカルブラック画素領域生成処理部２４を通過する第１の信号経路を選択する（ステップＳ１３）。
　一方、前記切替指示信号がＣＭＯＳ対応のプロセッサ３Ｃを示す場合は、ＣＭＯＳプロセッサ用信号処理部２５を通過する第２の信号経路を選択する（ステップＳ１４）。
　以上説明したように本実施形態によると、接続されるプロセッサの種別検知をすることなく、水平オプティカルブラッククランプ処理回路を備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、ＣＭＯＳイメージセンサを搭載する内視鏡を提供することができる。
　以上説明したように本実施形態によると、接続されるプロセッサの種別検知をすることなく、撮像信号に対して高域周波数成分を強調する信号処理回路を備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、ＣＭＯＳイメージセンサを搭載する内視鏡を提供することができる。
　なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明の態様を形成することができる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに異なる実施形態にわたる構成要素を適宜組み合わせても良い。
　このように、発明の趣旨を逸脱しない範囲内において種々の変更または応用が可能であることは勿論である。
　本出願は、２０１４年１２月４日に日本国に出願された特願２０１４－２４６１３７号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。

Claims (7)

  1. 　光を光電変換して光電変換信号を生成可能な複数の画素が行列状に設けられた有効画素領域と、前記有効画素領域の走査方向に対して上部または下部の少なくとも一方に設けられた垂直オプティカルブラック画素領域と、を備える撮像素子と、
    　前記撮像素子における前記有効画素領域において生成される前記光電変換信号、および、前記垂直オプティカルブラック画素領域において生成されるオプティカルブラック信号を読み出す読み出し部と、
    　前記読み出し部によって行ごとに読み出された、前記有効画素領域において生成される光電変換信号に対して、各行ごとに、前記垂直オプティカルブラック画素領域において生成される前記オプティカルブラック信号を付加して出力する出力部と、
    　を具備することを特徴とする内視鏡。
  2. 　前記垂直オプティカルブラック画素領域から読み出される前記オプティカルブラック信号の値と所定の閾値とを比較する比較部と、
    　前記比較部における比較結果に基づいて、前記所定の閾値より小さい値を有する前記オプティカルブラック信号を抽出する抽出部と、
    　を具備し、
    　前記出力部は、前記抽出部により抽出された、所定の閾値よりも小さい値を有する前記オプティカルブラック信号を、前記光電変換信号の行ごとに付加する
    　ことを特徴とする請求項１に記載の内視鏡。
  3. 　前記抽出部により抽出された、前記所定の閾値よりも小さい値を有する前記オプティカルブラック信号を加算平均する加算平均部をさらに具備し、
    　前記出力部は、前記加算平均部において生成される前記オプティカルブラック信号の加算平均値を、前記光電変換信号の行ごとに付加する
    　ことを特徴とする請求項２に記載の内視鏡。
  4. 　水平オプティカルブラック画素領域に対応したクランプ処理を行うクランプ回路を設けた第１のプロセッサに接続可能であることを特徴とする請求項１－３のいずれか１項に記載の内視鏡。
  5. 　さらに、前記クランプ回路が設けられていない、前記第１のプロセッサとは異なる第２のプロセッサに接続可能であって、
    　当該内視鏡が前記第１のプロセッサに接続されているか、または、前記第２のプロセッサに接続されているかを識別可能な識別部と、
    　前記識別部の識別結果に応じて、前記撮像素子からの撮像信号が、少なくとも前記読み出し部および前記出力部を通過する第１の信号経路と、前記読み出し部および前記出力部を通過しない第２の信号経路とを切り替える信号経路切替部と、
    　をさらに具備することを特徴とする請求項４に記載の内視鏡。
  6. 　前記信号経路切替部は、前記識別部の識別結果により前記内視鏡が前記第１のプロセッサに接続されている場合には前記撮像信号の信号経路を前記第１の信号経路に切り替え、一方、前記内視鏡が前記第２のプロセッサに接続されている場合には、前記撮像信号の信号経路を前記第２の信号経路に切り替える
    　ことを特徴とする請求項５に記載の内視鏡。
  7. 　さらに、前記クランプ回路が設けられていない、前記第１のプロセッサとは異なる第２のプロセッサに接続可能であって、
    　前記撮像素子からの撮像信号が、少なくとも前記読み出し部および前記出力部を通過する第１の信号経路と、前記読み出し部および前記出力部を通過しない第２の信号経路とを切り替えるための切替指示信号を出力する切替指示部と、
    　前記切替指示部からの前記切替指示信号に応じて、前記第１の信号経路と前記第２の信号経路とを切り替える信号経路切替部と、
    　をさらに具備することを特徴とする請求項４に記載の内視鏡。
PCT/JP2015/075519 2014-12-04 2015-09-08 内視鏡 WO2016088422A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016509178A JP5927371B1 (ja) 2014-12-04 2015-09-08 内視鏡
US15/214,500 US9888836B2 (en) 2014-12-04 2016-07-20 Endoscope

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014246137 2014-12-04
JP2014-246137 2014-12-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/214,500 Continuation US9888836B2 (en) 2014-12-04 2016-07-20 Endoscope

Publications (1)

Publication Number Publication Date
WO2016088422A1 true WO2016088422A1 (ja) 2016-06-09

Family

ID=56091380

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/075519 WO2016088422A1 (ja) 2014-12-04 2015-09-08 内視鏡

Country Status (2)

Country Link
US (1) US9888836B2 (ja)
WO (1) WO2016088422A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153677A (ja) * 2002-10-31 2004-05-27 Canon Inc 撮像装置
JP2009239383A (ja) * 2008-03-26 2009-10-15 Olympus Corp 固体撮像装置
JP2011206334A (ja) * 2010-03-30 2011-10-20 Fujifilm Corp 内視鏡システムにおける内視鏡装置及びプロセッサ装置
JP2013126002A (ja) * 2011-12-13 2013-06-24 Hoya Corp 内視鏡装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710583A (en) * 1980-06-23 1982-01-20 Nec Corp Automatic diaphragm control method of solidstate image pickup device
US4580168A (en) * 1982-05-27 1986-04-01 Rca Corporation Charge-storage-well dark current accumulator with CCD circuitry
JPH0828839B2 (ja) * 1987-04-21 1996-03-21 オリンパス光学工業株式会社 テレビカメラ装置
US4891695A (en) * 1988-02-23 1990-01-02 Olympus Optical Co. Ltd. Electronic endoscope apparatus provided with a plurality of endoscopes having solid state imaging devices with at least one identical pixel forming element
JP2510299B2 (ja) * 1989-03-22 1996-06-26 オリンパス光学工業株式会社 電子式内視鏡装置
US5196939A (en) * 1989-12-28 1993-03-23 Loral Fairchild Corporation Method and apparatus for transferring images from an imaging array
JPH07264491A (ja) * 1994-03-24 1995-10-13 Sharp Corp 固体撮像装置の出力回路
US6940548B2 (en) * 1998-07-15 2005-09-06 Texas Instruments Incorporated Analog optical black clamping circuit for a charge coupled device having wide programmable gain range
US6635011B1 (en) * 2000-01-14 2003-10-21 Pentax Corporation Electronic endoscope system
JP2002058642A (ja) * 2000-08-21 2002-02-26 Asahi Optical Co Ltd 電子内視鏡用の撮像素子
JP3884226B2 (ja) * 2000-10-10 2007-02-21 オリンパス株式会社 撮像システム
JP2003204486A (ja) * 2002-01-09 2003-07-18 Olympus Optical Co Ltd 撮像装置
JP4018456B2 (ja) * 2002-06-03 2007-12-05 富士フイルム株式会社 撮像装置
US7015960B2 (en) * 2003-03-18 2006-03-21 Candela Microsystems, Inc. Image sensor that uses a temperature sensor to compensate for dark current
JP2005130045A (ja) * 2003-10-21 2005-05-19 Konica Minolta Photo Imaging Inc 撮像装置及びこれに用いる撮像素子
US7978240B2 (en) * 2005-10-03 2011-07-12 Konica Minolta Photo Imaging, Inc. Enhancing image quality imaging unit and image sensor
JP2008113141A (ja) * 2006-10-30 2008-05-15 Fujifilm Corp 撮像装置及び信号処理方法
US7940320B2 (en) * 2006-11-01 2011-05-10 Canon Kabushiki Kaisha Image sensing apparatus and control method therefor having a field based varying horizontal cycle
JP4385060B2 (ja) * 2007-05-16 2009-12-16 シャープ株式会社 固体撮像装置および電子情報機器
JP5155763B2 (ja) * 2008-07-29 2013-03-06 富士フイルム株式会社 撮像装置及び撮影制御方法
JP5402349B2 (ja) * 2009-07-23 2014-01-29 ソニー株式会社 固体撮像装置とその駆動方法、及び電子機器
JP2011055336A (ja) * 2009-09-03 2011-03-17 Fujifilm Corp 撮像装置及び信号処理方法
JP2012015587A (ja) * 2010-06-29 2012-01-19 Toshiba Corp 固体撮像装置
JPWO2012008299A1 (ja) * 2010-07-13 2013-09-09 オリンパスメディカルシステムズ株式会社 画像合成システム
JP5534997B2 (ja) * 2010-08-03 2014-07-02 富士フイルム株式会社 電子内視鏡システム
TWI449425B (zh) * 2011-07-11 2014-08-11 Novatek Microelectronics Corp 影像感測器及其黑階校正方法
JP2014204851A (ja) * 2013-04-12 2014-10-30 オリンパス株式会社 内視鏡装置
WO2016002257A1 (ja) * 2014-07-02 2016-01-07 オリンパス株式会社 撮像素子、撮像装置、内視鏡、内視鏡システムおよび撮像素子の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153677A (ja) * 2002-10-31 2004-05-27 Canon Inc 撮像装置
JP2009239383A (ja) * 2008-03-26 2009-10-15 Olympus Corp 固体撮像装置
JP2011206334A (ja) * 2010-03-30 2011-10-20 Fujifilm Corp 内視鏡システムにおける内視鏡装置及びプロセッサ装置
JP2013126002A (ja) * 2011-12-13 2013-06-24 Hoya Corp 内視鏡装置

Also Published As

Publication number Publication date
US9888836B2 (en) 2018-02-13
US20160324406A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
US7884868B2 (en) Image capturing element, image capturing apparatus, image capturing method, image capturing system, and image processing apparatus
US9781328B2 (en) Image pickup element for detecting saturation and outputting the result of saturation detection in association with pixel signal, method for controlling image pickup element, and image pickup apparatus
JP5541718B2 (ja) 撮像装置及びその欠陥画素検出方法
US20160241800A1 (en) Endoscope system and pixel correction method
JP6138406B1 (ja) 撮像装置、内視鏡および内視鏡システム
JP2010074240A (ja) 撮像装置および欠陥画素検出方法
JP5523213B2 (ja) 撮像装置および撮像方法
US9596977B2 (en) Imaging element, imaging device, endoscope, endoscope system, and method of driving imaging element
WO2013005719A1 (ja) 撮像装置及び内視鏡システム
JP6013647B1 (ja) 内視鏡
JP5927371B1 (ja) 内視鏡
WO2016088422A1 (ja) 内視鏡
WO2016103878A1 (ja) 内視鏡
JP5311943B2 (ja) 撮像装置、制御方法、及びプログラム
JP2010136271A (ja) 撮像装置
JP2017200129A (ja) 撮像装置
JP2011036414A (ja) 電子内視鏡および電子内視鏡システム
JP4398106B2 (ja) 撮像素子駆動ユニットとこれを用いる撮像装置
JP4828387B2 (ja) アナログ信号処理回路および撮像装置
JP5992195B2 (ja) 内視鏡装置
JP2010157849A (ja) 撮像装置
JP5162001B2 (ja) 撮像装置、撮像方法
JP2020145606A (ja) 撮像装置およびその制御方法
JP2010251855A (ja) 撮像装置
JP2013090087A (ja) 撮像素子、その駆動方法および制御プログラム

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016509178

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15864854

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15864854

Country of ref document: EP

Kind code of ref document: A1