JP5541718B2 - 撮像装置及びその欠陥画素検出方法 - Google Patents

撮像装置及びその欠陥画素検出方法 Download PDF

Info

Publication number
JP5541718B2
JP5541718B2 JP2010184168A JP2010184168A JP5541718B2 JP 5541718 B2 JP5541718 B2 JP 5541718B2 JP 2010184168 A JP2010184168 A JP 2010184168A JP 2010184168 A JP2010184168 A JP 2010184168A JP 5541718 B2 JP5541718 B2 JP 5541718B2
Authority
JP
Japan
Prior art keywords
pixel
defective
defective pixel
pixels
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010184168A
Other languages
English (en)
Other versions
JP2012044452A (ja
Inventor
一好 清澤
充輝 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010184168A priority Critical patent/JP5541718B2/ja
Priority to US13/814,113 priority patent/US9041854B2/en
Priority to PCT/JP2011/068642 priority patent/WO2012023577A1/en
Publication of JP2012044452A publication Critical patent/JP2012044452A/ja
Application granted granted Critical
Publication of JP5541718B2 publication Critical patent/JP5541718B2/ja
Priority to US14/697,879 priority patent/US9420206B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/683Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、CCDイメージセンサやCMOSイメージセンサ等の撮像素子を有する撮像装置及びその欠陥画素検出方法に関する。
近年、撮像装置は多画素化の傾向にある。セルの微細化によるセル数の増加に伴い、また、動画などに適応するために、画像データの高速な読み出しが要求されるようになってきている。
この要求に対し、隣接する複数の画素(光電変換素子)の電気的な機能が共通化された撮像装置が提案されている(特許文献1参照)。例えば、各画素のフォトダイオード(202〜205)及び転送スイッチ(206〜209)に対し、フローティングディフュージョン部(211)、増幅MOSアンプ(212)、選択スイッチ(213)及びリセットスイッチ(210)が共有される(図3参照)。
ここで、撮像装置に使用される撮像素子では、製造過程等において欠陥画素が生じる場合がある。欠陥画素からの出力は、他の正常な画素の出力レベルと異なり、画質劣化の要因となる。
これに対し、予め記憶された撮像素子の欠陥画素を補正するとともに、随時、撮像素子を点検し、画素出力が他と異なる欠陥画素を抽出して記憶し、抽出された新たな欠陥画素についても補正する技術が提案されている(特許文献2参照)。
また、撮影された画像の所定の1画素と隣接同色画素との信号レベル差、およびこの1画素の周辺に存在する異色同色画素間の信号レベル差に基づいて欠陥画素を抽出することで、リアルタイムに欠陥画素の補正を行う技術も提案されている(特許文献3参照)。
さらに、欠陥画素アドレスを記憶するとき、欠陥画素アドレスのほかに、複数連続で発生する欠陥画素であるかどうかを判別するビットを持ち、連続で発生する欠陥画素については、先頭画素のアドレスのみ記憶しておく技術も提案されている(特許文献4参照)。
また、多画素化に伴う欠陥画素として、撮像素子を同一条件(同一温度、同一蓄積時間、遮光下)で繰り返し読み出しを行った場合、読み出される暗電荷レベルが極端に増減する点滅性欠陥が存在するという現象が知られている(特許文献5参照)。
特開平10−256521号公報 特開2002−125154号公報 特開平06−30425号公報 特開2008−278394号公報 特開2003−037781号公報
しかしながら、上記従来の撮像装置では、つぎのような問題があった。すなわち、撮像素子の構造に起因し、フローティングディフュージョン部(FD)でノイズ電荷が時々発生し、機能を共有する垂直方向の4画素に連続してこのノイズ電荷が乗ってしまう場合がある。この場合、隣接する複数の画素の全てが特許文献5に示すような点滅性欠陥となって現れることがある。このような欠陥画素は、周期的に発生するとは限らず、読み出し回数によっては、数回に1回と高い頻度で発生する場合もあるし、数年に1回という低い頻度で発生する場合もある。また、点滅性欠陥は温度や蓄積時間に依存しない。
また、欠陥画素を検出する場合、特許文献2に示すように、単に近接する画素の信号を用いて信号の補正を行うと、補正対象とする画素の抽出が適切に行われない可能性がある。
また、特許文献4に示すように、機能を共有する画素全てを欠陥画素であると判断すると、点滅性欠陥の場合、読み出した時に正しく出力された場合であっても、その画素の周囲にある画素の出力信号を用いて、その画素信号を補正または置換処理を行うことになる。この結果、画質的には劣化する可能性がある。
このような機能を共有する画素構造の場合、上記要因による欠陥画素を適切に検出することが必要である。
本発明は、このような事情に鑑みてなされたものであり、電気的に機能を共有する画素構造である場合、他の機能を共有する画素も欠陥画素となる可能性が高いことを考慮して欠陥画素を検出し、良好な画像を得ることができる撮像装置を提供することを目的とする。また、本発明はその欠陥画素検出方法を提供することを他の目的とする。
上記目的を達成するために、本発明の撮像装置は、2次元状に配置された複数の画素群に結像される光学像を電気信号に変換して出力する固体撮像素子を備えた撮像装置であって、前記画素群の各々は、電気的な機能の一部を2以上の画素で共有する画素構造を有する複数の画素から構成され、前記複数の画素群に含まれる欠陥画素の位置情報を予め記憶しておく記憶手段と、前記複数の画素群の各々を構成する複数の画素のなかから前記記憶手段によって位置情報が記憶されていない新たな欠陥画素を、複数の異なる欠陥画素検出処理のいずれかにより検出する欠陥画素検出手段と、前記複数の画素群の各々に含まれる、前記記憶手段によって位置情報が記憶された欠陥画素の数に応じて、前記欠陥画素検出手段が前記複数の検出処理のうちいずれかの欠陥画素検出処理を実行するように制御する制御手段とを備えたことを特徴とする。
また、本発明の撮像装置は、2次元状に配置された複数の画素群に結像される光学像を電気信号に変換して出力する固体撮像素子を備えた撮像装置であって、前記画素群の各々は、電気的な機能の一部を2以上の画素で共有する画素構造を有する複数の画素から構成され、前記複数の画素群に含まれる欠陥画素の位置情報を予め記憶しておく記憶手段と、前記複数の画素群の各々を構成する複数の画素のなかから前記記憶手段によって位置情報が記憶されていない新たな欠陥画素を、複数の異なる欠陥画素検出処理により検出する欠陥画素検出手段と、前記複数の画素群の各々に含まれる、前記記憶手段によって位置情報が記憶された欠陥画素の数に応じて、前記複数の異なる欠陥画素検出処理の加重平均を取って加算し、加算結果に応じて検出対象画素が前記新たな欠陥画素であるか否かを判断する制御手段とを備えたことを特徴とする。
さらに、本発明の撮像装置の欠陥画素検出方法は、2次元状に配置された複数の画素群に結像される光学像を電気信号に変換して出力する固体撮像素子を備え、前記画素群の各々が、電気的な機能の一部を2以上の画素で共有する画素構造を有する複数の画素から構成された撮像装置の欠陥画素検出方法であって、前記複数の画素群の各々を構成する複数の画素のなかから記憶手段によって位置情報が記憶されていない新たな欠陥画素を、欠陥画素検出手段が複数の異なる欠陥画素検出処理のいずれかにより検出する欠陥画素検出ステップと、前記複数の画素群の各々に含まれる、前記記憶手段によって位置情報が記憶された欠陥画素の数に応じて、前記複数の欠陥画素検出処理のうちいずれかの欠陥画素検出処理を選択する選択ステップと、前記選択ステップにおいて選択された欠陥画素検出処理を前記欠陥画素検出ステップにおいて前記欠陥画素検出手段が実行するように制御する制御ステップとを有することを特徴とする。
また、本発明の撮像装置の欠陥画素検出方法は、2次元状に配置された複数の画素群に結像される光学像を電気信号に変換して出力する固体撮像素子を備え、前記画素群の各々が、電気的な機能の一部を2以上の画素で共有する画素構造を有する複数の画素から構成された撮像装置の欠陥画素検出方法であって、前記複数の画素群の各々を構成する複数の画素のなかから記憶手段によって位置情報が記憶されていない新たな欠陥画素を、複数の異なる欠陥画素検出処理により検出する欠陥画素検出ステップと、前記複数の画素群の各々に含まれる、前記記憶手段によって位置情報が記憶された欠陥画素の数に応じて、前記複数の異なる欠陥画素検出処理の加重平均を取って加算し、加算結果に応じて検出対象画素が前記新たな欠陥画素であるか否かを判断する判断ステップとを有することを特徴とする。
本発明によれば、電気的に機能を共有する画素構造である場合、他の機能を共有する画素も欠陥画素となる可能性が高いことを考慮して欠陥画素を適切に検出することができ、良好な画像を得ることができる。
第1の実施形態における撮像装置の概略構成を示すブロック図である。 撮像素子3に含まれる画素配列の一例を示す図である。 垂直方向に隣接して並んでいる4画素でFDを共有する画素構造を有する画素群の等価回路を示す図である。 撮像素子3が電気的な機能の一部を共有する画素構造を有する画素群からなる場合の欠陥画素検出処理手順を示すフローチャートである。 4方向のメディアンフィルタ処理を示す図である。 画素G32とFDを共有している画素B22、B42、G52のいずれか1つの画素が事前にROM16にアドレスが記憶されている欠陥画素である場合のメディアンフィルタ処理を示す図である。 画素G32とFDを共有している画素B22、B42、G52のうちいずれか2つの画素が事前にROM16にアドレスが記憶されている欠陥画素である場合のメディアンフィルタ処理を示す図である。 画素G32とFDを共有している画素B22、B42、G52が事前にROM16にアドレスが記憶されている欠陥画素である場合のメディアンフィルタ処理を示す図である。 第1の欠陥画素検出処理として、第2の実施形態における4方向のメディアンフィルタ処理を示す図である。 第2の欠陥画素検出処理として、3方向のメディアンフィルタ処理を示す図である。 係数Kの設定の一例を示すグラフである。 撮像素子3が電気的な機能の一部を共有する画素構造を有する画素群からなる場合の欠陥画素検出処理手順を示すフローチャートである。
本発明の撮像装置及びその欠陥画素検出方法の実施の形態について図面を参照しながら説明する。
[第1の実施形態]
図1は第1の実施形態における撮像装置の概略構成を示すブロック図である。本実施形態の撮像装置50は、レンズおよび絞りからなる光学系1、メカニカルシャッタ2および撮像素子3を有する。
本実施形態では、撮像素子3として、ベイヤ配列のCMOSエリアセンサが使用されている。図2は撮像素子3に含まれる画素配列の一例を示す図である。撮像素子(固体撮像素子)3は、垂直方向と水平方向の2次元状に配置された複数の画素群を有する。図中、記号R、B、Gは、撮像素子3の各画素上に形成されたR,G,B各色のカラーフィルタを透過して受光される色を示す。
また、本実施形態の撮像素子3は、一方向(ここでは、垂直方向)に隣接する複数(2以上)の画素で、それらの電気的な機能の一部を共有している。図3は垂直方向に隣接して並んでいる4画素でFDを共有する画素構造を有する画素群の等価回路を示す図である。このFDを共有する画素構造では、各画素のフォトダイオード(光電変換素子)202〜205及び転送スイッチ206〜209に対し、フローティングディフュージョン(FD)部211、増幅MOSアンプ212、選択スイッチ213及びリセットスイッチ210が共有される。フローティングディフュージョン部211(保持手段)は、電気的な機能の一部を共有する画素構造を有した画素群内の各画素に共通して設けられ、各画素のフォトダイオードで生成された電荷を一時的に保持する。
撮像素子3の複数の画素群に結像した被写体像(光学像)は、撮像素子3において電気信号に変換される。そして、撮像素子3から出力された電気信号(画像信号)は、CDS回路4に入力される。
CDS回路4は、入力された画像信号に対しアナログ信号処理を行う。A/D変換器5は、CDS回路4からのアナログ信号をデジタル信号に変換する。タイミング信号発生回路6は、撮像素子3、CDS回路4およびA/D変換器5を動作させる信号を発生する。駆動回路7は、光学系1、メカニカルシャッタ2および撮像素子3を駆動する。
A/D変換器5でデジタル信号に変換された画像信号は、欠陥画素検出補正部8に入力される。欠陥画素検出補正部8は、欠陥画素検出部81および欠陥画素補正部82からなる。欠陥画素検出部81(欠陥画素検出手段)は、入力されたデジタル画像信号から複数の画素群の各々を構成する複数の画素のなかから欠陥画素を検出し、欠陥画素情報として欠陥画素補正部82に出力する。欠陥画素検出部81では、主として点滅欠陥画素など、後述するROM16によってその位置情報が記憶されていない欠陥画素が検出される。
欠陥画素補正部82は、欠陥画素検出部81から出力される欠陥画素情報に従って、入力された画像信号に対して欠陥画素補正処理を施す。この欠陥画素検出補正部8の詳細については後述する。
欠陥画素検出補正部8の出力は、信号処理回路9に入力される。信号処理回路9は、欠陥画素検出補正部8の出力に対し、必要なデジタル信号処理を施した後、画像データとして出力する。
画像メモリ10は、信号処理回路9による信号処理中の映像信号を一時的に記憶したり、画像データを記憶する領域である。記録媒体11は、撮像装置50に着脱自在に取り付けられるメモリカード等である。
記録回路12は、信号処理回路9でデジタル信号処理された画像データを記録媒体11に記録する回路である。画像表示装置13は、信号処理回路9でデジタル信号処理された画像データを表示回路14を介して表示する。
システム制御部15は、撮像装置50の全体を制御する。ここで、システム制御部15は、CPU等で構成される。ROM16(記憶手段)は、システム制御部15で実行される撮像装置50の制御方法を記載したプログラム、プログラムを実行する際に使用されるパラメータやテーブル等の制御データ、および撮像素子3の複数の画素群に含まれる欠陥画素のアドレス(位置情報)等の補正データを記憶する。
本実施形態では、この補正データのうち、欠陥画素の補正データとして、撮像素子3を製造する製造工場によりチェックされて送られたセンサ個々に対応した補正データが、ROM16に格納されている。しかし、欠陥画素の補正データの入手方法はこれに限定されることはない。例えば、撮像素子3を撮像装置50に組み込んだ後に、欠陥画素検出部81によって新たに欠陥画素に関する情報を作り出してROM16に格納するようにしてもよい。
RAM17には、ROM16に記憶されたプログラム、制御データ、欠陥画素のアドレス等の補正データ等が転送されて一時的に記憶される。また、必要に応じて、追加のプログラムやデータがROM16からRAM17に転送される。また、システム制御部15は、ROM16内のデータを直接読み出して使用することもある。
上記構成を有する撮像装置50における、メカニカルシャッタ2を使用した撮影動作について説明する。まず、光学系1は、システム制御部15からの制御信号により、駆動回路7を介して絞りとレンズを駆動し、適切な明るさに設定された被写体像を撮像素子3に結像させる。
メカニカルシャッタ2は、システム制御部15からの制御信号により、駆動回路7を介して必要な露光時間となるように、撮像素子3の動作に合わせて撮像素子3を遮光するように駆動される。このとき、撮像素子3が電子シャッタ機能を有する場合、メカニカルシャッタ2と併用して、必要な露光時間を確保してもよい。
撮像素子3は、システム制御部15により制御されるタイミング信号発生回路6が発生する動作パルスを基にした駆動パルスで駆動され、被写体像を光電変換により電気信号に変換してアナログ画像信号として出力する。
撮像素子3から出力された電気信号(アナログ画像信号)に対し、システム制御部15により制御されるタイミング信号発生回路6が発生する動作パルスにより、CDS回路4でクロック同期性ノイズが除去される。さらに、クロック同期性ノイズが除去されたアナログ画像信号はA/D変換器5でデジタル画像信号に変換される。
一旦、システム制御部15の制御によりデジタル画像信号を画像メモリ10に記憶させた後、デジタル画像信号は、欠陥画素検出補正部8に入力される。欠陥画素検出部81は、入力されたデジタル画像信号から欠陥画素を検出し、その検出結果を欠陥画素情報として欠陥画素補正部82に出力する。
欠陥画素補正部82は、ROM16に記憶された欠陥画素のアドレス等の欠陥画素補正データと、欠陥画素検出部81から出力される欠陥画素情報に基づいて、入力されたデジタル画像信号に対する欠陥画素の補正処理を行う。
信号処理回路9は、欠陥画素検出補正部8において欠陥画素検出補正処理が施されたデジタル画像信号に対し、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を行う。
画像メモリ10に記憶されている画像データは、記録回路12において記録媒体11に適したデータ(例えば、階層構造を持つファイルシステムデータ)に変換される。この変換されたデータは、記録媒体11に記録される。また、この記録された画像データは、信号処理回路9で解像度変換処理が施された後、表示回路14において画像表示装置13に適した信号(例えば、NTSC方式のアナログ信号等)に変換され、画像表示装置13に表示される。
なお、信号処理回路9は、システム制御部15からの制御信号により信号処理を行わず、デジタル画像信号をそのまま画像データとして、画像メモリ10や記録回路12に出力してもよい。
つぎに、撮像素子3が電気的な機能の一部を共有する画素構造を有する画素群からなる場合の欠陥画素検出処理について詳細に説明する。本実施形態では、撮像素子3における画素B22、G32、B42、G52がFDを共有する画素構造を有する画素群を構成しており、欠陥画素検出対象画素が画素G32である場合を例に挙げる(図5参照)。
また、撮影毎に欠陥画素を検出する処理については、特許文献3に示すように、いろいろな手法が提案されているが、本実施形態では、縦横5×5画素の範囲における同色画像データの中心値の抽出を行うメディアンフィルタ処理を例に挙げる。
図4は、撮像素子3が電気的な機能の一部を共有する画素構造を有する画素群からなる場合の欠陥画素検出処理手順を示すフローチャートである。この処理プログラムは、前述したように、ROM16に格納されており、システム制御部15(CPU:制御手段)によって実行される。ここでは、検出対象画素が画素G32である場合を示す。
まず、システム制御部15は、画像メモリ10に記憶されている撮影画像データを欠陥画素検出補正部8に読み出す(ステップS1)。欠陥画素検出部81は、事前にROM16に記憶されている欠陥画素補正データを参照することで、検出対象画素G32が欠陥画素であるか否かを判断する(ステップS2)。
検出対象画素G32が事前にROM16(記憶手段)にアドレス(位置情報)が記憶されている欠陥画素である場合、欠陥画素補正処理が必要な画素であるので、システム制御部15は、欠陥画素補正部82による欠陥画素補正処理を行うように制御する(ステップS9)。この欠陥画素補正処理では、前置補間や隣接同色画素から補間した算出値により、欠陥画素補正が行われる。この後、システム制御部15は本処理を終了する。
一方、ステップS2で事前にROM16にアドレスが記憶されている欠陥画素でない場合、システム制御部15は、欠陥画素検出部81により、検出対象画素G32とFDを共有している画素B22、B42、G52の中に、事前にROM16にアドレスが記憶されている欠陥画素があるか否かを判断する(ステップS3)。
ステップS3において、画素G32とFDを共有している画素の中に、事前にROM16にアドレスが記憶されている欠陥画素が1つもないと判断された場合、システム制御部15は、欠陥画素検出部81が第1の欠陥画素検出処理を実行するように制御する(ステップS5)。すなわち、図5に示すように、検出対象画素G32を中心として4方向にメディアンフィルタ処理を施す。図5は、4方向のメディアンフィルタ処理を示す図である。
4方向のメディアンフィルタ処理が施された後、欠陥画素検出部81は、検出対象画素が欠陥画素であるか否か判断する(ステップS7)。本実施形態では、検出対象画素が所定閾値よりも大きな出力値を発生する場合に、欠陥画素であると判断する。ここで、欠陥画素の判断に用いられる所定閾値は、他の画素と比べて画像上問題となるレベルに任意に設定される。
欠陥画素の判断に用いられる所定閾値をTHとすると、欠陥画素の判断の一例として、例えば数式(1)〜(4)が全て成立した場合に、検出対象画素G32が欠陥画素であると判断される。
G32−median(G30,G32,G34) > TH … (1)
G32−median(G21,G32,G43) > TH … (2)
G32−median(G23,G32,G41) > TH … (3)
G32−median(G12,G32,G52) > TH … (4)
なお、メディアンフィルタ処理により得られた画像データは、欠陥画素の影響を無くすために、高周波成分が除かれた平滑化された画像データである。従って、ステップS5では、この平滑化された画像データを検出対象画素データから減算する処理を行うことにより、ノイズ成分である突出した出力値が得られることになる。
ここで、メディアンフィルタ処理が行われる同色画素範囲内に、事前にROM16にアドレスが記憶された欠陥画素が存在する場合、その欠陥画素は演算対象外とし、欠陥画素以外の画素データによりメディアンフィルタ処理が行われる。これにより、より正確な欠陥画素の検出が可能となる。
ステップS7で欠陥画素であると判断された場合、システム制御部15は、ステップS9において欠陥画素補正部82による欠陥画素補正処理を行う。この後、システム制御部15は本処理を終了する。
一方、ステップS3において、画素G32とFDを共有している画素B22、B42、G52のいずれか1つの画素が、事前にROM16にアドレスが記憶されている欠陥画素であると判断された場合について説明する。図6は、画素G32とFDを共有している画素B22、B42、G52のいずれか1つの画素が事前にROM16にアドレスが記憶されている欠陥画素である場合のメディアンフィルタ処理を示す図である。
画素G32とFDを共有している画素B22、B42、G52のなかで、例えば画素B22のみが欠陥画素である場合、システム制御部15は、画素B22が単独の欠陥画素であると判断する。つまり、システム制御部15は、欠陥画素の数が値1であるか否かを判別し(ステップS4)、値1である場合、前述したステップS5以降の処理を行う。そして、システム制御部15は、前述したFDを共有する画素のなかに事前にROM16にアドレスが記憶されている欠陥画素がない場合と同様、欠陥画素検出処理として、ステップS5において、図6に示すように4方向にメディアンフィルタ処理を施し、数式(1)〜(4)の欠陥画素の判断を行う。そして、ステップS7で、欠陥画素であると判断された場合、システム制御部15は、ステップS9において欠陥画素補正処理を行う。
つぎに、ステップS3において、画素G32とFDを共有している画素B22、B42、G52のうちいずれか2つの画素が、事前にROM16にアドレスが記憶されている欠陥画素である場合について説明する。図7は、画素G32とFDを共有している画素B22、B42、G52のうちいずれか2つの画素が事前にROM16にアドレスが記憶されている欠陥画素である場合のメディアンフィルタ処理を示す図である。
画素G32とFDを共有している画素B22、B42、G52のなかで、例えば、画素B22、B42が欠陥画素である場合、4画素のFD共有画素構造のうち2つが欠陥画素であるので、つぎのような可能性が高い。すなわち、構造的な要因に起因してFDでノイズ電荷が時々発生し、機能を共有する垂直方向の4画素に連続してこのノイズ電荷が乗ってしまう現象が生じている可能性が高く、画素G52も欠陥画素である可能性が高いと判断される。
従って、ステップS4で欠陥画素の数が値1でない場合、つまり値2以上である場合、システム制御部15は、欠陥画素検出部81が、第2の欠陥画素検出処理としてステップS5における第1の欠陥画素検出処理と異なる処理を実行するように制御する。すなわち、図7に示すように、検出対象画素G32とFDを共有している他の画素が配置された方向に対するメディアンフィルタ処理を実行せず、その他の3方向でメディアンフィルタ処理を施す(ステップS6)。そして、3方向のメディアンフィルタ処理が施された後、欠陥画素検出部81は、検出対象画素が欠陥画素であるか否か判断する(ステップS8)。なお、FDを共有している他の画素が配置された方向に対するメディアンフィルタ処理結果を参照しないという処理でもかまわない。
この欠陥画素の判断では、数式(1)〜(3)のみを実行して欠陥画素の判断が行われる。あるいは、数式(4)の演算が行われた場合であっても、その演算結果は参照されない。数式(1)〜(3)が全て成立した場合に、検出対象画素G32が欠陥画素であると判断される。ステップS8で、欠陥画素であると判断された場合、システム制御部15は、ステップS9において欠陥画素補正部82による欠陥画素補正処理を行う。
また、検出対象画素G32を除く、画素G32とFDを共有している画素B22、B42、G52のすべてが事前にROM16にアドレスが記憶されている欠陥画素である場合について説明する。図8は、画素G32とFDを共有している画素B22、B42、G52が事前にROM16にアドレスが記憶されている欠陥画素である場合のメディアンフィルタ処理を示す図である。
図8に示すように、3方向にメディアンフィルタ処理を施し、数式(1)〜(3)のみを実行して欠陥画素の判断が行われる。すなわち、ステップS8で、欠陥画素であると判断された場合、システム制御部15は、ステップS9において欠陥画素補正部82による欠陥画素補正処理を行う。
このように、第1の実施形態の撮像装置によれば、撮像素子3が電気的な機能の一部を共有する画素構造を有する画素群からなる場合、その機能を共有する他の画素も欠陥画素となる可能性が高いことを考慮して欠陥画素を検出することができ、良好な画像を得ることができる。
なお、上記実施形態では、欠陥画素検出対象画素がG画素である場合について説明したが、B画素およびR画素の場合についても、G画素の場合と同様であるので、これらの説明を省略する。
また、上記実施形態では、垂直方向の4画素のFDを共有する画素構造の場合について、共有している領域内に2種類以上の画素が事前に記憶されている欠陥画素である場合、その一次元方向のメディアンフィルタ処理を無視することを示した。しかし、本発明は、一次元にFDを共有する画素構造を有している場合に限らず、二次元にFDを共有する画素構造を有している場合においても有効である。すなわち、共有領域内に2種類以上の画素が事前に記憶されている欠陥画素である場合、同色の画素が存在する方向のメディアンフィルタ処理を無視すればよい。
さらに、FDを共有する画素構造の画素数が4個以上の場合についても、2種類以上の欠陥画素検出処理を切り替えることにより、同様に本発明は適用可能である。
また、本実施形態では、欠陥画素検出処理として、メディアンフィルタ処理を用いたが、これに限定されるものではなく、例えば所定の1画素と隣接同色画素との信号レベル差に基づく差分処理を用いてもよい。このことは、以後の実施形態においても同様である。
[第2の実施形態]
第2の実施形態では、2つ欠陥画素検出処理を重み付けした加重平均により、欠陥画素の検出を行う場合について説明する。図9は、第1の欠陥画素検出処理として、第2の実施形態における4方向のメディアンフィルタ処理を示す図である。図10は、第2の欠陥画素検出処理として、3方向のメディアンフィルタ処理を示す図である。なお、撮像装置の構成は、前記第1の実施形態と同様であるので、同一の符号を用いることによりその説明を省略する。
前記第1の実施形態と同様、撮像素子3の画素B22、G32、B42、G52がFDを共有する画素構造を有しており、欠陥画素検出対象画素が画素G32である場合を例に挙げる。
図9に示すように、4方向にメディアンフィルタ処理を施し、数式(5)に従って平滑化された画像データを検出対象画素データから減算する処理を行うことにより、ノイズ成分である突出した出力値Aを得る。
G32−median(G12,G21,G23,G30,G32,G34,G41,G43,G52) …… (5)
また、図10に示すように、検出対象画素G32とFDを共有している他の画素が配置された方向(共有画素構造方向)を除く3方向にメディアンフィルタ処理を施し、数式(6)に従って平滑化された画像データを検出対処画素データから減算する処理を行うことにより、ノイズ成分である突出した出力値Bを得る。
G32−median(G21,G23,G30,G32,G34,G41,G43) …… (6)
ここで、欠陥画素の判断に用いられる所定閾値をTHとすると、この閾値THと比較される、出力値Aおよび出力値Bの加重平均により得られる加算値(加重加算値)MIXは、例えば、数式(7)に従って算出される。
MIX=A×K + B×(1−K) …… (7)
ここで、係数Kは値0〜1までの数値であり、FDを共有している画素領域内に事前にROM16にアドレスが記憶されている欠陥画素が存在する個数で決定される値である。
図11は、係数Kの設定の一例を示すグラフである。例えば、FD共有画素の中に、事前にROM16にアドレスが記憶されている欠陥画素が1つもない場合、K=1として、4方向全てのメディアンフィルタ処理による出力値を採用する。
また、画素G32を除く、画素G32とFDを共有している画素B22、B42、G52がすべて事前にROM16にアドレスが記憶されている欠陥画素である場合、K=0として、3方向のメディアンフィルタ処理による出力値を採用する。
さらに、画素32とFDを共有している画素B22、B42、G52のいずれか1つの画素が事前にROM16にアドレスが記憶されている欠陥画素である場合、単独欠陥画素である可能性が高いので、係数Kを値1に近い値に設定し、4方向全てのメディアンフィルタ処理の結果を重視した出力値を採用する。ここでは、係数Kは値0.6に設定される。
一方、画素32とFDを共有している画素B22、B42、G52のいずれか2つの画素が事前にROM16にアドレスが記憶されている欠陥画素である場合、構造的な要因に起因してFDでノイズ電荷が時々発生し、FDを共有する垂直方向4画素に連続してこのノイズ電荷が乗ってしまう場合である可能性が高い。従って、係数Kを値0に近い値に設定し、3方向のメディアンフィルタ処理の結果を重視した出力値を採用する。ここでは、係数Kは値0.3に設定される。このように、本実施形態では、2つの欠陥画素検出処理を重み付けした加重平均による加算結果から、欠陥画素が検出されることになる。
こうして得られた加重加算値MIXと、第1の実施形態と同様、欠陥画素の判断を行う所定値(閾値)をTHとすると、例えば、数式(8)が成立した場合、欠陥画素が判断される。
MIX > TH …… (8)
ここで、メディアンフィルタ処理が行われる同色画素範囲内に、事前にROM16にアドレスが記憶された欠陥画素が存在すると判断された場合、その欠陥画素を演算対象外(判断対象外)とし、欠陥画素以外の画素データにより、メディアンフィルタ処理が行われる。
さらに、欠陥画素検出対象画素に対してFD共有画素構造の画素数が3個である場合を示したが、4個以上の場合についても、2種類以上の欠陥画素検出処理の加重加算値を得ることにより、第2の実施形態として本発明は適用可能である。
図12は、撮像素子3が電気的な機能の一部を共有する画素構造を有する画素群からなる場合の欠陥画素検出処理手順を示すフローチャートである。この処理プログラムは、前述したように、ROM16に格納されており、システム制御部15(CPU)によって実行される。前記第1の実施形態と同一のステップ処理については、同一のステップ番号を付すことより、その説明を省略する。
ステップS2で検出対象画素G32が事前にROM16に記憶された欠陥画素情報により欠陥画素でない場合、システム制御部15は、FD共有画素のうち事前にROM16にアドレスが記憶された欠陥画素の数を取得する(ステップS3A)。
システム制御部15は、欠陥画素検出部81が前述した複数の異なる欠陥画素検出処理を行うように制御する。そして、ステップS3Aで取得した欠陥画素の数から、数式(7)に従って加重加算値MIXを算出する(ステップS5A)。この算出結果(加算結果)から、システム制御部15は、検出対象画素G32が欠陥画素であるか否か、つまり、画素G32の加重加算値MIXが数式(8)を満たしているか否かを判断する(ステップS7A)。
システム制御部15は、欠陥画素でない場合、そのまま本処理を終了し、一方、欠陥画素である場合、ステップS9で欠陥画素補正部82により欠陥画素補正処理を行う。この欠陥画素補正処理では、前述したように、前置補間や隣接同色画素から補間した算出値により、欠陥画素補正が行われる。
このように、第2の実施形態の撮像装置によれば、FD共有画素のうち事前に記憶された欠陥画素の数をより一層反映させて、欠陥画素を検出することができる。
なお、本発明は、上記実施形態の構成に限られるものではなく、特許請求の範囲で示した機能、または本実施形態の構成が持つ機能が達成できる構成であればどのようなものであっても適用可能である。
また、R、G、B等のカラー撮像素子に限らず、モノクロ撮像素子に対しても、本発明は適用可能である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
3 撮像素子
8 欠陥画素検出補正部
15 システム制御部
81 欠陥画素検出部
82 欠陥画素補正部
50 撮像装置
211 フローティングディフュージョン部(FD)

Claims (7)

  1. 2次元状に配置された複数の画素群に結像される光学像を電気信号に変換して出力する固体撮像素子を備えた撮像装置であって、
    前記画素群の各々は、電気的な機能の一部を2以上の画素で共有する画素構造を有する複数の画素から構成され、
    前記複数の画素群に含まれる欠陥画素の位置情報を予め記憶しておく記憶手段と、
    前記複数の画素群の各々を構成する複数の画素のなかから前記記憶手段によって位置情報が記憶されていない新たな欠陥画素を、複数の異なる欠陥画素検出処理のいずれかにより検出する欠陥画素検出手段と、
    前記複数の画素群の各々に含まれる、前記記憶手段によって位置情報が記憶された欠陥画素の数に応じて、前記欠陥画素検出手段が前記複数の検出処理のうちいずれかの欠陥画素検出処理を実行するように制御する制御手段と
    を備えたことを特徴とする撮像装置。
  2. 前記複数の画素群の各々は、一方向に配置された隣接する複数の画素から構成され、
    前記制御手段は、前記記憶手段によって位置情報が記憶された欠陥画素の数が0あるいは1である場合、前記複数の欠陥画素検出処理のうち、前記一方向を含む4方向にメディアンフィルタ処理を行う第1の欠陥画素検出処理を実行するように制御し、前記記憶手段によって位置情報が記憶された欠陥画素の数が2以上である場合、前記一方向を除く3方向にメディアンフィルタ処理を行う第2の欠陥画素検出処理を実行するように制御し、
    前記欠陥画素検出手段は、それぞれ前記4方向および前記3方向にメディアンフィルタ処理を行ったことにより得られた値が所定の閾値を越える場合、前記新たな欠陥画素として検出することを特徴とする請求項1記載の撮像装置。
  3. 2次元状に配置された複数の画素群に結像される光学像を電気信号に変換して出力する固体撮像素子を備えた撮像装置であって、
    前記画素群の各々は、電気的な機能の一部を2以上の画素で共有する画素構造を有する複数の画素から構成され、
    前記複数の画素群に含まれる欠陥画素の位置情報を予め記憶しておく記憶手段と、
    前記複数の画素群の各々を構成する複数の画素のなかから前記記憶手段によって位置情報が記憶されていない新たな欠陥画素を、複数の異なる欠陥画素検出処理により検出する欠陥画素検出手段と、
    前記複数の画素群の各々に含まれる、前記記憶手段によって位置情報が記憶された欠陥画素の数に応じて、前記複数の異なる欠陥画素検出処理の加重平均を取って加算し、加算結果に応じて検出対象画素が前記新たな欠陥画素であるか否かを判断する制御手段と
    を備えたことを特徴とする撮像装置。
  4. 前記複数の画素群の各々は、一方向に配置された隣接する複数の画素から構成され、
    前記複数の異なる欠陥画素検出処理は、前記一方向を含む4方向にメディアンフィルタ処理を行う第1の欠陥画素検出処理と、前記一方向を除く3方向にメディアンフィルタ処理を行う第2の欠陥画素検出処理を含むことを特徴とする請求項3記載の撮像装置。
  5. 前記複数の画素群の各々は、当該画素群内の各画素に共通して設けられ、前記画素群内の各画素で生成された電荷を一時的に保持する保持手段を有することを特徴とする請求項1乃至4のいずれか1項に記載の撮像装置。
  6. 2次元状に配置された複数の画素群に結像される光学像を電気信号に変換して出力する固体撮像素子を備え、前記画素群の各々が、電気的な機能の一部を2以上の画素で共有する画素構造を有する複数の画素から構成された撮像装置の欠陥画素検出方法であって、
    前記複数の画素群の各々を構成する複数の画素のなかから記憶手段によって位置情報が記憶されていない新たな欠陥画素を、欠陥画素検出手段が複数の異なる欠陥画素検出処理のいずれかにより検出する欠陥画素検出ステップと、
    前記複数の画素群の各々に含まれる、前記記憶手段によって位置情報が記憶された欠陥画素の数に応じて、前記複数の欠陥画素検出処理のうちいずれかの欠陥画素検出処理を選択する選択ステップと、
    前記選択ステップにおいて選択された欠陥画素検出処理を前記欠陥画素検出ステップにおいて前記欠陥画素検出手段が実行するように制御する制御ステップと
    を有することを特徴とする撮像装置の欠陥画素検出方法。
  7. 2次元状に配置された複数の画素群に結像される光学像を電気信号に変換して出力する固体撮像素子を備え、前記画素群の各々が、電気的な機能の一部を2以上の画素で共有する画素構造を有する複数の画素から構成された撮像装置の欠陥画素検出方法であって、
    前記複数の画素群の各々を構成する複数の画素のなかから記憶手段によって位置情報が記憶されていない新たな欠陥画素を、複数の異なる欠陥画素検出処理により検出する欠陥画素検出ステップと、
    前記複数の画素群の各々に含まれる、前記記憶手段によって位置情報が記憶された欠陥画素の数に応じて、前記複数の異なる欠陥画素検出処理の加重平均を取って加算し、加算結果に応じて検出対象画素が前記新たな欠陥画素であるか否かを判断する判断ステップと
    を有することを特徴とする撮像装置の欠陥画素検出方法。
JP2010184168A 2010-08-19 2010-08-19 撮像装置及びその欠陥画素検出方法 Expired - Fee Related JP5541718B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010184168A JP5541718B2 (ja) 2010-08-19 2010-08-19 撮像装置及びその欠陥画素検出方法
US13/814,113 US9041854B2 (en) 2010-08-19 2011-08-11 Image-pickup apparatus and method of detecting defective pixel thereof
PCT/JP2011/068642 WO2012023577A1 (en) 2010-08-19 2011-08-11 Image-pickup apparatus and method of detecting defective pixel thereof
US14/697,879 US9420206B2 (en) 2010-08-19 2015-04-28 Image-pickup apparatus and method of detecting defective pixel thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010184168A JP5541718B2 (ja) 2010-08-19 2010-08-19 撮像装置及びその欠陥画素検出方法

Publications (2)

Publication Number Publication Date
JP2012044452A JP2012044452A (ja) 2012-03-01
JP5541718B2 true JP5541718B2 (ja) 2014-07-09

Family

ID=45605230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010184168A Expired - Fee Related JP5541718B2 (ja) 2010-08-19 2010-08-19 撮像装置及びその欠陥画素検出方法

Country Status (3)

Country Link
US (2) US9041854B2 (ja)
JP (1) JP5541718B2 (ja)
WO (1) WO2012023577A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211603A (ja) * 2012-03-30 2013-10-10 Sony Corp 撮像装置、撮像方法およびプログラム
WO2013189529A1 (en) * 2012-06-20 2013-12-27 Robert Bosch Gmbh Imaging system, process for detection of sensor impulse noise and computer program
JP6180882B2 (ja) * 2013-10-31 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、信号処理装置、および電子機器
JP2017055309A (ja) 2015-09-10 2017-03-16 キヤノン株式会社 撮像装置及びその制御方法
JP2017055308A (ja) * 2015-09-10 2017-03-16 キヤノン株式会社 撮像装置及びその制御方法
CN106937064B (zh) * 2015-12-29 2019-05-10 展讯通信(上海)有限公司 数字图像坏点的检测方法、校正方法及装置
WO2017130281A1 (ja) 2016-01-25 2017-08-03 オリンパス株式会社 画像処理装置、画像処理方法およびプログラム
JP2018157371A (ja) * 2017-03-17 2018-10-04 キヤノン株式会社 撮像装置及び欠陥画素の補正方法
JP6679538B2 (ja) * 2017-06-05 2020-04-15 株式会社Screenホールディングス 検査装置および検査方法
JP2020010757A (ja) * 2018-07-13 2020-01-23 ソニー・オリンパスメディカルソリューションズ株式会社 医療用画像処理装置及び医療用観察システム
US11005775B2 (en) 2018-10-08 2021-05-11 EMC IP Holding Company LLC Resource allocation using distributed segment processing credits
US11201828B2 (en) * 2018-10-08 2021-12-14 EMC IP Holding Company LLC Stream allocation using stream credits
JP2021122106A (ja) * 2020-01-31 2021-08-26 キヤノン株式会社 撮像装置、学習装置、撮像装置の制御方法、学習方法、学習済みモデルおよびプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227815B2 (ja) 1992-07-06 2001-11-12 ソニー株式会社 固体撮像装置
US6160281A (en) 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
JP4115574B2 (ja) * 1998-02-02 2008-07-09 オリンパス株式会社 撮像装置
US6819358B1 (en) * 1999-04-26 2004-11-16 Microsoft Corporation Error calibration for digital image sensors and apparatus using the same
US6724945B1 (en) * 2000-05-24 2004-04-20 Hewlett-Packard Development Company, L.P. Correcting defect pixels in a digital image
JP2002125154A (ja) 2000-10-18 2002-04-26 Eastman Kodak Japan Ltd 電子カメラ
US6985180B2 (en) * 2001-06-19 2006-01-10 Ess Technology, Inc. Intelligent blemish control algorithm and apparatus
JP5057618B2 (ja) 2001-07-25 2012-10-24 オリンパス株式会社 撮像装置
JP4054184B2 (ja) * 2001-10-03 2008-02-27 オリンパス株式会社 欠陥画素補正装置
JP4035356B2 (ja) * 2002-04-10 2008-01-23 キヤノン株式会社 撮像装置およびその制御方法
JP2004222134A (ja) * 2003-01-17 2004-08-05 Fuji Photo Film Co Ltd 撮像装置
JP4028422B2 (ja) * 2003-03-28 2007-12-26 富士フイルム株式会社 デジタルカメラおよび画素情報作成方法
JP2005223796A (ja) * 2004-02-09 2005-08-18 Matsushita Electric Ind Co Ltd 画素欠陥補正装置
US7542082B2 (en) * 2004-03-30 2009-06-02 Canon Kabushiki Kaisha Method and apparatus for correcting a defective pixel
JP4479373B2 (ja) * 2004-06-28 2010-06-09 ソニー株式会社 イメージセンサ
US7671314B2 (en) * 2005-07-09 2010-03-02 Samsung Electronics Co., Ltd. Image sensor including active pixel sensor array with photoelectric conversion region
JP4305777B2 (ja) * 2006-11-20 2009-07-29 ソニー株式会社 画像処理装置、画像処理方法、及びプログラム
US8072513B2 (en) * 2007-05-02 2011-12-06 Canon Kabushiki Kaisha Image capturing system, signal processing circuit, and signal processing method
JP4289419B2 (ja) 2007-05-07 2009-07-01 ソニー株式会社 撮像装置、欠陥画素補正装置およびこれらにおける処理方法ならびにプログラム
JP5084366B2 (ja) * 2007-06-21 2012-11-28 キヤノン株式会社 撮像装置及び撮像装置の制御方法
KR20100037339A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 불량화소 보정 장치 및 방법

Also Published As

Publication number Publication date
US20150271423A1 (en) 2015-09-24
US9420206B2 (en) 2016-08-16
US9041854B2 (en) 2015-05-26
WO2012023577A1 (en) 2012-02-23
JP2012044452A (ja) 2012-03-01
US20130128082A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
JP5541718B2 (ja) 撮像装置及びその欠陥画素検出方法
US9071781B2 (en) Image capturing apparatus and defective pixel detection method
JP4374488B2 (ja) デモザイク処理及び不良ピクセル補正を組み合わせるためのディジタル画像システム及び方法
US8970742B2 (en) Image processing apparatus and method capable of performing correction process speedily and easily
JP2004221839A (ja) 画像処理装置および方法、記録媒体、並びにプログラム
JP4453332B2 (ja) 欠陥画素検出方法、検出装置および撮像装置
JPWO2012117616A1 (ja) 撮像装置及び欠陥画素補正方法
JP5657184B2 (ja) 撮像装置及び信号処理方法
JP5084366B2 (ja) 撮像装置及び撮像装置の制御方法
JP2005328421A (ja) 撮像装置および撮像方法
US8970747B2 (en) Imaging device
JP5262953B2 (ja) 画像処理装置、画像処理方法及びプログラム
JP2005012479A (ja) データ処理装置、画像処理装置、カメラおよびデータ処理方法
JP2009077047A (ja) 電子カメラ
JP2011114473A (ja) 画素欠陥補正装置
JP3767188B2 (ja) 電子カメラ及び信号補正方法
JP6358607B2 (ja) 画像処理装置及び画像処理方法
JP5251700B2 (ja) 撮像装置
JP2008148115A (ja) 方向検出を用いた撮像デバイスの画像欠陥補正システム
JP3990059B2 (ja) 撮像デバイスの欠陥画素補正装置および方法
JP2010178168A (ja) 固体撮像素子による取得画像の補正方法および電子カメラ
JP5515320B2 (ja) 撮像装置
JP2010016450A (ja) 撮像装置
JP2006108880A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140430

R151 Written notification of patent or utility model registration

Ref document number: 5541718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees