JP2017055309A - 撮像装置及びその制御方法 - Google Patents
撮像装置及びその制御方法 Download PDFInfo
- Publication number
- JP2017055309A JP2017055309A JP2015178877A JP2015178877A JP2017055309A JP 2017055309 A JP2017055309 A JP 2017055309A JP 2015178877 A JP2015178877 A JP 2015178877A JP 2015178877 A JP2015178877 A JP 2015178877A JP 2017055309 A JP2017055309 A JP 2017055309A
- Authority
- JP
- Japan
- Prior art keywords
- defective pixel
- video signal
- signal processing
- pixels
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
- H04N25/683—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection
Abstract
【課題】全画素に対して欠陥画素検出処理を行う場合に、処理に要する時間を短縮する撮像装置及びその制御方法を提供する。
【解決手段】複数の画素を有する撮像素子100と、撮像素子から出力される異なるフレームの画像をそれぞれ補正する第1の映像信号処理回路102、及び第2の映像信号処理回路103とを有する。第1及び第2の映像信号処理回路はそれぞれ、複数の画素の領域のうち、他の映像信号処理手段とは異なる一部の領域に対して、欠陥画素の検出を行う第1の欠陥画素検出回路と、第1の欠陥画素検出手段により検出した欠陥画素の情報と、他の映像信号処理回路により得られた欠陥画素の情報とを合わせて、全領域分の欠陥画素の情報を記憶する記憶手段とを有する。第1及び第2の映像信号処理回路は、それぞれ、記憶手段に記憶された全領域分の欠陥画素の情報を用いて、撮像素子から出力される各フレームの画像を補正する。
【選択図】図1
【解決手段】複数の画素を有する撮像素子100と、撮像素子から出力される異なるフレームの画像をそれぞれ補正する第1の映像信号処理回路102、及び第2の映像信号処理回路103とを有する。第1及び第2の映像信号処理回路はそれぞれ、複数の画素の領域のうち、他の映像信号処理手段とは異なる一部の領域に対して、欠陥画素の検出を行う第1の欠陥画素検出回路と、第1の欠陥画素検出手段により検出した欠陥画素の情報と、他の映像信号処理回路により得られた欠陥画素の情報とを合わせて、全領域分の欠陥画素の情報を記憶する記憶手段とを有する。第1及び第2の映像信号処理回路は、それぞれ、記憶手段に記憶された全領域分の欠陥画素の情報を用いて、撮像素子から出力される各フレームの画像を補正する。
【選択図】図1
Description
本発明は、撮像装置及びその制御方法に関するものである。
近年、テレビジョンの規格は、フルハイビジョンと呼ばれる水平1920画素、垂直1080画素(1920×1080画素)から、4k2kと呼ばれる3840×2160画素とHDの4倍の画素数に変わってきている。また、4k2kの次世代の規格として、8k4kもしくはスーパーハイビジョンと呼ばれる規格もあり、この規格では、7680×4320画素もの画素数となる。
一方、画素数の増加とともに、CMOSセンサにおける欠陥画素の総数も増加している。一般的に欠陥画素を補正するために、その欠陥画素情報をカメラ本体のメモリに記憶しており、撮影時にそのデータを用いて欠陥画素の補正を行っている。しかし、欠陥画素情報を記憶できるメモリは有限であるため、欠陥画素が多い場合は、その全ての情報をメモリに記憶することはできない。
一方、全ての画素に対して、欠陥画素の検出を行う処理はかなり時間がかかってしまうため、製品動作上では、ユーザーに不快感を与えない程度の時間に抑えるよう、検出方法を工夫する必要がある。
特許文献1では、欠陥画素の検査対象領域を複数の領域に分割し、選択した分割領域のみを対象とした欠陥画素の検出を行うことで、その処理時間を短縮する手法が開示されている。
しかしながら、特許文献1に記載された手法では、全ての分割領域が選択された場合に、処理時間を短縮できないという問題があった。
本発明は上記問題点を鑑みてなされたものであり、全画素に対して欠陥画素検出処理を行う場合に、処理に要する時間を短縮することを目的とする。
上記目的を達成するために、本発明の撮像装置は、複数の画素を有する撮像素子と、前記撮像素子から出力される異なるフレームの画像をそれぞれ補正する複数の処理手段とを有し、該複数の処理手段はそれぞれ、前記複数の画素の領域のうち、他の処理手段とは異なる一部の領域に対して、欠陥画素の検出を行う第1の検出手段と、前記第1の検出手段により検出した欠陥画素の情報と、前記他の処理手段により得られた欠陥画素の情報とを合わせて、全領域分の欠陥画素の情報を記憶する記憶手段と、を有し、前記複数の処理手段は、それぞれ、前記記憶手段に記憶された全領域分の欠陥画素の情報を用いて、前記撮像素子から出力される各フレームの画像を補正することを特徴とする。
本発明によれば、全画素に対して欠陥画素検出処理を行う場合に、処理に要する時間を短縮することができる。
以下、添付図面を参照して本発明を実施するための形態を詳細に説明する。
<第1の実施形態>
図1は、本発明の実施形態における撮像装置の概略構成を示すブロック図である。図1において、撮像素子100はCMOSイメージセンサであり、ベイヤー配列のカラーフィルタに覆われた複数の画素を有する。撮像素子100の画素のうち、いくつかの画素は、デバイス製造過程におけるバラつきや、経年劣化などの影響を受け、出力が所望の値にならない欠陥画素となる。
図1は、本発明の実施形態における撮像装置の概略構成を示すブロック図である。図1において、撮像素子100はCMOSイメージセンサであり、ベイヤー配列のカラーフィルタに覆われた複数の画素を有する。撮像素子100の画素のうち、いくつかの画素は、デバイス製造過程におけるバラつきや、経年劣化などの影響を受け、出力が所望の値にならない欠陥画素となる。
フレーム分離回路101は、撮像素子100からの映像信号を、奇数フレームと偶数フレームに分離し、後段の回路へ出力する。奇数フレームの映像信号は後述する第1の映像信号処理回路102へ、偶数フレームの映像信号は第2の映像信号処理回路103へ出力する。後段の映像信号処理回路が処理できる映像データ量に限りがある場合に、フレームを分離することで、処理負荷を軽減し、高速なフレームレートの映像信号処理を可能とする。
第1の映像信号処理回路102はフレーム分離回路101からの映像信号を処理し、フレーム合成回路104へ処理した映像信号を出力する。第2の映像信号処理回路103はフレーム分離回路101からの映像信号を処理し、フレーム合成回路104へ処理した映像信号を出力する。第1の映像信号処理回路102と第2の映像信号処理回路103は、内部データを共有するための通信ポートを有する。第1の映像信号処理回路102及び第2の映像信号処理回路103の内部構成に関しては、後述する。
フレーム合成回路104は、第1の映像信号処理回路102からの奇数フレームの映像信号と、第2の映像信号処理回路103からの偶数フレームの映像信号を合成し、1つの映像信号を生成して、出力する。
このように、2系統の第1の映像信号処理回路102及び第2の映像信号処理回路103により映像信号を処理することで、撮像素子100の画素数が多い場合であっても、撮像素子100から出力される映像信号を高速に処理することができる。
図2は、第1の映像信号処理回路102及び第2の映像信号処理回路103の内部構成を示す図である。第1の映像信号処理回路102と第2の映像信号処理回路103は同様の構成を有するので、図2を用いてまとめて説明し、ここでは第1、第2を省略して、単に「映像信号処理回路」と呼ぶ。
図2において、欠陥画素マーク付加回路201は、フレーム分離回路101から入力された映像信号のうち、補正するアドレスの画素に対して欠陥画素マークを付加する回路である。なお、このアドレスは、後述する処理により第1の欠陥画素検出回路203で検出され、RAM206に記憶された欠陥画素データを読み込むことで取得する。画像処理回路202は、画像のオフセットバラつきやゲインバラつきの補正などを行う。
第2の欠陥画素検出回路204は、入力された画像データに対して、後述する第2の欠陥画素検出方法により欠陥画素を検出し、そのアドレスや特性データ等の欠陥画素データを後段の欠陥画素補正回路205に送る。第2の欠陥画素検出回路204で欠陥画素を検出する際は、後述する第1の欠陥画素検出回路203のように特定の環境下で行うのではなく、撮像素子100を露光して、通常の撮影で得られた画像1枚1枚に対して行う。
欠陥画素補正回路205は、欠陥画素マーク付加回路201で付加された欠陥画素マークのある画素、及び第2の欠陥画素検出回路204で検出された画素の画像データに対して、周囲の画素の画像データを用いて補正を行う。ただし、周囲の画素に欠陥画素が含まれている場合には、それ以外の画素を用いて補正する。なお、欠陥画素の補正方法については、公知の方法を利用することが可能であるため、ここでは詳細説明を省略する。外部出力回路209は、欠陥画素補正回路205で欠陥画素の補正が行われた画像に対して必要な演算を行った後、後段のフレーム合成回路104へ出力する。
一方、第1の欠陥画素検出回路203は、入力された画像データに対して、後述する第1の欠陥画素検出方法により欠陥画素を検出し、そのアドレスや特性データを含む欠陥画素データをRAM206に記憶する。第1の欠陥画素検出回路203で欠陥画素の検出を行う際は、レンズを遮光してゲインを上げる、あるいは、均一な輝度レベルの照明光を照射するなど、特定の環境下で撮影及び信号処理を行い、欠陥画素を特定し易くしておく。なお、第1の欠陥画素検出回路203で欠陥画素を検出する場合は、欠陥画素マーク付加回路201での欠陥画素マークの付加や、第2の欠陥画素検出回路204での欠陥画素検出や、欠陥画素補正回路205での欠陥画素の補正は行わなくてよい。行った場合には、先に検出されている欠陥画素以外の欠陥画素を検出することができ、行わない場合には、先に検出されている欠陥画素を含めて、現在発生している欠陥画素を検出することができ、いずれにするかは選択可能とする。また、第1の欠陥画素検出回路203による欠陥画素の検出は、例えば、不図示の操作部を介してユーザにより指示された場合や、予め決められた使用時間が経過する毎等に自動的に指示された場合等に行われる。
RAM206は、第1の欠陥画素検出回路203で得られた欠陥画素データを記憶する。ROM207は、RAM206に置かれた欠陥画素データを複製して記憶する。CPU208は、RAM206のデータを演算したり、その他の回路を制御したりする。データ送受信回路210は、RAM206に記憶されたデータを、第1の映像信号処理回路102と第2の映像信号処理回路103間で送受信するための回路である。
図3は、撮像素子100の画素構成の一例を示す図である。撮像素子100はベイヤー配列のカラーフィルタを有する画素で構成されており、カラーフィルタはR、G、Bの3種類を用いている。図3では、G画素に関して、R画素と同じ行のカラーフィルタをGr、B画素と同じ行のカラーフィルタをGbと表記しているが、カラーフィルタとしては同じ特性を有する。また、図3は一部の画素(4x4画素)のみを示しているが、実際には同様の配列で、例えば4096x2160画素を有する。
次に、図4を用いて、第1の欠陥画素検出回路203で行われる第1の欠陥画素検出方法について説明する。図4(a)において、R22は欠陥画素検出の対象となる注目画素、R11、R12、R13、R21、R23、R31、R32、R33は注目画素に隣接する同色の画素を示している。第1の欠陥画素検出回路203は、欠陥画素検出時に、この同色の3x3画素を参照する。ここではR画素を例に挙げるが、Gr、Gb、Bに関しても同様の方法で検出を行う。
図4(b)は、横軸に画素を特定する情報、縦軸に画素のレベルの一例を表した図である。また、図4(b)の棒グラフの上部に表示した数値は、3x3画素中でその画素のレベルが何番目に大きいかを示した数値である。第1の欠陥画素検出回路203では、注目画素であるR22のレベルを取得する。次に、9画素のうち、例えば、メディアン値等の中間のレベルを持つ画素(この例では、R11)を選択し、そのレベルを取得する。なお、以下、取得したレベルをメディアン値として説明する。上述したように、第1の欠陥画素検出回路203で欠陥画素の検出を行う際は、注目画素R22が欠陥画素でない場合には、メディアン値との差分が小さくなることが予測される。そこで、注目画素のレベルとメディアン値との差分(検出レベル)と、欠陥画素を判定するための閾値とを比較し、検出レベルの方が閾値よりも大きい場合に、欠陥画素と判定する。
図5に、第1の欠陥画素検出回路203で検出した欠陥画素の欠陥画素データのフォーマットを示す。欠陥画素データは(n+m)ビットで1つの欠陥画素を表す。上位nビットは欠陥画素のアドレスデータであり、画像の平面上でどこに欠陥画素があるかを示すものである。アドレスデータは、その絶対アドレスを(H,V)アドレスで表してもよいし、画面左上もしくは直前のデータからの画素数を相対的にカウントした相対アドレスで表してもよい。下位mビットは欠陥画素の特性データであり、欠陥画素の種類や、欠陥画素のレベルを示すものである。
図6は、RAM206に記憶される欠陥画素データを説明するための図である。RAM206は、第1のRAM領域601、第2のRAM領域602、第3のRAM領域603の3つの領域を持つ。第1のRAM領域601には、画像の上部の欠陥画素データを記憶する。第2のRAM領域602には、画像の下部の欠陥画素データを記憶する。第3のRAM領域603は画像の全領域の欠陥画素データを記憶する。
上述したような2系統の第1の映像信号処理回路102及び第2の映像信号処理回路103でそれぞれ欠陥画素の検出を行った場合、共通の欠陥画素データを得ることができない。また、一方の第1の欠陥画素検出回路203で欠陥画素の検出を行った場合、得られた欠陥画素データをもう一方の回路へ転送する時間が必要となり、欠陥画素の検出に係る時間に加えて、さらに時間がかかってしまう。そこで、本第1の実施形態においては、第1の映像信号処理回路102及び第2の映像信号処理回路103において、画像の互いに異なる領域の映像信号に対して欠陥画素の検出を行って、得られたデータを他の映像信号処理回路に転送する。
図7は第1の映像信号処理回路102と第2の映像信号処理回路103が、欠陥画素検出の対象とする領域を示している。第1の映像信号処理回路102では、第1の欠陥画素検出回路203を用いて、上下に二分された画像の上部領域に対して欠陥画素の検出を行う。第2の映像信号処理回路103では、第1の欠陥画素検出回路203を用いて、画像の下部領域に対して欠陥画素の検出を行う。なお、第1の映像信号処理回路102で検出する領域と、第2の映像信号処理回路103で検出する領域の大きさ(ライン数)は同等である。
図8(a)は、第1の映像信号処理回路102の第1の欠陥画素検出回路203により行われる欠陥画素検出処理のフローチャートである。S101では、欠陥画素の検出領域を画像上部に設定する。次に、S102において、第1の欠陥画素検出回路203は、図4を参照して上述した処理を、S101で設定した検出領域内の各画素について順次行うことで、欠陥画素の検出を行う。検出された欠陥画素データ(上部)は、RAM206の第1のRAM領域601に記憶する。
S103では、S102で検出した欠陥画素データ(上部)をデータ送受信回路210を用いて第2の映像信号処理回路103へ送信する。S104では、第2の映像信号処理回路103で検出された欠陥画素データ(下部)を受信したかどうかを判定する。受信していない場合は、S105へ進み、所定の時間が経過するのを待って、再度S104へ進む。S104で、欠陥画素データ(下部)を受信したと判断された場合は、S106へ進む。
S106では、欠陥画素データ(上部)と欠陥画素データ(下部)をマージする。受信された欠陥画素データ(下部)は、データ送受信回路210を介して、RAM206の第2のRAM領域602に記憶され、S102で検出した欠陥画素データ(上部)とマージすることで画像の全領域分の欠陥画素データ(全領域)が生成される。生成した欠陥画素データ(全領域)はRAM206の第3のRAM領域603に記憶される。
S107では、S106で生成した欠陥画素データ(全領域)を用いて、第1の映像信号処理回路102での欠陥画素補正を有効にする。
図8(b)は、第2の映像信号処理回路103の第1の欠陥画素検出回路203により行われる欠陥画素検出処理のフローチャートである。S201では、欠陥画素の検出領域を画像下部に設定する。次に、S202において、第1の欠陥画素検出回路203は、図4を参照して上述した処理を、S201で設定した検出領域内の各画素について順次行うことで、欠陥画素の検出を行う。検出された欠陥画素データ(下部)は、RAM206の第2のRAM領域602に記憶する。
S203では、S202で検出した欠陥画素データ(下部)をデータ送受信回路210を用いて第1の映像信号処理回路102へ送信する。S204では、第1の映像信号処理回路102で検出された欠陥画素データ(上部)を受信したかどうかを判定する。受信していない場合は、S205へ進み、所定の時間が経過するのを待って、再度S204へ進む。S204で、欠陥画素データ(上部)を受信したと判断された場合は、S206へ進む。
S206では、欠陥画素データ(上部)と欠陥画素データ(下部)をマージする。受信された欠陥画素データ(上部)は、データ送受信回路210を介して、RAM206の第1のRAM領域601に記憶され、S202で検出した欠陥画素データ(下部)とマージすることで画像の全領域分の欠陥画素データ(全領域)が生成される。生成した欠陥画素データ(全領域)はRAM206の第3のRAM領域603に記憶される。
S207では、S206で生成した欠陥画素データ(全領域)を用いて、第2の映像信号処理回路103での欠陥画素補正を有効にする。
次に、図9を用いて、第1の映像信号処理回路102と第2の映像信号処理回路103で行う欠陥画素検出処理の時間軸上での関係性を説明する。図9の横軸は時間軸で、上側には第1の映像信号処理回路102での欠陥画素検出処理の流れを、下側には第2の映像信号処理回路103での欠陥画素検出処理の流れを示している。
T10で、第1の映像信号処理回路102での欠陥画素検出(図8のS102)を開始し、T11で終了する。また、T11では、第1の映像信号処理回路102から第2の映像信号処理回路103への欠陥画素データ転送(図8のS103)を開始し、T12で、終了する。
次に、T13で、第1の映像信号処理回路102において、欠陥画素データ(上部)と欠陥画素データ(下部)のマージ(図8のS106)を開始し、T14で終了する。そして、T15から、第1の映像信号処理回路102において、欠陥画素データ(全領域)を用いて欠陥画素の補正を開始することができる。
一方、T20において、第2の映像信号処理回路103での欠陥画素検出(図8のS202)を開始し、T21で終了する。また、T21では、第2の映像信号処理回路103から第1の映像信号処理回路102への欠陥画素データ転送(図8のS203)を開始し、T22で終了する。
次に、T23で、第2の映像信号処理回路103において、欠陥画素データ(上部)と欠陥画素データ(下部)のマージ(図8のS206)を開始し、T24で終了する。そして、T25から、第2の映像信号処理回路103において、欠陥画素データ(全領域)を用いて欠陥画素の補正を開始することができる。
図9に示すように、第1の映像信号処理回路102での欠陥画素データのマージ(図8のS106)は、第2の映像信号処理回路103からの欠陥画素データの転送(図8のS203)が終了したタイミングで開始されるため、T13=T22となっている。
また、第2の映像信号処理回路103での欠陥画素データのマージ(図8のS206)は、第1の映像信号処理回路102からの欠陥画素データの転送(図8のS103)が終了したタイミングで開始されるため、T23=T12となっている。
また、図7で示したように、第1の映像信号処理回路102で処理する領域と、第2の映像信号処理回路103で処理する領域は同等であるため、各処理にかかる時間も同等となり、下記の関係が成り立つ。
T11−T10=T21−T20
T12−T11=T22−T21
T14−T13=T24−T23
T11−T10=T21−T20
T12−T11=T22−T21
T14−T13=T24−T23
ここで、各処理をVD基準で考え、各回路で検出にかかる時間(T11−T10)を2VD、転送にかかる時間(T12−T11)を1.5VD、マージにかかる時間(T14−T13)を1.2VDとする。このとき、欠陥画素補正が開始可能となるタイミング(T15)は、T10で処理を開始してから、第1の映像信号処理回路102では6VD後、第2の映像信号処理回路103では5.5VD後となる。フレーム数で言うと、12フレーム目から補正が可能となる。
一方、全領域から欠陥画素を1つの回路で検出し、その後データ転送する、従来の手法で同等の処理を行う場合、まず検出にかかる時間が倍の4VD、転送にかかる時間も倍の3VDとなる。従って、2つの回路で共に欠陥画素補正が開始可能となるまでに、7VDかかることになる。フレーム数で言うと、15フレーム目からしか補正できない。
上記の通り本第1の実施形態によれば、領域を分割して複数の回路で欠陥画素の検出を行う手法を用いることで、従来よりも処理時間を短縮することが可能となる。
なお、図9で示した各処理の時間は一例を示しただけであり、処理にかかる時間はこの例で示したものに限らない。欠陥画素の検出にかかる時間が長くなればなるほど、その処理を分割したときの時間短縮効果は大きくなる。
また、第1の実施形態では、2つの回路で処理を分割したが、2つ以上の複数の回路を用いて、処理を分割してもよい。そうすることで、さらに処理時間を短縮することができる。
また、第1の実施形態では、検出領域を上下に2分割したが、分割方法はこの限りではない。撮像素子100からの画素データの読み出し方法や、欠陥画素データの格納順序に合わせて適切な分割の方法を用いるとよい。本実施形態では、撮像素子100の画素を左上から水平方向に読み出しを行っていき、欠陥画素データも同様の順番で、RAM206に記憶させることを想定し、上下に分割する方法を例に説明を行った。こうすることで、上部のみの欠陥画素データと、下部のみの欠陥画素データの2つをマージする際、データの並び替えなどが発生しないため、マージの処理が簡単になり、処理時間を短縮することができる。
<第2の実施形態>
以下、第2の実施形態について、図10、図11を用いて説明する。なお、撮像装置の構成及び欠陥画素の検出方法等は、上述した第1の実施形態と同様であるため、説明を省略する。
以下、第2の実施形態について、図10、図11を用いて説明する。なお、撮像装置の構成及び欠陥画素の検出方法等は、上述した第1の実施形態と同様であるため、説明を省略する。
図10は第1の映像信号処理回路102と第2の映像信号処理回路103で、欠陥画素検出の対象となる領域を示している。第1の映像信号処理回路102では、第1の欠陥画素検出回路203を用いて、画像の上部領域に対し、欠陥画素検出を行う。第2の映像信号処理回路103では、第1の欠陥画素検出回路203を用いて、画像の下部領域に対し、欠陥画素検出を行う。第2の実施形態においては、第1の映像信号処理回路102で検出する領域を、第2の映像信号処理回路103で検出する領域よりも大きく設定しているところが、上述した第1の実施形態と異なる。
図11を用いて、第1の映像信号処理回路102と第2の映像信号処理回路103で行う欠陥画素検出処理の時間軸での関係性を説明する。図11の横軸は時間軸で、上側には第1の映像信号処理回路102での欠陥画素検出処理の流れを、下側には第2の映像信号処理回路103での欠陥画素検出処理の流れを示している。
T10’で、第1の映像信号処理回路102での欠陥画素検出(図8のS102)の開始し、T11’で終了する。また、T11’では、第1の映像信号処理回路102から第2の映像信号処理回路103への欠陥画素データ転送(図8のS103)を開始し、T12’で終了する。
次に、T13’で、第1の映像信号処理回路102において、欠陥画素データ(上部)と欠陥画素データ(下部)のマージ(図8のS106)を開始し、T14’で終了する。そして、T15’から、第1の映像信号処理回路102において、欠陥画素データ(全領域)を用いて欠陥画素の補正を開始する。
一方、T20’において、第2の映像信号処理回路103での欠陥画素検出(図8のS202)を開始し、T21’で終了する。また、T21’では、第2の映像信号処理回路103から第1の映像信号処理回路102への欠陥画素データ転送(図8のS203)を開始し、T22’で終了する。
次に、T23’で、第2の映像信号処理回路103において、欠陥画素データ(上部)と欠陥画素データ(下部)のマージ(図8のS206)を開始し、T24’で終了する。そして、T25’から、第2の映像信号処理回路103において、欠陥画素データ(全領域)を用いて欠陥画素の補正を開始する。
図11に示すように、第1の映像信号処理回路102での欠陥画素データのマージ(図8のS106)は、第2の映像信号処理回路103からの欠陥画素データの転送(図8のS203)が終了したタイミングで開始され、T13’=T22’となっている。
また、第2の映像信号処理回路103での欠陥画素データのマージ(図8のS206)は、第1の映像信号処理回路102からの欠陥画素データの転送(図8のS103)が終了したタイミングで開始されるため、T23’=T12’となっている。
また、図10で示したように、第1の映像信号処理回路102で処理する領域は、第2の映像信号処理回路103で処理する領域よりも大きいため、検出と転送にかかる時間は第1の映像信号処理回路102の方が長くなり、下記の関係が成り立つ。
T11’−T10’>T21’−T20’
T12’−T11’>T22’−T21’
T14’−T13’=T24’−T23’
T11’−T10’>T21’−T20’
T12’−T11’>T22’−T21’
T14’−T13’=T24’−T23’
ここで、第1の映像信号処理回路102で検出にかかる時間(T11’−T10’)を2.2VD、転送にかかる時間(T12’−T11’)を1.7VD、マージにかかる時間(T14’−T13’)を1.2VDとする。次に、第2の映像信号処理回路103で検出にかかる時間(T21’−T20’)を1.8VD、転送にかかる時間(T22’−T21’)を1.3VD、マージにかかる時間(T24’−T23’)を1.2VDとする。このとき、欠陥画素補正が開始可能となるタイミング(T15’)は、処理を開始(T10’)してから、第1の映像信号処理回路102では5VD後、第2の映像信号処理回路103では5.5VD後となる。フレーム数で言うと、11フレーム目から補正が可能となる。
以上のように、各回路で検出する領域を、その処理タイミングに合わせて適切な割合で、分割して欠陥画素検出を行うことで、システム全体としての欠陥画素検出時間を短縮することが可能となる。
図11で示した各処理の時間は一例を示しただけであり、処理にかかる時間はこの例で示したものに限らない。
また、本第2の実施形態では、2つの回路で処理を分割したが、2つ以上の複数の回路を用いて、処理を分割してもよい。2つ以上の複数の回路を用いた場合でも、各回路の遅延量を考慮し、検出領域を適切に分割することで、従来よりも処理時間を短縮することが可能となる。
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の第1及び第2の実施形態の一部を適宜組み合わせてもよい。
また、本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
100:撮像素子、101:フレーム分離回路、102:第1の映像信号処理回路103:第2の映像信号処理回路、104:フレーム合成回路、201:欠陥画素マーク付加回路、202:画像処理回路、203:第1の欠陥画素検出回路、204:第2の欠陥画素検出回路、205:欠陥画素補正回路、206:RAM、207:ROM、208:CPU、209:外部出力回路、210:データ送受信回路
Claims (9)
- 複数の画素を有する撮像素子と、
前記撮像素子から出力される異なるフレームの画像をそれぞれ補正する複数の処理手段とを有し、該複数の処理手段はそれぞれ、
前記複数の画素の領域のうち、他の処理手段とは異なる一部の領域に対して、欠陥画素の検出を行う第1の検出手段と、
前記第1の検出手段により検出した欠陥画素の情報と、前記他の処理手段により得られた欠陥画素の情報とを合わせて、全領域分の欠陥画素の情報を記憶する記憶手段と、を有し、
前記複数の処理手段は、それぞれ、前記記憶手段に記憶された全領域分の欠陥画素の情報を用いて、前記撮像素子から出力される各フレームの画像を補正することを特徴とする撮像装置。 - 前記第1の検出手段は、前記撮像素子を遮光して得られた画像、あるいは、前記撮像素子に均一な輝度レベルの照明光を照射して得られた画像を用いて欠陥画素の検出を行うことを特徴とする請求項1に記載の撮像装置。
- 前記複数の処理手段は、第1の処理手段と第2の処理手段とから成り、前記第1の処理手段は、前記複数の画素の領域を上下に二分した上部領域に対して欠陥画素の検出を行い、前記第2の処理手段は、下部領域に対して欠陥画素の検出を行うことを特徴とする請求項1または2に記載の撮像装置。
- 前記上部領域と前記下部領域は同じ大きさであることを特徴とする請求項3に記載の撮像装置。
- 前記上部領域と前記下部領域は、各回路により行われる処理の遅延量に応じて、異なる大きさに分けられていることを特徴とする請求項3に記載の撮像装置。
- 前記複数の処理手段は、それぞれ、前記第1の検出手段と異なる方法により欠陥画素を検出する第2の検出手段を更に有し、
前記第2の検出手段により検出された欠陥画素の情報を更に用いて、前記撮像素子から出力される各フレームの画像を補正することを特徴とする請求項1乃至5のいずれか1項に記載の撮像装置。 - 複数の画素を有する撮像素子から出力される異なるフレームの画像をそれぞれ補正する複数の処理手段を有する撮像装置の制御方法であって、
各処理手段の第1の検出手段が、前記複数の画素の領域のうち、他の処理手段とは異なる一部の領域に対して、欠陥画素の検出を行う検出工程と、
各処理手段の記憶手段が、前記第1の検出工程で検出した欠陥画素の情報と、前記他の処理手段により得られた欠陥画素の情報とを合わせて、全領域分の欠陥画素の情報を記憶する記憶工程と、
前記複数の処理手段が、それぞれ、前記記憶手段に記憶された全領域分の欠陥画素の情報を用いて、前記撮像素子から出力される各フレームの画像を補正する補正工程と
を有することを特徴とする制御方法。 - 撮像装置が備えるコンピュータに、請求項1乃至6に記載の複数の処理手段として機能させるためのプログラム。
- 請求項8に記載のプログラムを記憶したコンピュータが読み取り可能な記憶媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015178877A JP2017055309A (ja) | 2015-09-10 | 2015-09-10 | 撮像装置及びその制御方法 |
US15/260,948 US9918028B2 (en) | 2015-09-10 | 2016-09-09 | Image capturing apparatus comprising a plurality of processing circuits for correcting defective pixel by using information of defective pixel detected in different frames and control method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015178877A JP2017055309A (ja) | 2015-09-10 | 2015-09-10 | 撮像装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017055309A true JP2017055309A (ja) | 2017-03-16 |
Family
ID=58237505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015178877A Pending JP2017055309A (ja) | 2015-09-10 | 2015-09-10 | 撮像装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9918028B2 (ja) |
JP (1) | JP2017055309A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI753410B (zh) * | 2020-04-24 | 2022-01-21 | 晶相光電股份有限公司 | 影像感測系統以及缺陷感光元件偵測以及修正方法 |
US11823417B2 (en) * | 2020-07-16 | 2023-11-21 | Samsung Electronics Co., Ltd. | Camera module, image processing system and image compression method |
Family Cites Families (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3153949B2 (ja) | 1993-08-11 | 2001-04-09 | ソニー株式会社 | 固体撮像素子の欠陥画素の自動検出装置、固体撮像素子の欠陥画素の自動検出方法及び自動欠陥補正装置並びにカメラ |
US6002433A (en) | 1995-08-29 | 1999-12-14 | Sanyo Electric Co., Ltd. | Defective pixel detecting circuit of a solid state image pick-up device capable of detecting defective pixels with low power consumption and high precision, and image pick-up device having such detecting circuit |
TW343308B (en) * | 1996-10-04 | 1998-10-21 | Adoban Tesuto Kk | Image processing method |
JP3785520B2 (ja) * | 1997-03-19 | 2006-06-14 | コニカミノルタホールディングス株式会社 | 電子カメラ |
JP4115574B2 (ja) | 1998-02-02 | 2008-07-09 | オリンパス株式会社 | 撮像装置 |
JP3825935B2 (ja) * | 1999-04-08 | 2006-09-27 | キヤノン株式会社 | 画像処理装置及び画像処理方法及び記録媒体及び画像処理システム |
US6819358B1 (en) | 1999-04-26 | 2004-11-16 | Microsoft Corporation | Error calibration for digital image sensors and apparatus using the same |
JP3773773B2 (ja) * | 1999-10-27 | 2006-05-10 | 三洋電機株式会社 | 画像信号処理装置及び画素欠陥の検出方法 |
US6724945B1 (en) | 2000-05-24 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Correcting defect pixels in a digital image |
JP2003078821A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Kokusai Electric Inc | 撮像装置 |
US7015961B2 (en) | 2002-08-16 | 2006-03-21 | Ramakrishna Kakarala | Digital image system and method for combining demosaicing and bad pixel correction |
TWI220360B (en) | 2003-04-23 | 2004-08-11 | Pixart Imaging Inc | Defect compensating method and device of color image |
JP3991011B2 (ja) * | 2003-06-20 | 2007-10-17 | キヤノン株式会社 | 画像信号処理装置 |
JP3951993B2 (ja) * | 2003-09-11 | 2007-08-01 | カシオ計算機株式会社 | 撮像装置及びこの撮像装置に用いられるカラーデータ計測方法 |
US7542082B2 (en) * | 2004-03-30 | 2009-06-02 | Canon Kabushiki Kaisha | Method and apparatus for correcting a defective pixel |
US7796169B2 (en) * | 2004-04-20 | 2010-09-14 | Canon Kabushiki Kaisha | Image processing apparatus for correcting captured image |
US8045029B2 (en) * | 2004-04-26 | 2011-10-25 | Intellectual Ventures Ii Llc | CMOS image sensor for high speed signal processing |
JP2005354278A (ja) | 2004-06-09 | 2005-12-22 | Seiko Epson Corp | 撮像手段の撮像した画像の画像データを処理する画像データ処理 |
JP4359543B2 (ja) * | 2004-08-23 | 2009-11-04 | 富士フイルム株式会社 | 撮像装置 |
JP4709514B2 (ja) * | 2004-09-16 | 2011-06-22 | オリンパス株式会社 | カプセル型内視鏡システム |
US7812867B2 (en) * | 2004-10-29 | 2010-10-12 | Canon Kabushiki Kaisha | Image processing apparatus adapted to correct image signal |
KR100699834B1 (ko) * | 2005-02-07 | 2007-03-27 | 삼성전자주식회사 | 베이어 패턴의 디지털 컬러 영상 신호를 처리하는 방법 및장치 |
US8089537B2 (en) | 2005-08-23 | 2012-01-03 | Nikon Corporation | Image processing system and image processing program for defective pixel correction |
JP4600301B2 (ja) * | 2006-01-16 | 2010-12-15 | ソニー株式会社 | 色差信号の補正方法とこれを用いた色差信号処理回路及びカメラシステム |
US7649555B2 (en) | 2006-10-02 | 2010-01-19 | Mtekvision Co., Ltd. | Apparatus for processing dead pixel |
JP4305777B2 (ja) * | 2006-11-20 | 2009-07-29 | ソニー株式会社 | 画像処理装置、画像処理方法、及びプログラム |
JP5089210B2 (ja) * | 2007-03-22 | 2012-12-05 | 富士フイルム株式会社 | 撮像素子画像処理方法 |
JP4686496B2 (ja) | 2007-03-30 | 2011-05-25 | 株式会社東芝 | 撮像装置 |
US20080273102A1 (en) | 2007-05-01 | 2008-11-06 | Hoya Corporation | Detection device for defective pixel in photographic device |
US8072513B2 (en) | 2007-05-02 | 2011-12-06 | Canon Kabushiki Kaisha | Image capturing system, signal processing circuit, and signal processing method |
JP5084366B2 (ja) | 2007-06-21 | 2012-11-28 | キヤノン株式会社 | 撮像装置及び撮像装置の制御方法 |
JP5110289B2 (ja) | 2008-03-24 | 2012-12-26 | 株式会社メガチップス | ノイズ低減装置およびデジタルカメラ |
JP2009267593A (ja) | 2008-04-23 | 2009-11-12 | Sony Corp | 撮像装置、欠陥画素検出方法および欠陥画素検出プログラム |
US9019411B2 (en) * | 2008-05-01 | 2015-04-28 | Alexander Krymski | Image sensors and methods with pipelined readout |
JP5311916B2 (ja) | 2008-07-31 | 2013-10-09 | 株式会社エルモ社 | 撮像装置 |
JP5311945B2 (ja) * | 2008-09-16 | 2013-10-09 | キヤノン株式会社 | 撮像装置および欠陥画素検出方法 |
KR20100037339A (ko) | 2008-10-01 | 2010-04-09 | 삼성전자주식회사 | 불량화소 보정 장치 및 방법 |
US8310570B1 (en) | 2008-10-08 | 2012-11-13 | Marvell International Ltd. | Repairing defective pixels |
JP5393245B2 (ja) * | 2009-05-12 | 2014-01-22 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、x線画像撮影装置およびx線画像撮影装置の制御方法 |
JP5379601B2 (ja) * | 2009-08-07 | 2013-12-25 | キヤノン株式会社 | 欠陥画素データ補正装置、撮像装置及び欠陥画素データ補正方法 |
CN102550017B (zh) | 2009-10-05 | 2014-12-10 | 佳能株式会社 | 摄像设备及其缺陷像素校正方法 |
US8259198B2 (en) | 2009-10-20 | 2012-09-04 | Apple Inc. | System and method for detecting and correcting defective pixels in an image sensor |
JP2011097542A (ja) | 2009-11-02 | 2011-05-12 | Sony Corp | 画素欠陥検出補正装置、撮像装置、画像欠陥検出補正方法、およびプログラム |
JP5120441B2 (ja) | 2009-11-26 | 2013-01-16 | 株式会社ニコン | 画像処理装置 |
JP5697353B2 (ja) | 2010-03-26 | 2015-04-08 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法及びプログラム |
JP5541718B2 (ja) | 2010-08-19 | 2014-07-09 | キヤノン株式会社 | 撮像装置及びその欠陥画素検出方法 |
JP5656561B2 (ja) * | 2010-10-28 | 2015-01-21 | キヤノン株式会社 | 画像処理装置、その制御方法、および制御プログラム |
JP6046927B2 (ja) * | 2011-08-09 | 2016-12-21 | キヤノン株式会社 | 画像処理装置及びその制御方法 |
US8891866B2 (en) * | 2011-08-31 | 2014-11-18 | Sony Corporation | Image processing apparatus, image processing method, and program |
WO2013046827A1 (ja) | 2011-09-29 | 2013-04-04 | 富士フイルム株式会社 | 画像処理装置、方法、プログラム及び記録媒体並びに撮像装置 |
JP2013168793A (ja) | 2012-02-15 | 2013-08-29 | Toshiba Corp | 画像処理装置 |
JP5900194B2 (ja) | 2012-07-02 | 2016-04-06 | ソニー株式会社 | 信号処理装置、信号処理方法、プログラム、固体撮像素子、および電子機器 |
JP2014022801A (ja) * | 2012-07-13 | 2014-02-03 | Sony Corp | 情報処理装置、情報処理方法、および情報処理プログラム |
CN104620572B (zh) * | 2012-09-19 | 2016-06-29 | 富士胶片株式会社 | 摄像装置及其控制方法 |
JP6238657B2 (ja) * | 2013-09-12 | 2017-11-29 | キヤノン株式会社 | 画像処理装置及びその制御方法 |
JP6180882B2 (ja) | 2013-10-31 | 2017-08-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、信号処理装置、および電子機器 |
US9578267B2 (en) * | 2013-12-23 | 2017-02-21 | Alexander Krymski | Cameras and methods with data processing, memories, and an image sensor with multiple data ports |
JP5970012B2 (ja) | 2014-02-27 | 2016-08-17 | キヤノン株式会社 | 画像処理装置およびその制御方法 |
JP6045523B2 (ja) | 2014-02-27 | 2016-12-14 | キヤノン株式会社 | 画像処理装置およびその制御方法 |
JP6362098B2 (ja) * | 2014-07-07 | 2018-07-25 | キヤノン株式会社 | 画像処理装置、撮像装置、画像処理方法、及びプログラム |
TWI538515B (zh) * | 2014-10-31 | 2016-06-11 | 晶相光電股份有限公司 | 影像感測裝置與缺陷像素檢測與補償方法 |
WO2016072490A1 (ja) * | 2014-11-07 | 2016-05-12 | オリンパス株式会社 | 撮像システム |
CN105096786B (zh) * | 2015-08-19 | 2017-08-29 | 京东方科技集团股份有限公司 | 阵列检测可靠性判断方法、有机发光背板检测方法及装置 |
US10440299B2 (en) * | 2015-09-04 | 2019-10-08 | Apple Inc. | Correcting pixel defects based on defect history in an image processing pipeline |
JP2017055308A (ja) * | 2015-09-10 | 2017-03-16 | キヤノン株式会社 | 撮像装置及びその制御方法 |
TWI558211B (zh) * | 2015-11-19 | 2016-11-11 | 晶相光電股份有限公司 | 影像處理方法與裝置 |
US10003758B2 (en) * | 2016-05-02 | 2018-06-19 | Microsoft Technology Licensing, Llc | Defective pixel value correction for digital raw image frames |
-
2015
- 2015-09-10 JP JP2015178877A patent/JP2017055309A/ja active Pending
-
2016
- 2016-09-09 US US15/260,948 patent/US9918028B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170078600A1 (en) | 2017-03-16 |
US9918028B2 (en) | 2018-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160093032A1 (en) | Method for generating image bokeh effect and image capturing device | |
US9900533B2 (en) | Image processing apparatus and method, and image capturing apparatus | |
US9247168B2 (en) | Imaging device including focusing pixels | |
US9007479B2 (en) | Imaging apparatus and evaluation value generation apparatus | |
JP6014349B2 (ja) | 撮像装置、制御方法、及びプログラム | |
JP2017055309A (ja) | 撮像装置及びその制御方法 | |
US9210395B2 (en) | Image processing device and image processing method | |
US9741086B2 (en) | Image processing apparatus, image processing method, and storage medium storing program | |
JP6473049B2 (ja) | 表示制御装置及び撮像装置 | |
JP2018157371A (ja) | 撮像装置及び欠陥画素の補正方法 | |
US20110122299A1 (en) | Image processing apparatus, image processing method, and camera module | |
JP6701025B2 (ja) | データ処理装置、データ処理方法、プログラム | |
JP2005295302A (ja) | カメラ画像処理装置 | |
US9648232B2 (en) | Image processing apparatus, image capturing apparatus, control method and recording medium | |
US10244179B2 (en) | Image processing apparatus, image capturing apparatus, control method, and recording medium | |
JP6186573B2 (ja) | 画像処理装置及び画像処理方法 | |
JP6318894B2 (ja) | 画像処理装置、画像処理方法及び撮像装置 | |
JP2015216423A (ja) | 撮像装置およびその制御方法ならびにプログラム | |
JP7379217B2 (ja) | 撮像システム | |
US20150235349A1 (en) | Image processing apparatus, image processing method, and computer-readable recording medium | |
JP2012124795A (ja) | 画像処理装置 | |
JP2009159404A (ja) | 画像処理方法、画像処理装置及び画像形成装置 | |
TWI588774B (zh) | Programmable instant image preprocessing device and method | |
JP2017050700A (ja) | 画像処理装置、撮像装置および画像処理プログラム | |
JP2016187149A (ja) | 車載カメラ画像処理装置 |