JP6138406B1 - 撮像装置、内視鏡および内視鏡システム - Google Patents

Abstract

Ｉ／Ｏ端子の数の削減と制御信号の受信との両立を行うことができる撮像装置、内視鏡および内視鏡システムを提供する。撮像装置は、第１チップ２１と、伝送ケーブル３と、伝送ケーブル３の基端側に設けられ、第１チップ２１に負電圧を供給する電源電圧生成部５５と、第１チップ２１と伝送ケーブル３との間に接続され、外部から入力される直流成分と交流成分とを分離し、分離した直流成分を第１チップ２１へ出力する分離部２６と、伝送ケーブル３の基端側に電源電圧生成部５５と並列接続され、パルス信号を生成し、このパルス信号を負電圧に重畳するパルス信号重畳部５６と、伝送ケーブル３に重畳されたパルス信号を検出するパルス信号検出部２７と、パルス信号検出部２７が検出したパルス信号を用いて、第１チップ２１の駆動信号を生成するタイミング生成部２５と、を備える。

Description

本発明は、被写体を撮像して該被写体の画像データを生成する撮像装置、内視鏡および内視鏡システムに関する。

近年、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子では、小型化に伴って、伝送ケーブルを接続するI／Ｏ端子（Input／Output）の接続面積がチップ面積全体に対して、多くの割合を占めるようになり、I／Ｏ端子の数の削減がさらなる小型化の課題となっている。このような状況下において、特許文献１では、撮像素子自身が同期信号を生成する技術が開示されている。この技術により、撮像素子の同期信号を伝送するケーブルを削減し、Ｉ／Ｏ端子の数の削減が可能となる。

特開２００９−１６４７０５号公報

ところで、上述した特許文献１では、撮像素子側で動作タイミングが決定されるため、撮像素子の異常動作時に、外部からリセット動作を行うことができないという問題点があった。

本発明は、上記に鑑みてなされたものであって、Ｉ／Ｏ端子の数の削減と制御信号の受信との両立を行うことができる撮像装置、内視鏡および内視鏡システムを提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る撮像装置は、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成する複数の画素を有する撮像素子と、前記撮像素子に電力を伝送する伝送ケーブルと、前記伝送ケーブルの基端側に設けられ、前記撮像素子に負電圧を供給する負電源と、前記伝送ケーブルの基端側に前記負電源と並列接続され、パルス信号を前記負電圧に重畳するパルス信号重畳部と、前記撮像素子と前記伝送ケーブルとの間に接続され、前記伝送ケーブルから伝送された前記負電圧から直流成分と交流成分とを分離し、該直流成分を前記撮像素子に出力する分離部と、前記伝送ケーブルの先端側であり、前記分離部と前記伝送ケーブルとの間に設けられ、前記伝送ケーブルに重畳された前記パルス信号を検出するパルス信号検出部と、前記パルス信号検出部が検出した前記パルス信号に基づいて、前記撮像素子を駆動するための駆動信号を生成するタイミング生成部と、を備えたことを特徴とする。

また、本発明に係る撮像装置は、上記発明において、前記タイミング生成部は、前記パルス信号検出部が検出した前記パルス信号と外部から入力される基準クロック信号とに基づいて、前記駆動信号として前記撮像素子を駆動するための同期信号を生成する同期信号生成部を有することを特徴とする。

また、本発明に係る撮像装置は、上記発明において、前記タイミング生成部は、前記パルス信号検出部が検出した前記パルス信号と外部から入力される基準クロック信号とに基づいて、前記撮像素子の水平同期信号、垂直同期信号およびシャッター同期信号を生成する信号検出部と、前記信号検出部が生成した前記シャッター同期信号に基づいて、前記駆動信号を生成する駆動信号生成部と、を有することを特徴とする。

また、本発明に係る撮像装置は、上記発明において、前記タイミング生成部は、前記パルス信号検出部が検出した前記パルス信号と外部から入力される基準クロック信号とに基づいて、外部から入力されたシリアルコマンドをデコードするシリアルコマンドデコーダーとデコードした結果とに基づき、前記撮像素子を駆動するための駆動信号を生成する駆動信号生成部と、を有することを特徴とする。

また、本発明に係る撮像装置は、上記発明において、前記画素は、光電変換部と、電荷電圧変換部と、前記光電変換部から前記電荷電圧変換部へ電荷転送する電荷転送部と、前記電荷電圧変換部をリセットする電荷電圧変換部リセット部と、前記電荷電圧変換部によって電圧変換された信号を出力する出力部と、を有し、前記負電源は、前記伝送ケーブルを介して前記電荷転送部および前記電荷電圧変換部リセット部の少なくとも一方に前記負電圧を供給することを特徴とする。

また、本発明に係る内視鏡は、上記発明の撮像装置と、被検体内に挿入可能な挿入部と、前記撮像信号に対して画像処理を施す画像処理装置に対して、着脱自在なコネクタ部と、を備え、前記撮像素子、前記分離部、前記パルス信号検出部および前記タイミング生成部は、前記挿入部の先端側に設けられ、前記負電源および前記パルス信号重畳部は、前記コネクタ部に設けられたことを特徴とする。

また、本発明に係る内視鏡システムは、上記発明の内視鏡と、前記撮像信号に対して画像処理を施す画像処理装置と、を備えたことを特徴とする。

本発明によれば、Ｉ／Ｏ端子の数の削減と制御信号の受信との両立を行うことができるという効果を奏する。

図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。 図２は、本発明の実施の形態１に係る内視鏡システムの要部の機能を示すブロック図である。 図３は、本発明の実施の形態１に係る第１チップの詳細な構成を示すブロック図である。 図４は、本発明の実施の形態１に係る第１チップの構成を示す回路図である。 図５は、本発明の実施の形態１に係る内視鏡システムの基準電圧生成部の構成を示す回路図である。 図６は、本発明の実施の形態１に係るタイミング生成部による水平同期信号の検出時の動作を示すタイミングチャートである。 図７は、本発明の実施の形態１に係るタイミング生成部による垂直同期信号の検出時の動作を示すタイミングチャートである。 図８は、本発明の実施の形態１の変形例に係る内視鏡システムの要部の機能を示すブロック図である。 図９は、本発明の実施の形態２に係る第１チップの構成を示す回路図である。 図１０は、本発明の実施の形態２に係るタイミング生成部によるシャッター同期信号の検出時の動作を示すタイミングチャートである。 図１１は、本発明の実施の形態２に係るタイミング生成部の制御のもと、読み出し部が受光部の各単位画素から撮像信号を読み出すタイミングを模式的に示す図である。 図１２は、本発明の実施の形態３に係る第１チップの構成を示す回路図である。 図１３は、本発明の実施の形態３に係るタイミング生成部によるシャッター同期信号の検出時の動作を示すタイミングチャートである。 図１４は、本発明の実施の形態３に係るタイミング生成部の制御のもと、読み出し部が受光部の各単位画素から撮像信号を読み出すタイミングを模式的に示す図である。 図１５は、本発明の実施の形態４に係る第１チップの構成を示す回路図である。

以下、本発明を実施するための形態（以下、「実施の形態」という）として、撮像素子を被検体に挿入される挿入部の先端に設けた内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本発明が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

（実施の形態１）
〔内視鏡システムの構成〕
図１は、本発明の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６（画像処理装置）と、表示装置７と、光源装置８と、を備える。

内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像して撮像信号（画像データ）をプロセッサ６へ出力する。また、内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端１０１側に、体内画像の撮像を行う撮像部２０（撮像装置）が設けられており、挿入部１００の基端１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が設けられている。撮像部２０が生成した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。

伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２と光源装置８とを接続する。また、伝送ケーブル３は、撮像部２０が生成した撮像信号をコネクタ部５へ伝搬する。伝送ケーブル３は、ケーブルや光ファイバ等を用いて構成される。

コネクタ部５は、内視鏡２、プロセッサ６および光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施すとともに、アナログの撮像信号をデジタルの撮像信号に変換（Ａ／Ｄ変換）してプロセッサ６へ出力する。

プロセッサ６は、コネクタ部５から入力される撮像信号に所定の画像処理を施して表示装置７へ出力する。また、プロセッサ６は、内視鏡システム１全体を統括的に制御する。例えば、プロセッサ６は、光源装置８が出射する照明光を切り替えたり、内視鏡２の撮像モードを切り替えたりする制御を行う。なお、本実施の形態１では、プロセッサ６が画像処理装置として機能する。

表示装置７は、プロセッサ６が画像処理を施した撮像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。表示装置７は、液晶や有機ＥＬ（Electro Luminescence）等の表示パネル等を用いて構成される。

光源装置８は、コネクタ部５および伝送ケーブル３を経由して内視鏡２の挿入部１００の先端１０１側から被写体へ向けて照明光を照射する。光源装置８は、白色光を発する白色ＬＥＤ（Light Emitting Diode）および白色光の波長帯域より狭い波長帯域を有する狭帯域光の特殊光を発するＬＥＤ等を用いて構成される。光源装置８は、プロセッサ６の制御のもと、内視鏡２を介して白色光または狭帯域光を被写体に向けて出射する。

図２は、内視鏡システム１の要部の機能を示すブロック図である。図２を参照して、内視鏡システム１の各部構成の詳細および内視鏡システム１内の電気信号の経路について説明する。

〔内視鏡の構成〕
まず、内視鏡２の構成について説明する。図２に示す内視鏡２は、撮像部２０と、伝送ケーブル３と、コネクタ部５と、を備える。

撮像部２０は、第１チップ２１（撮像素子）と、第２チップ２２と、分離部２６（ＡＣ成分除去部）と、パルス信号検出部２７と、を備える。撮像部２０に供給される電源電圧ＶＤＤとグランドＧＮＤとの間には、電源安定用のコンデンサＣ１が設けられている。

第１チップ２１は、二次元マトリクス状に配置されてなり、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の単位画素２３０が配置されてなる受光部２３と、受光部２３における複数の単位画素２３０の各々で光電変換された撮像信号を読み出す読み出し部２４と、コネクタ部５から入力される基準クロック信号および後述するパルス信号検出部２７から入力されるパルス信号に基づいて、受光部２３を駆動するための受光部駆動信号および読み出し部２４を駆動するための読み出し部駆動信号を含む駆動信号を生成して受光部２３および読み出し部２４へ出力するタイミング生成部２５と、を有する。なお、第１チップ２１のより詳細な構成については後述する。

第２チップ２２は、第１チップ２１における複数の単位画素２３０の各々から出力された撮像信号を増幅して伝送ケーブル３へ出力するバッファ２８を有する。

分離部２６は、第１チップ２１と伝送ケーブル３との間に接続され、伝送ケーブル３から伝送された負電圧から直流成分と交流成分とを分離し、分離した直流成分を第１チップ２１へ出力する。分離部２６は、後述する負電圧が伝送される伝送ケーブル３（信号線）に直列に接続された抵抗２６１（例えば１００Ω）と、後述する電源電圧生成部５５とグランドＧＮＤとの間に接続されたバイパスコンデンサ２６２と、を有し、ＲＣ回路（ローパスフィルタ回路）を形成する。これにより、後述するコネクタ部５から入力された負電圧に重畳された交流成分のパルス信号がカットされて直流成分が単位画素２３０に出力される。

パルス信号検出部２７は、分離部２６と後述するコネクタ部５のパルス信号重畳部５６との間にＡＣ結合によって接続され、負電圧に重畳されたパルス信号（交流成分）を検出し、検出したパルス信号をタイミング生成部２５へ出力する。具体的には、パルス信号検出部２７は、伝送ケーブル３の先端側であり、分離部２６の抵抗２６１の基端側に接続される。パルス信号検出部２７は、負電圧が伝送される伝送ケーブル３（信号線）に接続されたコンデンサ２７１と、一端側がコンデンサ２７１に接続され、他端側がグランドＧＮＤに接続された抵抗２７２と、コンデンサ２７１および抵抗２７２によって抽出されたパルス信号を増幅する増幅アンプ２７３と、を有する。

伝送ケーブル３は、少なくとも、電源電圧生成部５５によって生成された電源電圧を撮像部２０に伝送する信号線、電源電圧生成部５５によって生成された負電圧を撮像部２０に伝送する信号線、パルス信号生成部５４によって生成された基準クロック信号を撮像部２０に伝送する信号線、撮像部２０によって生成された撮像信号をコネクタ部５に伝送する信号線、および撮像部２０にグランドＧＮＤを伝送する信号線の５本を用いて構成される。

コネクタ部５は、アナログ・フロント・エンド部５１（以下、「ＡＦＥ部５１」という）と、Ａ／Ｄ変換部５２と、撮像信号処理部５３と、パルス信号生成部５４と、電源電圧生成部５５と、パルス信号重畳部５６と、を有する。

ＡＦＥ部５１は、撮像部２０から伝搬される撮像信号を受信し、抵抗等の受動素子を用いてインピーダンスマッチングを行った後、コンデンサを用いて交流成分を取り出し、分圧抵抗によって動作点を決定する。その後、ＡＦＥ部５１は、撮像信号（アナログ信号）を増幅してＡ／Ｄ変換部５２へ出力する。

Ａ／Ｄ変換部５２は、ＡＦＥ部５１から入力されたアナログの撮像信号をデジタルの撮像信号に変換して撮像信号処理部５３へ出力する。

撮像信号処理部５３は、例えばＦＰＧＡ（Field Programmable Gate Array）により構成され、Ａ／Ｄ変換部５２から入力されるデジタルの撮像信号に対して、ノイズ除去およびフォーマット変換処理等の処理を行ってプロセッサ６へ出力する。

パルス信号生成部５４は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となるクロック信号（例えば、２７ＭＨｚのクロック信号）に基づいて、撮像部２０の各構成部の動作の基準となる基準クロック信号を生成し、この基準クロック信号を、伝送ケーブル３を介して撮像部２０のタイミング生成部２５へ出力する。また、パルス信号生成部５４は、プロセッサ６から供給され、内視鏡２の各構成部の動作の基準となるクロック信号に基づいて、撮像部２０の駆動信号を生成するためのパルス信号をパルス信号重畳部５６へ出力する。

電源電圧生成部５５は、伝送ケーブル３の基端側に設けられ、プロセッサ６から供給される電源から、第１チップ２１と第２チップ２２を駆動するのに必要な電源電圧ＶＤＤを生成して第１チップ２１および第２チップ２２へ出力する。さらに、電源電圧生成部５５は、プロセッサ６から供給される電源から、第１チップ２１の単位画素２３０を駆動するのに必要な負電圧を生成し、伝送ケーブル３を介して負電圧を第１チップ２１へ出力する。電源電圧生成部５５は、レギュレーターなどを用いて第１チップ２１と第２チップ２２を駆動するのに必要な電源電圧ＶＤＤおよび負電圧を生成する。なお、本実施の形態１では、電源電圧生成部５５が負電源として機能する。

パルス信号重畳部５６は、伝送ケーブル３の基端側に設けられ、パルス信号生成部５４から供給されるパルス信号（例えばプラス側に０．５Ｖ）を増幅し、このパルス信号を、抵抗Ｒ１０を介して負電圧を伝送する伝送ケーブル３に重畳して撮像部２０へ出力する。パルス信号重畳部５６は、パルス信号生成部５４から供給されるパルス信号を増幅する増幅アンプ５６１と、負電圧にパルス信号を重畳するコンデンサ５６２と、を有する。

〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。
プロセッサ６は、内視鏡システム１の全体を統括的に制御する制御装置である。プロセッサ６は、電源部６１と、画像信号処理部６２と、クロック生成部６３と、記録部６４と、入力部６５と、プロセッサ制御部６６と、を備える。

電源部６１は、電源電圧を生成し、この生成した電源電圧をグランド（ＧＮＤ）とともに、コネクタ部５の電源電圧生成部５５へ供給する。

画像信号処理部６２は、撮像信号処理部５３で信号処理が施されたデジタルの撮像信号に対して、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等の画像処理を行って画像信号に変換し、この画像信号を表示装置７へ出力する。

クロック生成部６３は、内視鏡システム１の各構成部の動作の基準となるクロック信号を生成し、このクロック信号をパルス信号生成部５４へ出力する。

記録部６４は、内視鏡システム１に関する各種情報や処理中のデータ等を記録する。記録部６４は、ＦｌａｓｈメモリやＲＡＭ（Random Access Memory）の記録媒体を用いて構成される。

入力部６５は、内視鏡システム１に関する各種操作の入力を受け付ける。例えば、入力部６５は、光源装置８が出射する照明光の種別を切り替える指示信号の入力を受け付ける。入力部６５は、例えば十字スイッチやプッシュボタン等を用いて構成される。

プロセッサ制御部６６は、内視鏡システム１を構成する各部を統括的に制御する。プロセッサ制御部６６は、ＣＰＵ（Central Processing Unit）等を用いて構成される。プロセッサ制御部６６は、入力部６５から入力された指示信号に応じて、光源装置８が出射する照明光を切り替える。

このように撮像部２０を構成することで、電源電圧生成部５５から供給される負電圧は、単位画素２３０の駆動に用いられ、必要とされる電流が少ないため、短時間であれば分離部２６のバイパスコンデンサ２６２からの電圧供給が可能となる。分離部２６は、バイパスコンデンサ２６２と抵抗２６１とを用いて、ＲＣ回路（ローパスフィルタ回路）を形成することによって、パルス信号が単位画素２３０へ十分に低減されて伝送される。さらに、パルス信号検出部２７は、ＡＣ結合により負電圧に重畳されたパルス信号を検出してタイミング生成部２５へ出力する。

〔第１チップの詳細な構成〕
次に、上述した第１チップ２１の詳細な構成について説明する。
図３は、第１チップ２１の詳細な構成を示すブロック図である。図４は、第１チップ２１の構成を示す回路図である。

図３および図４に示すように、第１チップ２１は、受光部２３と、読み出し部２４と、タイミング生成部２５と、出力部３１（アンプ）と、を有する。

タイミング生成部２５は、パルス信号検出部２７から入力されたパルス信号およびコネクタ部５からの基準クロック信号に基づいて、各種駆動信号（φＴ、φＲ、φＶＣＬ、φＨＣＬＲ、φＨＣＬＫおよびφＶＲＳＥＬ等）を生成し、垂直走査部２４１、ノイズ除去部２４３、水平走査部２４５および基準電圧生成部２４６へ出力する。タイミング生成部２５は、同期信号生成部２９と、カウンタ制御部３０と、列カウンタ３２と、行カウンタ３３と、制御信号生成部３４と、を有する。

同期信号生成部２９は、伝送ケーブル３を介してコネクタ部５から基準クロック信号およびコード化されたパルス信号を受信し、コード化されたパルス信号をデコードして、水平同期信号および垂直同期信号を生成し、この生成した水平同期信号および垂直同期信号をカウンタ制御部３０へ出力する。

カウンタ制御部３０は、コネクタ部５から入力される基準クロック信号および同期信号生成部２９から入力される水平同期信号に基づいて、列カウンタ３２にリセット信号を出力する。また、カウンタ制御部３０は、コネクタ部５から入力される基準クロック信号および同期信号生成部２９から入力される垂直同期信号に基づいて、行カウンタ３３にリセット信号を出力する。さらに、カウンタ制御部３０は、列カウンタ３２の列カウンタ値を監視し、所定のカウンタ値に到達したら、行カウンタ３３にカウントアップ信号を出力する。

列カウンタ３２は、コネクタ部５から入力される基準クロック信号に基づいて、所定周期毎に列カウンタ値をカウントアップし、このカウントアップした列カウンタ値を制御信号生成部３４へ出力する。また、列カウンタ３２は、カウンタ制御部３０からリセット信号が入力された場合、列カウンタ値をリセットする。

行カウンタ３３は、コネクタ部５から入力される基準クロック信号およびカウンタ制御部３０から入力されるカウントアップ信号に基づいて、行カウンタ値をカウントアップし、このカウントアップした行カウンタ値を制御信号生成部３４へ出力する。また、行カウンタ３３は、カウンタ制御部３０からリセット信号が入力された場合、行カウンタ値をリセットする。

制御信号生成部３４は、コネクタ部５から入力される基準クロック信号および行カウンタ３３から入力される行カウンタ値に基づいて、受光部駆動信号（例えば、φＴ、φＲ）を生成し、行シフトパルスを付与して垂直走査部２４１に出力する。また、コネクタ部５から入力される基準クロック信号および列カウンタ３２から入力される列カウンタ値に基づいて、読み出し部駆動信号（例えば、φＨＣＬＫ）を生成し、列シフトパルスを付与して水平走査部２４５に出力する。さらに、制御信号生成部３４は、コネクタ部５から入力される基準クロック信号、水平同期信号および垂直同期信号に基づき、駆動信号（φＶＣＬ、φＨＣＬＲ、φＶＲＳＥＬ等）を生成し、それぞれノイズ除去部２４３、水平リセットトランジスタ２５６および基準電圧生成部２４６へ出力する。

垂直走査部２４１は、タイミング生成部２５から供給される駆動信号（φＴ、φＲ）に基づいて、受光部２３の選択された行＜Ｍ＞（Ｍ＝０，１，２，…，ｍ−１，ｍ）に行選択パルスφＴ＜Ｍ＞およびφＲ＜Ｍ＞を印加して、受光部２３の各単位画素２３０を定電流源２４２によって駆動し、撮像信号および画素リセット時のノイズ信号を垂直転送線２３９（第１の転送線）に転送し、ノイズ除去部２４３に出力する。

読み出し部２４は、定電流源２４２と、ノイズ除去部２４３と、水平走査部（列選択部）２４５と、基準電圧生成部２４６と、を有する。

ノイズ除去部２４３は、各単位画素２３０の出力ばらつきと、画素リセット時のノイズ信号とを除去し、各単位画素２３０によって光電変換された撮像信号を出力する。なお、ノイズ除去部２４３の詳細は後述する。

水平走査部２４５は、タイミング生成部２５から供給される駆動信号（φＨＣＬＫ）に基づき、受光部２３の選択された列＜Ｎ＞（Ｎ＝０，１，２，…，ｎ−１，ｎ）に列選択パルスφＨＣＬＫ＜Ｎ＞を印加し、各単位画素２３０で光電変換された撮像信号をノイズ除去部２４３を介して、水平転送線２５８（第２の転送線）に転送し、出力部３１に出力する。

第１チップ２１の受光部２３には、多数の単位画素２３０が二次元マトリクス状に配列される。各単位画素２３０は、光電変換素子２３１（フォトダイオード）と、電荷電圧変換部２３３と、転送トランジスタ２３４（第１の転送部）と、電荷電圧変換部リセット部２３６（トランジスタ）と、画素出力トランジスタ２３７（信号出力部）と、を含む。なお、本明細書では、１または複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷電圧変換部２３３に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには１または複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素２３０には、１つの単位セルが含まれる。

なお、本実施の形態では、画素共有を行わずに、１つの光電変換素子で単位セルを構成しているが、複数の光電変換素子を一組として単位セルを構成するようにしてもよい。この場合、例えば、列方向に隣り合う２つの光電変換素子を一組として単位セルを構成したり、行方向に隣り合う２つの光電変換素子を一組として単位セルを構成したり、行方向および列方向に隣り合う４つの光電変換素子を一組として単位セルを構成したりしてもよい。

光電変換素子２３１は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１は、カソード側がそれぞれ転送トランジスタ２３４の一端側に接続され、アノード側がグランドＧＮＤに接続される。

電荷電圧変換部２３３は、浮遊拡散容量（ＦＤ）からなり、光電変換素子２３１で蓄積された電荷を電圧に変換する。

転送トランジスタ２３４は、光電変換素子２３１から電荷電圧変換部２３３に電荷を転送する。転送トランジスタ２３４のゲートには、駆動パルスφＴが供給される信号線が接続され、一端側が光電変換素子２３１に接続され、他端側が電荷電圧変換部２３３に接続される。転送トランジスタ２３４は、垂直走査部２４１から信号線を介して駆動パルスφＴがＨｉｇｈになると、オン状態となり、光電変換素子２３１から電荷電圧変換部２３３に信号電荷を転送し、Ｌｏｗになると、オフ状態となり、電荷蓄積が行われる。駆動パルスφＴのＨｉｇｈ側電圧は、伝送ケーブル３を介して電源電圧生成部５５から供給される。また、Ｌｏｗ側電圧は、分離部２６でパルス信号が除去された負電圧が供給される。

電荷電圧変換部リセット部２３６は、電荷電圧変換部２３３を所定電位にリセットする。電荷電圧変換部リセット部２３６は、一端側が可変電圧ＶＲに接続され、他端側が電荷電圧変換部２３３に接続される、ゲートには駆動パルスφＲが供給される信号線が接続される。電荷電圧変換部リセット部２３６は、垂直走査部２４１から信号線を介して駆動パルスφＲがＨｉｇｈになると、オン状態となり、電荷電圧変換部２３３に蓄積された信号電荷を放出させ、電荷電圧変換部２３３を所定電位にリセットし、Ｌｏｗになると、オフ状態となり、電荷電圧変換部２３３が電荷蓄積可能な状態となる。駆動パルスφＲのＨｉｇｈ側電圧は、伝送ケーブル３を介して電源電圧生成部５５から供給される。また、Ｌｏｗ側電圧は、分離部２６でパルス信号が除去された負電圧が供給される。

画素出力トランジスタ２３７は、電荷電圧変換部２３３で電圧変換された撮像信号を垂直転送線２３９に出力する。画素出力トランジスタ２３７は、一端側が可変電圧ＶＲに接続され、他端側が垂直転送線２３９に接続され、ゲートには、電荷電圧変換部２３３が接続される。画素出力トランジスタ２３７は、可変電圧ＶＲのレベルと電荷電圧変換部リセット部２３６の組み合わせでオンまたはオフ状態となり、撮像信号を選択的に垂直転送線２３９へ転送する。

本実施の形態１では、可変電圧ＶＲが電源電圧ＶＤＤレベル（例えば、３．３Ｖ）の時に電荷電圧変換部リセット部２３６のゲートに駆動信号φＲが供給されると、画素出力トランジスタ２３７がオン状態となり、この電荷電圧変換部リセット部２３６を含む単位画素が選択される（選択動作）。また、可変電圧ＶＲが非選択用電圧Ｖｆｄ＿Ｌレベル（例えば、１Ｖ）の時に電荷電圧変換部リセット部２３６のゲートに駆動信号φＲが供給されると、画素出力トランジスタ２３７がオフ状態となり、当該電荷電圧変換部リセット部２３６を含む単位画素の選択が解除される（非選択動作）。

定電流源２４２は、一端側が垂直転送線２３９に接続され、他端側がグランドＧＮＤに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ１が印加される。単位画素２３０を定電流源２４２で駆動し、単位画素２３０の出力を垂直転送線２３９へ読み出す。垂直転送線２３９へ読み出された信号は、ノイズ除去部２４３に入力される。

ノイズ除去部２４３は、一端側が垂直転送線２３９に接続されてＡＣ結合された転送容量２５２（ＡＣ結合コンデンサ）と、転送容量２５２の他端側とグランドＧＮＤとの間に接続されたサンプル容量２５１（電荷蓄積用コンデンサ）と、転送容量２５２とサンプル容量２５１との接続ノードに接続されるクランプスイッチ２５３（電位クランプ用トランジスタ）と、を備える。なお、接続ノードは、列選択スイッチ２５４の一端側に接続される。

可変電圧ＶＲが電源電圧ＶＤＤレベルの時に電荷電圧変換部リセット部２３６のゲートに駆動信号φＲが供給されると、垂直転送線２３９にノイズ信号が読み出され、転送容量２５２により伝達される。その後、タイミング生成部２５から駆動信号φＶＣＬがクランプスイッチ２５３のゲートに入力されると、クランプスイッチ２５３を介して（クランプスイッチ２５３をオン状態からオフ状態にすることで）、サンプル容量２５１にノイズ信号レベルがサンプルされる。その後、撮像信号の読み出し時に、再度、ノイズ信号を含む撮像信号（光ノイズ和信号）を転送容量２５２により伝達する。画素リセット後における撮像信号の電圧変化分が伝達されるので、結果として、光ノイズ和信号からノイズ信号を差し引いた撮像信号を取り出すことができる。

水平リセットトランジスタ２５６は、一端側が水平リセット電圧Ｖｃｌｒに接続され、他端側が水平転送線２５８に接続され、ゲートには、タイミング生成部２５から駆動信号φＨＣＬＲが入力される。水平リセットトランジスタ２５６は、タイミング生成部２５から駆動信号φＨＣＬＲが水平リセットトランジスタ２５６のゲートに入力されると、オン状態となり、水平転送線２５８をリセットする。

列選択スイッチ２５４は、一端側が転送容量２５２とサンプル容量２５１との接続ノードを介して転送容量２５２の他端側に接続され、他端側が水平転送線２５８（第２の転送線）に接続され、ゲートには、水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞を供給するための信号線が接続される。列選択スイッチ２５４は、列＜Ｎ＞の列選択スイッチ２５４のゲートに水平走査部２４５から駆動信号φＨＣＬＫ＜Ｎ＞が供給されると、列＜Ｎ＞の列選択スイッチ２５４がオン状態となり、列＜Ｎ＞の垂直転送線２３９の信号（ノイズ除去部２４３でノイズ除去された撮像信号）が水平転送線２５８に転送される。

水平転送線２５８は、列選択スイッチ２５４を介して読み出された信号を出力部３１に転送する。

出力部３１は、ノイズ除去された撮像信号を必要に応じて信号増幅して、第２チップ２２に出力する。

第２チップ２２は、ノイズ除去された撮像信号を、伝送ケーブル３を介して、コネクタ部５に伝送する。

図５は、内視鏡システム１の基準電圧生成部２４６の構成を示す回路図である。基準電圧生成部２４６（定電圧信号生成部）は、２つの抵抗２９１および抵抗２９２からなる抵抗分圧回路と、駆動信号φＶＲＳＥＬで駆動されるマルチプレクサ２９３と、を含む。

マルチプレクサ２９３は、タイミング生成部２５から入力される駆動信号φＶＲＳＥＬに基づいて、電源電圧ＶＤＤと抵抗分圧回路で生成された非選択用電圧Ｖｆｄ＿Ｌとを交互に切り替えて可変電圧ＶＲとして全画素に印加する。

〔タイミング生成部による水平同期信号の検出動作〕
次に、タイミング生成部２５による水平同期信号の検出動作について説明する。図６は、タイミング生成部２５による水平同期信号の検出時の動作を示すタイミングチャートである。図６において、最上段から順に、基準クロック信号、パルス信号、デコードされた水平同期信号、デコードされた垂直同期信号（フレームシンク信号）を示す。

図６に示すように、同期信号生成部２９は、コネクタ部５から基準クロック信号およびパルス信号検出部２７からパルス信号が入力されると、パルス信号検出部２７から入力されたパルス信号をデコードすることによって、水平同期信号を検出し、この検出した水平同期信号をカウンタ制御部３０へ出力する。

続いて、カウンタ制御部３０は、同期信号生成部２９から水平同期信号が入力されると、列カウンタリセット信号を列カウンタ３２へ出力する。

その後、列カウンタ３２は、カウンタ制御部３０から列カウンタリセット信号が入力されると、この列カウンタリセット信号の立ち下がりで列カウント値をリセットする。

続いて、制御信号生成部３４は、列カウンタ値を監視し、基準クロック信号によりインクリメントされたカウンタ値に基づいて、受光部駆動信号および読み出し部駆動信号を生成し、この生成した受光部駆動信号および読み出し部駆動信号を垂直走査部２４１および水平走査部２４５の各々へ出力することによって、１行分の撮像信号を出力部３１より出力させる。

その後、同期信号生成部２９がパルス信号検出部２７から入力されるパルス信号に基づいて、次の水平同期信号をデコードするまで、制御信号生成部３４は、動作を休止する。

〔タイミング生成部による垂直同期信号の検出動作〕
次に、タイミング生成部２５による垂直同期信号の検出動作について説明する。図７は、タイミング生成部２５による垂直同期信号の検出時の動作を示すタイミングチャートである。図７において、最上段から順に、基準クロック信号、パルス信号、デコードされた水平同期信号およびデコードされた垂直同期信号を示す。

図７に示すように、同期信号生成部２９は、コネクタ部５から基準クロック信号およびパルス信号検出部２７からパルス信号が入力されると、パルス信号検出部２７から入力されたパルス信号をデコードすることによって、垂直同期信号を検出し、この検出した垂直同期信号をカウンタ制御部３０へ出力する。

続いて、カウンタ制御部３０は、同期信号生成部２９から垂直同期信号が入力されると、行カウンタリセット信号を行カウンタ３３へ出力する。

その後、行カウンタ３３は、カウンタ制御部３０から行カウンタリセット信号が入力されると、この行カウンタリセット信号の立ち下がりで行カウントをリセットする。

続いて、制御信号生成部３４は、行カウンタ値を監視し、基準クロック信号によりインクリメントされたカウンタ値に基づいて、受光部２３の行を順次選択し、1フレーム分の撮像信号を出力部３１により出力させる。

その後、同期信号生成部２９がパルス信号検出部２７から入力されるパルス信号に基づいて、次の垂直同期信号をデコードするまで、制御信号生成部３４は、動作を休止する。

以上説明した本発明の実施の形態１によれば、パルス信号検出部２７が負電圧を伝送する伝送ケーブル３に重畳されたパルス信号を検出し、この検出結果をタイミング生成部２５に出力するので、Ｉ／Ｏ端子の数の削減と制御信号の受信との両立を行うことができる。

また、本発明の実施の形態１によれば、パルス信号重畳部５６が撮像部２０を駆動するための同期信号を生成するためのパルス信号を負電圧が伝送される伝送ケーブル３に重畳して撮像部２０に出力するので、撮像部２０とコネクタ部５とを接続する伝送ケーブル３の数を削減することができる。

また、本発明の実施の形態１によれば、先端１０１側の撮像部２０に設けた同期信号生成部２９がパルス信号重畳部５６によって重畳されたパルス信号および基準クロック信号に基づいて、水平同期信号および垂直同期信号を生成して垂直走査部２４１および水平走査部２４５へ送信するので、同期信号を生成する伝送ケーブル３の数を削減することができる。

また、本発明の実施の形態１によれば、撮像部２０に異常が生じた場合であっても、パルス信号重畳部５６が負電圧を伝送する伝送ケーブル３を介してパルス信号を送出して、カウンタをリセットすることができるので、通常動作に復帰させることができる。この結果、本発明の実施の形態１によれば、医者等の術者が被検体の施術中に、撮像部２０に異常が発生した場合でも画像が断続的に表示される事態を防止することができる。

また、本発明の実施の形態１によれば、分離部２６、パルス信号検出部２７を第２チップ２２に集積化することによって、撮像部２０をさらに小型化することができる。

（実施の形態１の変形例）
次に、本発明の実施の形態１の変形例について説明する。本実施の形態１の変形例では、負電圧に対して、パルス信号を負側（−側）に重畳する。このため、上述した実施の形態１の撮像部２０の構成のみ異なる。以下においては、本実施の形態１の変形例に係る撮像部の構成について説明する。なお、上述した実施の形態１と同一の構成には同一の符号を付して説明を省略する。

図８は、本発明の実施の形態１の変形例に係る内視鏡システムの要部の機能を示すブロック図である。図８に示す内視鏡システム１ａは、上述した実施の形態１に係る内視鏡システム１の撮像部２０に換えて、撮像部２０ａを備える。

撮像部２０ａは、上述した実施の形態１に係る撮像部２０のパルス信号検出部２７に換えて、パルス信号検出部２７ａを備える。さらに、撮像部２０ａは、電源電圧ＶＤＤとパルス信号検出部２７ａとの間に設けられた抵抗２７４をさらに備える。

以上説明した本発明の実施の形態１の変形例によれば、実施の形態１と同様の効果を有し、伝送ケーブル３の数の削減と制御信号の受信との両立を行うことができる。

（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態２に係る内視鏡システムは、上述した実施の形態１に係る内視鏡システム１の第１チップ２１と構成が異なるうえ、タイミング生成部２５の動作が異なる。以下においては、本実施の形態２に係る内視鏡システムの第１チップの構成を説明後、タイミング生成部の動作を説明する。なお、上述した実施の形態１と同一の構成には同一の符号を付して説明を省略する。

〔第１チップの詳細な構成〕
図９は、本発明の実施の形態２に係る第１チップの構成を示す回路図である。図９に示す第１チップ２１ｂは、上述した実施の形態１に係る第１チップ２１のタイミング生成部２５に換えて、タイミング生成部２５ｂを備える。

タイミング生成部２５ｂは、パルス信号検出部２７から入力されたパルス信号およびコネクタ部５からの基準クロック信号に基づいて、各種駆動信号（φＴ、φＲ、φＶＣＬ、φＨＣＬＲ、φＨＣＬＫおよびφＶＲＳＥＬ等）を生成し、垂直走査部２４１、ノイズ除去部２４３、水平走査部２４５および基準電圧生成部２４６へ出力する。タイミング生成部２５ｂは、上述した実施の形態１に係るタイミング生成部２５の同期信号生成部２９およびカウンタ制御部３０に換えて、信号検出部４１およびカウンタ制御部３０ｂを備える。さらに、タイミング生成部２５ｂは、シャッターカウンタ４２およびシャッター信号生成部４３をさらに備える。

信号検出部４１は、伝送ケーブル３を介してコネクタ部５から基準クロック信号およびコード化されたパルス信号を受信し、コード化されたパルス信号をデコードして、水平同期信号、垂直同期信号およびシャッター同期信号を生成し、この生成した水平同期信号、垂直同期信号およびシャッター同期信号をカウンタ制御部３０ｂへ出力する。

カウンタ制御部３０ｂは、コネクタ部５から入力される基準クロック信号および信号検出部４１から入力される水平同期信号に基づいて、列カウンタ３２にリセット信号を出力する。また、カウンタ制御部３０ｂは、コネクタ部５から入力される基準クロック信号および信号検出部４１から入力される垂直同期信号に基づいて、行カウンタ３３にリセット信号を出力する。さらに、カウンタ制御部３０ｂは、コネクタ部５から入力される基準クロック信号および信号検出部４１から入力されるシャッター同期信号に基づいて、シャッターカウンタ４２へリセット信号を出力する。さらにまた、カウンタ制御部３０ｂは、列カウンタ３２の列カウンタ値を監視し、所定のカウンタ値に到達したら、行カウンタ３３にカウントアップ信号を出力する。

シャッターカウンタ４２は、コネクタ部５から入力される基準クロック信号およびカウンタ制御部３０ｂから入力されるカウントアップ信号に基づいて、シャッターカウンタ値をカウントアップし、このカウントアップしたシャッターカウンタ値をシャッター信号生成部４３へ出力する。また、シャッターカウンタ４２は、カウンタ制御部３０ｂからリセット信号が入力された場合、シャッターカウンタ値をリセットする。

シャッター信号生成部４３は、シャッターカウンタ４２から入力されるシャッターカウンタ値に基づいて、受光部駆動信号（例えば、φＴ、φＲ）を生成して垂直走査部２４１へ出力する。なお、本実施の形態２では、シャッター信号生成部４３が駆動信号を生成する駆動信号生成部として機能する。

〔タイミング生成部によるシャッター同期信号の検出動作〕
次に、タイミング生成部２５ｂによるシャッター同期信号の検出動作について説明する。図１０は、タイミング生成部２５ｂによるシャッター同期信号の検出時の動作を示すタイミングチャートである。図１１は、タイミング生成部２５ｂの制御のもと、読み出し部２４が受光部２３の各単位画素２３０から撮像信号を読み出すタイミングを模式的に示す図である。図１０において、最上段から基準クロック信号、パルス信号およびシャッター同期信号を示す。

図１０に示すように、信号検出部４１は、コネクタ部５から基準クロック信号およびパルス信号検出部２７からパルス信号が入力されると、パルス信号検出部２７から入力されたパルス信号をデコードすることによって、シャッター同期信号を検出する。

続いて、カウンタ制御部３０ｂは、信号検出部４１からシャッター同期信号が入力されると（図１１のシャッター同期信号デコード）、シャッターカウンタリセット信号をシャッターカウンタ４２へ出力する。

その後、シャッターカウンタ４２は、カウンタ制御部３０ｂからシャッターカウンタリセット信号が入力されると、このシャッターカウンタリセット信号の立ち下がりでシャッターカウンタ値をリセットする。

続いて、シャッター信号生成部４３は、シャッターカウンタ値を監視し、基準クロック信号によりインクリメントされたシャッターカウンタ値に基づいて、受光部駆動信号を生成し、この生成した受光部駆動信号を垂直走査部２４１へ出力する。これにより、図９に示す第１チップ２１ｂは、ローリングシャッター動作を行う。この場合において、垂直同期信号が入力されたとき（図１１の垂直同期信号デコード）、上述した実施の形態１に示す行カウンタ３３および列カウンタ３２のリセット動作が行われ、受光部２３からの撮像信号の読み出しが開始されるが（水平同期信号デコード（１回目）→水平同期信号デコード（２回目））、シャッターカウンタ４２は、リセットされない。

以上説明した本発明の実施の形態２によれば、伝送ケーブル３の数の削減と制御信号の受信との両立を行うことができる。

（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態３に係る内視鏡システムは、上述した実施の形態２に係る第１チップ２１ｂと構成が異なるうえ、タイミング生成部２５ｂの動作が異なる。以下においては、本実施の形態３に係る内視鏡システムの第１チップの構成を説明後、タイミング生成部の動作を説明する。なお、上述した実施の形態１と同一の構成には同一の符号を付して説明を省略する。

〔第１チップの詳細な構成〕
図１２は、本発明の実施の形態３に係る第１チップの構成を示す回路図である。図１２に示す第１チップ２１ｃは、上述した実施の形態１に係る第１チップ２１のタイミング生成部２５に換えて、タイミング生成部２５ｃを備える。

タイミング生成部２５ｃは、パルス信号検出部２７から入力されたパルス信号およびコネクタ部５からの基準クロック信号に基づいて、各種駆動信号（φＴ、φＲ、φＶＣＬ、φＨＣＬＲ、φＨＣＬＫおよびφＶＲＳＥＬ等）を生成し、垂直走査部２４１、ノイズ除去部２４３、水平走査部２４５および基準電圧生成部２４６へ出力する。タイミング生成部２５ｃは、上述した実施の形態２に係るタイミング生成部２５ｂからシャッターカウンタ４２を削除した。

シャッター信号生成部４３ｃは、信号検出部４１から入力されるシャッター同期信号に基づいて、受光部駆動信号を生成して垂直走査部２４１に出力することによって、全単位画素２３０の転送ゲートをリセットすることで、グローバルシャッター動作を行う。

〔タイミング生成部によるシャッター同期信号の検出動作〕
次に、タイミング生成部２５ｃによるシャッター同期信号の検出動作について説明する。図１３は、タイミング生成部２５ｃによるシャッター同期信号の検出時の動作を示すタイミングチャートである。図１４は、タイミング生成部２５ｃの制御のもと、読み出し部２４が受光部２３の各単位画素２３０から撮像信号を読み出すタイミングを模式的に示す図である。図１３において、最上段から基準クロック信号、パルス信号およびシャッター同期信号を示す。

図１３に示すように、信号検出部４１は、パルス信号検出部２７から入力されるパルス信号を、コネクタ部５からの基準クロック信号によってサンプリングし、パルス信号をデコードすることによって、シャッター同期信号を検出する。

続いて、シャッター信号生成部４３ｃは、信号検出部４１からシャッター同期信号が入力されると、受光部駆動信号を生成し、この生成した受光部駆動信号を垂直走査部２４１へ出力することによって、全単位画素２３０の転送ゲートをリセットすることで、グローバルシャッター動作を行う（図１４を参照）。

その後、制御信号生成部３４は、信号検出部４１から垂直同期信号がデコードされると、上述した実施の形態１に示す行カウンタ３３および列カウンタ３２のリセット動作が行われ、受光部２３からの撮像信号の読み出しが開始される。

以上説明した本発明の実施の形態３によれば、伝送ケーブル３の数の削減と制御信号の受信との両立を行うことができる。

（実施の形態４）
次に、本発明の実施の形態４について説明する。本実施の形態４に係る内視鏡システムは、上述した実施の形態１に係る第１チップ２１と構成が異なる。具体的には、負電圧に重畳するパルス信号を拡張し、任意の制御を行うシリアルコマンドによって受光部２３を駆動させる。以下においては、本実施の形態４に係るタイミング生成部の構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して説明を省略する。

〔第１チップの詳細な構成〕
図１５は、本発明の実施の形態４に係る第１チップの構成を示す回路図である。図１５に示す第１チップ２１ｄは、上述した実施の形態１に係る第１チップ２１のタイミング生成部２５に換えて、タイミング生成部２５ｄを備える。

タイミング生成部２５ｄは、パルス信号検出部２７から入力されたパルス信号およびコネクタ部５からの基準クロック信号に基づいて、各種駆動信号（φＴ、φＲ、φＶＣＬ、φＨＣＬＲ、φＨＣＬＫおよびφＶＲＳＥＬ等）を生成し、垂直走査部２４１、ノイズ除去部２４３、水平走査部２４５および基準電圧生成部２４６へ出力する。タイミング生成部２５ｄは、信号検出部４１ｄと、制御信号生成部３４と、を有する。

信号検出部４１ｄは、パルス信号検出部２７から入力されるパルス信号（シリアルコマンド）をデコードして動作モード設定信号を制御信号生成部３４へ出力する。

制御信号生成部３４は、信号検出部４１ｄから送られてきた動作モード設定信号に従い、各種駆動信号を生成し第１チップ２１ｄを駆動する。

以上説明した本発明の実施の形態４によれば、伝送ケーブル３の数の削減と制御信号の受信との両立を行うことができる。

また、本発明の実施の形態４によれば、信号検出部４１ｄにシリアルコマンドデコーダーを設けることによって、負電圧に重畳するパルス信号を拡張し、任意の制御を行うことができる。

また、本発明では、分離部２６およびパルス信号検出部２７，２７ａを第２チップ２２に配置してもよい。もちろん、撮像部２０，２０ａのチップ構成は、先端部の小型化の実現のため、チップ構成を適宜変更してもよい。

本明細書におけるタイミングチャートの説明では、「まず」、「その後」、「続いて」等の表現を用いて各間の処理の前後関係を明示していたが、本発明を実施するために必要な処理の順序は、それらの表現によって一意的に定められるわけではない。即ち、本明細書で記載したタイミングチャートにおける処理の順序は、矛盾のない範囲で変更することができる。

このように、本発明は、ここでは記載していない様々な実施の形態を含みうるものであり、特許請求の範囲によって特定される技術的思想の範囲内で種々の設計変更等を行うことが可能である。

１，１ａ 内視鏡システム
２ 内視鏡
３ 伝送ケーブル
４ 操作部
５ コネクタ部
６ プロセッサ
７ 表示装置
８ 光源装置
２０，２０ａ 撮像部
２１，２１ｂ，２１ｃ，２１ｄ 第１チップ
２２ 第２チップ
２３ 受光部
２４ 読み出し部
２５，２５ｂ，２５ｃ，２５ｄ タイミング生成部
２６ 分離部
２７，２７ａ パルス信号検出部
２８ バッファ
２９ 同期信号生成部
３０，３０ｂ カウンタ制御部
３１ 出力部
３２ 列カウンタ
３３ 行カウンタ
３４ 制御信号生成部
４１，４１ｄ 信号検出部
４２ シャッターカウンタ
４３，４３ｃ シャッター信号生成部
５１ ＡＦＥ部
５２ Ａ／Ｄ変換部
５３ 撮像信号処理部
５４ パルス信号生成部
５５ 電源電圧生成部
５６ パルス信号重畳部
６１ 電源部
６２ 画像信号処理部
６３ クロック生成部
６４ 記録部
６５ 入力部
６６ プロセッサ制御部
１００ 挿入部
１０１ 先端
１０２ 基端
２３０ 単位画素
２３１ 光電変換素子
２３３ 電荷電圧変換部
２３４ 転送トランジスタ
２３６ 電荷電圧変換部リセット部
２３７ 画素出力トランジスタ
２３９ 垂直転送線
２４１ 垂直走査部
２４２ 定電流源
２４３ ノイズ除去部
２４５ 水平走査部
２４６ 基準電圧生成部
２５１ サンプル容量
２５２ 転送容量
２５３ クランプスイッチ
２５４ 列選択スイッチ
２５６ 水平リセットトランジスタ
２５８ 水平転送線
２６１，２７２，２７４，２９１，２９２，Ｒ１０ 抵抗
２６２，２７１，５６２ コンデンサ
２７３，５６１ 増幅アンプ
２９３ マルチプレクサ
Ｃ１ コンデンサ

Claims (7)

1. 二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成する複数の画素を有する撮像素子と、
   前記撮像素子に電力を伝送する伝送ケーブルと、
   前記伝送ケーブルの基端側に設けられ、前記撮像素子に電圧を供給する電源と、
   前記伝送ケーブルの基端側に設けられ、パルス信号を前記電圧に重畳するパルス信号重畳部と、
   前記撮像素子と前記伝送ケーブルとの間に接続され、前記伝送ケーブルから伝送された前記電圧から直流成分と交流成分とを分離し、該直流成分を前記撮像素子に出力する分離部と、
   前記伝送ケーブルの先端側であり、前記分離部と前記伝送ケーブルとの間に設けられ、前記伝送ケーブルに重畳された前記パルス信号を検出するパルス信号検出部と、
   前記パルス信号検出部が検出した前記パルス信号に基づいて、前記撮像素子を駆動するための駆動信号を生成するタイミング生成部と、
   を備えたことを特徴とする撮像装置。
2. 前記タイミング生成部は、前記パルス信号検出部が検出した前記パルス信号と外部から入力される基準クロック信号とに基づいて、前記駆動信号として前記撮像素子を駆動するための同期信号を生成する同期信号生成部を有することを特徴とする請求項１に記載の撮像装置。
3. 前記タイミング生成部は、
   前記パルス信号検出部が検出した前記パルス信号と外部から入力される基準クロック信号とに基づいて、前記撮像素子の水平同期信号、垂直同期信号およびシャッター同期信号を生成する信号検出部と、
   前記信号検出部が生成した前記シャッター同期信号に基づいて、前記駆動信号を生成する駆動信号生成部と、
   を有することを特徴とする請求項１に記載の撮像装置。
4. 前記タイミング生成部は、
   前記パルス信号検出部が検出した前記パルス信号と外部から入力される基準クロック信号とに基づいて、外部から入力されたシリアルコマンドをデコードするシリアルコマンドデコーダーとデコードした結果とに基づき、前記撮像素子を駆動するための駆動信号を生成する駆動信号生成部と、
   を有することを特徴とする請求項１に記載の撮像装置。
5. 前記画素は、光電変換部と、電荷電圧変換部と、前記光電変換部から前記電荷電圧変換部へ電荷転送する電荷転送部と、前記電荷電圧変換部をリセットする電荷電圧変換部リセット部と、前記電荷電圧変換部によって電圧変換された信号を出力する出力部と、を有し、
   前記電源は、前記伝送ケーブルを介して前記電荷転送部および前記電荷電圧変換部リセット部の少なくとも一方に前記電圧を供給することを特徴とする請求項１〜４のいずれか一つに記載の撮像装置。
6. 請求項１〜５のいずれか一つに記載の撮像装置と、
   被検体内に挿入可能な挿入部と、
   前記撮像信号に対して画像処理を施す画像処理装置に対して、着脱自在なコネクタ部と、
   を備え、
   前記撮像素子、前記分離部、前記パルス信号検出部および前記タイミング生成部は、前記挿入部の先端側に設けられ、
   前記電源および前記パルス信号重畳部は、前記コネクタ部に設けられたことを特徴とする内視鏡。
7. 請求項６に記載の内視鏡と、
   前記撮像信号に対して画像処理を施す画像処理装置と、
   を備えたことを特徴とする内視鏡システム。

Images